WO2003067601A1

WO2003067601A1 - Unite de stockage magnetique utilisant un element de jonction a effet tunnel ferromagnetique

Info

Publication number: WO2003067601A1
Application number: PCT/JP2003/001348
Authority: WO
Inventors: Katsutoshi Moriyama; Hironobu Mori
Original assignee: Sony Corporation; Okazaki, Nobumichi
Priority date: 2002-02-08
Filing date: 2003-02-07
Publication date: 2003-08-14
Also published as: CN1714402B; EP1484766A4; EP1484766A1; KR100951189B1; CN1714402A; JP3778100B2; US7020010B2; EP1484766B1; WO2003067601A8; KR20040079992A; US20050105347A1; JP2003233982A

Description

明細書強磁性トンネル接合素子を用いた磁気記憶装置技術分野

本発明は、強磁性トンネル接合素子を用いた磁気記憶装置に関するものである。背景技術

近年、コンピュータの記憶装置としては、高速に書込みが可能で、書込み回数に制限がなく、しかも、不揮発性のものが望まれている。

そして、上記性能を有する記憶装置として、強磁性トンネル接合素子を用いた磁気記憶装置が注目されている。 .

かかる強磁性トンネル接合素子は、 2枚の薄膜状の強磁性体を薄膜状の絶縁体の上下面に積層して構成している。ここで、一方の強磁性体は、常に一定の方向に向けて磁化されていることから固定磁化層と呼ばれる。また、もう一方の強磁性体は、強磁性トンネル接合素子での記憶状態に応じて磁化方向を固定磁化層の磁化方向と同一方向（平行方向）又は反対方向（反平行方向）に反転させることから自由磁化層と呼ばれる。さらに、絶縁体は、固定磁化層と自由磁化層との間に電圧を印加するとトンネル電流が発生することからトンネル障壁層と呼ばれる ( そして、強磁性トンネル接合素子は、固定磁化層の磁力の作用によって自由磁化層を固定磁化層の磁化方向と同一方向に磁化した場合、或いは固定磁化層の磁化方向と反対方向に磁化した場合の 2つの異なる磁化方向の状態を安定に保持し、これにより 2つの異なる磁化方向の状態を記憶する構造となっており、これら 2 つの異なる磁化方向の状態を「0」又は「 1」といった 2つの異なる記憶状態に対応させることによって 2つの異なる記憶状態を記憶可能としたものである。

したがって、強磁性トンネル接合素子は、外部から自由磁化層を固定磁化層の磁化方向と同一方向又は反対方向に磁化させることによって 2つの異なる記憶状態を書込むことができるようになつている。尚、強磁性トンネル接合素子に書込んだ記憶状態は、自由磁化層の磁化方向に応じてトンネル障壁層でのコンダクタンスが異なるといった巨大磁気抵抗効果を利用して読み出すことができるようになっている。

また、強磁性トンネル接合素子を用いた磁気記憶装置は、半導体基板上に強磁性トンネル接合素子の固定磁化層の磁化方向に向けて複数の第一の配線を形成する一方、半導体基板上に強磁性トンネル接合素子の固定磁化層の磁化方向と直交する方向に向けて複数の第二の配線を形成し、これら格子状に設けた第一の配線と第二の配線の各交差部に強磁性トンネル接合素子をそれそれ配設したものである。ここで、従来の D R A Mや S R A M等の記憶装置に準拠して、第一の配線はワード線と呼ばれ、第二の配線はビット線と呼ばれる。

上記構成の強磁性トンネル接合素子を用いた磁気記憶装置において、強磁性トンネル接合素子に記憶を行う場合には、ヮ一ド線に通電することによって通電方向に直交するワード線磁力を発生させるとともに、ビット線にも通電することによって通電方向に直交するビット線磁力を発生させる。これにより、ワード線磁力とビット線磁力との合成磁力が自由磁化層に作用し、自由磁化層が固定磁化層の磁化方向と同一方向又は反対方向に向けて磁化される。このようにして、自由磁化層に 2つの異なる磁化方向の状態のいずれかが発生し、かかる自由磁化層での磁化方向の状態を固定磁化層の磁力の作用で安定に保持することによって、強磁性トンネル接合素子での記憶が行われる。

そして、従来は、強磁性トンネル接合素子に所望の記憶状態を書込む際、ヮ一ド線への通電方向を常に一定方向に維持して常に一定方向のヮ一ド線磁力を発生させ、そのままの状態でビット線への通電方向だけを反転させることによってビッ卜線磁力を反転させ、これによりヮード線磁力とビット線磁力との合成磁力の磁化方向を変更し、かかる合成磁力が自由磁化層に作用することで自由磁化層の磁化方向が反転され、これにより強磁性卜ンネル接合素子に所望の記憶状態を書込むようにしていた。ところが、上記従来の強磁性トンネル接合素子を用いた磁気記憶装置にあっては、強磁性トンネル接合素子に所望の記憶状態を書込む際に、ビット線への通電方向は反転するのに対して、ワード線への通電方向は常に一定方向に維持していたため、強磁性トンネル接合素子への書込み時にワード線には常に一定方向に向けて電流が流れることになり、ワード線とその周縁の半導体基板との間に常に一定の電位差が生じていた。

しかも、磁気記憶装置ではワード線への通電によって磁力を発生させる必要があることから、ヮ一ド線に数 10mAもの通電を行う必要があった。

そのため、ヮード線を流れる一定方向の電流ゃヮード線とその周縁との間に生じる一定の電位差に起因してヮード線を組成する金厲が析出してしまうエレクト口マイグレーシヨンが発生し、ヮ一ド線同士の短絡やワード線自体の破断等が生じ、これによつて磁気記憶装置が故障するおそれがあつた。

かかるエレクトロマイグレーションの発生を未然に防止する方法としては、ヮ ―ド線自体の線幅を増大することによってヮ一ド線のエレクトロマイグレーション耐性を向上させることが考えられるが、ヮード線の線幅の増大により磁気記憶装置が大型化するといった不具合が生じる。

そこで、本発明では、ワード線の線幅を増大させることなくワード線のエレクトロマイグレーション耐性を向上させた磁気記憶装置を提供することを目的とするものである。 . '

発明の開示

すなわち、本発明では、固定磁化層と自由磁化層とをトンネル障壁層を介して積層することにより強磁性トンネル接合素子を形成し、同強磁性トンネル接合素子の固定磁化層の磁化方向に向けてヮード線を配線するとともに、強磁性トンネル接合素子の固定磁化層の磁化方向と直交する方向に向けてビット線を配線し、同ビット線への通電方向を反転させることによって強磁性トンネル接合素子に 2 T/JP03/01348

4

つの異なる記憶状態を書込めるべく構成した強磁性トンネル接合素子を用いた磁気記憶装置において、強磁性トンネル接合素子への書込みに際してヮ一ド線への通電方向を固定磁化層の磁化方向と同一方向又は反対方向に反転することにした c また、前記ワード線への通電方向の反転は、強磁性トンネル接合素子への書込みごとに行うことにした。

このように、強磁性トンネル接合素子への書込みに際してビヅト線のみならずヮ一ド線への通電方向をも反転することによって、ヮ一ド線への通電方向が常に一定方向ではなく経時的に反転することになり、ワード線を流れる電流が擬似的に交流化される。

かかるヮ一ド線を流れる電流の交流化によって、ヮード線とその周縁の半導体基板との間に生じる電位差が経時的に逆転し、常に一定の電位差が生じることに起因するエレクトロマイグレーションの発生を未然に防止することができ、ヮ一ド線の線幅を増大させて磁気記憶装置を大型化することなくエレクトロマィグレ —ション耐性を向上させることができ、磁気記憶装置の故障を防止して長寿命化を図ることができる。

特に、強磁性トンネル接合素子への書込みごとにヮード線への通電方向を反転した場合には、ヮード線とその周縁の半導体基板との間で一定の電位差が生じる時間をできるだけ短縮することができ、エレクトロマイグレーションの発生をより一層防止することができ、エレクト口マイグレーション耐性をより一層向上させることができる。

図面の簡単な説明

図 1は、強磁性トンネル接合素子を示す説明図。

図 2は、強磁性トンネル接合素子を用いた磁気記憶装置を示す説明図 ₍ 図 3は、強磁性トンネル接合素子の記憶状態を示す説明図。

図 4は、記憶状態説明図（合成磁力が右上方向を向いている場合）。図 5は、記憶状態説明図（合成磁力が左上方向を向いている場合）。

図 6は、記憶状態説明図 (合成磁力が右下方向を向いている場合）。

図 7は、記憶状態説明図（合成磁力が左下方向を向いている場合）。

図 8は、ワード線ゃビット線への通電方向を反転する回路を示す回路図。

図 9は、制御回路を示す回路図。

図 1 0は、強磁性トンネル接合素子への書込み時のフローチャート。

発明を実施するための最良の形態 ·

以下に、本発明の具体的な実施の形態について図面を参照しながら説明する。本発明に係る磁気記憶装置 1は、例えば「0」又は「 1」といった 2つの異なる記憶状態を記憶するための記憶素子として強磁性トンネル接合素子 2を用いたものである。

まず、強磁性トンネル接合素子 2の構造について説明すると、図 1に示すように、強磁性トンネル接合素子 2は、薄膜状の固定磁化層 3と薄膜状の自由磁化層 4とをトンネル障壁層 5の上下面に積層したものである。

ここで、固定磁化層 3は、強磁性体（例えば、 CoFe) からなり、常に一定の方向に向けて磁化されている。また、自由磁化層 4は、強磁性体（例えば、 NiFe) からなり、固定磁化層 3の磁化方向と同一方向（平行方向）又は反対方向（反平行方向）に向けて磁化されている。さらに、トンネル障壁層 5は、絶縁体（例えば、 A1₂0₃) からなる。

次に、強磁性トンネル接合素子 2を用いた磁気記憶装置 1の構造について説明すると、図 2に示すように、磁気記憶装置 1は、半導体基板 6に強磁性トンネル接合素子 2の固定磁化層 3の磁化方向に向けて複数のワード線 7を形成する一方、半導体基板 6に強磁性トンネル接合素子 2の固定磁化層 3の磁化方向と直交する方向に向けて複数のビット線 8を形成し、これら格子状に形成されたヮ一ド線 7 とビット線 8の各交差部分に強磁性トンネル接合素子 2をそれそれ配設している, 尚、本説明では、磁気記憶装置 1の構造のうちで強.磁性トンネル接合素子 2に記憶状態を書込むために必要な構造についてだけ説明しており、強磁性トンネル接合素子 2に書込んだ記憶状態を読み出す構造については省略している。

次に、上記構成の磁気記憶装置 1の強磁性トンネル接合素子 2に 2つの異なる記憶状態を書込む場合の原理について説明する。ここでは、強磁性トンネル接合素子 2の自由磁化層 4を固定磁化層 3の磁化方向と同一方向に磁化した場合が記憶状態「0」に対応し、強磁性トンネル接合素子 2の自由磁化層 4を固定磁化層 3の磁化方向と反対方向に磁化した場合が記憶状態「 1」に対応するものとして説明する。尚、自由磁化層 4の磁化方向の状態と記憶状態との対応は上記と逆の関係とすることもできる。

強磁性卜ンネル接合素子 2に「0」又は「 1」のいずれかの記憶状態を書込むことは、言い換えれば、強磁性トンネル接合素子 2の自由磁化層 4を固定磁化層 3の磁化方向と同一方向又は反対方向に向けて磁化することになる。

そして、強磁性トンネル接合素子 2の自由磁化層 4の磁化は、ワード線 7に通電することによって発生するワード線磁力 9 とビット線 8に通電することによつて発生するビット線磁力 10との合成磁力 11を自由磁化層 4に作用させることによって行う。

例えば、ワード線 7に右側から左側へ向けて通電を行うと強磁性トンネル接合素子 2にワード線 7への通電方向に直交する図面上手前側から奥側へ向けてヮ一ド線磁力 9が発生し、一方、ビット線 8に奥側から手前側へ向けて通電を行うと強磁性トンネル接合素子 2にビット線 8への通電方向に直交する左側から右側へ向けてビット線磁力 10が発生し、図 3に示すように、これらヮード線磁力 9とビット線磁力 10 との合成である右斜め奥向きの合成磁力 11が自由磁化層 4に作用し、かかる合成磁力 11が固定磁化層 3の磁力 12によって自由磁化層 4の内部で固定磁化層 3の磁化方向と同一方向に向けた磁力 13となって安定に保持される。そして、前述したように、自由磁化層 4の磁化方向が固定磁化層 3の磁化方向と同一方向の場合には、強磁性トンネル接合素子 2で記憶状態「0」を記憶していることになる。

これを、図 4に示す記憶状態説明図を用いて説明する。かかる記憶状態説明図は、ヮード線磁力 9とビット線磁力 10 との合成磁力 11の方向によって記憶状態が「0」又は「 1」のいずれになるかを示す説明図であり、同記憶状態説明図では、横軸がワード線磁力 9の大きさを示しており、ワード線 7に右側から左側へ向けて左向きの通電を行った場合を正方向とし、一方、縦軸がビット線磁力 10 の大きさを示しており、ビッ卜線 8に奥側から手前側へ向けて手前向きの通電を行った場合を正方向としており、合成磁力 11が横軸よりも上方に向いている場合には記憶状態が「0」となることを示し、一方、合成磁力 11が横軸よりも下方に向いている場合には記憶状態が「 1」となることを示している。尚、記憶状態説明図において中心部分の 4個の円弧で囲まれた略菱形状の領域は非反転領域であり、合成磁力 11が非反転領域内に位置する場合には、合成磁力 11が弱すぎて自由磁化層 4を有効に磁化することができない。

図 4に示すように、ヮード線 7に右側から左側へ向けて通電を行うとヮード線磁力 9の向きが正方向となり、一方、ビット線 8に奥側から手前側へ向けて通電を行うとビット線磁力 10の向きが正方向となり、これら正方向のヮード線磁力 9 と正方向のビット線磁力 10とで合成磁力 11の向きが右上方向になるので、強磁性トンネル接合素子 2での記憶状態は「0」となる。

ここで、強磁性トンネル接合素子 2に記憶状態「 0」を記憶するには、上述したように、正方向のヮード線磁力 9と正方向のビット線磁力 10とで発生する合成磁力 11の向きが右上方向の場合（図 4に示す場合）に限られず、図 5に示すように、負方向のヮ一ド線磁力 9と正方向のビット線磁力 10 とによって左上方向の合成磁力 Π を発生させた場合でもよい。また、強磁性トンネル接合素子 2に記憶状態「 1」を記憶するには、図 6に示すように、正方向のワード線磁力 9 と負方向のビット線磁力 10とによって右下方向の合成磁力 11を発生させた場合でもよく、また、図 7に示すように、負方向のワード線磁力 9と負方向のビット線磁力 10 とによって左下方向の合成磁力 11を発生させた場合でもよい。そして、従来においては、強磁性トンネル接合素子 2に「0」又は「 1」の記憶状態を書込むに際し、ヮ一ド線 7への通電方向を常に一定の正方向に維持して常に一定方向のワード線磁力 9を発生させ、そのままの状態でビット線 8への通電方向だけを正方向又は負方向に反転させることによってビット線磁力 10 を反転させ、これによりヮード線磁力 9とビット線磁力 10 との合成磁力 11の磁化方向を変更していた。

すなわち、従来においては、強磁性トンネル接合素子 2に記憶状態「 0」を記憶する場合には、図 4に示すように正方向のワード線磁力 9 と正方向のビット線磁力 10 とによって右上方向の合成磁力 11を発生させ、一方、強磁性卜ンネル接合素子 2に記憶状態「 1」を記憶する場合には、図 6に示すように正方向のヮード線磁力 9 と負方向のビット線磁力 10とによって右下方向の合成磁力 11を発生そのため、従来においては、強磁性トンネル接合素子 2への書込み時にワード線 7には常に数 10mAもの電流が正方向に向けて流れ続けることになり、ヮ一ド線 7とその周縁の半導体基板 6との間には常に一定の電位差が生じており、これにより、ワード線 7にエレクト口マイグレーションが発生して、ワード線 7同士の短絡ゃヮード線 7自体の破断等が生じ、磁気記憶装置 1が故障するおそれがあつた。

そこで、本発明では、強磁性トンネル接合素子 2への書込みに際してワード線 7への通電方向を固定磁化層 3の磁化方向と同一方向と反対方向とに反転するようにした。

すなわち、強磁性トンネル接合素子 2に記憶状態「0」を記憶する場合には、図 4に示すように正方向のワード線磁力 9と正方向のビット線磁力 10 とによつて右上方向の合成磁力 11を発生させることとし、一方、強磁性トンネル接合素子 2に記憶状態「 1」を記憶する場合には、図 7に示すように負方向のワード線磁力 9と負方向のビット線磁力 10とによって左下方向の合成磁力 Πを発生させることとした。 T JP03/01348

9

強磁性トンネル接合素子 2への書込みに際してヮ一ド線 7への通電方向を固定. 磁化層 3の磁化方向と同一方向と反対方向とに反転する方法としては、上記組合わせ（図 4に示した状態と図 7に示した状態との組合わせ）に限られず、強磁性トンネル接合素子 2に記憶状態「0」を記憶する場合には、図 5に示すように負方向のワード線磁力 9と正方向のビット線磁力 10 とによって左上方向の合成磁力 11を発生させることとし、一方、強磁性トンネル接合素子 2に記憶状態「 1」を記憶する場合には、図 6に示すように正方向のヮ一ド線磁力 9 と負方向のビッ卜線磁力 10とによって右下方向の合成磁力 Πを発生させることとしてもよい。また、上記 2つのワード線 7の通電方向の反転方法では、強磁性トンネル接合素子 2に記憶する記憶状態が「 0」であるか「 1」であるかに応じてワード線 7 への通電方向を反転させているが、これに限られず、強磁性トンネル接合素子 2 への書込みを行うたびにヮ一ド線 7への通電方向を反転させるようにしてもよい c すなわち、最初に強磁性トンネル接合素子 2に記憶状態「 0」を記憶する場合には、図 4に示すように正方向のヮ一ド線磁力 9 と正方向のビット線磁力 10 とによって右上方向の合成磁力 11を発生させ、次に続けて強磁性トンネル接合素子 2 に記憶状態「0」を記憶する場合には、図 5に示すように負方向のワード線磁力 9 と正方向のビット線磁力 10 とによって左上方向の合成磁力 11を発生させ、さらに続けて強磁性トンネル接合素子 2に記憶状態「 0」を記憶する場合には、再び図 4に示すように正方向のワード線磁力 9と正方向のビ'ソ卜線磁力 10 とによつて右上方向の合成磁力 11を発生させるようにしてもよい。

これは、強磁性トンネル接合素子 2に連続して記憶状態「 1」を記憶する場合でも同様であり、具体的には、最初に強磁性トンネル接合素子 2に記憶状態「 1」を記憶する場合には、図 6に示すように正方向のヮード線磁力 9と負方向のビット線磁力 10とによって右下方向の合成磁力 11を発生させ、次に続けて強磁性ト. ンネル接合素子 2に記憶状態「 1」を記憶する場合には、図 7に示すように負方向のヮード線磁力 9と負方向のビット線磁力 10 とによって左下方向の合成磁力 11を発生させ、さらに続けて強磁性トンネル接合素子 2に記憶状態「 1」を記憶する場合には、再び図 6に示すように正方向のヮ一ド線磁力 9と負方向のビット線磁力 10 とによって右下方向の合成磁力 11を発生させるようにする。

このように、強磁性トンネル接合素子 2への書込みに際してヮ一ド線 7への通電方向を固定磁化層 3の磁化方向と同一方向又は反対方向に反転することによつて、ヮード線 7への通電方向が常に一定方向ではなく経時的に反転することになり、ワード線 7を流れる電流が擬似的に交流化され、ワード線 7 とその周縁の半導体基板 6 との間に生じる電位差が経時的に逆転し、これにより常に一定の電位差が生じることに起因するエレクト口マイグレーシヨンの発生を未然に防止することができ、したがって、ワード線 7の線幅を増大させて磁気記憶装置 1を大型化することなくエレクト口マイグレーシヨン耐性を向上させることができ、磁気記憶装置 1の故障を防止して長寿命化を図ることができる。

特に、強磁性トンネル接合素子 2への書込みを行うたびにヮ一ド線 7への通電方向を反転した場合には、ヮード線 7とその周縁の半導体基板 6 との間で一定の電位差が生じる時間をできるだけ短縮することができ、エレクト口マイグレーションの発生をより一層防止することができ、エレクト口マイグレーション耐性をより一層向上させることができる。

次に、上記したようにヮード線磁力 9 とビット線磁力 10の磁化方向を変更するための手段について説明する。ヮード線磁力 9とビット線磁力 10の磁化方向を変更するには、ワード線 7やビット線 8への通電方向を反転してやればよく、そのための回路を図 8に示す。

図 8に示すように、ワード線 7の左端に電源 VDDに接続した P型 F E T 14とグランド GND に接続した N型 F E T 15 とを接続するとともに、ヮード線 7の右端に電源 VDDに接続した P型： F E T 16とグランド GNDに接続した N型： F E T 17とを接続し、一方、ビット線 8の後端に電源 VDDに接続した P型 F E T 18とグランド GND に接続した N型 F E T 19 とを接続するとともに、ビット線 8の前端に電源 VDDに接続した P型 F E T 20 とグランド GNDに接続した N型 F E T 21 とを接続し、これらの P型 F E T 14, 16 , 18, 20のゲート電極 22, 24, 26 , 28と N型 F E T 15 , 17, 19, 21 のゲート電極 23,25，27,29に制御回路 30を接続して、 P型 F E T 14,16,18,20と N型 F E T 15,17,19,21 とがスイッチングトランジスタとして機能するようにしている。

そして、制御回路 30から各ゲ一ト電極 22〜29に制御信号 31〜38を入力することによって、 P型 F E T14,16,18,20と N型 F E Τ 15, 17, 19， 21 とを選択的にスィツチングすることによってヮード線 7ゃビット線 8への通電方向を反転するようにしている。

具体的には、制御回路 30 から Ρ型 F E T14のゲート電極 22 と Ν型 F E T17 のゲート電極 25に制御信号 31,34を入力することによって: Ρ型 F E T14と Ν型 F E T17とを ON状態とするとともに、 N型： F E T15のゲ一ト電極 23と P型 F E T16のゲ一ト電極 24に制御信号 32,33を入力することによって N型 F E T15 と P型 F E T 16とを O F F状態とすると、ワード線 7の左端が電源 VDDと接続されるとともに、ワード線 7の右端がグランド GNDに接続され、これにより、ヮ一ド線 7に左端から右端へ向けて右方向に通電される。一方、制御回路 30によって P型 F E T14 と N型 FE T17 とを OF F状態とするとともに、 N型 F E T15 と P型 F E T16 とを ON状態とすると、ワード線 7の左端がグランド GNDと接続されるとともに、ワード線 7の右端が電源 VDDに接続され、これにより、ワード線 7に右端から左端へ向けて左方向に通電される。

また、制御回路 30から P型 F E T18のゲート電極 26と N型 F E T21のゲート電極 29 に制御信号 35, 38を入力することによって P型 F E T 18 と N型 F E T 21 とを 0 N状態とするとともに、 N型 F E T19のゲート電極 27と P型 F E T20のゲート電極 28に制御信号 36,37を入力することによって N型 F E T 19 と P型 F E T 20とを 0 F F状態とすると、ビット線 8の上端が電源 VDDと接続されるとともに、ビヅト線 8の下端がグランド GNDに接続され、これにより、ビヅト線 8に上端から下端へ向けて'下方向に通電ざれる。一方、制御回路 30によって P型 FE T18と N型 FE T21とを O F F状態とするとともに、 N型 FE T19と P型 FE T20とを ON状態とすると、ビット線 8の上端がグランド GNDと接続されるとともに、ビット線 8の下端が電源 VDDに接続され、これにより、ビット線 8に下端から上端へ向けて上方向に通電される。

次に、制御回路 30の一例を図 9に示す。この制御回路 30は、強磁性トンネル接合素子 2に記憶する記憶状態が「 0」であるか「 1」であるかに応じてビヅ卜線 8とともにワード線 7への通電方向を反転させる回路である。

図 9では、各強磁性トンネル接合素子 2の格納位置を示すロウアドレス（Row Address) 信号 39 とコラムアドレス（Column Address) 信号 40とをそれぞれロウアドレスデコーダ 41 とコラムアドレスデコーダ 42でデコードしてアドレスデコード信号 43，44を生成し、一方、強磁性トンネル接合素子 2に記憶するインプットデ一夕 45 ( Input Data) から 2個のインバ一夕素子 46,47を用いてインプヅトデータ 45そのものを表すトウル一（True)信号 48とインプヅトデ一夕 45を反転させたフォールス（False)信号 49を生成し、これらアドレスデコード信号 43,44 とトウル一信号 48とフォールス信号 49との組合せからナンド素子 50〜53とアンド素子 54〜57とを用いて制御信号 31〜38を生成するようにしている。図中、 58 はライトイネ一ブル（Write Enable) 信号である。

そして、ロウァドレス信号 39 とコラムァドレス信号 40とによって特定の強磁性トンネル接合素子 2が指定され、ライトイネーブル信号 58がアクティブ（ここでは「 1」とする。）となると、ロウアドレスデコーダ 41 とコラムアドレスデコーダ 42によってアドレスデコード信号 43, 44がアクティブ（ここでは「 1」とする。）となる。

その時に、インプットデ一夕 45が「0」の場合には、トゥルー信号 48は 2個のィンバ一夕素子 46， 47によって「 0」となり、フォールス信号 49はインバー夕素子 46によって「 1」となり、これにより、制御信号 31がナンド素子 50によつて「 1」となって P型 F E T14を O F F状態とするとともに、制御信号 32 がァンド素子 54 によって「 1」となって N型 F E T15 を ON状態とする一方、制御信号 33がナンド素子 51によって「 0」となって P型 F E T 16を ON状態とするとともに、制御信号 34がアンド素子 55によって「0」となって N型 F E T17を O F F状態とし、したがって、ワード線 7の左端がグランド GNDに接続されるとともに、ワード線 7の右端が電源 VDDに接続され、これにより、ワード線 7に右端から左端に向けて左向きに通電される。ビヅト線 8への通電も上記と同様にして行われる。

上述した図 9に示す回路の動作をタイミングチャートで示すと図 10 に示すようになる。尚、図 10では、ワード線 7に左向きに通電される場合を「 0」、ヮ一ド線 7右向きに通電される場合を「 1」、ビット線 8に前向きに通電される場合を「0」、ビット線 8に後向きに通電される場合を「 1」としている。

図 10に示すように、インプットデータ 45が「 0」の場合には、トゥルー信号 48が「0」となり、フォールス信号 49が「 1」となり、その状態で、ライトイネーブル信号 58がアクティブ（ここでは、「 1」とする。）となると、有効な口ゥァドレス信号 39 とコラムアドレス信号 40 とによって指定された特定の強磁性トンネル接合素子 2のヮード線 7に左向きに通電されるとともに、ビット線 8に上向きに通電される。

次に、ィンプットデ一夕 45力 s 「0」から「 1」に反転した場合には、トウル一信号 48が「 1」となり、フォールス信号 49が「0」となり、その状態で、ライトィネーブル信号 58がアクティブ（ここでは、「 1 j とする。）となると、有効なロウァドレス信号 39とコラムァドレス信号 40とによって指定された特定の強磁性トンネル接合素子 2のヮード線 7への通電方向が左向きから右向きに反転されるとともに、ビット線 8への通電方向が上向きから下向きに反転される。

このようにして、強磁性トンネル接合素子 2に記憶する記憶状態が「 0 j であるか「 1」であるかに応じてビヅト線 8とともにワード線 7への通電方向をも反転するようにしている。

尚、制御回路 30を適宜設計することにより、強磁性トンネル接合素子 2への書込みごとにヮード線 7への通電方向を反転させることや、連続した複数回の書込み後にヮード線 7への通電方向を反転させることや、所定時間ごとにヮード線 7 への通電方向を反転させることもでき、さらには、 1回の書込みの間にワード線 03 01348

1 4

7への通電方向を反転させることもできる。 . 産業上の利用可能性

本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。

すなわち、本発明では、強磁性トンネル接合素子への書込みに際してワード線への通電方向を固定磁化層の磁化方向と同一方向又は反対方向に反転することにしているため、ヮード線への通電方向が常に一定方向ではなく経時的に反転することになり、ワード線を流れる電流が擬似的に交流化され、ワード線とその周縁の半導体基板との間に生じる電位差が経時的に逆転し、これにより常に一定の電位差が生じることに起因するエレクトロマイグレーションの発生を未然に防止することができ、したがって、ワード線の線幅を増大させて磁気記憶装置を大型化することなくエレクトロマイグレ一ション耐性を向上させることができ、磁気記憶装置の故障を防止して長寿命化を図ることができる。

特に、強磁性トンネル接合素子への書込みごとにヮード線への通電方向を反転した場合には、ヮード線とその周縁の半導体基板との間で一定の電位差が生じる時間をできるだけ短縮することができ、エレクト口マイグレ一ションの発生をより一層防止することができ、エレクトロマイグレーション耐性をより一層向上させることができる。

Claims

請求の範囲 . 1 . 固定磁化層と、自由磁化層と、前記固定磁化層と前記自由磁化層との間に設けたトンネル障壁層とから構成した強磁性トンネル接合素子と、

前記強磁性トンネル接合素子の前記固定磁化層の磁化方向に向けて配線したヮ一ド線と、

前記強磁性トンネル接合素子の前記固定磁化層の磁化方向と直交する方向に向けて配線したビツト線と、

前記ビット線への通電方向を反転させることによって前記強磁性トンネル接合素子に 2つの異なる記憶状態を書込む手段と、

前記強磁性トンネル接合素子への書込みに際して前記ヮード線への通電方向を前記固定磁化層の磁化方向と同一方向又は反対方向に反転する手段と

を有する強磁性トンネル接合素子を用いた磁気記憶装置。

2 . 前記ワード線への通電方向を反転する手段は、前記強磁性トンネル接合素子への書込みごとに前記ヮ一ド線への通電方向を反転することを特徴とする請求の範囲第 1項記載の強磁性トンネル接合素子を用いた磁気記憶装置。