JP2004303306A - 磁気メモリデバイスおよび磁気メモリデバイスの書込方法 - Google Patents
磁気メモリデバイスおよび磁気メモリデバイスの書込方法 Download PDFInfo
- Publication number
- JP2004303306A JP2004303306A JP2003092841A JP2003092841A JP2004303306A JP 2004303306 A JP2004303306 A JP 2004303306A JP 2003092841 A JP2003092841 A JP 2003092841A JP 2003092841 A JP2003092841 A JP 2003092841A JP 2004303306 A JP2004303306 A JP 2004303306A
- Authority
- JP
- Japan
- Prior art keywords
- write
- current
- lines
- line
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】確実に書き込みを行うことを可能とする新規な駆動方法に基づく磁気メモリデバイスおよび磁気メモリデバイスの書込方法を提供する。
【解決手段】一対のループ状の書込線６Ｘｎ ，６Ｙｎ は４つの平行部分を形成する。上段と下段の各平行部分に配された磁気抵抗効果素子１２Ａ，１２Ｂが、それぞれ記憶セル１２Ｅｖと、記憶セル１２Ｏｄを構成している。カレントドライブ１２３ｎ ，１３３ｎ からドライブポイントＡ→Ｂ方向の電流を流すと、書込線６Ｘｎ ，６Ｙｎ の電流は、記憶セル１２Ｅｖの平行部分では互いの向きが揃うが、記憶セル１２Ｏｄの平行部分では互いに反対向きとなる。記憶セル１２Ｅｖでは、誘導磁界が互いに強め合い、磁気抵抗効果素子１２Ａ，１２Ｂの各感磁層の磁化を互いに反平行とする。記憶セル１２Ｏｄでは、誘導磁界は互いに打ち消しあう。
【選択図】 図１２
【解決手段】一対のループ状の書込線６Ｘｎ ，６Ｙｎ は４つの平行部分を形成する。上段と下段の各平行部分に配された磁気抵抗効果素子１２Ａ，１２Ｂが、それぞれ記憶セル１２Ｅｖと、記憶セル１２Ｏｄを構成している。カレントドライブ１２３ｎ ，１３３ｎ からドライブポイントＡ→Ｂ方向の電流を流すと、書込線６Ｘｎ ，６Ｙｎ の電流は、記憶セル１２Ｅｖの平行部分では互いの向きが揃うが、記憶セル１２Ｏｄの平行部分では互いに反対向きとなる。記憶セル１２Ｅｖでは、誘導磁界が互いに強め合い、磁気抵抗効果素子１２Ａ，１２Ｂの各感磁層の磁化を互いに反平行とする。記憶セル１２Ｏｄでは、誘導磁界は互いに打ち消しあう。
【選択図】 図１２
Description
【０００１】
【発明の属する技術分野】
本発明は、強磁性体を含む磁気抵抗効果素子を用いて構成され、この強磁性体の磁化方向を制御することにより情報を書き込み、記憶する磁気メモリデバイス、および磁気メモリデバイスの書込方法に関する。
【０００２】
【従来の技術】
コンピュータやモバイル通信機器などにおける情報処理の高速化は、いわゆるユピキタスコンピューティングを目指す時流に乗り、ますます重要となる一方である。また、これに伴って、高速な不揮発性メモリの開発が強く求められており、従来のフラッシュＥＥＰＲＯＭやハードディスク装置などに代わるメモリとしてＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ）が有望視されている。
【０００３】
ＭＲＡＭは、マトリクス状に配列された個々の記憶セルが磁気素子で構成されている。現在実用化されているＭＲＡＭは、巨大磁気抵抗効果（ＧＭＲ：Ｇｉａｎｔ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ ）を利用したものである。ＧＭＲとは、互いの磁化容易軸を揃えて配設された２つの強磁性層が積層された積層体において、積層体の抵抗値が、各強磁性層の磁化方向が磁化容易軸に沿って平行な場合に最小、反平行の場合に最大となる現象である。各記憶セルは、この２状態を「０」，「１」の２値情報に対応させて情報を記憶し、情報に対応させた抵抗の違いを電流または電圧の変化として検出することによって情報を読み出す仕組みになっている。実際のＧＭＲ素子では、２つの強磁性層は非磁性層を介して積層され、磁化方向が固定されている固定層と、外部磁界により磁化方向が変化可能な自由層（感磁層）とからなる。
【０００４】
これに対し、トンネル磁気抵抗（ＴＭＲ：Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ ）効果を利用した磁気素子では、ＧＭＲ素子に比べて抵抗変化率を格段に大きくすることができる。ＴＭＲとは、極薄の絶縁層を挟んで積層された２つの強磁性層（固定層と自由層）において、互いの磁化方向の相対角度により絶縁層を流れるトンネル電流値が変化する現象である。すなわち、トンネル電流は、両者の磁化が互いに平行なときに最大（素子の抵抗値は最小）、反平行のときに最小（素子の抵抗値は最大）となる。この原理により、ＴＭＲ素子には抵抗変化率が４０％以上にも及ぶものがある。また、ＴＭＲ素子は高抵抗であり、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ／Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ）等とのマッチングが取り易いとされている。こうした利点から、ＴＭＲ−ＭＲＡＭは、高出力化が容易であり、記憶容量やアクセス速度の向上が期待されている。
【０００５】
これらのＭＲＡＭでは、素子の違いこそあれ、情報の書き込みは同様の方式で行われる。すなわち、書込線に電流を流して磁界を誘導し、この電流磁界によって自由層の磁化方向を制御する。これにより、強磁性層間の相対的な磁化方向が平行または反平行となり、対応する２値情報が記憶される。
【０００６】
例えば、従来のＴＭＲ−ＭＲＡＭは、以下のような構成となっている。図２４に示したように、一直線状に延びるビット線２０１，書込用ワード線２０２が互いに直交し、その交差領域の各々に配設されたＴＭＲ素子２０５（回路上では、抵抗器として表現される）を単位とする点線の領域が記憶セルを構成している。ビット線２０１は、書き込み／読み出し兼用の配線であり、書き込み時にはビット方向のセル選択線として機能し、読み出し時にはセンス線として機能する。各ビット線２０１には、ビット選択用トランジスタ２０４のソース−ドレイン間が接続され、そのゲート端子に入力されるビットデコード値により選択された場合にだけ電流が流れるようになっている。書込用ワード線２０２も同様に、ワードデコード値に応じて選択されたものだけに電流が供給されるようになっている。よって、書き込み時の選択セルでは、ビット線２０１，書込用ワード線２０２の双方に電流が流れる。
【０００７】
また、読み出し動作のため、ＴＭＲ素子２０５の一端はビット線２０１に接続され、他端はセル選択用トランジスタ２０６を介して接地されている。このセル選択用トランジスタ２０６のゲート端子は、セルのワード列ごとに設けられた読出用ワードデコード線２０３に並列接続されている。よって、読み出し時の選択セルでは、ビット線２０１から供給されたセンシング電流が、ＴＭＲ素子２０５，セル選択用トランジスタ２０６を通って接地に向かって流れ落ちる。
【０００８】
図２５は、図２４のの矢印Ａの方向からみた記憶セルの断面構造を表している。ＴＭＲ素子２０５は、固定層２０７，絶縁層２０８および自由層２０９の積層体からなり、固定層２０７の磁化は図示の方向に固定され、自由層２０９の磁化は図示した両方向に反転可能である。ＴＭＲ素子２０５における書き込み状態は、自由層２０９と固定層２０７の磁化の相対方向、つまりは自由層２０９の磁化の方向によって決まる。しかしながら、従来では、書き込み時にビット線２０１，書込用ワード線２０２に電流を流し、自由層２０９に対し直交する２方向に磁界を誘導するようになっていた。
【０００９】
これは、磁界Ｈｘ ，Ｈｙ の合成磁界ベクトルが、図２６に示した閉曲線（いわゆるアステロイド曲線）で規定される領域を超えるとき、この合成磁界によって自由層２０９の磁化方向を変化させることができるとするスイッチング磁界の理論に基づいている。この場合の自由層２０９は、一軸磁気異方性を有する薄膜であり、単一磁区構造をとり、磁化反転は一斉回転により生ずるものと仮定されている。また、磁界Ｈｘ ，Ｈｙ は、それぞれ自由層２０９の磁化困難軸方向，磁化容易軸方向における磁界成分である。合成磁界が自由層２０９の膜面内に磁化容易軸から角度φをなす方向に印加されるとき、磁化は、磁界から受けるトルクと、磁気異方性により磁化容易軸に向かうトルクとが釣り合う０＜θ＜φなる角度を向く。こうした磁化スイッチングにおける臨界磁界は、図２６の曲線で表される（ただし、Ｈｓｗは磁化反転を可能とする印加磁界の閾値）。なお、このように、マトリクス電極配線の両方向の各一をアドレス入力により特定し、所望のセルを一意に選択することは、マトリクス駆動方式の原理に則ったものである。
【００１０】
また、マトリクス駆動方式では、選択用配線を用いて所定のセル列を半選択状態とする補助的なセル選択を行い、データ用配線に動作閾値を超えるデータ信号を与えることによって半選択セルの中から単一セルを選択し、その状態をデータに応じて制御するというのが一般的な考え方であり、ＭＲＡＭ以外のメモリや、ディジタル駆動型ディスプレイもこうした動作原理に基づいて設計されている。この点についても従来のＭＲＡＭは例外ではなく、やはり同様の原理で駆動される。すなわち、ビット線２０１に図２４，図２５の白矢印の方向に電流を流し、バイアス磁界Ｈｘ を一定の方向に発生させ、対応するビット列を半選択状態とする。一方、書込用ワード線２０２には双方向のうちデータに応じた方向に電流を流し、自由層２０９の磁化方向に対応する磁界Ｈｙ またはその反転磁界−Ｈｙ を発生させる。これにより、半選択状態にあるビット列のうち、対応するワード列にあるセルについて、選択的にデータに応じた磁化方向制御を行う。
【００１１】
ちなみに、ビット線２０１は、読み出し時にはセンス線として微弱な電圧または電流を検出するために用いることから、電流許容値が小さい兼用線として設計されているために、書き込み時に流す電流量も小さい。つまり、磁界Ｈｘ は、比較的小さく、セル選択のために印加される方向固定のバイアス磁界とみなされている。
【００１２】
これに対し、近年では、書き込み効率の向上を目的としたセル構造が提案されてきている。例えば、図２７のように、記憶セル２１１に閉磁路構造を導入し、自由層２１４の末端における反磁界の影響を低減させ、その磁化を安定させる技術が開示されている（特許文献１参照）。記憶セル２１１は、積層された固定層２１２，絶縁層２１３，自由層２１４と、閉磁路層２１５とを備えている。閉磁路層２１５は、自由層２１４の磁化反転を促進すると共に、外部漏洩磁界に対する磁化の安定化にも寄与する。そのため、記憶セル２１１は微細化が可能となり、例えば図２８のように書込線を曲折することによって書込線の最小周期を低減し、高集積化させることが提案されている。同図では、ワード線２１７は一直線状とし、ビット線２１６を曲折させている。
【００１３】
同様の配線構造は、特許文献２においても提示されている（図２９）。ただし、この場合には、書込線２２１を配線幅ａ、折れ曲がり部長さｂとして曲折し、そこに流れる書込電流と書込線２２２の書込電流との相対方向を制御するようになっている。こうして、図３０に示したように、書込線２２１の書込電流による誘導磁界Ｈ１ を、書込線２２２の書込電流による誘導磁界Ｈ２ に対して相対角θ＝ｔａｎ −１（ｂ／ａ） の向きに発生させ、磁界Ｈ１ ，Ｈ２ の合成ベクトルＨ１２の大きさを、これらが直交する場合よりも大きくすることを目的としている。
【００１４】
【特許文献１】
特開２００１−２７３７５９号公報
【特許文献２】
特開２００２−２８９８０７号公報
【００１５】
【発明が解決しようとする課題】
しかしながら、本発明の発明者らは、以上のように記憶セルにおける書込線を平行に近づける場合に、従来の配線構造や書込方法を踏襲すると確実な書き込みがなされないおそれが十分にあることに気づいた。
【００１６】
従来のＭＲＡＭ回路では、書込用ワード線２０２に対しては、データに応じて反転した方向に書込電流を流す必要から、正極性または負極性のパルスを与えることで電流を双方向に流すことが可能となっている。ところが、ビット線２０１には、固定バイアス磁界Ｈｙ を与えるよう書込電流を一方向にしか供給しないというだけでなく、常に一方向（図２４、２５の白矢印の方向）の電流しか流せないような構造になっている。
【００１７】
仮にビット線２０１に負極性のパルス電圧を印加し、図２４の白矢印とは反対方向に電流を流そうとすると、この電流はビット線２０１に接続された各セルのセル選択用トランジスタ２０６を通過して流れることになる。すなわち、セル選択用トランジスタ２０６は、一般にエンハンスメント型ＭＯＳトランジスタであり、いま、書き込み動作のためオフ状態にあるセル選択用トランジスタ２０６のゲート電圧は０Ｖもしくは負の電位となっているはずである。ここで、ドレイン側に負のパルスが印加されるようなことがあれば、ゲートはソース側とは０Ｖの同電位か、より高い電位であるために、本来のソースとドレインの機能が逆転して、ソースからドレインに向かって電流が流れてしまうのである。
【００１８】
このような従来の回路構成や駆動方法を適用して、図３０のように磁界Ｈ１ ，Ｈ２ を印加しようとすると、図３１のように、磁界Ｈ１ と磁界−Ｈ２ による反転磁界ベクトル−Ｈ１２は、方向が自由層２０９の磁化容易軸に対して磁界ベクトルＨ１２と対称ではなく、大きさが磁界ベクトルＨ１２より小さくなる。このため、２値情報を等価な状態で書き込むことができず、そればかりか確実に書き込むことができないおそれがあった。
【００１９】
このように、書込配線の構造を改良したとしても、単に従来の回路構成にはめ込むだけでは実用に供するものとはならない。反面、回路の全体構成についての改良は進んでおらず、ＭＲＡＭの構成や駆動原理は従来から大きく変化していないのが現状である。また、こうした状況から、本発明の発明者らは、ＭＲＡＭを実際にメモリとして駆動可能に改良すること、さらに、そのためには単に従来の回路において書込配線を改変するだけでなく、読出回路系を含むメモリ構造全体を合目的的に改良する必要があることに想到した。
【００２０】
本発明はかかる問題点に鑑みてなされたもので、その目的は、確実に書き込みを行うことを可能とする新規な駆動方法に基づく磁気メモリデバイスおよび磁気メモリデバイスの書込方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の磁気メモリデバイスは、読出電流を流す読出線と、それぞれに対し双方向に書込電流を流すことが可能であるように読出線とは別体として配置されると共に、少なくとも一方が曲折されることにより互いに平行に延びる平行部分が形成された第１および第２の書込線と、印加磁界によって磁化方向が変化する感磁層を有し、平行部分に配置された磁気抵抗効果素子とを備え、第１および第２の書込線の少なくとも一方が、折り返し部分と、この折り返し部分と両端の各々との間を結ぶ第１および第２の部分とを含むようにループ状に構成され、平行部分に流れる書込電流によって生ずる磁界により感磁層の磁化方向が変化し、情報が書き込まれるものである。
【００２２】
この磁気メモリデバイスでは、書込線は読出線とは完全に別体として設けられ、それゆえ、第１および第２の書込線の両方が双方向に電流を流すことが可能になっている。これらの書込線は、少なくとも一方が、第１の部分と第２の部分との間で折り返されたループ形状をなし、電流を往還させるようになっている。したがって、第１の部分と第２の部分では、大きさが等しく、相対的に反対向きの電流が流れる。さらにまた、第１および第２の書込線は、互いに平行に延びる複数の平行部分を形成するように少なくとも一方が曲折され、磁気抵抗効果素子はこれら平行部分に配置されている。すなわち、
第１および第２の書込線の各々に、双方向制御された書込電流を供給することによって、平行部分では書込電流の向きが揃い、互いに強め合うように磁界が発生し、これら印加磁界に応じて感磁層の磁化方向が変化する。この場合、書込線の少なくとも一方がループ状であるために、第１，第２の書込線がともに同一である平行部分は複数形成される。そこで、磁気抵抗効果素子は、適正に動作するよう、書込電流の方向に対応して一意に選択可能であって２値状態を確実に書き込める位置に配置される。なお、本発明にいう「書込線が互いに平行」とは、製造上の誤差範囲±１０°を含んでいる。
【００２３】
書込線の配線構造としては、平行部分が、（１）書込線の第１および第２の部分のうちのいずれか一方が矩形波状または台形波状に曲折されることにより形成されているもの、あるいは（２）書込線の第１および第２の部分の双方が矩形波状または台形波状に曲折されることにより形成されているものが好ましい。書込線を矩形波状または台形波状に曲折すると、平行部分が効率よく設けられ、また、曲折される書込線からは、互いに隣接する磁気抵抗効果素子に対して相対的に逆方向に書込電流が供給される。書込線の第１および第２の部分の双方を曲折して平行部分を形成する場合には、さらに、第１の部分の曲折方向と第２の部分の曲折方向が一致していることが好ましい。このとき、書込線には、対向した第１の部分の平行部分と第２の部分の平行部分に、相対的に逆方向に電流が流れる。
【００２４】
このような磁気メモリデバイスにおいては、一対の磁気抵抗効果素子により１つの記憶セルが構成されることは好ましい。すなわち、単独で１単位情報を記憶可能な磁気抵抗効果素子を２つ用いて、１つの単位情報が記憶される。この場合、記憶セルに書き込まれた情報を、差動読出方式で読み出すことができる。
【００２５】
また、この磁気メモリデバイスは、第１および第２の書込線がともにループ状であって、第１および第２の書込線のいずれか一方の、第１および第２の部分が共に矩形波状または台形波状となり、かつ、第１の部分の曲折方向と第２の部分の曲折方向とが一致するように曲折されることにより、一対の第１および第２の書込線において４つの平行部分が設けられ、第１の部分に設けられた２つの平行部分に配置された一対の磁気抵抗効果素子が第１のグループに属する記憶セルを構成し、第２の部分に設けられた２つの平行部分に配置された一対の磁気抵抗効果素子が第２のグループに属する記憶セルを構成していることが好適である。このように、第１および第２の書込線がともにループ形状であって、上記のように曲折されていると、一対の第１および第２の書込線において、曲折された書込線の第１の部分と第２の部分のそれぞれに２つの平行部分が形成される。この場合に、第１の部分の各平行部分に配置される一対の磁気抵抗効果素子と、第２の部分の各平行部分に配置される一対の磁気抵抗効果素子は、それぞれを１つの記憶セルとして別々に動作させることができる。さらに、記憶セルは、第１の書込線と第２の書込線の組み合わせによって複数形成されるが、そのうち第１の部分に設けられた記憶セルを第１のグループに、第２の部分に設けられた記憶セルを第２のグループに分けることで、１つの記憶セルの選択が可能となる。
【００２６】
そのためには、第１および第２のグループのいずれに書込対象の記憶セルが属しているのかを示すアドレス情報と、書き込むべき書込情報とが入力され、アドレス情報および書込情報に基づき、第１および第２の書込線に供給する書込電流の方向を選択する書込用論理制御部を備えることが望ましい。上記の構成では、第１の部分の記憶セルと第２の部分の記憶セルがループ形状となった同じ書込線を利用しており、書込対象の記憶セルがいずれであるかによって第１および第２の書込線に供給する書込電流の方向は異なってくる。書込電流の方向は、当然、書き込むデータによっても異なる。書込用論理制御部は、この２つの条件から第１および第２の書込線に供給する書込電流の方向を一意に決定し、出力する。
【００２７】
また、この磁気メモリデバイスは、第１および第２の書込線のうちループ形状をなす書込線の両端が接続され、書込線における書込電流の方向を双方向に制御する電流方向制御部と、書込線における書込電流の量を一定値に制御する電流量制御部とを含んで構成され、書込線に書込電流を供給する書込電流駆動回路を備えることが好ましい。このような書込電流駆動回路を用いると、電流方向制御部により、書込電流の方向は書込線の両端のうちの一方に流入して他方から流出するように双方向に切り替えられ、なおかつ、電流量制御部により、書込線に流入してから流出するまでの間の電流量が常に一定となるよう制御される。なお、本発明の磁気メモリデバイスにおいて「接続され」とは、少なくとも電気的に接続された状態を指し、物理的に直接に接続されていることを必ずしも条件としない。また、本発明においていう「書込電流の量を一定値に制御する」とは、書込線に流入する前、または流入端における書込電流量を制御対象としたものではなく、書込電流の大きさを書込線の一端に流入してから他端から流出するまでの書込線全体にわたって一定値とするような定電流制御を意味している。
【００２８】
なお、この書込電流駆動回路は、前述の書込用論理制御部により動作制御されるようにするとよい。すなわち、この書込電流駆動回路を備えると共に、書込用論理制御部において選択された第１および第２の書込線に供給する書込電流の方向が、電流方向を制御するための方向制御情報として電流方向制御部に出力され、電流方向制御部は、方向制御情報に基づいて書込線における書込電流の方向を制御するように構成されることが好ましい。
【００２９】
電流方向制御部は、具体的には、書込線の両端に対応してそれぞれ設けられ、互いに反対の開閉状態となるように動作する第１および第２の電流スイッチ、からなる第１の差動スイッチ対と、第１および第２の電流スイッチに対応してそれぞれ設けられ、互いに反対の開閉状態となるように動作する第３および第４の電流スイッチ、からなる第２の差動スイッチ対とを含み、第１の差動スイッチ対は、書込線の両端のいずれか一方を書込電流の流入側として選択する機能を有し、第２の差動スイッチ対は、書込線の両端のうち他方を書込電流の流出側として選択する機能を有するものである。なお、一般的なスイッチング素子における開閉状態（オンオフ状態）とは、導通状態（あるいは流れる電流量が閾値以上の状態）としてのオン状態に対し、ほとんど電流を流さない実質的な遮断状態（あるいは流れる電流量が閾値以下の状態）をオフ状態とする場合を想定している。この場合のオン状態とオフ状態は、それぞれ定常的に規定されたものであり、各々の状態をディジタル的に判別可能である。対して、本発明における電流スイッチの「開閉状態（オン／オフ状態）」は、このような２状態を含むが、それだけにはとどまらず、差動スイッチ対として対をなす電流スイッチにて差動動作時に生じる相対的な２状態、より多くの電流を流す方をオン状態、より少ない電流しか流せない方をオフ状態とする場合をも含んだ概念である。
【００３０】
この電流方向制御部では、第１の差動スイッチ対の第１の電流スイッチと第２の電流スイッチは、互いに反対の開閉状態（オン／オフ状態）となる。書込線の両端のうち、対応する電流スイッチがオン状態の側は導通し、電流が流れることが許容されるが、対応する電流スイッチがオフ状態の側は遮断され、電流が流れないようになる。こうして、書込線の両端のうち、第１の差動スイッチ対のオン状態の電流スイッチに制御される側が、書込電流流入側として選ばれる。また、第２の差動スイッチ対では、第３の電流スイッチが、第１の電流スイッチ同様、書込線の一端に対応して設けられ、第４の電流スイッチが、第２の電流スイッチ同様、書込線の他端に対応して設けられている。第３の電流スイッチと第４の電流スイッチは、互いに反対の動作状態となり、第２の差動スイッチ対は第１の差動スイッチ対と同様に作用する。これにより、書込線の両端のうち、第２の差動スイッチ対のオン状態の電流スイッチに制御される側が、書込電流流出側として選ばれる。こうして、電流方向制御部では、書込電流の方向が一意に定められる。
【００３１】
このように、互いに書込線の異なる側を選択するよう、第１および第２の差動スイッチ対を協働させるためには、例えば、電流方向制御部が、第１の電流スイッチと第４の電流スイッチが同じ開閉状態となり、第２の電流スイッチと第３の電流スイッチが、第１および第４の電流スイッチとは反対の開閉状態となるように制御を行う差動制御手段を含むようにすればよい。
【００３２】
このような磁気メモリデバイスは、第１および第２の書込線に供給される書込電流により生ずる磁界が、書込対象の記憶セルにおいては互いに同一方向を向くように感磁層に印加されるものであることが好ましい。例えば、磁気抵抗効果素子は、書込線の平行部分のうち、平行部分と直交する方向にのみ磁界が生じる領域に配置されることにより、書込電流に誘導される磁界を平行とし、その方向を単一方向に揃えることができる。ある磁気抵抗効果素子が書込対象となれば、それが配置されている平行部分においては、向きが揃うように書込電流が供給される。このとき生じる磁界の方向は、感磁層の磁化反転方向そのものであり、第１および第２の書込線が共に情報に対応する方向に磁界を誘導するものとして駆動されることを意味している。また、このような第１および第２の書込線において生ずる磁界の大きさを相等しいものとすれば、平行部分において方向が揃い、互いに強めあう場合には書き込みが可能となり、反対を向いて互いに打ち消し合う場合には書き込みを不能とすることができ、これを利用して書き込みセルの選択を行う駆動制御がなされる。
【００３３】
また、本発明の磁気メモリデバイスにおける磁気抵抗効果素子は、感磁層を含む積層体を含み、この積層体の一方の面側に、積層面に沿った方向を軸方向とし、第１および第２の書込線の平行部分によって軸方向に沿って貫かれるように構成された環状磁性層が設けられていることが好適である。この「還状磁性層」の「環状」とは、少なくとも内部を貫通する書込線からみたときに、それぞれの周囲を磁気的かつ電気的に連続して完全に取り囲み、書込線を横切る方向の断面が閉じている状態を示している。よって、環状磁性層は、磁気的かつ電気的に連続である限りにおいて絶縁体が含有されることを許容し、製造過程において発生する程度の酸化膜を含んでいてもよい。「軸方向」とは、この環状磁性層単体に注目したときの開口方向、すなわち内部を貫通する書込線の延在方向を指す。さらに、「積層体の一方の面側に…設けられ」とは、環状磁性層が積層体の一方の面の側に積層体とは別体として配設される場合のほか、環状磁性層が積層体の一部を含むように配設される場合をも含む、という趣旨である。このような磁気抵抗効果素子は、書込線に電流が流れると環状磁性層に閉磁路を形成することから、感磁層の磁化反転が効率よく行われる。
【００３４】
本発明の磁気メモリデバイスの書込方法は、第１および第２の書込線を読出線とは別体とし、双方向に書込電流を流すことが可能なように構成すると共に、第１および第２の書込線の少なくとも一方を、両端のそれぞれと折り返し部分との間を結ぶ第１および第２の部分を含むループ形状とし、さらに、第１および第２の書込線の少なくとも一方を曲折しつつ互いに交差させて第１および第２の書込線が互いに平行に延びる平行部分を設け、これらの平行部分に磁気抵抗効果素子を配置し、平行部分における第１および第２の書込線に流れる書込電流が、ともに、書き込む情報に対応した第１および第２の方向のいずれか一方向を向くように、第１および第２の書込線に書込電流を供給し、書込電流により生ずる磁界によって感磁層の磁化方向を変化させて情報を書き込むものである。
【００３５】
本発明の磁気メモリデバイスの書込方法では、まず、第１および第２の書込線を、読出線とは別体とすることにより双方向に電流を流すものとし、さらに、少なくとも一方をループ形状とすると共に、少なくとも一方を曲折して互いに平行に延びる平行部分を形成する必要がある。これら平行部分に配置される磁気抵抗効果素子には、第１の書込線，第２の書込線とも、双方向のうち書き込む情報に応じた方向に書込電流が供給され、書込電流に誘導される磁界によって感磁層の磁化方向が変化して情報が書き込まれる。
【００３６】
より具体的には、一対の平行部分のそれぞれに２つの磁気抵抗効果素子の各々を配置し、第１および第２の書込線に対し、一対の平行部分の各々において方向が一致し、かつ、一対の平行部分の相互間では方向が反対向きとなるように書込電流を供給することにより、２つの磁気抵抗効果素子の各感磁層の磁化方向を互いに反平行となるように変化させ、２つの磁気抵抗効果素子を１つの記憶セルとして情報を書き込むことが好ましい。ここでいう「磁化方向が互いに反平行」とは、互いの磁化方向、すなわち、磁性層内の平均磁化の方向のなす角度が厳密に１８０°である場合のほか、製造上生ずる誤差や完全に単軸化されなかったが故に生じる程度の誤差等に起因して互いの磁化方向のなす角度が１８０°から所定角度だけ外れている場合も含む。１つの記憶セルでは、２値情報に対応して、一対の磁気抵抗効果素子の感磁層の磁化が互いに向き合うか、反対向きとなるかの２状態のうちどちらかの状態に制御される。
【００３７】
さらに、第１および第２の書込線の双方をループ形状となすと共に、第１および第２の書込線のいずれか一方の第１および第２の部分を互いの曲折方向が一致するように矩形波状または台形波状に曲折し、一対の第１および第２の書込線において４つの平行部分を設け、第１の部分に設けられた２つの平行部分に一対の磁気抵抗効果素子を配置することにより第１のグループに属する記憶セルを構成し、第２の部分に設けられた２つの平行部分に一対の磁気抵抗効果素子を配置することにより第２のグループに属する記憶セルを構成し、一対の第１および第２の書込線に対し、第１および第２のグループに属する２つの記憶セルのうち書込対象の記憶セルでは、２つの平行部分の双方において第１の書込線と第２の書込線に同方向、しかも２つの平行部分相互間では逆方向に流れるように書込電流を供給すると共に、他方の記憶セルでは、２つの平行部分の双方において、第１の書込線と第２の書込線に互いに逆方向に流れるように書込電流を供給することにより、一方の記憶セルにおける一対の磁気抵抗効果素子においてのみ各感磁層の磁化方向を変化させ、選択的に情報を書き込むようにすると、より好適である。
【００３８】
このとき、第１および第２の書込線のいずれか一方の第１および第２の部分を互いの曲折方向が一致するように矩形波状または台形波状に曲折することにより、第１の部分に設けられた平行部分と第２の部分に設けられた平行部分とでは、いずれか一方でしか第１および第２の書込線の電流方向が揃わないようになっている。つまり、書込対象の記憶セルにて、２つの平行部分ともに第１および第２の書込線の電流方向を一致させると、書込対象でない記憶セルでは、２つの平行部分とも第１の書込線と第２の書込線の電流方向は逆向きになる。よって、第１のグループの記憶セルと、第２のグループの記憶セルは同時に選択されず、いずれか一方に対して選択的に書き込みが行われる。なお、書込対象の記憶セルには、２つの平行部分の相互間では互いに逆方向に書込電流を供給し、一対の磁気抵抗効果素子における各感磁層の磁化方向を互いに反平行に変化させる。
【００３９】
このようにして情報の書き込みを行うにあたっては、第１および第２の書込線のうちループ形状をなす書込線に対し、両端のいずれか一方を書込電流の流入側、他方を流出側として選択することにより、書込電流の方向を制御し、この書込線上を一定の電流値で流れるように制御しつつ、書込電流を供給することが好ましい。これにより、書込電流は、書込線上での大きさと方向とが共に制御され、書込線に供給される。
【００４０】
また、感磁層に対し互いに同一方向を向く磁界を印加することにより、情報を書き込むようにすることが好ましい。つまり、印加磁界の向きを、書き込む情報に応じて単一方向に揃える。この場合、第１および第２の書込線の各誘導磁界の総和は感磁層においては単一磁界とみなすことができ、感磁層の磁化はこの磁界の方向に、いわば強制的に反転される。
【００４１】
さらに、これら感磁層に印加する各磁界の大きさを相等しくなるようにすれば、単一方向を向いて互いに強めあう場合には書き込みが可能となり、反対方向を向いて互いに相殺される場合には書き込みは不能となる。
【００４２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００４３】
［第１の実施の形態］
図１は、本発明の第１の形態に係る磁気メモリデバイスの全体の構成を表している。この磁気メモリデバイスは、半導体メモリチップとして具現化されるＭＲＡＭであり、アドレスバッファ１１０，Ｘ方向周辺駆動回路１２０，Ｙ方向周辺駆動回路１３０，記憶セル群１４０，データバッファ１５０および制御ロジック部１６０を主要な構成要素としている。このうち、Ｘ方向周辺駆動回路１２０は、Ｘ方向アドレスデコーダ１２１，読み出しのための定電流回路１２２，書き込みのためのＸ方向カレントドライブ１２３からなる。Ｙ方向周辺駆動回路１３０は、Ｙ方向アドレスデコーダ１３１，読み出しのためのセンスアンプ１３２，書き込みのためのＹ方向カレントドライブ１３３からなる。
【００４４】
図２は、そのうちの記憶セル群と周辺の書込回路系、および読出回路系の構成を表すブロック図である。記憶セル群１４０は、多数の記憶セル１２がワード線方向（Ｘ方向），ビット線方向（Ｙ方向）にマトリクス状に配列して構成されている。なお、以下では、記憶セル群１４０における記憶セル１２の各列をワード列、各行をビット列と呼ぶ。
【００４５】
まず書込回路系をみる。ここでは、書込用ビット線６Ｘ，書込用ワード線６Ｙ（以下、書込線６Ｘ，６Ｙ）の双方がループ状となっている。また、書込線６Ｘが、書込線６Ｙと交差する度に曲折され、矩形波状となることで、書込線６Ｘ，６Ｙが互いに平行となる平行部分が形成されている。すなわち、書込線６Ｘ，６Ｙの一対からは４つの平行部分が形成され、平行部分のそれぞれに磁気抵抗効果素子（１２Ａ，１２Ｂ）が配置されている。さらに、１つの記憶セル１２は、ワード線方向に隣接する一対の磁気抵抗効果素子１２Ａ，１２Ｂからなるものとされ、書込線６Ｘ（…，６Ｘｎ ，６Ｘｎ＋１ ，…）には、折り返し部分を間に上段と下段のそれぞれに記憶セル１２が配設されている。
【００４６】
また、個々の書込線６Ｘは、対応するＸ方向カレントドライブ１２３に両端が接続され、個々の書込線６Ｙは、対応するＹ方向カレントドライブ１３３に両端が接続されている。すなわち、書込線６Ｘ（…，６Ｘｎ ，６Ｘｎ＋１ ，…）とＸ方向カレントドライブ１２３は１対１に対応しており、これに対応する記憶セル１２のワード列は、書込線６Ｘの上段，下段の２列である。一方、書込線６Ｙ（…，６Ｙｎ ，６Ｙｎ＋１ ，…）とＹ方向カレントドライブ１３３もやはり１対１に対応しており、これに記憶セル１２のビット列が対応している。
【００４７】
そこで、本実施の形態では、書込線６Ｘにおける上段側の記憶セル１２を偶数番地の記憶セル１２Ｅｖ、下段側の記憶セル１２を奇数番地の記憶セル１２Ｏｄとし、それぞれを、偶数番地の記憶セル群Ｅｖと奇数番地の記憶セル群Ｏｄのグループに分けて駆動制御を行うものとしている。これは、同じビット列で書込線６Ｘの上段，下段に配置された一対の記憶セル１２Ｅｖ，１２Ｏｄを選択すると共に、動作対象の記憶セル１２が記憶セル群Ｅｖ，Ｏｄのいずれかに属するかを判断する、というものである。
【００４８】
なお、書込線６Ｘ，６Ｙは、読出線とは別体として配置されている。図２における読出線とは、ビット列ごとに配設されているセンスビット線２１Ａ，２１Ｂである。センスビット線２１Ａには磁気抵抗効果素子１２Ａが、センスビット線２１Ｂには磁気抵抗効果素子１２Ｂが、それぞれ後述する読出センシング用導線１１により接続され、双方を流れるセンシング電流は、センスアンプ１３２にて差動増幅されるようになっている。
【００４９】
ここでは、読出回路系は、記憶セル群１２Ｅｖ，１２Ｏｄによって分けられ、２系列設けられている。センスビット線２１Ａ，１２Ｂは、記憶セル群１２Ｅｖ，１２Ｏｄに対応して２本づつ設けられ、それぞれ、センスアンプ１３２Ｅｖ，１３２Ｏｄに接続されている。なお、同じビット列に対応するセンスアンプ１３２Ｅｖ，１３２Ｏｄは、同一のビットデコード値（…，Ｙｎ ，Ｙｎ＋１ ，…）により選択される。また、センスアンプ１３２Ｅｖの群とセンスアンプ１３２Ｏｄの群は、別々にカスケード接続され、出力用マルチプレクサ１５３，出力バッファ１５４に接続される。センスアンプ１３２Ｅｖの出力とセンスアンプ１３２Ｏｄの出力は、出力用マルチプレクサ１５３にてグループ選択信号線１０６から入力される最下位ビットのアドレス信号Ａ０ に基づき、一方が選択される。選ばれたセンスアンプ出力は、出力バッファ１５４から読出データ信号（Ｄｏｕｔ ）として出力される。
【００５０】
この磁気メモリデバイスでは、このような記憶セル群１４０および周辺回路を駆動するために、そのほかの構成要素は以下のように構成されている。
【００５１】
アドレスバッファ１１０は、外部アドレス入力端子Ａ０ 〜Ａ２０を備え、アドレス線１０１，１０２を介してＸ方向アドレスデコーダ１２１，Ｙ方向アドレスデコーダ１３１に接続されている。このアドレスバッファ１１０は、外部アドレス入力端子Ａ０ 〜Ａ２０から記憶セル１２を選択するためのアドレス信号を取り込み、内部バッファ増幅器にて、アドレスデコーダ１２１，１３１で必要な電圧レベルまで増幅する機能を有している。また、増幅したアドレス信号を記憶セル１２のワード列方向（Ｘ方向），ビット列方向（Ｙ方向）に分け、アドレスデコーダ１２１，１３１のそれぞれに入力するようになっている。
【００５２】
なお、外部アドレス入力端子Ａ０ から入力される最下位ビットのアドレスは、ここでは、選択する記憶セル１２が偶数番地の記憶セル群Ｅｖ、奇数番地の記憶セル群Ｏｄのいずれに属するかを示す情報とみなされる。よって、この信号電圧を番地選択信号Ａ０ とし、これだけはグループ選択信号線１０６を介してデータバッファ１５０に送出されるようになっている。ちなみに、磁気メモリデバイスが記憶セル群１４０を複数有している場合、アドレスバッファ１１０には、複数の記憶セル群１４０から１つの記憶セル群１４０を選択するためのアドレス信号もまた入力される。
【００５３】
データバッファ１５０は、外部とディジタルデータ信号のやり取りを行うための外部データ端子Ｄ０ 〜Ｄ７ を備えると共に、制御ロジック部１６０と制御信号線１０７により接続されている。このデータバッファ１５０は、入力系として入力バッファ１５１，書込用論理制御部１５２、および出力系として読出用マルチプレクサ１５３，出力バッファ１５４を備えている。なお、入力バッファ１５１，出力バッファ１５４は、それぞれ制御ロジック部１６０からの制御信号によって動作するようになっている。
【００５４】
入力バッファ１５１は、メモリ書き込み時に外部データ端子Ｄ０ 〜Ｄ７ からデータ信号を取り込み、このデータ信号を内部バッファ増幅器で必要とされる電圧レベルまで増幅し、書込用論理制御部１５２に入力する。
【００５５】
書込用論理制御部１５２は、入力バッファ１５１からデータ信号を、グループ選択信号線１０６から番地選択信号Ａ０ を受け取り、これらを基に、上位ビットアドレスによって選択されたカレントドライブ１２３，１３３の動作制御を行うようになっている。すなわち、カレントドライブ１２３，１３３が書込線６Ｘ，書込線６Ｙのそれぞれに対し、▲１▼一対の記憶セル１２Ｅｖ，記憶セル１２Ｏｄのいずれに、▲２▼「１」， 「０」のいずれを書き込むか、に応じた方向に電流を流すように、書き込み用データバス１０３，１０４を介してＸ方向カレントドライブ１２３，Ｙ方向カレントドライブ１３３のそれぞれにデータ信号ＸＤｉｎ ，ＹＤｉｎ およびリファレンス信号ＸＲｅｆ ，ＹＲｅｆ を送出する。
【００５６】
読出用マルチプレクサ１５３は、読出用データバス１０５，グループ選択信号線１０６に接続され、それぞれより、センスアンプ１３２の出力と番地選択信号Ａ０ とが入力される。センスアンプ１３２からは、前述のように記憶セル群１２Ｅｖ，記憶セル群１２Ｏｄの双方に対応する２つのデータが入力される。そこで、番地選択信号Ａ０ を用い、このうち読出対象の記憶セル１２の出力である方を選択し、出力バッファ１５４に入力する。出力バッファ１５４は、内部バッファ増幅器を備え、メモリ読み出し時に入力される読出データ信号を、低インピーダンスで外部データ端子Ｄ０ 〜Ｄ７ に出力する機能を有している。
【００５７】
制御ロジック部１６０は、入力端子ＣＳ，入力端子ＷＥを備え、データバッファ１５０に制御信号線１０７で接続されている。制御ロジック部１６０は、記憶セル群１４０に対する動作制御を行うものであり、入力端子ＣＳからは、磁気メモリデバイスの書き込み／読み出し動作をアクティブにするか否かの信号（チップセレクト；ＣＳ）が入力される。また、入力端子ＷＥからは、書き込み／読み出しを切り替えるための書き込み許可信号（ライトイネーブル；ＷＥ）が入力される。この制御ロジック部１６０は、入力端子ＣＳ，入力端子ＷＥより取り込んだ信号電圧を、内部バッファ増幅器により周辺駆動回路１２０，１３０にて必要な電圧レベルまで増幅する機能を有すると共に、増幅後の信号を周辺駆動回路１２０，１３０のそれぞれに送出するようになっている。
【００５８】
（記憶セルの構成）
図３は、本実施の形態に係る記憶セルの構成を示す断面図である。各記憶セル１２の磁気抵抗効果素子１２Ａ，１２Ｂは、ＧＭＲまたはＴＭＲを利用した磁気抵抗効果素子である。ここでは、一具体例として、磁気抵抗効果素子１２Ａ，１２ＢがＴＭＲ素子である場合について説明する。
【００５９】
記憶セル１２は、基板１０の一面に形成された、左右１対の磁気抵抗効果素子１２Ａ，１２Ｂからなる。磁気抵抗効果素子１２Ａ，１２Ｂは、第１の磁性層１，非磁性層２，第２の磁性層３が積層した積層体と、この積層体の一方の面側に積層面に沿った方向を軸方向とするように配設されると共に、書込線６Ｘ，６Ｙによって軸方向に貫かれるように構成された環状磁性層５とを含んで構成されている。第２の磁性層３と環状磁性層５は、非磁性導電層４を介して接合され、電気的に接続されている。また、磁気抵抗効果素子１２Ａ，１２Ｂには、積層体の上面（環状磁性層５とは反対側の面）に読出センシング用導線１１が設けられ、積層体に対し、積層面に垂直方向の電流を基板１０に向かって流すことができるように構成されている。
【００６０】
第１の磁性層１は、磁化方向の固定された強磁性層であり、第２の磁性層３は、外部磁界によって磁化方向が変化する強磁性層（感磁層）である。これらは、数ｎｍ（数１０Å）と非常に薄い非磁性層２を挟んで積層されている。この積層体において、第１の磁性層１と第２の磁性層３との間に、積層面に垂直方向の電圧を印加すると、例えば第２の磁性層３の電子が非磁性層２を突き抜けて第１の磁性層１に移動してトンネル電流が流れる。すなわち、ここでの非磁性層２は、トンネルバリア層である。このトンネル電流は、非磁性層２との界面部分における第１の磁性層１のスピンと第２の磁性層３のスピンとの相対的な角度によって変化する。第１の磁性層１のスピンと第２の磁性層３のスピンとが互いに平行な場合に磁気抵抗効果素子１２Ａ（１２Ｂ）の抵抗値は最小、反平行のときに最大となる。
【００６１】
非磁性層２の厚みは、トンネル抵抗等を基にして決められる。一般に、ＴＭＲ素子を用いた磁気メモリ素子では、トランジスタなどの半導体デバイスとのマッチングを図るため、トンネル抵抗は数１０ｋΩ・（μｍ）２ 程度が適当とされる。しかし、磁気メモリデバイスにおける高密度化および動作の高速度化を図るためには、トンネル抵抗は、１０ｋΩ・（μｍ）２ 以下、さらに好ましくは１ｋΩ・（μｍ）２ 以下とすることが好ましい。そうしたトンネル抵抗値を実現するためには、非磁性層（トンネルバリア層）２の厚みは２ｎｍ以下、さらに好ましくは１．５ｎｍ以下とすることが望ましい。ただし、非磁性層２の厚みをあまり薄くすると、トンネル抵抗を低減することができる一方で、第１の磁性層１および第２の磁性層３との接合界面の凹凸に起因するリーク電流が生じ、ＭＲ比が低下してしまうおそれがある。これを防止するため、非磁性層２の厚みはリーク電流が流れない程度の厚みを有する必要があり、具体的には０．３ｎｍ以上の厚みであることが望ましい。
【００６２】
第２の磁性層３は、書込線６Ｘ，書込線６Ｙに書込電流を流したときに生じる誘導磁界によって磁化方向が変化し、第１の磁性層１の磁化との相対角度が反転するようになっている。ここでは、第２の磁性層３の磁化反転は、書込線６Ｘ，６Ｙの平行部分において生じる磁界を利用して行われ、これらの磁界は、第２の磁性層３に対し互いに同一方向を向くようになっている。つまり、ここで生ずる磁界は単一の方向、第２の磁性層３の磁化の変化方向に印加され、磁化の向きを直接決定するように作用するものとなる。そのためには、磁気抵抗効果素子１２Ａ（１２Ｂ）は、書込線６Ｘ，６Ｙの平行部分のうち、平行部分と直交する方向にのみ磁界が生じる領域に配置されることが好ましい。例えば、書込線６Ｘ，６Ｙの平行部分の長さと、磁気抵抗効果素子１２Ａ（１２Ｂ）の長さとの寸法比率や、磁気抵抗効果素子１２Ａ（１２Ｂ）の平行部分上の配置などを考慮することによって実現できる。
【００６３】
これにより、第２の磁性層３の磁化方向は、確実に制御される。また、この印加磁界は、大きさが直交配線に誘導される直交磁界を合成したものよりも大きく、なおかつ、方向を正反対の向きに反転させることから、第２の磁性層３では磁化反転効率が高く、従来よりもトンネル抵抗変化率を大きくすることができる。そのため、書き込み動作を効率よく行うことが可能である。
【００６４】
このように、第２の磁性層３は、磁化方向が、強制的に平行印加磁界の方向に制御されるようになっていることから、その磁気的性質は印加磁界の大きさ等との相対的な関係に応じて決められる。例えば、印加磁界の強さが十分であれば、第２の磁性層３における磁気異方性は考慮しなくともよくなる。また、その場合に単一磁区構造に限らず、バルク構造をとることもできる。なお、従来においては、直交成分を有する誘導磁界を利用して書き込みを行うことから、感磁層は、理想的には一軸磁気異方性を有し、単一磁区である必要があった。しかしながら、磁性層の薄膜から単一磁区を有する感磁層を形成することは容易ではない。さらに、感磁層の磁気異方性を制御するためには、精密に磁界条件を制御した磁界中熱処理等の工程が必要とされていた。これに対し、本実施の形態の第２の磁性層３については、上記の理由から磁気的性質の制限がないため、形成が非常に容易である。
【００６５】
また、第２の磁性層３の磁気特性や寸法などは、書き込み対象の記憶セル１２がいわゆるマトリクス駆動方式に基づいて選択されることから、書込線６Ｘ，書込線６Ｙのいずれか一方だけではなく、双方に対し電流が同方向に流れるときにのみ磁化反転が可能であるように設定される。なお、第２の磁性層３に磁気異方性を付与する場合には、第１の磁性層１の磁化に対し平行／反平行となる状態で磁化を安定化させるために、第２の磁性層３の磁化容易軸を第１の磁性層１の磁化固定方向（磁化容易軸方向）に平行とすることが好ましい。また、ここでは書込線６Ｘ，６Ｙを上下に揃えるようにしたが、これ以外に、例えば左右に平行に揃えるようにしてもよい。
【００６６】
さらに、ここでは、書込線６Ｘと書込線６Ｙに互いに反対方向の電流を流す場合には、互いの誘導磁界が打ち消しあって書き込みに必要な磁界が生じないように設定される。具体的には、書込線６Ｘ，書込線６Ｙは互いに同じ大きさの書込電流が流れるように構成され、それぞれの誘導磁界の大きさが、第２の磁性層３において相等しくなるように設定されている。
【００６７】
環状磁性層５は、図３において紙面に垂直方向の軸をもつ筒型の形状を有し、書込線６Ｘ，書込線６Ｙの互いに平行な部分を内包している。環状磁性層５は、高透磁率磁性材料からなり、図示したように断面形状が閉ループを描いている。そのため、書込線６Ｘ，６Ｙに流れる電流に誘導される磁界は、環状磁性層５の断面と平行な面に沿って層内を還流する。このように、環状磁性層５は、誘導磁界の磁束を層内部に閉じ込め、第２の磁性層３の磁化を効率よく反転させる機能を有している。また同時に、外部に漏洩磁束を生じさせない電磁遮蔽効果も有している。なお、ここでは、環状磁性層５は、第２の磁性層３に一面で接する構成となっているため、磁界を第２の磁性層３に伝えやすく、近接する第２の磁性層３に対し高い磁束密度でもって磁界を印加することができる。
【００６８】
なお、磁気抵抗効果素子１２Ａ，１２Ｂは、読出電流が、読出センシング用導線１１から積層体に流れ込み、環状磁性層５から基板１０へ通り抜けて流れるようになっている。そのため、トンネル電流を流す非磁性層２を除いた積層体の各層、および非磁性導電層４，環状磁性層５には、導電性を有する材料が用いられる。第１の磁性層１，第２の磁性層３には、例えば、コバルト鉄合金（ＣｏＦｅ）が用いられ、その他単体のコバルト（Ｃｏ）、コバルト白金合金（ＣｏＰｔ）、ニッケル鉄コバルト合金（ＮｉＦｅＣｏ）などを用いることができる。非磁性導電層４は、第２の磁性層３と環状磁性層５とを反強磁性結合させるように機能するものであり、例えば、ルテニウム（Ｒｕ），銅（Ｃｕ）などが用いられる。また、環状磁性層５には、鉄（Ｆｅ）、ニッケル鉄合金（ＮｉＦｅ）、Ｃｏ，ＣｏＦｅ，ＮｉＦｅＣｏ等を用いることができる。環状磁性層５は、書込線６Ｘ，６Ｙによる磁界を集中させるために、透磁率ができるだけ大きい材料（具体的には透磁率２０００以上、より好ましくは６０００以上）を用いることが好ましい。書込線６Ｘ，６Ｙは、アルミニウム（Ａｌ），銅（Ｃｕ）またはこれらの合金で構成され、絶縁膜によって互いに電気的に絶縁されている。なお、書込線６Ｘ，６Ｙは、タングステン（Ｗ）と上記材料の少なくとも１種からなるようにしてもよく、その他、チタン（Ｔｉ），窒化チタン（ＴｉＮ），アルミニウム（Ａｌ）が順に積層された構造などであってもよい。
【００６９】
なお、後に動作説明において詳述するが、記憶セル１２においては、磁気抵抗効果素子１２Ａ，１２Ｂの一方を低抵抗、他方を高抵抗として情報を記憶する。これは、２つの磁気抵抗効果素子１２Ａ，１２Ｂからの出力を差動増幅して読み出すためにほかならない。よって、対をなす磁気抵抗効果素子１２Ａ，１２Ｂは、抵抗値、磁気抵抗変化率、および第２の磁性層３の反転磁界の大きさが等しくなるように製造される必要がある。
【００７０】
また、磁気抵抗効果素子１２Ａ，１２Ｂが形成される基板１０の上には、エピタキシャル層９が形成され、さらにその上に導電層８および絶縁層７が形成されている。導電層８は、絶縁層７を介して互いに絶縁された導電層８Ａ，８Ｂからなる。磁気抵抗効果素子１２Ａ，１２Ｂは、導電層８および絶縁層７の上面に形成されるが、それぞれ、その形成領域の少なくとも一部が導電層８Ａ，８Ｂの形成領域と重なるように位置決めされる。よって、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂとは、分離絶縁されている導電層８Ａ，８Ｂにそれぞれ個別に接合され、互いに電気的に絶縁されている。すなわち、ここでは、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂが、電気的に非導通であるように配線がなされている。
【００７１】
また、ここでは、基板１０をｎ型シリコンウエハとする。一般に、ｎ型シリコンウエハにはＰ（燐）の不純物拡散が施されており、基板１０としては、Ｐ（燐）の高濃度拡散によりｎ＋＋型となっているものを用いる。これに対し、エピタキシャル層９は、Ｐ（燐）が低濃度拡散されてｎ− 型となるようにする。また、導電層８には金属を用いる。このとき、ｎ− 型半導体であるエピタキシャル層９と、金属の導電層８とを接触させると、バンドギャップが生じてショットキーダイオードが形成される。これが、本実施の形態における逆流防止用ダイオード１３Ａ，１３Ｂである。
【００７２】
逆流防止用ダイオード１３Ａ，１３Ｂは、読出電流が逆流し、基板１０側から磁気抵抗効果素子１２Ａ，１２Ｂを通過して流れることを防止するために設けられている。なお、磁気抵抗効果素子１２Ａ，逆流防止用ダイオード１３Ａと、磁気抵抗効果素子１２Ｂ，逆流防止用ダイオード１３Ｂとは、互いに絶縁された状態にある。
【００７３】
次に、この磁気メモリデバイスにおける書込用の回路系の構成と、その動作について説明する。
【００７４】
〔書込回路系の構成〕
図４は、この磁気メモリデバイスの書込回路系の構成を表している。なお、同図では、記憶セル群１４０やカレントドライブ１２３，１３３はスペースが足りずに描ききれないため、ｎ番目と、ｎ＋１番目の構成単位に該当するもので代表させている。Ｘ方向アドレスデコーダ１２１は、書込用ワードデコード線１６Ｘ（…１６Ｘｎ ，１６Ｘｎ＋１ ，…）を介してカレントドライブ１２３（…１２３ｎ ，１２３ｎ＋１ ，…）に接続されている。Ｙ方向アドレスデコーダ１３１は、書込用ビットデコード線１６Ｙ（…１６Ｙｎ ，１６Ｙｎ＋１ ，…）を介してカレントドライブ１３３（…１３３ｎ ，１３３ｎ＋１ ，…）に接続されている。これらＸ方向アドレスデコーダ１２１，Ｙ方向アドレスデコーダ１３１はそれぞれ、アドレスバッファ１１０から入力されるアドレス上位ビットに対応した選択信号を、書込用ワードデコード線１６Ｘ，書込用ビットデコード線１６Ｙに送出するようになっている。これにより、カレントドライブ１２３の１つが選択されて動作可能な状態となり、カレントドライブ１３３からも１つが駆動対象として選択される。
【００７５】
Ｘ方向カレントドライブ１２３，Ｙ方向カレントドライブ１３３は、記憶セル１２への書き込みの際に、それぞれ書込線６Ｘ，書込線６Ｙに所定の大きさの電流を供給するための定電流源回路である。ここでは、カレントドライブ１２３，１３３には、それぞれ、書込線６Ｘ，６Ｙの一端がドライプポイントＡに、他端がドライプポイントＢに接続され、ドライブポイントＡ→Ｂ、またはドライブポイントＢ→Ａの双方向に電流が供給可能となっている。
【００７６】
また、ここでは、カレントドライブ１２３，１３３が書込線６Ｘ，６Ｙに供給する電流方向に応じて、▲１▼一対の記憶セル１２Ｅｖ，記憶セル１２Ｏｄのどちらに、▲２▼「１」，「０」のどちらを書き込むのかが制御されるようになっている。この書込電流の向きは、カレントドライブ１２３ではデータ信号ＸＤｉｎ およびリファレンス信号ＸＲｅｆ により選択され、カレントドライブ１３３ではデータ信号ＹＤｉｎ およびリファレンス信号ＹＲｅｆ により選択される。データ信号ＸＤｉｎ ， ＹＤｉｎ は、前述のように書込用論理制御部１５２からカレントドライブ１２３，１３３に入力されるものであり、リファレンス信号ＸＲｅｆ，ＹＲｅｆ は、データ信号ＸＤｉｎ，ＹＤｉｎ の反転信号である。
【００７７】
図５は、この場合に書込用論理制御部で行われる論理制御の対応表であり、図６は書込用論理制御部の具体的一例を示している。「記憶セル１２Ｅｖ，Ｏｄのどちらに何を書き込むか」には、対応表に示した４通りがあり、番地選択信号Ａ０ ，データ信号Ｄｉｎによって一意に決まる。なお、ここでは、カレントドライブ１２３，１３３において電流をドライブポイントＡ→Ｂの方向に流す場合のデータ信号ＸＤｉｎ，ＹＤｉｎ を「１」とし、ドライブポイントＢ→Ａの方向に流す場合のデータ信号ＸＤｉｎ，ＹＤｉｎ を「０」としている。書込用論理制御部１５２は、入力される番地選択信号Ａ０ ，データ信号Ｄｉｎにより識別される４通りの制御内容に、カレントドライブ１２３およびカレントドライブ１３３における供給電流方向の４つの動作パターンを１対１に対応させるように、データ信号ＸＤｉｎ，ＹＤｉｎ を決定する。
【００７８】
（カレントドライブの構成）
ここで、本実施の形態におけるカレントドライブ１２３，１３３の作用構成について説明しておく。図７は、カレントドライブの具体的構成を示し、図８はその機能に着眼した概念的な構成を表している。
【００７９】
カレントドライブ１２３，１３３は、（１） 書込線６Ｘ，６Ｙに流す電流の向きを制御するスイッチとしての機能と、（２） その電流量を一定値に固定する機能とを兼ね備え、書込線６における抵抗ばらつきの影響を排除して安定した定電流を供給することができるものである。 （１）電流方向の制御機能は、図８に示した電流方向制御部６４により実現される。電流方向制御部６４は、第１および第２の差動スイッチ対６１，６２および差動制御手段６３（第３の差動スイッチ対）の３つの差動スイッチ対から構成される。
【００８０】
第１の差動スイッチ対６１は、スイッチＱ１，Ｑ２からなる。スイッチＱ１，Ｑ２は、電源Ｖｃｃと書込線６の端部Ａ，Ｂの間に設けられ、いずれか一方がオン状態，他方がオフ状態となることで、端部Ａ，Ｂの一方に電源Ｖｃｃからの電流を流入させる。第２の差動スイッチ対５２は、スイッチＱ３，Ｑ４からなる。スイッチＱ３，Ｑ４は、書込線６の端部Ａ，Ｂと接地との間に設けられ、いずれか一方がオン状態，他方がオフ状態となることで、端部Ａ，Ｂの一方を接地まで導き、電流を流出させる。
【００８１】
よって、スイッチＱ１とスイッチＱ４が閉じ、スイッチＱ２とスイッチＱ３が開いている間は、書込線６に点線方向の電流が流れる。また、スイッチＱ１とスイッチＱ４が開き、スイッチＱ２とスイッチＱ３が閉じている間は、書込線６には実線方向の電流が流れる。このような第１および第２の差動スイッチ対５１，５２の相補的な動作は、差動制御手段５３により制御される。差動制御手段５３は、例えばスイッチＱ５，Ｑ６からなり、スイッチＱ３，Ｑ４のオン／オフ状態を差動センシングし、そのセンシング結果に基づいてスイッチＱ１，Ｑ２のオン／オフを制御することによって２つの差動スイッチ対５１，５２を協働させる。
【００８２】
スイッチＱ１〜Ｑ６は、図７の実回路ではそれぞれトランジスタＱ１〜Ｑ６に対応している。なお、トランジスタＱ３のベース端子には、書き込むべきデータに基づくデータ信号が入力されるデータ信号線１４（Ｄｉｎ）が接続されている。トランジスタＱ４のベース端子には、データ信号を反転させたリファレンス信号が入力されるリファレンス信号線１５（Ｒｅｆ）が接続されている。
【００８３】
また、 （２）書込線における定電流制御能は、電流量制御部６５によって実現される（図８参照）。電流量制御部６５は、書込線６よりも接地側に設けられ、書込線６から流れ出る電流の量を固定するように機能する。この電流量がすなわち書込線６における電流量であるから、書込線６では、その抵抗値によらず常に一定量の電流が流れることになる。ちなみに、従来のカレントドライブでは、電流量制御は書込線に供給する前段で行うほかなく、これほど完全な定電流制御は実現していなかった。なお、図８では、電流量制御部５４をスイッチＱ３，Ｑ４の各々と接地との間に設けられた２つの定電流源としたが、これは電流経路に沿って説明するための等価回路的な表現であり、実際にはトランジスタＱ３とトランジスタＱ４に共通配線された１つの定電流回路であってよい。
【００８４】
図７では、トランジスタＱ８，電流制限用の抵抗器Ｒ４およびワードデコード線１６Ｘ（ビットデコード線１６Ｙ）に入力されるデコード信号電圧が、電流量制御部６５に対応している。つまり、ここでは、カレントドライブ１２３（１３３）の前段でデコード信号を一定電圧とするよう設計されている。
【００８５】
なお、トランジスタＱ７，Ｑ８は、デコード用半導体スイッチとしても機能する。カレントドライブ１２３のトランジスタＱ７，Ｑ８は、ベース端子にワードデコード線１６Ｘ（…，１６Ｘｎ ，１６Ｘｎ＋１ ，…）が接続されている。また、カレントドライブ１３３のトランジスタＱ８，Ｑ７は、ベース端子にビットデコード線１６Ｙ（…，１６Ｙｎ ，１６Ｙｎ＋１ ，…）が接続されている。
【００８６】
（カレントドライブの動作）
一具体例として、ワードデコード信号Ｘｎ により選択されたカレントドライブ１２３が、書込線６Ｘｎ にドライブポイントＡ→Ｂの方向へ電流を供給する場合の動作をみる。このとき、データ信号線１４に“Ｌｏｗ”のデータ信号が、リファレンス信号線１５に“Ｈｉｇｈ”のリファレンス信号がそれぞれ入力される。よって、トランジスタＱ３はオフ状態、トランジスタＱ４はオン状態となる。
【００８７】
トランジスタＱ４がオン状態となると、トランジスタＱ６では、ベース電圧が降下し、エミッタ端子の電位と変わらなくなる。これにより、トランジスタＱ６はオフ状態となる。一方、トランジスタＱ３はオフ状態であるために、トランジスタＱ５では、ベース端子はエミッタ端子に対して相対的に高い電圧がかかることになる。これにより、トランジスタＱ５はオン状態となる。
【００８８】
さらに、トランジスタＱ５がオン状態となる結果、トランジスタＱ２のベース電圧は降下し、トランジスタＱ６がオフ状態であることから、トランジスタＱ１のベース電圧は相対的に高くなる。これにより、トランジスタＱ１は、より多くの電流を流すという意味でのオン状態、トランジスタＱ２は、より少ない電流しか流れないという意味でのオフ状態となる。つまり、トランジスタＱ５，Ｑ６のオン／オフがベース端子の電圧レベルに与える影響により、トランジスタＱ１は多くの電流を流すのに対し、トランジスタＱ２はわずかな電流しか流さないように動作する。
【００８９】
トランジスタＱ１〜Ｑ６の一連の動作の結果、電源Ｖｃｃからの電流は、トランジスタＱ１，Ｑ２のうちオン状態であるトランジスタＱ１の側を流れ、ドライブポイントＡに流入する。トランジスタＱ３はオフ状態であるため、この電流は、ドライブポイントＡから書込線６Ｘｎ に流れ、ドライブポイントＢから流出し、オン状態であるトランジスタＱ４を通過して接地側へ流れ込む。
【００９０】
すなわち、第１の差動スイッチ対ではトランジスタＱ１がオン、トランジスタＱ２がオフとなることで、ドライブポイントＡが、書込線６Ｘｎ の電流流入側に選択されている。一方、第２の差動スイッチ対では、第１の差動スイッチ対とは相補的にトランジスタＱ３がオフ、トランジスタＱ４がオンとなることで、反対側のドライブポイントＢが、書込線６Ｘｎ の電流流出側に選択されている。このようにして、カレントドライブ１２３から書込線６Ｘｎ に対し、ドライブポイントＡ→Ｂの向きの書込電流が供給される。
【００９１】
書込電流は、トランジスタＱ８，抵抗器Ｒ４を介して接地に導かれる。トランジスタＱ８，抵抗器Ｒ４の経路へ流入する書込電流の大きさＩは、抵抗器Ｒ４の抵抗値をＲｃとすれば、次式で与えられる。
Ｉ（Ａ）＝（Ｖｂ −φ´）（Ｖｏｌｔ）／Ｒｃ（Ω） …（１）
Ｖｂ はトランジスタＱ８のベース端子に入力される電圧レベル、φ´はトランジスタＱ８のベース−エミッタ間の順方向電圧である。これらが固定値であることから、抵抗値Ｒｃが決まれば流れる電流は一定値となること、抵抗値Ｒｃをパラメータとして電流値は一意に決まることがわかる。このようにして、書込電流は書込線６Ｘｎ より流出した経路上にて値が固定されるために、書込線６Ｘｎ においては常に一定値で流れる。
【００９２】
一方、ドライブポイントＢ→Ａの向きに電流を流すには、データ信号線１４に“Ｈｉｇｈ”のデータ信号を、リファレンス信号線１５に“Ｌｏｗ”のリファレンス信号を入力すればよい。これにより、第１ないし第３の差動スイッチ対（トランジスタＱ１〜Ｑ６）は、上述の場合とは反対にスイッチングし、書込電流は、トランジスタＱ２からドライブポイントＢに流入し、書込線６Ｘｎ を通ってドライブポイントＡから流出し、トランジスタＱ３に流れ込む。
【００９３】
〔書き込み動作〕
以上をふまえ、この磁気メモリデバイスにおける書込回路系の駆動方法を説明する。
【００９４】
まず、記憶セル１２における情報記憶方式について説明する。記憶セル１２では、１対の磁気抵抗効果素子１２Ａ，１２Ｂの第１の磁性層１は、ともに磁化が一定方向（図１１，図１３ではともに右向き）に固定されているが、第２の磁性層３は互いに反平行となる向きに磁化される。このため、磁気抵抗効果素子１２Ａ，１２Ｂにおいては、それぞれの第１の磁性層１と第２の磁性層３の磁化方向の組み合わせは、必ず（反平行，平行）か、（平行，反平行）となる。よって、それぞれの状態に２値情報「０」，「１」を対応させ、記憶セル１２をいずれかの状態とすることで、１つの記憶セル１２に１ビットの情報を記憶することができる。なお、磁気抵抗効果素子１２Ａ（１２Ｂ）は、第１の磁性層１と第２の磁性層３の磁化方向が平行であれば、大きなトンネル電流が流れる低抵抗状態となり、反平行であれば小さなトンネル電流しか流れない高抵抗状態となる。つまり、対をなす磁気抵抗効果素子１２Ａ，１２Ｂは必ず一方が低抵抗、他方が高抵抗となって情報を記憶する。
【００９５】
これら２つの記憶状態は、磁気抵抗効果素子１２Ａ，１２Ｂそれぞれの第２の磁性層３の磁化方向を互いに反平行とすることで書き込まれるが、そのためには、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂに、相対的に逆向きの電流を流す必要がある。
【００９６】
次に、こうした記憶方式に基づく情報の書き込み方法について説明する。まず、アドレスバッファ１１０が、外部データ端子Ａ０ 〜Ａ２０に入力されるアドレス信号の電圧を取り込んで内部バッファで増幅する。そのうち、上位ビットの信号は、アドレス線１０１，１０２を通じてアドレスデコーダ１２３，１３３に伝達される（図１，図４）。アドレスの最下位ビットである番地選択信号Ａ０ は、グループ選択信号線１０６を介して書込用論理制御部１５２に送出される。また、データバッファ１５０は、外部データ端子Ｄ０ 〜Ｄ７ に入力されるデータ信号の電圧を取り込んで入力バッファ１５１にて増幅し、これらを、番地選択信号Ａ０ が入力される書込用論理制御部１５２においてデータ信号ＸＤｉｎ，ＹＤｉｎに変換し、さらにデータ信号ＸＤｉｎ，ＹＤｉｎの反転信号であるリファレンス信号ＸＲｅｆ ，ＹＲｅｆ を生成する。
【００９７】
アドレスデコーダ１２１，アドレスデコーダ１３１は、書込時に、アドレスバッファ１１０から入力されるアドレス上位ビットの選択信号をそれぞれ、書込用ワードデコード線１６Ｘ（…１６Ｘｎ ，１６Ｘｎ＋１ ，…）、書込用ビットデコード線１６Ｙ（…１６Ｙｎ ，１６Ｙｎ＋１ ，…）を介してカレントドライブ１２３，１３３の各々に送出する。これにより、カレントドライブ１２３，１３３の各一では、ワードデコード値もしくはビットデコード値が“Ｈｉｇｈ”となるためにトランジスタＱ７，Ｑ８が導通し（図４，図７等）、駆動対象に選択される。
【００９８】
また、書込用論理制御部１５２からは、カレントドライブ１２３，１３３それぞれの各データ信号線１４にデータ信号ＸＤｉｎ， ＹＤｉｎが、各リファレンス信号線１５にリファレンス信号ＸＲｅｆ ， ＹＲｅｆ が入力される。これにより、駆動対象に選択されたカレントドライブ１２３，１３３において、書き込むべき記憶セル１２と２値情報に応じて、書込線６Ｘ，書込線６Ｙに流す書込電流の向きが決定される。
【００９９】
このようにしてカレントドライブ１２３，１３３を駆動させ、所望の書込線６Ｘ，書込線６Ｙに対し、所望の方向の書込電流を供給する。これにより、記憶セル１２が一意に選択され、書込電流の方向に応じてビットデータが書き込まれる。
【０１００】
例えば、カレントドライブ１２３ｎ ，カレントドライブ１３３ｎ を用いて、対応する一対の記憶セル１２のうち、偶数番地の記憶セル群１２Ｅｖに属する記憶セル１２Ｅｖに「１」を書き込むには、図５に示した論理に従ってカレントドライブ１２３ｎ ，カレントドライブ１３３ｎ を駆動するとよい。すなわち、図１０に示したように、カレントドライブ１２３ｎ ，１３３ｎ が共にドライブポイントＡ→Ｂの向きに電流を流すようにする。
【０１０１】
このとき、書込線６Ｘｎ の曲折により、記憶セル１２Ｅｖの磁気抵抗効果素子１２Ａ，１２Ｂの領域では、互いの向きが揃い、かつ、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂとでは相対的に逆向きとなった書込電流が流れる。この書込電流により、記憶セル１２Ｅｖの磁気抵抗効果素子１２Ａ，１２Ｂでは、各環状磁性層５に図１１に示したように互いに逆向きに還流する磁界が誘導され、その第２の磁性層３との対向面における磁化（つまり誘導磁界の向き）は、互いに反対を向いた反平行となる。磁気抵抗効果素子１２Ａ，１２Ｂの第２の磁性層３の磁化は、この外部から与えられる磁界の向きに従って互いに反対を向いた反平行の状態となり、この状態が環状磁性層５との反強磁性結合により固定される。この場合には、磁気抵抗効果素子１２Ａが高抵抗、磁気抵抗効果素子１２Ｂが低抵抗となっている。
【０１０２】
一方、記憶セル１２Ｏｄの側の磁気抵抗効果素子１２Ａ，１２Ｂの領域では、磁気抵抗効果素子１２Ａにおいても磁気抵抗効果素子１２Ｂにおいても、書込線６Ｘｎ ，６Ｙｎ には互いに逆向きの書込電流が流れる。これら逆向きの電流は、誘導磁界を互いに打ち消しあうため、磁気抵抗効果素子１２Ａ，１２Ｂには書き込みがなされない。このようにして、一対の記憶セル１２（１２Ｅｖ，１２Ｏｄ）には書込電流が同時に供給されるが、そのうち記憶セル１２Ｅｖの方にだけ、選択的に適正な書き込みがなされる。
【０１０３】
偶数番地の記憶セル群Ｅｖに属する記憶セル１２Ｅｖに「０」を書き込むには、図１２に示したように、カレントドライブ１２３ｎ ，１３３ｎ が共にドライブポイントＢ→Ａの向きに電流を流すようにするとよい。つまり、「１」を書き込む場合とは電流方向が正反対である。このときも、記憶セル１２Ｅｖの側では、互いの向きが揃い、かつ、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂとでは相対的に逆向きとなった書込電流が流れる。ただし、この書込電流による誘導磁界は、図１３に示したように各環状磁性層５を還流し、磁気抵抗効果素子１２Ａ，１２Ｂそれぞれの第２の磁性層３の磁化が、互いに対向するように反平行となる。よって、この場合には、「１」を書き込む場合の磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂとが入れ替わったように動作し、磁気抵抗効果素子１２Ａが低抵抗、磁気抵抗効果素子１２Ｂが高抵抗となる。
【０１０４】
この場合も、記憶セル１２Ｏｄの側の磁気抵抗効果素子１２Ａ，１２Ｂの領域では、書込線６Ｘｎ ，６Ｙｎ に互いに逆向きに書込電流が流れるため、書き込みはなされない。
【０１０５】
奇数番地の記憶セル群Ｏｄに属する記憶セル１２Ｏｄに「１」を書き込むには、図１４に示したように、カレントドライブ１２３ｎ は書込線６Ｘｎ にドライブポイントＢ→Ａの向きに電流を流すようにし、カレントドライブ１３３ｎ は書込線６Ｙｎ にドライブポイントＡ→Ｂの向きに電流を流すようにするとよい。このときには、記憶セル１２Ｏｄの側で、互いの向きが揃い、かつ、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂとでは相対的に逆向きとなった書込電流が流れ、図１１に示したような書き込み動作が生じる。なお、記憶セル１２Ｅｖの側では、磁気抵抗効果素子１２Ａ，１２Ｂの領域の書込線６Ｘｎ ，６Ｙｎ に互いに逆向きの書込電流が流れるため、書き込みはなされない。
【０１０６】
奇数番地の記憶セル群Ｏｄに属する記憶セル１２Ｏｄに「０」を書き込むには、図１５に示したように、前述の図１４の場合とは反対向きに書込電流を供給するとよい。すなわち、カレントドライブ１２３ｎ は書込線６Ｘｎ にドライブポイントＡ→Ｂの向きに電流を流すようにし、カレントドライブ１３３ｎ は書込線６Ｙｎ にドライブポイントＢ→Ａの向きに電流を流すようにする。このときには、記憶セル１２Ｏｄの側で、図１３に示したような書き込み動作が生じる。このときも、記憶セル１２Ｅｖの側では、磁気抵抗効果素子１２Ａ，１２Ｂの領域の書込線６Ｘｎ ，６Ｙｎ に互いに逆向きの書込電流が流れるため、書き込みはなされない。
【０１０７】
このように、一対の書込線６Ｘｎ ，６Ｙｎ において、それぞれに流す書込電流の向きを制御することで、一対の記憶セル１２Ｅｖ，１２Ｏｄのいずれか一方に「１」，「０」のいずれかが書き込まれる。なお、ここでは、書込線６Ｘｎ ，６Ｙｎ が選択された場合について説明したが、書込線６Ｘ，６Ｙのほかの配線対においても同様の駆動方法により情報が書き込まれる。また、ここでは、図１１に示したセル状態を「１」，図１３に示したセル状態を「０」として説明したが、対応関係は逆であってもよい。
【０１０８】
なお、ここでは、書込線６Ｘ，６Ｙにおける各誘導磁界を、第２の磁性層３の磁化反転方向のみを向くように発生させることから、第２の磁性層３では、印加される単一方向磁界によって磁化を一定の方向に反転させることができる。これにより、確実に書き込みを行うことができる。書込線６Ｘ，６Ｙによる磁界成分が同一方向を向き、環状磁性層５の内部に閉じ込められることから、第２の磁性層３の磁化反転に寄与する実効的な磁界強度は、従来に比して大きくなる。その結果、第２の磁性層３の磁化反転を必要十分な磁界強度で行い、その磁化を所定方向に十分に揃えることができる。また、環状磁性層５の遮蔽効果により、誘導磁界は書き込み対象の素子１２Ａ（１２Ｂ）の外に漏れないため、隣接する記憶セル１２においては、第２の磁性層３の磁化方向が外部擾乱磁界により乱されるおそれが低減し、一旦書き込まれた情報が予期せず消されたり、書き換えられたりすることが防止される。
【０１０９】
次に、この磁気メモリデバイスにおける読出用の回路系の構成と、その動作について説明する。
【０１１０】
〔読出回路系の構成〕
図１６は、この磁気メモリデバイスの読出回路系の図２に対応した回路部分を表し、図１７は、記憶セルの偶数番地と奇数番地によって２系列に分かれた読出回路のうちの一方について、読出動作に係る回路の全体を表したものである。前述したように、２系列の回路系は構成、動作とも対称に構成されているので、主な説明は図１７を参照して１系列について行うものとする。
【０１１１】
この読出回路系は、記憶セル１２が１対の磁気抵抗効果素子１２Ａ，１２Ｂからなる差動増幅型である。ここでは、磁気抵抗効果素子１２Ａ，１２Ｂそれぞれに流すセンシング電流（センス用ビットデコード線２１Ａ，２１Ｂから磁気抵抗効果素子１２Ａ，１２Ｂそれぞれに流入し、共通のセンス用ワードデコード線３１に流出する電流）の差分値を出力として、記憶セル１２から情報を読み出すようになっている。
【０１１２】
記憶セル群１４０には、Ｘ方向に配列されるセンス用ワードデコード線３１（以後、センスワード線と略称）と、Ｙ方向に配列される１対のセンス用ビットデコード線２１Ａ，２１Ｂ（以後、センスビット線と略称）とによりマトリクス状の配線がなされている。個々の記憶セル１２は、これらの交差位置に配設され、共通のセンスビット線２１Ａ，２１Ｂに並列接続された記憶セル１２がビット列を構成し、共通のセンスワード線３１にカスケード接続されている記憶セル１２がワード列を構成している。１つの記憶セル１２では、磁気抵抗効果素子１２Ａ，１２Ｂのそれぞれは一端が読出用センシング導線１１を介してセンスビット線２１Ａ，２１Ｂに、他端が逆流防止用ダイオード１３Ａ，１３Ｂを介して共通のセンスワード線３１に接続されている。
【０１１３】
センスビット線２１Ａ，２１Ｂの一端側（電源Ｖｃｃ側）には、それぞれ、電流電圧変換用抵抗器２３Ａ，２３Ｂ（以後、抵抗器２３Ａ，２３Ｂ）、およびトランジスタ２２Ａ，２２Ｂのコレクタ−エミッタ間が直列に接続されている。トランジスタ２２Ａ，２２Ｂは、ベース端子にビットデコード線２０（…，２０ｎ ，２０ｎ＋１ ，…）が接続されており、ビットデコード線２０から入力される選択信号の値（ビットデコード値）に応じて開閉するようになっている。また、センスビット線２１Ａ，２１Ｂにおける抵抗器２３Ａ，２３Ｂの電源Ｖｃｃと反対側の端部に設けられた結節点より、センスアンプ入力線４１Ａ，４１Ｂ（以後、入力線４１Ａ，４１Ｂ）が導出され、センスアンプ１３２に接続されている。
【０１１４】
センスアンプ１３２は、差動増幅器として構成され、センスビット線２１Ａ，２１Ｂの各電位を取り込み、その電位差を増幅して出力するようになっている。このセンスアンプ１３２は、バイアス抵抗器４３Ａ，４３Ｂが共通に設けられ、これ以外の回路部分からなる増幅部４０が一対のセンスビット線２１Ａ，２１Ｂごとに設けられた構成となっている。ここでは、センスアンプ１３２は、センスアンプ出力線５１Ａ，５１Ｂ（以後、出力線５１Ａ，５１Ｂ）にカスケード状に接続され、これを利用してバイアス抵抗器４３Ａ，４３Ｂが共用化されている。これにより、複数のセンスアンプ１３２における消費電流が抑えられる。
【０１１５】
出力線５１Ａ，５１Ｂからの出力は、読出用データバス１０５によって出力用マルチプレクサ１５３，出力バッファ１５４に送出される。なお、トランジスタ２２Ａ，２２Ｂ、抵抗器２３Ａ，２３Ｂおよびセンスアンプ１３２は、対をなす素子同士の特性がよく揃っている必要がある。
【０１１６】
センスワード線３１の各々には、同じワード列に配列された記憶セル１２が接続されている（ただし、ここでは、記憶セル１２とセンスワード線３１との間に、逆流防止用ダイオード１３Ａ，１３Ｂが配設されている）。また、センスワード線３１の接地側には、トランジスタ３３のコレクタ−エミッタ間，ならびに電流制限抵抗器３４が直列接続されている。トランジスタ３３は、ベース端子にワード列Ｘｎ に対応するワードデコード線３０（…，３０ｎ ，３０ｎ＋１ ，…）が接続されており、Ｘ方向アドレスデコーダ１２１からベース入力される選択信号の値（ビットデコード値）に応じて開閉するスイッチとして機能する。
【０１１７】
また、ここでは、ダイオード３２，トランジスタ３３，電流制限抵抗器３４により定電流回路１２２が構成されている。定電流回路１２２は、センスワード線３１を流れる電流を一定とする機能を有している。ダイオード３２は、この場合、２個のダイオードが直列に接続したものとなっている。
【０１１８】
〔読み出し動作〕
この磁気メモリデバイスでは、記憶セル１２に書き込まれた情報は以下のようにして読み出される。
【０１１９】
各記憶セル１２（１２Ｅｖ，１２Ｏｄ）は、磁気抵抗効果素子１２Ａ，１２Ｂが２通りの反平行磁化のいずれかとなって情報が記憶された状態にある。ここで、ビットデコード線２０，ワードデコード線３０に入力される選択信号は、読み出し対象である記憶セル１２の上位ビットアドレスに対応したものである。すなわち、選択信号がＹｎ 列，Ｘｎ 行を指定すれば、記憶セル群Ｅｖ，記憶セル群Ｏｄの双方において、Ｙｎ 番目のビットデコード線２０ｎ とＸｎ 番目のワードデコード線３０ｎ に信号が入力される。その結果、記憶セル群ＥｖではＹｎ 列，Ｘｎ 行の記憶セル１２Ｅｖが、記憶セル群ＯｄではＹｎ 列，Ｘｎ 行の記憶セル１２Ｏｄが同時に選択される。したがって、以下の動作は、記憶セル群Ｅｖ，記憶セル群Ｏｄの双方において行われる。
【０１２０】
ビットデコード線２０ｎ における電圧レベルが”Ｈｉｇｈ”となると、トランジスタ２２Ａ，２２Ｂが導通状態となり、記憶セル１２のＹｎ 番目のビット列にセンシング電流が流れる。センシング電流は、センスビット線２１Ａ，２１Ｂを電源Ｖｃｃ側からその反対側に向かって流れ下る。一方、ワードデコード線３０ｎ における電圧レベルが”Ｈｉｇｈ”となると、トランジスタ３３が導通状態となり、記憶セル１２のＸｎ 番目のワード列に電流が流れることが許される。
【０１２１】
よって、センシング電流は、Ｙｎ 番目のセンスビット線２１Ａ，２１Ｂから、それぞれ磁気抵抗効果素子１２Ａとダイオード１３Ａ，磁気抵抗効果素子１２Ｂとダイオード１３Ｂを通り、共にＸｎ 番目のセンスワード線３１へと流れ込み、さらに、定電流回路１２２を構成するトランジスタ３３のコレクタ−エミッタ間を通り、抵抗器３４から接地へと抜ける。
【０１２２】
情報の読み出しは、記憶セル１２の磁気抵抗効果素子１２Ａ，１２Ｂの抵抗値の違いを、各々に流れるトンネル電流の差分として検出することによって行われる。磁気抵抗効果素子１２Ａ，１２Ｂに流れる電流は、センスビット線２１Ａ，２１Ｂを流れるセンシング電流にほぼ等しく、センシング電流の値は、センスビット線２１Ａ、２１Ｂに直列接続された抵抗器２３Ａ，２３Ｂの電圧降下によって電圧に変換して検出することができる。そこで、抵抗器２３Ａと抵抗器２３Ｂの電圧降下をそれぞれ入力線４０Ａ，４０Ｂから取り出し、その差分を読出信号として検出する。このように、２つの磁気抵抗効果素子１２Ａ，１２Ｂを用い、それぞれの出力値の差分を取り出すことで、記憶セル１２としては、雑音が除去された大きな出力値が得られる。
【０１２３】
入力線４１Ａ，４１Ｂから取り出した電圧信号は、センスアンプ１３２で増幅され、値が一層大きく、Ｓ／Ｎの良い出力となる。なお、このとき、複数のセンスアンプ１３２のうちビット列が対応するものだけが、ビットデコード線２０の選択と同時にアクティブとなる。よって、その出力だけが出力線５１Ａ，５１Ｂに送出される。
【０１２４】
センスアンプ１３２（１３２Ｅｖ，１３２Ｏｄ）の出力は、出力線５１Ａ，５１Ｂから、読出用データバス１０５を経由し、最終的には出力用マルチプレクサ１５３，出力バッファ１５４に入力される。出力用マルチプレクサ１５３では、グループ選択信号線１０６を介して入力される番地選択信号Ａ０ に応じ、センスアンプ１３２Ｅｖの出力とセンスアンプ１３２Ｏｄの出力の一方が選ばれ、出力バッファ１５４に入力される。出力バッファ１５４は、入力された信号電圧を増幅し、２値信号として外部データ端子Ｄ０ 〜Ｄ７ から出力する。こうして、読み出し対象である記憶セル１２の出力が、読出データ信号（Ｄｏｕｔ ）として外部へ出力される。
【０１２５】
この読み出し動作において、選択された記憶セル１２に対するセンシング電流の大きさは、定電流回路１２２により一定範囲内に収められる。すなわち、センスワード線３１に流れる電流、もといセンスビット線２１Ａとセンスビット線２１Ｂ、もしくは磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂの双方を流れる電流の総和が、一定範囲内の値をとる。これにより、センスビット線２１Ａ，２１Ｂの各電流値は、一定に規格化された電流量を磁気抵抗効果素子１２Ａ，１２Ｂの抵抗比に応じて分配したものとなる。そのため、磁気抵抗効果素子１２Ａ，１２Ｂの抵抗値がばらついていたとしても、センスビット線２１Ａ，２１Ｂの各々における電流のぶれは総電流値に応じて常に一定の範囲内に押さえ込まれ、安定した差動出力が得られる。
【０１２６】
また、各磁気抵抗効果素子１２Ａ，１２Ｂの電流経路上に設けられているダイオード１３Ａ，１３Ｂは、電流がセンスワード線３１から磁気抵抗効果素子１２Ａ，１２Ｂへと逆流することを防止している。よって、磁気抵抗効果素子１２Ａ（１２Ｂ）を逆流する回り込み電流成分の発生経路が遮断され、読み出し信号のＳ／Ｎ比向上に寄与する。
【０１２７】
このように本実施の形態においては、ループ状の書込線６Ｘ，６Ｙを読出線とは別体に設けるようにしたので、書込線６Ｘ，６Ｙとも電流を双方向に流すことができる。さらに、書込線６Ｘを矩形波状に曲折し、書込線６Ｘ，６Ｙが互いに平行となる平行部分を設け、そこに磁気抵抗効果素子１２Ａ（１２Ｂ）を配置し、平行な書込電流により生じる平行磁界を第２の磁性層３に印加するようにしたので、情報の書き込みは、第２の磁性層３に対し、その磁化反転方向に対応した単一方向に磁界を印加することにより行われる。よって、第２の磁性層３の磁化を一方向に効率よく揃えることができ、従来に比べ感磁層の磁化方向制御をより確実に行うことが可能となる。また同時に、印加磁界の向きを正反対の方向に反転させることで、第２の磁性層３の磁化方向をほぼ完全に正反対の向きに反転させることができ、従来よりもトンネル抵抗変化率を大きくすることができる。
【０１２８】
また、この書込方法では、第２の磁性層３の磁化方向を強制的に印加磁界の方向に揃えるようになっている。よって、第２の磁性層３の磁気的性質は印加磁界の大きさとの関係によって決まる。換言すると、第２の磁性層３については、印加磁界の大きさとの兼ね合いによって磁気的性質の制御を極力考慮せずに成膜することができ、この磁気メモリデバイスの製造上の歩留りを向上させ、生産性を格段に高めることができる。
【０１２９】
また、一対の書込線６Ｘ，６Ｙにおいて４つの平行部分を設け、書込線６Ｘの上段側の２つの平行部分に磁気抵抗効果素子１２Ａ，１２Ｂを配置して偶数番地の記憶セル１２Ｅｖを構成し、下段側の２つの平行部分に磁気抵抗効果素子１２Ａ，１２Ｂを配置して奇数番地の記憶セル１２Ｏｄを構成するようにしたので、差動センシングにより読み出される記憶セル１２が、効率よく集積される。この書込回路系では、書込線６Ｘ，６Ｙの各一を選択することにより、記憶セル１２Ｅｖ，記憶セル１２Ｏｄの両方に同時に書込電流が流れるが、あらかじめ書込用論理制御部１５２において書込線６Ｘ，６Ｙそれぞれに対する電流の方向を選択しておくことによって、選択セルにのみ所望の２値情報を書き込み、もう一方には書き込みをしないようにすることができる。すなわち、選択セルにおいては、書込線６Ｘ，６Ｙに平行方向に電流が流れ、互いに強め合うように磁界が生じる。一方、非選択セルでは、書込線６Ｘ，６Ｙに反平行方向に電流が流れ、互いの誘導磁界を打ち消し合う。ここでは、書込線６Ｘ，６Ｙに流れる書込電流の大きさを相等しくしたので、上記のセル選択を確実に行うことを可能とすると共に、カレントドライブ１２３，１３３を同一の構成とすることができる。
【０１３０】
また、カレントドライブ１２３，１３３を、ループ状とした書込線６Ｘ，６Ｙの両端をドライブポイントＡ，Ｂに接続して、 （１）データ信号ＸＤｉｎ，ＹＤｉｎに応じて方向を切り換えて電流を流すと共に （２）その電流量を、書込線より流出後に定電流制御するように構成したので、書込線６Ｘ，６Ｙには、双方向に、その抵抗ばらつきによらず一定の大きさで電流を供給することができる。よって、この磁気メモリデバイスでは、各記憶セル１２に対する情報書き込みには常に一定電流が用いられることから、十分な強度の誘導磁界によって確実に書き込むことや、隣接する記憶セル１２への漏洩磁界を設定範囲内に抑えることを、制御性よく行い、安定した書き込み動作を行うことができる。また、（２） 書込電流の値が、書込線６ごとの抵抗変動等によらず一定であると保証されていることから、書込線の抵抗ばらつきが（ある範囲内で）許容され、製造誤差の許容範囲が広がると共に、書込線の配線構造の自由度が高まるという利点もある。
【０１３１】
さらに、この磁気メモリデバイスでは、読出回路系を、記憶セル群Ｅｖ，記憶セル１２Ｏｄによる２系統の回路で構成し、ビットデコード線２０，ワードデコード線３０の選択を書込線６Ｘ，６Ｙの選択と同様にして行うようにしたので、デバイス全体を記憶セル１２の偶数番地、奇数番地に基づいて駆動制御することができ、駆動制御用の回路を書き込みと読み出しで統一することができる。
【０１３２】
〔第２の実施の形態〕
図１８は、第２の実施の形態に係る磁気メモリデバイスの全体の構成を表している。この磁気メモリデバイスは、読出用マルチプレクサ１５３を設ける代わりに、Ｘ方向周辺駆動回路１２０に選択用デコーダスイッチ１２４を備えるようにしたものである。選択用デコーダスイッチ１２４は、番地選択信号Ａ０ の入力を受け、センシングを行う記憶セルを、あらかじめ偶数番地の記憶セル群Ｅｖ，奇数番地の記憶セル群１２Ｏｄのいずれか一方に選択するために設けられたものである。なお、本実施の形態では、第１の実施の形態と同様の構成要素には同一の符号を付し、説明を適宜省略するものとする。
【０１３３】
図１９は、記憶セル群と書込回路系および読出回路系の構成を表すブロック図である。選択用デコーダスイッチ１２４は、スイッチ７０Ａ，７０Ｂとして表されている。スイッチ７０Ａとスイッチ７０Ｂは互いに対をなす。スイッチ７０Ａは磁気抵抗効果素子１２Ａの側に、スイッチ７０Ｂは磁気抵抗効果素子１２Ｂの側に配置されており、一対の記憶セル１２Ｅｖ，１２Ｏｄのいずれか一方をセンシング電流が流れるように選択する。また、スイッチ７０Ａ，７０Ｂは、ビット列方向にスイッチ７０Ａｎ ，７０Ｂｎ 、スイッチ７０Ａｎ＋１ ，７０Ｂｎ＋１ 、…という具合に並び、例えば、ワードデコード値（…，Ｘｎ ，Ｘｎ＋１ ，…）によって記憶セル１２のワード列方向に選択される。
【０１３４】
図２０は、図１９に対応した読出回路系の具体的構成を表す回路図である。このように、本実施の形態の読出回路系は、偶数番地の記憶セル群Ｅｖ，奇数番地の記憶セル群Ｏｄを一系統にまとめたものとなっている。ここでは、選択用デコーダスイッチ１２４は、スイッチ７１，７２、インバータ７３等から構成されている。このスイッチ７１，７２が、スイッチ７０Ａ，７０Ｂに対応している。スイッチ７１，７２は、ワードデコード値と番地選択信号Ａ０ による２制御指令のスイッチであり、それぞれ、記憶セル群Ｅｖ，Ｏｄのワード列を読出対象に選択するようになっている。
【０１３５】
スイッチ７１（…，７１ｎ ，７１ｎ＋１ ，…）とスイッチ７２（…，７２ｎ ，７２ｎ＋１ …）には、対ごとにワードデコード線３０（…，３０ｎ ，３０ｎ＋１ ，…）が接続されている。また、すべてのスイッチ７１は、番地選択信号Ａ０ の入力線に接続されている。すべてのスイッチ７２は、この入力線に信号反転用のインバータ７３を介して接続されている。さらに、スイッチ７１，７２は、それぞれが記憶セル群Ｅｖ，Ｏｄのワード選択線７５に接続されている。
【０１３６】
ワード選択線７５は、ここでは、ワード列ごとのトランジスタ７４Ａ，７４Ｂのベース端子に共通に接続されている。トランジスタ７４Ａ，７４Ｂは、それぞれ、コレクタ端子がセンスビット線２１Ａ，２１Ｂに接続され、エミッタ端子が磁気抵抗効果素子１２Ａ，１２Ｂの読出センシング用導線１１に接続されている。なお、第１の実施の形態では、磁気抵抗効果素子１２Ａ，１２Ｂの各々とセンスワード線３１の間に、逆流防止用ダイオード１３Ａ，１３Ｂを設けるようにしていたが、本実施の形態では、トランジスタ７４Ａ，７４Ｂが自身のオン／オフにより、ダイオード１３Ａ，１３Ｂに代わって逆流防止機能を果たすようになっている。また、ここでは、センスワード線３１は１つの定電流回路に共通に接続されている。
【０１３７】
この読出回路系では、以下のようにして情報の読み出しが行われる。
【０１３８】
スイッチ７１，７２の対に、ワードデコード線３０を介して、Ｘ方向アドレスデコーダ１２１からの選択信号が入力される。また、スイッチ７１には番地選択信号Ａ０ が入力され、スイッチ７２には、その反転信号が入力される。これにより、アドレス上位ビットに対応したワードデコード値と、アドレス最下位ビットに対応した番地選択信号Ａ０ との双方が“Ｈｉｇｈ”となるスイッチだけが選択され、導通する。
【０１３９】
スイッチ７１，７２により選択されたワード列では、ワード選択線７５に“Ｈｉｇｈ”の信号電圧が印加される結果、トランジスタ７４Ａ，７４Ｂが導通し、対応するセンスワード線３１に対してセンスビット線２１Ａ、２１Ｂから電流が流れることが許容される。
【０１４０】
一方、ビットデコード線２０には、Ｙ方向アドレスデコーダ１３１からの選択信号が入力される。ビットデコード線２０に接続されているトランジスタには、ビットデコード値に対応して“Ｈｉｇｈ”の信号がベース入力され、導通する。これにより、ビットデコード値に応じたビット列のセンスアンプ１３２が動作可能な状態となり、センスビット線２１Ａ，２１Ｂにセンシング電流が流れる。
【０１４１】
よって、この回路系では、選択用デコーダスイッチ１２４により、センシングする記憶セル１２は、読出対象であるただひとつの記憶セル１２に同定され、１つのセンシング結果だけが出力される。
【０１４２】
このように本実施の形態によれば、読出回路系を２系列に分け、読出用マルチプレクサ１５３を設ける代わりに、読出回路系を１系列とし、選択用デコーダスイッチ１２４を設けるようにしたので、記憶セル１２Ｅｖ，記憶セル１２Ｏｄに係るセル選択がセンシングの前に行われ、センシングは読出対象の記憶セル１２についてだけ行われる。よって、この読出回路系は、書込回路系と同様にビットデコード値，ワードデコード値および番地選択信号Ａ０ により制御される構成をとると共に、消費電流が低減されるために、より効率よく動作することができる。そのほかの効果は、第１の実施の形態と同様である。
【０１４３】
なお、この第２の実施の形態では、トランジスタ７４Ａ，７４Ｂ、ワード選択線７５を設けるなど、記憶セル群１４０における読出用配線も第１の実施の形態と異なるようにしたが、定電流回路のトランジスタ３３を２制御指令のスイッチ７１，７２で替えるようにすれば、第１の実施の形態の配線構造をほぼそのまま適用することも可能である。このように、上記実施の形態で説明した回路構成はあくまでも一具体例であり、同様の機能を果たすものであれば、これらを変形してもよく、そのほかの回路構成としても構わない。
【０１４４】
なお、本発明は上記実施の形態には限定されず種々の変形実施が可能である。例えば、実施の形態では、一対の書込線６Ｘ，６Ｙにより４つの平行部分を形成し、各平行部分に磁気抵抗効果素子１２Ａ（１２Ｂ）を配置する場合について説明したが、本発明における第１および第２の書込線は、▲１▼少なくとも一方が曲折されることにより平行部分を形成し、▲２▼少なくとも一方がループ状であるように配線されていればよく、これ以外の配線構造をとることが可能である。
【０１４５】
図２１（Ａ），（Ｂ）は、書込線の配線構造の具体的な変形例を示している。（Ａ）は、Ｙ方向の書込線８１Ｙを直線状に配したものであり、隣接する書込線８１Ｙに対し同時に逆向きの電流を流せば、あたかもループを形成しているように駆動することができ、実施の形態と同様に磁気抵抗効果素子１２Ａ，１２Ｂが１つの記憶セルを構成したものとなる。また、書込線８１Ｙの各々を独立に選択できるようにすれば、磁気抵抗効果素子１２Ａ，１２Ｂの個々を１記憶セルとして１単位情報を担うように動作させることもできる。（Ｂ）は、さらにＸ方向の書込線８１Ｘの曲折方向を上段と下段で反対向きとしたものである。この場合は、書込線８１Ｙに沿って上下に隣接する磁気抵抗効果素子１２Ｃ，１２Ｄが１つの記憶セルを構成する。
【０１４６】
図２２には、ほかの変形例を示している。同図（Ａ）では、ループ状の書込線８２Ｘ，８２Ｙを交差させ、書込線８２Ｘの上段、下段のうち一方を曲折して平行部分を形成し、この平行部分に磁気抵抗効果素子１２Ａ，１２Ｂを配置している。この場合も、磁気抵抗効果素子１２Ａ，１２Ｂを１つの記憶セルとして駆動することができるが、書込線は、Ｘ方向にもＹ方向にも記憶セルと１対１に対応しているので、駆動制御は上記実施の形態に比べて容易である。すなわち、書込対象の記憶セルと一意に対応するワードデコード値，ビットデコード値によってＸ方向，Ｙ方向の各カレントドライブを選択すると共に、これらの電流供給方向を書き込むデータに応じて制御すると、書込線８２Ｘ，８２Ｙの各一に所定方向の書込電流が流れる。
【０１４７】
図２２（Ｂ）は、（Ａ）をさらに変形した例である。書込線８３Ｘは、書込線８２Ｘの折り返し部分から下段の部分をとり、直線状とした配線である。
【０１４８】
図２３は、書込線が矩形波状ではなく、台形波状に曲折される場合の変形例を示している。書込線８４Ｘ，８４Ｙはともに曲折され、これらの延在方向に対し傾きをもつ方向に平行部分を形成する。この平行部分に配置される磁気抵抗効果素子は、互いに傾いて配列されるので、セルピッチを狭めることが可能である。なお、同図には、書込線８４Ｘ，８４Ｙがともにループ状である例を示しているが、いずれか一方を直線状とし、上述のほかの変形例と同様に駆動させることもできる。
【０１４９】
また、上記実施の形態では、カレントドライブ１２３，１３３を共に本発明のカレントドライブとして説明したが、本発明の磁気メモリデバイスは、必ずしも電流供給回路を本発明のカレントドライブとせずともよい。ただし、定電流化による効果から、本発明のカレントドライブが適用されることが望ましい。例えば、図２２（Ｂ）に比べて図２２（Ａ）の配線構造のほうが優れているのは、こうした理由やレイアウト上の理由による。なお、本発明のカレントドライブについては、電流方向制御部，電流量制御部に相当する回路部分の具体的な構造は、実施の形態に限定されず、その機能を具現化するものであればよい。なお、実施の形態では、カレントドライブ１２３，１３３をバイポーラトランジスタで構成するようにしたが、ＭＯＳＦＥＴもしくはＣＭＯＳ等の半導体素子で構成することが可能である。
【０１５０】
また、磁気抵抗効果素子の構成も実施の形態で説明したものと同一である必要はなく、例えば、環状磁性層を備えていないものでもよい。さらに、実施の形態では、磁気抵抗効果素子１２Ａ，１２ＢをＴＭＲ素子としたが、これをＧＭＲ素子で置き換えることもできる。その場合の素子は、非磁性層２を絶縁層から非磁性金属層に替えることを除いては、磁気抵抗効果素子１２Ａ（１２Ｂ）と同様に構成することができる。このように、本発明の磁気抵抗効果素子には公知のあらゆる素子構造が適用でき、磁性層の積層面に垂直に電流を流すＣＰＰ（Ｃｕｒｒｅｎｔ Ｐｅｒｐｅｎｄｉｃｕｌａｒ ｔｏ ｔｈｅ Ｐｌａｎｅ），または磁性層の積層面に平行に電流を流すＣＩＰ（Ｃｕｒｒｅｎｔ Ｆｌｏｗｓ ｉｎ ｔｈｅ Ｐｌａｎｅ）のどちらであっても構わない。
【０１５１】
さらに、上記実施の形態では、磁気抵抗効果素子１２Ａ，１２Ｂへの書き込みにおいて、第２の磁性層３に印加する磁界の向きを積極的に揃えるようにしたが、本発明は、このように印加磁界を単一方向成分のみ（磁界成分が互いに平行）とする場合だけではなく、第１および第２の書込線を平行とした結果、書込線ごとに誘導される磁界が互いに直交しなくなった場合にも有効である。すなわち、感磁層の磁化を反転させて２値信号に対応した２状態を形成するには、書込電流の方向を反転させることにより印加磁界を反転させねばならない。従来、書込線が直交配線されていた場合には、１方の書込線に双方向に電流を流すことができれば（１つの磁界成分が反転できれば）、他方の電流方向を固定しても（他方の磁界成分の方向は一定であっても）、全体として印加磁界は対称な２状態を形成できる。これは、磁界成分が直交するためである。しかしながら、書込線を平行とすると、その１方の電流方向が固定されれば、２状態に対応する対称な磁界を発生させることはできない（図３１参照）。つまり、第１および第２の書込線を互いに平行とするとき、両者はともも双方向に電流を流すように構成される必要がある。
【０１５２】
また、上記実施の形態では読出回路系の作用構成についても具体的に説明したが、本発明は、書込用回路系に係るものであって、こうした読出用回路系の回路構成や配線レイアウトなどにより限定されるものではない。
【０１５３】
【発明の効果】
以上説明したように、本発明の磁気メモリデバイスによれば、読出電流を流す読出線と、それぞれに対し双方向に書込電流を流すことが可能であるように読出線とは別体として配置されると共に、少なくとも一方が曲折されることにより互いに平行に延びる平行部分が形成された第１および第２の書込線と、印加磁界によって磁化方向が変化する感磁層を有し、平行部分に配置された磁気抵抗効果素子とを備え、第１および第２の書込線の少なくとも一方が、折り返し部分と、この折り返し部分と両端の各々との間を結ぶ第１および第２の部分とを含むようにループ状に構成され、平行部分に流れる書込電流によって生ずる磁界により感磁層の磁化方向が変化し、情報が書き込まれるようにしたので、第１および第２の書込線の両方が双方向に電流を流すことが可能となり、磁気抵抗効果素子においては、第１および第２の書込線から互いに平行あるいは反平行な方向に供給される書込電流によって互いに強め合うように磁界を発生させ、これらの磁界により感磁層の磁化方向を変化させることができる。
【０１５４】
特に、第１および第２の書込線がともにループ状であって、第１および第２の書込線のいずれか一方の、第１および第２の部分が共に矩形波状または台形波状となり、かつ、第１の部分の曲折方向と第２の部分の曲折方向とが一致するように曲折されることにより、一対の第１および第２の書込線において４つの平行部分が設けられ、第１の部分に設けられた２つの平行部分に配置された一対の磁気抵抗効果素子が第１のグループに属する記憶セルを構成し、第２の部分に設けられた２つの平行部分に配置された一対の磁気抵抗効果素子が第２のグループに属する記憶セルを構成しているようにすれば、第１のグループの記憶セルと第２のグループの記憶セルは、書込線を共用するように配置されているにも関わらず、書込電流方向を双方向制御することにより、互いに独立して書き込みを行うことができる。したがって、一対の磁気抵抗効果素子により構成される記憶セルを駆動可能に構成しつつ、効率よく集積化することが可能となる。
【０１５５】
さらに、第１および第２の書込線のうちループ形状をなす書込線の両端が接続され、書込線における書込電流の方向を双方向に制御する電流方向制御部と、書込線における書込電流の量を一定値に制御する電流量制御部とを含んで構成され、書込線に書込電流を供給する書込電流駆動回路を備えるようにすれば、大きさが電流経路の抵抗値に関わらず常に一定である書込電流を、書込線に対し所定方向に供給することができる。したがって、書込線ごとの抵抗値の変動等に関係なく、安定した書き込み動作を行うことが可能となる。
【０１５６】
また、第１および第２の書込線に供給される書込電流により生ずる磁界が、書込対象の記憶セルにおいては互いに同一方向を向くように感磁層に印加されるようにすれば、書き込み効率を向上させることができると共に、感磁層の磁化方向の確実な制御が可能となり、良好な書き込み状態を実現することができる。また、ひいては大きな読み出し信号出力を得ることを可能とする。
【０１５７】
また、本発明の磁気メモリデバイスの書込方法によれば、第１および第２の書込線を読出線とは別体とし、双方向に書込電流を流すことが可能なように構成すると共に、第１および第２の書込線の少なくとも一方を、両端のそれぞれと折り返し部分との間を結ぶ第１および第２の部分を含むループ形状とし、さらに、第１および第２の書込線の少なくとも一方を曲折しつつ互いに交差させて第１および第２の書込線が互いに平行に延びる平行部分を設け、これら平行部分に磁気抵抗効果素子を配置し、平行部分における第１および第２の書込線に流れる書込電流が、ともに、書き込む情報に対応した第１および第２の方向のいずれ一方向を向くように、第１および第２の書込線に書込電流を供給し、書込電流により生ずる磁界によって感磁層の磁化方向を変化させて情報を書き込むようにしたので、第１の書込線，第２の書込線とも双方向のうち書き込む情報に応じた方向に書込電流を供給することが可能となり、互いに方向を反転することが可能な磁界を発生させ、感磁層に印加することができるようになる。したがって、第１および第２の書込線の書込電流によって互いに強め合うように印加磁界を発生させれば、感磁層の磁化を反平行な２方向について配向させることができ、良好な書き込み状態で２値情報を書き込むことが可能となる。
【０１５８】
さらに、第１および第２の書込線の双方をループ形状となすと共に、第１および第２の書込線のいずれか一方の第１および第２の部分を互いの曲折方向が一致するように矩形波状または台形波状に曲折し、一対の第１および第２の書込線において４つの平行部分を設け、第１の部分に設けられた２つの平行部分に一対の磁気抵抗効果素子を配置することにより第１のグループに属する記憶セルを構成し、第２の部分に設けられた２つの平行部分に一対の磁気抵抗効果素子を配置することにより第２のグループに属する記憶セルを構成し、一対の第１および第２の書込線に対し、第１および第２のグループに属する２つの記憶セルのうち書込対象の記憶セルでは、２つの平行部分の双方において第１の書込線と第２の書込線に同方向、しかも２つの平行部分相互間では逆方向に流れるように書込電流を供給すると共に、他方の記憶セルでは、２つの平行部分の双方において、第１の書込線と第２の書込線に互いに逆方向に流れるように書込電流を供給することにより、一方の記憶セルにおける一対の磁気抵抗効果素子においてのみ各感磁層の磁化方向を変化させ、選択的に情報を書き込むようにすれば、情報を差動増幅方式で読み出すように一対の磁気抵抗効果素子で構成された記憶セルに対し、適切に書き込みを行うと共に、同一の書込線上に配置された第１のグループの記憶セルと、第２のグループの記憶セルは同時に選択されず、いずれか一方に対して選択的に書き込みを行うことができる。
【０１５９】
また、第１および第２の書込線に書込電流を供給し、感磁層に対し互いに同一方向を向く磁界を印加することにより情報を書き込むようにすれば、感磁層の磁化は、この印加磁界の方向に反転される。したがって、効率よく書き込みを行うことができると共に、感磁層の磁化方向の確実な制御が可能となり、良好な書き込み状態を実現することができる。また、このことから、大きな読み出し信号出力を得ることが可能となる。
【０１６０】
さらに、これら感磁層に印加する磁界の大きさを相等しくなるようにすれば、単一方向を向いて互いに強めあう場合には書き込みを可能とし、反対方向を向いて互いに相殺される場合には書き込みを不能とすることが容易かつ確実に可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る磁気メモリデバイスの全体構成を示すブロック図である。
【図２】図１に示した磁気メモリデバイスの要部の構成を表すブロック図である。
【図３】図１に示した記憶セルの具体的構成を示す断面図である。
【図４】図１に示した磁気メモリデバイスの書込回路系の構成図である。
【図５】図１に示した書込用論理制御部における動作を説明するための表である。
【図６】図１に示した書込用論理制御部の回路構成を表す図である。
【図７】図１に示したカレントドライブの回路図である。
【図８】図７に示したカレントドライブの作用構成を説明するための概念的な構成図である。
【図９】図４に示したＸ方向カレントドライブの動作時における各トランジスタの動作状態と、書込電流の経路とを表す図である。
【図１０】図４に示した書込回路系において、偶数番地の記憶セルに「１」を書き込む際の動作を説明するための図である。
【図１１】図１０に示した記憶セルに書き込まれる記憶状態を表す図である。
【図１２】図４に示した書込回路系において、偶数番地の記憶セルに「０」を書き込む際の動作を説明するための図である。
【図１３】図１２に示した記憶セルに書き込まれるもう１つの記憶状態を表す図である。
【図１４】図４に示した書込回路系において、奇数番地の記憶セルに「１」を書き込む際の動作を説明するための図である。
【図１５】図４に示した書込回路系において、奇数番地の記憶セルに「０」を書き込む際の動作を説明するための図である。
【図１６】図１に示した磁気メモリデバイスの読出回路系の要部の構成図である。
【図１７】図１６に示した読出回路系の全体を表す構成図である。
【図１８】本発明の第２の実施の形態に係る磁気メモリデバイスの全体構成を示すブロック図である。
【図１９】図１８に示した磁気メモリデバイスの要部の構成を表すブロック図である。
【図２０】図１８に示した磁気メモリデバイスの読出回路系の要部の構成図である。
【図２１】（Ａ），（Ｂ）は、それぞれ図４に示した書込回路系における書込配線に係る変形例を表す図である。
【図２２】（Ａ），（Ｂ）は、それぞれ図４に示した書込回路系における書込配線に係る変形例を表す図である。
【図２３】図４に示した書込回路系における書込配線に係る変形例を表す図である。
【図２４】従来の磁気メモリデバイスの構成を表す図である。
【図２５】従来の磁気メモリ素子の具体的構成を表す断面図である。
【図２６】従来の磁気メモリ素子に対する書込方法を説明するための図である。
【図２７】従来の磁気メモリデバイスの変形例における、磁気記憶素子の断面構成図である。
【図２８】図２７に示した磁気メモリ素子に対する書込線の配線構造を表す図である。
【図２９】従来の磁気メモリデバイスの変形例における書込線および磁気記憶素子の構成を表す図である。
【図３０】図２９に示した磁気記憶素子に対する書込方法を説明するための図である。
【図３１】図３０に示した書込方法の問題点を説明するための図である。
【符号の説明】
Ｑ１〜Ｑ８…トランジスタ、Ｒ１〜Ｒ４…抵抗器、Ａ，Ｂ…ドライブポイント、１…第１の磁性層、２…非磁性層（トンネルバリア層）、３…第２の磁性層、４…非磁性導電層、５…環状磁性層、６Ｘ，８１Ｘ，８２Ｘ，８３Ｘ，８４Ｘ…書込用ワード線、６Ｙ，８１Ｙ，８２Ｙ，８４Ｙ…書込用ビット線、７…絶縁層、８…導電層、９…エピタキシャル層、１０…基板、１１…読出センシング用導線、１２…記憶セル、１２Ｅｖ…偶数番地の記憶セル、１２Ｏｄ…奇数番地の記憶セル、１２Ａ，１２Ｂ…磁気抵抗効果素子、１３Ａ，１３Ｂ…逆流防止用ダイオード、１４…データ信号線、１５…リファレンス信号線、１６Ｘ…（書込用）ワードデコード線、１６Ｙ…（書込用）ビットデコード線、２０…（読出用）ビットデコード線、２１Ａ，２１Ｂ…センス用ビットデコード線（センスビット線）、２２Ａ，２２Ｂ…トランジスタ、２３Ａ，２３Ｂ…電流電圧変換用抵抗器、３０…（読出用）ワードデコード線、３１…センス用ワードデコード線（センスワード線）、４０…増幅部、４１Ａ，４１Ｂ…センスアンプ入力線、５１Ａ，５１Ｂ…センスアンプ出力線、６１…第１の差動スイッチ対、６２…第２の差動スイッチ対、６３…差動制御手段（第３の差動スイッチ対）、６４…電流方向制御部、６５…電流量制御部、７０Ａ，７０Ｂ，７１，７２…スイッチ、７３…インバータ、７４Ａ，７４Ｂ…トランジスタ、７５…ワード選択線、１０１，１０２…アドレス線、１０３，１０４…書込用データバス、１０５…読出用データバス、１０６…グループ選択信号線、１０７…制御信号線、１１０…アドレスバッファ、１２０…Ｘ方向周辺駆動回路、１２１…Ｘ方向アドレスデコーダ、１２２…定電流回路、１２３…Ｘ方向カレントドライブ、１２４…選択用デコーダスイッチ、１３０…Ｙ方向周辺駆動回路、１３１…Ｙ方向アドレスデコーダ、１３２…センスアンプ、１３３…Ｙ方向カレントドライブ、１４０…記憶セル群、１５０…データバッファ、１５１…入力バッファ、１５２…書込用論理制御部、１５３…読出用マルチプレクサ、１５４…出力バッファ、１６０…制御ロジック部、Ａ０ 〜Ａ２０…外部アドレス入力端子、Ｄ０ 〜Ｄ７ …外部データ端子、Ｘｎ ，Ｙｎ …ワードデコード値、Ａ０ …番地選択信号、ＸＤｉｎ，ＹＤｉｎ…データ信号、ＸＲｅｆ ，ＹＲｅｆ …リファレンス信号。
【発明の属する技術分野】
本発明は、強磁性体を含む磁気抵抗効果素子を用いて構成され、この強磁性体の磁化方向を制御することにより情報を書き込み、記憶する磁気メモリデバイス、および磁気メモリデバイスの書込方法に関する。
【０００２】
【従来の技術】
コンピュータやモバイル通信機器などにおける情報処理の高速化は、いわゆるユピキタスコンピューティングを目指す時流に乗り、ますます重要となる一方である。また、これに伴って、高速な不揮発性メモリの開発が強く求められており、従来のフラッシュＥＥＰＲＯＭやハードディスク装置などに代わるメモリとしてＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ）が有望視されている。
【０００３】
ＭＲＡＭは、マトリクス状に配列された個々の記憶セルが磁気素子で構成されている。現在実用化されているＭＲＡＭは、巨大磁気抵抗効果（ＧＭＲ：Ｇｉａｎｔ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ ）を利用したものである。ＧＭＲとは、互いの磁化容易軸を揃えて配設された２つの強磁性層が積層された積層体において、積層体の抵抗値が、各強磁性層の磁化方向が磁化容易軸に沿って平行な場合に最小、反平行の場合に最大となる現象である。各記憶セルは、この２状態を「０」，「１」の２値情報に対応させて情報を記憶し、情報に対応させた抵抗の違いを電流または電圧の変化として検出することによって情報を読み出す仕組みになっている。実際のＧＭＲ素子では、２つの強磁性層は非磁性層を介して積層され、磁化方向が固定されている固定層と、外部磁界により磁化方向が変化可能な自由層（感磁層）とからなる。
【０００４】
これに対し、トンネル磁気抵抗（ＴＭＲ：Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ ）効果を利用した磁気素子では、ＧＭＲ素子に比べて抵抗変化率を格段に大きくすることができる。ＴＭＲとは、極薄の絶縁層を挟んで積層された２つの強磁性層（固定層と自由層）において、互いの磁化方向の相対角度により絶縁層を流れるトンネル電流値が変化する現象である。すなわち、トンネル電流は、両者の磁化が互いに平行なときに最大（素子の抵抗値は最小）、反平行のときに最小（素子の抵抗値は最大）となる。この原理により、ＴＭＲ素子には抵抗変化率が４０％以上にも及ぶものがある。また、ＴＭＲ素子は高抵抗であり、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ／Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ）等とのマッチングが取り易いとされている。こうした利点から、ＴＭＲ−ＭＲＡＭは、高出力化が容易であり、記憶容量やアクセス速度の向上が期待されている。
【０００５】
これらのＭＲＡＭでは、素子の違いこそあれ、情報の書き込みは同様の方式で行われる。すなわち、書込線に電流を流して磁界を誘導し、この電流磁界によって自由層の磁化方向を制御する。これにより、強磁性層間の相対的な磁化方向が平行または反平行となり、対応する２値情報が記憶される。
【０００６】
例えば、従来のＴＭＲ−ＭＲＡＭは、以下のような構成となっている。図２４に示したように、一直線状に延びるビット線２０１，書込用ワード線２０２が互いに直交し、その交差領域の各々に配設されたＴＭＲ素子２０５（回路上では、抵抗器として表現される）を単位とする点線の領域が記憶セルを構成している。ビット線２０１は、書き込み／読み出し兼用の配線であり、書き込み時にはビット方向のセル選択線として機能し、読み出し時にはセンス線として機能する。各ビット線２０１には、ビット選択用トランジスタ２０４のソース−ドレイン間が接続され、そのゲート端子に入力されるビットデコード値により選択された場合にだけ電流が流れるようになっている。書込用ワード線２０２も同様に、ワードデコード値に応じて選択されたものだけに電流が供給されるようになっている。よって、書き込み時の選択セルでは、ビット線２０１，書込用ワード線２０２の双方に電流が流れる。
【０００７】
また、読み出し動作のため、ＴＭＲ素子２０５の一端はビット線２０１に接続され、他端はセル選択用トランジスタ２０６を介して接地されている。このセル選択用トランジスタ２０６のゲート端子は、セルのワード列ごとに設けられた読出用ワードデコード線２０３に並列接続されている。よって、読み出し時の選択セルでは、ビット線２０１から供給されたセンシング電流が、ＴＭＲ素子２０５，セル選択用トランジスタ２０６を通って接地に向かって流れ落ちる。
【０００８】
図２５は、図２４のの矢印Ａの方向からみた記憶セルの断面構造を表している。ＴＭＲ素子２０５は、固定層２０７，絶縁層２０８および自由層２０９の積層体からなり、固定層２０７の磁化は図示の方向に固定され、自由層２０９の磁化は図示した両方向に反転可能である。ＴＭＲ素子２０５における書き込み状態は、自由層２０９と固定層２０７の磁化の相対方向、つまりは自由層２０９の磁化の方向によって決まる。しかしながら、従来では、書き込み時にビット線２０１，書込用ワード線２０２に電流を流し、自由層２０９に対し直交する２方向に磁界を誘導するようになっていた。
【０００９】
これは、磁界Ｈｘ ，Ｈｙ の合成磁界ベクトルが、図２６に示した閉曲線（いわゆるアステロイド曲線）で規定される領域を超えるとき、この合成磁界によって自由層２０９の磁化方向を変化させることができるとするスイッチング磁界の理論に基づいている。この場合の自由層２０９は、一軸磁気異方性を有する薄膜であり、単一磁区構造をとり、磁化反転は一斉回転により生ずるものと仮定されている。また、磁界Ｈｘ ，Ｈｙ は、それぞれ自由層２０９の磁化困難軸方向，磁化容易軸方向における磁界成分である。合成磁界が自由層２０９の膜面内に磁化容易軸から角度φをなす方向に印加されるとき、磁化は、磁界から受けるトルクと、磁気異方性により磁化容易軸に向かうトルクとが釣り合う０＜θ＜φなる角度を向く。こうした磁化スイッチングにおける臨界磁界は、図２６の曲線で表される（ただし、Ｈｓｗは磁化反転を可能とする印加磁界の閾値）。なお、このように、マトリクス電極配線の両方向の各一をアドレス入力により特定し、所望のセルを一意に選択することは、マトリクス駆動方式の原理に則ったものである。
【００１０】
また、マトリクス駆動方式では、選択用配線を用いて所定のセル列を半選択状態とする補助的なセル選択を行い、データ用配線に動作閾値を超えるデータ信号を与えることによって半選択セルの中から単一セルを選択し、その状態をデータに応じて制御するというのが一般的な考え方であり、ＭＲＡＭ以外のメモリや、ディジタル駆動型ディスプレイもこうした動作原理に基づいて設計されている。この点についても従来のＭＲＡＭは例外ではなく、やはり同様の原理で駆動される。すなわち、ビット線２０１に図２４，図２５の白矢印の方向に電流を流し、バイアス磁界Ｈｘ を一定の方向に発生させ、対応するビット列を半選択状態とする。一方、書込用ワード線２０２には双方向のうちデータに応じた方向に電流を流し、自由層２０９の磁化方向に対応する磁界Ｈｙ またはその反転磁界−Ｈｙ を発生させる。これにより、半選択状態にあるビット列のうち、対応するワード列にあるセルについて、選択的にデータに応じた磁化方向制御を行う。
【００１１】
ちなみに、ビット線２０１は、読み出し時にはセンス線として微弱な電圧または電流を検出するために用いることから、電流許容値が小さい兼用線として設計されているために、書き込み時に流す電流量も小さい。つまり、磁界Ｈｘ は、比較的小さく、セル選択のために印加される方向固定のバイアス磁界とみなされている。
【００１２】
これに対し、近年では、書き込み効率の向上を目的としたセル構造が提案されてきている。例えば、図２７のように、記憶セル２１１に閉磁路構造を導入し、自由層２１４の末端における反磁界の影響を低減させ、その磁化を安定させる技術が開示されている（特許文献１参照）。記憶セル２１１は、積層された固定層２１２，絶縁層２１３，自由層２１４と、閉磁路層２１５とを備えている。閉磁路層２１５は、自由層２１４の磁化反転を促進すると共に、外部漏洩磁界に対する磁化の安定化にも寄与する。そのため、記憶セル２１１は微細化が可能となり、例えば図２８のように書込線を曲折することによって書込線の最小周期を低減し、高集積化させることが提案されている。同図では、ワード線２１７は一直線状とし、ビット線２１６を曲折させている。
【００１３】
同様の配線構造は、特許文献２においても提示されている（図２９）。ただし、この場合には、書込線２２１を配線幅ａ、折れ曲がり部長さｂとして曲折し、そこに流れる書込電流と書込線２２２の書込電流との相対方向を制御するようになっている。こうして、図３０に示したように、書込線２２１の書込電流による誘導磁界Ｈ１ を、書込線２２２の書込電流による誘導磁界Ｈ２ に対して相対角θ＝ｔａｎ −１（ｂ／ａ） の向きに発生させ、磁界Ｈ１ ，Ｈ２ の合成ベクトルＨ１２の大きさを、これらが直交する場合よりも大きくすることを目的としている。
【００１４】
【特許文献１】
特開２００１−２７３７５９号公報
【特許文献２】
特開２００２−２８９８０７号公報
【００１５】
【発明が解決しようとする課題】
しかしながら、本発明の発明者らは、以上のように記憶セルにおける書込線を平行に近づける場合に、従来の配線構造や書込方法を踏襲すると確実な書き込みがなされないおそれが十分にあることに気づいた。
【００１６】
従来のＭＲＡＭ回路では、書込用ワード線２０２に対しては、データに応じて反転した方向に書込電流を流す必要から、正極性または負極性のパルスを与えることで電流を双方向に流すことが可能となっている。ところが、ビット線２０１には、固定バイアス磁界Ｈｙ を与えるよう書込電流を一方向にしか供給しないというだけでなく、常に一方向（図２４、２５の白矢印の方向）の電流しか流せないような構造になっている。
【００１７】
仮にビット線２０１に負極性のパルス電圧を印加し、図２４の白矢印とは反対方向に電流を流そうとすると、この電流はビット線２０１に接続された各セルのセル選択用トランジスタ２０６を通過して流れることになる。すなわち、セル選択用トランジスタ２０６は、一般にエンハンスメント型ＭＯＳトランジスタであり、いま、書き込み動作のためオフ状態にあるセル選択用トランジスタ２０６のゲート電圧は０Ｖもしくは負の電位となっているはずである。ここで、ドレイン側に負のパルスが印加されるようなことがあれば、ゲートはソース側とは０Ｖの同電位か、より高い電位であるために、本来のソースとドレインの機能が逆転して、ソースからドレインに向かって電流が流れてしまうのである。
【００１８】
このような従来の回路構成や駆動方法を適用して、図３０のように磁界Ｈ１ ，Ｈ２ を印加しようとすると、図３１のように、磁界Ｈ１ と磁界−Ｈ２ による反転磁界ベクトル−Ｈ１２は、方向が自由層２０９の磁化容易軸に対して磁界ベクトルＨ１２と対称ではなく、大きさが磁界ベクトルＨ１２より小さくなる。このため、２値情報を等価な状態で書き込むことができず、そればかりか確実に書き込むことができないおそれがあった。
【００１９】
このように、書込配線の構造を改良したとしても、単に従来の回路構成にはめ込むだけでは実用に供するものとはならない。反面、回路の全体構成についての改良は進んでおらず、ＭＲＡＭの構成や駆動原理は従来から大きく変化していないのが現状である。また、こうした状況から、本発明の発明者らは、ＭＲＡＭを実際にメモリとして駆動可能に改良すること、さらに、そのためには単に従来の回路において書込配線を改変するだけでなく、読出回路系を含むメモリ構造全体を合目的的に改良する必要があることに想到した。
【００２０】
本発明はかかる問題点に鑑みてなされたもので、その目的は、確実に書き込みを行うことを可能とする新規な駆動方法に基づく磁気メモリデバイスおよび磁気メモリデバイスの書込方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の磁気メモリデバイスは、読出電流を流す読出線と、それぞれに対し双方向に書込電流を流すことが可能であるように読出線とは別体として配置されると共に、少なくとも一方が曲折されることにより互いに平行に延びる平行部分が形成された第１および第２の書込線と、印加磁界によって磁化方向が変化する感磁層を有し、平行部分に配置された磁気抵抗効果素子とを備え、第１および第２の書込線の少なくとも一方が、折り返し部分と、この折り返し部分と両端の各々との間を結ぶ第１および第２の部分とを含むようにループ状に構成され、平行部分に流れる書込電流によって生ずる磁界により感磁層の磁化方向が変化し、情報が書き込まれるものである。
【００２２】
この磁気メモリデバイスでは、書込線は読出線とは完全に別体として設けられ、それゆえ、第１および第２の書込線の両方が双方向に電流を流すことが可能になっている。これらの書込線は、少なくとも一方が、第１の部分と第２の部分との間で折り返されたループ形状をなし、電流を往還させるようになっている。したがって、第１の部分と第２の部分では、大きさが等しく、相対的に反対向きの電流が流れる。さらにまた、第１および第２の書込線は、互いに平行に延びる複数の平行部分を形成するように少なくとも一方が曲折され、磁気抵抗効果素子はこれら平行部分に配置されている。すなわち、
第１および第２の書込線の各々に、双方向制御された書込電流を供給することによって、平行部分では書込電流の向きが揃い、互いに強め合うように磁界が発生し、これら印加磁界に応じて感磁層の磁化方向が変化する。この場合、書込線の少なくとも一方がループ状であるために、第１，第２の書込線がともに同一である平行部分は複数形成される。そこで、磁気抵抗効果素子は、適正に動作するよう、書込電流の方向に対応して一意に選択可能であって２値状態を確実に書き込める位置に配置される。なお、本発明にいう「書込線が互いに平行」とは、製造上の誤差範囲±１０°を含んでいる。
【００２３】
書込線の配線構造としては、平行部分が、（１）書込線の第１および第２の部分のうちのいずれか一方が矩形波状または台形波状に曲折されることにより形成されているもの、あるいは（２）書込線の第１および第２の部分の双方が矩形波状または台形波状に曲折されることにより形成されているものが好ましい。書込線を矩形波状または台形波状に曲折すると、平行部分が効率よく設けられ、また、曲折される書込線からは、互いに隣接する磁気抵抗効果素子に対して相対的に逆方向に書込電流が供給される。書込線の第１および第２の部分の双方を曲折して平行部分を形成する場合には、さらに、第１の部分の曲折方向と第２の部分の曲折方向が一致していることが好ましい。このとき、書込線には、対向した第１の部分の平行部分と第２の部分の平行部分に、相対的に逆方向に電流が流れる。
【００２４】
このような磁気メモリデバイスにおいては、一対の磁気抵抗効果素子により１つの記憶セルが構成されることは好ましい。すなわち、単独で１単位情報を記憶可能な磁気抵抗効果素子を２つ用いて、１つの単位情報が記憶される。この場合、記憶セルに書き込まれた情報を、差動読出方式で読み出すことができる。
【００２５】
また、この磁気メモリデバイスは、第１および第２の書込線がともにループ状であって、第１および第２の書込線のいずれか一方の、第１および第２の部分が共に矩形波状または台形波状となり、かつ、第１の部分の曲折方向と第２の部分の曲折方向とが一致するように曲折されることにより、一対の第１および第２の書込線において４つの平行部分が設けられ、第１の部分に設けられた２つの平行部分に配置された一対の磁気抵抗効果素子が第１のグループに属する記憶セルを構成し、第２の部分に設けられた２つの平行部分に配置された一対の磁気抵抗効果素子が第２のグループに属する記憶セルを構成していることが好適である。このように、第１および第２の書込線がともにループ形状であって、上記のように曲折されていると、一対の第１および第２の書込線において、曲折された書込線の第１の部分と第２の部分のそれぞれに２つの平行部分が形成される。この場合に、第１の部分の各平行部分に配置される一対の磁気抵抗効果素子と、第２の部分の各平行部分に配置される一対の磁気抵抗効果素子は、それぞれを１つの記憶セルとして別々に動作させることができる。さらに、記憶セルは、第１の書込線と第２の書込線の組み合わせによって複数形成されるが、そのうち第１の部分に設けられた記憶セルを第１のグループに、第２の部分に設けられた記憶セルを第２のグループに分けることで、１つの記憶セルの選択が可能となる。
【００２６】
そのためには、第１および第２のグループのいずれに書込対象の記憶セルが属しているのかを示すアドレス情報と、書き込むべき書込情報とが入力され、アドレス情報および書込情報に基づき、第１および第２の書込線に供給する書込電流の方向を選択する書込用論理制御部を備えることが望ましい。上記の構成では、第１の部分の記憶セルと第２の部分の記憶セルがループ形状となった同じ書込線を利用しており、書込対象の記憶セルがいずれであるかによって第１および第２の書込線に供給する書込電流の方向は異なってくる。書込電流の方向は、当然、書き込むデータによっても異なる。書込用論理制御部は、この２つの条件から第１および第２の書込線に供給する書込電流の方向を一意に決定し、出力する。
【００２７】
また、この磁気メモリデバイスは、第１および第２の書込線のうちループ形状をなす書込線の両端が接続され、書込線における書込電流の方向を双方向に制御する電流方向制御部と、書込線における書込電流の量を一定値に制御する電流量制御部とを含んで構成され、書込線に書込電流を供給する書込電流駆動回路を備えることが好ましい。このような書込電流駆動回路を用いると、電流方向制御部により、書込電流の方向は書込線の両端のうちの一方に流入して他方から流出するように双方向に切り替えられ、なおかつ、電流量制御部により、書込線に流入してから流出するまでの間の電流量が常に一定となるよう制御される。なお、本発明の磁気メモリデバイスにおいて「接続され」とは、少なくとも電気的に接続された状態を指し、物理的に直接に接続されていることを必ずしも条件としない。また、本発明においていう「書込電流の量を一定値に制御する」とは、書込線に流入する前、または流入端における書込電流量を制御対象としたものではなく、書込電流の大きさを書込線の一端に流入してから他端から流出するまでの書込線全体にわたって一定値とするような定電流制御を意味している。
【００２８】
なお、この書込電流駆動回路は、前述の書込用論理制御部により動作制御されるようにするとよい。すなわち、この書込電流駆動回路を備えると共に、書込用論理制御部において選択された第１および第２の書込線に供給する書込電流の方向が、電流方向を制御するための方向制御情報として電流方向制御部に出力され、電流方向制御部は、方向制御情報に基づいて書込線における書込電流の方向を制御するように構成されることが好ましい。
【００２９】
電流方向制御部は、具体的には、書込線の両端に対応してそれぞれ設けられ、互いに反対の開閉状態となるように動作する第１および第２の電流スイッチ、からなる第１の差動スイッチ対と、第１および第２の電流スイッチに対応してそれぞれ設けられ、互いに反対の開閉状態となるように動作する第３および第４の電流スイッチ、からなる第２の差動スイッチ対とを含み、第１の差動スイッチ対は、書込線の両端のいずれか一方を書込電流の流入側として選択する機能を有し、第２の差動スイッチ対は、書込線の両端のうち他方を書込電流の流出側として選択する機能を有するものである。なお、一般的なスイッチング素子における開閉状態（オンオフ状態）とは、導通状態（あるいは流れる電流量が閾値以上の状態）としてのオン状態に対し、ほとんど電流を流さない実質的な遮断状態（あるいは流れる電流量が閾値以下の状態）をオフ状態とする場合を想定している。この場合のオン状態とオフ状態は、それぞれ定常的に規定されたものであり、各々の状態をディジタル的に判別可能である。対して、本発明における電流スイッチの「開閉状態（オン／オフ状態）」は、このような２状態を含むが、それだけにはとどまらず、差動スイッチ対として対をなす電流スイッチにて差動動作時に生じる相対的な２状態、より多くの電流を流す方をオン状態、より少ない電流しか流せない方をオフ状態とする場合をも含んだ概念である。
【００３０】
この電流方向制御部では、第１の差動スイッチ対の第１の電流スイッチと第２の電流スイッチは、互いに反対の開閉状態（オン／オフ状態）となる。書込線の両端のうち、対応する電流スイッチがオン状態の側は導通し、電流が流れることが許容されるが、対応する電流スイッチがオフ状態の側は遮断され、電流が流れないようになる。こうして、書込線の両端のうち、第１の差動スイッチ対のオン状態の電流スイッチに制御される側が、書込電流流入側として選ばれる。また、第２の差動スイッチ対では、第３の電流スイッチが、第１の電流スイッチ同様、書込線の一端に対応して設けられ、第４の電流スイッチが、第２の電流スイッチ同様、書込線の他端に対応して設けられている。第３の電流スイッチと第４の電流スイッチは、互いに反対の動作状態となり、第２の差動スイッチ対は第１の差動スイッチ対と同様に作用する。これにより、書込線の両端のうち、第２の差動スイッチ対のオン状態の電流スイッチに制御される側が、書込電流流出側として選ばれる。こうして、電流方向制御部では、書込電流の方向が一意に定められる。
【００３１】
このように、互いに書込線の異なる側を選択するよう、第１および第２の差動スイッチ対を協働させるためには、例えば、電流方向制御部が、第１の電流スイッチと第４の電流スイッチが同じ開閉状態となり、第２の電流スイッチと第３の電流スイッチが、第１および第４の電流スイッチとは反対の開閉状態となるように制御を行う差動制御手段を含むようにすればよい。
【００３２】
このような磁気メモリデバイスは、第１および第２の書込線に供給される書込電流により生ずる磁界が、書込対象の記憶セルにおいては互いに同一方向を向くように感磁層に印加されるものであることが好ましい。例えば、磁気抵抗効果素子は、書込線の平行部分のうち、平行部分と直交する方向にのみ磁界が生じる領域に配置されることにより、書込電流に誘導される磁界を平行とし、その方向を単一方向に揃えることができる。ある磁気抵抗効果素子が書込対象となれば、それが配置されている平行部分においては、向きが揃うように書込電流が供給される。このとき生じる磁界の方向は、感磁層の磁化反転方向そのものであり、第１および第２の書込線が共に情報に対応する方向に磁界を誘導するものとして駆動されることを意味している。また、このような第１および第２の書込線において生ずる磁界の大きさを相等しいものとすれば、平行部分において方向が揃い、互いに強めあう場合には書き込みが可能となり、反対を向いて互いに打ち消し合う場合には書き込みを不能とすることができ、これを利用して書き込みセルの選択を行う駆動制御がなされる。
【００３３】
また、本発明の磁気メモリデバイスにおける磁気抵抗効果素子は、感磁層を含む積層体を含み、この積層体の一方の面側に、積層面に沿った方向を軸方向とし、第１および第２の書込線の平行部分によって軸方向に沿って貫かれるように構成された環状磁性層が設けられていることが好適である。この「還状磁性層」の「環状」とは、少なくとも内部を貫通する書込線からみたときに、それぞれの周囲を磁気的かつ電気的に連続して完全に取り囲み、書込線を横切る方向の断面が閉じている状態を示している。よって、環状磁性層は、磁気的かつ電気的に連続である限りにおいて絶縁体が含有されることを許容し、製造過程において発生する程度の酸化膜を含んでいてもよい。「軸方向」とは、この環状磁性層単体に注目したときの開口方向、すなわち内部を貫通する書込線の延在方向を指す。さらに、「積層体の一方の面側に…設けられ」とは、環状磁性層が積層体の一方の面の側に積層体とは別体として配設される場合のほか、環状磁性層が積層体の一部を含むように配設される場合をも含む、という趣旨である。このような磁気抵抗効果素子は、書込線に電流が流れると環状磁性層に閉磁路を形成することから、感磁層の磁化反転が効率よく行われる。
【００３４】
本発明の磁気メモリデバイスの書込方法は、第１および第２の書込線を読出線とは別体とし、双方向に書込電流を流すことが可能なように構成すると共に、第１および第２の書込線の少なくとも一方を、両端のそれぞれと折り返し部分との間を結ぶ第１および第２の部分を含むループ形状とし、さらに、第１および第２の書込線の少なくとも一方を曲折しつつ互いに交差させて第１および第２の書込線が互いに平行に延びる平行部分を設け、これらの平行部分に磁気抵抗効果素子を配置し、平行部分における第１および第２の書込線に流れる書込電流が、ともに、書き込む情報に対応した第１および第２の方向のいずれか一方向を向くように、第１および第２の書込線に書込電流を供給し、書込電流により生ずる磁界によって感磁層の磁化方向を変化させて情報を書き込むものである。
【００３５】
本発明の磁気メモリデバイスの書込方法では、まず、第１および第２の書込線を、読出線とは別体とすることにより双方向に電流を流すものとし、さらに、少なくとも一方をループ形状とすると共に、少なくとも一方を曲折して互いに平行に延びる平行部分を形成する必要がある。これら平行部分に配置される磁気抵抗効果素子には、第１の書込線，第２の書込線とも、双方向のうち書き込む情報に応じた方向に書込電流が供給され、書込電流に誘導される磁界によって感磁層の磁化方向が変化して情報が書き込まれる。
【００３６】
より具体的には、一対の平行部分のそれぞれに２つの磁気抵抗効果素子の各々を配置し、第１および第２の書込線に対し、一対の平行部分の各々において方向が一致し、かつ、一対の平行部分の相互間では方向が反対向きとなるように書込電流を供給することにより、２つの磁気抵抗効果素子の各感磁層の磁化方向を互いに反平行となるように変化させ、２つの磁気抵抗効果素子を１つの記憶セルとして情報を書き込むことが好ましい。ここでいう「磁化方向が互いに反平行」とは、互いの磁化方向、すなわち、磁性層内の平均磁化の方向のなす角度が厳密に１８０°である場合のほか、製造上生ずる誤差や完全に単軸化されなかったが故に生じる程度の誤差等に起因して互いの磁化方向のなす角度が１８０°から所定角度だけ外れている場合も含む。１つの記憶セルでは、２値情報に対応して、一対の磁気抵抗効果素子の感磁層の磁化が互いに向き合うか、反対向きとなるかの２状態のうちどちらかの状態に制御される。
【００３７】
さらに、第１および第２の書込線の双方をループ形状となすと共に、第１および第２の書込線のいずれか一方の第１および第２の部分を互いの曲折方向が一致するように矩形波状または台形波状に曲折し、一対の第１および第２の書込線において４つの平行部分を設け、第１の部分に設けられた２つの平行部分に一対の磁気抵抗効果素子を配置することにより第１のグループに属する記憶セルを構成し、第２の部分に設けられた２つの平行部分に一対の磁気抵抗効果素子を配置することにより第２のグループに属する記憶セルを構成し、一対の第１および第２の書込線に対し、第１および第２のグループに属する２つの記憶セルのうち書込対象の記憶セルでは、２つの平行部分の双方において第１の書込線と第２の書込線に同方向、しかも２つの平行部分相互間では逆方向に流れるように書込電流を供給すると共に、他方の記憶セルでは、２つの平行部分の双方において、第１の書込線と第２の書込線に互いに逆方向に流れるように書込電流を供給することにより、一方の記憶セルにおける一対の磁気抵抗効果素子においてのみ各感磁層の磁化方向を変化させ、選択的に情報を書き込むようにすると、より好適である。
【００３８】
このとき、第１および第２の書込線のいずれか一方の第１および第２の部分を互いの曲折方向が一致するように矩形波状または台形波状に曲折することにより、第１の部分に設けられた平行部分と第２の部分に設けられた平行部分とでは、いずれか一方でしか第１および第２の書込線の電流方向が揃わないようになっている。つまり、書込対象の記憶セルにて、２つの平行部分ともに第１および第２の書込線の電流方向を一致させると、書込対象でない記憶セルでは、２つの平行部分とも第１の書込線と第２の書込線の電流方向は逆向きになる。よって、第１のグループの記憶セルと、第２のグループの記憶セルは同時に選択されず、いずれか一方に対して選択的に書き込みが行われる。なお、書込対象の記憶セルには、２つの平行部分の相互間では互いに逆方向に書込電流を供給し、一対の磁気抵抗効果素子における各感磁層の磁化方向を互いに反平行に変化させる。
【００３９】
このようにして情報の書き込みを行うにあたっては、第１および第２の書込線のうちループ形状をなす書込線に対し、両端のいずれか一方を書込電流の流入側、他方を流出側として選択することにより、書込電流の方向を制御し、この書込線上を一定の電流値で流れるように制御しつつ、書込電流を供給することが好ましい。これにより、書込電流は、書込線上での大きさと方向とが共に制御され、書込線に供給される。
【００４０】
また、感磁層に対し互いに同一方向を向く磁界を印加することにより、情報を書き込むようにすることが好ましい。つまり、印加磁界の向きを、書き込む情報に応じて単一方向に揃える。この場合、第１および第２の書込線の各誘導磁界の総和は感磁層においては単一磁界とみなすことができ、感磁層の磁化はこの磁界の方向に、いわば強制的に反転される。
【００４１】
さらに、これら感磁層に印加する各磁界の大きさを相等しくなるようにすれば、単一方向を向いて互いに強めあう場合には書き込みが可能となり、反対方向を向いて互いに相殺される場合には書き込みは不能となる。
【００４２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００４３】
［第１の実施の形態］
図１は、本発明の第１の形態に係る磁気メモリデバイスの全体の構成を表している。この磁気メモリデバイスは、半導体メモリチップとして具現化されるＭＲＡＭであり、アドレスバッファ１１０，Ｘ方向周辺駆動回路１２０，Ｙ方向周辺駆動回路１３０，記憶セル群１４０，データバッファ１５０および制御ロジック部１６０を主要な構成要素としている。このうち、Ｘ方向周辺駆動回路１２０は、Ｘ方向アドレスデコーダ１２１，読み出しのための定電流回路１２２，書き込みのためのＸ方向カレントドライブ１２３からなる。Ｙ方向周辺駆動回路１３０は、Ｙ方向アドレスデコーダ１３１，読み出しのためのセンスアンプ１３２，書き込みのためのＹ方向カレントドライブ１３３からなる。
【００４４】
図２は、そのうちの記憶セル群と周辺の書込回路系、および読出回路系の構成を表すブロック図である。記憶セル群１４０は、多数の記憶セル１２がワード線方向（Ｘ方向），ビット線方向（Ｙ方向）にマトリクス状に配列して構成されている。なお、以下では、記憶セル群１４０における記憶セル１２の各列をワード列、各行をビット列と呼ぶ。
【００４５】
まず書込回路系をみる。ここでは、書込用ビット線６Ｘ，書込用ワード線６Ｙ（以下、書込線６Ｘ，６Ｙ）の双方がループ状となっている。また、書込線６Ｘが、書込線６Ｙと交差する度に曲折され、矩形波状となることで、書込線６Ｘ，６Ｙが互いに平行となる平行部分が形成されている。すなわち、書込線６Ｘ，６Ｙの一対からは４つの平行部分が形成され、平行部分のそれぞれに磁気抵抗効果素子（１２Ａ，１２Ｂ）が配置されている。さらに、１つの記憶セル１２は、ワード線方向に隣接する一対の磁気抵抗効果素子１２Ａ，１２Ｂからなるものとされ、書込線６Ｘ（…，６Ｘｎ ，６Ｘｎ＋１ ，…）には、折り返し部分を間に上段と下段のそれぞれに記憶セル１２が配設されている。
【００４６】
また、個々の書込線６Ｘは、対応するＸ方向カレントドライブ１２３に両端が接続され、個々の書込線６Ｙは、対応するＹ方向カレントドライブ１３３に両端が接続されている。すなわち、書込線６Ｘ（…，６Ｘｎ ，６Ｘｎ＋１ ，…）とＸ方向カレントドライブ１２３は１対１に対応しており、これに対応する記憶セル１２のワード列は、書込線６Ｘの上段，下段の２列である。一方、書込線６Ｙ（…，６Ｙｎ ，６Ｙｎ＋１ ，…）とＹ方向カレントドライブ１３３もやはり１対１に対応しており、これに記憶セル１２のビット列が対応している。
【００４７】
そこで、本実施の形態では、書込線６Ｘにおける上段側の記憶セル１２を偶数番地の記憶セル１２Ｅｖ、下段側の記憶セル１２を奇数番地の記憶セル１２Ｏｄとし、それぞれを、偶数番地の記憶セル群Ｅｖと奇数番地の記憶セル群Ｏｄのグループに分けて駆動制御を行うものとしている。これは、同じビット列で書込線６Ｘの上段，下段に配置された一対の記憶セル１２Ｅｖ，１２Ｏｄを選択すると共に、動作対象の記憶セル１２が記憶セル群Ｅｖ，Ｏｄのいずれかに属するかを判断する、というものである。
【００４８】
なお、書込線６Ｘ，６Ｙは、読出線とは別体として配置されている。図２における読出線とは、ビット列ごとに配設されているセンスビット線２１Ａ，２１Ｂである。センスビット線２１Ａには磁気抵抗効果素子１２Ａが、センスビット線２１Ｂには磁気抵抗効果素子１２Ｂが、それぞれ後述する読出センシング用導線１１により接続され、双方を流れるセンシング電流は、センスアンプ１３２にて差動増幅されるようになっている。
【００４９】
ここでは、読出回路系は、記憶セル群１２Ｅｖ，１２Ｏｄによって分けられ、２系列設けられている。センスビット線２１Ａ，１２Ｂは、記憶セル群１２Ｅｖ，１２Ｏｄに対応して２本づつ設けられ、それぞれ、センスアンプ１３２Ｅｖ，１３２Ｏｄに接続されている。なお、同じビット列に対応するセンスアンプ１３２Ｅｖ，１３２Ｏｄは、同一のビットデコード値（…，Ｙｎ ，Ｙｎ＋１ ，…）により選択される。また、センスアンプ１３２Ｅｖの群とセンスアンプ１３２Ｏｄの群は、別々にカスケード接続され、出力用マルチプレクサ１５３，出力バッファ１５４に接続される。センスアンプ１３２Ｅｖの出力とセンスアンプ１３２Ｏｄの出力は、出力用マルチプレクサ１５３にてグループ選択信号線１０６から入力される最下位ビットのアドレス信号Ａ０ に基づき、一方が選択される。選ばれたセンスアンプ出力は、出力バッファ１５４から読出データ信号（Ｄｏｕｔ ）として出力される。
【００５０】
この磁気メモリデバイスでは、このような記憶セル群１４０および周辺回路を駆動するために、そのほかの構成要素は以下のように構成されている。
【００５１】
アドレスバッファ１１０は、外部アドレス入力端子Ａ０ 〜Ａ２０を備え、アドレス線１０１，１０２を介してＸ方向アドレスデコーダ１２１，Ｙ方向アドレスデコーダ１３１に接続されている。このアドレスバッファ１１０は、外部アドレス入力端子Ａ０ 〜Ａ２０から記憶セル１２を選択するためのアドレス信号を取り込み、内部バッファ増幅器にて、アドレスデコーダ１２１，１３１で必要な電圧レベルまで増幅する機能を有している。また、増幅したアドレス信号を記憶セル１２のワード列方向（Ｘ方向），ビット列方向（Ｙ方向）に分け、アドレスデコーダ１２１，１３１のそれぞれに入力するようになっている。
【００５２】
なお、外部アドレス入力端子Ａ０ から入力される最下位ビットのアドレスは、ここでは、選択する記憶セル１２が偶数番地の記憶セル群Ｅｖ、奇数番地の記憶セル群Ｏｄのいずれに属するかを示す情報とみなされる。よって、この信号電圧を番地選択信号Ａ０ とし、これだけはグループ選択信号線１０６を介してデータバッファ１５０に送出されるようになっている。ちなみに、磁気メモリデバイスが記憶セル群１４０を複数有している場合、アドレスバッファ１１０には、複数の記憶セル群１４０から１つの記憶セル群１４０を選択するためのアドレス信号もまた入力される。
【００５３】
データバッファ１５０は、外部とディジタルデータ信号のやり取りを行うための外部データ端子Ｄ０ 〜Ｄ７ を備えると共に、制御ロジック部１６０と制御信号線１０７により接続されている。このデータバッファ１５０は、入力系として入力バッファ１５１，書込用論理制御部１５２、および出力系として読出用マルチプレクサ１５３，出力バッファ１５４を備えている。なお、入力バッファ１５１，出力バッファ１５４は、それぞれ制御ロジック部１６０からの制御信号によって動作するようになっている。
【００５４】
入力バッファ１５１は、メモリ書き込み時に外部データ端子Ｄ０ 〜Ｄ７ からデータ信号を取り込み、このデータ信号を内部バッファ増幅器で必要とされる電圧レベルまで増幅し、書込用論理制御部１５２に入力する。
【００５５】
書込用論理制御部１５２は、入力バッファ１５１からデータ信号を、グループ選択信号線１０６から番地選択信号Ａ０ を受け取り、これらを基に、上位ビットアドレスによって選択されたカレントドライブ１２３，１３３の動作制御を行うようになっている。すなわち、カレントドライブ１２３，１３３が書込線６Ｘ，書込線６Ｙのそれぞれに対し、▲１▼一対の記憶セル１２Ｅｖ，記憶セル１２Ｏｄのいずれに、▲２▼「１」， 「０」のいずれを書き込むか、に応じた方向に電流を流すように、書き込み用データバス１０３，１０４を介してＸ方向カレントドライブ１２３，Ｙ方向カレントドライブ１３３のそれぞれにデータ信号ＸＤｉｎ ，ＹＤｉｎ およびリファレンス信号ＸＲｅｆ ，ＹＲｅｆ を送出する。
【００５６】
読出用マルチプレクサ１５３は、読出用データバス１０５，グループ選択信号線１０６に接続され、それぞれより、センスアンプ１３２の出力と番地選択信号Ａ０ とが入力される。センスアンプ１３２からは、前述のように記憶セル群１２Ｅｖ，記憶セル群１２Ｏｄの双方に対応する２つのデータが入力される。そこで、番地選択信号Ａ０ を用い、このうち読出対象の記憶セル１２の出力である方を選択し、出力バッファ１５４に入力する。出力バッファ１５４は、内部バッファ増幅器を備え、メモリ読み出し時に入力される読出データ信号を、低インピーダンスで外部データ端子Ｄ０ 〜Ｄ７ に出力する機能を有している。
【００５７】
制御ロジック部１６０は、入力端子ＣＳ，入力端子ＷＥを備え、データバッファ１５０に制御信号線１０７で接続されている。制御ロジック部１６０は、記憶セル群１４０に対する動作制御を行うものであり、入力端子ＣＳからは、磁気メモリデバイスの書き込み／読み出し動作をアクティブにするか否かの信号（チップセレクト；ＣＳ）が入力される。また、入力端子ＷＥからは、書き込み／読み出しを切り替えるための書き込み許可信号（ライトイネーブル；ＷＥ）が入力される。この制御ロジック部１６０は、入力端子ＣＳ，入力端子ＷＥより取り込んだ信号電圧を、内部バッファ増幅器により周辺駆動回路１２０，１３０にて必要な電圧レベルまで増幅する機能を有すると共に、増幅後の信号を周辺駆動回路１２０，１３０のそれぞれに送出するようになっている。
【００５８】
（記憶セルの構成）
図３は、本実施の形態に係る記憶セルの構成を示す断面図である。各記憶セル１２の磁気抵抗効果素子１２Ａ，１２Ｂは、ＧＭＲまたはＴＭＲを利用した磁気抵抗効果素子である。ここでは、一具体例として、磁気抵抗効果素子１２Ａ，１２ＢがＴＭＲ素子である場合について説明する。
【００５９】
記憶セル１２は、基板１０の一面に形成された、左右１対の磁気抵抗効果素子１２Ａ，１２Ｂからなる。磁気抵抗効果素子１２Ａ，１２Ｂは、第１の磁性層１，非磁性層２，第２の磁性層３が積層した積層体と、この積層体の一方の面側に積層面に沿った方向を軸方向とするように配設されると共に、書込線６Ｘ，６Ｙによって軸方向に貫かれるように構成された環状磁性層５とを含んで構成されている。第２の磁性層３と環状磁性層５は、非磁性導電層４を介して接合され、電気的に接続されている。また、磁気抵抗効果素子１２Ａ，１２Ｂには、積層体の上面（環状磁性層５とは反対側の面）に読出センシング用導線１１が設けられ、積層体に対し、積層面に垂直方向の電流を基板１０に向かって流すことができるように構成されている。
【００６０】
第１の磁性層１は、磁化方向の固定された強磁性層であり、第２の磁性層３は、外部磁界によって磁化方向が変化する強磁性層（感磁層）である。これらは、数ｎｍ（数１０Å）と非常に薄い非磁性層２を挟んで積層されている。この積層体において、第１の磁性層１と第２の磁性層３との間に、積層面に垂直方向の電圧を印加すると、例えば第２の磁性層３の電子が非磁性層２を突き抜けて第１の磁性層１に移動してトンネル電流が流れる。すなわち、ここでの非磁性層２は、トンネルバリア層である。このトンネル電流は、非磁性層２との界面部分における第１の磁性層１のスピンと第２の磁性層３のスピンとの相対的な角度によって変化する。第１の磁性層１のスピンと第２の磁性層３のスピンとが互いに平行な場合に磁気抵抗効果素子１２Ａ（１２Ｂ）の抵抗値は最小、反平行のときに最大となる。
【００６１】
非磁性層２の厚みは、トンネル抵抗等を基にして決められる。一般に、ＴＭＲ素子を用いた磁気メモリ素子では、トランジスタなどの半導体デバイスとのマッチングを図るため、トンネル抵抗は数１０ｋΩ・（μｍ）２ 程度が適当とされる。しかし、磁気メモリデバイスにおける高密度化および動作の高速度化を図るためには、トンネル抵抗は、１０ｋΩ・（μｍ）２ 以下、さらに好ましくは１ｋΩ・（μｍ）２ 以下とすることが好ましい。そうしたトンネル抵抗値を実現するためには、非磁性層（トンネルバリア層）２の厚みは２ｎｍ以下、さらに好ましくは１．５ｎｍ以下とすることが望ましい。ただし、非磁性層２の厚みをあまり薄くすると、トンネル抵抗を低減することができる一方で、第１の磁性層１および第２の磁性層３との接合界面の凹凸に起因するリーク電流が生じ、ＭＲ比が低下してしまうおそれがある。これを防止するため、非磁性層２の厚みはリーク電流が流れない程度の厚みを有する必要があり、具体的には０．３ｎｍ以上の厚みであることが望ましい。
【００６２】
第２の磁性層３は、書込線６Ｘ，書込線６Ｙに書込電流を流したときに生じる誘導磁界によって磁化方向が変化し、第１の磁性層１の磁化との相対角度が反転するようになっている。ここでは、第２の磁性層３の磁化反転は、書込線６Ｘ，６Ｙの平行部分において生じる磁界を利用して行われ、これらの磁界は、第２の磁性層３に対し互いに同一方向を向くようになっている。つまり、ここで生ずる磁界は単一の方向、第２の磁性層３の磁化の変化方向に印加され、磁化の向きを直接決定するように作用するものとなる。そのためには、磁気抵抗効果素子１２Ａ（１２Ｂ）は、書込線６Ｘ，６Ｙの平行部分のうち、平行部分と直交する方向にのみ磁界が生じる領域に配置されることが好ましい。例えば、書込線６Ｘ，６Ｙの平行部分の長さと、磁気抵抗効果素子１２Ａ（１２Ｂ）の長さとの寸法比率や、磁気抵抗効果素子１２Ａ（１２Ｂ）の平行部分上の配置などを考慮することによって実現できる。
【００６３】
これにより、第２の磁性層３の磁化方向は、確実に制御される。また、この印加磁界は、大きさが直交配線に誘導される直交磁界を合成したものよりも大きく、なおかつ、方向を正反対の向きに反転させることから、第２の磁性層３では磁化反転効率が高く、従来よりもトンネル抵抗変化率を大きくすることができる。そのため、書き込み動作を効率よく行うことが可能である。
【００６４】
このように、第２の磁性層３は、磁化方向が、強制的に平行印加磁界の方向に制御されるようになっていることから、その磁気的性質は印加磁界の大きさ等との相対的な関係に応じて決められる。例えば、印加磁界の強さが十分であれば、第２の磁性層３における磁気異方性は考慮しなくともよくなる。また、その場合に単一磁区構造に限らず、バルク構造をとることもできる。なお、従来においては、直交成分を有する誘導磁界を利用して書き込みを行うことから、感磁層は、理想的には一軸磁気異方性を有し、単一磁区である必要があった。しかしながら、磁性層の薄膜から単一磁区を有する感磁層を形成することは容易ではない。さらに、感磁層の磁気異方性を制御するためには、精密に磁界条件を制御した磁界中熱処理等の工程が必要とされていた。これに対し、本実施の形態の第２の磁性層３については、上記の理由から磁気的性質の制限がないため、形成が非常に容易である。
【００６５】
また、第２の磁性層３の磁気特性や寸法などは、書き込み対象の記憶セル１２がいわゆるマトリクス駆動方式に基づいて選択されることから、書込線６Ｘ，書込線６Ｙのいずれか一方だけではなく、双方に対し電流が同方向に流れるときにのみ磁化反転が可能であるように設定される。なお、第２の磁性層３に磁気異方性を付与する場合には、第１の磁性層１の磁化に対し平行／反平行となる状態で磁化を安定化させるために、第２の磁性層３の磁化容易軸を第１の磁性層１の磁化固定方向（磁化容易軸方向）に平行とすることが好ましい。また、ここでは書込線６Ｘ，６Ｙを上下に揃えるようにしたが、これ以外に、例えば左右に平行に揃えるようにしてもよい。
【００６６】
さらに、ここでは、書込線６Ｘと書込線６Ｙに互いに反対方向の電流を流す場合には、互いの誘導磁界が打ち消しあって書き込みに必要な磁界が生じないように設定される。具体的には、書込線６Ｘ，書込線６Ｙは互いに同じ大きさの書込電流が流れるように構成され、それぞれの誘導磁界の大きさが、第２の磁性層３において相等しくなるように設定されている。
【００６７】
環状磁性層５は、図３において紙面に垂直方向の軸をもつ筒型の形状を有し、書込線６Ｘ，書込線６Ｙの互いに平行な部分を内包している。環状磁性層５は、高透磁率磁性材料からなり、図示したように断面形状が閉ループを描いている。そのため、書込線６Ｘ，６Ｙに流れる電流に誘導される磁界は、環状磁性層５の断面と平行な面に沿って層内を還流する。このように、環状磁性層５は、誘導磁界の磁束を層内部に閉じ込め、第２の磁性層３の磁化を効率よく反転させる機能を有している。また同時に、外部に漏洩磁束を生じさせない電磁遮蔽効果も有している。なお、ここでは、環状磁性層５は、第２の磁性層３に一面で接する構成となっているため、磁界を第２の磁性層３に伝えやすく、近接する第２の磁性層３に対し高い磁束密度でもって磁界を印加することができる。
【００６８】
なお、磁気抵抗効果素子１２Ａ，１２Ｂは、読出電流が、読出センシング用導線１１から積層体に流れ込み、環状磁性層５から基板１０へ通り抜けて流れるようになっている。そのため、トンネル電流を流す非磁性層２を除いた積層体の各層、および非磁性導電層４，環状磁性層５には、導電性を有する材料が用いられる。第１の磁性層１，第２の磁性層３には、例えば、コバルト鉄合金（ＣｏＦｅ）が用いられ、その他単体のコバルト（Ｃｏ）、コバルト白金合金（ＣｏＰｔ）、ニッケル鉄コバルト合金（ＮｉＦｅＣｏ）などを用いることができる。非磁性導電層４は、第２の磁性層３と環状磁性層５とを反強磁性結合させるように機能するものであり、例えば、ルテニウム（Ｒｕ），銅（Ｃｕ）などが用いられる。また、環状磁性層５には、鉄（Ｆｅ）、ニッケル鉄合金（ＮｉＦｅ）、Ｃｏ，ＣｏＦｅ，ＮｉＦｅＣｏ等を用いることができる。環状磁性層５は、書込線６Ｘ，６Ｙによる磁界を集中させるために、透磁率ができるだけ大きい材料（具体的には透磁率２０００以上、より好ましくは６０００以上）を用いることが好ましい。書込線６Ｘ，６Ｙは、アルミニウム（Ａｌ），銅（Ｃｕ）またはこれらの合金で構成され、絶縁膜によって互いに電気的に絶縁されている。なお、書込線６Ｘ，６Ｙは、タングステン（Ｗ）と上記材料の少なくとも１種からなるようにしてもよく、その他、チタン（Ｔｉ），窒化チタン（ＴｉＮ），アルミニウム（Ａｌ）が順に積層された構造などであってもよい。
【００６９】
なお、後に動作説明において詳述するが、記憶セル１２においては、磁気抵抗効果素子１２Ａ，１２Ｂの一方を低抵抗、他方を高抵抗として情報を記憶する。これは、２つの磁気抵抗効果素子１２Ａ，１２Ｂからの出力を差動増幅して読み出すためにほかならない。よって、対をなす磁気抵抗効果素子１２Ａ，１２Ｂは、抵抗値、磁気抵抗変化率、および第２の磁性層３の反転磁界の大きさが等しくなるように製造される必要がある。
【００７０】
また、磁気抵抗効果素子１２Ａ，１２Ｂが形成される基板１０の上には、エピタキシャル層９が形成され、さらにその上に導電層８および絶縁層７が形成されている。導電層８は、絶縁層７を介して互いに絶縁された導電層８Ａ，８Ｂからなる。磁気抵抗効果素子１２Ａ，１２Ｂは、導電層８および絶縁層７の上面に形成されるが、それぞれ、その形成領域の少なくとも一部が導電層８Ａ，８Ｂの形成領域と重なるように位置決めされる。よって、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂとは、分離絶縁されている導電層８Ａ，８Ｂにそれぞれ個別に接合され、互いに電気的に絶縁されている。すなわち、ここでは、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂが、電気的に非導通であるように配線がなされている。
【００７１】
また、ここでは、基板１０をｎ型シリコンウエハとする。一般に、ｎ型シリコンウエハにはＰ（燐）の不純物拡散が施されており、基板１０としては、Ｐ（燐）の高濃度拡散によりｎ＋＋型となっているものを用いる。これに対し、エピタキシャル層９は、Ｐ（燐）が低濃度拡散されてｎ− 型となるようにする。また、導電層８には金属を用いる。このとき、ｎ− 型半導体であるエピタキシャル層９と、金属の導電層８とを接触させると、バンドギャップが生じてショットキーダイオードが形成される。これが、本実施の形態における逆流防止用ダイオード１３Ａ，１３Ｂである。
【００７２】
逆流防止用ダイオード１３Ａ，１３Ｂは、読出電流が逆流し、基板１０側から磁気抵抗効果素子１２Ａ，１２Ｂを通過して流れることを防止するために設けられている。なお、磁気抵抗効果素子１２Ａ，逆流防止用ダイオード１３Ａと、磁気抵抗効果素子１２Ｂ，逆流防止用ダイオード１３Ｂとは、互いに絶縁された状態にある。
【００７３】
次に、この磁気メモリデバイスにおける書込用の回路系の構成と、その動作について説明する。
【００７４】
〔書込回路系の構成〕
図４は、この磁気メモリデバイスの書込回路系の構成を表している。なお、同図では、記憶セル群１４０やカレントドライブ１２３，１３３はスペースが足りずに描ききれないため、ｎ番目と、ｎ＋１番目の構成単位に該当するもので代表させている。Ｘ方向アドレスデコーダ１２１は、書込用ワードデコード線１６Ｘ（…１６Ｘｎ ，１６Ｘｎ＋１ ，…）を介してカレントドライブ１２３（…１２３ｎ ，１２３ｎ＋１ ，…）に接続されている。Ｙ方向アドレスデコーダ１３１は、書込用ビットデコード線１６Ｙ（…１６Ｙｎ ，１６Ｙｎ＋１ ，…）を介してカレントドライブ１３３（…１３３ｎ ，１３３ｎ＋１ ，…）に接続されている。これらＸ方向アドレスデコーダ１２１，Ｙ方向アドレスデコーダ１３１はそれぞれ、アドレスバッファ１１０から入力されるアドレス上位ビットに対応した選択信号を、書込用ワードデコード線１６Ｘ，書込用ビットデコード線１６Ｙに送出するようになっている。これにより、カレントドライブ１２３の１つが選択されて動作可能な状態となり、カレントドライブ１３３からも１つが駆動対象として選択される。
【００７５】
Ｘ方向カレントドライブ１２３，Ｙ方向カレントドライブ１３３は、記憶セル１２への書き込みの際に、それぞれ書込線６Ｘ，書込線６Ｙに所定の大きさの電流を供給するための定電流源回路である。ここでは、カレントドライブ１２３，１３３には、それぞれ、書込線６Ｘ，６Ｙの一端がドライプポイントＡに、他端がドライプポイントＢに接続され、ドライブポイントＡ→Ｂ、またはドライブポイントＢ→Ａの双方向に電流が供給可能となっている。
【００７６】
また、ここでは、カレントドライブ１２３，１３３が書込線６Ｘ，６Ｙに供給する電流方向に応じて、▲１▼一対の記憶セル１２Ｅｖ，記憶セル１２Ｏｄのどちらに、▲２▼「１」，「０」のどちらを書き込むのかが制御されるようになっている。この書込電流の向きは、カレントドライブ１２３ではデータ信号ＸＤｉｎ およびリファレンス信号ＸＲｅｆ により選択され、カレントドライブ１３３ではデータ信号ＹＤｉｎ およびリファレンス信号ＹＲｅｆ により選択される。データ信号ＸＤｉｎ ， ＹＤｉｎ は、前述のように書込用論理制御部１５２からカレントドライブ１２３，１３３に入力されるものであり、リファレンス信号ＸＲｅｆ，ＹＲｅｆ は、データ信号ＸＤｉｎ，ＹＤｉｎ の反転信号である。
【００７７】
図５は、この場合に書込用論理制御部で行われる論理制御の対応表であり、図６は書込用論理制御部の具体的一例を示している。「記憶セル１２Ｅｖ，Ｏｄのどちらに何を書き込むか」には、対応表に示した４通りがあり、番地選択信号Ａ０ ，データ信号Ｄｉｎによって一意に決まる。なお、ここでは、カレントドライブ１２３，１３３において電流をドライブポイントＡ→Ｂの方向に流す場合のデータ信号ＸＤｉｎ，ＹＤｉｎ を「１」とし、ドライブポイントＢ→Ａの方向に流す場合のデータ信号ＸＤｉｎ，ＹＤｉｎ を「０」としている。書込用論理制御部１５２は、入力される番地選択信号Ａ０ ，データ信号Ｄｉｎにより識別される４通りの制御内容に、カレントドライブ１２３およびカレントドライブ１３３における供給電流方向の４つの動作パターンを１対１に対応させるように、データ信号ＸＤｉｎ，ＹＤｉｎ を決定する。
【００７８】
（カレントドライブの構成）
ここで、本実施の形態におけるカレントドライブ１２３，１３３の作用構成について説明しておく。図７は、カレントドライブの具体的構成を示し、図８はその機能に着眼した概念的な構成を表している。
【００７９】
カレントドライブ１２３，１３３は、（１） 書込線６Ｘ，６Ｙに流す電流の向きを制御するスイッチとしての機能と、（２） その電流量を一定値に固定する機能とを兼ね備え、書込線６における抵抗ばらつきの影響を排除して安定した定電流を供給することができるものである。 （１）電流方向の制御機能は、図８に示した電流方向制御部６４により実現される。電流方向制御部６４は、第１および第２の差動スイッチ対６１，６２および差動制御手段６３（第３の差動スイッチ対）の３つの差動スイッチ対から構成される。
【００８０】
第１の差動スイッチ対６１は、スイッチＱ１，Ｑ２からなる。スイッチＱ１，Ｑ２は、電源Ｖｃｃと書込線６の端部Ａ，Ｂの間に設けられ、いずれか一方がオン状態，他方がオフ状態となることで、端部Ａ，Ｂの一方に電源Ｖｃｃからの電流を流入させる。第２の差動スイッチ対５２は、スイッチＱ３，Ｑ４からなる。スイッチＱ３，Ｑ４は、書込線６の端部Ａ，Ｂと接地との間に設けられ、いずれか一方がオン状態，他方がオフ状態となることで、端部Ａ，Ｂの一方を接地まで導き、電流を流出させる。
【００８１】
よって、スイッチＱ１とスイッチＱ４が閉じ、スイッチＱ２とスイッチＱ３が開いている間は、書込線６に点線方向の電流が流れる。また、スイッチＱ１とスイッチＱ４が開き、スイッチＱ２とスイッチＱ３が閉じている間は、書込線６には実線方向の電流が流れる。このような第１および第２の差動スイッチ対５１，５２の相補的な動作は、差動制御手段５３により制御される。差動制御手段５３は、例えばスイッチＱ５，Ｑ６からなり、スイッチＱ３，Ｑ４のオン／オフ状態を差動センシングし、そのセンシング結果に基づいてスイッチＱ１，Ｑ２のオン／オフを制御することによって２つの差動スイッチ対５１，５２を協働させる。
【００８２】
スイッチＱ１〜Ｑ６は、図７の実回路ではそれぞれトランジスタＱ１〜Ｑ６に対応している。なお、トランジスタＱ３のベース端子には、書き込むべきデータに基づくデータ信号が入力されるデータ信号線１４（Ｄｉｎ）が接続されている。トランジスタＱ４のベース端子には、データ信号を反転させたリファレンス信号が入力されるリファレンス信号線１５（Ｒｅｆ）が接続されている。
【００８３】
また、 （２）書込線における定電流制御能は、電流量制御部６５によって実現される（図８参照）。電流量制御部６５は、書込線６よりも接地側に設けられ、書込線６から流れ出る電流の量を固定するように機能する。この電流量がすなわち書込線６における電流量であるから、書込線６では、その抵抗値によらず常に一定量の電流が流れることになる。ちなみに、従来のカレントドライブでは、電流量制御は書込線に供給する前段で行うほかなく、これほど完全な定電流制御は実現していなかった。なお、図８では、電流量制御部５４をスイッチＱ３，Ｑ４の各々と接地との間に設けられた２つの定電流源としたが、これは電流経路に沿って説明するための等価回路的な表現であり、実際にはトランジスタＱ３とトランジスタＱ４に共通配線された１つの定電流回路であってよい。
【００８４】
図７では、トランジスタＱ８，電流制限用の抵抗器Ｒ４およびワードデコード線１６Ｘ（ビットデコード線１６Ｙ）に入力されるデコード信号電圧が、電流量制御部６５に対応している。つまり、ここでは、カレントドライブ１２３（１３３）の前段でデコード信号を一定電圧とするよう設計されている。
【００８５】
なお、トランジスタＱ７，Ｑ８は、デコード用半導体スイッチとしても機能する。カレントドライブ１２３のトランジスタＱ７，Ｑ８は、ベース端子にワードデコード線１６Ｘ（…，１６Ｘｎ ，１６Ｘｎ＋１ ，…）が接続されている。また、カレントドライブ１３３のトランジスタＱ８，Ｑ７は、ベース端子にビットデコード線１６Ｙ（…，１６Ｙｎ ，１６Ｙｎ＋１ ，…）が接続されている。
【００８６】
（カレントドライブの動作）
一具体例として、ワードデコード信号Ｘｎ により選択されたカレントドライブ１２３が、書込線６Ｘｎ にドライブポイントＡ→Ｂの方向へ電流を供給する場合の動作をみる。このとき、データ信号線１４に“Ｌｏｗ”のデータ信号が、リファレンス信号線１５に“Ｈｉｇｈ”のリファレンス信号がそれぞれ入力される。よって、トランジスタＱ３はオフ状態、トランジスタＱ４はオン状態となる。
【００８７】
トランジスタＱ４がオン状態となると、トランジスタＱ６では、ベース電圧が降下し、エミッタ端子の電位と変わらなくなる。これにより、トランジスタＱ６はオフ状態となる。一方、トランジスタＱ３はオフ状態であるために、トランジスタＱ５では、ベース端子はエミッタ端子に対して相対的に高い電圧がかかることになる。これにより、トランジスタＱ５はオン状態となる。
【００８８】
さらに、トランジスタＱ５がオン状態となる結果、トランジスタＱ２のベース電圧は降下し、トランジスタＱ６がオフ状態であることから、トランジスタＱ１のベース電圧は相対的に高くなる。これにより、トランジスタＱ１は、より多くの電流を流すという意味でのオン状態、トランジスタＱ２は、より少ない電流しか流れないという意味でのオフ状態となる。つまり、トランジスタＱ５，Ｑ６のオン／オフがベース端子の電圧レベルに与える影響により、トランジスタＱ１は多くの電流を流すのに対し、トランジスタＱ２はわずかな電流しか流さないように動作する。
【００８９】
トランジスタＱ１〜Ｑ６の一連の動作の結果、電源Ｖｃｃからの電流は、トランジスタＱ１，Ｑ２のうちオン状態であるトランジスタＱ１の側を流れ、ドライブポイントＡに流入する。トランジスタＱ３はオフ状態であるため、この電流は、ドライブポイントＡから書込線６Ｘｎ に流れ、ドライブポイントＢから流出し、オン状態であるトランジスタＱ４を通過して接地側へ流れ込む。
【００９０】
すなわち、第１の差動スイッチ対ではトランジスタＱ１がオン、トランジスタＱ２がオフとなることで、ドライブポイントＡが、書込線６Ｘｎ の電流流入側に選択されている。一方、第２の差動スイッチ対では、第１の差動スイッチ対とは相補的にトランジスタＱ３がオフ、トランジスタＱ４がオンとなることで、反対側のドライブポイントＢが、書込線６Ｘｎ の電流流出側に選択されている。このようにして、カレントドライブ１２３から書込線６Ｘｎ に対し、ドライブポイントＡ→Ｂの向きの書込電流が供給される。
【００９１】
書込電流は、トランジスタＱ８，抵抗器Ｒ４を介して接地に導かれる。トランジスタＱ８，抵抗器Ｒ４の経路へ流入する書込電流の大きさＩは、抵抗器Ｒ４の抵抗値をＲｃとすれば、次式で与えられる。
Ｉ（Ａ）＝（Ｖｂ −φ´）（Ｖｏｌｔ）／Ｒｃ（Ω） …（１）
Ｖｂ はトランジスタＱ８のベース端子に入力される電圧レベル、φ´はトランジスタＱ８のベース−エミッタ間の順方向電圧である。これらが固定値であることから、抵抗値Ｒｃが決まれば流れる電流は一定値となること、抵抗値Ｒｃをパラメータとして電流値は一意に決まることがわかる。このようにして、書込電流は書込線６Ｘｎ より流出した経路上にて値が固定されるために、書込線６Ｘｎ においては常に一定値で流れる。
【００９２】
一方、ドライブポイントＢ→Ａの向きに電流を流すには、データ信号線１４に“Ｈｉｇｈ”のデータ信号を、リファレンス信号線１５に“Ｌｏｗ”のリファレンス信号を入力すればよい。これにより、第１ないし第３の差動スイッチ対（トランジスタＱ１〜Ｑ６）は、上述の場合とは反対にスイッチングし、書込電流は、トランジスタＱ２からドライブポイントＢに流入し、書込線６Ｘｎ を通ってドライブポイントＡから流出し、トランジスタＱ３に流れ込む。
【００９３】
〔書き込み動作〕
以上をふまえ、この磁気メモリデバイスにおける書込回路系の駆動方法を説明する。
【００９４】
まず、記憶セル１２における情報記憶方式について説明する。記憶セル１２では、１対の磁気抵抗効果素子１２Ａ，１２Ｂの第１の磁性層１は、ともに磁化が一定方向（図１１，図１３ではともに右向き）に固定されているが、第２の磁性層３は互いに反平行となる向きに磁化される。このため、磁気抵抗効果素子１２Ａ，１２Ｂにおいては、それぞれの第１の磁性層１と第２の磁性層３の磁化方向の組み合わせは、必ず（反平行，平行）か、（平行，反平行）となる。よって、それぞれの状態に２値情報「０」，「１」を対応させ、記憶セル１２をいずれかの状態とすることで、１つの記憶セル１２に１ビットの情報を記憶することができる。なお、磁気抵抗効果素子１２Ａ（１２Ｂ）は、第１の磁性層１と第２の磁性層３の磁化方向が平行であれば、大きなトンネル電流が流れる低抵抗状態となり、反平行であれば小さなトンネル電流しか流れない高抵抗状態となる。つまり、対をなす磁気抵抗効果素子１２Ａ，１２Ｂは必ず一方が低抵抗、他方が高抵抗となって情報を記憶する。
【００９５】
これら２つの記憶状態は、磁気抵抗効果素子１２Ａ，１２Ｂそれぞれの第２の磁性層３の磁化方向を互いに反平行とすることで書き込まれるが、そのためには、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂに、相対的に逆向きの電流を流す必要がある。
【００９６】
次に、こうした記憶方式に基づく情報の書き込み方法について説明する。まず、アドレスバッファ１１０が、外部データ端子Ａ０ 〜Ａ２０に入力されるアドレス信号の電圧を取り込んで内部バッファで増幅する。そのうち、上位ビットの信号は、アドレス線１０１，１０２を通じてアドレスデコーダ１２３，１３３に伝達される（図１，図４）。アドレスの最下位ビットである番地選択信号Ａ０ は、グループ選択信号線１０６を介して書込用論理制御部１５２に送出される。また、データバッファ１５０は、外部データ端子Ｄ０ 〜Ｄ７ に入力されるデータ信号の電圧を取り込んで入力バッファ１５１にて増幅し、これらを、番地選択信号Ａ０ が入力される書込用論理制御部１５２においてデータ信号ＸＤｉｎ，ＹＤｉｎに変換し、さらにデータ信号ＸＤｉｎ，ＹＤｉｎの反転信号であるリファレンス信号ＸＲｅｆ ，ＹＲｅｆ を生成する。
【００９７】
アドレスデコーダ１２１，アドレスデコーダ１３１は、書込時に、アドレスバッファ１１０から入力されるアドレス上位ビットの選択信号をそれぞれ、書込用ワードデコード線１６Ｘ（…１６Ｘｎ ，１６Ｘｎ＋１ ，…）、書込用ビットデコード線１６Ｙ（…１６Ｙｎ ，１６Ｙｎ＋１ ，…）を介してカレントドライブ１２３，１３３の各々に送出する。これにより、カレントドライブ１２３，１３３の各一では、ワードデコード値もしくはビットデコード値が“Ｈｉｇｈ”となるためにトランジスタＱ７，Ｑ８が導通し（図４，図７等）、駆動対象に選択される。
【００９８】
また、書込用論理制御部１５２からは、カレントドライブ１２３，１３３それぞれの各データ信号線１４にデータ信号ＸＤｉｎ， ＹＤｉｎが、各リファレンス信号線１５にリファレンス信号ＸＲｅｆ ， ＹＲｅｆ が入力される。これにより、駆動対象に選択されたカレントドライブ１２３，１３３において、書き込むべき記憶セル１２と２値情報に応じて、書込線６Ｘ，書込線６Ｙに流す書込電流の向きが決定される。
【００９９】
このようにしてカレントドライブ１２３，１３３を駆動させ、所望の書込線６Ｘ，書込線６Ｙに対し、所望の方向の書込電流を供給する。これにより、記憶セル１２が一意に選択され、書込電流の方向に応じてビットデータが書き込まれる。
【０１００】
例えば、カレントドライブ１２３ｎ ，カレントドライブ１３３ｎ を用いて、対応する一対の記憶セル１２のうち、偶数番地の記憶セル群１２Ｅｖに属する記憶セル１２Ｅｖに「１」を書き込むには、図５に示した論理に従ってカレントドライブ１２３ｎ ，カレントドライブ１３３ｎ を駆動するとよい。すなわち、図１０に示したように、カレントドライブ１２３ｎ ，１３３ｎ が共にドライブポイントＡ→Ｂの向きに電流を流すようにする。
【０１０１】
このとき、書込線６Ｘｎ の曲折により、記憶セル１２Ｅｖの磁気抵抗効果素子１２Ａ，１２Ｂの領域では、互いの向きが揃い、かつ、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂとでは相対的に逆向きとなった書込電流が流れる。この書込電流により、記憶セル１２Ｅｖの磁気抵抗効果素子１２Ａ，１２Ｂでは、各環状磁性層５に図１１に示したように互いに逆向きに還流する磁界が誘導され、その第２の磁性層３との対向面における磁化（つまり誘導磁界の向き）は、互いに反対を向いた反平行となる。磁気抵抗効果素子１２Ａ，１２Ｂの第２の磁性層３の磁化は、この外部から与えられる磁界の向きに従って互いに反対を向いた反平行の状態となり、この状態が環状磁性層５との反強磁性結合により固定される。この場合には、磁気抵抗効果素子１２Ａが高抵抗、磁気抵抗効果素子１２Ｂが低抵抗となっている。
【０１０２】
一方、記憶セル１２Ｏｄの側の磁気抵抗効果素子１２Ａ，１２Ｂの領域では、磁気抵抗効果素子１２Ａにおいても磁気抵抗効果素子１２Ｂにおいても、書込線６Ｘｎ ，６Ｙｎ には互いに逆向きの書込電流が流れる。これら逆向きの電流は、誘導磁界を互いに打ち消しあうため、磁気抵抗効果素子１２Ａ，１２Ｂには書き込みがなされない。このようにして、一対の記憶セル１２（１２Ｅｖ，１２Ｏｄ）には書込電流が同時に供給されるが、そのうち記憶セル１２Ｅｖの方にだけ、選択的に適正な書き込みがなされる。
【０１０３】
偶数番地の記憶セル群Ｅｖに属する記憶セル１２Ｅｖに「０」を書き込むには、図１２に示したように、カレントドライブ１２３ｎ ，１３３ｎ が共にドライブポイントＢ→Ａの向きに電流を流すようにするとよい。つまり、「１」を書き込む場合とは電流方向が正反対である。このときも、記憶セル１２Ｅｖの側では、互いの向きが揃い、かつ、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂとでは相対的に逆向きとなった書込電流が流れる。ただし、この書込電流による誘導磁界は、図１３に示したように各環状磁性層５を還流し、磁気抵抗効果素子１２Ａ，１２Ｂそれぞれの第２の磁性層３の磁化が、互いに対向するように反平行となる。よって、この場合には、「１」を書き込む場合の磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂとが入れ替わったように動作し、磁気抵抗効果素子１２Ａが低抵抗、磁気抵抗効果素子１２Ｂが高抵抗となる。
【０１０４】
この場合も、記憶セル１２Ｏｄの側の磁気抵抗効果素子１２Ａ，１２Ｂの領域では、書込線６Ｘｎ ，６Ｙｎ に互いに逆向きに書込電流が流れるため、書き込みはなされない。
【０１０５】
奇数番地の記憶セル群Ｏｄに属する記憶セル１２Ｏｄに「１」を書き込むには、図１４に示したように、カレントドライブ１２３ｎ は書込線６Ｘｎ にドライブポイントＢ→Ａの向きに電流を流すようにし、カレントドライブ１３３ｎ は書込線６Ｙｎ にドライブポイントＡ→Ｂの向きに電流を流すようにするとよい。このときには、記憶セル１２Ｏｄの側で、互いの向きが揃い、かつ、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂとでは相対的に逆向きとなった書込電流が流れ、図１１に示したような書き込み動作が生じる。なお、記憶セル１２Ｅｖの側では、磁気抵抗効果素子１２Ａ，１２Ｂの領域の書込線６Ｘｎ ，６Ｙｎ に互いに逆向きの書込電流が流れるため、書き込みはなされない。
【０１０６】
奇数番地の記憶セル群Ｏｄに属する記憶セル１２Ｏｄに「０」を書き込むには、図１５に示したように、前述の図１４の場合とは反対向きに書込電流を供給するとよい。すなわち、カレントドライブ１２３ｎ は書込線６Ｘｎ にドライブポイントＡ→Ｂの向きに電流を流すようにし、カレントドライブ１３３ｎ は書込線６Ｙｎ にドライブポイントＢ→Ａの向きに電流を流すようにする。このときには、記憶セル１２Ｏｄの側で、図１３に示したような書き込み動作が生じる。このときも、記憶セル１２Ｅｖの側では、磁気抵抗効果素子１２Ａ，１２Ｂの領域の書込線６Ｘｎ ，６Ｙｎ に互いに逆向きの書込電流が流れるため、書き込みはなされない。
【０１０７】
このように、一対の書込線６Ｘｎ ，６Ｙｎ において、それぞれに流す書込電流の向きを制御することで、一対の記憶セル１２Ｅｖ，１２Ｏｄのいずれか一方に「１」，「０」のいずれかが書き込まれる。なお、ここでは、書込線６Ｘｎ ，６Ｙｎ が選択された場合について説明したが、書込線６Ｘ，６Ｙのほかの配線対においても同様の駆動方法により情報が書き込まれる。また、ここでは、図１１に示したセル状態を「１」，図１３に示したセル状態を「０」として説明したが、対応関係は逆であってもよい。
【０１０８】
なお、ここでは、書込線６Ｘ，６Ｙにおける各誘導磁界を、第２の磁性層３の磁化反転方向のみを向くように発生させることから、第２の磁性層３では、印加される単一方向磁界によって磁化を一定の方向に反転させることができる。これにより、確実に書き込みを行うことができる。書込線６Ｘ，６Ｙによる磁界成分が同一方向を向き、環状磁性層５の内部に閉じ込められることから、第２の磁性層３の磁化反転に寄与する実効的な磁界強度は、従来に比して大きくなる。その結果、第２の磁性層３の磁化反転を必要十分な磁界強度で行い、その磁化を所定方向に十分に揃えることができる。また、環状磁性層５の遮蔽効果により、誘導磁界は書き込み対象の素子１２Ａ（１２Ｂ）の外に漏れないため、隣接する記憶セル１２においては、第２の磁性層３の磁化方向が外部擾乱磁界により乱されるおそれが低減し、一旦書き込まれた情報が予期せず消されたり、書き換えられたりすることが防止される。
【０１０９】
次に、この磁気メモリデバイスにおける読出用の回路系の構成と、その動作について説明する。
【０１１０】
〔読出回路系の構成〕
図１６は、この磁気メモリデバイスの読出回路系の図２に対応した回路部分を表し、図１７は、記憶セルの偶数番地と奇数番地によって２系列に分かれた読出回路のうちの一方について、読出動作に係る回路の全体を表したものである。前述したように、２系列の回路系は構成、動作とも対称に構成されているので、主な説明は図１７を参照して１系列について行うものとする。
【０１１１】
この読出回路系は、記憶セル１２が１対の磁気抵抗効果素子１２Ａ，１２Ｂからなる差動増幅型である。ここでは、磁気抵抗効果素子１２Ａ，１２Ｂそれぞれに流すセンシング電流（センス用ビットデコード線２１Ａ，２１Ｂから磁気抵抗効果素子１２Ａ，１２Ｂそれぞれに流入し、共通のセンス用ワードデコード線３１に流出する電流）の差分値を出力として、記憶セル１２から情報を読み出すようになっている。
【０１１２】
記憶セル群１４０には、Ｘ方向に配列されるセンス用ワードデコード線３１（以後、センスワード線と略称）と、Ｙ方向に配列される１対のセンス用ビットデコード線２１Ａ，２１Ｂ（以後、センスビット線と略称）とによりマトリクス状の配線がなされている。個々の記憶セル１２は、これらの交差位置に配設され、共通のセンスビット線２１Ａ，２１Ｂに並列接続された記憶セル１２がビット列を構成し、共通のセンスワード線３１にカスケード接続されている記憶セル１２がワード列を構成している。１つの記憶セル１２では、磁気抵抗効果素子１２Ａ，１２Ｂのそれぞれは一端が読出用センシング導線１１を介してセンスビット線２１Ａ，２１Ｂに、他端が逆流防止用ダイオード１３Ａ，１３Ｂを介して共通のセンスワード線３１に接続されている。
【０１１３】
センスビット線２１Ａ，２１Ｂの一端側（電源Ｖｃｃ側）には、それぞれ、電流電圧変換用抵抗器２３Ａ，２３Ｂ（以後、抵抗器２３Ａ，２３Ｂ）、およびトランジスタ２２Ａ，２２Ｂのコレクタ−エミッタ間が直列に接続されている。トランジスタ２２Ａ，２２Ｂは、ベース端子にビットデコード線２０（…，２０ｎ ，２０ｎ＋１ ，…）が接続されており、ビットデコード線２０から入力される選択信号の値（ビットデコード値）に応じて開閉するようになっている。また、センスビット線２１Ａ，２１Ｂにおける抵抗器２３Ａ，２３Ｂの電源Ｖｃｃと反対側の端部に設けられた結節点より、センスアンプ入力線４１Ａ，４１Ｂ（以後、入力線４１Ａ，４１Ｂ）が導出され、センスアンプ１３２に接続されている。
【０１１４】
センスアンプ１３２は、差動増幅器として構成され、センスビット線２１Ａ，２１Ｂの各電位を取り込み、その電位差を増幅して出力するようになっている。このセンスアンプ１３２は、バイアス抵抗器４３Ａ，４３Ｂが共通に設けられ、これ以外の回路部分からなる増幅部４０が一対のセンスビット線２１Ａ，２１Ｂごとに設けられた構成となっている。ここでは、センスアンプ１３２は、センスアンプ出力線５１Ａ，５１Ｂ（以後、出力線５１Ａ，５１Ｂ）にカスケード状に接続され、これを利用してバイアス抵抗器４３Ａ，４３Ｂが共用化されている。これにより、複数のセンスアンプ１３２における消費電流が抑えられる。
【０１１５】
出力線５１Ａ，５１Ｂからの出力は、読出用データバス１０５によって出力用マルチプレクサ１５３，出力バッファ１５４に送出される。なお、トランジスタ２２Ａ，２２Ｂ、抵抗器２３Ａ，２３Ｂおよびセンスアンプ１３２は、対をなす素子同士の特性がよく揃っている必要がある。
【０１１６】
センスワード線３１の各々には、同じワード列に配列された記憶セル１２が接続されている（ただし、ここでは、記憶セル１２とセンスワード線３１との間に、逆流防止用ダイオード１３Ａ，１３Ｂが配設されている）。また、センスワード線３１の接地側には、トランジスタ３３のコレクタ−エミッタ間，ならびに電流制限抵抗器３４が直列接続されている。トランジスタ３３は、ベース端子にワード列Ｘｎ に対応するワードデコード線３０（…，３０ｎ ，３０ｎ＋１ ，…）が接続されており、Ｘ方向アドレスデコーダ１２１からベース入力される選択信号の値（ビットデコード値）に応じて開閉するスイッチとして機能する。
【０１１７】
また、ここでは、ダイオード３２，トランジスタ３３，電流制限抵抗器３４により定電流回路１２２が構成されている。定電流回路１２２は、センスワード線３１を流れる電流を一定とする機能を有している。ダイオード３２は、この場合、２個のダイオードが直列に接続したものとなっている。
【０１１８】
〔読み出し動作〕
この磁気メモリデバイスでは、記憶セル１２に書き込まれた情報は以下のようにして読み出される。
【０１１９】
各記憶セル１２（１２Ｅｖ，１２Ｏｄ）は、磁気抵抗効果素子１２Ａ，１２Ｂが２通りの反平行磁化のいずれかとなって情報が記憶された状態にある。ここで、ビットデコード線２０，ワードデコード線３０に入力される選択信号は、読み出し対象である記憶セル１２の上位ビットアドレスに対応したものである。すなわち、選択信号がＹｎ 列，Ｘｎ 行を指定すれば、記憶セル群Ｅｖ，記憶セル群Ｏｄの双方において、Ｙｎ 番目のビットデコード線２０ｎ とＸｎ 番目のワードデコード線３０ｎ に信号が入力される。その結果、記憶セル群ＥｖではＹｎ 列，Ｘｎ 行の記憶セル１２Ｅｖが、記憶セル群ＯｄではＹｎ 列，Ｘｎ 行の記憶セル１２Ｏｄが同時に選択される。したがって、以下の動作は、記憶セル群Ｅｖ，記憶セル群Ｏｄの双方において行われる。
【０１２０】
ビットデコード線２０ｎ における電圧レベルが”Ｈｉｇｈ”となると、トランジスタ２２Ａ，２２Ｂが導通状態となり、記憶セル１２のＹｎ 番目のビット列にセンシング電流が流れる。センシング電流は、センスビット線２１Ａ，２１Ｂを電源Ｖｃｃ側からその反対側に向かって流れ下る。一方、ワードデコード線３０ｎ における電圧レベルが”Ｈｉｇｈ”となると、トランジスタ３３が導通状態となり、記憶セル１２のＸｎ 番目のワード列に電流が流れることが許される。
【０１２１】
よって、センシング電流は、Ｙｎ 番目のセンスビット線２１Ａ，２１Ｂから、それぞれ磁気抵抗効果素子１２Ａとダイオード１３Ａ，磁気抵抗効果素子１２Ｂとダイオード１３Ｂを通り、共にＸｎ 番目のセンスワード線３１へと流れ込み、さらに、定電流回路１２２を構成するトランジスタ３３のコレクタ−エミッタ間を通り、抵抗器３４から接地へと抜ける。
【０１２２】
情報の読み出しは、記憶セル１２の磁気抵抗効果素子１２Ａ，１２Ｂの抵抗値の違いを、各々に流れるトンネル電流の差分として検出することによって行われる。磁気抵抗効果素子１２Ａ，１２Ｂに流れる電流は、センスビット線２１Ａ，２１Ｂを流れるセンシング電流にほぼ等しく、センシング電流の値は、センスビット線２１Ａ、２１Ｂに直列接続された抵抗器２３Ａ，２３Ｂの電圧降下によって電圧に変換して検出することができる。そこで、抵抗器２３Ａと抵抗器２３Ｂの電圧降下をそれぞれ入力線４０Ａ，４０Ｂから取り出し、その差分を読出信号として検出する。このように、２つの磁気抵抗効果素子１２Ａ，１２Ｂを用い、それぞれの出力値の差分を取り出すことで、記憶セル１２としては、雑音が除去された大きな出力値が得られる。
【０１２３】
入力線４１Ａ，４１Ｂから取り出した電圧信号は、センスアンプ１３２で増幅され、値が一層大きく、Ｓ／Ｎの良い出力となる。なお、このとき、複数のセンスアンプ１３２のうちビット列が対応するものだけが、ビットデコード線２０の選択と同時にアクティブとなる。よって、その出力だけが出力線５１Ａ，５１Ｂに送出される。
【０１２４】
センスアンプ１３２（１３２Ｅｖ，１３２Ｏｄ）の出力は、出力線５１Ａ，５１Ｂから、読出用データバス１０５を経由し、最終的には出力用マルチプレクサ１５３，出力バッファ１５４に入力される。出力用マルチプレクサ１５３では、グループ選択信号線１０６を介して入力される番地選択信号Ａ０ に応じ、センスアンプ１３２Ｅｖの出力とセンスアンプ１３２Ｏｄの出力の一方が選ばれ、出力バッファ１５４に入力される。出力バッファ１５４は、入力された信号電圧を増幅し、２値信号として外部データ端子Ｄ０ 〜Ｄ７ から出力する。こうして、読み出し対象である記憶セル１２の出力が、読出データ信号（Ｄｏｕｔ ）として外部へ出力される。
【０１２５】
この読み出し動作において、選択された記憶セル１２に対するセンシング電流の大きさは、定電流回路１２２により一定範囲内に収められる。すなわち、センスワード線３１に流れる電流、もといセンスビット線２１Ａとセンスビット線２１Ｂ、もしくは磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂの双方を流れる電流の総和が、一定範囲内の値をとる。これにより、センスビット線２１Ａ，２１Ｂの各電流値は、一定に規格化された電流量を磁気抵抗効果素子１２Ａ，１２Ｂの抵抗比に応じて分配したものとなる。そのため、磁気抵抗効果素子１２Ａ，１２Ｂの抵抗値がばらついていたとしても、センスビット線２１Ａ，２１Ｂの各々における電流のぶれは総電流値に応じて常に一定の範囲内に押さえ込まれ、安定した差動出力が得られる。
【０１２６】
また、各磁気抵抗効果素子１２Ａ，１２Ｂの電流経路上に設けられているダイオード１３Ａ，１３Ｂは、電流がセンスワード線３１から磁気抵抗効果素子１２Ａ，１２Ｂへと逆流することを防止している。よって、磁気抵抗効果素子１２Ａ（１２Ｂ）を逆流する回り込み電流成分の発生経路が遮断され、読み出し信号のＳ／Ｎ比向上に寄与する。
【０１２７】
このように本実施の形態においては、ループ状の書込線６Ｘ，６Ｙを読出線とは別体に設けるようにしたので、書込線６Ｘ，６Ｙとも電流を双方向に流すことができる。さらに、書込線６Ｘを矩形波状に曲折し、書込線６Ｘ，６Ｙが互いに平行となる平行部分を設け、そこに磁気抵抗効果素子１２Ａ（１２Ｂ）を配置し、平行な書込電流により生じる平行磁界を第２の磁性層３に印加するようにしたので、情報の書き込みは、第２の磁性層３に対し、その磁化反転方向に対応した単一方向に磁界を印加することにより行われる。よって、第２の磁性層３の磁化を一方向に効率よく揃えることができ、従来に比べ感磁層の磁化方向制御をより確実に行うことが可能となる。また同時に、印加磁界の向きを正反対の方向に反転させることで、第２の磁性層３の磁化方向をほぼ完全に正反対の向きに反転させることができ、従来よりもトンネル抵抗変化率を大きくすることができる。
【０１２８】
また、この書込方法では、第２の磁性層３の磁化方向を強制的に印加磁界の方向に揃えるようになっている。よって、第２の磁性層３の磁気的性質は印加磁界の大きさとの関係によって決まる。換言すると、第２の磁性層３については、印加磁界の大きさとの兼ね合いによって磁気的性質の制御を極力考慮せずに成膜することができ、この磁気メモリデバイスの製造上の歩留りを向上させ、生産性を格段に高めることができる。
【０１２９】
また、一対の書込線６Ｘ，６Ｙにおいて４つの平行部分を設け、書込線６Ｘの上段側の２つの平行部分に磁気抵抗効果素子１２Ａ，１２Ｂを配置して偶数番地の記憶セル１２Ｅｖを構成し、下段側の２つの平行部分に磁気抵抗効果素子１２Ａ，１２Ｂを配置して奇数番地の記憶セル１２Ｏｄを構成するようにしたので、差動センシングにより読み出される記憶セル１２が、効率よく集積される。この書込回路系では、書込線６Ｘ，６Ｙの各一を選択することにより、記憶セル１２Ｅｖ，記憶セル１２Ｏｄの両方に同時に書込電流が流れるが、あらかじめ書込用論理制御部１５２において書込線６Ｘ，６Ｙそれぞれに対する電流の方向を選択しておくことによって、選択セルにのみ所望の２値情報を書き込み、もう一方には書き込みをしないようにすることができる。すなわち、選択セルにおいては、書込線６Ｘ，６Ｙに平行方向に電流が流れ、互いに強め合うように磁界が生じる。一方、非選択セルでは、書込線６Ｘ，６Ｙに反平行方向に電流が流れ、互いの誘導磁界を打ち消し合う。ここでは、書込線６Ｘ，６Ｙに流れる書込電流の大きさを相等しくしたので、上記のセル選択を確実に行うことを可能とすると共に、カレントドライブ１２３，１３３を同一の構成とすることができる。
【０１３０】
また、カレントドライブ１２３，１３３を、ループ状とした書込線６Ｘ，６Ｙの両端をドライブポイントＡ，Ｂに接続して、 （１）データ信号ＸＤｉｎ，ＹＤｉｎに応じて方向を切り換えて電流を流すと共に （２）その電流量を、書込線より流出後に定電流制御するように構成したので、書込線６Ｘ，６Ｙには、双方向に、その抵抗ばらつきによらず一定の大きさで電流を供給することができる。よって、この磁気メモリデバイスでは、各記憶セル１２に対する情報書き込みには常に一定電流が用いられることから、十分な強度の誘導磁界によって確実に書き込むことや、隣接する記憶セル１２への漏洩磁界を設定範囲内に抑えることを、制御性よく行い、安定した書き込み動作を行うことができる。また、（２） 書込電流の値が、書込線６ごとの抵抗変動等によらず一定であると保証されていることから、書込線の抵抗ばらつきが（ある範囲内で）許容され、製造誤差の許容範囲が広がると共に、書込線の配線構造の自由度が高まるという利点もある。
【０１３１】
さらに、この磁気メモリデバイスでは、読出回路系を、記憶セル群Ｅｖ，記憶セル１２Ｏｄによる２系統の回路で構成し、ビットデコード線２０，ワードデコード線３０の選択を書込線６Ｘ，６Ｙの選択と同様にして行うようにしたので、デバイス全体を記憶セル１２の偶数番地、奇数番地に基づいて駆動制御することができ、駆動制御用の回路を書き込みと読み出しで統一することができる。
【０１３２】
〔第２の実施の形態〕
図１８は、第２の実施の形態に係る磁気メモリデバイスの全体の構成を表している。この磁気メモリデバイスは、読出用マルチプレクサ１５３を設ける代わりに、Ｘ方向周辺駆動回路１２０に選択用デコーダスイッチ１２４を備えるようにしたものである。選択用デコーダスイッチ１２４は、番地選択信号Ａ０ の入力を受け、センシングを行う記憶セルを、あらかじめ偶数番地の記憶セル群Ｅｖ，奇数番地の記憶セル群１２Ｏｄのいずれか一方に選択するために設けられたものである。なお、本実施の形態では、第１の実施の形態と同様の構成要素には同一の符号を付し、説明を適宜省略するものとする。
【０１３３】
図１９は、記憶セル群と書込回路系および読出回路系の構成を表すブロック図である。選択用デコーダスイッチ１２４は、スイッチ７０Ａ，７０Ｂとして表されている。スイッチ７０Ａとスイッチ７０Ｂは互いに対をなす。スイッチ７０Ａは磁気抵抗効果素子１２Ａの側に、スイッチ７０Ｂは磁気抵抗効果素子１２Ｂの側に配置されており、一対の記憶セル１２Ｅｖ，１２Ｏｄのいずれか一方をセンシング電流が流れるように選択する。また、スイッチ７０Ａ，７０Ｂは、ビット列方向にスイッチ７０Ａｎ ，７０Ｂｎ 、スイッチ７０Ａｎ＋１ ，７０Ｂｎ＋１ 、…という具合に並び、例えば、ワードデコード値（…，Ｘｎ ，Ｘｎ＋１ ，…）によって記憶セル１２のワード列方向に選択される。
【０１３４】
図２０は、図１９に対応した読出回路系の具体的構成を表す回路図である。このように、本実施の形態の読出回路系は、偶数番地の記憶セル群Ｅｖ，奇数番地の記憶セル群Ｏｄを一系統にまとめたものとなっている。ここでは、選択用デコーダスイッチ１２４は、スイッチ７１，７２、インバータ７３等から構成されている。このスイッチ７１，７２が、スイッチ７０Ａ，７０Ｂに対応している。スイッチ７１，７２は、ワードデコード値と番地選択信号Ａ０ による２制御指令のスイッチであり、それぞれ、記憶セル群Ｅｖ，Ｏｄのワード列を読出対象に選択するようになっている。
【０１３５】
スイッチ７１（…，７１ｎ ，７１ｎ＋１ ，…）とスイッチ７２（…，７２ｎ ，７２ｎ＋１ …）には、対ごとにワードデコード線３０（…，３０ｎ ，３０ｎ＋１ ，…）が接続されている。また、すべてのスイッチ７１は、番地選択信号Ａ０ の入力線に接続されている。すべてのスイッチ７２は、この入力線に信号反転用のインバータ７３を介して接続されている。さらに、スイッチ７１，７２は、それぞれが記憶セル群Ｅｖ，Ｏｄのワード選択線７５に接続されている。
【０１３６】
ワード選択線７５は、ここでは、ワード列ごとのトランジスタ７４Ａ，７４Ｂのベース端子に共通に接続されている。トランジスタ７４Ａ，７４Ｂは、それぞれ、コレクタ端子がセンスビット線２１Ａ，２１Ｂに接続され、エミッタ端子が磁気抵抗効果素子１２Ａ，１２Ｂの読出センシング用導線１１に接続されている。なお、第１の実施の形態では、磁気抵抗効果素子１２Ａ，１２Ｂの各々とセンスワード線３１の間に、逆流防止用ダイオード１３Ａ，１３Ｂを設けるようにしていたが、本実施の形態では、トランジスタ７４Ａ，７４Ｂが自身のオン／オフにより、ダイオード１３Ａ，１３Ｂに代わって逆流防止機能を果たすようになっている。また、ここでは、センスワード線３１は１つの定電流回路に共通に接続されている。
【０１３７】
この読出回路系では、以下のようにして情報の読み出しが行われる。
【０１３８】
スイッチ７１，７２の対に、ワードデコード線３０を介して、Ｘ方向アドレスデコーダ１２１からの選択信号が入力される。また、スイッチ７１には番地選択信号Ａ０ が入力され、スイッチ７２には、その反転信号が入力される。これにより、アドレス上位ビットに対応したワードデコード値と、アドレス最下位ビットに対応した番地選択信号Ａ０ との双方が“Ｈｉｇｈ”となるスイッチだけが選択され、導通する。
【０１３９】
スイッチ７１，７２により選択されたワード列では、ワード選択線７５に“Ｈｉｇｈ”の信号電圧が印加される結果、トランジスタ７４Ａ，７４Ｂが導通し、対応するセンスワード線３１に対してセンスビット線２１Ａ、２１Ｂから電流が流れることが許容される。
【０１４０】
一方、ビットデコード線２０には、Ｙ方向アドレスデコーダ１３１からの選択信号が入力される。ビットデコード線２０に接続されているトランジスタには、ビットデコード値に対応して“Ｈｉｇｈ”の信号がベース入力され、導通する。これにより、ビットデコード値に応じたビット列のセンスアンプ１３２が動作可能な状態となり、センスビット線２１Ａ，２１Ｂにセンシング電流が流れる。
【０１４１】
よって、この回路系では、選択用デコーダスイッチ１２４により、センシングする記憶セル１２は、読出対象であるただひとつの記憶セル１２に同定され、１つのセンシング結果だけが出力される。
【０１４２】
このように本実施の形態によれば、読出回路系を２系列に分け、読出用マルチプレクサ１５３を設ける代わりに、読出回路系を１系列とし、選択用デコーダスイッチ１２４を設けるようにしたので、記憶セル１２Ｅｖ，記憶セル１２Ｏｄに係るセル選択がセンシングの前に行われ、センシングは読出対象の記憶セル１２についてだけ行われる。よって、この読出回路系は、書込回路系と同様にビットデコード値，ワードデコード値および番地選択信号Ａ０ により制御される構成をとると共に、消費電流が低減されるために、より効率よく動作することができる。そのほかの効果は、第１の実施の形態と同様である。
【０１４３】
なお、この第２の実施の形態では、トランジスタ７４Ａ，７４Ｂ、ワード選択線７５を設けるなど、記憶セル群１４０における読出用配線も第１の実施の形態と異なるようにしたが、定電流回路のトランジスタ３３を２制御指令のスイッチ７１，７２で替えるようにすれば、第１の実施の形態の配線構造をほぼそのまま適用することも可能である。このように、上記実施の形態で説明した回路構成はあくまでも一具体例であり、同様の機能を果たすものであれば、これらを変形してもよく、そのほかの回路構成としても構わない。
【０１４４】
なお、本発明は上記実施の形態には限定されず種々の変形実施が可能である。例えば、実施の形態では、一対の書込線６Ｘ，６Ｙにより４つの平行部分を形成し、各平行部分に磁気抵抗効果素子１２Ａ（１２Ｂ）を配置する場合について説明したが、本発明における第１および第２の書込線は、▲１▼少なくとも一方が曲折されることにより平行部分を形成し、▲２▼少なくとも一方がループ状であるように配線されていればよく、これ以外の配線構造をとることが可能である。
【０１４５】
図２１（Ａ），（Ｂ）は、書込線の配線構造の具体的な変形例を示している。（Ａ）は、Ｙ方向の書込線８１Ｙを直線状に配したものであり、隣接する書込線８１Ｙに対し同時に逆向きの電流を流せば、あたかもループを形成しているように駆動することができ、実施の形態と同様に磁気抵抗効果素子１２Ａ，１２Ｂが１つの記憶セルを構成したものとなる。また、書込線８１Ｙの各々を独立に選択できるようにすれば、磁気抵抗効果素子１２Ａ，１２Ｂの個々を１記憶セルとして１単位情報を担うように動作させることもできる。（Ｂ）は、さらにＸ方向の書込線８１Ｘの曲折方向を上段と下段で反対向きとしたものである。この場合は、書込線８１Ｙに沿って上下に隣接する磁気抵抗効果素子１２Ｃ，１２Ｄが１つの記憶セルを構成する。
【０１４６】
図２２には、ほかの変形例を示している。同図（Ａ）では、ループ状の書込線８２Ｘ，８２Ｙを交差させ、書込線８２Ｘの上段、下段のうち一方を曲折して平行部分を形成し、この平行部分に磁気抵抗効果素子１２Ａ，１２Ｂを配置している。この場合も、磁気抵抗効果素子１２Ａ，１２Ｂを１つの記憶セルとして駆動することができるが、書込線は、Ｘ方向にもＹ方向にも記憶セルと１対１に対応しているので、駆動制御は上記実施の形態に比べて容易である。すなわち、書込対象の記憶セルと一意に対応するワードデコード値，ビットデコード値によってＸ方向，Ｙ方向の各カレントドライブを選択すると共に、これらの電流供給方向を書き込むデータに応じて制御すると、書込線８２Ｘ，８２Ｙの各一に所定方向の書込電流が流れる。
【０１４７】
図２２（Ｂ）は、（Ａ）をさらに変形した例である。書込線８３Ｘは、書込線８２Ｘの折り返し部分から下段の部分をとり、直線状とした配線である。
【０１４８】
図２３は、書込線が矩形波状ではなく、台形波状に曲折される場合の変形例を示している。書込線８４Ｘ，８４Ｙはともに曲折され、これらの延在方向に対し傾きをもつ方向に平行部分を形成する。この平行部分に配置される磁気抵抗効果素子は、互いに傾いて配列されるので、セルピッチを狭めることが可能である。なお、同図には、書込線８４Ｘ，８４Ｙがともにループ状である例を示しているが、いずれか一方を直線状とし、上述のほかの変形例と同様に駆動させることもできる。
【０１４９】
また、上記実施の形態では、カレントドライブ１２３，１３３を共に本発明のカレントドライブとして説明したが、本発明の磁気メモリデバイスは、必ずしも電流供給回路を本発明のカレントドライブとせずともよい。ただし、定電流化による効果から、本発明のカレントドライブが適用されることが望ましい。例えば、図２２（Ｂ）に比べて図２２（Ａ）の配線構造のほうが優れているのは、こうした理由やレイアウト上の理由による。なお、本発明のカレントドライブについては、電流方向制御部，電流量制御部に相当する回路部分の具体的な構造は、実施の形態に限定されず、その機能を具現化するものであればよい。なお、実施の形態では、カレントドライブ１２３，１３３をバイポーラトランジスタで構成するようにしたが、ＭＯＳＦＥＴもしくはＣＭＯＳ等の半導体素子で構成することが可能である。
【０１５０】
また、磁気抵抗効果素子の構成も実施の形態で説明したものと同一である必要はなく、例えば、環状磁性層を備えていないものでもよい。さらに、実施の形態では、磁気抵抗効果素子１２Ａ，１２ＢをＴＭＲ素子としたが、これをＧＭＲ素子で置き換えることもできる。その場合の素子は、非磁性層２を絶縁層から非磁性金属層に替えることを除いては、磁気抵抗効果素子１２Ａ（１２Ｂ）と同様に構成することができる。このように、本発明の磁気抵抗効果素子には公知のあらゆる素子構造が適用でき、磁性層の積層面に垂直に電流を流すＣＰＰ（Ｃｕｒｒｅｎｔ Ｐｅｒｐｅｎｄｉｃｕｌａｒ ｔｏ ｔｈｅ Ｐｌａｎｅ），または磁性層の積層面に平行に電流を流すＣＩＰ（Ｃｕｒｒｅｎｔ Ｆｌｏｗｓ ｉｎ ｔｈｅ Ｐｌａｎｅ）のどちらであっても構わない。
【０１５１】
さらに、上記実施の形態では、磁気抵抗効果素子１２Ａ，１２Ｂへの書き込みにおいて、第２の磁性層３に印加する磁界の向きを積極的に揃えるようにしたが、本発明は、このように印加磁界を単一方向成分のみ（磁界成分が互いに平行）とする場合だけではなく、第１および第２の書込線を平行とした結果、書込線ごとに誘導される磁界が互いに直交しなくなった場合にも有効である。すなわち、感磁層の磁化を反転させて２値信号に対応した２状態を形成するには、書込電流の方向を反転させることにより印加磁界を反転させねばならない。従来、書込線が直交配線されていた場合には、１方の書込線に双方向に電流を流すことができれば（１つの磁界成分が反転できれば）、他方の電流方向を固定しても（他方の磁界成分の方向は一定であっても）、全体として印加磁界は対称な２状態を形成できる。これは、磁界成分が直交するためである。しかしながら、書込線を平行とすると、その１方の電流方向が固定されれば、２状態に対応する対称な磁界を発生させることはできない（図３１参照）。つまり、第１および第２の書込線を互いに平行とするとき、両者はともも双方向に電流を流すように構成される必要がある。
【０１５２】
また、上記実施の形態では読出回路系の作用構成についても具体的に説明したが、本発明は、書込用回路系に係るものであって、こうした読出用回路系の回路構成や配線レイアウトなどにより限定されるものではない。
【０１５３】
【発明の効果】
以上説明したように、本発明の磁気メモリデバイスによれば、読出電流を流す読出線と、それぞれに対し双方向に書込電流を流すことが可能であるように読出線とは別体として配置されると共に、少なくとも一方が曲折されることにより互いに平行に延びる平行部分が形成された第１および第２の書込線と、印加磁界によって磁化方向が変化する感磁層を有し、平行部分に配置された磁気抵抗効果素子とを備え、第１および第２の書込線の少なくとも一方が、折り返し部分と、この折り返し部分と両端の各々との間を結ぶ第１および第２の部分とを含むようにループ状に構成され、平行部分に流れる書込電流によって生ずる磁界により感磁層の磁化方向が変化し、情報が書き込まれるようにしたので、第１および第２の書込線の両方が双方向に電流を流すことが可能となり、磁気抵抗効果素子においては、第１および第２の書込線から互いに平行あるいは反平行な方向に供給される書込電流によって互いに強め合うように磁界を発生させ、これらの磁界により感磁層の磁化方向を変化させることができる。
【０１５４】
特に、第１および第２の書込線がともにループ状であって、第１および第２の書込線のいずれか一方の、第１および第２の部分が共に矩形波状または台形波状となり、かつ、第１の部分の曲折方向と第２の部分の曲折方向とが一致するように曲折されることにより、一対の第１および第２の書込線において４つの平行部分が設けられ、第１の部分に設けられた２つの平行部分に配置された一対の磁気抵抗効果素子が第１のグループに属する記憶セルを構成し、第２の部分に設けられた２つの平行部分に配置された一対の磁気抵抗効果素子が第２のグループに属する記憶セルを構成しているようにすれば、第１のグループの記憶セルと第２のグループの記憶セルは、書込線を共用するように配置されているにも関わらず、書込電流方向を双方向制御することにより、互いに独立して書き込みを行うことができる。したがって、一対の磁気抵抗効果素子により構成される記憶セルを駆動可能に構成しつつ、効率よく集積化することが可能となる。
【０１５５】
さらに、第１および第２の書込線のうちループ形状をなす書込線の両端が接続され、書込線における書込電流の方向を双方向に制御する電流方向制御部と、書込線における書込電流の量を一定値に制御する電流量制御部とを含んで構成され、書込線に書込電流を供給する書込電流駆動回路を備えるようにすれば、大きさが電流経路の抵抗値に関わらず常に一定である書込電流を、書込線に対し所定方向に供給することができる。したがって、書込線ごとの抵抗値の変動等に関係なく、安定した書き込み動作を行うことが可能となる。
【０１５６】
また、第１および第２の書込線に供給される書込電流により生ずる磁界が、書込対象の記憶セルにおいては互いに同一方向を向くように感磁層に印加されるようにすれば、書き込み効率を向上させることができると共に、感磁層の磁化方向の確実な制御が可能となり、良好な書き込み状態を実現することができる。また、ひいては大きな読み出し信号出力を得ることを可能とする。
【０１５７】
また、本発明の磁気メモリデバイスの書込方法によれば、第１および第２の書込線を読出線とは別体とし、双方向に書込電流を流すことが可能なように構成すると共に、第１および第２の書込線の少なくとも一方を、両端のそれぞれと折り返し部分との間を結ぶ第１および第２の部分を含むループ形状とし、さらに、第１および第２の書込線の少なくとも一方を曲折しつつ互いに交差させて第１および第２の書込線が互いに平行に延びる平行部分を設け、これら平行部分に磁気抵抗効果素子を配置し、平行部分における第１および第２の書込線に流れる書込電流が、ともに、書き込む情報に対応した第１および第２の方向のいずれ一方向を向くように、第１および第２の書込線に書込電流を供給し、書込電流により生ずる磁界によって感磁層の磁化方向を変化させて情報を書き込むようにしたので、第１の書込線，第２の書込線とも双方向のうち書き込む情報に応じた方向に書込電流を供給することが可能となり、互いに方向を反転することが可能な磁界を発生させ、感磁層に印加することができるようになる。したがって、第１および第２の書込線の書込電流によって互いに強め合うように印加磁界を発生させれば、感磁層の磁化を反平行な２方向について配向させることができ、良好な書き込み状態で２値情報を書き込むことが可能となる。
【０１５８】
さらに、第１および第２の書込線の双方をループ形状となすと共に、第１および第２の書込線のいずれか一方の第１および第２の部分を互いの曲折方向が一致するように矩形波状または台形波状に曲折し、一対の第１および第２の書込線において４つの平行部分を設け、第１の部分に設けられた２つの平行部分に一対の磁気抵抗効果素子を配置することにより第１のグループに属する記憶セルを構成し、第２の部分に設けられた２つの平行部分に一対の磁気抵抗効果素子を配置することにより第２のグループに属する記憶セルを構成し、一対の第１および第２の書込線に対し、第１および第２のグループに属する２つの記憶セルのうち書込対象の記憶セルでは、２つの平行部分の双方において第１の書込線と第２の書込線に同方向、しかも２つの平行部分相互間では逆方向に流れるように書込電流を供給すると共に、他方の記憶セルでは、２つの平行部分の双方において、第１の書込線と第２の書込線に互いに逆方向に流れるように書込電流を供給することにより、一方の記憶セルにおける一対の磁気抵抗効果素子においてのみ各感磁層の磁化方向を変化させ、選択的に情報を書き込むようにすれば、情報を差動増幅方式で読み出すように一対の磁気抵抗効果素子で構成された記憶セルに対し、適切に書き込みを行うと共に、同一の書込線上に配置された第１のグループの記憶セルと、第２のグループの記憶セルは同時に選択されず、いずれか一方に対して選択的に書き込みを行うことができる。
【０１５９】
また、第１および第２の書込線に書込電流を供給し、感磁層に対し互いに同一方向を向く磁界を印加することにより情報を書き込むようにすれば、感磁層の磁化は、この印加磁界の方向に反転される。したがって、効率よく書き込みを行うことができると共に、感磁層の磁化方向の確実な制御が可能となり、良好な書き込み状態を実現することができる。また、このことから、大きな読み出し信号出力を得ることが可能となる。
【０１６０】
さらに、これら感磁層に印加する磁界の大きさを相等しくなるようにすれば、単一方向を向いて互いに強めあう場合には書き込みを可能とし、反対方向を向いて互いに相殺される場合には書き込みを不能とすることが容易かつ確実に可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る磁気メモリデバイスの全体構成を示すブロック図である。
【図２】図１に示した磁気メモリデバイスの要部の構成を表すブロック図である。
【図３】図１に示した記憶セルの具体的構成を示す断面図である。
【図４】図１に示した磁気メモリデバイスの書込回路系の構成図である。
【図５】図１に示した書込用論理制御部における動作を説明するための表である。
【図６】図１に示した書込用論理制御部の回路構成を表す図である。
【図７】図１に示したカレントドライブの回路図である。
【図８】図７に示したカレントドライブの作用構成を説明するための概念的な構成図である。
【図９】図４に示したＸ方向カレントドライブの動作時における各トランジスタの動作状態と、書込電流の経路とを表す図である。
【図１０】図４に示した書込回路系において、偶数番地の記憶セルに「１」を書き込む際の動作を説明するための図である。
【図１１】図１０に示した記憶セルに書き込まれる記憶状態を表す図である。
【図１２】図４に示した書込回路系において、偶数番地の記憶セルに「０」を書き込む際の動作を説明するための図である。
【図１３】図１２に示した記憶セルに書き込まれるもう１つの記憶状態を表す図である。
【図１４】図４に示した書込回路系において、奇数番地の記憶セルに「１」を書き込む際の動作を説明するための図である。
【図１５】図４に示した書込回路系において、奇数番地の記憶セルに「０」を書き込む際の動作を説明するための図である。
【図１６】図１に示した磁気メモリデバイスの読出回路系の要部の構成図である。
【図１７】図１６に示した読出回路系の全体を表す構成図である。
【図１８】本発明の第２の実施の形態に係る磁気メモリデバイスの全体構成を示すブロック図である。
【図１９】図１８に示した磁気メモリデバイスの要部の構成を表すブロック図である。
【図２０】図１８に示した磁気メモリデバイスの読出回路系の要部の構成図である。
【図２１】（Ａ），（Ｂ）は、それぞれ図４に示した書込回路系における書込配線に係る変形例を表す図である。
【図２２】（Ａ），（Ｂ）は、それぞれ図４に示した書込回路系における書込配線に係る変形例を表す図である。
【図２３】図４に示した書込回路系における書込配線に係る変形例を表す図である。
【図２４】従来の磁気メモリデバイスの構成を表す図である。
【図２５】従来の磁気メモリ素子の具体的構成を表す断面図である。
【図２６】従来の磁気メモリ素子に対する書込方法を説明するための図である。
【図２７】従来の磁気メモリデバイスの変形例における、磁気記憶素子の断面構成図である。
【図２８】図２７に示した磁気メモリ素子に対する書込線の配線構造を表す図である。
【図２９】従来の磁気メモリデバイスの変形例における書込線および磁気記憶素子の構成を表す図である。
【図３０】図２９に示した磁気記憶素子に対する書込方法を説明するための図である。
【図３１】図３０に示した書込方法の問題点を説明するための図である。
【符号の説明】
Ｑ１〜Ｑ８…トランジスタ、Ｒ１〜Ｒ４…抵抗器、Ａ，Ｂ…ドライブポイント、１…第１の磁性層、２…非磁性層（トンネルバリア層）、３…第２の磁性層、４…非磁性導電層、５…環状磁性層、６Ｘ，８１Ｘ，８２Ｘ，８３Ｘ，８４Ｘ…書込用ワード線、６Ｙ，８１Ｙ，８２Ｙ，８４Ｙ…書込用ビット線、７…絶縁層、８…導電層、９…エピタキシャル層、１０…基板、１１…読出センシング用導線、１２…記憶セル、１２Ｅｖ…偶数番地の記憶セル、１２Ｏｄ…奇数番地の記憶セル、１２Ａ，１２Ｂ…磁気抵抗効果素子、１３Ａ，１３Ｂ…逆流防止用ダイオード、１４…データ信号線、１５…リファレンス信号線、１６Ｘ…（書込用）ワードデコード線、１６Ｙ…（書込用）ビットデコード線、２０…（読出用）ビットデコード線、２１Ａ，２１Ｂ…センス用ビットデコード線（センスビット線）、２２Ａ，２２Ｂ…トランジスタ、２３Ａ，２３Ｂ…電流電圧変換用抵抗器、３０…（読出用）ワードデコード線、３１…センス用ワードデコード線（センスワード線）、４０…増幅部、４１Ａ，４１Ｂ…センスアンプ入力線、５１Ａ，５１Ｂ…センスアンプ出力線、６１…第１の差動スイッチ対、６２…第２の差動スイッチ対、６３…差動制御手段（第３の差動スイッチ対）、６４…電流方向制御部、６５…電流量制御部、７０Ａ，７０Ｂ，７１，７２…スイッチ、７３…インバータ、７４Ａ，７４Ｂ…トランジスタ、７５…ワード選択線、１０１，１０２…アドレス線、１０３，１０４…書込用データバス、１０５…読出用データバス、１０６…グループ選択信号線、１０７…制御信号線、１１０…アドレスバッファ、１２０…Ｘ方向周辺駆動回路、１２１…Ｘ方向アドレスデコーダ、１２２…定電流回路、１２３…Ｘ方向カレントドライブ、１２４…選択用デコーダスイッチ、１３０…Ｙ方向周辺駆動回路、１３１…Ｙ方向アドレスデコーダ、１３２…センスアンプ、１３３…Ｙ方向カレントドライブ、１４０…記憶セル群、１５０…データバッファ、１５１…入力バッファ、１５２…書込用論理制御部、１５３…読出用マルチプレクサ、１５４…出力バッファ、１６０…制御ロジック部、Ａ０ 〜Ａ２０…外部アドレス入力端子、Ｄ０ 〜Ｄ７ …外部データ端子、Ｘｎ ，Ｙｎ …ワードデコード値、Ａ０ …番地選択信号、ＸＤｉｎ，ＹＤｉｎ…データ信号、ＸＲｅｆ ，ＹＲｅｆ …リファレンス信号。
Claims (21)
- 読出電流を流す読出線と、
それぞれに対し双方向に書込電流を流すことが可能であるように前記読出線とは別体として配置されると共に、少なくとも一方が曲折されることにより互いに平行に延びる平行部分が形成された第１および第２の書込線と、
印加磁界によって磁化方向が変化する感磁層を有し、前記平行部分に配置された磁気抵抗効果素子と
を備え、
前記第１および第２の書込線の少なくとも一方が、折り返し部分と、この折り返し部分と両端の各々との間を結ぶ第１および第２の部分とを含むようにループ状に構成され、
前記平行部分に流れる書込電流によって生ずる磁界により前記感磁層の磁化方向が変化し、情報が書き込まれる
ことを特徴とする磁気メモリデバイス。 - 前記平行部分は、前記第１および第２の部分のうちのいずれか一方が矩形波状または台形波状に曲折されることにより形成されている
ことを特徴とする請求項１に記載の磁気メモリデバイス。 - 前記平行部分は、前記第１および第２の部分の双方が矩形波状または台形波状に曲折されることにより形成されている
ことを特徴とする請求項１に記載の磁気メモリデバイス。 - 前記第１の部分の曲折方向と前記第２の部分の曲折方向とが一致している
ことを特徴とする請求項３に記載の磁気メモリデバイス。 - 一対の前記磁気抵抗効果素子が１つの記憶セルを構成する
ことを特徴とする請求項２ないし請求項４のいずれか一項に記載の磁気メモリデバイス。 - 前記第１および第２の書込線がともにループ状であって、
前記第１および第２の書込線のいずれか一方が、前記第１および第２の部分がともに矩形波状または台形波状となり、かつ、前記第１の部分の曲折方向と前記第２の部分の曲折方向とが一致するように曲折されることにより、
一対の第１および第２の書込線において４つの平行部分が設けられ、
前記第１の部分に設けられた２つの平行部分に配置された一対の磁気抵抗効果素子が第１のグループに属する記憶セルを構成し、
前記第２の部分に設けられた２つの平行部分に配置された一対の磁気抵抗効果素子が第２のグループに属する記憶セルを構成している
ことを特徴とする請求項１に記載の磁気メモリデバイス。 - 前記第１および第２のグループのいずれに書込対象の記憶セルが属しているのかを示すアドレス情報と、書き込むべき書込情報とが入力され、前記アドレス情報および書込情報に基づき、前記第１および第２の書込線に供給する書込電流の方向を選択する書込用論理制御部
を備えたことを特徴とする請求項６に記載の磁気メモリデバイス。 - さらに、
前記第１および第２の書込線のうちループ形状をなす書込線の両端が接続され、 前記書込線における書込電流の方向を双方向に制御する電流方向制御部と、
前記書込線における書込電流の量を一定値に制御する電流量制御部とを含んで構成され、前記書込線に書込電流を供給する書込電流駆動回路
を備えたことを特徴とする請求項１ないし請求項７のいずれか一項に記載の磁気メモリデバイス。 - 前記第１および第２の書込線のうちループ形状をなす書込線の両端が接続され、前記書込線における書込電流の方向を双方向に制御する電流方向制御部と、前記書込線における書込電流の量を一定値に制御する電流量制御部とを含んで構成され、前記書込線に書込電流を供給する書込電流駆動回路
を備え、
前記書込用論理制御部において選択された前記第１および第２の書込線に供給する書込電流の方向が、電流方向を制御するための方向制御情報として前記電流方向制御部に出力され、前記電流方向制御部は、前記方向制御情報に基づいて書込線における書込電流の方向を制御する
ことを特徴とする請求項７に記載の磁気メモリデバイス。 - 前記電流方向制御部は、
前記書込線の両端に対応してそれぞれ設けられ、互いに反対の開閉状態となるように動作する第１および第２の電流スイッチ、からなる第１の差動スイッチ対と、
前記第１および第２の電流スイッチに対応してそれぞれ設けられ、互いに反対の開閉状態となるように動作する第３および第４の電流スイッチ、からなる第２の差動スイッチ対とを含み、
前記第１の差動スイッチ対は、前記書込線の両端のいずれか一方を書込電流の流入側として選択する機能を有し、前記第２の差動スイッチ対は、前記書込線の両端のうち他方を書込電流の流出側として選択する機能を有する
ことを特徴とする請求項８または請求項９に記載の磁気メモリデバイス。 - 前記電流方向制御部は、
前記第１の電流スイッチと前記第４の電流スイッチが同じ開閉状態となり、前記第２の電流スイッチと前記第３の電流スイッチが、前記第１および第４の電流スイッチとは反対の開閉状態となるように制御を行う差動制御手段を含む
ことを特徴とする請求項１０に記載の磁気メモリデバイス。 - 前記第１および第２の書込線に供給される書込電流により生ずる磁界は、書込対象の記憶セルにおいては互いに同一方向を向くように前記感磁層に印加される
ことを特徴とする請求項１ないし請求項１１のいずれか一項に記載の磁気メモリデバイス。 - 前記磁気抵抗効果素子は、前記平行部分のうち、前記平行部分と直交する方向にのみ磁界が生じる領域に配置される
ことを特徴とする請求項１２に記載の磁気メモリデバイス。 - さらに、前記磁気抵抗効果素子は前記感磁層を含む積層体を含んでおり、前記積層体の一方の面側には、前記積層面に沿った方向を軸方向とし、前記第１および第２の書込線の平行部分によって前記軸方向に沿って貫かれるように構成された環状磁性層が設けられている
ことを特徴とする請求項１ないし請求項１３のいずれか一項に記載の磁気メモリデバイス。 - 前記第１および第２の書込線に供給される書込電流により生ずる磁界は、大きさが相等しい
ことを特徴とする請求項１ないし請求項１４のいずれか一項に記載の磁気メモリデバイス。 - 読出電流を流す読出線と、互いに交差するように延びる第１および第２の書込線と、前記第１および第２の書込線に供給される書込電流により生ずる磁界によって磁化方向が変化する感磁層を有する磁気抵抗効果素子とを備えた磁気メモリデバイスの書込方法であって、
前記第１および第２の書込線を前記読出線とは別体とし、双方向に書込電流を流すことが可能なように構成すると共に、
前記第１および第２の書込線の少なくとも一方を、両端のそれぞれと折り返し部分との間を結ぶ第１および第２の部分を含むループ形状とし、さらに、
前記第１および第２の書込線の少なくとも一方を曲折しつつ互いに交差させて前記第１および第２の書込線が互いに平行に延びる平行部分を設け、
これらの平行部分に前記磁気抵抗効果素子を配置し、
前記平行部分における第１および第２の書込線に流れる書込電流が、ともに、書き込む情報に対応した第１および第２の方向のいずれか一方向を向くように、前記第１および第２の書込線に書込電流を供給し、
前記書込電流により生ずる磁界によって前記感磁層の磁化方向を変化させて情報を書き込むことを特徴とする磁気メモリデバイスの書込方法。 - 一対の前記平行部分のそれぞれに２つの磁気抵抗効果素子の各々を配置し、
前記第１および第２の書込線に対し、前記一対の平行部分の各々において方向が一致し、かつ、前記一対の平行部分の相互間では方向が反対向きとなるように書込電流を供給することにより、前記２つの磁気抵抗効果素子の各感磁層の磁化方向を互いに反平行となるように変化させ、
前記２つの磁気抵抗効果素子を１つの記憶セルとして情報を書き込む
ことを特徴とする請求項１６に記載の磁気メモリデバイスの書込方法。 - 前記第１および第２の書込線の双方をループ形状となすと共に、前記第１および第２の書込線のいずれか一方の前記第１および第２の部分を互いの曲折方向が一致するように矩形波状または台形波状に曲折し、一対の第１および第２の書込線において４つの平行部分を設け、
前記第１の部分に設けられた２つの平行部分に一対の磁気抵抗効果素子を配置することにより第１のグループに属する記憶セルを構成し、
前記第２の部分に設けられた２つの平行部分に一対の磁気抵抗効果素子を配置することにより第２のグループに属する記憶セルを構成し、
前記一対の第１および第２の書込線に対し、
前記第１および第２のグループに属する２つの記憶セルのうち書込対象の記憶セルでは、２つの平行部分の双方において第１の書込線と第２の書込線に同方向、しかも２つの平行部分相互間では逆方向に流れるように書込電流を供給すると共に、
他方の記憶セルでは、２つの平行部分の双方において、第１の書込線と第２の書込線に互いに逆方向に流れるように書込電流を供給することにより、
一方の記憶セルにおける一対の磁気抵抗効果素子においてのみ各感磁層の磁化方向を変化させ、選択的に情報を書き込む
ことを特徴とする請求項１７に記載の磁気メモリデバイスの書込方法。 - 前記第１および第２の書込線のうちループ形状をなす書込線に対し、
両端のいずれか一方を書込電流の流入側、他方を流出側として選択することにより、書込電流の方向を制御すると共に、この書込線上を一定の電流値で流れるように制御しつつ、書込電流を供給する
ことを特徴とする請求項１６ないし請求項１８のいずれか一項に記載の磁気メモリデバイスの書込方法。 - 前記第１および第２の書込線に書込電流を供給して、前記感磁層に対し互いに同一方向を向く磁界を印加することにより情報を書き込む
ことを特徴とする請求項１６ないし請求項１９のいずれか一項に記載の磁気メモリデバイスの書込方法。 - 前記感磁層に印加する各磁界の大きさを相等しくなるようにすることを特徴とする請求項２０に記載の磁気メモリデバイスの書込方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003092841A JP4248911B2 (ja) | 2003-03-28 | 2003-03-28 | 磁気メモリデバイスおよび磁気メモリデバイスの書込方法 |
| US10/550,201 US7230843B2 (en) | 2003-03-28 | 2004-03-26 | Magnetic memory device and writing method of the same |
| EP04723815A EP1617478A1 (en) | 2003-03-28 | 2004-03-26 | Magnetic memory device and magnetic memory device write method |
| PCT/JP2004/004357 WO2004088752A1 (ja) | 2003-03-28 | 2004-03-26 | 磁気メモリデバイスおよび磁気メモリデバイスの書込方法 |
| TW093108296A TWI259464B (en) | 2003-03-28 | 2004-03-26 | Magnetic memory device and the writing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003092841A JP4248911B2 (ja) | 2003-03-28 | 2003-03-28 | 磁気メモリデバイスおよび磁気メモリデバイスの書込方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004303306A true JP2004303306A (ja) | 2004-10-28 |
| JP2004303306A5 JP2004303306A5 (ja) | 2005-12-02 |
| JP4248911B2 JP4248911B2 (ja) | 2009-04-02 |
Family
ID=33127341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003092841A Expired - Fee Related JP4248911B2 (ja) | 2003-03-28 | 2003-03-28 | 磁気メモリデバイスおよび磁気メモリデバイスの書込方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7230843B2 (ja) |
| EP (1) | EP1617478A1 (ja) |
| JP (1) | JP4248911B2 (ja) |
| TW (1) | TWI259464B (ja) |
| WO (1) | WO2004088752A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015146395A (ja) * | 2014-02-03 | 2015-08-13 | 国立大学法人東北大学 | 磁気トンネル接合素子を備えた記憶装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4720067B2 (ja) * | 2003-01-24 | 2011-07-13 | Ｔｄｋ株式会社 | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 |
| US7372728B2 (en) * | 2004-06-16 | 2008-05-13 | Stmicroelectronics, Inc. | Magnetic random access memory array having bit/word lines for shared write select and read operations |
| JP4779608B2 (ja) * | 2005-11-30 | 2011-09-28 | Ｔｄｋ株式会社 | 磁気メモリ |
| JP2007214484A (ja) * | 2006-02-13 | 2007-08-23 | Tdk Corp | 磁気記憶装置 |
| KR101334184B1 (ko) * | 2007-11-08 | 2013-11-28 | 삼성전자주식회사 | 필드 프로그래머블 반도체 메모리장치 및 그프로그래밍방법 |
| US8488357B2 (en) | 2010-10-22 | 2013-07-16 | Magic Technologies, Inc. | Reference cell architectures for small memory array block activation |
| JP5337277B1 (ja) * | 2012-05-14 | 2013-11-06 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びメモリシステム |
| US10741226B2 (en) * | 2013-05-28 | 2020-08-11 | Fg Src Llc | Multi-processor computer architecture incorporating distributed multi-ported common memory modules |
| US9979649B2 (en) * | 2015-12-04 | 2018-05-22 | Wisconsin Alumin Research Foundation | High density content addressable memory |
| US10283561B2 (en) * | 2016-12-14 | 2019-05-07 | Regents Of The University Of Minnesota | Two-terminal spintronic devices |
| JP7365925B2 (ja) * | 2020-02-17 | 2023-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5732016A (en) * | 1996-07-02 | 1998-03-24 | Motorola | Memory cell structure in a magnetic random access memory and a method for fabricating thereof |
| JP2001273759A (ja) * | 2000-03-27 | 2001-10-05 | Sharp Corp | 磁気メモリセルと磁気メモリ装置 |
| JP2002289807A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 磁気メモリ装置および磁気抵抗効果素子 |
| US6590803B2 (en) | 2001-03-27 | 2003-07-08 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| US6611455B2 (en) | 2001-04-20 | 2003-08-26 | Canon Kabushiki Kaisha | Magnetic memory |
| JP3854818B2 (ja) * | 2001-04-20 | 2006-12-06 | キヤノン株式会社 | 磁気メモリ装置、磁気メモリ装置の製造方法、および情報機器 |
| JP2003132670A (ja) * | 2001-10-22 | 2003-05-09 | Canon Inc | 磁気メモリ装置 |
| JP3879518B2 (ja) * | 2002-01-21 | 2007-02-14 | ソニー株式会社 | 磁気記憶装置およびその製造方法 |
| JP4596230B2 (ja) * | 2002-09-13 | 2010-12-08 | Ｔｄｋ株式会社 | 磁気メモリデバイスおよびその製造方法 |
| JP4404182B2 (ja) * | 2002-09-25 | 2010-01-27 | Ｔｄｋ株式会社 | 磁気メモリデバイスおよびその読出方法 |
| US7173841B2 (en) * | 2004-12-03 | 2007-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic memory array |
-
2003
- 2003-03-28 JP JP2003092841A patent/JP4248911B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-26 WO PCT/JP2004/004357 patent/WO2004088752A1/ja active Application Filing
- 2004-03-26 TW TW093108296A patent/TWI259464B/zh not_active IP Right Cessation
- 2004-03-26 EP EP04723815A patent/EP1617478A1/en not_active Withdrawn
- 2004-03-26 US US10/550,201 patent/US7230843B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015146395A (ja) * | 2014-02-03 | 2015-08-13 | 国立大学法人東北大学 | 磁気トンネル接合素子を備えた記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI259464B (en) | 2006-08-01 |
| JP4248911B2 (ja) | 2009-04-02 |
| US20060098478A1 (en) | 2006-05-11 |
| WO2004088752A1 (ja) | 2004-10-14 |
| US7230843B2 (en) | 2007-06-12 |
| EP1617478A1 (en) | 2006-01-18 |
| TW200504750A (en) | 2005-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5077732B2 (ja) | 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法 | |
| JP4987616B2 (ja) | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ | |
| WO2012127722A1 (ja) | 磁気メモリ | |
| WO2008047536A1 (fr) | Cellule mémoire magnétique et mémoire vive magnétique | |
| JP4404182B2 (ja) | 磁気メモリデバイスおよびその読出方法 | |
| JP4365576B2 (ja) | 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法 | |
| JP2007087524A (ja) | 不揮発性半導体記憶装置 | |
| JP4248911B2 (ja) | 磁気メモリデバイスおよび磁気メモリデバイスの書込方法 | |
| JP4283011B2 (ja) | 磁気メモリデバイスおよびその読出方法 | |
| JP2008171862A (ja) | 磁気抵抗効果素子及びｍｒａｍ | |
| JP4419408B2 (ja) | 磁気抵抗効果素子および磁気メモリデバイス | |
| JP4365604B2 (ja) | 磁気メモリデバイスおよびセンスアンプ回路、ならびに磁気メモリデバイスの読出方法 | |
| JP4365591B2 (ja) | 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法 | |
| US7613034B2 (en) | Magnetic memory and method for reading-writing information from-to magnetic storage element | |
| JP4868431B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
| JP4492052B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
| JP4261959B2 (ja) | 磁気メモリデバイスおよび磁気メモリデバイスの読出方法 | |
| JP2007123455A (ja) | 半導体記憶装置 | |
| JP4492053B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
| WO2005062383A1 (ja) | 磁気メモリデバイス | |
| WO2005067052A1 (ja) | 磁気記憶セルおよび磁気メモリデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051019 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051019 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |