JP2009054788A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009054788A JP2009054788A JP2007219946A JP2007219946A JP2009054788A JP 2009054788 A JP2009054788 A JP 2009054788A JP 2007219946 A JP2007219946 A JP 2007219946A JP 2007219946 A JP2007219946 A JP 2007219946A JP 2009054788 A JP2009054788 A JP 2009054788A
- Authority
- JP
- Japan
- Prior art keywords
- data
- write current
- semiconductor device
- magnetoresistive
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
【解決手段】半導体装置は、主表面S1を有する基板SUBと、基板SUBの主表面S1から離間して配置され、データを記憶する記憶素子M1と、書き込み電流線DL<0>と、記憶素子M1にデータを書き込むためのデータ書き込み電流を書き込み電流線DL<0>に流し、基板SUBの主表面S1において形成される導通電極を有し、かつ記憶素子M1の下方に配置されるドライブトランジスタDLDTR0とを備える。
【選択図】図5
Description
図7を参照して、アクセストランジスタATRは、アクセストランジスタATRは、ドライブトランジスタDLDTR0とドライブトランジスタDLDTR2との間に配置される。
図8を参照して、このMRAMデバイスは、ドライブトランジスタDLDTR0およびDLDTR2の代わりにドライブトランジスタDLDTR11を備える。また、このMRAMデバイスは、ドライブトランジスタDLDTR1およびDLDTR3の代わりに図示しないドライブトランジスタDLDTR12を備える。ドライブトランジスタDLDTR12の構成はドライブトランジスタDLDTR11と同様であるため、ここでは詳細な説明を繰り返さない。
Claims (5)
- 主表面を有する基板と、
前記基板の主表面から離間して配置され、データを記憶する記憶素子と、
書き込み電流線と、
前記記憶素子にデータを書き込むためのデータ書き込み電流を前記書き込み電流線に流し、前記基板の主表面において形成される導通電極を有し、かつ前記記憶素子の下方に配置されるドライブトランジスタとを備える半導体装置。 - 前記記憶素子は、記憶データの論理レベルに対応する磁化方向に応じて電気抵抗値が変化する磁気抵抗素子であり、
前記ドライブトランジスタは、データ書き込み時、前記書き込み電流線に前記データ書き込み電流を流すことにより、前記磁気抵抗素子の磁化に作用するデータ書き込み磁場を発生する請求項1記載の半導体装置。 - 前記半導体装置は、
複数個の前記記憶素子と、
前記複数個の記憶素子の記憶データを読み出すための電流経路を形成するか否かを共通に切り替え、前記基板の主表面において形成される導通電極を有する選択トランジスタとを備え、
前記選択トランジスタおよび前記ドライブトランジスタは、前記複数個の記憶素子の下方に配置される請求項1記載の半導体装置。 - 前記半導体装置は、
行列状に配置された複数個の前記記憶素子と、
前記記憶素子の行ごとに設けられた複数本の前記書き込み電流線と、
前記記憶素子の列ごとに設けられ、対応の列における複数個の前記記憶素子のデータを読み出すための電流経路を形成するか否かを共通に切り替え、前記基板の主表面において形成される導通電極を有し、かつ前記記憶素子の所定行の下方に配置された複数個の前記選択トランジスタと、
前記書き込み電流線ごとに設けられ、前記記憶素子にデータを書き込むためのデータ書き込み電流を対応の前記書き込み電流線に流し、前記基板の主表面において形成される導通電極を有し、かつ前記所定行以外の前記記憶素子の行の下方に配置された複数個の前記ドライブトランジスタとを備える請求項3記載の半導体装置。 - 主表面を有する基板と、
行列状に配置され、各々が、記憶データの論理レベルに対応する磁化方向に応じて電気抵抗値が変化する複数個の磁気抵抗素子と、
各々が、前記複数個の磁気抵抗素子の行に対応して配置され、対応の前記磁気抵抗素子へ電流による誘起磁界を与える複数本の書き込み電流線と
前記複数個の磁気抵抗素子の列方向に並ぶ所定数の前記磁気抵抗素子ごとに設けられ、対応の前記所定数の磁気抵抗素子の前記記憶データを読み出すための電流経路を形成するか否かを切り替える複数個の選択トランジスタと、
前記複数本の書込み電流線の各々に対応して設けられ、対応の前記書込み電流線へ電流を供給するか否かを切り替える複数個のドライブトランジスタとを備え、
前記複数個の選択トランジスタは、前記行列状に配置された前記複数個の磁気抵抗素子の下層に行列状に配置され、前記複数個のドライブトランジスタは、前記行列状に配置された前記複数個の磁気抵抗素子の下層かつ前記選択トランジスタの行間に配置される半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007219946A JP2009054788A (ja) | 2007-08-27 | 2007-08-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007219946A JP2009054788A (ja) | 2007-08-27 | 2007-08-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009054788A true JP2009054788A (ja) | 2009-03-12 |
Family
ID=40505610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007219946A Pending JP2009054788A (ja) | 2007-08-27 | 2007-08-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009054788A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299575A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体記憶装置 |
JP2003228975A (ja) * | 2001-11-30 | 2003-08-15 | Toshiba Corp | 磁気記憶装置及びその製造方法 |
JP2003249629A (ja) * | 2001-12-21 | 2003-09-05 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2004193282A (ja) * | 2002-12-10 | 2004-07-08 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2004206796A (ja) * | 2002-12-25 | 2004-07-22 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法 |
-
2007
- 2007-08-27 JP JP2007219946A patent/JP2009054788A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299575A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体記憶装置 |
JP2003228975A (ja) * | 2001-11-30 | 2003-08-15 | Toshiba Corp | 磁気記憶装置及びその製造方法 |
JP2003249629A (ja) * | 2001-12-21 | 2003-09-05 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2004193282A (ja) * | 2002-12-10 | 2004-07-08 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2004206796A (ja) * | 2002-12-25 | 2004-07-22 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4780878B2 (ja) | 薄膜磁性体記憶装置 | |
US7394685B2 (en) | Nonvolatile memory device with write error suppressed in reading data | |
JP5019681B2 (ja) | 薄膜磁性体記憶装置 | |
JP5077732B2 (ja) | 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法 | |
JP3906212B2 (ja) | 磁気ランダムアクセスメモリ | |
JP5846124B2 (ja) | 半導体記憶装置 | |
US9818467B2 (en) | Semiconductor memory device | |
JP5518777B2 (ja) | 半導体記憶装置 | |
JP2001217398A (ja) | 強磁性トンネル接合素子を用いた記憶装置 | |
US8437181B2 (en) | Shared bit line SMT MRAM array with shunting transistors between the bit lines | |
JPWO2010095589A1 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ | |
JP2013026600A (ja) | 半導体装置及び磁気ランダムアクセスメモリ | |
JP4208500B2 (ja) | 薄膜磁性体記憶装置 | |
US7471549B2 (en) | Semiconductor memory device | |
JP2009176383A (ja) | 磁気型不揮発性半導体記憶装置 | |
JP2010027178A (ja) | 記憶装置 | |
JP2007213639A (ja) | 不揮発性半導体記憶装置 | |
JP2003257176A (ja) | 薄膜磁性体記憶装置 | |
JP2007123455A (ja) | 半導体記憶装置 | |
JP4150047B2 (ja) | 磁気記憶装置 | |
JP5147972B2 (ja) | 薄膜磁性体記憶装置 | |
JP2009054788A (ja) | 半導体装置 | |
JP5140859B2 (ja) | 半導体装置 | |
JP5300959B2 (ja) | 薄膜磁性体記憶装置 | |
JP4315703B2 (ja) | 薄膜磁性体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100602 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130604 |