JP2003233982A - 強磁性トンネル接合素子を用いた磁気記憶装置 - Google Patents
強磁性トンネル接合素子を用いた磁気記憶装置Info
- Publication number
- JP2003233982A JP2003233982A JP2002031986A JP2002031986A JP2003233982A JP 2003233982 A JP2003233982 A JP 2003233982A JP 2002031986 A JP2002031986 A JP 2002031986A JP 2002031986 A JP2002031986 A JP 2002031986A JP 2003233982 A JP2003233982 A JP 2003233982A
- Authority
- JP
- Japan
- Prior art keywords
- tunnel junction
- junction element
- ferromagnetic tunnel
- word line
- magnetic force
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 185
- 230000005294 ferromagnetic effect Effects 0.000 title claims abstract description 99
- 230000005415 magnetization Effects 0.000 claims abstract description 40
- 230000004888 barrier function Effects 0.000 claims abstract description 8
- 238000010030 laminating Methods 0.000 abstract description 2
- 230000005012 migration Effects 0.000 abstract 1
- 238000013508 migration Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 239000012212 insulator Substances 0.000 description 4
- 239000003302 ferromagnetic material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical group Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 235000014548 Rubus moluccanus Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 強磁性トンネル接合素子を用いた磁気記憶装
置のエレクトロマイグレーション耐性を向上させること
によって磁気記憶装置の故障を防止すること。 【解決手段】 本発明では、固定磁化層と自由磁化層と
をトンネル障壁層を介して積層することにより強磁性ト
ンネル接合素子を形成し、同強磁性トンネル接合素子の
固定磁化層の磁化方向に向けてワード線を配線するとと
もに、強磁性トンネル接合素子の固定磁化層の磁化方向
と直交する方向に向けてビット線を配線し、同ビット線
への通電方向を反転させることによって強磁性トンネル
接合素子に２つの異なる記憶状態を書込めるべく構成し
た強磁性トンネル接合素子を用いた磁気記憶装置におい
て、強磁性トンネル接合素子への書込みに際してワード
線への通電方向を固定磁化層の磁化方向と同一方向又は
反対方向に反転することにした。
置のエレクトロマイグレーション耐性を向上させること
によって磁気記憶装置の故障を防止すること。 【解決手段】 本発明では、固定磁化層と自由磁化層と
をトンネル障壁層を介して積層することにより強磁性ト
ンネル接合素子を形成し、同強磁性トンネル接合素子の
固定磁化層の磁化方向に向けてワード線を配線するとと
もに、強磁性トンネル接合素子の固定磁化層の磁化方向
と直交する方向に向けてビット線を配線し、同ビット線
への通電方向を反転させることによって強磁性トンネル
接合素子に２つの異なる記憶状態を書込めるべく構成し
た強磁性トンネル接合素子を用いた磁気記憶装置におい
て、強磁性トンネル接合素子への書込みに際してワード
線への通電方向を固定磁化層の磁化方向と同一方向又は
反対方向に反転することにした。
Description
【０００１】
【発明の属する技術分野】本発明は、強磁性トンネル接
合素子を用いた磁気記憶装置に関するものである。
合素子を用いた磁気記憶装置に関するものである。
【０００２】
【従来の技術】近年、コンピュータの記憶装置として
は、高速に書込みが可能で、書込み回数に制限がなく、
しかも、不揮発性のものが望まれている。
は、高速に書込みが可能で、書込み回数に制限がなく、
しかも、不揮発性のものが望まれている。
【０００３】そして、上記性能を有する記憶装置とし
て、強磁性トンネル接合素子を用いた磁気記憶装置が注
目されている。
て、強磁性トンネル接合素子を用いた磁気記憶装置が注
目されている。
【０００４】かかる強磁性トンネル接合素子は、２枚の
薄膜状の強磁性体を薄膜状の絶縁体を介して積層して構
成している。ここで、一方の強磁性体は、常に一定の方
向に向けて磁化されていることから固定磁化層と呼ばれ
る。また、もう一方の強磁性体は、強磁性トンネル接合
素子での記憶状態に応じて磁化方向を固定磁化層の磁化
方向と同一方向（平行方向）又は反対方向（反平行方
向）に反転させることから自由磁化層と呼ばれる。さら
に、絶縁体は、固定磁化層と自由磁化層との間に電圧を
印加すると電子が絶縁体をトンネルして電流を発生させ
ることからトンネル障壁層と呼ばれる。
薄膜状の強磁性体を薄膜状の絶縁体を介して積層して構
成している。ここで、一方の強磁性体は、常に一定の方
向に向けて磁化されていることから固定磁化層と呼ばれ
る。また、もう一方の強磁性体は、強磁性トンネル接合
素子での記憶状態に応じて磁化方向を固定磁化層の磁化
方向と同一方向（平行方向）又は反対方向（反平行方
向）に反転させることから自由磁化層と呼ばれる。さら
に、絶縁体は、固定磁化層と自由磁化層との間に電圧を
印加すると電子が絶縁体をトンネルして電流を発生させ
ることからトンネル障壁層と呼ばれる。
【０００５】そして、強磁性トンネル接合素子は、固定
磁化層の磁力の作用によって自由磁化層を固定磁化層の
磁化方向と同一方向に磁化した場合、或いは固定磁化層
の磁化方向と反対方向に磁化した場合の２つの異なる磁
化方向の状態を安定に保持し、これにより２つの異なる
磁化方向の状態を記憶する構造となっており、これら２
つの異なる磁化方向の状態を「０」又は「１」といった
２つの異なる記憶状態に対応させることによって２つの
異なる記憶状態を記憶可能としたものである。
磁化層の磁力の作用によって自由磁化層を固定磁化層の
磁化方向と同一方向に磁化した場合、或いは固定磁化層
の磁化方向と反対方向に磁化した場合の２つの異なる磁
化方向の状態を安定に保持し、これにより２つの異なる
磁化方向の状態を記憶する構造となっており、これら２
つの異なる磁化方向の状態を「０」又は「１」といった
２つの異なる記憶状態に対応させることによって２つの
異なる記憶状態を記憶可能としたものである。
【０００６】したがって、強磁性トンネル接合素子は、
外部から自由磁化層を固定磁化層の磁化方向と同一方向
又は反対方向に磁化させることによって２つの異なる記
憶状態を書込むことができるようになっている。尚、強
磁性トンネル接合素子に書込んだ記憶状態は、自由磁化
層の磁化方向に応じてトンネル障壁層でのトンネルコン
ダクタンスが異なるといった巨大磁気抵抗効果を利用し
て読み出すことができるようになっている。
外部から自由磁化層を固定磁化層の磁化方向と同一方向
又は反対方向に磁化させることによって２つの異なる記
憶状態を書込むことができるようになっている。尚、強
磁性トンネル接合素子に書込んだ記憶状態は、自由磁化
層の磁化方向に応じてトンネル障壁層でのトンネルコン
ダクタンスが異なるといった巨大磁気抵抗効果を利用し
て読み出すことができるようになっている。
【０００７】また、強磁性トンネル接合素子を用いた磁
気記憶装置は、半導体基板上に強磁性トンネル接合素子
の固定磁化層の磁化方向に向けて複数の第一の配線を形
成する一方、半導体基板上に強磁性トンネル接合素子の
固定磁化層の磁化方向と直交する方向に向けて複数の第
二の配線を形成し、これら格子状に設けた第一の配線と
第二の配線の各交差部に強磁性トンネル接合素子をそれ
ぞれ配設したものである。ここで、従来のＤＲＡＭやＳ
ＲＡＭ等の記憶装置に準拠して、第一の配線はワード線
と呼ばれ、第二の配線はビット線と呼ばれる。
気記憶装置は、半導体基板上に強磁性トンネル接合素子
の固定磁化層の磁化方向に向けて複数の第一の配線を形
成する一方、半導体基板上に強磁性トンネル接合素子の
固定磁化層の磁化方向と直交する方向に向けて複数の第
二の配線を形成し、これら格子状に設けた第一の配線と
第二の配線の各交差部に強磁性トンネル接合素子をそれ
ぞれ配設したものである。ここで、従来のＤＲＡＭやＳ
ＲＡＭ等の記憶装置に準拠して、第一の配線はワード線
と呼ばれ、第二の配線はビット線と呼ばれる。
【０００８】上記構成の強磁性トンネル接合素子を用い
た磁気記憶装置において、強磁性トンネル接合素子に記
憶を行う場合には、ワード線に通電することによって通
電方向に直交するワード線磁力を発生させるとともに、
ビット線にも通電することによって通電方向に直交する
ビット線磁力を発生させる。これにより、ワード線磁力
とビット線磁力との合成磁力が自由磁化層に作用し、自
由磁化層が固定磁化層の磁化方向と同一方向又は反対方
向に向けて磁化される。このようにして、自由磁化層に
２つの異なる磁化方向の状態のいずれかが発生し、かか
る自由磁化層での磁化方向の状態を固定磁化層の磁力の
作用で安定に保持することによって、強磁性トンネル接
合素子での記憶が行われる。
た磁気記憶装置において、強磁性トンネル接合素子に記
憶を行う場合には、ワード線に通電することによって通
電方向に直交するワード線磁力を発生させるとともに、
ビット線にも通電することによって通電方向に直交する
ビット線磁力を発生させる。これにより、ワード線磁力
とビット線磁力との合成磁力が自由磁化層に作用し、自
由磁化層が固定磁化層の磁化方向と同一方向又は反対方
向に向けて磁化される。このようにして、自由磁化層に
２つの異なる磁化方向の状態のいずれかが発生し、かか
る自由磁化層での磁化方向の状態を固定磁化層の磁力の
作用で安定に保持することによって、強磁性トンネル接
合素子での記憶が行われる。
【０００９】そして、従来においては、強磁性トンネル
接合素子に所望の記憶状態を書込むに際し、ワード線へ
の通電方向を常に一定方向に維持して常に一定方向のワ
ード線磁力を発生させ、そのままの状態でビット線への
通電方向だけを反転させることによってビット線磁力を
反転させ、これによりワード線磁力とビット線磁力との
合成磁力の磁化方向を変更し、かかる合成磁力が自由磁
化層に作用することで自由磁化層の磁化方向が反転さ
れ、これにより強磁性トンネル接合素子に所望の記憶状
態を書込むようにしていた。
接合素子に所望の記憶状態を書込むに際し、ワード線へ
の通電方向を常に一定方向に維持して常に一定方向のワ
ード線磁力を発生させ、そのままの状態でビット線への
通電方向だけを反転させることによってビット線磁力を
反転させ、これによりワード線磁力とビット線磁力との
合成磁力の磁化方向を変更し、かかる合成磁力が自由磁
化層に作用することで自由磁化層の磁化方向が反転さ
れ、これにより強磁性トンネル接合素子に所望の記憶状
態を書込むようにしていた。
【００１０】
【発明が解決しようとする課題】ところが、上記従来の
強磁性トンネル接合素子を用いた磁気記憶装置にあって
は、強磁性トンネル接合素子に所望の記憶状態を書込む
際に、ビット線への通電方向は反転するのに対して、ワ
ード線への通電方向は常に一定方向に維持していたた
め、強磁性トンネル接合素子への書込み時にワード線に
は常に一定方向に向けて電流が流れることになり、ワー
ド線とその周縁の半導体基板との間に常に一定の電位差
が生じていた。
強磁性トンネル接合素子を用いた磁気記憶装置にあって
は、強磁性トンネル接合素子に所望の記憶状態を書込む
際に、ビット線への通電方向は反転するのに対して、ワ
ード線への通電方向は常に一定方向に維持していたた
め、強磁性トンネル接合素子への書込み時にワード線に
は常に一定方向に向けて電流が流れることになり、ワー
ド線とその周縁の半導体基板との間に常に一定の電位差
が生じていた。
【００１１】しかも、磁気記憶装置ではワード線への通
電によって磁力を発生させる必要があることから、ワー
ド線に数10mAもの通電を行う必要があった。
電によって磁力を発生させる必要があることから、ワー
ド線に数10mAもの通電を行う必要があった。
【００１２】そのため、ワード線を流れる一定方向の電
流やワード線とその周縁との間に生じる一定の電位差に
起因してワード線を組成する金属が析出してしまうエレ
クトロマイグレーションが発生し、ワード線同士の短絡
やワード線自体の破断等が生じ、これによって磁気記憶
装置が故障するおそれがあった。
流やワード線とその周縁との間に生じる一定の電位差に
起因してワード線を組成する金属が析出してしまうエレ
クトロマイグレーションが発生し、ワード線同士の短絡
やワード線自体の破断等が生じ、これによって磁気記憶
装置が故障するおそれがあった。
【００１３】かかるエレクトロマイグレーションの発生
を未然に防止する方法としては、ワード線自体の線幅を
増大することによってワード線のエレクトロマイグレー
ション耐性を向上させることが考えられるが、ワード線
の線幅の増大により磁気記憶装置が大型化するといった
不具合が生じる。
を未然に防止する方法としては、ワード線自体の線幅を
増大することによってワード線のエレクトロマイグレー
ション耐性を向上させることが考えられるが、ワード線
の線幅の増大により磁気記憶装置が大型化するといった
不具合が生じる。
【００１４】そこで、本発明では、ワード線の線幅を増
大させることなくワード線のエレクトロマイグレーショ
ン耐性を向上させた磁気記憶装置を提供することを目的
とするものである。
大させることなくワード線のエレクトロマイグレーショ
ン耐性を向上させた磁気記憶装置を提供することを目的
とするものである。
【００１５】
【課題を解決するための手段】すなわち、本発明では、
固定磁化層と自由磁化層とをトンネル障壁層を介して積
層することにより強磁性トンネル接合素子を形成し、同
強磁性トンネル接合素子の固定磁化層の磁化方向に向け
てワード線を配線するとともに、強磁性トンネル接合素
子の固定磁化層の磁化方向と直交する方向に向けてビッ
ト線を配線し、同ビット線への通電方向を反転させるこ
とによって強磁性トンネル接合素子に２つの異なる記憶
状態を書込めるべく構成した強磁性トンネル接合素子を
用いた磁気記憶装置において、強磁性トンネル接合素子
への書込みに際してワード線への通電方向を固定磁化層
の磁化方向と同一方向又は反対方向に反転することにし
た。
固定磁化層と自由磁化層とをトンネル障壁層を介して積
層することにより強磁性トンネル接合素子を形成し、同
強磁性トンネル接合素子の固定磁化層の磁化方向に向け
てワード線を配線するとともに、強磁性トンネル接合素
子の固定磁化層の磁化方向と直交する方向に向けてビッ
ト線を配線し、同ビット線への通電方向を反転させるこ
とによって強磁性トンネル接合素子に２つの異なる記憶
状態を書込めるべく構成した強磁性トンネル接合素子を
用いた磁気記憶装置において、強磁性トンネル接合素子
への書込みに際してワード線への通電方向を固定磁化層
の磁化方向と同一方向又は反対方向に反転することにし
た。
【００１６】また、前記ワード線への通電方向の反転
は、強磁性トンネル接合素子への書込みごとに行うこと
にした。
は、強磁性トンネル接合素子への書込みごとに行うこと
にした。
【００１７】このように、強磁性トンネル接合素子への
書込みに際してビット線のみならずワード線への通電方
向をも反転することによって、ワード線への通電方向が
常に一定方向ではなく経時的に反転することになり、ワ
ード線を流れる電流が擬似的に交流化される。
書込みに際してビット線のみならずワード線への通電方
向をも反転することによって、ワード線への通電方向が
常に一定方向ではなく経時的に反転することになり、ワ
ード線を流れる電流が擬似的に交流化される。
【００１８】かかるワード線を流れる電流の交流化によ
って、ワード線とその周縁の半導体基板との間に生じる
電位差が経時的に逆転し、常に一定の電位差が生じるこ
とに起因するエレクトロマイグレーションの発生を未然
に防止することができ、ワード線の線幅を増大させて磁
気記憶装置を大型化することなくエレクトロマイグレー
ション耐性を向上させることができ、磁気記憶装置の故
障を防止して長寿命化を図ることができる。
って、ワード線とその周縁の半導体基板との間に生じる
電位差が経時的に逆転し、常に一定の電位差が生じるこ
とに起因するエレクトロマイグレーションの発生を未然
に防止することができ、ワード線の線幅を増大させて磁
気記憶装置を大型化することなくエレクトロマイグレー
ション耐性を向上させることができ、磁気記憶装置の故
障を防止して長寿命化を図ることができる。
【００１９】特に、強磁性トンネル接合素子への書込み
ごとにワード線への通電方向を反転した場合には、ワー
ド線とその周縁の半導体基板との間で一定の電位差が生
じる時間を可及的に短縮することができ、エレクトロマ
イグレーションの発生をより一層防止することができ、
エレクトロマイグレーション耐性をより一層向上させる
ことができる。
ごとにワード線への通電方向を反転した場合には、ワー
ド線とその周縁の半導体基板との間で一定の電位差が生
じる時間を可及的に短縮することができ、エレクトロマ
イグレーションの発生をより一層防止することができ、
エレクトロマイグレーション耐性をより一層向上させる
ことができる。
【００２０】
【発明の実施の形態】以下に、本発明の具体的な実施の
形態について図面を参照しながら説明する。
形態について図面を参照しながら説明する。
【００２１】本発明に係る磁気記憶装置１は、例えば
「０」又は「１」といった２つの異なる記憶状態を記憶
するための記憶素子として強磁性トンネル接合素子２を
用いたものである。
「０」又は「１」といった２つの異なる記憶状態を記憶
するための記憶素子として強磁性トンネル接合素子２を
用いたものである。
【００２２】まず、強磁性トンネル接合素子２の構造に
ついて説明すると、図１に示すように、強磁性トンネル
接合素子２は、薄膜状の固定磁化層３と薄膜状の自由磁
化層４とをトンネル障壁層５を介して積層したものであ
る。
ついて説明すると、図１に示すように、強磁性トンネル
接合素子２は、薄膜状の固定磁化層３と薄膜状の自由磁
化層４とをトンネル障壁層５を介して積層したものであ
る。
【００２３】ここで、固定磁化層３は、強磁性体（例え
ば、CoFe）からなり、常に一定の方向に向けて磁化され
ている。また、自由磁化層４は、強磁性体（例えば、Ni
Fe）からなり、固定磁化層３の磁化方向と同一方向（平
行方向）又は反対方向（反平行方向）に向けて磁化され
ている。さらに、トンネル障壁層５は、絶縁体（例え
ば、Al2O3）からなる。
ば、CoFe）からなり、常に一定の方向に向けて磁化され
ている。また、自由磁化層４は、強磁性体（例えば、Ni
Fe）からなり、固定磁化層３の磁化方向と同一方向（平
行方向）又は反対方向（反平行方向）に向けて磁化され
ている。さらに、トンネル障壁層５は、絶縁体（例え
ば、Al2O3）からなる。
【００２４】次に、強磁性トンネル接合素子２を用いた
磁気記憶装置１の構造について説明すると、図２に示す
ように、磁気記憶装置１は、半導体基板６に強磁性トン
ネル接合素子２の固定磁化層３の磁化方向に向けて複数
のワード線７を形成する一方、半導体基板６に強磁性ト
ンネル接合素子２の固定磁化層３の磁化方向と直交する
方向に向けて複数のビット線８を形成し、これら格子状
に形成されたワード線７とビット線８の各交差部分に強
磁性トンネル接合素子２をそれぞれ配設している。尚、
本説明では、磁気記憶装置１の構造のうちで強磁性トン
ネル接合素子２に記憶状態を書込むために必要な構造に
ついてだけ説明しており、強磁性トンネル接合素子２に
書込んだ記憶状態を読み出す構造については省略してい
る。
磁気記憶装置１の構造について説明すると、図２に示す
ように、磁気記憶装置１は、半導体基板６に強磁性トン
ネル接合素子２の固定磁化層３の磁化方向に向けて複数
のワード線７を形成する一方、半導体基板６に強磁性ト
ンネル接合素子２の固定磁化層３の磁化方向と直交する
方向に向けて複数のビット線８を形成し、これら格子状
に形成されたワード線７とビット線８の各交差部分に強
磁性トンネル接合素子２をそれぞれ配設している。尚、
本説明では、磁気記憶装置１の構造のうちで強磁性トン
ネル接合素子２に記憶状態を書込むために必要な構造に
ついてだけ説明しており、強磁性トンネル接合素子２に
書込んだ記憶状態を読み出す構造については省略してい
る。
【００２５】次に、上記構成の磁気記憶装置１の強磁性
トンネル接合素子２に２つの異なる記憶状態を書込む場
合の原理について説明する。ここでは、強磁性トンネル
接合素子２の自由磁化層４を固定磁化層３の磁化方向と
同一方向に磁化した場合が記憶状態「０」に対応し、強
磁性トンネル接合素子２の自由磁化層４を固定磁化層３
の磁化方向と反対方向に磁化した場合が記憶状態「１」
に対応するものとして説明する。尚、自由磁化層４の磁
化方向の状態と記憶状態との対応は上記と逆の関係とす
ることもできる。
トンネル接合素子２に２つの異なる記憶状態を書込む場
合の原理について説明する。ここでは、強磁性トンネル
接合素子２の自由磁化層４を固定磁化層３の磁化方向と
同一方向に磁化した場合が記憶状態「０」に対応し、強
磁性トンネル接合素子２の自由磁化層４を固定磁化層３
の磁化方向と反対方向に磁化した場合が記憶状態「１」
に対応するものとして説明する。尚、自由磁化層４の磁
化方向の状態と記憶状態との対応は上記と逆の関係とす
ることもできる。
【００２６】強磁性トンネル接合素子２に「０」又は
「１」のいずれかの記憶状態を書込むことは、換言すれ
ば、強磁性トンネル接合素子２の自由磁化層４を固定磁
化層３の磁化方向と同一方向又は反対方向に向けて磁化
することになる。
「１」のいずれかの記憶状態を書込むことは、換言すれ
ば、強磁性トンネル接合素子２の自由磁化層４を固定磁
化層３の磁化方向と同一方向又は反対方向に向けて磁化
することになる。
【００２７】そして、強磁性トンネル接合素子２の自由
磁化層４の磁化は、ワード線７に通電することによって
発生するワード線磁力９とビット線８に通電することに
よって発生するビット線磁力10との合成磁力11を自由磁
化層４に作用させることによって行う。
磁化層４の磁化は、ワード線７に通電することによって
発生するワード線磁力９とビット線８に通電することに
よって発生するビット線磁力10との合成磁力11を自由磁
化層４に作用させることによって行う。
【００２８】例えば、ワード線７に右側から左側へ向け
て通電を行うと強磁性トンネル接合素子２にワード線７
への通電方向に直交する前側から後側へ向けてワード線
磁力９が発生し、一方、ビット線８に後側から前側へ向
けて通電を行うと強磁性トンネル接合素子２にビット線
８への通電方向に直交する左側から右側へ向けてビット
線磁力10が発生し、図３に示すように、これらワード線
磁力９とビット線磁力10との合成である右斜め後向きの
合成磁力11が自由磁化層４に作用し、かかる合成磁力11
が固定磁化層３の磁力12によって自由磁化層４の内部で
固定磁化層３の磁化方向と同一方向に向けた磁力13とな
って安定に保持される。そして、前述したように、自由
磁化層４の磁化方向が固定磁化層３の磁化方向と同一方
向の場合には、強磁性トンネル接合素子２で記憶状態
「０」を記憶していることになる。
て通電を行うと強磁性トンネル接合素子２にワード線７
への通電方向に直交する前側から後側へ向けてワード線
磁力９が発生し、一方、ビット線８に後側から前側へ向
けて通電を行うと強磁性トンネル接合素子２にビット線
８への通電方向に直交する左側から右側へ向けてビット
線磁力10が発生し、図３に示すように、これらワード線
磁力９とビット線磁力10との合成である右斜め後向きの
合成磁力11が自由磁化層４に作用し、かかる合成磁力11
が固定磁化層３の磁力12によって自由磁化層４の内部で
固定磁化層３の磁化方向と同一方向に向けた磁力13とな
って安定に保持される。そして、前述したように、自由
磁化層４の磁化方向が固定磁化層３の磁化方向と同一方
向の場合には、強磁性トンネル接合素子２で記憶状態
「０」を記憶していることになる。
【００２９】これを、図４に示す記憶状態説明図を用い
て説明する。かかる記憶状態説明図は、ワード線磁力９
とビット線磁力10との合成磁力11の方向によって記憶状
態が「０」又は「１」のいずれになるかを示す説明図で
あり、同記憶状態説明図では、横軸がワード線磁力９の
大きさを示しており、ワード線７に右側から左側へ向け
て左向きの通電を行った場合を正方向とし、一方、縦軸
がビット線磁力10の大きさを示しており、ビット線８に
後側から前側へ向けて前向きの通電を行った場合を正方
向としており、合成磁力11が横軸よりも上方に向いてい
る場合には記憶状態が「０」となることを示し、一方、
合成磁力11が横軸よりも下方に向いている場合には記憶
状態が「１」となることを示している。尚、記憶状態説
明図において中心部分の４個の円弧で囲まれた略菱形状
の領域は非反転領域であり、合成磁力11が非反転領域内
に位置する場合には、合成磁力11が弱すぎて自由磁化層
４を有効に磁化することができない。
て説明する。かかる記憶状態説明図は、ワード線磁力９
とビット線磁力10との合成磁力11の方向によって記憶状
態が「０」又は「１」のいずれになるかを示す説明図で
あり、同記憶状態説明図では、横軸がワード線磁力９の
大きさを示しており、ワード線７に右側から左側へ向け
て左向きの通電を行った場合を正方向とし、一方、縦軸
がビット線磁力10の大きさを示しており、ビット線８に
後側から前側へ向けて前向きの通電を行った場合を正方
向としており、合成磁力11が横軸よりも上方に向いてい
る場合には記憶状態が「０」となることを示し、一方、
合成磁力11が横軸よりも下方に向いている場合には記憶
状態が「１」となることを示している。尚、記憶状態説
明図において中心部分の４個の円弧で囲まれた略菱形状
の領域は非反転領域であり、合成磁力11が非反転領域内
に位置する場合には、合成磁力11が弱すぎて自由磁化層
４を有効に磁化することができない。
【００３０】図４に示すように、ワード線７に右側から
左側へ向けて通電を行うとワード線磁力９の向きが正方
向となり、一方、ビット線８に後側から前側へ向けて通
電を行うとビット線磁力10の向きが正方向となり、これ
ら正方向のワード線磁力９と正方向のビット線磁力10と
で合成磁力11の向きが右上方向になるので、強磁性トン
ネル接合素子２での記憶状態は「０」となる。
左側へ向けて通電を行うとワード線磁力９の向きが正方
向となり、一方、ビット線８に後側から前側へ向けて通
電を行うとビット線磁力10の向きが正方向となり、これ
ら正方向のワード線磁力９と正方向のビット線磁力10と
で合成磁力11の向きが右上方向になるので、強磁性トン
ネル接合素子２での記憶状態は「０」となる。
【００３１】ここで、強磁性トンネル接合素子２に記憶
状態「０」を記憶するには、上述したように、正方向の
ワード線磁力９と正方向のビット線磁力10とで発生する
合成磁力11の向きが右上方向の場合（図４に示す場合）
に限られず、図５に示すように、負方向のワード線磁力
９と正方向のビット線磁力10とによって左上方向の合成
磁力11を発生させた場合でもよい。また、強磁性トンネ
ル接合素子２に記憶状態「１」を記憶するには、図６に
示すように、正方向のワード線磁力９と負方向のビット
線磁力10とによって右下方向の合成磁力11を発生させた
場合でもよく、また、図７に示すように、負方向のワー
ド線磁力９と負方向のビット線磁力10とによって左下方
向の合成磁力11を発生させた場合でもよい。
状態「０」を記憶するには、上述したように、正方向の
ワード線磁力９と正方向のビット線磁力10とで発生する
合成磁力11の向きが右上方向の場合（図４に示す場合）
に限られず、図５に示すように、負方向のワード線磁力
９と正方向のビット線磁力10とによって左上方向の合成
磁力11を発生させた場合でもよい。また、強磁性トンネ
ル接合素子２に記憶状態「１」を記憶するには、図６に
示すように、正方向のワード線磁力９と負方向のビット
線磁力10とによって右下方向の合成磁力11を発生させた
場合でもよく、また、図７に示すように、負方向のワー
ド線磁力９と負方向のビット線磁力10とによって左下方
向の合成磁力11を発生させた場合でもよい。
【００３２】そして、従来においては、強磁性トンネル
接合素子２に「０」又は「１」の記憶状態を書込むに際
し、ワード線７への通電方向を常に一定の正方向に維持
して常に一定方向のワード線磁力９を発生させ、そのま
まの状態でビット線８への通電方向だけを正方向又は負
方向に反転させることによってビット線磁力10を反転さ
せ、これによりワード線磁力９とビット線磁力10との合
成磁力11の磁化方向を変更していた。
接合素子２に「０」又は「１」の記憶状態を書込むに際
し、ワード線７への通電方向を常に一定の正方向に維持
して常に一定方向のワード線磁力９を発生させ、そのま
まの状態でビット線８への通電方向だけを正方向又は負
方向に反転させることによってビット線磁力10を反転さ
せ、これによりワード線磁力９とビット線磁力10との合
成磁力11の磁化方向を変更していた。
【００３３】すなわち、従来においては、強磁性トンネ
ル接合素子２に記憶状態「０」を記憶する場合には、図
４に示すように正方向のワード線磁力９と正方向のビッ
ト線磁力10とによって右上方向の合成磁力11を発生さ
せ、一方、強磁性トンネル接合素子２に記憶状態「１」
を記憶する場合には、図６に示すように正方向のワード
線磁力９と負方向のビット線磁力10とによって右下方向
の合成磁力11を発生させていた。
ル接合素子２に記憶状態「０」を記憶する場合には、図
４に示すように正方向のワード線磁力９と正方向のビッ
ト線磁力10とによって右上方向の合成磁力11を発生さ
せ、一方、強磁性トンネル接合素子２に記憶状態「１」
を記憶する場合には、図６に示すように正方向のワード
線磁力９と負方向のビット線磁力10とによって右下方向
の合成磁力11を発生させていた。
【００３４】そのため、従来においては、強磁性トンネ
ル接合素子２への書込み時にワード線７には常に数10mA
もの電流が正方向に向けて流れ続けることになり、ワー
ド線７とその周縁の半導体基板６との間には常に一定の
電位差が生じており、これにより、ワード線７にエレク
トロマイグレーションが発生して、ワード線７同士の短
絡やワード線７自体の破断等が生じ、磁気記憶装置１が
故障するおそれがあった。
ル接合素子２への書込み時にワード線７には常に数10mA
もの電流が正方向に向けて流れ続けることになり、ワー
ド線７とその周縁の半導体基板６との間には常に一定の
電位差が生じており、これにより、ワード線７にエレク
トロマイグレーションが発生して、ワード線７同士の短
絡やワード線７自体の破断等が生じ、磁気記憶装置１が
故障するおそれがあった。
【００３５】そこで、本発明では、強磁性トンネル接合
素子２への書込みに際してワード線７への通電方向を固
定磁化層３の磁化方向と同一方向と反対方向とに反転す
るようにした。
素子２への書込みに際してワード線７への通電方向を固
定磁化層３の磁化方向と同一方向と反対方向とに反転す
るようにした。
【００３６】すなわち、強磁性トンネル接合素子２に記
憶状態「０」を記憶する場合には、図４に示すように正
方向のワード線磁力９と正方向のビット線磁力10とによ
って右上方向の合成磁力11を発生させることとし、一
方、強磁性トンネル接合素子２に記憶状態「１」を記憶
する場合には、図７に示すように負方向のワード線磁力
９と負方向のビット線磁力10とによって左下方向の合成
磁力11を発生させることとした。
憶状態「０」を記憶する場合には、図４に示すように正
方向のワード線磁力９と正方向のビット線磁力10とによ
って右上方向の合成磁力11を発生させることとし、一
方、強磁性トンネル接合素子２に記憶状態「１」を記憶
する場合には、図７に示すように負方向のワード線磁力
９と負方向のビット線磁力10とによって左下方向の合成
磁力11を発生させることとした。
【００３７】強磁性トンネル接合素子２への書込みに際
してワード線７への通電方向を固定磁化層３の磁化方向
と同一方向と反対方向とに反転する方法としては、上記
組合わせ（図４に示した状態と図７に示した状態との組
合わせ）に限られず、強磁性トンネル接合素子２に記憶
状態「０」を記憶する場合には、図５に示すように負方
向のワード線磁力９と正方向のビット線磁力10とによっ
て左上方向の合成磁力11を発生させることとし、一方、
強磁性トンネル接合素子２に記憶状態「１」を記憶する
場合には、図６に示すように正方向のワード線磁力９と
負方向のビット線磁力10とによって右下方向の合成磁力
11を発生させることとしてもよい。
してワード線７への通電方向を固定磁化層３の磁化方向
と同一方向と反対方向とに反転する方法としては、上記
組合わせ（図４に示した状態と図７に示した状態との組
合わせ）に限られず、強磁性トンネル接合素子２に記憶
状態「０」を記憶する場合には、図５に示すように負方
向のワード線磁力９と正方向のビット線磁力10とによっ
て左上方向の合成磁力11を発生させることとし、一方、
強磁性トンネル接合素子２に記憶状態「１」を記憶する
場合には、図６に示すように正方向のワード線磁力９と
負方向のビット線磁力10とによって右下方向の合成磁力
11を発生させることとしてもよい。
【００３８】また、上記２つのワード線７の通電方向の
反転方法では、強磁性トンネル接合素子２に記憶する記
憶状態が「０」であるか「１」であるかに応じてワード
線７への通電方向を反転させているが、これに限られ
ず、強磁性トンネル接合素子２への書込みを行うたびに
ワード線７への通電方向を反転させるようにしてもよ
い。
反転方法では、強磁性トンネル接合素子２に記憶する記
憶状態が「０」であるか「１」であるかに応じてワード
線７への通電方向を反転させているが、これに限られ
ず、強磁性トンネル接合素子２への書込みを行うたびに
ワード線７への通電方向を反転させるようにしてもよ
い。
【００３９】すなわち、最初に強磁性トンネル接合素子
２に記憶状態「０」を記憶する場合には、図４に示すよ
うに正方向のワード線磁力９と正方向のビット線磁力10
とによって右上方向の合成磁力11を発生させ、次に続け
て強磁性トンネル接合素子２に記憶状態「０」を記憶す
る場合には、図５に示すように負方向のワード線磁力９
と正方向のビット線磁力10とによって左上方向の合成磁
力11を発生させ、さらに続けて強磁性トンネル接合素子
２に記憶状態「０」を記憶する場合には、再び図４に示
すように正方向のワード線磁力９と正方向のビット線磁
力10とによって右上方向の合成磁力11を発生させるよう
にしてもよい。
２に記憶状態「０」を記憶する場合には、図４に示すよ
うに正方向のワード線磁力９と正方向のビット線磁力10
とによって右上方向の合成磁力11を発生させ、次に続け
て強磁性トンネル接合素子２に記憶状態「０」を記憶す
る場合には、図５に示すように負方向のワード線磁力９
と正方向のビット線磁力10とによって左上方向の合成磁
力11を発生させ、さらに続けて強磁性トンネル接合素子
２に記憶状態「０」を記憶する場合には、再び図４に示
すように正方向のワード線磁力９と正方向のビット線磁
力10とによって右上方向の合成磁力11を発生させるよう
にしてもよい。
【００４０】これは、強磁性トンネル接合素子２に連続
して記憶状態「１」を記憶する場合でも同様であり、具
体的には、最初に強磁性トンネル接合素子２に記憶状態
「１」を記憶する場合には、図６に示すように正方向の
ワード線磁力９と負方向のビット線磁力10とによって右
下方向の合成磁力11を発生させ、次に続けて強磁性トン
ネル接合素子２に記憶状態「１」を記憶する場合には、
図７に示すように負方向のワード線磁力９と負方向のビ
ット線磁力10とによって左下方向の合成磁力11を発生さ
せ、さらに続けて強磁性トンネル接合素子２に記憶状態
「１」を記憶する場合には、再び図６に示すように正方
向のワード線磁力９と負方向のビット線磁力10とによっ
て右下方向の合成磁力11を発生させるようにする。
して記憶状態「１」を記憶する場合でも同様であり、具
体的には、最初に強磁性トンネル接合素子２に記憶状態
「１」を記憶する場合には、図６に示すように正方向の
ワード線磁力９と負方向のビット線磁力10とによって右
下方向の合成磁力11を発生させ、次に続けて強磁性トン
ネル接合素子２に記憶状態「１」を記憶する場合には、
図７に示すように負方向のワード線磁力９と負方向のビ
ット線磁力10とによって左下方向の合成磁力11を発生さ
せ、さらに続けて強磁性トンネル接合素子２に記憶状態
「１」を記憶する場合には、再び図６に示すように正方
向のワード線磁力９と負方向のビット線磁力10とによっ
て右下方向の合成磁力11を発生させるようにする。
【００４１】このように、強磁性トンネル接合素子２へ
の書込みに際してワード線７への通電方向を固定磁化層
３の磁化方向と同一方向又は反対方向に反転することに
よって、ワード線７への通電方向が常に一定方向ではな
く経時的に反転することになり、ワード線７を流れる電
流が擬似的に交流化され、ワード線７とその周縁の半導
体基板６との間に生じる電位差が経時的に逆転し、これ
により常に一定の電位差が生じることに起因するエレク
トロマイグレーションの発生を未然に防止することがで
き、したがって、ワード線７の線幅を増大させて磁気記
憶装置１を大型化することなくエレクトロマイグレーシ
ョン耐性を向上させることができ、磁気記憶装置１の故
障を防止して長寿命化を図ることができる。
の書込みに際してワード線７への通電方向を固定磁化層
３の磁化方向と同一方向又は反対方向に反転することに
よって、ワード線７への通電方向が常に一定方向ではな
く経時的に反転することになり、ワード線７を流れる電
流が擬似的に交流化され、ワード線７とその周縁の半導
体基板６との間に生じる電位差が経時的に逆転し、これ
により常に一定の電位差が生じることに起因するエレク
トロマイグレーションの発生を未然に防止することがで
き、したがって、ワード線７の線幅を増大させて磁気記
憶装置１を大型化することなくエレクトロマイグレーシ
ョン耐性を向上させることができ、磁気記憶装置１の故
障を防止して長寿命化を図ることができる。
【００４２】特に、強磁性トンネル接合素子２への書込
みを行うたびにワード線７への通電方向を反転した場合
には、ワード線７とその周縁の半導体基板６との間で一
定の電位差が生じる時間を可及的に短縮することがで
き、エレクトロマイグレーションの発生をより一層防止
することができ、エレクトロマイグレーション耐性をよ
り一層向上させることができる。
みを行うたびにワード線７への通電方向を反転した場合
には、ワード線７とその周縁の半導体基板６との間で一
定の電位差が生じる時間を可及的に短縮することがで
き、エレクトロマイグレーションの発生をより一層防止
することができ、エレクトロマイグレーション耐性をよ
り一層向上させることができる。
【００４３】次に、上記したようにワード線磁力９とビ
ット線磁力10の磁化方向を変更するための回路について
説明する。ワード線磁力９とビット線磁力10の磁化方向
を変更するには、ワード線７やビット線８への通電方向
を反転してやればよく、そのための回路を図８に示す。
ット線磁力10の磁化方向を変更するための回路について
説明する。ワード線磁力９とビット線磁力10の磁化方向
を変更するには、ワード線７やビット線８への通電方向
を反転してやればよく、そのための回路を図８に示す。
【００４４】図８に示すように、ワード線７の左端に電
源VDDに接続したＰ型ＦＥＴ14とグランドGNDに接続した
Ｎ型ＦＥＴ15とを接続するとともに、ワード線７の右端
に電源VDDに接続したＰ型ＦＥＴ16とグランドGNDに接続
したＮ型ＦＥＴ17とを接続し、一方、ビット線８の後端
に電源VDDに接続したＰ型ＦＥＴ18とグランドGNDに接続
したＮ型ＦＥＴ19とを接続するとともに、ビット線８の
前端に電源VDDに接続したＰ型ＦＥＴ20とグランドGNDに
接続したＮ型ＦＥＴ21とを接続し、これらのＰ型ＦＥＴ
14,16,18,20のゲート電極22,24,26,28とＮ型ＦＥＴ15,1
7,19,21のゲート電極23,25,27,29に制御回路30を接続し
て、Ｐ型ＦＥＴ14,16,18,20とＮ型ＦＥＴ15,17,19,21と
がスイッチングトランジスタとして機能するようにして
いる。
源VDDに接続したＰ型ＦＥＴ14とグランドGNDに接続した
Ｎ型ＦＥＴ15とを接続するとともに、ワード線７の右端
に電源VDDに接続したＰ型ＦＥＴ16とグランドGNDに接続
したＮ型ＦＥＴ17とを接続し、一方、ビット線８の後端
に電源VDDに接続したＰ型ＦＥＴ18とグランドGNDに接続
したＮ型ＦＥＴ19とを接続するとともに、ビット線８の
前端に電源VDDに接続したＰ型ＦＥＴ20とグランドGNDに
接続したＮ型ＦＥＴ21とを接続し、これらのＰ型ＦＥＴ
14,16,18,20のゲート電極22,24,26,28とＮ型ＦＥＴ15,1
7,19,21のゲート電極23,25,27,29に制御回路30を接続し
て、Ｐ型ＦＥＴ14,16,18,20とＮ型ＦＥＴ15,17,19,21と
がスイッチングトランジスタとして機能するようにして
いる。
【００４５】そして、制御回路30から各ゲート電極22〜
29に制御信号31〜38を入力することによって、Ｐ型ＦＥ
Ｔ14,16,18,20とＮ型ＦＥＴ15,17,19,21とを選択的にス
イッチングすることによってワード線７やビット線８へ
の通電方向を反転するようにしている。
29に制御信号31〜38を入力することによって、Ｐ型ＦＥ
Ｔ14,16,18,20とＮ型ＦＥＴ15,17,19,21とを選択的にス
イッチングすることによってワード線７やビット線８へ
の通電方向を反転するようにしている。
【００４６】具体的には、制御回路30からＰ型ＦＥＴ14
のゲート電極22とＮ型ＦＥＴ17のゲート電極25に制御信
号31,34を入力することによってＰ型ＦＥＴ14とＮ型Ｆ
ＥＴ17とをＯＮ状態とするとともに、Ｎ型ＦＥＴ15のゲ
ート電極23とＰ型ＦＥＴ16のゲート電極24に制御信号3
2,33を入力することによってＮ型ＦＥＴ15とＰ型ＦＥＴ
16とをＯＦＦ状態とすると、ワード線７の左端が電源VD
Dと接続されるとともに、ワード線７の右端がグランドG
NDに接続され、これにより、ワード線７に左端から右端
へ向けて右方向に通電される。一方、制御回路30によっ
てＰ型ＦＥＴ14とＮ型ＦＥＴ17とをＯＦＦ状態とすると
ともに、Ｎ型ＦＥＴ15とＰ型ＦＥＴ16とをＯＮ状態とす
ると、ワード線７の左端がグランドGNDと接続されると
ともに、ワード線７の右端が電源VDDに接続され、これ
により、ワード線７に右端から左端へ向けて左方向に通
電される。
のゲート電極22とＮ型ＦＥＴ17のゲート電極25に制御信
号31,34を入力することによってＰ型ＦＥＴ14とＮ型Ｆ
ＥＴ17とをＯＮ状態とするとともに、Ｎ型ＦＥＴ15のゲ
ート電極23とＰ型ＦＥＴ16のゲート電極24に制御信号3
2,33を入力することによってＮ型ＦＥＴ15とＰ型ＦＥＴ
16とをＯＦＦ状態とすると、ワード線７の左端が電源VD
Dと接続されるとともに、ワード線７の右端がグランドG
NDに接続され、これにより、ワード線７に左端から右端
へ向けて右方向に通電される。一方、制御回路30によっ
てＰ型ＦＥＴ14とＮ型ＦＥＴ17とをＯＦＦ状態とすると
ともに、Ｎ型ＦＥＴ15とＰ型ＦＥＴ16とをＯＮ状態とす
ると、ワード線７の左端がグランドGNDと接続されると
ともに、ワード線７の右端が電源VDDに接続され、これ
により、ワード線７に右端から左端へ向けて左方向に通
電される。
【００４７】また、制御回路30からＰ型ＦＥＴ18のゲー
ト電極26とＮ型ＦＥＴ21のゲート電極29に制御信号35,3
8を入力することによってＰ型ＦＥＴ18とＮ型ＦＥＴ21
とをＯＮ状態とするとともに、Ｎ型ＦＥＴ19のゲート電
極2 7とＰ型ＦＥＴ20のゲート電極28に制御信号36,37を
入力することによってＮ型ＦＥＴ19とＰ型ＦＥＴ20とを
ＯＦＦ状態とすると、ビット線８の後端が電源VDDと接
続されるとともに、ビット線８の前端がグランドGNDに
接続され、これにより、ビット線８に後端から前端へ向
けて前方向に通電される。一方、制御回路30によってＰ
型ＦＥＴ18とＮ型ＦＥＴ21とをＯＦＦ状態とするととも
に、Ｎ型ＦＥＴ19とＰ型ＦＥＴ20とをＯＮ状態とする
と、ビット線８の後端がグランドGNDと接続されるとと
もに、ビット線８の前端が電源VDDに接続され、これに
より、ビット線８に前端から後端へ向けて後方向に通電
される。
ト電極26とＮ型ＦＥＴ21のゲート電極29に制御信号35,3
8を入力することによってＰ型ＦＥＴ18とＮ型ＦＥＴ21
とをＯＮ状態とするとともに、Ｎ型ＦＥＴ19のゲート電
極2 7とＰ型ＦＥＴ20のゲート電極28に制御信号36,37を
入力することによってＮ型ＦＥＴ19とＰ型ＦＥＴ20とを
ＯＦＦ状態とすると、ビット線８の後端が電源VDDと接
続されるとともに、ビット線８の前端がグランドGNDに
接続され、これにより、ビット線８に後端から前端へ向
けて前方向に通電される。一方、制御回路30によってＰ
型ＦＥＴ18とＮ型ＦＥＴ21とをＯＦＦ状態とするととも
に、Ｎ型ＦＥＴ19とＰ型ＦＥＴ20とをＯＮ状態とする
と、ビット線８の後端がグランドGNDと接続されるとと
もに、ビット線８の前端が電源VDDに接続され、これに
より、ビット線８に前端から後端へ向けて後方向に通電
される。
【００４８】次に、制御回路30の一例を図９に示す。こ
の制御回路30は、強磁性トンネル接合素子２に記憶する
記憶状態が「０」であるか「１」であるかに応じてビッ
ト線８とともにワード線７への通電方向を反転させる回
路である。
の制御回路30は、強磁性トンネル接合素子２に記憶する
記憶状態が「０」であるか「１」であるかに応じてビッ
ト線８とともにワード線７への通電方向を反転させる回
路である。
【００４９】図９では、各強磁性トンネル接合素子２の
格納位置を示すロウアドレス（RowAddress）信号39とコ
ラムアドレス（Column Address）信号40とをそれぞれロ
ウアドレスデコーダ41とコラムアドレスデコーダ42でデ
コードしてアドレスデコード信号43,44を生成し、一
方、強磁性トンネル接合素子２に記憶するインプットデ
ータ45（Input Data）から２個のインバータ素子46,47
を用いてインプットデータ45そのものを表すトゥルー
（True）信号48とインプットデータ45を反転させたフォ
ールス（False）信号49を生成し、これらアドレスデコ
ード信号43,44とトゥルー信号48とフォールス信号49と
の組合せからナンド素子50〜53とアンド素子54〜57とを
用いて制御信号31〜38を生成するようにしている。図
中、58はライトイネーブル（Write Enable）信号であ
る。
格納位置を示すロウアドレス（RowAddress）信号39とコ
ラムアドレス（Column Address）信号40とをそれぞれロ
ウアドレスデコーダ41とコラムアドレスデコーダ42でデ
コードしてアドレスデコード信号43,44を生成し、一
方、強磁性トンネル接合素子２に記憶するインプットデ
ータ45（Input Data）から２個のインバータ素子46,47
を用いてインプットデータ45そのものを表すトゥルー
（True）信号48とインプットデータ45を反転させたフォ
ールス（False）信号49を生成し、これらアドレスデコ
ード信号43,44とトゥルー信号48とフォールス信号49と
の組合せからナンド素子50〜53とアンド素子54〜57とを
用いて制御信号31〜38を生成するようにしている。図
中、58はライトイネーブル（Write Enable）信号であ
る。
【００５０】そして、ロウアドレス信号39とコラムアド
レス信号40とによって特定の強磁性トンネル接合素子２
が指定され、ライトイネーブル信号58がアクティブ（こ
こでは「１」とする。）となると、ロウアドレスデコー
ダ41とコラムアドレスデコーダ42によってアドレスデコ
ード信号43,44がアクティブ（ここでは「１」とす
る。）となる。
レス信号40とによって特定の強磁性トンネル接合素子２
が指定され、ライトイネーブル信号58がアクティブ（こ
こでは「１」とする。）となると、ロウアドレスデコー
ダ41とコラムアドレスデコーダ42によってアドレスデコ
ード信号43,44がアクティブ（ここでは「１」とす
る。）となる。
【００５１】その時に、インプットデータ45が「０」の
場合には、トゥルー信号48は２個のインバータ素子46,4
7によって「０」となり、フォールス信号49はインバー
タ素子46によって「１」となり、これにより、制御信号
31がナンド素子50によって「１」となってＰ型ＦＥＴ14
をＯＦＦ状態とするとともに、制御信号32がアンド素子
54によって「１」となってＮ型ＦＥＴ15をＯＮ状態とす
る一方、制御信号33がナンド素子51によって「０」とな
ってＰ型ＦＥＴ16をＯＮ状態とするとともに、制御信号
34がアンド素子55によって「０」となってＮ型ＦＥＴ17
をＯＦＦ状態とし、したがって、ワード線７の左端がグ
ランドGNDに接続されるとともに、ワード線７の右端が
電源VDDに接続され、これにより、ワード線７に右端か
ら左端に向けて左向きに通電される。ビット線８への通
電も上記と同様にして行われる。
場合には、トゥルー信号48は２個のインバータ素子46,4
7によって「０」となり、フォールス信号49はインバー
タ素子46によって「１」となり、これにより、制御信号
31がナンド素子50によって「１」となってＰ型ＦＥＴ14
をＯＦＦ状態とするとともに、制御信号32がアンド素子
54によって「１」となってＮ型ＦＥＴ15をＯＮ状態とす
る一方、制御信号33がナンド素子51によって「０」とな
ってＰ型ＦＥＴ16をＯＮ状態とするとともに、制御信号
34がアンド素子55によって「０」となってＮ型ＦＥＴ17
をＯＦＦ状態とし、したがって、ワード線７の左端がグ
ランドGNDに接続されるとともに、ワード線７の右端が
電源VDDに接続され、これにより、ワード線７に右端か
ら左端に向けて左向きに通電される。ビット線８への通
電も上記と同様にして行われる。
【００５２】上述した図９に示す回路の動作をタイミン
グチャートで示すと図10に示すようになる。尚、図10で
は、ワード線７に左向きに通電される場合を「０」、ワ
ード線７右向きに通電される場合を「１」、ビット線８
に前向きに通電される場合を「０」、ビット線８に後向
きに通電される場合を「１」としている。
グチャートで示すと図10に示すようになる。尚、図10で
は、ワード線７に左向きに通電される場合を「０」、ワ
ード線７右向きに通電される場合を「１」、ビット線８
に前向きに通電される場合を「０」、ビット線８に後向
きに通電される場合を「１」としている。
【００５３】図10に示すように、インプットデータ45が
「０」の場合には、トゥルー信号48が「０」となり、フ
ォールス信号49が「１」となり、その状態で、ライトイ
ネーブル信号58がアクティブ（ここでは、「１」とす
る。）となると、有効なロウアドレス信号39とコラムア
ドレス信号40とによって指定された特定の強磁性トンネ
ル接合素子２のワード線７に左向きに通電されるととも
に、ビット線８に後向きに通電される。
「０」の場合には、トゥルー信号48が「０」となり、フ
ォールス信号49が「１」となり、その状態で、ライトイ
ネーブル信号58がアクティブ（ここでは、「１」とす
る。）となると、有効なロウアドレス信号39とコラムア
ドレス信号40とによって指定された特定の強磁性トンネ
ル接合素子２のワード線７に左向きに通電されるととも
に、ビット線８に後向きに通電される。
【００５４】次に、インプットデータ45が「０」から
「１」に反転した場合には、トゥルー信号48が「１」と
なり、フォールス信号49が「０」となり、その状態で、
ライトイネーブル信号58がアクティブ（ここでは、
「１」とする。）となると、有効なロウアドレス信号39
とコラムアドレス信号40とによって指定された特定の強
磁性トンネル接合素子２のワード線７への通電方向が左
向きから右向きに反転されるとともに、ビット線８への
通電方向が後向きから前向きに反転される。
「１」に反転した場合には、トゥルー信号48が「１」と
なり、フォールス信号49が「０」となり、その状態で、
ライトイネーブル信号58がアクティブ（ここでは、
「１」とする。）となると、有効なロウアドレス信号39
とコラムアドレス信号40とによって指定された特定の強
磁性トンネル接合素子２のワード線７への通電方向が左
向きから右向きに反転されるとともに、ビット線８への
通電方向が後向きから前向きに反転される。
【００５５】このようにして、強磁性トンネル接合素子
２に記憶する記憶状態が「０」であるか「１」であるか
に応じてビット線８とともにワード線７への通電方向を
も反転するようにしている。
２に記憶する記憶状態が「０」であるか「１」であるか
に応じてビット線８とともにワード線７への通電方向を
も反転するようにしている。
【００５６】尚、制御回路30を適宜設計することによ
り、強磁性トンネル接合素子２への書込みごとにワード
線７への通電方向を反転させることや、連続した複数回
の書込み後にワード線７への通電方向を反転させること
や、所定時間ごとにワード線７への通電方向を反転させ
ることもでき、さらには、１回の書込みの間にワード線
７への通電方向を反転させることもできる。
り、強磁性トンネル接合素子２への書込みごとにワード
線７への通電方向を反転させることや、連続した複数回
の書込み後にワード線７への通電方向を反転させること
や、所定時間ごとにワード線７への通電方向を反転させ
ることもでき、さらには、１回の書込みの間にワード線
７への通電方向を反転させることもできる。
【００５７】
【発明の効果】本発明は、以上に説明したような形態で
実施され、以下に記載されるような効果を奏する。
実施され、以下に記載されるような効果を奏する。
【００５８】すなわち、本発明では、強磁性トンネル接
合素子への書込みに際してワード線への通電方向を固定
磁化層の磁化方向と同一方向又は反対方向に反転するこ
とにしているため、ワード線への通電方向が常に一定方
向ではなく経時的に反転することになり、ワード線を流
れる電流が擬似的に交流化され、ワード線とその周縁の
半導体基板との間に生じる電位差が経時的に逆転し、こ
れにより常に一定の電位差が生じることに起因するエレ
クトロマイグレーションの発生を未然に防止することが
でき、したがって、ワード線の線幅を増大させて磁気記
憶装置を大型化することなくエレクトロマイグレーショ
ン耐性を向上させることができ、磁気記憶装置の故障を
防止して長寿命化を図ることができる。
合素子への書込みに際してワード線への通電方向を固定
磁化層の磁化方向と同一方向又は反対方向に反転するこ
とにしているため、ワード線への通電方向が常に一定方
向ではなく経時的に反転することになり、ワード線を流
れる電流が擬似的に交流化され、ワード線とその周縁の
半導体基板との間に生じる電位差が経時的に逆転し、こ
れにより常に一定の電位差が生じることに起因するエレ
クトロマイグレーションの発生を未然に防止することが
でき、したがって、ワード線の線幅を増大させて磁気記
憶装置を大型化することなくエレクトロマイグレーショ
ン耐性を向上させることができ、磁気記憶装置の故障を
防止して長寿命化を図ることができる。
【００５９】特に、強磁性トンネル接合素子への書込み
ごとにワード線への通電方向を反転した場合には、ワー
ド線とその周縁の半導体基板との間で一定の電位差が生
じる時間を可及的に短縮することができ、エレクトロマ
イグレーションの発生をより一層防止することができ、
エレクトロマイグレーション耐性をより一層向上させる
ことができる。
ごとにワード線への通電方向を反転した場合には、ワー
ド線とその周縁の半導体基板との間で一定の電位差が生
じる時間を可及的に短縮することができ、エレクトロマ
イグレーションの発生をより一層防止することができ、
エレクトロマイグレーション耐性をより一層向上させる
ことができる。
【図１】強磁性トンネル接合素子を示す説明図。
【図２】強磁性トンネル接合素子を用いた磁気記憶装置
を示す説明図。
を示す説明図。
【図３】強磁性トンネル接合素子の記憶状態を示す説明
図。
図。
【図４】記憶状態説明図（合成磁力が右上方向を向いて
いる場合）。
いる場合）。
【図５】記憶状態説明図（合成磁力が左上方向を向いて
いる場合）。
いる場合）。
【図６】記憶状態説明図（合成磁力が右下方向を向いて
いる場合）。
いる場合）。
【図７】記憶状態説明図（合成磁力が左下方向を向いて
いる場合）。
いる場合）。
【図８】ワード線やビット線への通電方向を反転する回
路を示す回路図。
路を示す回路図。
【図９】制御回路を示す回路図。
【図１０】強磁性トンネル接合素子への書込み時のフロ
ーチャート。
ーチャート。
１ 磁気記憶装置
２ 強磁性トンネル接合素子
３ 固定磁化層
４ 自由磁化層
５ トンネル障壁層
６ 半導体基板
７ ワード線
８ ビット線
９ ワード線磁力
10 ビット線磁力
11 合成磁力
14,16,18,20 Ｐ型ＦＥＴ
15,17,19,21 Ｎ型ＦＥＴ
30 制御回路
31〜38 制御信号
39 ロウアドレス信号
40 コラムアドレス信号
41 ロウアドレスデコーダ
42 コラムアドレスデコーダ
43,44 アドレスデコード信号
45 インプットデータ
46,47 インバータ素子
48 トゥルー信号
49 フォールス信号
50〜53 ナンド素子
54〜57 アンド素子
58 ライトイネーブル信号
フロントページの続き
(72)発明者 岡崎 信道
東京都品川区北品川６丁目７番35号 ソニ
ー株式会社内
Ｆターム(参考） 5F083 FZ10 GA21 LA12 LA16
Claims (2)
- 【請求項１】 固定磁化層と自由磁化層とをトンネル障
壁層を介して積層することにより強磁性トンネル接合素
子を形成し、同強磁性トンネル接合素子の固定磁化層の
磁化方向に向けてワード線を配線するとともに、強磁性
トンネル接合素子の固定磁化層の磁化方向と直交する方
向に向けてビット線を配線し、同ビット線への通電方向
を反転させることによって強磁性トンネル接合素子に２
つの異なる記憶状態を書込めるべく構成した強磁性トン
ネル接合素子を用いた磁気記憶装置において、 強磁性トンネル接合素子への書込みに際してワード線へ
の通電方向を固定磁化層の磁化方向と同一方向又は反対
方向に反転することを特徴とする強磁性トンネル接合素
子を用いた磁気記憶装置。 - 【請求項２】 前記ワード線への通電方向の反転は、強
磁性トンネル接合素子への書込みごとに行うことを特徴
とする請求項１記載の強磁性トンネル接合素子を用いた
磁気記憶装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002031986A JP3778100B2 (ja) | 2002-02-08 | 2002-02-08 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
| EP03706934A EP1484766B1 (en) | 2002-02-08 | 2003-02-07 | Magnetic storage unit using ferromagnetic tunnel junction element |
| US10/503,658 US7020010B2 (en) | 2002-02-08 | 2003-02-07 | Magnetic storage apparatus using ferromagnetic tunnel junction devices |
| KR1020047012253A KR100951189B1 (ko) | 2002-02-08 | 2003-02-07 | 강자성터널 접합소자를 이용한 자기기억장치 |
| CN038079186A CN1714402B (zh) | 2002-02-08 | 2003-02-07 | 使用铁磁隧道结器件的磁存储装置 |
| PCT/JP2003/001348 WO2003067601A1 (fr) | 2002-02-08 | 2003-02-07 | Unite de stockage magnetique utilisant un element de jonction a effet tunnel ferromagnetique |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002031986A JP3778100B2 (ja) | 2002-02-08 | 2002-02-08 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003233982A true JP2003233982A (ja) | 2003-08-22 |
| JP3778100B2 JP3778100B2 (ja) | 2006-05-24 |
Family
ID=27677951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002031986A Expired - Lifetime JP3778100B2 (ja) | 2002-02-08 | 2002-02-08 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7020010B2 (ja) |
| EP (1) | EP1484766B1 (ja) |
| JP (1) | JP3778100B2 (ja) |
| KR (1) | KR100951189B1 (ja) |
| CN (1) | CN1714402B (ja) |
| WO (1) | WO2003067601A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004047411B3 (de) * | 2004-09-28 | 2006-05-11 | Funktionale Materialien Rostock E.V. | Magnetisches Speicherschichtsystem |
| US7486550B2 (en) * | 2006-06-06 | 2009-02-03 | Micron Technology, Inc. | Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell |
| US7999338B2 (en) * | 2009-07-13 | 2011-08-16 | Seagate Technology Llc | Magnetic stack having reference layers with orthogonal magnetization orientation directions |
| KR101040851B1 (ko) | 2010-03-23 | 2011-06-14 | 삼성모바일디스플레이주식회사 | 터치 스크린 패널 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6365286B1 (en) * | 1998-09-11 | 2002-04-02 | Kabushiki Kaisha Toshiba | Magnetic element, magnetic memory device, magnetoresistance effect head, and magnetic storage system |
| DE10032278C1 (de) * | 2000-07-03 | 2001-11-29 | Infineon Technologies Ag | Verfahren zur Verhinderung von Elektromigration in einem MRAM |
| US6236590B1 (en) * | 2000-07-21 | 2001-05-22 | Hewlett-Packard Company | Optimal write conductors layout for improved performance in MRAM |
| TW584976B (en) * | 2000-11-09 | 2004-04-21 | Sanyo Electric Co | Magnetic memory device |
| JP3920564B2 (ja) * | 2000-12-25 | 2007-05-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| JP2003007982A (ja) * | 2001-06-22 | 2003-01-10 | Nec Corp | 磁気記憶装置及び磁気記憶装置の設計方法 |
| US6888742B1 (en) * | 2002-08-28 | 2005-05-03 | Grandis, Inc. | Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element |
-
2002
- 2002-02-08 JP JP2002031986A patent/JP3778100B2/ja not_active Expired - Lifetime
-
2003
- 2003-02-07 KR KR1020047012253A patent/KR100951189B1/ko not_active IP Right Cessation
- 2003-02-07 US US10/503,658 patent/US7020010B2/en not_active Expired - Fee Related
- 2003-02-07 WO PCT/JP2003/001348 patent/WO2003067601A1/ja active Application Filing
- 2003-02-07 CN CN038079186A patent/CN1714402B/zh not_active Expired - Fee Related
- 2003-02-07 EP EP03706934A patent/EP1484766B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1714402B (zh) | 2012-05-23 |
| EP1484766B1 (en) | 2011-06-01 |
| WO2003067601A1 (fr) | 2003-08-14 |
| JP3778100B2 (ja) | 2006-05-24 |
| CN1714402A (zh) | 2005-12-28 |
| US20050105347A1 (en) | 2005-05-19 |
| US7020010B2 (en) | 2006-03-28 |
| EP1484766A4 (en) | 2008-12-10 |
| WO2003067601A8 (fr) | 2004-09-16 |
| EP1484766A1 (en) | 2004-12-08 |
| KR100951189B1 (ko) | 2010-04-06 |
| KR20040079992A (ko) | 2004-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8144509B2 (en) | Write operation for spin transfer torque magnetoresistive random access memory with reduced bit cell size | |
| JP4682585B2 (ja) | 記憶素子及びメモリ | |
| JP2004297049A (ja) | 磁気ランダムアクセスメモリ | |
| JP2009158877A (ja) | 磁気メモリセル及びランダムアクセスメモリ | |
| JP2007294762A (ja) | 磁気メモリセル及びランダムアクセスメモリ | |
| JP2007287193A (ja) | 磁気記憶装置 | |
| JP5137405B2 (ja) | 磁気メモリ素子及び磁気メモリ装置 | |
| JP5160724B2 (ja) | メモリ | |
| JP2007087524A (ja) | 不揮発性半導体記憶装置 | |
| JP3736483B2 (ja) | 強磁性トンネル接合素子を用いた磁気記憶装置 | |
| JP2009176383A (ja) | 磁気型不揮発性半導体記憶装置 | |
| JP4262969B2 (ja) | 薄膜磁性体記憶装置 | |
| US7206223B1 (en) | MRAM memory with residual write field reset | |
| JP3884399B2 (ja) | 磁気記憶装置 | |
| JP2010027178A (ja) | 記憶装置 | |
| JP3778100B2 (ja) | 強磁性トンネル接合素子を用いた磁気記憶装置 | |
| US20150109846A1 (en) | Memory apparatus and memory device | |
| KR100862322B1 (ko) | 자기 메모리 장치 및 그 기록 제어 방법 | |
| JP6288643B2 (ja) | 不揮発性ラッチ回路 | |
| JP4655936B2 (ja) | 半導体記憶装置及び半導体記憶装置のデータ書き込み方法 | |
| JP5140859B2 (ja) | 半導体装置 | |
| JP5486048B2 (ja) | 磁気メモリセル及びランダムアクセスメモリ | |
| JP2006508484A (ja) | 逐次プログラム式ｍｒａｍ用電流経路変更方式 | |
| JP2009054788A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |