WO2003039007A1

WO2003039007A1 - Convertisseur n/a et circuit d'amplification de sortie

Info

Publication number: WO2003039007A1
Application number: PCT/JP2002/011014
Authority: WO
Inventors: Kazunobu Ohkuri; Toshihiko Masuda
Original assignee: Sony Corporation
Priority date: 2001-10-29
Filing date: 2002-10-23
Publication date: 2003-05-08
Also published as: EP1441447A1; DE60234625D1; EP1441447B1; EP1441447A4; KR20040049824A; US20040051654A1; US7221297B2; JP2003133959A; JP3772970B2

Description

明細 ^;

DZ A変換器および出力増幅回路技術分野

この発明は、例えばデジタルオーディォ信号用として好適な DZA変換器およびデジタル信号処理装置、デジタル信号処理方法に関する。背景技術

従来から、 D/A変換器として、デジタル信号のデジタル値に応じたパルス幅のパルス幅変調（PWM (P u 1 s e W i d t h M o d u 1 a t i o n) ) 信号を出力するパルス幅変調信号出力回路を用いるものが知られている。そして、この種の DZA変換器では、 PWMによつて、再生信号（再生信号とは DZA変換によって得られるべきアナログ信号を意味するものとする。以下同じ）成分の高調波歪が発生することが知られている（参考文献 1 ； Karsten Nielsen： "A Review and Comparison of Pulse Width Modulat ion (PWM) Method For Analog and Digital Input Switching Power

Amplifiers" , 102^nd AES convent ion 1997 March 22-25 Preprint) 。

上記の高調波歪を除去する方法の一例としては、参考文献 2 (特開平 2 - 2 000 1 2号公報（特公平 8 - 2 866 7号公報） ) に記載されている DZ A変換器が知られている。

この参考文献 2に記載の DZA変換器は、第 1 0図に示すような構成を備える。すなわち、入力端 1を通じて入力された、例えば 24ビットの入力デジ夕ルオーディオ信号 D iは、そのまま減算回路 2に供給されると共に、歪補正成分生成回路 3に供給される。

歪補正成分生成回路 3は、後述する P WM回路 5で発生する再生信号成分の高調波歪に対応する歪補正成分 D nを生成し、生成した歪補正成分 D nを減算回路 2に供給して、入力デジタル信号 D iから減算する。減算回路 2の代わりに加算回路を設け、歪補正成分生成回路 3からの歪補正成分 D nを反転させて前記加算回路に供給する構成としてもよい。減算回路 2からのデジタルオーディオ信号（2 4ビット）は、厶∑ 変調回路 4に供給され、ビット数を落としつつ、量子化ノイズを高域側に追いやる処理が行なわれる。例えば、 Δ Σ変調回路 4では、減算回路 2からの 2 4ビットのデジタルオーディオ信号に対して 3次のノイズシェービングを行なって、 3〜 8ビットのデジタル信号を出力する。この Δ Σ変調回路 4の出力デジタル信号は、 D / A変換部を構成する P WM回路 5に供給される。 P WM回路 5では、受け取った 3〜8ピットのデジタル信号のデジタル値に応じたパルス幅の P WM信号を出力する。

P WM回路 5は、これに入力されるデジタル信号のビット数に応じた数のパルス幅の P WM信号を出力する。例えば、受け取ったデジタル信号が 3ビットであれば、 P WM回路 5は、そのデジタル値に応じた 7種類のパルス幅の P WM信号を出力する。両側変調 P WM信号の場合の例を、第 3図に示す。前述もしたように、 P WM回路 5では、再生信号成分の高調波歪が発生し、特に、 2次高調波歪が一番大きくなるという特性を持っている。

歪補正成分生成回路 3では、 P WM回路 5で発生する前記高調波歪に対応する補正成分 D nを生成し、その補正成分 D nを、予め、入力デジタル信号 D iから減算しておく。すると、 P WM回路 5で発生する前記高調波歪は、予め、減算されている補正成分 D nと相殺されて、 P WM 回路 5からは、高調波歪が除去された P WM信号が得られる。

この P WM回路 5からの P WM信号は、 ¼えば、 D級アンプからなるパワーアンプ（出力増幅回路）を通じてスピーカに供給されて、音響再生される。 D級アンプは、スイッチング素子からなるアンプであり、スィツチング素子は.、 P WM信号によってスィツチング駆動される。上述した参考文献 1に記載されている式によれば、両側変調 P WM信号出力において、前記再生信号成分の高調波歪の位相特性は入力信号周波数に依存しない記述となっている。

しかしながら、後述するように、発明者等は、前記高調波歪成分の位相特性が、規格化周波数 =再生信号周波数/サンプリング周波数で定義される規格化周波数に依存しており、第 1 0図の従来の D / A変換器の構成においては、規格化周波数が低ければ、ある程度の補正効果が得られるが、規格化周波数が高くなつたときには、逆に歪成分を強めてしまうおそれがあることを確かめた。

特に、デジタルオーディォ信号を上述したように D ZA変換した結果の P WM信号を、 D級アンプを介してスピーカに供給して、音響再生する場合においては、 D級アンプでは、一般にスイッチングデバイスを高電圧で動作させ、大きな電流出力が要求されるため、スイッチング周波数（サンプリング周波数）を高くとることが難しい。

このため、 P WM信号により D級アンプを駆動するような場合には、サンプリング周波数は低くする必要があるため、可聴帯域信号（再生信号）の規格化周波数は高くなり、第 1 0図に示した従来の回路による補正方法では、高調波歪についての歪補正を効果的に行なうことができない。この発明は、以上の点にかんがみ、規格化周波数が高い場合であっても、歪を良好に除去できるようにした D / A変換器およびデジタル信号処理装置を提供することを目的とする。発明の開示

上記課題を解決するために、この発明による D Z A変換器は、入力されるデジタル信号のデジタル値に応じたパルス幅のパルス幅変調信号を出力するパルス幅変調信号出力回路と、

入力デジタル信号から、少なくとも前記パルス幅変調信号出力回路で発生する歪成分に対応する補正成分を生成する補正成分生成回路と、前記パルス幅変調信号出力回路の前段側に設けられ、前記補正成分生成回路で生成された前記補正成分を、前記入力デジタル信号から減算する減算回路と、

前記入力デジタル信号の振幅位相特性を、前記パルス幅変調信号出力回路において前記歪成分と前記補正成分との位相差が逆相となるように補正する位相補正回路と、

を備えることを特徴とする。

上述の構成のこの発明によれば、入力デジタル信号の振幅位相特性が補正されて、規格化周波数に関係なく、パルス幅変調出力回路で発生する歪成分と、補正成分生成回路で生成された捕正成分との位相差が逆相となるようにされるので、規格化周波数が高い場合であっても、歪分は良好に除去される。図面の簡単な説明

第 1図は、この発明による D Z A変換器の実施の形態の構成例を示す図である。第 2図は、第 1図の一部回路の具体例を示す図である。

第 3図は、 D ZA変換部を構成する P WM回路の出力信号を説明するための図である。

第 4図は、この発明による D /A変換器の出力を、従来例と比較するためのスぺクトル図である。

第 5図は、入力信号周波数（再生信号周波数）に対する 2次高調波歪強度の特性を示す図である。

第 6図は、この発明を説明するために用いる計算機シミュレ一ションのための構成を示す図である。

第 7図は、第 6図のシミュレーション結果としての位相特性を示す図である。

第 8図は、この発明の他の実施の形態の構成例を示す図である。第 9図は、この発明の他の実施の形態の構成例を示す図である。第 1 0図は、従来の D ZA変換器の一例を示す図である。発明を実施するための最良の形態

以下、この発明によるデジタル信号処理装置および D Z A変換器の実施の形態を、図を参照しながら説明する。

第 1図は、この発明による実施の形態の D Z A変換器のブロック図である。この実施の形態は、前述した第 1 0図の例にこの発明を適用した場合であり、第 1 0図の例と同一部分には同一符号を付してある。

この第 1図の例においては、入力端 1を通じて入力された、例えば 2 4ビットの入力デジタルオーディォ信号 D iは、位相捕正回路 1 0に供給されると共に、歪補正成分生成回路 3に供給される。

位相補正回路 1 0は、入力デジタルオーディォ信号 D iの振幅位相特性を、 P WM回路 5で発生する入力デジタルオーディオ信号 D i の再生信号の高調波歪成分と、歪補正成分生成回路 3で生成された補正成分とが、規格化周波数に関係なくほぼ一致するように補正する。すなわち、位相補正回路 1 0の伝達関数 H aを、そのような関係を満足するようなものとする。そして、位相補正回路 1 0は、振幅位相特性を.補正したデジ夕ルオーディオ信号 D cを、減算回路 2に供給する。

歪補正成分生成回路 3は、前述したように、 P WM回路 5で発生する再生信号成分の高調波歪に対応する歪補正成分 D nを生成し、生成した歪補正成分 D nを減算回路 2に供給する。

減算回路 2では、位相補正回路 1 0からのデジタル信号 D cから、歪補正成分生成回路 3からの歪補正成分 D nを減算する。減算回路 2の代わりに加算回路を設け、歪補正成分生成回路 3からの歪補正成分 D nを反転させて前記加算回路に供給する構成としても等価である。

減算回路 2からのデジタルオーディオ信号（2 4ビット）は、第 1 0 図の例と同様に、 Δ Σ 変調回路 4を通じて P WM回路 5に供給されるすなわち、第 1図の構成は、第 1 0図の例の構成とは、位相補正回路 1 0が入力端 1と減算回路 2との間に設けられる点が異なるのみで、その他は第 1 0図の例の構成と同様である。

第 2図は、 P WM回路 5で発生する再生信号の 2次高調波歪を除去する場合の位相補正回路 1 0および歪補正成分生成回路 3の具体的構成例を示すものである。

すなわち、この例においては、位相補正回路 1 0は、入力デジタルォ —ディォ信号 D iの 1サンプル分の遅延回路 1 1からなる。

したがって、この例の場合の位相補正回路 1 0の伝達関数 H aは、

H a = Z - ¹

である。なお、 Z ¹は 1サンプル遅延を Z関数で表したものである。歪補正成分生成回路 3は、掛け算器 3 1と、アンプ 32と、 1サンプル遅延回路 3 3および 3 5と、減算回路 34および 36とからなる。掛け算器 3 1では、入力デジタルオーディオ信号 D iを 2乗し、その結果を、アンプ 3 2を通じて 1サンプル遅延回路 3 3および減算回路 34に供給する。

減算回路 34では、掛け算器 3 1の出力から、 1サンプル遅延回路 3 3の出力を減算し、その減算結果を 1サンプル遅延回路 3 5および減算回路 3 6に供給する。減算回路 3 6では、減算回路 34の出力から、 1 サンプル遅延回路 3 5の出力を減算し、その減算結果として歪補正成分 Dnを得る。そして、この歪補正成分 Dnを減算回路 2に供給する。この歪補正成分生成回路 3の伝達関数 H eは、

H e = α - X ² · ( 1一 Ζ-丄） ²

となる。は定数、 Xは入力デジタル信号の値、 Ζ—¹は 1サンプル遅延を Ζ関数で表したものである。

PWM回路 5は、前述したように、これに入力されるデジタル信号のデジ夕ル値に応じたパルス幅の P WM信号を出力する。この？ WM回路 5から出力される PWM信号として、 3ビット 7値の両側変調 PWM信号の例を第 3図に示す。 PWM回路 5では、再生信号成分の高調波歪が発生し、特に 2次高調波歪が一番大きくなるという特性を有する。

以上説明したような第 1図、第 2図の構成によれば、 PWM回路 5で発生する再生信号成分の 2次高調波歪を、規格化周波数が高いときにも十分に抑圧することができる。第 4図に、信号周波数 1 0. 5 kHzのオーディオ信号をサンプリング周波数 76 8 kHzでデジタル信号としたものを、 DZA変換した場合のスペクトルを示す。この第 4図は計算機シミュレーションにより求めたものである。なお、 △∑変調回路 4 としては、入力デ一夕は 2 4ビット、出力データは 6ビットで、 3次のノイズシェービングを行なうものを用いた。

この第 4図において、実線で示すものは補正なしの場合の D Z A変換出力のスペクトルである。また、点線で示すものは第 1 0図に示した従来例の場合の D / A変換出力のスペクトルである。さらに、一点鎖線で示すものは、この発明による第 1図、第 2図の例の場合の D / A変換出力のスぺクトルである。

この第 4図に示すように、このシミュレ一ションの場合のような規格化周波数が高い状態では、第 1 0図に示した従来例の場合には、 2次歪の低減量は小さく、大きく残留してしまうことがわかる。そして、この発明による第 1図、第 2図の例の場合には、 2次歪は低減されて、殆ど除去されていることがわかる。

次に、第 5図に、上記と同じ条件で計算機シミュレーションにより求めた、入力信号周波数（再生信号周波数）に対する 2次高調波歪強度の特性のグラフを示す。ただし、第 5図において、横軸は規格化周波数、縦軸は再生信号周波数成分に対するその 2次高調波のスぺクトル強度比を示す。

この第 5図のグラフによれば、第 1 0図に示した従来例の場合にも 2 次歪低減の効果はあるが、この発明による第 1図、第 2図の例の場合の効果が極めて大きいことがわかる。また、規格化周波数が高くなると、第 1 0図に示した従来例の場合には、 2次高調波成分を強めてしまっているが、この発明による第 1図、第 2図の例の場合には、規格化周波数が高くなつても 2次歪が低減されている。

また、第 5図のグラフ中には、 △∑変調回路 4の出力の特性も示したが、この発明による第 1図、第 2図の例の場合の P WM回路 5の出力は、この △∑変調回路 4の出力に近いものとなっており、 P WM回路 5で発生する 2次高調波歪がほぼ完全に除去されていることがわかる。次に、この発明による方式と、第 1 0図に示した従来例の方式とが、効果の点で上述のような差を生じる理由について考察する。

発明者は、入力デジタル信号について P WM回路 5における P WMによって生じる 2次歪と、第 1図の例の位相補正回路 1 0を通る経路のデジ夕ル信号について P WM回路 5にお.ける P WMによって生じる 2次歪と、歪補正成分生成回路 3により生成された歪補正成分が、 P WM回路 5において P WMされた信号成分とについて、位相特性を計算機シミュレ一シヨンにより求めた。

第 6図は、その計算機シミュレ一ションのための構成を示す図であるすなわち、第 6図においては、第 1図の構成に加えて、入力端 1からの入力デジタル信号 D i と、位相補正回路 1 0からのデジタル信号 D cとを切り換えて、減算回路 2に供給するようにする切換スィッチ 2 1を設けると共に、歪補正成分生成回路 3と減算回路 2との間に開閉スィッチ 2 2を設ける。

そして、この第 6図において、上述の 3つの経路についての 2次歪の位相特性を演算した。すなわち、スィッチ 2 1を入力端 1からの入力デジ夕ル信号 D iを選択する接点 aに接続すると共に、スィッチ 2 2をォフとして、入力デジタル信号 D iについて P WM回路 5における P WM によって生じる 2次歪の位相特性を演算する（第 6図の経路①）。

また、スィッチ 2 1を、位相補正回路 1 0からの位相補正されたデジタル信号 D cを選択する接点 bに接続すると共に、スィッチ 2 2をオフとして、位相補正されたデジタル信号 D cについて P WM回路 5における P WMによって生じる 2次歪の位相特性を演算する（第 6図の経路 ②）。また、スィッチ 2 1を、遊端 cに接続すると共に、スィッチ 2 2をォンとして、歪補正成分生成回路 3からの歪補正成分 D nについて P WM 回路 5における P WMによる信号の位相特性を演算する（第 6図の経路 ③）

以上の 3経路による解析結果を第 7図に示す。第 7図において、 ①は, 経路①における入力デジタル信号 D iについて、シミュレ一ションにより求めた P WMによる 2次歪成分の位相特性、 ②は、経路②における位相補正回路 1 0からのデジタル信号 D cについて、シミュレ一ションにより求めた P WMによる 2次歪成分の位相特性、 ③は、経路③における歪補正成分生成回路 3からの歪補正成分 D nが P WMされた信号について、シミュレーションにより求めた位相特性を、それぞれ示す。

シミュレーションは、サンプリング周波数を 1とした規格化周波数を用いている。そして、入力デジタル信号 D i としてはサンプル数 8 1 9 2個の正弦波データを用い、 Δ Σ変調回路 4は、 6ビット 6 3値出力の 3次シェ一ビングの Δ∑変調器を用い、 P WM回路 5は、両側変調 P WMを用いて行った。

第 7図においては、再生信号の規格化周波数 f に対する 2次高調波 ( 2 f ) の位相特性を表しているので、再生信号の軸（規格化周波数 f ) と 2次高調波成分の軸（2 f ) を示してある。

この第 7図から、入力デジタル信号 D iに対して P WMにより付加される 2次高調波は、入力される規格化周波数 f (二再生信号周波数 Zサンプリング周波数）に対して、

の位相特性を持っていることがわかる（第 7図の①）。

これに対し、歪補正成分生成回路 3で生成された 2次歪補正成分が両側変調 P W Mされた時の位相特性は、 Ρ 3 =- π/2 - 6 ττ ί · · · (2) ·

となる（第 7図の②）。

第 1 0図に示した従来方式では、前記 Ρ 1の位相特性を持つ 2次歪を、前記 Ρ 3の位相特性を持つ補正成分で補正しょうとするものであるが、規格化周波数が、 f = 0であれば、 P 1— P 3 7T となり、 PWM 回路 5では、逆相の成分が足し合わさって、歪がキャンセルされる。

しかし、規格化周波数 f が大きくなると、第 7図にも示されるように、前記 P 1の位相特性を持つ 2次歪と、前記 P 3の位相特性を持つ補正成分との位相差が、兀からずれていき、歪はキャンセルされずに、逆に強め合ってしまう。このことは、前述の第 5図においても、従来例の場合には、 f ^ O. 1 2 5以上では、補正なしの場合よりも 2次歪成分が大きくなつていることにより示されている。

一方、第 1図、第 2図の実施の形態による方式では、入力デジタル信号 D iを位相補正回路 1 0で 1サンプル遅延させてから、減算回路 2に供給するようにして、位相補正回路 1 0からの補正されたデジタル信号成分 D cが PWMされて付加される 2次高調波の位相特性は、

P 2 = τι/ 2— 6 T f · · · ( 3 )

となっている。

したがって、前記（2) 式および前記（3) 式から、 P 2の位相特性をもつ 2次歪成分と、 P 3の位相特性をもつ補正成分との位相差は、規格化周波数 f によらず、 P 2—P 3 = ττ となる。このため、上述の第 1図、第 2図の実施の形態による方式 2よれば、 PWM回路 5において- 2次歪は完全にキャンセルされる。

冒頭で述べた参考文献 [ 1 ] の式によれば、両側変調 PWMにおいて- 高調波歪成分の位相特性は入力信号周波数によらない記述となっているが、発明者は、上述のような計算機シミュレーションにより、規格化周波数 f が高いときを考慮すると、高調波歪成分の位相特性は、第 7図の ③に示すような位相特性を持つことを見出した。

この発明は、以上のことに基づいて、従来方式で考慮されていなかつた、歪成分の位相特性に合わせるように入力デジタル信号の位相特性をコントロールするようにしたものである。

そして、このようにしたことにより、第 4図、第 5図に示したように規格化周波数が高くなつても、 P WMによって生じる高調波歪を、良好にキャンセルすることができる。

[他の実施の形態]

第 1図に示した実施の形態においては、 P WM回路 5に供給するデジタル信号のビット数を減らすために、 Δ Σ変調回路 4を設けるようにしたが、この Δ∑変調回路 4は設けなくてもよい。

また、 Δ∑ 変調回路を設ける場合において、 Δ Σ変調回路を、位相補正回路 1 0および歪補正成分生成回路 3の前段に設けるようにしてもよい。また、位相補正回路 1 0および歪補正成分生成回路 3が、 Δ Σ 変調回路内において構成される方式でもよい。

また、第 2図の例は、 P WM回路 5で発生する歪のうちの 2次高調波歪を除去する場合であるが、 2次以外の特性の次数の高調波歪を除去する場合にも、この発明が適用できることはもちろんである。その場合には、歪補正成分生成回路 3の伝達関数 H eおよび位相補正回路 1 0の伝達関数 H aを、除去しょうとする次数の高調波歪に対応するものに選定することは言うまでもない。

さらに、複数個の高調波歪を除去する場合にも、この発明は適用できる。第 8図は、その場合の D / A変換器の構成例を示すものである。すなわち、この第 8図の例においては、歪補正成分生成回路 3は、 2 次歪、 3次歪、 · · ' のように m ( mは 2以上の整数）個の n次高調波歪のそれぞれに対応する歪補正成分を生成する歪補正成分生成部 30 1 30 2, · · · 3 0mからなる。歪補正成分生成部 3 0 1 , 30

2， · · · 30mのそれぞれは、入力端 1からのデジタル信号 D iから P WM回路 5で発生する m個の次数の高調波歪のうちの、対応する次数' の高調波歪を除去するための歪補正成分 D n 1 , D n 2 , · · ' Dnm を、それぞれ生成するための伝達関数 H e 1， H e 2, · · ' H emを備えるように設定される。

歪補正成分生成部 3 0 1 , 3 02, · · · 3 Omのそれぞれからの歪補正成分 D n 1， D n 2 , · · · D nmは、加算回路 3 1 0に供給される。加算回路 3 1 0は、それら m個の歪補正成分 Dn 1， Dn

2, · · · Dnmの加算出力として歪補正成分 Dnを生成し、その歪補正成分 Dnを減算回路 2に供給して、位相補正回路 1 0からのデジタル信号から減算する。

一方、位相補正回路 1 0は、第 8図の例では、 m個の歪補正成分生成部 3 0 1， 302, · · · 3 Omでの位相特性に合わせるように、入力デジタル信号 D iの位相特性を補正するための位相補正部 1 0 1 , 1 0 2 , · · · 1 Omを備える。これら位相補正部 1 0 1 , 1 02， · · · 1 Omは、入力デジタル信号 D iについて PWM回路 5で発生する m個の n次高調波歪のそれぞれが、 PWM回路 5において、減算回路 2を通つてきた歪補正成分 D n 1， D n 2 , · · · D n mに対して、規格化周波数に関係なく、逆相となるように入力デジタル信号 D iを位相補正するための伝達関数 H a 1 , Ha 2 • · · H amを備えるように設定される。

位相補正部 1 0 1 , 1 0 2, · · 1 Omからの位相補正されたデジタル信号 D c 1 , D c 2 , · · · D c mは、加算回路 1 1 0に供給される。加算回路 1 1 0は、それら m個のデジタル信号 D c 1 , D c 2， · · · D cmの加算出力として振幅および位相補正されたデジタル信号 D cを生成し、それを減算回路 2に供給する。

この第 8図の例によれば、複数個の n次高調波歪をも、除去することができる。なお、第 8図の例においては、複数個の n次高調波歪を除去するために歪補正成分生成部 3 0 1， 3 0 2, · · ' 3 0mと、位相補正部 1 0 1 , 1 0 2 , · · · 1 0 mとを m個の n次高調波に合わせて、 m個ずつ設けるようにしたが、歪補正成分生成部と、位相補正部とは、必要な振幅位相特性が得られれば、 m個ずつ設ける必要はなく、また同数にする必要もない。

また、以上の実施の形態は、すべて PWM回路で発生する高調波歪を除去する場合についてであったが、この発明は、 PWMによって発生する歪に限られるものではなく、 PWM回路からの PWM信号をアナログフィルタ回路や、 D級アンプに供給する場合において、アナログフィル夕回路で発生する歪成分や、 D級アンプのスィツチング素子のスィツチングで発生する歪成分を除去する場合にも適用できる。また、 PWMによって発生する歪成分に加えて、スィツチング等で発生する歪成分を除去する場合にも適用できる。その場合には、歪補正成分生成回路 3の伝達関数 H eおよび位相補正回路 1 0の伝達関数 H aを、それらの歪成分を除去するのに適切なものに選定する。

第 9図は、 PWM信号を p級アンプに供給すると共に、 D級アンプのスィツチング素子のスィツチングで発生する歪成分を除去するようにした場合の構成例を示すものである。

すなわち、第 9図の例においては、 PWM回路 5からの PWM信号を. D級アンプからなる出力増幅回路 6 0を介してスピーカ 7 0に供給することにより、スピーカ 7 0を駆動し、入力デジタルォ一ディォ信号の D Z A変換出力である再生信号を音響再生する。 D級アンプからなる出力増幅回路 6 0は、 4個の FET 6 1 , 62， 6 3， 64が、いわゆる BTL接続された構成とされている。そして、これら 4個の FET 6 1〜64が、 P WM回路 5からの P WM信号により、スィツチング制御される。

第 9図の例においては、 PWM回路 5からの PWM信号により、 FE T 6 1がオンとされるときには、 F E T 64がオン、 FET 6 2および 6 3はオフとなり、また、 F E T 62がオンとされるときには、 F ET 6 3がオン、 F ET 6 1および 64はオフとされるようにスィツチング制御される。 PWM回路 5からは、例えば第 3図に示したような、 PW M信号の正相の信号と、逆相の信号が出力される。

なお、コイル 6 5、コンデンサ 6 7およびコイル 6 6、コンデンサ 6 8は、それぞれ平滑回路を構成するもので、前記 FET 6 1〜64のスィツチングに応じて、これら平滑回路を通じてスピーカ 7 0のコイルに駆動電流が流れることにより、音響再生される。

この P WM信号による F ET 6 1〜 64のスイッチングにより、スィツチング歪が発生する。位相補正回路 1 0および歪補正成分生成回路 3 では、このスィツチング歪を除去するような伝達特性 H aおよび H eに選定される。

この第 9図の例によれば、 PWM信号を D級アンプからなる出力増幅回路を介してスピーカに供給する場合のように、規格化周波数を高くせざるを得ない場合においても、 PWM信号によるスィツチング素子のスィツチング時の歪を良好にキャンセルすることができる。

なお、以上の実施の形態の説明は、入力デジタル信号がオーディオ信号のデジタルである場合を例に説明したが、この発明は、デジタルォ一ディォ信号の場合に限定されるものではないことは言うまでもない。以上説明したように、この発明によれば、従来方式で考慮されていなかった、歪成分の位相特性に合わせるように入力デジタル信号の位相特性をコントロールすることにより、規格化周波数に閧係なく、 P WM等によって生じる歪を、良好にキャンセルすることができる。

Claims

請求の範囲

1 . 入力されるデジタル信号のデジタル値に応じたパルス幅のパルス幅変調信号を出力するパルス幅変調信号出力回路と、

前記入力デジタル信号の位相特性を、前記パルス幅変調信号出力回路において前記歪成分と前記補正成分との位相差が逆相となるように補正する位相補正回路と、

を備える D Z A変換器。

2 . 請求の範囲第 1項に記載の D Z A変換器において、前記パルス幅変調信号出力回路の前段側に設けられ、前記入力デジタル信号のビット数よりも少ないビット数のデジタル信号を出力する回路を備えることを特徴とする D Z A変換器。

3 . 請求の範囲第 1項に記載の D / A変換器において、

前記補正成分生成回路は、前記パルス幅変調信号出力回路で発生する D / A変換されて得られるべき再生信号の 2次高調波歪を除去するためのものであって、

前記位相補正回路は、前記入力デジタル信号を、 1サンプル分遅延させる遅延回路からなることを特徴とする D Z A変換器。

4 . 請求の範囲第 1項に記載の D Z A変換器において、前記補正成分生成回路は、前記パルス幅変調信号出力回路で発生する複数の次数の高調波歪成分に対応する補正成分を生成する複数の高調波補正成分生成回路を備え、

前記位相補正回路は、前記パルス幅変調信号出力回路で発生する前記高調波歪成分と前記高調波補正成分生成回路の出力との位相差がそれぞれ逆相となるように補正する複数の高調波位相補正回路を備えることを特徴とする D Z A変換器。

5 . 入力されるデジタル信号のデジタル値に応じたパルス幅のパルス幅変調信号を出力するパルス幅変調信号出力回路と、

前記パルス幅変調信号出力回路の出力側に設けられ、複数個のスイツチング素子を備えて構成される増幅回路と、

入力デジタル信号から、少なくとも、前記増幅回路において、前記パルス幅変調信号による前記複数個のスィツチング素子のスィツチングで発生する歪成分に対応する補正成分を生成する補正成分生成回路と、前記パルス幅変調信号出力回路の前段側に設けられ、前記補正成分生成回路で生成された前記補正成分を、前記入力デジタル信号から減算する減算回路と、

を備えることを特徴とするデジタル信号処理装置。

6 . 入力されるデジタル信号のデジタル値に応じたパルス幅のパルス幅変調信号を出力するパルス幅変調信号出力回路で発生する歪成分に対応する補正成分を生成し、当該補正成分を前記パルス幅変調信号出力回路の前段において、入力デジタル信号から減算しておくと共に、前記入力デジタル信号の位相特性を、前記パルス幅変調信号出力回路において前記歪成分と前記補正成分との位相差が逆相となるように補正しておくことを特徴とするデジタル信号処理方法。

7 . 入力されるデジタル信号のデジタル値に応じたパルス幅のパルス幅変調信号によって、出力増幅回路を構成する複数個のスィツチング素子を駆動するデジタル信号処理方法において、

入力デジタル信号から、少なくとも、前記増幅回路において、前記パルス幅変調信号による前記複数個のスィツチング素子のスイッチングで発生する歪成分に対応する補正成分を生成し、当該補正成分を前記信号処理回路の前段において、入力デジタル信号から減算しておくと共に、前記入力デジタル信号の位相特性を、前記パルス幅変調信号出力回路において前記歪成分と前記補正成分との位相差が逆相となるように補正しておくことを特徴とするデジタル信号処理方法。