WO2003021660A1 - Procede de production d'une tranche recuite et tranche recuite - Google Patents

Procede de production d'une tranche recuite et tranche recuite Download PDF

Info

Publication number
WO2003021660A1
WO2003021660A1 PCT/JP2002/008516 JP0208516W WO03021660A1 WO 2003021660 A1 WO2003021660 A1 WO 2003021660A1 JP 0208516 W JP0208516 W JP 0208516W WO 03021660 A1 WO03021660 A1 WO 03021660A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
annealing
temperature
silicon single
single crystal
Prior art date
Application number
PCT/JP2002/008516
Other languages
English (en)
French (fr)
Inventor
Norihiro Kobayashi
Masaro Tamatsuka
Takatoshi Nagoya
Wei Feig Qu
Original Assignee
Shin-Etsu Handotai Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co.,Ltd. filed Critical Shin-Etsu Handotai Co.,Ltd.
Priority to KR1020047002779A priority Critical patent/KR100908415B1/ko
Priority to DE60236944T priority patent/DE60236944D1/de
Priority to EP02760727A priority patent/EP1422753B1/en
Priority to US10/487,405 priority patent/US7153785B2/en
Publication of WO2003021660A1 publication Critical patent/WO2003021660A1/ja

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Definitions

  • the present invention relates to a method for producing an anneal wafer and an anneal wafer, and more particularly to a method for producing an anneal wafer and a anneal wafer capable of reducing the occurrence of slip dislocation even in a large diameter ea.
  • the wafer obtained by the Czochralski method was subjected to argon gas, hydrogen gas, or a mixed gas atmosphere of these gases.
  • High-temperature heat treatment (anneal) at 110 to 135 ° C. for about 10 to 600 minutes has been performed.
  • the high-temperature annealing temperature is set to 110 ° C. or higher to effectively eliminate defects, and by setting the temperature to 135 ° C. or lower, the deformation of the wafer is reduced. And problems such as metal contamination can be prevented.
  • slip dislocations mainly occur due to the weight of the wafer, and this kind of slip dislocation tends to occur as the diameter of the wafer increases. .
  • the high-temperature annealing is performed on a silicon wafer having a large diameter of 300 mm or more.
  • the occurrence of slip dislocations increased significantly when applied, and it was extremely difficult to prevent the occurrence.
  • Such slip dislocations have grown further in the device process, causing defects in the device process, and have been one of the factors that lower the yield.
  • an aerial support jig boat
  • a three-point or four-point support is usually used.
  • the stress applied to one point should theoretically be smaller than that of a three-point support, but the tendency of slip dislocation to occur in an ani-rue wafer is actually reduced. Looking at it, slip dislocations occurred from three of the four points. From this, the support of wafers is not stressed on average at four points, but is mainly supported at three out of four points, and the stress is unevenly applied to the wafers You can see that.
  • stress is evenly applied to the three points. Causes slip dislocations.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a slit which is generated even when a silicon single crystal wafer having a large diameter of 300 mm or more is subjected to high-temperature annealing. It is an object of the present invention to provide a method for producing a double-layer wafer capable of suppressing dislocations and a small-layer wafer.
  • a silicon single crystal (A8) produced by the Czochralski (CZ) method is added to an argon gas, a hydrogen gas, or a mixed gas atmosphere thereof.
  • High temperature of 110-600 minutes at a temperature of 110-130 ° C the silicon single crystal wafer is supported by a support jig in the annealing at a distance of at least 5 mm from the outer peripheral end of the wafer only in a region on the center side of the wafer, and the high-temperature annealing is performed.
  • a method for producing an annealed wafer wherein the oxygen precipitate is grown by performing a blur annealing at a temperature lower than the high-temperature annealing temperature.
  • the silicon single crystal wafer is supported by the supporting jig at least 5 mm from the outer peripheral edge of the wafer and only in the region on the center side of the wafer, thereby preventing oxygen precipitation. It is possible to prevent the occurrence of slip dislocations in the area around the wafer within 5 mm from the outer edge of the wafer, where the amount decreases.
  • slip dislocations can be suppressed by increasing the size of oxygen precipitates, pre-annealing at a temperature lower than the high-temperature annealing temperature before performing high-temperature annealing can reduce oxygen precipitates in the wafer.
  • the pre-annealing for growing the oxygen precipitate in a temperature range of 950 to 150 ° C. for 1 to 16 hours.
  • the temperature range in which the blur annealing for growing the oxygen precipitate is performed is at least 95 ° C., it is possible to efficiently grow the oxygen precipitate without taking much time.
  • the temperature By setting the temperature to 50 ° C. or lower, oxygen precipitates can be grown without growing slip dislocations. Further, by performing the blur annealing for one hour or more, the oxygen precipitate can be grown to a size necessary for suppressing the slip dislocation.
  • the pre-annealing time is preferably set to 16 hours or less.
  • a region where the silicon single crystal wafer is supported by a supporting jig is at least 60% outside a radius of a / from the center of the wafer.
  • the stress applied to the wafer is dispersed in a well-balanced manner by setting the region where the silicon single crystal wafer is supported by the support jig outside the wafer center by at least 60% of the radius of the wafer. Can be.
  • the silicon single crystal wafer to be subjected to the blur annealing is doped with nitrogen at a concentration of 1 XI 0 13 to 5 X 10 15 atoms / cm 3 , and the interstitial oxygen is It is preferable to use a silicon single crystal wafer containing 5 ppma (JEI DA: Japan Electronics Industry Development Association standard).
  • the nitrogen concentration of the wafer is 1 ⁇ 10 13 cm 3 or more
  • an effective oxygen precipitate density for example, 1 ⁇ 10 9 Z cm 3 or more
  • the nitrogen concentration of 5 ⁇ 10 15 cm 3 or less does not hinder single crystallization when pulling a CZ single crystal.
  • the oxygen concentration of the wafer is 10 to 25 ppma (JEIDA: Japan Electronic Industry Development Association Standard)
  • the nitrogen doping effect can be achieved without generating slip dislocations caused by oxygen precipitates.
  • a sufficient oxygen precipitation density can be obtained.
  • a silicon single crystal wafer for performing the blur annealing is provided.
  • the present invention it is possible to provide a high-quality wafer subjected to a high-temperature annealing and having a reduced number of slip dislocations.
  • the silicon single crystal wafer is supported by the supporting jig, and 5 mm or less from the outer peripheral edge of the wafer.
  • FIG. 1 is a diagram showing a contact portion between the wafer and the support jig when the silicon wafer is supported by the support jig.
  • the present inventors have considered that the slip dislocations generated in the annealing chamber are generated from the contact portion between the wafer and the wafer supporting jig, so that the high temperature annealing is performed on the silicon single crystal wafer.
  • a large diameter wafer with a diameter of 300 mm or more can be effectively suppressed at the contact portion between the silicon wafer and the support jig.
  • slip dislocations generated in wafers can be reduced, the present inventors have completed the present invention through intensive studies.
  • a single crystal ingot grown by the CZ method was cut out and polished to a mirror-finished wafer at 110 to 135 ° C. in an atmosphere of argon gas, hydrogen gas, or a mixture of these gases.
  • the silicon single crystal wafer is put into a high-temperature heat treatment furnace, and the silicon single crystal wafer is moved 5 mm from the outer peripheral end by a supporting jig.
  • the slip dislocations generated were reduced by supporting oxygen only in the area near the center of the wafer and growing oxygen precipitates by performing pre-annealing at a temperature lower than the high-temperature annealing temperature before performing high-temperature annealing. Annealed wafers can be manufactured.
  • the wafer is supported only in the region 5 mm or more from the outer peripheral edge to the center of the wafer.
  • the blur annealing at a temperature lower than the high-temperature annealing temperature, it is possible to obtain a large-diameter annealed wafer without slip dislocation, while the area supporting the wafer is not so close to the center of the wafer. Even if it is too close, the balance of the stress applied to the e-ha will be poor (only the central area of the e-ha will be supported). Therefore, it is preferable that the region where the silicon single crystal wafer is supported by the support jig be at least 60% outside the radius of the wafer from the center of the wafer.
  • the temperature range in which the pre-annealing is performed is preferably from 950 to 150 ° C.
  • the oxygen precipitate can be grown to a size effective for suppressing the slip dislocation.
  • the pre-annealing is performed for more than 16 hours, the deformation of the wafer due to the oxygen precipitation effect is likely to occur in the subsequent heat treatment step. It is preferably within an hour.
  • the pre-annealing and the high-temperature annealing at 11 oo ° C or more may be performed continuously without removing the evaporator from the furnace. May be used for high temperature annealing.
  • the wafer used in the present invention is preferably a silicon single crystal wafer doped with nitrogen, and a silicon single crystal wafer doped with nitrogen at a concentration of 1 ⁇ 10 13 / cm 3 or more.
  • an Ha effective oxygen precipitate density to suppress Slip dislocations (e.g., 1 X 1 0 9 Bruno cm 3 or higher) can be easily obtained.
  • the nitrogen concentration exceeds 5 ⁇ 10 15 Z cm 3 , the single crystal may be hindered when pulling up the CZ single crystal, resulting in a decrease in productivity. Therefore, the concentration of nitrogen doped into the silicon single crystal wafer is preferably 1 ⁇ 10 13 to 5 XI 0 15 cm 3 .
  • the interstitial oxygen contained in the wafer is not less than 10 ppm (JEIDA), a sufficient oxygen precipitation density can be obtained by the effect of nitrogen doping.
  • the interstitial oxygen concentration exceeds 25 ppma, excessive oxygen precipitation occurs, and slip dislocations due to precipitates are easily generated. Therefore, it is preferable that the interstitial oxygen concentration contained in the silicon single crystal wafer is 10 to 25 ppma.
  • a raw material polycrystalline silicon is charged into a quartz crucible, and a silicon wafer with a nitride film is charged into the quartz crucible, and a silicon doped with nitrogen having a diameter of 300 mm, a P type, and an orientation of ⁇ 100> by the CZ method.
  • a single crystal ingot was grown.
  • the obtained silicon single crystal ingot had a nitrogen content of SX l Oiaatoms Z cm 3 (calculated value) and an oxygen content of 14 ppma (JEI DA). That Thereafter, the single crystal ingot was sliced, wrapped, chamfered, and polished to prepare a mirror surface wafer.
  • the oxygen precipitate density was determined by OPP (Optical Precipitate Profiler). Observed. The results show a density of about 1 X 1 0 9 pieces cm 3. Therefore, it was confirmed that a large number of oxygen precipitates (oxygen precipitate nuclei) which did not disappear by the heat treatment at 150 ° C. were present in the wafer.
  • OPP Optical Precipitate Profiler
  • the obtained mirror wafer was subjected to annealing as shown below. Heat treatment was performed under the conditions. All the heat treatments described below were performed using a vertical furnace (Zestone, manufactured by Hitachi Kokusai Electric Inc.) compatible with 300 mm.
  • a silicon single crystal wafer was charged into the furnace at 700 ° C, and the boat speed at that time was 50 mmZmin.
  • the heat treatment was performed at a heating rate of 5 ° C / min, a cooling rate of 2 ° C / min, and a heat treatment atmosphere of 100% argon.
  • Anneal condition 1 The temperature was raised to 900 ° C., maintained at 900 ° C. for 1 hour, and further raised to 115 ° C., and maintained at 115 ° C. for 1 hour. Thereafter, the temperature was lowered and the wafer was taken out at 700 ° C.
  • Anneal condition 2 The temperature was raised to 950 ° C., maintained at 950 ° C. for 1 hour, and further raised to 115 ° C., and maintained at 115 ° C. for 1 hour. Thereafter, the temperature was lowered and the wafer was taken out at 700 ° C.
  • Anneal condition 3 Heated to 1000 ° C, held at 100 ° C for 4 hours, and further heated to 1150 ° C, held at 1150 ° C for 1 hour . Thereafter, the temperature was lowered and the wafer was taken out at 700 ° C.
  • Anneal condition 4 The temperature was raised to 1150 ° C and kept at 1150 ° C for 1 hour. Thereafter, the temperature was lowered and the wafer was taken out at 700 ° C.
  • Fig. 1 three types of support jigs (boats) that support the silicon wafer were prepared, as shown in Fig. 1 at the contact points with the wafers.
  • the black part indicates the contact part between the silicon wafer and the boat.
  • the boat 1 has a supporting part (contact part with the boat) at a position 10 mm from the outer edge of the each 4
  • the point support boat (a) is used as a boat 2.
  • the usual four-point support boat (b) with the support portion of the eha as 30 mm from the outer edge of the eha is used as the boat 2, and the support portion of the wafer is usually used as the boat 3.
  • a 4-point support boat (c) which is longer than the boat used and extends from the outer edge of the eaves to the central area, was used.
  • Annealing is performed for a total of 12 conditions obtained by combining the above three types of boats and four types of annealing conditions, and the surface of the annealing wafer obtained under each condition is then inspected by a surface inspection device SP—1 (KLA—Tencor And the occurrence of slip dislocations (total length L of the generated slip dislocations) was examined.
  • the results are shown in Table 1 below.
  • the case where the atmosphere of the high-temperature heat treatment is argon is described as an example.
  • the present invention can be applied to the case of performing the high-temperature heat treatment in hydrogen or a mixed atmosphere of hydrogen and argon. Further, the present invention can be similarly applied as long as the high-temperature heat treatment temperature and the heat treatment time are within the range of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

明 細 書 ァニールゥェ一ハの製造方法及びァニールゥエーハ 技術分野
本発明は、 ァニールゥエーハの製造方法およびァニールゥエーハに関し、 特に 大口径ゥエーハであってもス リ ップ転位の発生を低減することができるァニール ゥエーハの製造方法およびァニールゥエーハに関する。 背景技術
近年、 デバイスプロセスの高集積化 '微細化が促進されており、 シリ コンゥェ ーハに対して、 表層のデバイス活性領域の完全性と、 バルク中における酸素析出 物からなる内部微小欠陥 （B M D ) の増加等による金属などの不純物を捕獲する ゲッタリ ング能力の向上が求められている。
これらの要求に対し、 様々なアプローチが試みられている。 例えば、 ゥエーハ 表面の欠陥 （主にグローンイ ン欠陥） を消滅させるために、 チヨクラルスキー法 ( C Z法） により得られたゥエーハに対して、 アルゴンガス、 水素ガス、 または これらの混合ガス雰囲気で、 1 1 0 0〜 1 3 5 0 °Cで 1 0〜 6 0 0分程度の高温 熱処理 （ァニール） を施すことが行われてきた。 この高温ァニールにおいて、 高 温ァニール温度を 1 1 0 0 °C以上とするのは、 効果的に欠陥を消滅するためであ り、 また 1 3 5 0 °C以下とすることによって、 ゥエーハの変形や金属汚染等の問 題を防止することができる。
しかし、 直径 2 0 0 m m以上のシリ コンゥエーハに上記のような高温ァニール を行なった場合、 ゥエーハ裏面から表面に貫通するスリ ップ転位が顕著に発生し 、 目視検查やパーティクルカウンタ一で検出されていた。
このようなス リ ップ転位は、 主にゥエーハの自重起因により発生することがわ かっており、 この種のスリ ツプ転位はゥェ一ハの口径が大きくなるほど発生しや すくなる傾向にある。 すなわち、 直径 2 0 0 m mのゥエーハに高温ァニールを施 した場合に比べて直径 3 0 0 m m以上の大口径のシリ コンゥエーハに高温ァニー ルを施した場合、 スリ ップ転位の発生は著しく増加し、 その発生を防止すること は極めて困難であった。 このようなスリ ツプ転位はデバィス工程で更に成長して デバイス工程での不良の原因となり、 歩留り を低下させる要因の一つとなってい た。
また、 一般に高温ァニールを行う際、 ゥエーハを支持するためにゥエーハ支持 治具 （ボート） が用いられており、 通常 3点支持あるいは 4点支持のものが用い られている。 しかしながら、 4点支持のボー トによってゥエーハを支持した場合 、 理論上 1点に掛かる応力は 3点支持より小さくなるはずであるが、 実際にァニ —ルゥエーハにおけるスリ ップ転位の発生の傾向を見てみると、 4点のうち 3点 からスリ ップ転位が発生している。 このことから、 ゥェ一ハの支持は 4点に平均 して応力が掛かっているのではなく、 主に 4点中 3点で支持されており、 応力が ゥエーハに不均一に負荷されていることがわかる。 一方、 3点支持のボー トを用 いてゥエーハを支持した場合、 3点に均等に応力が掛かるため、 4点支持のボー トに比べて応力の分散があるものの、 高温ァニールを行ったァニールゥエーハに はスリ ップ転位が発生してしまう。
このよ うなスリ ップ転位を抑制する方法と して、 昇温速度を最適化する方法等 が一般的に知られている。 しかしながら、 昇温速度を最適化することによって、 昇温速度は遅くなり、 実質的に高温でのァニール時間が長くなることと等しく、 根本的なス リ ップ転位の抑制策にはならなかった。 さらに、 ァニール工程にかか る時間を長引かせるため、 結果的に生産性の悪化を招いていた。 発明の開示
本発明は上記問題点に鑑みてなされたものであり、 本発明の目的は、 3 0 0 m m以上の大口径のシリ コン単結晶ゥエーハであっても、 高温ァニールを施す際に 発生するスリ ップ転位を抑制することができるァ二一ルゥエーハの製造方法及び ァニールゥエーハを提供することにある。
上記目的を達成するために、 本発明によれば、 チヨクラルスキー （C Z ) 法に よ り作製されたシリ コン単結晶ゥエー八に、 アルゴンガス、 水素ガス、 またはこ れらの混合ガス雰囲気下、 1 1 0 0〜 1 3 5 0 °Cの温度で 1 0〜 6 0 0分の高温 ァニールを行なうァニールゥエーハの製造方法において、 ァニール中に前記シリ コン単結晶ゥエーハを支持治具により ゥェ一ハの外周端から 5 m m以上ゥエーハ 中心側の領域でのみ支持し、 かつ前記高温ァニールを行う前に、 前記高温ァニー ル温度未満の温度でブレアニールを行なつて酸素析出物を成長させることを特徴 とするァニールゥエーハの製造方法が提供される。
このように、 シリ コン単結晶ゥエーハに高温ァニールを行う際に、 シリ コ ン単 結晶ゥエーハを支持治具により ゥエーハの外周端から 5 m m以上ゥエーハ中心側 の領域でのみ支持することによって、 酸素析出量が低下するゥエーハ外周端から 5 m m以内のゥエーハ周辺領域におけるスリ ップ転位の発生を防止することがで きる。 また、 ス リ ップ転位は酸素析出物のサイズを大きくすることによって抑制 することができるため、 高温ァニールを行う前に高温ァニール温度未満の温度で プレアニールを行なうことによって、 ゥエーハ中の酸素析出物を大きく成長させ 、 それによつて、 ゥエーハ中心側の領域におけるゥエーハと支持治具との接触部 におけるスリ ップ転位の発生を抑制することができる。
この時、 前記酸素析出物を成長させるプレアニールを、 9 5 0〜 1 0 5 0 °Cの 温度範囲で 1〜 1 6時間行うことが好ましい。
この様に、 酸素析出物を成長させるブレアニールが行われる温度範囲を 9 5 0 °C以上とすることにより、 時間をかけることなく効率的に酸素析出物を成長させ ることができ、 また 1 0 5 0 °C以下とすることによって、 スリ ツプ転位を成長さ せることなく酸素析出物を成長させることができる。 また、 ブレアニールを 1時 間以上行うことによって、 酸素析出物をスリ ツプ転位を抑制するために必要なサ ィズに成長させることができる。 しかし一方、 プレアニールを 1 6時間を超えて 行って酸素析出物を成長させると、 酸素析出効果によるゥエーハの変形が起こ り 易くなるため、 プレアニール時間は 1 6時間以内とすることが好ましい。
さらに、 前記シリ コン単結晶ゥエーハを支持治具により支持する領域を、 ゥェ ーハ中心からゥエー/、の半径の 6 0 %以上外側とすることが好ましい。
このよ う に、 シリ コン単結晶ゥエーハを支持治具により支持する領域を、 ゥェ ーハ中心からゥエーハの半径の 6 0 %以上外側とすることによって、 ゥエーハに 掛かる応力をバランス良く分散させることができる。 さ らに、 この時、 前記ブレアニールを行う シリ コン単結晶ゥエーハを、 窒素が 1 X I 0 1 3〜 5 X 1 0 1 5 a t o m s / c m3の濃度で ドープされ、 格子間酸素 を 1 0〜 2 5 p p m a ( J E I DA : 日本電子工業振興協会規格） 含有するシリ コン単結晶ゥエーハとするこ とが好ましい。
このよ うに、 ゥエーハの窒素濃度が 1 X 1 0 1 3 c m3以上であることによつ て、 スリ ップ転位を抑制するために効果的な酸素析出物密度 （例えば、 1 X 1 0 9 Z c m 3以上） を容易に得ることができ、 また窒素濃度が 5 X 1 0 1 5 c m 3 以下であることによって、 C Z単結晶を引き上げる際の単結晶化の妨げとなるこ ともない。 また、 ゥェ一ハの酸素濃度が 1 0〜 2 5 p p m a ( J E I D A : 日本 電子工業振興協会規格） であることによって、 酸素析出物起因のスリ ップ転位を 発生させることなく 、 窒素 ドープ効果による十分な酸素析出密度を得ることがで きる。
そして、 本発明によれば、 前記ブレアニールを行う シリ コン単結晶ゥエーハを
、 直径 3 0 0 mm以上の大口径ゥエーハと しても、 高温ァニールによって発生す るスリ ップ転位の発生を抑制するこ とができる。
さ らに、 本発明によれば、 高温ァニールを施した高品質のゥエーハであって、 ス リ ツプ転位の発生が抑制されたァ二一ルゥェ一ハを提供することができる。 以上説明したよ うに、 本発明によれば、 1 1 0 0 °c以上の高温ァニールを行う 際に、 シリ コン単結晶ゥエーハを支持治具によ り ゥェ一ハの外周端から 5 mm以 上ゥエーハ中心側の領域でのみ支持し、 かつ高温ァニールを行う前に高温ァニ一 ル温度未満の温度でプレアニールを行なう こ とによって、 直径 3 0 O mm以上の 大口径のシリ コ ン単結晶ゥエーハであっても、 スリ ツプ転位のないァニールゥェ
—ハを提供するこ とができる。 図面の簡単な説明
図 1 は、 支持治具によ り シリ コンゥエーハが支持される時のゥェ一ハと支持治 具との接触部分を表した図である。 発明を実施するための最良の形態 以下、 本発明について実施の形態を説明するが、 本発明はこれらに限定される ものではない。
従来、 アルゴンガスや水素ガス等を用いて高温 （ 1 1 0 0〜 1 3 5 0 °C ) の熱 処理を施す高温ァニールにおいて、 直径 2 0 O m mあるいは 3 0 O m m以上の大 口径のゥエーハを熱処理する場合、 ゥェ一ハ裏面から表面に貫通するス リ ップ転 位が顕著に発生するという問題があった。
そこで、 本発明者等は、 このよ うにァニールゥエー八に発生したスリ ップ転位 がゥェ一ハとゥエーハ支持治具の接触部から発生していることから、 シリ コ ン単 結晶ゥエーハに高温ァニールを行う際に、 シリ コンゥエーハと支持治具との接触 部において効果的にス リ ップ転位の発生を抑制することが可能であれば、 直径 3 0 0 m m以上の大口径ゥエーハであっても、 ゥェ一ハに発生するス リ ップ転位を 低減することができることを発想し、 鋭意検討を重ねることにより本発明を完成 させるに至った。
すなわち、 C Z法で育成した単結晶ィ ンゴッ トから切り出し、 研磨した鏡面ゥ エーハに対して、 アルゴンガス、 水素ガス、 またはこれらの混合ガス雰囲気下、 1 1 0 0〜 1 3 5 0 °Cの温度で 1 0〜 6 0 0分の高温ァニールを行なう際に、 シ リ コン単結晶ゥエーハを高温熱処理炉に投入し、 支持治具によりシリ コン単結晶 ゥェ一ハをその外周端から 5 m m以上ゥエーハ中心側の領域でのみ支持し、 かつ 高温ァニールを行う前に、 高温ァニール温度未満の温度でプレアニールを行なつ て酸素析出物を成長させることにより、 発生するスリ ツプ転位が低減されたァニ ールゥエーハを作製することができる。
C Z法により育成されたシリ コン単結晶棒から得られるシリ コンゥエーハは、 ゥエーハ周辺部において酸素濃度が低い部分があり、 したがつてこの周辺部の酸 素析出量も低下する領域ができる。 この酸素析出量の低い領域の大部分は、 一般 にゥエーハ外周端から 5 m m以内のゥエーハ周辺領域である。 酸素析出物はス リ ップ転位の発生を抑制する効果があり、 そのため、 シリ コ ンゥエーハがこの様な 酸素析出が低い領域で支持治具によって支持され、 高温ァニールが行われると、 酸素析出量が多い領域に比べてス リ ップ転位の抑制効果が低下し、 ァニールゥェ —ハにおけるスリ ップ転位の発生頻度が高くなつていた。 従って、 シリ コン単結 晶ゥェ一ハをその外周端から 5 m m以上ゥエーハ中心側の領域のみで支持するこ とによって、 ゥエーハ周辺領域におけるス リ ップ転位の発生を防止することがで きる。
また、 このとき高温ァニールによるスリ ツプ転位の発生を確実に抑制するため に、 シリ コンゥェ一ハと支持治具との接触部において、 スリ ップ転位の成長を抑 制するのに十分な大きさを有する酸素析出物を形成することが必要である。 その ため、 高温ァニールを行う前に、 高温ァニール温度未満の温度でプレアニールを 行なうことによって、 酸素析出物を十分に成長させ、 それによつて、 シリ コンゥ エーハと支持治具との接触部において発生するスリ ップ転位を確実に抑制するこ とができる。
従って、 直径 3 0 O m m以上の大口径のシリ コン単結晶ゥエーハであっても、 高温ァニールを行う際にゥエーハをその外周端から 5 m m以上ゥェ一ハ中心側の 領域のみで支持し、 かつ高温ァニール温度未満の温度でブレアニールを行なうこ とによって、 ス リ ップ転位のない大口径のァニールゥエーハを得ることができる 一方、 このとき、 ゥェ一ハを支持する領域があまり ゥエーハの中心側に寄り過 ぎていても、 ゥエーハにかかる応力のバランスが悪くなる （ゥエーハの中央領域 のみが支持されることになる）。 そのため、 シリ コン単結晶ゥエーハを支持治具 により支持する領域は、 ゥエーハ中心からゥエーハの半径の 6 0 %以上外側とす ることが好ましい。
また、 プレアニールを行う際、 プレアニールの温度が 9 5 0 °C未満の場合では 、 酸素析出物を成長させるのに時間がかかるため効率的でなく、 また 1 0 5 0 °C を超えると酸素析出物を成長させると同時にス リ ップ転位も発生あるいは成長し てしまう恐れがある。 そのため、 プレアニールを行う温度範囲は 9 5 0 〜 1 0 5 0 °Cであることが好ましい。
また、 ブレアニールを少なく とも 1時間以上行うことによって、 酸素析出物を スリ ップ転位を抑制するのに効果的なサイズに成長させることができる。 しかし 一方、 プレアニールを 1 6時間を超えて行われると、 その後の熱処理工程で酸素 析出効果によるゥエーハの変形が起こり易くなるため、 ブレアニール時間は 1 6 時間以内とすることが好ましい。
尚、 このとき、 プレアニールと 1 1 o o°c以上の高温ァニールは、 ゥエーハを 炉から取り出すことなく連続的に行っても良いし、 プレアニール後、 一旦降温し てゥエーハを炉から取り出し、 あらためて熱処理炉に投入して高温ァニールを行 つても良い。
さらに、 本発明に用いられるゥエーハは、 窒素をドープしたシリ コン単結晶ゥ エーハであることが好ましく、 窒素が 1 X 1 0 1 3 / c m 3以上の濃度でドープ されたシリ コン単結晶ゥェ一ハであれば、 スリ ップ転位を抑制するのに効果的な 酸素析出物密度 （例えば、 1 X 1 0 9ノ c m 3以上） を容易に得ることができる 。 しかし、 窒素濃度が 5 X 1 0 1 5 Z c m 3を超える場合では、 C Z単結晶を引 き上げる際に単結晶化の妨げとなるおそれがあり、 生産性の低下を招いてしま う 。 そのため、 シリ コ ン単結晶ゥエーハにドープされる窒素濃度は 1 X 1 0 1 3 〜 5 X I 0 1 5ノ c m 3 とすることが好ましい。
またこの時、 ゥエーハに含有される格子間酸素が 1 0 p p m a ( J E I DA) 以上の濃度であれば、 窒素ドープの効果により十分な酸素析出密度を得ることが できる。 しかし、 一方、 格子間酸素濃度が 2 5 p p m aを超える場合は酸素析出 過多となり、 析出物起因のス リ ップ転位が新たに発生しやすくなる。 そのため、 シリ コン単結晶ゥエーハに含有される格子間酸素濃度は 1 0〜 2 5 p p m aであ ることが好ましい。 以下、 実施例及び比較例を示して本発明をより具体的に説明するが、 本発明は これらに限定されるものではない。
(実施例、 比較例）
まず、 石英ルツボに原料多結晶シリ コンをチャージし、 これに窒化膜付きシリ コンゥエーハを投入しておき、 C Z法によって直径 3 O O mm、 P型、 方位 < 1 0 0 >の窒素をドープしたシリ コ ン単結晶イ ンゴッ トを育成した。 この時、 得ら れたシリ コン単結晶ィンゴッ トは、 窒素含有量が S X l O i a a t o m s Z c m 3 (計算値） であり、 酸素含有量は 1 4 p p m a ( J E I DA) であった。 その 後、 単結晶インゴッ トをスライスし、 ラッピング、 面取り、 研磨を施して鏡面ゥ エーハを用意した。
尚、 この時、 上記鏡面ゥエーハと同一仕様のゥエーハを用いて 1 0 5 0 °C、 1 0時間の熱処理を行つた後、 O P P (O p t i c a l P r e c i p i t a t e P r o f i l e r ) によ り酸素析出物密度を観察した。 その結果、 1 X 1 0 9個 c m3程度の密度を示した。 従って、 このゥエーハ中には 1 0 5 0 °Cの熱処理 では消滅しない酸素析出物 （酸素析出核） が多数存在していることが確認された 次に、 得られた鏡面ゥエーハを下記に示すァニール条件で熱処理を行った。 下 記の熱処理は、 いずれも 3 0 0 mm対応の縦型炉 （日立国際電気社製 Z e s t o n e ) を用いて行われた。 熱処理炉への投入条件として、 7 0 0 °Cでシリ コン 単結晶ゥエーハを炉に投入し、 その際のボー トスピードは 5 0 mmZm i nとし た。 また、 熱処理条件として昇温速度は 5 °C/m i n、 降温速度は 2 °C/m i n で熱処理雰囲気はアルゴン 1 0 0 %で行った。
ァニール条件 1 : 9 0 0 °Cまで昇温して 9 0 0 °Cで 1時間保持して、 更に 1 1 5 0 °Cまで昇温し 1 1 5 0 °Cで 1時間保持した。 その後降温し 7 0 0 °Cでゥエー ハを取り出した。
ァニール条件 2 : 9 5 0 °Cまで昇温して 9 5 0 °Cで 1時間保持して、 更に 1 1 5 0 °Cまで昇温し 1 1 5 0 °Cで 1時間保持した。 その後降温し 7 0 0 °Cでゥエー ハを取り出した。
ァニール条件 3 : 1 0 0 0 °Cまで昇温して 1 0 0 0 °Cで 4時間保持して、 更に 1 1 5 0 °Cまで昇温し 1 1 5 0 °Cで 1時間保持した。 その後降温し 7 0 0 °Cでゥ エーハを取り出した。
ァニール条件 4 : 1 1 5 0 °Cまで昇温し 1 1 5 0 °Cで 1時間保持した。 その後 降温し 7 0 0 °Cでゥェ一ハを取り出した。
さらに、 シリ コンゥエーハを支持する支持治具 （ボート） は、 ゥエー八との接 触部分が図 1に示すようになる 3種類のものを用意した。 図 1において、 黒色部 分はシリ コンゥェ一ハとボートとの接触部分を示している。 まず、 ボート 1 と し てゥエーハの外周端から 1 0 mmの位置に支持部 （ボー トとの接触部） がある 4 点支持ボート （ a ) を、 ボート 2 としてゥエーハの支持部がゥエーハ外周端から 3 0 mm内側まである通常の 4点支持ボート （b ) を、 またボート 3としてゥェ ーハの支持部が通常用いられるボートよりも長く、 ゥエーハ外周端から中央領域 まである 4点支持ボート （ c ) を使用した。
以上の 3種類のボートと 4種類のァニール条件を組み合わせて得られる計 1 2 条件についてァニール処理を行い、 その後、 各条件で得られたァニールゥエーハ の表面を表面検査装置 S P— 1 (K L A— T e n c o r社製） によって観察を行 い、 ス リ ップ転位の発生 （発生したス リ ップ転位のト一タル長さ L) について検 査を行った。 その結果を以下の表 1に示す。
(表 1 )
Figure imgf000011_0001
〇 ： ス リ ップ転位発生なし （ L≤ 3 0 mm)
△ ： スリ ツプ転位少量発生 （3 0 mm< L< 1 0 0 mm)
X ： スリ ツプ転位発生 （ L≥ 1 0 0 mm) 表 1に示したように、 ゥエーハ外周端から 5 m m以上ゥェ一ハ中心側の領域の みに支持部があるボート 1 を使用し、 9 5 0 °C、 1時間 （ァニール条件 2 ) また は 1 0 0 0 °C、 4時間 （ァニール条件 3 ) のプレアニールを行ったァニールゥェ ーハ （実施例 2及び実施例 3 ) では、 ゥェ一ハ表面においてスリ ップ転位の発生 は観察されなかった。 それに対して、 ゥエーハ外周端から 5 m m以内のゥェ一ハ 周辺領域にボートとの接触部があるボート 2及び 3を用いると、 ブレアニールで 酸素析出物を十分に成長させることができるァニール条件 2及び 3で熱処理を行 つても （比較例 3、 4、 7及び 8 )、 ゥエーハ周辺領域にス リ ップ転位が観察さ れた。
一方、 ゥエーハ中心側の領域のみに支持部があるボート 1を用いたとしても、 プレアニールを行なわずに高温ァニールを行うァニール条件 4 で熱処理を行った 場合 （比較例 1 )、 得られたァニールゥエー八の中心側の領域において、 ボート との接触部から発生したス リ ップ転位が観察された。 また、 プレアニール温度が 低く時間も短いァニール条件 1では酸素析出物の成長が不十分になることも考え られる （実施例 1 )。 なお、 本発明は、 上記実施形態に限定されるものではない。 上記実施形態は単 なる例示であり、 本発明の特許請求の範囲に記載された技術的思想と実質的に同 一な構成を有し、 同様な作用効果を奏するものは、 いかなるものであっても本発 明の技術的範囲に包含される。
例えば、 上記実施例では高温熱処理の雰囲気をアルゴンとする場合を例に挙げ たが、 本発明は水素あるいは水素とアルゴンの混合雰囲気中で高温熱処理する場 合にも全く同様に適用できるものであり、 また高温熱処理温度や熱処理時間が本 発明の範囲内であれば同様に適用できるものである。

Claims

請 求 の 範 囲
1. チヨクラルスキー （C Z ) 法により作製されたシリ コン単結晶ゥェ一ハに 、 アルゴンガス、 水素ガス、 またはこれらの混合ガス雰囲気下、 1 1 0 0〜 1 3 5 0 °Cの温度で 1 0〜 6 0 0分の高温ァニールを行なうァニールゥェ一ハの製造 方法において、 ァニール中に前記シリ コン単結晶ゥエーハを支持治具によりゥェ ーハの外周端から 5 mm以上ゥエーハ中心側の領域でのみ支持し、 かつ前記高温 ァニールを行う前に、 前記高温ァニール温度未満の温度でプレアニールを行なつ て酸素析出物を成長させることを特徴とするァニールゥエーハの製造方法。
2. 前記酸素析出物を成長させるプレアニールを、 9 5 0〜 1 0 5 0 °Cの温度 範囲で 1 〜 1 6時間行うことを特徴とする請求項 1に記載したァニールゥエーハ の製造方法。
3. 前記シリ コン単結晶ゥエーハを支持治具により支持する領域を、 ゥエーハ 中心からゥエーハの半径の 6 0 %以上外側とすることを特徴とする請求項 1また は請求項 2に記載したァニールゥェ一ハの製造方法。
4. 前記ブレアニールを行う シリ コ ン単結晶ゥエーハを、 窒素が 1 X 1 0 1 3 〜 5 X 1 0 1 5 a t o m s Z c m 3の濃度でド一プされ、 格子間酸素を 1 0〜 2 5 p p m a ( J E I D A) 含有するシリ コン単結晶ゥエーハとするこ とを特徴とす る請求項 1ないし請求項 3のいずれか一項に記載したァニールゥェ一ハの製造方 法。
5. 前記ブレアニールを行うシリ コン単結晶ゥエーハは、 直径 3 0 0 mm以上 の大口径ゥエーハとすることを特徴とする請求項 1ないし請求項 4のいずれか一 項に記載したァニールゥェ一ハの製造方法。
6. 請求項 1ないし請求項 5のいずれか一項に記載したァニールゥエーハの製 造方法により製造されたァニールゥエーハ。
PCT/JP2002/008516 2001-08-30 2002-08-23 Procede de production d'une tranche recuite et tranche recuite WO2003021660A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020047002779A KR100908415B1 (ko) 2001-08-30 2002-08-23 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
DE60236944T DE60236944D1 (de) 2001-08-30 2002-08-23 Herstellungsverfahren für einen anneal-wafer
EP02760727A EP1422753B1 (en) 2001-08-30 2002-08-23 Production method for anneal wafer
US10/487,405 US7153785B2 (en) 2001-08-30 2002-08-23 Method of producing annealed wafer and annealed wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001260777A JP4633977B2 (ja) 2001-08-30 2001-08-30 アニールウエーハの製造方法及びアニールウエーハ
JP2001-260777 2001-08-30

Publications (1)

Publication Number Publication Date
WO2003021660A1 true WO2003021660A1 (fr) 2003-03-13

Family

ID=19087930

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/008516 WO2003021660A1 (fr) 2001-08-30 2002-08-23 Procede de production d'une tranche recuite et tranche recuite

Country Status (8)

Country Link
US (1) US7153785B2 (ja)
EP (1) EP1422753B1 (ja)
JP (1) JP4633977B2 (ja)
KR (1) KR100908415B1 (ja)
CN (1) CN100343961C (ja)
DE (1) DE60236944D1 (ja)
TW (1) TW559956B (ja)
WO (1) WO2003021660A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4646440B2 (ja) * 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
TW200818327A (en) 2006-09-29 2008-04-16 Sumco Techxiv Corp Silicon wafer heat treatment method
US8042697B2 (en) * 2008-06-30 2011-10-25 Memc Electronic Materials, Inc. Low thermal mass semiconductor wafer support
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP5346744B2 (ja) * 2008-12-26 2013-11-20 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
JP5764937B2 (ja) * 2011-01-24 2015-08-19 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
CN102586886A (zh) * 2012-03-10 2012-07-18 天津市环欧半导体材料技术有限公司 一种用于去除硅晶片表面氧沉积物的硅晶片退火方法
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
JP6418778B2 (ja) 2014-05-07 2018-11-07 信越化学工業株式会社 多結晶シリコン棒、多結晶シリコン棒の製造方法、および、単結晶シリコン
CN104651946B (zh) * 2015-03-19 2017-06-23 太原理工大学 基于硅氢键流密度法的硅波导表面光滑工艺
CN105280491A (zh) * 2015-06-17 2016-01-27 上海超硅半导体有限公司 硅片及制造方法
CN109841513A (zh) * 2017-11-24 2019-06-04 上海新昇半导体科技有限公司 一种晶片及其制造方法、电子装置
US11124893B2 (en) 2017-12-21 2021-09-21 Globalwafers Co., Ltd. Method of treating a single crystal silicon ingot to improve the LLS ring/core pattern
US20230055929A1 (en) * 2020-02-19 2023-02-23 Globalwafers Japan Co., Ltd. Manufacturing method for semiconductor silicon wafer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0506416A2 (en) * 1991-03-27 1992-09-30 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of SOI substrate having monocrystal silicon layer on insulating film
JPH0817753A (ja) * 1994-06-28 1996-01-19 Tokyo Electron Ltd 半導体ウエハの熱処理用搭載治具及び熱処理装置
JPH08250506A (ja) * 1995-03-10 1996-09-27 Toshiba Ceramics Co Ltd シリコンエピタキシャルウエーハ及びその製造方法
JPH09190954A (ja) * 1996-01-10 1997-07-22 Sumitomo Sitix Corp 半導体基板およびその製造方法
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
EP1035236A1 (en) * 1998-08-31 2000-09-13 Shin-Etsu Handotai Co., Ltd Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3172389B2 (ja) * 1995-03-09 2001-06-04 東芝セラミックス株式会社 シリコンウエーハの製造方法
JPH09199438A (ja) * 1996-01-12 1997-07-31 Tokyo Electron Ltd 熱処理用治具
DE69738020T2 (de) * 1996-06-28 2008-07-31 Sumco Corp. Verfahren und anordnung zur thermischen behandlung eines einkristallinischen plättchens, einkristallinisches plättchen und verfahren zur herstellung eines einkristallinischen plättchens
JPH10154713A (ja) * 1996-11-22 1998-06-09 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法およびシリコンウエーハ
US6576064B2 (en) * 1997-07-10 2003-06-10 Sandia Corporation Support apparatus for semiconductor wafer processing
JPH11176822A (ja) * 1997-12-05 1999-07-02 Hitachi Ltd 半導体処理装置
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JP3433678B2 (ja) * 1998-08-31 2003-08-04 信越半導体株式会社 アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法
JP3478141B2 (ja) * 1998-09-14 2003-12-15 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
DE19952705A1 (de) * 1999-11-02 2001-05-10 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit einer epitaktischen Schicht

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0506416A2 (en) * 1991-03-27 1992-09-30 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of SOI substrate having monocrystal silicon layer on insulating film
JPH0817753A (ja) * 1994-06-28 1996-01-19 Tokyo Electron Ltd 半導体ウエハの熱処理用搭載治具及び熱処理装置
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
JPH08250506A (ja) * 1995-03-10 1996-09-27 Toshiba Ceramics Co Ltd シリコンエピタキシャルウエーハ及びその製造方法
JPH09190954A (ja) * 1996-01-10 1997-07-22 Sumitomo Sitix Corp 半導体基板およびその製造方法
EP1035236A1 (en) * 1998-08-31 2000-09-13 Shin-Etsu Handotai Co., Ltd Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DORNBERGER E. ET AL.: "Silicon crystals for future requirements of 300mm wafers", JOURNAL OF CRYSTAL GROWTH, no. 229, 2001, pages 11 - 16, XP004251021 *
See also references of EP1422753A4 *

Also Published As

Publication number Publication date
DE60236944D1 (de) 2010-08-19
JP4633977B2 (ja) 2011-02-16
KR20040029038A (ko) 2004-04-03
JP2003068746A (ja) 2003-03-07
EP1422753B1 (en) 2010-07-07
US20040192071A1 (en) 2004-09-30
EP1422753A4 (en) 2007-01-24
CN1547764A (zh) 2004-11-17
EP1422753A1 (en) 2004-05-26
TW559956B (en) 2003-11-01
US7153785B2 (en) 2006-12-26
CN100343961C (zh) 2007-10-17
KR100908415B1 (ko) 2009-07-21

Similar Documents

Publication Publication Date Title
JP5072460B2 (ja) 半導体用シリコンウエハ、およびその製造方法
JP4646440B2 (ja) 窒素ドープアニールウエーハの製造方法
WO2003021660A1 (fr) Procede de production d&#39;une tranche recuite et tranche recuite
TW565897B (en) Production method for anneal wafer
JP2019206451A (ja) シリコン単結晶の製造方法、エピタキシャルシリコンウェーハ及びシリコン単結晶基板
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
US6709957B2 (en) Method of producing epitaxial wafers
JP2003243404A (ja) アニールウエーハの製造方法及びアニールウエーハ
US20030013321A1 (en) Anneal wafer manufacturing mehtod and anneal wafer
JP5207705B2 (ja) シリコンウエハ及びその製造方法
JP3760889B2 (ja) エピタキシャルウェーハの製造方法
JP4703934B2 (ja) アニールウエーハの製造方法
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JP4978396B2 (ja) エピタキシャルウェーハの製造方法
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP2001270796A (ja) シリコン半導体基板およびその製造方法
JPH0897221A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP4235760B2 (ja) シリコンウェーハの製造方法
JP2002076005A (ja) シリコン単結晶ウエハ
JP2021028283A (ja) ニオブ酸リチウム基板の製造方法
JP2005089246A (ja) 砒素ドープシリコンウェーハの製造方法
JPS59126642A (ja) シリコン基板の熱処理方法
JP2003086525A (ja) シリコンウエハ熱処理用治具およびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10487405

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20028165675

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020047002779

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2002760727

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2002760727

Country of ref document: EP