WO2003010867A1 - Module semi-conducteur optique et procede de production correspondant - Google Patents

Module semi-conducteur optique et procede de production correspondant Download PDF

Info

Publication number
WO2003010867A1
WO2003010867A1 PCT/JP2002/003504 JP0203504W WO03010867A1 WO 2003010867 A1 WO2003010867 A1 WO 2003010867A1 JP 0203504 W JP0203504 W JP 0203504W WO 03010867 A1 WO03010867 A1 WO 03010867A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic cooling
package
bottom plate
optical semiconductor
semiconductor module
Prior art date
Application number
PCT/JP2002/003504
Other languages
English (en)
French (fr)
Inventor
Nobuyoshi Tatoh
Daisuke Takagi
Shinya Nishina
Original Assignee
Sumitomo Electric Industries, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US10/381,460 priority Critical patent/US6855566B2/en
Application filed by Sumitomo Electric Industries, Ltd. filed Critical Sumitomo Electric Industries, Ltd.
Priority to CA002423609A priority patent/CA2423609A1/en
Priority to JP2002589142A priority patent/JPWO2003010867A1/ja
Priority to KR10-2003-7003526A priority patent/KR20030060891A/ko
Priority to EP02714546A priority patent/EP1411602A4/en
Publication of WO2003010867A1 publication Critical patent/WO2003010867A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02407—Active cooling, e.g. the laser temperature is controlled by a thermo-electric cooler or water cooling
    • H01S5/02415—Active cooling, e.g. the laser temperature is controlled by a thermo-electric cooler or water cooling by using a thermo-electric cooler [TEC], e.g. Peltier element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings

Definitions

  • the present invention relates to an optical semiconductor module for optical communication, particularly to a high-output optical semiconductor laser module used for an optical fiber amplifier requiring high heat dissipation, and a method for manufacturing the same.
  • optical semiconductor devices particularly optical semiconductor modules such as optical semiconductor laser modules for optical fiber amplifiers, packages for hermetically housing optical semiconductor driver ICs such as laser diodes (LD) are used. .
  • optical semiconductor driver ICs such as laser diodes (LD)
  • a package 1 is made of a frame 2 made of a Fe / Ni / Co alloy (product name Kovar) or the like, as shown in FIG. It is constructed by bonding to a bottom plate 3 made of Ni alloy (product name 42 alloy) or a composite metal material such as CuW.
  • a CuW bottom plate 3 is used for the package 1 which requires large power consumption and heat dissipation.
  • a part of the frame 2 forming a side wall of the package 1 is provided with a ceramic terminal portion 4 made of a ceramic sheet and subjected to metallization, and a plurality of Kovar made of Kovar is provided on the ceramic terminal portion 4. Terminal leads (not shown) are formed.
  • the frame 2 forming the side wall of the package is made of a ceramic insulator and integrated with the ceramic terminal 4.
  • the frame 2 of the package 1 is provided with a light transmission window (not shown) for transmitting light inside and outside.
  • the assembled package 1 is entirely metallized in order to finally hermetically seal it with a cap, prevent corrosion of the container, and facilitate soldering when assembling the semiconductor module later. It is attached. still, A Kovar square ring 5 is required on the upper end surface of the frame 2 of the package II for welding or soldering the cap.
  • the electronic cooling element 6 such as a Peltier element is mounted on the bottom plate 3, and a circuit board on which the optical semiconductor element and the like are mounted in advance is joined.
  • the electronic cooling element 6 includes a number of N-type thermoelements 6a (for example, BiTeSe) and P-type thermoelectric elements 6b (for example, BiTeSb).
  • N-type thermoelements 6a for example, BiTeSe
  • P-type thermoelectric elements 6b for example, BiTeSb
  • a structure in which the upper and lower ends of the adjacent N-type thermoelectric element 6a and P-type thermoelectric element 6b are joined to the metal pieces 8 formed on the ceramic substrates 7a and 7b, respectively. have.
  • thermoelectric cooling element 6 is connected to the Cu lead 9 at the extraction electrode 8a, and the optical semiconductor element and the terminal lead of the package 1 are electrically connected by the Au wire. Then, after sealing a cap (not shown) on the angular ring 5, the optical semiconductor module is manufactured by aligning the optical fiber with the light transmission window of the package 1 and welding with a laser such as YAG. Is done.
  • an electronic cooling element such as a Peltier element is used to prevent a decrease in optical output of an optical semiconductor element such as a laser diode (LD) or to maintain uniformity in an optical waveguide device. Controlling temperature.
  • the amount of heat absorbed by the thermoelectric cooler is substantially proportional to the combined area between the thermoelectric cooler and the bottom plate of the package.
  • the ceramic terminal portions 4 provided on the frame 2 of the package 1 protrude outside and inside the package 1. Therefore, when the electronic cooling element 6 is mounted on the bottom plate 3, the electronic cooling element 6 is vertically inserted from above through the space between the inner projecting portions 4 a of the ceramic terminal portions 4 protruding from the frame bodies 2 on both sides. It was placed on top and soldered in a hydrogen atmosphere.
  • the electronic cooling element 6 large enough to pass between the inner protrusions 4a on both sides of the ceramic terminal sections 4 on both sides can be mounted, and therefore the lower side of the electronic cooling element 6 to be joined to the bottom plate 3 of the electronic cooling element 6 can be mounted. Since the area of the ceramic substrate 7b is also limited, the bonding area between the thermoelectric cooler 6 and the bottom plate 3 of the package 1 is about 70% of the bottom plate area in the package 1. It was not too much. Even if the electronic cooling element 6 is inserted obliquely between the inner protrusions 4a on both sides of the ceramic terminal section 4 on both sides, even if the electronic cooling element 6 has a joint area of at most 75% of the bottom plate area, It was difficult to mount 6. Disclosure of the invention
  • the present invention increases the ratio of the bonding area between the electronic cooling element and the bottom plate to the area of the bottom plate in the package, so that even if the package bottom plate area is the same, the heat absorption by the electronic cooling element is increased. It is an object of the present invention to provide an optical semiconductor module having a large size and a method for manufacturing the same.
  • an optical semiconductor module provided by the present invention is characterized in that an electronic cooling element is joined to a bottom plate of a package provided with a ceramic terminal portion in a frame, and an optical semiconductor element is mounted on the electronic cooling element.
  • the total of the bonding area between the plurality of divided electronic cooling elements and the bottom plate of the package occupies 75% or more of the area of the bottom plate in the package. It is preferable that the plurality of divided electronic cooling elements are connected in series by a copper chip.
  • a frame is provided with a ceramics terminal portion; an electronic cooling element is joined to a bottom plate of a package; and an optical semiconductor element is mounted on the electronic cooling element.
  • a method for manufacturing a semiconductor module wherein the electronic cooling element is divided into a plurality of parts, and the divided electronic cooling elements are joined to a bottom plate in a package.
  • FIG. 1 is a schematic perspective view showing a partially cut-out part of an electronic cooling element according to the present invention.
  • FIG. 2 is a schematic cross-sectional view showing a package in which two divided electronic cooling elements are joined by the method of the present invention.
  • FIG. 3 is a schematic cross-sectional view showing a state where an optical semiconductor element is mounted on the electronic cooling element in the package of FIG.
  • FIG. 4 is a schematic perspective view showing a conventional electronic cooling element with a part cut away.
  • FIG. 5 is a schematic cross-sectional view showing a package in which a conventional electronic cooling element is joined.
  • each divided electronic cooling element is smaller than the conventional electronic cooling element.
  • the ceramic terminals can be sequentially arranged so as to be partially inserted under the inner protrusions of the ceramic terminal portions, that is, between the inner protrusions and the bottom plate, between the inner protrusions of the terminal portions.
  • the divided thermoelectric coolers can have a bottom area (the area of the lower ceramic substrate) that is six times larger than that of a conventional thermoelectric cooler. .
  • the most part of the bottom plate in the package that is, the central part of the bottom plate, as well as the part below the inner protrusion of the ceramic terminal part protruding into the package, should be joined.
  • the bonding area between the electronic cooling element and the bottom plate in the package was only about 70% of the area of the bottom in the package in the past where only one electronic cooling element was mounted.
  • the total of the divided electronic cooling elements is 75% of the bottom plate area in the package. /. If the number of divisions and the size of the divided electronic cooling elements are appropriately adjusted, it is possible to increase the area of the bottom plate to about 90%.
  • the number of division of the electronic cooling element is 2 to 4.
  • leads can be drawn from two extraction electrodes for each individual electronic cooling element.However, by connecting the electronic cooling elements in series with each other using a copper chip, Alternatively, the total number of leads can be reduced to two.
  • the use of copper chips can reduce the wiring resistance, and one current system can control multiple thermoelectric coolers.
  • soldering is performed in a hydrogen atmosphere using a hydrogen furnace or the like. Therefore, when joining the divided electronic cooling elements in series with a copper chip, the same solder used to join the electronic cooling element and the bottom plate is used to join the divided electronic cooling elements to the bottom plate. By joining at the same time, the working efficiency can be greatly improved.
  • the package 11 shown in FIG. 2 was manufactured. That is, Kovar was cut into a frame 12 forming a side wall, and the bottom plate 13 was made of a composite metal material of CuW.
  • the ceramic terminals 14 on both sides were composed of multiple layers of ceramic sheets, metalized on the surface, and a plurality of Kovar-made terminal leads (not shown) were attached to the upper surface.
  • a Kovar pipe was joined to the frame 12 as a light transmission window (not shown) of the package 11, and a glass window material was joined for hermetic sealing.
  • a Kovar corner ring 15 was mounted on the upper end surface of the frame 12. These were joined with a silver opening material having a melting point of 620 ° C. or more, and the entire surface was plated.
  • thermoelectric cooling elements 16 mounted on the package 11 were divided into two in advance. As shown in FIG. 1, each thermoelectric cooling element 16 is composed of a large number of N-type thermoelectric elements (BiTiSe) 16a and P-type thermoelectric elements (BiTeSb) 16b alternately arranged in a matrix. The upper and lower surfaces of two thermoelectric elements 16a and 16b that are arranged and adjacent to each other are serially connected to each other by electrodes 18 such as copper formed on ceramic substrates 17a and 17b made of A1N. Bonded using 60 Sn 40 solder (melting point 238 ° C).
  • the ceramic substrates 17a and 17b of each of the electronic cooling elements 16 have a metallized layer of AgPd formed on the uppermost and lowermost surfaces thereof in advance.
  • the Pb37Sn63 solder (melting point: 183 ° C) is laminated on the BiSn solder (melting point: 160 ° C) force and the joining surface (bottom surface) with the bottom plate 13.
  • two extraction electrodes 18a and 18b are formed on each ceramic substrate 17b below the two thermoelectric cooling elements 16 respectively, and one extraction electrode 18a is formed on one extraction electrode 18a.
  • the Ni / Sn plated Cu leads were connected with Pb90Sn10 solder (melting point: 299 ° C).
  • thermoelectric coolers 16 Of the two thermoelectric coolers 16 in this state, one thermoelectric cooler 16 is passed between the inner protrusions 14a on both sides of the opposing ceramic terminal 14 of the package 11, and After inserting below the inner projection 14a and placing it on the bottom plate 13, the remaining thermoelectric cooling element 16 is similarly passed between the inner projections 14a of the other side and the other inside The projection was inserted below the protrusion 14 a and placed on the bottom plate 13.
  • the two thermoelectric cooling elements 16 are arranged close to each other at the center of the bottom plate 13.
  • thermoelectric cooling elements 16 arranged on the bottom plate 13 in this way were held using a carbon jig. Then, as shown in FIG. 1, a Pb 37 Sn 63 solder (with a melting point of 1 ⁇ m) was placed on the remaining extraction electrode 18 b previously provided on the ceramic substrate 17 b below each thermoelectric cooling element 16. (83 ° C), the copper chip 20 was mounted. In this state, the entire package 11 is passed through a continuous hydrogen furnace at 220 ° C to join the two thermoelectric cooling elements 16 to the bottom plate 13 in the package 11 and simultaneously Cooling elements 16 were connected in series with copper chips 20.
  • a Pb 37 Sn 63 solder with a melting point of 1 ⁇ m
  • thermoelectric cooling elements 16 were connected to the bottom plate 13
  • the circuit board 21 on which optical semiconductor elements 23 such as LD elements are mounted in advance is attached to the top surfaces of the two thermoelectric cooling elements 16 (the upper two ceramic substrates 1).
  • bonding was performed in a nitrogen atmosphere using a BiSn solder prepared in advance.
  • a subcarrier 22 for adjusting the height position of the wire bonding is previously bonded to the lower surface of the circuit board 16.
  • the optical semiconductor element 23 is mounted on two electronic cooling elements 16 adjacent to each other at the center of the bottom plate 13, and at the same time, two electronic cooling elements 16 are provided. Not only the center of the bottom plate 13 but also the ceramic terminals 14 on both sides It is also in contact with the portions below the inner protrusions 14a on both sides that protrude inside the package 11.
  • the total bonding area of the two thermoelectric cooling elements 16 occupies about 90% of the area of the bottom plate 13 in the package 11, and an optical semiconductor module in which the heat absorption by the two thermoelectric cooling elements 16 is large is large. Obtained.
  • Industrial applicability-According to the present invention the ratio of the contact area between the electronic cooling element and the bottom plate to the bottom plate area in the package can be reduced, and therefore, even if the package bottom plate area is the same, An optical semiconductor module having a large amount of heat absorption by the electronic cooling element can be provided.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)

Description

明細書 光半導体モジュール及びその製造方法 技術分野
本発明は、 光通信用の光半導体モジュール、 特に高放熱性が必要な光ファイバ 一増幅器等に用いる高出力光半導体レーザーモジュール、 及びその製造方法に関 するものである。 背景技術
光半導体装置、 特に光ファイバ一増幅器用の光半導体レーザーモジュール等の 光半導体モジュールにおいては、 レーザーダイオード （L D) 等の光半導体ゃド ライバー I C等を気密に収納するためのパッケージが使用されている。
例えば、 一般的にパッケージ 1は、 図 5に示すように、 F e /N i /C o合金 (商品名コバール) 等からなる枠体 2を、 F e /N i ZC o合金又は F e /N i 合金 （商品名 4 2ァロイ） や、 複合金属材料の C u W等からなる底板 3に接合し て構成されている。 特に、 消費電力が大きくて放熱性が要求されるパッケージ 1 では、 C u Wの底板 3が使用されている。
パッケージ 1の側壁部をなす枠体 2の一部には、 セラミックスシートで構成さ れ且つメタライズを施したセラミックス端子部 4が設けてあり、 そのセラミック ス端子部 4上にはコバール製の複数の端子リード （図示せず） が形成してある。 尚、 パッケージの側壁部をなす枠体 2をセラミックス絶縁体で構成し、 セラミツ タス端子部 4と一体化した構造を取るパッケージもある。 尚、 パッケージ 1の枠 体 2には、 内部と外部で光を透過させるための光透過窓 （図示せず） が設けてあ る。
これらの枠体 2や底板 3、 セラミックス端子部 4などの各部材は、 銀口ゥ付け や半田付けにより接合して組立てられる。 組立てたパッケージ 1は、 最終的にキ ヤップにて気密封止を行なうためと、 容器の腐食を防ぐためと、 後の半導体モジ ユール組立時の半田付けを容易にするために、 全体に金めつきが施される。 尚、 パッケージ丄の枠体 2の上端面には、 キャップの溶接又は半田付けのために、 コ バール製の角リング 5を必要とする。
力かるパッケージ 1に光半導体素子を実装するには、 底板 3上にペルチェ素子 のような電子冷却素子 6を 1個搭載し、 その上に光半導体素子等を予め実装した 回路基板を接合する。 電子冷却素子 6は、 図 4に示すように、 多数の N型熱電素 子 6 a (例えば B i T e S e ) と P型熱電素子 6 b (例えば B i T e S b ) .とを 交互に行列して配列し、 隣り合う N型熱電素子 6 aと P型熱電素子 6 bの上端同 士及び下端同士をそれぞれセラミックス基板 7 a、 7 bに形成した金属片 8に接 合した構造を有している。
そして、 電子冷却素子 6は取出電極 8 aで C uのリード 9と接続され、 光半導 体素子とパッケージ 1の端子リードは A uワイヤによって電気的に接続される。 その後、 キャップ (図示せず) を角リング 5上にシールした後、 光ファイバ一を パッケージ 1の光透過窓に位置合わせして Y A G等のレーザで溶接することによ り、 光半導体モジュールが作製される。
光半導体モジュールにおいては、 レーザーダイオード （L D ) 等の光半導体素 子における光出力の低下を防ぎ、 又は光導波路デバイスにおける均熱性を維持す るため、 ペルチェ素子等の電子冷却素子により光半導体素子の温度をコントロー ルしている。 そして、 電子冷却素子の吸熱量は、 電子冷却素子とパッケージの底 板との垮合面積にほぼ比例する。
し力 し、 光半導体モジュールの一般的なパッケージでは、 図 5に示すように、 パッケージ 1の枠体 2に設けたセラミックス端子部 4がパッケージ 1の外側及ぴ 内側に突き出ている。 そのため、 電子冷却素子 6を底板 3に搭載する際には、 両 側の枠体 2から突き出たセラミックス端子部 4の内側突出部 4 aの間を通して、 上方から垂直に電子冷却素子 6を底板 3上に載置し、 水素雰囲気中にて半田で接 合していた。
このため、 両側のセラミックス端子部 4の両側の内側突出部 4 aの間を通過で きる大きさの電子冷却素子 6しか搭載できず、 従って電子冷却素子 6の底板 3と 接合すべき下側のセラミックス基板 7 bの面積も限られるので、 電子冷却素子 6 とパッケージ 1の底板 3との接合面積はパッケージ 1内の底板面積の約 7 0 %に 過ぎなかった。 また、 電子冷却素子 6を斜めにして両側のセラミックス端子部 4 の両側の内側突出部 4 aの間に挿入したとしても、 最大で底板面積の 7 5 %に相 当する接合面積の電子冷却素子 6を搭載することは困難であった。 発明の開示
本発明は、 このような従来の事情に鑑み、 パッケージ内の底板面積に対する電 子冷却素子と底板との接合面積の割合を増やし、 パッケージの底板面積が同じで あつても電子冷却素子による吸熱量が大きな光半導体モジュール、 及びその製造 方法を提供することを目的とする。
上記目的を達成するため、 本発明が提供する光半導体モジュールは、 枠体にセ ラミックス端子部を備えたパッケージの底板に電子冷却素子を接合し、 該電子冷 却素子上に光半導体素子を実装した光半導体モジュールであって、 前記電子冷却 素子が複数に分割されていることを特徴とする。
上記本発明の光半導体モジュールにおいては、 前記複数に分割された電子冷却 素子とパッケージの底板との接合面積の合計が、 パッケージ内の底板面積の 7 5 %以上を占めていることを特徴とする。 また、 前記複数に分割された各電子冷 却素子の間が、 銅チップにより直列に接 されていることが好ましい。
また、 本発明が提供する光半導体モジュールの製造方法は、 枠体にセラミック ス端子部を備えた.パッケージの底板に電子冷却素子を接合し、 該電子冷却素子上 に光半導体素子を実装する光半導体モジュールの製造方法であって、 前記電子冷 却素子を複数に分割し、 該分割された電子冷却素子を、 パッケージ内の底板に接 合する.ことを特徴とする。
上記本発明の光半導体モジュールの製造方法においては、 前記複数に分割され た各電子冷却素子の間を、 銅チップを用いて直列に接続することが好ましい。 ま た、 前記複数に分割された電子冷却素子のパッケージの底板への接合と、 複数に 分割された各電子冷却素子と銅チップとの接合を、 同じ半田を用いて同時に行な うことができる。 図面の簡単な説明 図 1は、 本発明に係わる 2分割された電子冷却素子を一部切り欠いて示した 概略の斜視図である。
図 2は、 本発明方法により 2分割された電子冷却素子を接合したパッケージ を示す概略の断面図である。
図 3は、 図 2のパッケージ内の電子冷却素子に光半導体素子を搭載した状態 を示す概略の断面図である。
図 4は、 従来の電子冷却素子を一部切り欠いて示した概略の斜視図である。 図 5は、 従来の電子冷却素子を接合したパッケージを示す概略の断面図であ る。 発明を実施するための最良の形態
従来から一つのパッケージには電子冷却素子が 1個のみ搭載されていたが、 本 発明においては電子冷却素子を 2個以上に分割して搭載する。 所定サイズのパッ ケージについてみれば、 分割された個々の電子冷却素子は従来の電子冷却素子よ りも小さくなるので、 分割された電子冷却素子を、 1個ずつ両側の枠体から突き 出たセラミックス端子部の内側突出部の間を通して、 セラミックス端子部の内側 突出部の下方に、 即ち内側突出部と底板との間に一部が挿入されるように、 順次 配置することができる。 しかも、 分割された電子冷却素子は全体として、 従来の 1個の電子冷却素子よりも六きな底部面積 （下側のセラミックス基板の面積） を 持つことができる。.
従って、 複数に分割された電子冷却素子の全体では、 パッケージ内の底板の大 部分、 即ち底板の中央部と共に、 パッケージ内に突き出たセラミックス端子部の 内側突出部の下方にある部分とも接合させることが可能となる。 その結果、 電子 冷却素子とパッケージ内の底板との接合面積は、 1個の電子冷却素子のみを搭載 していた従来はパッケージ内の底扳面積の約 7 0 %に過ぎなかったが、 本発明の 分割された電子冷却素子では合計でパッケージ内の底板面積の 7 5。/。以上を占め ることができ、 分割の数及ぴ分割された電子冷却素子のサイズを適切に調整すれ ば、 底板面積の 9 0 %程度まで増加させることも可能である。 尚、 電子冷却素子 の分割数は 2〜 4個が適当である。 また、 複数に分割された電子冷却素子については、 個々の電子冷却素子毎に 2 つの取出電極からそれぞれリードを引き出すこともできるが、 銅チップを用いて 電子冷却素子を互いに直列に接続することにより、 リードの数を全体で 2本にす ることもできる。 この場合、 銅チップの使用により配線抵抗を減らすことができ るうえ、 一つの電流系統で複数の電子冷却素子を制御することが可能となる。 一般に、 電子冷却素子をパッケージの底板に接合するには、 水素炉などを用い て水素雰囲気中にて半田で接合する。 従って、 分割された電子冷却素子を銅チッ プで直列に接合する際に、 電子冷却素子と底板との接合に用いる半田と同じ半田 を使用して、 分割された電子冷却素子の底板への接合と同時に接合することによ り、 作業効率を大幅に向上させることができる。
図 2に示すパッケージ 11を作製した。 即ち、 コバールを切削して側壁部をな す枠体 12とし、 底板 13は複合金属材料の C u Wで作製した。 両側のセラミツ クス端子部 14は複数層のセラミックスシートで構成し、 表面にメタライズを施 し、 その上表面に複数のコバール製の端子リード （図示せず） を取り付けた。 ま た、 パッケージ 1 1の光透過窓 （図示せず） としてコバールのパイプを枠体 12 に接合し、 気密封止のためにガラスの窓材を接合した。 更に、 枠体 12の上端面 には、 コバールの角リング 1 5を積載した。 これらは融点 620 °C以上の銀口ゥ 材で接合し、 金めつきを全面に施した。
このパッケージ 11に搭載する 2個の電子冷却素子 16は、 予め 2個に分割し たものを使用した。 各電子冷却素子 16は、 図 1に示すように、 多数の N型熱電 素子 （B i T i S e) 16 aと P型熱電素子 （B i Te Sb) 16 bとを交互に 行列して配列し、 隣り合う 2つの熱電素子 16 aと 16 bの上面同士及び下面同 士をそれぞれ A 1 N製のセラミックス基板 17 a、 17 b上に形成した銅などの 電極 18によって互いに直列に、 Pb 60 Sn 40半田 （融点 238°C) を用い て接合してある。 尚、 各電子冷却素子 1 6のセラミックス基板 1 7 a、 17 b は、 その最上面と最下面に Ag P dのメタライズ層が予め形成してあり、 その光 半導体素子接合面 （最上面） には B i S n半田 （融点 160°C) 力 及び底板 1 3との接合面 （最下面） には P b 37 Sn 63半田 （融点 183°C) が積層して ある。 なお、 前記 2個の電子冷却素子 1 6の下側の各セラミックス基板 1 7 bには、 それぞれ 2個の取出電極 1 8 a、 1 8 bを形成し、 片方の取出電極 1 8 aには N i / S nめっきした C uのリードを P b 9 0 S n 1 0半田 （融点 2 9 9 °C) で接 続しておいた。
この状態の 2個の電子冷却素子 1 6のうち、 一方の電子冷却素子 1 6をパッケ ージ 1 1の対向するセラミックス端子部 1 4の両側の内側突出部 1 4 a間を通 し、 片方の内側突出部 1 4 aの下方に揷入して底板 1 3上に配置した後、 残りの 電子冷却素子 1 6を同様に両^ [則の内側突出部 1 4 a間を通して、 他方の内側突出 部 1 4 aの下方に揷入して底板 1 3上に配置した。 尚、 2個の電子冷却素子 1 6 は、 底板 1 3の中央部で互いに近接して配置されている。
このようにして底板 1 3上に配置した 2個の電子冷却素子 1 6を、 カーボン製 治具を用いて保持した。 その後、 図 1に示すように、 各電子冷却素子 1 6の下側 のセラミックス基板 1 7 bに予め設けた残りの取出電極 1 8 b上に、 P b 3 7 S n 6 3半田 （融点 1 8 3 °C) を介して銅チップ 2 0を載せた。 この状態でパッケ —ジ 1 1全体を 2 2 0 °Cの連続水素炉に通して、 2個の電子冷却素子 1 6をパッ ケージ 1 1内の底板 1 3に接合すると同時に、 2個の電子冷却素子 1 6を銅チッ プ 2 0で直列に接続した。
このようにして、 図 2に示すように、 底板 1 3に 2個の電子冷却素子 1 6が接 合されたパッケージ 1 1を得た。 その後、 図 3.に示すように、 L D素子などの光 半導体素子 2 3等を予め実装した回路基板 2 1を、 2個の電子冷却素子 1 6の最 上面 （上側の 2個のセラミックス基板 1 7 a ) に、 予め設けておいた B i S n半 田により窒素雰囲気中で接合した。 尚、 この回路基板 1 6の下面には、 ワイヤー ボンディングの高さ位置を調整するためのサブキヤリア 2 2が予め接合してあ る。 最後に、 A uワイヤーを用いて必要な配線を行ない、 角リング 1 5上にキヤ ップ 2 4を接合してシールした後、 光ファイバ一をパッケージ 1 1の光透過窓に 位置合わせして Y A Gレーザで溶接し、 光半導体モジュールを完成させた。 得られた光半導体モジュールでは、 底板 1 3の中央部で近接している 2個の電 子冷却素子 1 6にまたがって光半導体素子 2 3が搭載され、 同時に 2個の電子冷 却素子 1 6は底板 1 3の中央部のみならず、 両側のセラミックス端子部 1 4がパ ッケージ 1 1の内側に突き出た両側の内側突出部 1 4 aの下方にある部分とも接 合している。 そのため、 2個の電子冷却素子 1 6の合計接合面積はパッケージ 1 1内における底板 1 3の面積の約 9 0 %を占め、 2個の電子冷却素子 1 6による 吸熱量が大きな光半導体モジュールが得られた。 産業上の利用可能性 - 本発明によれば、 パッケージ内の底板面積に対する電子冷却素子と底板との接 合面積の割合を增やすことができ、 従ってパッケージの底板面積が同じであって も、 電子冷却素子による吸熱量が大きな光半導体モジュールを提供することがで きる。

Claims

請求の範囲
1 . 枠体にセラミックス端子部を備えたパッケージの底板に電子冷却素子を 接合し、 該電子冷却素子上に光半導体素子を実装した光半導体モジュールであつ て、 前記電子冷却素子が複数に分割されていることを特徴とする光半導体モジュ ール。
2 . 前記複数に分割された電子冷却素子とパッケージの底板との接合面積の 合計が、 パッケージ内の底板面積の 7 5 %以上を占めていることを特徴とする、 請求項 1に記載の光半導体モジュール。
3 . 前記複数に分割された各電子冷却素子の間が、 銅チップにより直列に接 続されていることを特徴とする、 請求項 1又は 2に記載の光半導体モジュール。
4 . 枠体にセラミックス端子部を備えたパッケージの底板に電子冷却素子を 接合し、 該電子冷却素子上に光半導体素子を実装する光半導体モジユーノレの製造 方法であって、 前記電子冷却素子を複数に分割し、 該分割された電子冷却素子 を、 パッケージ内の底板に接合することを特徴とする光半導体モジュールの製造 方法。
5 . 前記複数に分割された各電子冷却素子の間を、 銅チップを用いて直列に 接続することを特徴とする、 請求項 4に記載の光半導体モジュールの製造方法。
6 - 前記複数に分割された電子冷却素子のパッケージの底板への接合と、 複数に分割された各電子冷却素子と銅チップとの接合を、 同じ半田を用いて同時 に行なうことを特徴とする、 請求項 4又は 5に記載の光半導体モジュールの製造 方法。
PCT/JP2002/003504 2001-07-24 2002-04-08 Module semi-conducteur optique et procede de production correspondant WO2003010867A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US10/381,460 US6855566B2 (en) 2001-07-24 2002-04-06 Optical semiconductor module and method of producing the same
CA002423609A CA2423609A1 (en) 2001-07-24 2002-04-08 Optical semiconductor module and method of producing the same
JP2002589142A JPWO2003010867A1 (ja) 2001-07-24 2002-04-08 光半導体モジュール及びその製造方法
KR10-2003-7003526A KR20030060891A (ko) 2001-07-24 2002-04-08 광반도체 모듈 및 그 제조 방법
EP02714546A EP1411602A4 (en) 2001-07-24 2002-04-08 OPTICAL SEMICONDUCTOR MODULE AND METHOD FOR THE PRODUCTION THEREOF

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-222508 2001-07-24
JP2001222508 2001-07-24

Publications (1)

Publication Number Publication Date
WO2003010867A1 true WO2003010867A1 (fr) 2003-02-06

Family

ID=19055981

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/003504 WO2003010867A1 (fr) 2001-07-24 2002-04-08 Module semi-conducteur optique et procede de production correspondant

Country Status (7)

Country Link
US (1) US6855566B2 (ja)
EP (1) EP1411602A4 (ja)
JP (1) JPWO2003010867A1 (ja)
KR (1) KR20030060891A (ja)
CN (1) CN1465122A (ja)
CA (1) CA2423609A1 (ja)
WO (1) WO2003010867A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928459B2 (en) * 2006-02-24 2011-04-19 Seoul Semiconductor Co., Ltd. Light emitting diode package including thermoelectric element
JP5473535B2 (ja) * 2009-10-28 2014-04-16 三菱電機株式会社 光源装置
US9625671B2 (en) 2013-10-23 2017-04-18 Lasermax, Inc. Laser module and system
US9859680B2 (en) 2013-12-17 2018-01-02 Lasermax, Inc. Shock resistant laser module
GB2544787A (en) * 2015-11-27 2017-05-31 European Thermodynamics Ltd Thermoelectric module
JP6852513B2 (ja) * 2017-03-30 2021-03-31 株式会社オートネットワーク技術研究所 回路装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132874A (ja) * 1988-11-14 1990-05-22 Fujitsu Ltd 温度安定化レーザダイオードモジュール
JPH10284804A (ja) * 1997-04-07 1998-10-23 Furukawa Electric Co Ltd:The 半導体レーザモジュール
JPH11214597A (ja) * 1998-01-21 1999-08-06 Kyocera Corp 光半導体素子収納用パッケージ
US6038242A (en) * 1998-02-12 2000-03-14 Fujitsu Limited Multiwavelength light source
JP2000340874A (ja) * 1999-05-31 2000-12-08 Matsushita Electric Ind Co Ltd 半導体レーザモジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6022345A (ja) * 1983-07-19 1985-02-04 Toyota Central Res & Dev Lab Inc 半導体装置
US4930857A (en) * 1989-05-19 1990-06-05 At&T Bell Laboratories Hybrid package arrangement
JP3276418B2 (ja) * 1992-09-24 2002-04-22 浜松ホトニクス株式会社 イメージ管装置
JPH0888428A (ja) * 1994-09-20 1996-04-02 Fuji Photo Film Co Ltd レーザーダイオードポンピング固体レーザー
EP0774684A3 (en) * 1995-11-16 1998-04-22 Matsushita Electric Industrial Co., Ltd. Optical apparatus and method for producing the same
JPH09229765A (ja) * 1996-02-28 1997-09-05 Mitsubishi Electric Corp 赤外線検出器
EP0899795A3 (en) * 1997-08-27 1999-05-12 Sumitomo Electric Industries, Ltd. Optical-semiconductor container or module
JPH11295560A (ja) * 1998-04-09 1999-10-29 Matsushita Electric Ind Co Ltd 光通信用モジュール及びその検査方法
EP1140626B1 (en) * 1998-12-21 2003-03-05 AlliedSignal Inc. Ir diode based high intensity light
EP1069659A4 (en) * 1999-02-03 2003-03-05 Furukawa Electric Co Ltd SEMICONDUCTOR LASERS AND SEMICONDUCTOR LASER MODULES USING THEM
JPWO2002082578A1 (ja) * 2001-04-05 2004-07-29 住友電気工業株式会社 コネクタピンと信号線の接続構造及びそれを用いた半導体パッケージ
JP3901570B2 (ja) * 2002-04-23 2007-04-04 スパンション エルエルシー 電子冷却素子を利用した半導体装置の低温試験装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132874A (ja) * 1988-11-14 1990-05-22 Fujitsu Ltd 温度安定化レーザダイオードモジュール
JPH10284804A (ja) * 1997-04-07 1998-10-23 Furukawa Electric Co Ltd:The 半導体レーザモジュール
JPH11214597A (ja) * 1998-01-21 1999-08-06 Kyocera Corp 光半導体素子収納用パッケージ
US6038242A (en) * 1998-02-12 2000-03-14 Fujitsu Limited Multiwavelength light source
JP2000340874A (ja) * 1999-05-31 2000-12-08 Matsushita Electric Ind Co Ltd 半導体レーザモジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1411602A4 *

Also Published As

Publication number Publication date
KR20030060891A (ko) 2003-07-16
CA2423609A1 (en) 2003-03-24
EP1411602A4 (en) 2005-02-23
JPWO2003010867A1 (ja) 2004-11-18
US20040013152A1 (en) 2004-01-22
US6855566B2 (en) 2005-02-15
EP1411602A1 (en) 2004-04-21
CN1465122A (zh) 2003-12-31

Similar Documents

Publication Publication Date Title
US7391153B2 (en) Light emitting device provided with a submount assembly for improved thermal dissipation
CN100356601C (zh) 热电模块封装
US20100108117A1 (en) Thermoelectric module package and manufacturing method therefor
US20050211288A1 (en) Thermoelectric device
EP1187196B1 (en) Method of manufacturing an optical semiconductor module
JP2007067231A (ja) 熱電モジュール
WO2003010867A1 (fr) Module semi-conducteur optique et procede de production correspondant
JP2002232022A (ja) 熱電モジュール及びその製造方法
JP2002270906A (ja) 熱電モジュール
JP2004303750A (ja) 熱電装置用パッケージおよびその製造方法
JP4116809B2 (ja) 熱電素子モジュールならびに半導体素子収納用パッケージおよび半導体モジュール
JP4005937B2 (ja) 熱電モジュールのパッケージ
JP2001015635A (ja) 光半導体素子収納用パッケージ
US6600223B2 (en) Hermetically sealing enclosure for housing photo-semiconductor devices and photo-semiconductor module incorporating the enclosure
JP3909253B2 (ja) 熱電素子モジュールならびに半導体素子収納用パッケージおよび半導体モジュール
JP2004095746A (ja) 光半導体モジュール及びその製造方法
JP4116814B2 (ja) 熱電素子モジュールならびに半導体素子収納用パッケージおよび半導体モジュール
JP3909236B2 (ja) 熱電素子モジュールならびに半導体素子収納用パッケージおよび半導体モジュール
JP2003158303A (ja) 熱電素子モジュールならびに半導体素子収納用パッケージおよび半導体モジュール
JP2004146767A (ja) 光半導体モジュール及びその製造方法
JPH07128550A (ja) 光モジュールパッケージ
JP2003258357A (ja) 光半導体素子収納用パッケージ
JP2003197987A (ja) 熱電素子モジュールならびに半導体素子収納用パッケージおよび半導体モジュール
JP2002076495A (ja) 光半導体気密封止容器
JP2003282971A (ja) 熱電素子モジュールならびに半導体素子収納用パッケージおよび半導体モジュール

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2002589142

Country of ref document: JP

Kind code of ref document: A

Format of ref document f/p: F

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BY BZ CA CH CN CO CR CU CZ DE DM DZ EC EE ES FI GB GD GE GH HR HU ID IL IN IS JP KE KG KP KR LC LK LR LS LT LU LV MA MD MG MN MW MX MZ NO NZ OM PH PL PT RU SD SE SG SI SK SL TJ TM TN TR TZ UA UG US UZ VN YU ZA ZM

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ UG ZM ZW AM AZ BY KG KZ RU TJ TM AT BE CH CY DE DK FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 1020037003526

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 028024605

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2423609

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 10381460

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2002714546

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020037003526

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2002714546

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

WWR Wipo information: refused in national office

Ref document number: 1020037003526

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 2002714546

Country of ref document: EP