WO2002095603A1 - Verfahren und anordnung zum energiesparenden senden von daten durch einen eine integrierte schaltung aufnehmenden baustein über einen daran angeschlossenen datenbus - Google Patents

Verfahren und anordnung zum energiesparenden senden von daten durch einen eine integrierte schaltung aufnehmenden baustein über einen daran angeschlossenen datenbus Download PDF

Info

Publication number
WO2002095603A1
WO2002095603A1 PCT/DE2002/001786 DE0201786W WO02095603A1 WO 2002095603 A1 WO2002095603 A1 WO 2002095603A1 DE 0201786 W DE0201786 W DE 0201786W WO 02095603 A1 WO02095603 A1 WO 02095603A1
Authority
WO
WIPO (PCT)
Prior art keywords
bit
data
integrated circuit
bln
data bus
Prior art date
Application number
PCT/DE2002/001786
Other languages
English (en)
French (fr)
Inventor
Roland BRÜCKNER
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO2002095603A1 publication Critical patent/WO2002095603A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4269—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the subject matter of the invention relates to the transfer of data between components which house an integrated circuit and which, e.g. can be used to implement electrical circuit functions in switching technology.
  • the invention relates to a method for energy-saving transmission of data by means of a module receiving an integrated circuit via a data bus connected to it and a module receiving an integrated circuit for energy-saving transmission of data via a data bus connected to it.
  • Circuit or its abbreviation IC - data is usually exchanged via external bus connections.
  • IC - data is usually exchanged via external bus connections.
  • a large part of the energy used for data exchange is dissipated when bit lines of the bus are reloaded when new data words are created.
  • the invention has for its object to significantly reduce the energy consumption when sending data between components receiving integrated circuits.
  • the object is achieved by a method and a module receiving an integrated circuit according to claims 1 and 9, in each case by their characteristic parts.
  • the current bit states of the data bus are compared with the bit states representing the data word to be written. On the basis of this comparison, the number of bit state changes necessary for the writing process is calculated. Depending on the number of bit state changes required, a control bit is then set and, in accordance with this control bit, the data word corresponding to the write operation or the inverted data word is written. The set control bit is finally created for transmission on the data bus (claim 1).
  • the method according to the invention allows either the data word to be written or the data word inverted for this purpose to be applied to the data bus in accordance with the number of bit status changes required for the bit lines of the data bus.
  • a control bit, also applied to the data bus codes whether the inverted data word has been applied.
  • the method has the advantage that when data words are written, the number of bit changes in the data bus and thus the energy consumption can be reduced by writing the inverted data word.
  • bit states of the data bus connected to it with the bit states representing the data word to be written are written by means of the logical exclusive or function for each bit line of the data bus from a component receiving an integrated circuit to the data bus connected to it Data bus compared.
  • the bit states resulting from the exclusive or comparison and the logical result of the comparison are then added up using a number function, and the added bit states are compared with a threshold value using a comparator function.
  • bit state is generated which represents the logical value 0 or 1 and in accordance with the bit state which represents the logical value 0 or 1 a multiplex function, the data word to be written or the inverted data word is applied to the bit lines of the data bus (claim 2).
  • the necessary circuit logic can be efficiently implemented.
  • control bit can also be transmitted when data words are transmitted between the circuit and another circuit. Then the control bits of data words to be read are recorded in the other component receiving an integrated circuit, and data words to be read are inverted or not in accordance with the associated control bit (claim 4).
  • the control bit of the data word to be transmitted can be transmitted via a separate bit line (claim 5) or the control bit of the data word to be transmitted can be transmitted via a bit line used for the transmission of data words are transferred (claim 6).
  • control bits with the aid of a dedicated bit line has the advantage that no additional circuit logic is required to stuff the control bit between data words to be transmitted. If an additional bit line is to be avoided, the control bit can also be transmitted via one of the bit lines used for the transmission of data words. For example, the control bit can be transmitted before the data word to be transmitted. A more efficient use of the transmission capacities is achieved if one words comprising data blocks transmits the associated control bits as a control signal word (claim 7). In the case of the transmission of recurring sequences of data words, the control bits can be calculated in advance and read out for transmission from a memory (claim 8), whereby the calculation of the number of bit state changes when writing two successive data words whose control bits have been calculated in advance can be saved ,
  • the module that incorporates an integrated circuit can be provided with the following components:
  • an evaluation device for adding bit states present at the inputs and for comparing the added signal with a threshold value having one input per exclusive or digital gate (XOR) or per bit line used for the transmission of data words, which with the associated gate is connected, with means for adding the bit states present at the inputs connected to the exclusive or digital gates, with means for comparing the sum of the added bit states with a threshold value and with an output, each for each Bit line transmission used for data words is connected to a multiplexer, is equipped, and
  • the multiplexers in each case have an input which is connected to the evaluation device, two inputs at which the bit state present on the write line or the bit state inverted thereto are present, and an output which is connected to the associated bit line of the data bus connected to the module (claim 9 ).
  • the component incorporating an integrated circuit can also be equipped with a multiplexer for each bit line used for the transmission of data words, the multiplexers each having an input connected to the the bit line provided for receiving the control bit is connected, and two inputs at which the bit state on the respective bit line of the data bus connected to the module or the bit state inverted to it are present, and an output which is connected to the read line for via the associated bit line of the am Module connected data bus connected bits are connected (claim 10).
  • a separate bit line can additionally be provided for the transmission of control bits (claim 11) and a driver for outgoing and incoming signals can be provided for amplifying signal states (claim 12).
  • the invention can be implemented particularly easily in the case of application-specific integrated circuits - for which the English-language term application-specific integrated circuit (ASIC) is also customary in the specialist literature, because there are generally fewer restrictions in the design changes required for the transmission of an additional control bit ,
  • Fig. 2 Comparison of the operation of conventional and inventive methods for creating data words on data buses using an example.
  • FIG. 1 shows an implementation of the method according to the invention or a section of the component that houses an integrated circuit - hereinafter referred to as IC - to which a data bus is connected.
  • the data bus u - comprises n bit lines BLl, ..., BLn for sending and receiving data words and a bit line BLc for sending and receiving a control bit ibsc or iblc.
  • n write lines SL1, ..., SLn and n read lines LL1, ..., LLn are provided in the IC.
  • bit states isll, ..., isln are applied to the write lines SL1, ..., SLn, by which the data word to be written is coded bit by bit.
  • the bit states ibll, .., ibln are present on the bit lines of the data bus. Conventionally, these bit states ibll, .., ibln are overwritten with the bit states isll, ..., isln encoding the data word to be written.
  • these bit states ibll, .., ibln and the bit states isll, ..., isln coding the data word to be written are present at the inputs of exclusive or digital gates EXOR1, ..., EXORn.
  • the logical exclusive-OR function results in the outputs of the gate bit states iexorl, .., iexorn, which, if the associated bit states of the data bus ibll, .., ibln and the bit states coding the data word to be written, arell, .. ., isln represent the logical value 0 and, in the event of inequality, the logical value 1.
  • bit states iexorl, .., iexorn represent the logical value 1, for which islln ..., isln coded data word to the bit lines BLl, .., BLn of the data bus a change in the bit states ibll, ..., ibln of the data bus would be necessary.
  • the bit states iexorl, .., iexorn are present at the inputs of an evaluation device AWE.
  • the bit states iexorl, .., iexorn are added using a number function of this evaluation device and compared with a threshold value using a comparator function.
  • the threshold value is set such that the sum of the bit states iexorl, .., iexorn is greater than the threshold value if more than half of the bit states iexorl, .., iexorn represent the logical value 1.
  • a bit status ibsc is then output at an output of the evaluation device AWE, which bit represents the logical value 1 if and only if the sum of the bit states iexorl, .., iexorn is greater than the threshold value, ie if bit state change for writing the data word is conventional more than half of the bit lines BLl, ..., BLn of the data bus would be necessary.
  • the bit status ibsc is transmitted to the inputs of multiplexers MUXL1, ..., MUXLn assigned to the write lines SL1, ..., SLn.
  • the bit states isll, ..., isln, through which the data word to be written is coded, and the inverted bit states ⁇ isll, ..., ⁇ isln, are respectively applied to two other inputs of the multiplexers MUXL1, ..., MUXLn. the inversion being implemented by means of inverters INVL1, ..-, INVLn.
  • the multiplexers MUXL1, ..., MUXLn create the bit states ibl, ..., ibn via the drivers TS1, ..., TSn on the bit lines BLl, ..., BLN of the data bus.
  • the bit states ibl, ..., ibn correspond to the bit states isll, ..., isln if the associated control bit ibsc represents a logical 0 and the inverted bit states ⁇ isll, ..., ⁇ isln if the logical control bit ibsc is set.
  • the bit state corresponding to the ibsc signal state is applied to the bit line BLc for the transmission or reception of control bits via a driver TSC.
  • the data word to be written is inverted just when more than half of the bit states ibll, ..., ibln would have to be changed when writing the non-inverted data word.
  • the bit states ibll, ..., ibln representing the data word to be read are generated via driver TL1, ..., TLn and the inverted bit states ⁇ ibll, ..., ⁇ by means of an inverter INVL1, ..., INVLn ibln applied to multiplexer MUXL1, ..., MUXLn.
  • the control bit iblc assigned to the data word to be read is applied to a further input of the multiplexers MUXL1, ..., MUXLn via a driver TLc. If the control bit iblc is set, ie if the read data word is inverted, the multiplexers MÜXL1, ..., MUXLn output the bit states -ibll, ..., ⁇ ibln, ..., ⁇ ibln which are inverted to the bit states ibll, ..., ibln Inversion of data words inverted for energy-saving writing is reversed when reading.
  • the bit states ill1, ..., illn applied to the read lines LL1, ..., LLN represent the originally created data word, which may be transmitted in inverted form via the data bus to save energy.
  • FIG. 2 shows how the method according to the invention for avoiding bit state changes and thus saving energy leads to the writing of data words.
  • the upper table TK relates to the conventional procedure for writing data words, while the lower table TE shows the corresponding process in the method according to the invention.
  • the first column T of the tables relates to three points in time 1, 2 and 3, at which three successive read or write processes take place.
  • the second column S defines the process that takes place at the respective time. This can be reading L or writing S a data word.
  • the fourth column HEX refers to the data word that is being read or written on the curtain. The hexadecimal representation is used.
  • data word AA is first read and then data words C5 and A5 are written in succession.
  • BtO, ..., Bt7 show the associated bit states.
  • the bit lines six bit status changes are required against the data bus and two when writing the second A5.
  • the number of bit status changes is given in the last column NrW.
  • the inverted data word ⁇ C5 is written instead of the first written data word C5.
  • the associated control bit which is specified in the BtCd column, is set to 1.
  • the inverted data word is output again in the second write operation, for which purpose two bit status changes are required.
  • 8 bit status changes are carried out on the bit lines of the data bus, while there are only 5 according to the invention.
  • the energy saving for writing the two data words is more than a third of the energy expended in the conventional method for changing the bit state or reloading the bit lines.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

Bei dem erfindungsgemäßen Verfahren werden zur Übertragung von Daten die für das Anlegen eines Datenworts durch einen eine integrierte Schaltung aufnehmenden Baustein an einen daran angeschlossenen Datenbus notwendigen Bitzustandswechsel berechnet und bei Überschreiten eines Schwellenwerts die das invertierte Datenwort repräsentierenden Bitzustände angelegt. Zusätzlich wird ein Steuerbit übertragen, das anzeigt, ob das invertierte Datenwort geschrieben wurde. Das Steuerbit kann dabei in-band oder über eine eigene Bitleitung übertragen werden. Der eine integrierte Schaltung aufnehmende Baustein ist mit Schaltelementen zur Realisierung der Funktionen für einen Invertierung des zu schreibenden Datenwortes nach Maßgabe der Anzahl der notwendigen Bitzustandswechsel ausgestattet. Die Erfindung hat den Vorteil, dass die Anzahl der Bitzustandswechsel beim Anlegen von Daten signifikant reduziert und so das Senden von Daten energiesparend durchgeführt werden kann.

Description

Verfahren und Anordnung zum energiesparenden Senden von Daten durch einen eine integrierte Schaltung aufnehmenden Baustein über einen daran angeschlossenen Datenbus
Der Erfindungsgegenstand bezieht sich auf die Übertragung von Daten zwischen eine integrierte Schaltung aufnehmenden Bausteinen, die z.B. zur Realisierung von elektrischen Schaltungsfunktionen in der Vermittlungstechnik verwendet werden können.
Die Erfindung betrifft ein Verfahren zum energiesparenden Senden von Daten mittels eines eine integrierte Schaltung aufnehmenden Bausteins über einen daran angeschlossenen Da- tenbus und einen eine integrierte Schaltung aufnehmenden Baustein für energiesparendes Senden von Daten über einen daran angeschlossenen Datenbus.
Von integrierte Schaltungen aufnehmenden Bausteinen - in der Fachwelt meist mit englischsprachigen Ausdruck Integrated
Circuit oder dessen Abkürzung IC bezeichnet - werden in der Regel Daten über externe Busverbindungen ausgetauscht. Beim Austausch von Daten wird ein Großteil der zum Datenaustausch verwendeten Energie beim Umladen von Bitleitungen des Busses im Zuge des Anlegens neuer Datenworte dissipiert.
Der Erfindung liegt die Aufgabe zugrunde, den Energieverbrauch beim Senden von Daten zwischen integrierte Schaltungen aufnehmenden Bausteinen signifikant zu verringern.
Die Aufgabe wird durch ein Verfahren und einen eine integrierte Schaltung aufnehmenden Baustein entsprechend der Ansprüche 1 bzw. 9 jeweils durch deren kennzeichnende Teile gelöst .
Bei dem erfindungsgemäßen Verfahren werden bei einem Schreibvorgang eines Datenwortes vom eine integrierte Schaltung auf- nehmenden Baustein auf den daran angeschlossenen Datenbus die momentanen Bitzustände des Datenbusses mit den das zu schreibende Datenwort repräsentierenden Bitzuständen verglichen. Auf der Basis dieses Vergleichs wird die Anzahl der für den Schreibvorgang notwendigen Bitzustandswechsel berechnet. Abhängig von der Anzahl der benötigten Bitzustandswechsel wird dann ein Steuerbit gesetzt und nach Maßgabe dieses Steuerbit das dem Schreibvorgang entsprechende Datenwort oder das invertierte Datenwort geschrieben. Das gesetzte Steuerbit wird schließlich zum Senden auch auf dem Datenbus angelegt (Anspruch 1) . Das erfindungsgemäße Verfahren erlaubt, entweder das zu schreibende Datenwort oder das dazu invertierte Datenwort nach Maßgabe der Anzahl der dafür notwendigen Bitzustandswechsel der Bitleitungen des Datenbusses an den Daten- bus anzulegen. Ein ebenfalls an den Datenbus angelegtes Steuerbit codiert dabei, ob das invertierte Datenwort angelegt wurde. Das Verfahren hat den Vorteil, dass sich bei Schreibenvorgängen von Datenworten durch das Schreiben des invertierten Datenwort die Anzahl der Bitzustandswechsel des Da- tenbusses und damit der Energieverbrauch reduzieren lässt.
Bei einer möglichen Ausgestaltung dieses Verfahrens werden bei einem Schreibvorgang eines Datenwortes vom eine integrierte Schaltung aufnehmenden Baustein auf den daran ange- schlossenen Datenbus die Bitzustände des daran angeschlossenen Datenbusses mit den das zu schreibende Datenwort repräsentierenden Bitzuständen mittels der logischen Exklusiv-Oder Funktion für jede Bitleitung des Datenbus verglichen. Anschließend werden die aus dem Exklusiv-Oder Vergleich resul- tierenden und das logische Ergebnis des Vergleichs repräsentierenden Bitzustände mittels einer Zahl-Funktion aufaddiert, und die aufaddierten Bitzustände mittels einer Komparator- Funktion mit einem Schwellenwert verglichen. Als Resultat des Vergleichs des Schwellenwerts mit der Summe der addierten Bitzuständen wird ein Bitzustand erzeugt, der den logischen Wert 0 oder 1 repräsentiert und nach Maßgabe des das den logischen Wert 0 oder 1 repräsentierende Bitzustands mittels einer Multiplex-Funktion das zu schreibende Datenwort oder das dazu invertierte Datenwort auf den Bitleitungen des Datenbusses angelegt (Anspruch 2) . Durch die Verbindung eines Exklusiv-Oder Vergleichs mit einer Zählfunktion lässt sich die notwendige Schaltungslogik effizient realisieren. Zur Minimierung der Umladeverluste empfiehlt es sich beim erfindungsgemäßen Verfahren dann das Steuerbit zu setzen und das invertierte Datenwort zu schreiben, wenn die Anzahl der zum Schreiben des Datenwortes benötigten Bitzustandswechsel beim daran angeschlossenen Datenbus mehr als die Hälfte der Anzahl der Bitzustände betragen würde (Anspruch 3) .
Um einen Datenaustausch zwischen integrierte Schaltungen aufnehmenden Bausteinen auf Grundlage des erfindungsgemäßen Ver- fahrens zu ermöglichen, kann bei der Übertragung von Datenworten zwischen dem Schaltkreis und einem anderen Schaltkreis das Steuerbit mitübertragen werden. Dann werden bei dem anderen eine integrierte Schaltung aufnehmender Baustein die Steuerbits von zu lesenden Datenworten erfasst, und zu lesen- de Datenworte nach Maßgabe des zugehörigen Steuerbits invertiert oder nicht (Anspruch 4) . Bei einer Übertragung eines Datenwortes zwischen dem einen integrierten Schaltkreis aufnehmenden Baustein und dem daran angeschlossenen Bus kann das Steuerbit des zu übertragenden Datenwortes über eine eigene Bitleitung übertragen werden (Anspruch 5) oder auch das Steuerbit des zu übertragenden Datenwortes über eine zur Übertragung von Datenworten verwendete Bitleitung übertragen werden (Anspruch 6) . Die Übertragung von Steuerbits mit Hilfe einer eigenen Bitleitung hat den Vorteil, dass keine zusätzliche Schaltungslogik zum Stopfen des Steuerbits zwischen zu übertragende Datenworte notwendig ist. Wenn eine zusätzliche Bitleitung vermieden werden soll, kann auch das Steuerbit über eine der für die Übertragung von Datenworten verwendete Bitleitung übermittelt werden. Dabei kann zum Beispiel das Steu- erbit vor dem zu übertragenden Datenwort übermittelt werden. Eine effizientere Nutzung der Übertragungskapazitäten wird erzielt, wenn man bei einer Übertragung eines mehrere Daten- worte umfassenden Datenblocks die zugehörigen Steuerbits als Steuersignalwort überträgt (Anspruch 7) . Dabei können im Falle von der Übertragung von wiederkehrenden Folgen von Datenworten die Steuerbits vorausberechnet und zur Übersendung aus einem Speicher ausgelesen werden (Anspruch 8), wodurch die Berechnung der Anzahl der Bitzustandwechsel beim Schreiben von zwei aufeinenderfolgenden Datenworten, deren Steuerbits vorausberechnet wurden, eingespart werden kann.
Zur Realisierung der zur Berechnung von Bitzustandswechsel beim Schreiben von Datenworten notwendigen Schalt- und Auswertelogik kann der eine integrierte Schaltung aufnehmender Baustein mit folgenden Bauelementen versehen sein:
- mit einem Exklusiv-Oder digitalen Gatter, auch als XOR-
Gatter bekannt, für jede zur Übertragung von Datenworten verwendete Bitleitung, das über zwei Eingänge mit der entsprechenden Bitleitung des am Baustein angeschlossenen Datenbusses bzw. der Schreibleitung des eine integrierte Schaltung aufnehmenden Bausteins für den entsprechenden Bitzustand verbunden ist, und das zudem über einen Ausgang mit einer Auswerteeinrichtung verbunden ist,
- mit einer Auswerteeinrichtung zum Addieren von bei den Eingängen anliegenden Bitzuständen und zum Vergleichen des aufaddierten Signals mit einem Schellenwert, wobei die Auswerteeinrichtung mit einem Eingang pro Exklusiv-Oder digitaler Gatter (XOR) bzw. pro zur Übertragung von Datenworten verwendete Bitleitung, der mit dem zugehörigen Gatter verbunden ist, mit Mitteln zum Addieren von den an den mit den Ex- klusiv-Oder digitalen Gattern verbundenen Eingängen anliegenden Bitzustände, mit Mitteln zum Vergleichen von der Summe der Addierten Bitzustände mit einem Schwellenwert und mit einem Ausgang, der jeweils für jede zur Übertragung von Datenworten verwendete Bitleitung mit einem Multiplexer verbunden ist, ausgestattet ist, und
- mit einem Multiplexer für jede zur Übertragung von Datenworten verwendete Bitleitung, wobei die Multiplexer jeweils einen Eingang, der mit der Auswerteeinrichtung verbunden ist, zwei Eingängen, an denen das auf der Schreibleitung anliegende Bitzustand bzw. der dazu invertierte Bitzustand anliegen, und einen Ausgang, der mit der zugehörigen Bitleitung des am Baustein angeschlossenen Datenbusses verbunden ist, aufweisen (Anspruch 9) .
Zum Lesen bzw. Empfangen von Datenworten, die im Zuge der E- nergieersparnis invertiert wurden, kann der eine integrierte Schaltung aufnehmende Baustein noch mit einem Multiplexer für jede zur Übertragung von Datenworten verwendete Bitleitung ausgestattet sein, wobei die Multiplexer jeweils einen Eingang, der mit der zum Empfang des Steuerbits vorgesehenen Bitleitung verbunden ist, und zwei Eingängen, an denen der auf der jeweiligen Bitleitung des am Baustein angeschlossenen Datenbus anliegende Bitzustand bzw. der dazu invertierte Bitzustand anliegen, und einem Ausgang, der mit der Leseleitung für über die zugehörige Bitleitung des am Baustein angeschlossenen Datenbusses übertragene Bits verbunden ist, auf- weisen (Anspruch 10) . Zur Übertragung von Steuerbits kann zusätzlich eine eigene Bitleitung gegeben sein (Anspruch 11) und zur Verstärkung von Signalzuständen können jeweils ein Treiber für ausgehende und eingehende Signale vorgesehen sein (Anspruch 12) .
Die Erfindung lässt sich besonders einfach bei anwendungsspezifisch integrierter Schaltkreisen - für die auch in der Fachliteratur der englischsprachige Fachausdruck application specific integrated circuit (ASIC) üblich ist - realisieren, weil im allgemeinen weniger Einschränkungen bei den für die Übertragung eines zusätzlichen Steuerbits notwendigen Abänderungen im Design bestehen.
Die Erfindung wird im folgenden anhand eines Ausführungsbei- spiels und Figuren näher erläutert. Dabei zeigen Fig. 1: Erfindungsgemäßes Verfahren und Realisierung der für das Verfahren erforderlichen Schaltlogik,
Fig. 2: Vergleich der Funktionsweise von herkömmlichen und erfindungsgemäßen Verfahren zum Anlegen von Datenworten an Datenbusse anhand eines Beispiels.
In Figur 1 ist eine Realisierung des erfindungsgemäßen Verfahrens bzw. ein Ausschnitt des eine integrierte Schaltung aufnehmenden Bausteins - im folgenden IC genannt -, an den ein Datenbus angeschlossen ist, dargestellt. Der Datenbus u - fasst n Bitleitungen BLl,..., BLn für das Senden und Empfangen von Datenworten und eine Bitleitung BLc für das Senden bzw. Empfangen eines Steuerbits ibsc bzw. iblc. Zum Schreiben und Lesen von Datenworten sind in dem IC n Schreibleitungen SL1, ..., SLn und n Leseleitungen LL1, ..., LLn vorgesehen. Beim Schreiben eines Datenwortes werden an die Schreibleitungen SL1, ..., SLn die Bitzustände isll, ..., isln angelegt, durch die das zu schreibende Datenwort bitweise codiert ist. An den Bitleitungen des Datenbusses liegen die Bitzustände ibll, .., ibln an. Herkömmlich werden diese Bitzustände ibll, .. , ibln mit den das zu schreibende Datenwort codierenden Bitzuständen isll, ..., isln überschrieben. Ausführungsbei- spielgemäß liegen diese Bitzustände ibll, .., ibln und die das zu schreibende Datenwort codierenden Bitzustände isll, ... , isln an den Eingängen von Exklusiv-Oder digitalen Gattern EXOR1, ..., EXORn an. Durch die logische Exklusiv-Oder Funktion ergeben sich an den Ausgängen der Gatter Bitzustände iexorl, .., iexorn, die bei Gleichheit der zugehörigen Bitzu- stände des Datenbusses ibll, .., ibln und der das zu schreibende Datenwort codierenden Bitzustände isll, ..., isln den logischen Wert 0 repräsentieren und bei Ungleichheit den logischen Wert 1. Das heißt, genau die Bitzustände iexorl, .., iexorn repräsentieren den logischen Wert 1, für die für das Anlegen des durch die Bitzustände isll, ..., isln codierten Datenwortes an die Bitleitungen BLl, .., BLn des Datenbusses ein Änderung der Bitzustände ibll, ..., ibln des Datenbusses notwendig wäre. Die Bitzustände iexorl, .., iexorn liegen an Eingängen einer Auswerteeinrichtung AWE an. Mithilfe einer Zahl-Funktion dieser Auswerteeinrichtung werden die Bitzustände iexorl, .., iexorn addiert und mithilfe einer Kompara- torfunktion mit einem Schwellenwert verglichen. Der Schwellenwert ist so festgelegt, dass die Summe der Bitzustände iexorl, .., iexorn größer als der Schwellenwert ist, wenn mehr als die Hälfte der Bitzustände iexorl, .., iexorn den logischen Wert 1 repräsentieren. An einem Ausgang der Auswerte- einrichtung AWE wird dann ein Bitzustand ibsc ausgegeben, der genau dann den logischen Wert 1 repräsentiert, wenn die Summe der Bitzustände iexorl, .., iexorn größer als der Schwellenwert ist, d.h. wenn herkömmlich beim Schreiben des Datenwortes Bitzustandswechsel für mehr als die Hälfte der Bitleitun- gen BLl, ..., BLn des Datenbusses notwendig wären. Der Bitzustand ibsc wird an die Eingänge von den Schreibleitungen SL1, ..., SLn zugeordneten Multiplexern MUXL1, ..., MUXLn übermittelt. An zwei anderen Eingängen der Multiplexer MUXL1, ..., MUXLn liegen jeweils die Bitzustände isll, ..., isln an, durch die das zu schreibende Datenwort codiert ist, und die dazu invertierten Bitzustände ~isll, ..., ~isln, wobei die Invertierung mittels Invertierer INVL1, ..-, INVLn, realisiert ist. Von den Multiplexern MUXL1, ..., MUXLn werden die Bitzustände ibl, ..., ibn über die Treiber TS1, ..., TSn an den Bitleitungen BLl, ..., BLN des Datenbusses angelegt. Die Bitzustände ibl, ..., ibn entsprechen dabei den Bitzuständen isll, ..., isln, wenn das zughörige Steuerbit ibsc eine logische 0 repräsentiert und den dazu invertierten Bitzuständen ~isll, ..., ~isln, wenn das logische Steuerbit ibsc gesetzt ist. An der Bitleitung BLc für das Senden bzw. Empfangen von Steuerbits wird über einen Treiber TSC der dem Signalzustand ibsc entsprechende Bitzustand angelegt. Das zu schreibende Datenwort wird gerade dann invertiert, wenn mehr als die Hälfte der Bitzustände ibll, ..., ibln beim Schreiben des nicht-invertierten Datenwortes geändert werden müsste. Beim Lesen eines Datenwortes werden über Treiber TL1, ..., TLn die das zu lesende Datenwort repräsentierende Bitzustände ibll, ..., ibln und mittels Invertierer INVL1, ..., INVLn die dazu invertierten Bitzustände ~ibll, ..., ~ibln an Multiple- xer MUXL1, ..., MUXLn angelegt. An einem weiteren Eingang der Multiplexer MUXL1, ..., MUXLn wird über einen Treiber TLc das dem zu lesenden Datenwort zugeordnete Steuerbit iblc angelegt. Bei gesetztem Steuerbit iblc, d.h. wenn das gelesene Datenwort invertiert ist, werden von den Multiplexern MÜXL1, ..., MUXLn die zu den Bitzuständen ibll, ..., ibln invertierten Bitzustände -ibll, ..., ~ibln ausgegeben, d.h. die Inversion von zum energiesparenden Schreiben invertierten Datenworten wird beim Lesen wieder rückgängig gemacht. Die an den Leseleitungen LL1, ..., LLN angelegten Bitzustände illl, ..., illn repräsentieren das ursprünglich angelegte Datenwort, das gegebenenfalls zur Energieeinsparung in invertierter Form ü- ber den Datenbus übertragen wird.
Auf Figur 2 ist anhand eines Beispiels veranschaulicht, wie beim Schreiben von Datenworten das erfindungsgemäße Verfahren zur Vermeidung von Bitzustandswechseln und damit zu Energieeinsparung führt. Die obere Tabelle TK bezieht sich auf die herkömmliche Vorgehensweise beim Schreiben von Datenworten, während die untere Tabelle TE den entsprechenden Vorgang beim erfindungsgemäßen Verfahren zeigt. Die ersten Spalte T der Tabellen bezieht auf drei Zeitpunkte 1, 2 und 3, an denen drei aufeinanderfolgende Lese- bzw. Schreibvorgänge stattfinden. In der zweiten Spalte S ist der Vorgang definiert, der zu dem jeweiligen Zeitpunkt stattfindet. Dabei kann es sich um das Lesen L oder das Schreiben S eines Datenwortes handeln. Die vierte Spalte HEX bezieht sich auf das Datenwort, das bei dem Vorhang gelesen oder geschrieben wird. Dabei wird die Hexadezimaldarstellung verwendet. In dem Beispiel wird bei der herkömmlichen Vorgehensweise zuerst das Datenwort AA gelesen und dann nacheinander die Datenworte C5 und A5 geschrieben. BtO, ..., Bt7 zeigen die zugehörigen Bitzustände. Für das Schreiben des Datenwortes C5 sind bei den Bitleitun- gen des Datenbusses sechs Bitzustandswechsel notwendig und beim Schreiben des zweiten A5 zwei. Die Anzahl der Bitzustandswechsel ist in der letzten Spalte NrW angegeben. Erfindungsgemäß wird statt das ersten geschriebenen Datenwortes C5 das dazu invertierte Datenwort ~C5 geschrieben. Das zugehörige Steuerbit, welches in der Spalte BtCd angegeben ist, wird auf 1 gesetzt. Dadurch sind nur drei Bitzustandswechsel der Bitleitungen des Datenbusses nötig. Beim zweiten Schreibvorgang wird wieder das invertierte Datenwort ausgegeben, wozu zwei Bitzustandswechsel erforderlich sind. Insgesamt werden in dem Beispiel bei herkömmlichen Schreiben 8 Bitzustandswechsel bei den Bitleitungen des Datenbusses durchgeführt, während es erfindungsgemäß nur 5 sind. Im Beispiel ist damit die Energieersparnis für das Schreiben der beiden Datenworte mehr als ein Drittel der bei dem herkömmlichen Verfahren für Bitzustandswechsel bzw. Umladevorgänge der Bitleitungen aufgewendeten Energie.

Claims

Patentansprüche
1. Verfahren zum energiesparenden Senden von Daten mittels eines eine integrierte Schaltung aufnehmenden Bausteins ü- ber einen daran angeschlossenen Datenbus, wobei für das Schreiben von n-bit Datenworten mindestens n Bitleitungen (BLl, ..., BLn) gegeben sind, dadurch gekennzeichnet,
- dass bei einem Schreibvorgang eines Datenwortes von dem eine integrierte Schaltung aufnehmenden Baustein auf den daran angeschlossenen Datenbus die momentanen Bitzustände des Datenbusses (ibll, ..., ibln) mit den das zu schrei- bende Datenwort repräsentierenden Bitzuständen (isll, ..., isln) verglichen werden,
- dass die Anzahl der für den Schreibvorgang notwendigen Bitzustandswechsel berechnet wird,
- dass abhängig von der Anzahl der benötigten Bitzustands- Wechsel ein Steuerbit (ibsc) gesetzt wird,
- dass nach Maßgabe des Steuerbits (ibsc) das dem Schreibvorgang entsprechende Datenwort oder das invertierte Datenwort geschrieben wird, und
- dass das zugehörige Steuerbit (ibsc) zum Senden an den Da- tenbus angelegt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
- dass bei einem Schreibvorgang eines Datenwortes von dem eine integrierte Schaltung aufnehmender Baustein auf den daran angeschlossenen Datenbus die Bitzustände des Datenbusses (ibll, ..., ibln) mit den das zu schreibende Datenwort repräsentierenden Bitzuständen (isll, ..., isln) mittels der logischen Exklusiv-Oder Funktion für jede Bitlei- tung des Datenbus (BLl, ..., BLn) verglichen werden,
- dass die aus dem Exklusiv-Oder Vergleich resultierenden und das logische Ergebnis des Vergleichs repräsentierenden Bitzustände (iexorl, ..., iexorn) mittels einer Zahl- Funktion aufaddiert werden, und
- dass die aufaddierten Bitzustände mittels einer Kompara- tor-Funktion mit einem Schwellenwert verglichen werden, - dass als Resultat des Vergleichs des Schwellenwerts mit der Summe der addierten Bitzuständen ein Bitzustand (ibsc) erzeugt wird, der den logischen Wert 0 oder 1 repräsentiert,
- dass nach Maßgabe des das den logischen Wert 0 oder 1 rep- räsentierende Bitzustands (ibsc) mittels einer Multiplex-
Funktion das zu schreibende Datenwort oder das dazu invertierte Datenwort an den Bitleitungen des Datenbusses (BLl, ... , BLn) angelegt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
- dass das Steuerbit (ibsc) gesetzt wird, wenn die Anzahl der zum Schreiben des Datenwortes benötigten Bitzustandswechsel beim daran angeschlossenen Datenbus mehr als die Hälfte der Anzahl aller Bitzustände (ibll, ..., ibln) beträgt, und
- dass bei gesetztem Steuerbit (ibsc) das invertierte Datenwort geschrieben wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
- dass bei der Übertragung von Datenworten zwischen dem eine integrierte Schaltung aufnehmender Baustein und einem anderen eine integrierte Schaltung aufnehmenden Baustein das Steuerbit (ibsc) mitübertragen wird,
- dass bei dem anderen eine integrierte Schaltung aufnehmender Baustein Steuerbits (iblc) von zu lesenden Datenworten erfasst werden, und
- dass ein zu lesendes Datenwort nach Maßgabe des Steuerbits (iblc)- invertiert wird oder nicht.
5. Verfahren nach einem der vorhergehenden Ansprüche, ■ dadurch gekennzeichnet, dass bei einer Übertragung eines Datenwortes durch den eine integrierte Schaltung aufnehmender Baustein über dem daran angeschlossenen Datenbus das Steuerbit (ibsc) des zu übertra- genden Datenwortes über eine eigene Bitleitung (BLc) übertragen wird.
6. Verfahren nach einem der vorhergehenden Ansprüche 1-4, dadurch gekennzeichnet, dass bei einer Übertragung eines Datenwortes durch den eine integrierte Schaltung aufnehmenden Baustein über den daran angeschlossenen Datenbus das Steuerbit (ibsc) des zu übertragenden Datenwortes über eine der zur Übertragung von Datenworten verwendeten Bitleitungen (BLl, ..., BLn) übertragen wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bei einer Übertragung eines mehrere Datenworte umfassen- den Datenblocks die zugehörigen Steuerbits (ibsc) als Steuersignalwort übertragen werden.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bei der Übertragung von wiederkehrenden Folgen von Datenworten die Steuerbits (ibsc) vorausberechnet sind und zur Übersendung aus einem Speicher ausgelesen werden.
9. Integrierte Schaltung aufnehmender Baustein für energie- sparendes Senden von Daten über einen daran angeschlossenen
Datenbus, wobei für das Schreiben von n-bit Datenworten mindestens n Bitleitungen (BLl, ..., BLn) gegeben sind, - mit einem Exklusiv-Oder digitalen Gatter (EXORl, ..., E- XORn) für jede zur Übertragung von Datenworten verwendete Bitleitung (BLl, ..., BLn),
— mit zwei Eingängen, die mit der entsprechenden Bitleitung (BLl, ..., BLn) des am eine integrierte Schaltung aufnehmenden Bausteins angeschlossenen Datenbusses bzw. der Schreibleitung (SL1, ..., SLn) für den entsprechenden Bitzustand des eine integrierte Schaltung aufnehmenden Bausteins verbunden sind, — mit einem Ausgang, der mit einer Auswerteeinrichtung (AWE) verbunden ist,
- mit einer Auswerteeinrichtung (AWE)
— mit einem Eingang pro Exklusiv-Oder digitalen Gatter
(EXOR1, ..., EXORn) , der mit dem jeweiligen Baustein verbunden ist,
— mit Mitteln zum Addieren der an den mit den Exklusiv-Oder digitalen Gattern (EXOR1, ..., EXORn) verbundenen Eingängen anliegenden Bitzustände (iexorl, ..., iexorn) , — mit Mitteln zum Vergleichen von der Summe der an den zur Übertragung von Datenworten verwendeten Bitleitungen (BLl, ..., BLn) zugeordneten Eingängen anliegenden Bitzustände Bitzustände (iexorl, ..., iexorn) mit einem Schwellenwert, — mit einem Ausgang, der mit zur Übertragung von Datenworten verwendeten Bitleitung (BLl, ..., BLn) zugeordneten Multiplexern (MUXS1, ..., MUXSn) verbunden ist, und
- mit einem Multiplexer (MUXS1, ..., MUXSn) für jede zur Ü- bertragung von Datenworten verwendete Bitleitung (BLl,
... , BLn) ,
— mit einem Eingang, der mit der Auswerteeinrichtung (AWE) verbunden ist,
— mit zwei Eingängen, an denen der auf der Schreibleitung anliegende Bitzustand (isll, ..., isln) bzw. der dazu invertierte Bitzustand anliegen,
— mit einem Ausgang, der mit der zugehörigen Bitleitung
(BLl, ..., BLn) des am eine integrierte Schaltung aufnehmenden Baustein angeschlossenen Datenbusses verbun- den ist.
10. Integrierte Schaltung aufnehmender Baustein zum Senden und
Empfangen nach Anspruch 9, - mit einem Multiplexer (MUXLl, ..., MUXLn) für jede zur Ü- bertragung von Datenworten verwendete Bitleitung (BLl, ... , BLn) ,
— mit einem Eingang, der mit der zum Empfang des Steuerbits (iblc) vorgesehenen Bitleitung verbunden ist, und
— mit zwei Eingängen, an denen der an der jeweiligen zur Übertragung von Datenworten verwendeten Bitleitung (BLl, ... BLn) des am eine integrierte Schaltung aufnehmenden Baustein angeschlossenen Datenbusses anliegende Bitzustand (ibll, ..., ibln) bzw. der dazu invertierte Bitzustand anliegen,
— mit einem Ausgang, der mit der Leseleitung (LL1, ..., LLn) für über die zugehörige Bitleitung (BLl, ...,
BLn) des am eine integrierte Schaltung aufnehmenden Baustein angeschlossenen Datenbusses übertragene Bitzustände verbunden ist.
11. Integrierte Schaltung aufnehmender Baustein nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass zur Übertragung von Steuerbits (ibsc) eine eigene Bitleitung (BLc) gegeben ist.
12. Integrierte Schaltung aufnehmender Baustein nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass jeweils ein Treiber (TS, TL) für ausgehende und einge- hende Signale vorgesehen ist.
13. Integrierte Schaltung aufnehmender Baustein nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass der Schaltkreis ein anwendungsspezifisch integrierter Schaltkreis (ASIC) ist.
PCT/DE2002/001786 2001-05-23 2002-05-17 Verfahren und anordnung zum energiesparenden senden von daten durch einen eine integrierte schaltung aufnehmenden baustein über einen daran angeschlossenen datenbus WO2002095603A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10125393A DE10125393A1 (de) 2001-05-23 2001-05-23 Verfahren und Anordnung zum energiesparenden Senden von Daten durch einen eine integrierte Schaltung aufnehmenden Baustein über einen daran angeschlossenen Datenbus
DE10125393.1 2001-05-23

Publications (1)

Publication Number Publication Date
WO2002095603A1 true WO2002095603A1 (de) 2002-11-28

Family

ID=7686023

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/001786 WO2002095603A1 (de) 2001-05-23 2002-05-17 Verfahren und anordnung zum energiesparenden senden von daten durch einen eine integrierte schaltung aufnehmenden baustein über einen daran angeschlossenen datenbus

Country Status (2)

Country Link
DE (1) DE10125393A1 (de)
WO (1) WO2002095603A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2006777A1 (de) * 2006-06-01 2008-12-24 Samsung Electronics Co., Ltd. Verfahren und Vorrichtung zur Erzeugung von invertiertem Code auf einem Bus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667337A (en) * 1985-08-28 1987-05-19 Westinghouse Electric Corp. Integrated circuit having outputs configured for reduced state changes
EP0886220A2 (de) * 1997-06-02 1998-12-23 Nokia Mobile Phones Ltd. Speicherbusschnittstelle mit niedriger Leistung
US5874833A (en) * 1997-02-03 1999-02-23 International Business Machines Corporation True/complement output bus for reduced simulataneous switching noise
US6243779B1 (en) * 1996-11-21 2001-06-05 Integrated Device Technology, Inc. Noise reduction system and method for reducing switching noise in an interface to a large width bus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4020910C2 (de) * 1990-06-30 1997-02-27 Philips Patentverwaltung Übertragungseinrichtung mit transparenter Umcodierung
US5394361A (en) * 1992-10-22 1995-02-28 At&T Corp. Read/write memory
US5572736A (en) * 1995-03-31 1996-11-05 International Business Machines Corporation Method and apparatus for reducing bus noise and power consumption

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667337A (en) * 1985-08-28 1987-05-19 Westinghouse Electric Corp. Integrated circuit having outputs configured for reduced state changes
US6243779B1 (en) * 1996-11-21 2001-06-05 Integrated Device Technology, Inc. Noise reduction system and method for reducing switching noise in an interface to a large width bus
US5874833A (en) * 1997-02-03 1999-02-23 International Business Machines Corporation True/complement output bus for reduced simulataneous switching noise
EP0886220A2 (de) * 1997-06-02 1998-12-23 Nokia Mobile Phones Ltd. Speicherbusschnittstelle mit niedriger Leistung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2006777A1 (de) * 2006-06-01 2008-12-24 Samsung Electronics Co., Ltd. Verfahren und Vorrichtung zur Erzeugung von invertiertem Code auf einem Bus

Also Published As

Publication number Publication date
DE10125393A1 (de) 2002-12-12

Similar Documents

Publication Publication Date Title
DE19529434B4 (de) Microprozessorsystem für sicherheitskritische Regelungen
DE4400079C2 (de) Verfahren zur Prüfung von elektronischen Steuergeräten
CH630735A5 (de) Steuereinrichtung mit einem mikroprozessor.
DE2360505A1 (de) Datenverarbeitungsanlage mit einer anordnung zur uebertragung von daten zwischen zwei funktionseinheiten
DE1299145B (de) Schaltungsanordnung zum Steuern von peripheren Ein- und Ausgabegeraeten von Datenverarbeitungssystemen
DE19614237C1 (de) Kommunikationssystem mit einer Meisterstation und mindestens einer Sklavenstation
DE3710813A1 (de) Datenverarbeitungssystem sowie verfahren dafuer
DE4010311A1 (de) Datenprozessor
DE2801853A1 (de) Integrierte digitale datenverarbeitungseinrichtung
WO2002095603A1 (de) Verfahren und anordnung zum energiesparenden senden von daten durch einen eine integrierte schaltung aufnehmenden baustein über einen daran angeschlossenen datenbus
DE2713304A1 (de) Mehrrechnersystem
DE19724270C2 (de) Registerzelle, Registerdatei und Betriebssystem derselben
EP0301160A2 (de) System mit zwei Mikroprozessoren und einem gemeinsamen Schreibe-Lese-Speicher
DE10330037B3 (de) Adapterkarte zum Anschließen an einen Datenbus in einer Datenverarbeitungseinheit und Verfahren zum Betreiben eines DDR-Speichermoduls
DE3007939A1 (de) Anordnung zur kopplung von datenverarbeitungsanlagen
DE2837709C2 (de) Schaltungsanordnung zur Behandlung von Teilwörtern in Rechnersystemen
DE2630711A1 (de) Speichersteuersystem
EP0896281B1 (de) Datenbus in einem Rechnersystem
DE2555329C3 (de) Steuereinrichtung aus mehreren Bausteinen für eine Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage, und Verfahren zum Betrieb der Steuereinrichtung
DE10103546A1 (de) Verfahren zum Steuern einer Peripherieeinrichtung mittels einer Zentraleinrichtung sowie Einrichtungen zur Nutzung des Verfahrens
EP0236818A1 (de) Verfahren und Schaltungsanordnung zum Überwachen von mit einer Datenvermittlungs- bzw. Datenübertragungseinrichtung verbundenen Anschlussleitungen
DE2711892A1 (de) Schaltungsanordnung zur steuerung des datenverkehrs zwischen einem mikroprozessor und peripherieeinheiten
EP0420203A2 (de) Schaltungsanordnung zur Ansteuerung eines bidirektionalen Bustreibers
EP0718781A2 (de) Vorrichtung zur Verbindung zweier unterschiedlicher Rechnersysteme
DE10317651A1 (de) Verfahren und Vorrichtung zum Vergleichen von binären Datenworten

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase