WO2002091167A1 - Generateur de nombres aleatoires - Google Patents

Generateur de nombres aleatoires Download PDF

Info

Publication number
WO2002091167A1
WO2002091167A1 PCT/JP2002/003075 JP0203075W WO02091167A1 WO 2002091167 A1 WO2002091167 A1 WO 2002091167A1 JP 0203075 W JP0203075 W JP 0203075W WO 02091167 A1 WO02091167 A1 WO 02091167A1
Authority
WO
WIPO (PCT)
Prior art keywords
random
pulse
pulse train
random number
binary
Prior art date
Application number
PCT/JP2002/003075
Other languages
English (en)
French (fr)
Inventor
Fumio Mita
Osamu Atsumi
Original Assignee
Sangikyo Corporation
Santekuto Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sangikyo Corporation, Santekuto Corporation filed Critical Sangikyo Corporation
Publication of WO2002091167A1 publication Critical patent/WO2002091167A1/ja
Priority to US10/692,483 priority Critical patent/US7349935B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes

Definitions

  • the present invention relates to a random number generator for generating a random number for use in an ID password for information security, various symbol keys, and the like.
  • the appearance probability of 1 or 0 (hereinafter referred to as “1/0”) is equal to 1/2 each, and each bit is independent of the others. It is necessary to use a true random number that has no correlation between bits.
  • true random numbers cannot be actually rolled with dice or coins, they are often generated using physical random numbers, such as measuring the voltage change of electrical noise. It is not a true random number.
  • the integrated value of the output pulse train is fed back to the random number generation side to control the noise level, or the output pulse train is input to the shift register, and the parallel converted pulse train is converted.
  • Methods such as generating a random number by calculating a logical sum have been proposed.
  • an object of the present invention is to provide a random number generator that can eliminate the imbalance of physical random numbers without being controlled by chance and ensure that the 1/0 appearance balance has the same probability. is there. Disclosure of the invention
  • the present invention is configured as follows. That is, the invention of claim 1 comprises a random noise generating means for measuring physical noise and generating random noise,
  • Random pulse wave generation means for shaping the waveform of the random noise to generate a random pulse wave
  • Binary pulse train conversion means for sampling the random pulse wave with a clock having a fixed cycle and converting the sampled value into a binary pulse train having a fixed period with on / off of a sample value as a pulse code
  • Binary pulse train code smoothing means for inverting the polarity of the binary pulse train at regular intervals to smooth the appearance balance of 1Z0 codes in a predetermined unit code length
  • a random number generation device configured to generate a random number sequence of the smoothed binary pulse sequence code.
  • the invention according to claim 2 is the random number generation device according to claim 1, wherein the random pulse wave is generated by setting a generation interval of the random noise as an on / off time of a pulse.
  • the invention according to claim 3 is characterized in that random noise synthesized by using a plurality of the random noise generating means is input to the random pulse wave generating means to increase the frequency of on / off of the random pulse wave. It is a random number generator of the description.
  • the invention according to claim 4 is the random number generator according to claim 1, wherein the random pulse wave generating means is constituted by a pulse generating means whose output state changes each time the random noise is input as a trigger pulse.
  • the invention according to claim 5 is characterized in that the binary pulse train code smoothing means divides the frequency of the clock to 1 Z 2 by a 2 frequency divider, and an output of the 1 Z 2 frequency divider. The binary pulse train and the XOR gate input The random number generator according to claim 1.
  • the invention according to claim 6 is characterized in that the binary pulse train code smoothing means divides the frequency of the clock by 1, and synchronizes with the output of the ⁇ divider.
  • the random number generation device according to claim 1 wherein said random number generation device comprises five logic circuits for alternately inverting and outputting said binary pulse train.
  • FIG. 1 is a block diagram of a random number generator embodying the present invention.
  • FIG. 2 shows a signal waveform of each block in FIG. 1 and a timing chart thereof.
  • FIG. 3 shows another embodiment of the waveform shaping circuit.
  • FIG. 4 is a configuration diagram of a waveform shaping circuit embodying the present invention.
  • FIG. 5 is a configuration diagram of a sample & hold circuit embodying the present invention.
  • FIG. 6 is a configuration diagram of a frequency divider embodying the present invention.
  • FIG. 7 is a configuration diagram of a switching circuit embodying the present invention.
  • FIG. 8 is a configuration diagram of another switching circuit embodying the present invention.
  • FIG. 9 is an operation waveform diagram of the circuit of FIG.
  • FIG. 1 shows a block diagram of a random number generator embodying the present invention.
  • 1 indicates a noise source, and the output of the noise source 1 is connected to the waveform shaping circuit 2.
  • the output of the waveform shaping circuit 2 is connected to a sample & hold circuit 4.
  • reference numeral 3 denotes an oscillator.
  • the output of the oscillator 3 is connected to a sample & hold circuit 4 and a frequency divider 5, respectively.
  • the output of sample & hold circuit 4 is
  • the output of the frequency divider 5 is connected to the switching circuit 6.
  • Figure 2 shows the signal waveform at each point indicated by the X mark in Figure 1 and its timing chart '.
  • the random number generator inputs a random noise n having no periodicity generated by the noise source 1 to the waveform shaping circuit 2 to generate a random pulse wave P 1.
  • the random pulse wave P 1 and the clock cl of the oscillator 3 are input to the sample & hold circuit 4 to generate a binary pulse train P 2 having a constant period.
  • the binary pulse train P 2 and the ⁇ frequency-divided clock c 2 obtained by dividing the clock cl into 1 Z 2 by the frequency divider 5 are input to the switching circuit 6 to change the polarity of the binary pulse train P 2. Invert every other cycle, and output a smoothed binary pulse train P 3 in which the appearance balance of 1 Z0 code is smoothed. Further details will be described.
  • the noise source 1 is composed of physical noise sources such as white noise due to thermal noise, shot noise, and avalanche.
  • the waveform shaping circuit 2 can be composed of a logarithmic amplifier 7, a comparator 8, and a monostable multivibrator 9, as shown in FIG.
  • the random noise n is amplified to a predetermined voltage level by the logarithmic amplifier circuit 7, and the amplified voltage is input to the comparator 8, and a noise waveform higher than the trigger level is extracted as a trigger pulse.
  • the trigger pulse is input to the stable multivibrator 9 to generate a random pulse wave P 1 having a predetermined pulse width tw determined by an external CR (time constant circuit).
  • the pulse width at this time is set to be at least twice the pulse width of clock c1 according to the sampling theorem.
  • the trigger pulse at this time is the rising or falling edge of the random pulse wave p1, and a constant pulse width can be obtained even if the width of the trigger pulse becomes longer or shorter.
  • the ratio of the on / off time of the random pulse wave ⁇ 1 can be made uniform.
  • FIG. 4 the same reference numerals as those in FIG. 3 denote the same components as those in FIG.
  • the operation waveform shown in FIG. 4 is the same as the random noise ⁇ and the random pulse wave ⁇ 1 in FIG.
  • the outputs of a plurality of identical or various types of miscellaneous sound sources 1 are synthesized and input to the sample & hold circuit 4 via the waveform shaping circuit 2.
  • the occurrence frequency of the random noise ⁇ is increased, and the on / off switching of the random pulse wave ⁇ 1 is frequently performed.
  • the cycle of the clock c1 is shortened according to the frequency of occurrence of the random noise ⁇ , and the pulse width of the random pulse wave ⁇ 1 is adjusted to an appropriate length according to the cycle of the clock c1.
  • the sample & hold circuit 4 is configured using two flip-flops FF.
  • the C input directly supplies the clock c 1 to the input-side FF, and supplies the inverted clock c 1 to the output-side FF via the impeller.
  • a binary pulse train ⁇ 2 storing the on / off state of the random pulse wave ⁇ 1 at the rising edge of the clock c 1 of the C input becomes Clock.
  • the inverted Q output of the D-type flip-flop D—FF may be connected to the D input to operate D—FF as T—FF. At this time, the inverted Q output becomes the next D input, so the Q output is inverted each time there is a C input.
  • the switching circuit 6 is composed of an XOR (eXc1 usive OR) gate as shown in FIG. 7 and inputs the binary pulse train P2 and the 1/2 frequency-divided clock c2 to the OR gate.
  • the two are added by exclusive OR, and the sign of the binary pulse train P 2 is inverted every period in synchronization with 1 Z0 of the 1 Z2 frequency-divided clock c 2 to output a smooth binary pulse train P 3.
  • the binary pulse; P2 is inverted in synchronization with the 1/2 frequency-divided clock C2, and the binary pulse train P2 signal is alternately inverted as shown in the waveform of P3 in Fig. 2.
  • the smoothed binary pulse train P 3 is output.
  • the switching circuit 6 is composed of a multiplexer combining two AND gates, a 0R gate and an inverter, and uses the 1/2 frequency-divided clock c2 as a control input. Either the positive-phase output or the negative-phase output of the binary pulse train P 2 may be selected based on the input “1” or “0” to output the smoothed binary pulse train P 3.
  • Figure 9 shows the waveform diagram in this case.
  • the positive-phase output P 2 of the binary pulse train P 2 is output at “1” of the 1/2 frequency-divided clock c 2 and the negative-phase output, that is, inverted P 2 is output at “0”.
  • the switching circuit 6 outputs a smoothed binary pulse train P 3 that is alternately inverted and smoothed, such as P 2, inverted P 2, and P 2.
  • the method of switching between the normal phase output and the negative phase output by 1/2 frequency division is adopted.
  • the frequency division degree is increased to smooth the appearance balance of the 1Z0 code in a predetermined unit code length. It is feasible to implement the method.
  • the random number generation device of the present invention shapes the waveform of random noise, generates a random pulse wave, samples this with a clock, converts it into a binary pulse train with a fixed period, and changes its polarity.
  • the random number sequence of the binary pulse train code is generated by inverting at regular intervals.
  • the appearance balance of 1Z0 in a binary pulse train is usually imbalanced because it depends on the frequency of noise generation.
  • the polarity of the binary pulse train is set at regular intervals.
  • the imbalance of the code array is smoothed, and a binary pulse train with an appearance probability of 1 0 close to 1 Z 2 is obtained.
  • the appearance probability of 1/0 will be 8 Z 2 0 and 1 2/2 0 respectively. Although it is biased toward “0”, if its polarity is inverted every other cycle, it becomes "0 0 1 1 0 1 1 0 0 1 1 0 1 0 0 0 0 1", and the probability of occurrence of 1/0 Are 10/20 and 10/20, respectively, and are 1 2 or similar.
  • the random number generation device of the present invention generates a random pulse wave by using a random noise generation interval as a pulse on / off time.
  • the ratio of the on / off time of the random pulse wave is usually dependent on the frequency of the noise, and thus is biased toward one of them. Assuming the on-off time, the ratio can be even.
  • the random number generation device of the present invention uses a plurality of random noise generation means. Then, the synthesized random noise is input to the random pulse wave generation means to increase the frequency of ON / OFF of the random pulse wave.
  • the frequency of the binary pulse train generated by sampling the random pulse wave can be increased in accordance with the frequency of ON / OFF of the random pulse wave, so that the generation of random numbers can be further speeded up.
  • the random number generation device further includes: a random pulse wave generation unit, a unit that converts the random noise into a trigger pulse, and a pulse generation unit that changes an output state each time the converted trigger pulse is input.
  • the random pulse wave generating means is a logarithmic amplifier, a comparator and a toggle flip-flop (a flip-flop that inverts the output state at the falling edge or falling edge of the input pulse) or a monostable multivibrator (one-shot multivibrator). Vibrator).
  • the binary pulse train code smoothing means is composed of a 1/2 frequency divider for dividing the frequency of the clock into 1/2 and a multiplexer or an XOR gate.
  • the device can be mainly composed of a digital circuit, the number of analog circuits for handling weak signals is reduced, and the device is less affected by disturbances and the like, and the reliability of the device is improved.
  • circuit is simplified, and analog adjustment is almost unnecessary, which reduces manufacturing costs and facilitates mass production.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Description

乱数発生装置 技術分野
本発明は、 情報セキュリティ用の I Dパスワードや各種喑号鍵な どに使用するための乱数を発生する乱数発生装置に関する。
明
背景技術 細
I Dパスワードや各種暗号鍵などの安全性を高めるには、 1 又は 0 (以下、 「 1 / 0」 と言う） の出現確率が各々 1 / 2の等確率で、 各ビッ トが他と独立してビッ ト間に相関のない真正乱数を使用する 必要がある。
真正乱数は、 実際にサイコロやコインを振るわけにもいかないの で、 電気的な雑音の電圧変化を測定するなどの物理乱数を用いて生 成することが多いが、 物理乱数をそのまま用いても真正乱数とはな らない。
物理乱数のビッ ト列は、 1 / 0が無規則に出現するが、 1 / 0 の 出現バランスは不確定さを持っためインバランスとなる。
そのため、 物理乱数のインバランスを解消する方法として、 出力 パルス列の積分値を乱数生成側にフィードバックして雑音レベルを 制御したり、 出力パルス列をシフ ト レジス夕に入力してパラレル変 換したパルス列の論理和を求めて乱数を生成するなどの方法が提案 されている。
ところが、 いずれの方法も偶然性に支配される要素が多いため、 確実に 1 z 0の出現バランスを等確率にすることは困難であった。
そこで本発明は、 偶然性に支配されることなく物理乱数のイ ンバ ランスを解消して確実に 1 / 0の出現パランスを等確率にできる乱 数発生装置を提供することを目的になされたものである。 発明の開示
かかる目的を達成するために、 本発明は以下のように構成した。 すなわち、 請求項 1 の発明は、 物理的な雑音を測定してランダム 雑音を発生するランダム雑音発生手段と、
このランダム雑音を波形整形してランダムパルス波を生成するラ ンダムパルス波生成手段と、
このランダムパルス波を一定周期のクロックでサンプリ ングして サンプル値のオン · オフをパルス符号とする一定周期の 2値パルス 列に変換する 2値パルス列変換手段と、
この 2値パルス列の極性を一定周期おきに反転させて所定の単位 符号長における 1 Z 0符号の出現バランスを平滑化する 2値パルス 列符号平滑化手段と、
を備え、
前記平滑した 2値パルス列符号の乱数列を発生してなる乱数発生 装置である。
請求項 2 の発明は、 前記ランダム雑音の発生間隔をパルスのォ ン · オフ時間として前記ランダムパルス波を生成してなる請求項 1 記載の乱数発生装置である。
請求項 3 の発明は、 前記ランダム雑音発生手段を複数用いて合成 したランダム雑音を前記ランダムパルス波生成手段に入力して前記 ランダムパルス波のオン · オフの発生頻度を増大させてなる請求項 1記載の乱数発生装置である。
請求項 4の発明は、 前記ランダムパルス波生成手段を、 前記ラン ダム雑音を ト リガパルスとして入力する毎に出力の状態が変化する パルス発生手段で構成してなる請求項 1記載の乱数発生装置である < 請求項 5 の発明は、 前記 2値パルス列符号平滑化手段を前記クロ ックの周波数を 1 Z 2 に分周する 1 / 2分周器と、 この 1 Z 2分周 器の出力と前記 2値パルス列とが入力する X O Rゲ一トで構成して なる請求項 1記載の乱数発生装置である。
請求項 6の発明は、 前記 2値パルス列符号平滑化手段を前記クロ ックの周波数を 1 / 2 に分周する 1 / 2分周器と、 この 1 / 2分周 器の出力に同期して前記 2値パルス列を交互に反転させて出力する 5 論理回路とで構成してなる請求項 1記載の乱数発生装置である。
図面の簡単な説明
図 1 は、 本発明を実施した乱数発生装置のブロック図である。 図 2は、 図 1 の各ブロックの信号波形とそのタイミングチヤ一 ト である。
L 0 図 3は、 波形整形回路の他の実施の形態。
図 4は、 本発明を実施した波形整形回路の構成図。
図 5は、 本発明を実施したサンプル &ホールド回路の構成図。 図 6は、 本発明を実施した分周器の構成図。
図 7は、 本発明を実施したスイッチング回路の構成図。
L5 図 8は、 本発明を実施した他のスイッチング回路の構成図。
図 9は、 図 8の回路の動作波形図。
発明の実施の形態
以下に図面を参照して本発明の実施の形態について説明する。
図 1は、 本発明を実施した乱数発生装置のブロック図を示す。
10 図 1 で、 1 は雑音源を示し、 該雑音源 1 の出力は波形整形回路 2 に接続される。 該波形整形回路 2 の出力は、 サンプル &ホールド回 路 4に接続される。 また、 図 1 中で、 3は発振器を示し、 この発振 器 3 の出力は、 サンプル &ホールド回路 4及び分周器 5 にそれぞれ 接続される。 また、 サンプル &ホ一ルド回路 4の出力は、 スィ ッチ
25 ング回路 6に接続され、 このスイッチング回路 6 には前記分周器 5 の出力が接続される。
図 2は、 図 1 中に、 X印で示した各点の信号波形とそのタイミン グチャートを示す'。
この様に構成した本発明の実施の形態の特徴ある動作を以下に説明 する。
乱数発生装置は、 雑音源 1 が発生する周期性のないランダム雑音 nを波形整形回路 2に入力してランダムパルス波 P 1 を生成する。 次に、 ランダムパルス波 P 1 と発振器 3のクロック c l とをサン プル &ホールド回路 4に入力して一定周期の 2値パルス列 P 2 を生 成する。
そして、 2値パルス列 P 2 と、 クロック c l を分周器 5で 1 Z 2 に分周した 1 / 2分周クロック c 2 とをスイ ッチング回路 6 に入力 して 2値パルス列 P 2の極性を 1周期おきに反転させ、 1 Z 0符号 の出現バランスを平滑化した平滑 2値パルス列 P 3 を出力する。 更に、 詳細に説明する。
雑音源 1 は、 熱雑音、 ショ ッ ト雑音、 電子なだれ等による白色雑 音を物理的な雑 の発生源で構成する。
波形整形回路 2は、 図 3 に示す様に対数増幅回路 7 とコンパレー 夕 8 と単安定マルチバイブレータ 9 とで構成できる。
即ち、 ランダム雑音 nを対数増幅回路 7で所定の電圧レベルに増幅 し、 これをコンパレータ 8 に入力して トリガレベル以上の雑音波形 を トリガパルスとして取り出す。 そして、 この トリガパルスを単安 定マルチバイブレー夕 9に入力して外付けの C R (時定数回路）によ つて決まる所定のパルス幅 t wを有するランダムパルス波 P 1 を生 成する。
このときのパルス幅は、 サンプリ ング定理によりクロック c 1 のパ ルス幅の 2倍以上に設定する。
また、 このときのトリガパルスはランダムパルス波 p 1 の立ち上が り、 もしくは立ち下がりのエッジ部分となり、 トリガパルスの幅が 長くなつたり短くなつたり しても一定のパルス幅を得ることができ る。
しかし、 本実施の形態の様にランダム雑音 nの発生間隔にばらつ きがある場合は、 図 4に示す様に ト リガパルスを T入力のたびに Q 出力が反転する T型フリ ップフロップ T一 F F 2進カウン夕 1 0 に 入力してト リガパルスの発生間隔をパルスのオン · オフ時間とする ランダムパルス波 Ρ 1 を生成する様に構成する。
これにより、 ランダムパルス波 ρ 1 のオン · オフ時間の割合を均等 にすることができる。
図 4で、 図 3 と同一の符号は、 図 3 と同一のものをそれぞれ示す。 また、 図 4 に示す動作波形は、 図 2 のランダム雑音 η、 ランダム パルス波 Ρ 1 と同一である。
乱数の発生を高速化する場合は、 複数の同一あるいは多種類の雑 音源 1 の出力を合成し、 波形整形回路 2 を介してサンプル &ホール ド回路 4に入力する。
これにより、 ランダム雑音 ηの発生頻度を増大させてランダムパル ス波 Ρ 1 のオン · オフの切換えを頻繁にする。
この場合、 ランダム雑音 ηの発生頻度に応じてクロック c 1 の周期 を短く し、 クロック c 1 の周期に応じてランダムパルス波 Ρ 1 のパ ルス幅を適正な長さに調節する。
サンプル &ホールド回路 4は、 図 5 に示すように、 フリ ップフロ ップ F Fを 2個使用して構成する。 C入力は、 入力側の F Fにはク ロック c 1 を直接供給し、 出力側の F Fにはインパー夕を介して反 転したクロック c 1 を供給する。
これにより、 C入力のクロック c 1 の立ち上がりのエッジ部分で入 力側の F Fに記憶された D入力のランダムパルス波 Ρ 1のオン · ォ フは、 出力側の F Fの C入力が " 0 " なのでそのまま出力側の F F の Q出力に転送される。 C入力のクロック c 1の立ち下がりのエツ ジ部分では、 出力側の F Fの C入力が立ち下がりのエッジ部分にな るので Q出力を保持し、 C入力の次のクロック c 1 の立ち上がりの エッジ部分までその状態を変えずにいる。
このため、 C入力のクロック c 1 の立ち上がりのエッジ部分でラン ダムパルス波 Ρ 1 のオン ·オフ状態を記憶した 2値パルス列 Ρ 2が、 クロック 。 1 の 1 / 2の周期でクロック c 1 に同期して出力される 分周器 5は、 T型フリ ップフロップ T一 F Fの T入力にクロック c 1 を 2発入力するたびに Q出力を元の状態に戻してクロック c 1 を 1 Z 2 に分周する。
または、 図 6 に示すように、 D型フリ ップフロップ D— F Fの反転 Q出力を D入力に接続して D— F Fを T— F Fとして動作させても よい。 このとき、 反転 Q出力が次の D入力となるので、 C入力のあ るたびに Q出力が反転する。
スイッチング回路 6は、 図 7 に示すように X O R ( e X c 1 u s i v e O R) ゲートで構成し、 2値パルス列 P 2 と 1 / 2分周ク ロック c 2 を； O Rゲー トにそれぞれ入力して両者を排他的論理和 で加算し、 1 Z2分周クロック c 2の 1 Z0 に同期して 2値パルス 列 P 2の符号を 1周期毎に反転させ平滑 2値パルス列 P 3 を出力す る。 即ち、 2値パルス； P 2が 1ノ 2分周クロック C 2 に同期して反 転され、 図 2の P 3の波形に示される様に 2値パルス列 P 2信号が 交互に反転された反転 P 2、 P 2、 反転 P 2、 P 2、 反転 P 2、 P 2、 反転 P 2、 P 2 の信号としてスイッチング回路 6から出力され、 スィ ツチング回路 6から 2値パルス P 2が交互に反転されて平滑'さ れた平滑 2値パルス列 P 3が出力される。
あるいは、 スイ ッチング回路 6は、 図 8 に示すように、 2個の A N Dゲー トと 0 Rゲートおよびインバー夕を組み合わせたマルチプ レクサで構成し、 1 / 2分周クロック c 2 を制御入力として制御入 力の " 1 " または " 0 " により 2値パルス列 P 2 の正相出力と逆相 出力のいずれか一方を選択して平滑 2値パルス列 P 3 を出力しても 良い。
この場合の、 波形図を図 9 に示す。
即ち、 図 9は、 1 / 2分周クロック c 2 の " 1 " で 2値パルス列 P 2 の正相出力 P 2 を出力し、 " 0 " で逆相出力即ち反転 P 2 を出 力させて、 2値パルス列 P 2 を P 2、 反転 P 2、 P 2、 反転 P 2、 P 2、 反転 P 2、 P 2 の如く交互に反転させて平滑した平滑 2値パ ルス列 P 3 をスイ ッチング回路 6で出力している。
なお、 本実施の形態では 1 / 2分周により正相出力と逆相出力を 切換える方法をとつているが、 分周度合いを高めて所定の単位符号 長における 1 Z 0符号の出現パランスを平滑化する方法も実施可能 である。
発明の効果
以上説明したように、 本発明の乱数発生装置は、 ランダム雑音を 波形整形してランダムパルス波を生成し、 これをクロックでサンプ リ ングして一定周期の 2値パルス列に変換し、 その極性を一定周期 おきに反転させて 2値パルス列符号の乱数列を発生する。
従って、 本発明によれば、 通常、 2値パルス列の 1 Z 0 の出現バ ランスは、雑音の発生頻度に左右されるのでインバランスとなるが、 このように 2値パルス列の極性を一定周期おきに反転させると、 符 号配列のインバランス性が平滑化されて確実に 1ノ 0 の出現確率が おのおの 1 Z 2 に近い 2値パルス列が得られる。
例えば、 2値パルス列を " 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 0 0 1 0 0 " とすると、 1 / 0の出現確率はおのおの 8 Z 2 0 と 1 2 / 2 0 となり " 0 " に偏っているが、 その極性を 1周期おきに反転さ せると " 0 0 1 1 0 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 " となり、 1 / 0 の出現確率はおのおの 1 0 / 2 0 と 1 0 / 2 0で、 1ノ 2 ある いはそれに近い値となる。
また、 本発明の乱数発生装置は、 ランダム雑音の発生間隔をパル スのオン · オフ時間としてランダムパルス波を生成する。
従って、 本発明によれば、 通常、 ランダムパルス波のオン ' オフ 時間の割合は、 雑音の発生頻度に左右されるのでいずれか一方に偏 るが、 このようにランダム雑音の発生間隔をパルスのオン · オフ時 間とすると、 その割合を均等にすることできる。
また、 本発明の乱数発生装置は、 ランダム雑音発生手段を複数用 いて合成したランダム雑音をランダムパルス波生成手段に入力して ランダムパルス波のオン · オフの発生頻度を増大させる。
従って、 本発明によれば、 ランダムパルス波をサンプリングして 生成する 2値パルス列の周波数をランダムパルス波のオン · オフの 発生頻度に応じて高くできるので、乱数の発生をより高速化できる。
また、 本発明の乱数発生装置は、 ランダムパルス波生成手段を、 前記ランダム雑音を トリガパルスに変換する手段と、 該変換された トリガパルスが入力する毎に出力の状態が変化するパルス発生手段 とで構成する。 好ましくは、 ランダムパルス波生成手段を対数増幅 器とコンパレータおよびトグルフリ ップフロップ （入力パルスの立 ち下がりエッジ又は、 立ち下がりエッジで出力状態を反転させるフ リ ッププロップ）または単安定マルチバイブレータ（ワンショッ ト · マルチバイブレータ） で構成する。
また、 2値パルス列符号平滑化手段をクロックの周波数を 1 / 2 に分周する 1 / 2分周器とマルチプレクサまたは X O Rゲー トで構 成する。
従って、 本発明によれば、 デジタル回路を主体に装置を構成でき るので、 微弱信号を扱うアナログ回路の部分が少なくなり、 外乱な どの影響を受け難くなつて装置の信頼性が向上する。
また、 回路が簡素化され、 アナログ的な調整もほとんど不要にな るので、 製造コス トを低減すると共に、 量産化も容易になる。

Claims

請求の範囲
1 . 物理的な雑音を測定してランダム雑音を発生するランダム雑 音発生手段と、
このランダム雑音を波形整形してランダムパルス波を生成するラ ンダムパルス波生成手段と、
このランダムパルス波を一定周期のクロックでサンプリ ングして サンプル値のオン · オフをパルス符号とする一定周期の 2値パルス 列に変換する 2値パルス列変換手段と、
この 2値パルス列の極性を一定周期おきに反転させて所定の単位 符号長における 1 Z 0符号の出現パランスを平滑化する 2値パルス 列符号平滑化手段と、
を備え、
前記平滑された 2値パルス列符号の乱数列を発生してなる乱数発 生装置。
2 . 前記ランダム雑音の発生間隔をパルスのオン · オフ時間と して前記ランダムパルス波を生成してなる請求項 1記載の乱数発生
3 . 前記ランダム雑音発生手段を複数用いて合成したランダム 雑音を前記ランダムパルス波生成手段に入力して前記ランダムパル ス波のオン · オフの発生頻度を増大させてなる請求項 1記載の乱数 発生装置。
4 . 前記ランダムパルス波生成手段を、 前記ランダム雑音を ト リガパルスとして入力する毎に出力の状態が変化するパルス発生手 段で構成してなる請求項 1記載の乱数発生装置。
5 . 前記 2値パルス列符号平滑化手段を前記クロックの周波数 を 1 / 2 に分周する 1 / 2分周器と、 この 1 Z 2分周器の出力と前 記 2値パルス列とが入力する X O Rゲー トで構成してなる請求項 1 記載の乱数発生装置。
6 . 前記 2値パルス列符号平滑化手段を前記クロックの周波数 を 1 / 2 に分周する 1 / 2分周器と、 この 1 2分周器の出力に同 期して前記 2値パルス列を交互に反転させて出力する論理回路とで 構成してなる請求項 1記載の乱数発生装置。
PCT/JP2002/003075 2001-04-24 2002-03-28 Generateur de nombres aleatoires WO2002091167A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/692,483 US7349935B2 (en) 2001-04-24 2003-10-23 Random number generation apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001163428A JP3502065B2 (ja) 2001-04-24 2001-04-24 乱数発生装置
JP2001-163428 2001-04-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/692,483 Continuation US7349935B2 (en) 2001-04-24 2003-10-23 Random number generation apparatus

Publications (1)

Publication Number Publication Date
WO2002091167A1 true WO2002091167A1 (fr) 2002-11-14

Family

ID=19006402

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/003075 WO2002091167A1 (fr) 2001-04-24 2002-03-28 Generateur de nombres aleatoires

Country Status (3)

Country Link
US (1) US7349935B2 (ja)
JP (1) JP3502065B2 (ja)
WO (1) WO2002091167A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707345B2 (en) * 2002-01-14 2004-03-16 Ip-First, Llc Oscillator frequency variation mechanism
GB0218716D0 (en) * 2002-08-12 2002-09-18 Mitel Knowledge Corp Privacy and security mechanism fo presence systems with tuple spaces
US7328304B2 (en) * 2004-02-27 2008-02-05 Intel Corporation Interface for a block addressable mass storage system
JP4486961B2 (ja) 2004-05-24 2010-06-23 株式会社エルイーテック 乱数取出し方法及びこれを用いた乱数生成装置
US7688976B2 (en) * 2005-07-14 2010-03-30 Tara Chand Singhal Random wave envelope derived random numbers and their use in generating transient keys in communication security application part I
EP2047361B1 (en) * 2006-08-03 2016-06-08 Tubitak Random numbers generation using continous-time chaos
CN1949708B (zh) * 2006-11-10 2011-02-02 华为技术有限公司 随机数发生装置、方法及对应的数据交互系统
US7904494B2 (en) * 2006-12-08 2011-03-08 International Business Machines Corporation Random number generator with random sampling
US20100281088A1 (en) * 2009-04-29 2010-11-04 Psigenics Corporation Integrated true random number generator
US20110191129A1 (en) * 2010-02-04 2011-08-04 Netzer Moriya Random Number Generator Generating Random Numbers According to an Arbitrary Probability Density Function
EP3147774A1 (fr) 2015-09-25 2017-03-29 Gemalto Sa Generateur d'horloge aleatoire

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0520292A (ja) * 1991-07-12 1993-01-29 Ricoh Co Ltd 乱数パルス列発生回路装置及び信号処理装置
JPH07104976A (ja) * 1993-10-06 1995-04-21 Nec Corp 擬似乱数発生装置
JPH07221798A (ja) * 1994-01-27 1995-08-18 Niko Denshi Kk ２値化雑音信号発生方法とその装置
JP2000066590A (ja) * 1998-08-26 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> データ保管システム、データ保管方法、保管データ存在証明方法、プログラム記録媒体
JP2000276330A (ja) * 1999-03-26 2000-10-06 Syst Kogaku Kk 故障判断機能を備えた乱数生成装置
JP2000276329A (ja) * 1999-03-26 2000-10-06 Takeshi Saito 超高速物理乱数生成装置
JP2000298577A (ja) * 1999-04-13 2000-10-24 Hitachi Ltd 乱数生成装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436973A (en) * 1988-05-09 1995-07-25 Hughes Aircraft Company Pseudo-random signal synthesizer with smooth, flat power spectrum
US5402488A (en) * 1991-08-30 1995-03-28 Karlock; James A. Method and apparatus for modifying a video signal
JP2000066592A (ja) 1998-08-19 2000-03-03 Syst Kogaku Kk 乱数生成装置
FR2806555A1 (fr) * 2000-03-17 2001-09-21 St Microelectronics Sa Generateur de nombres pseudo-aleatoires

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0520292A (ja) * 1991-07-12 1993-01-29 Ricoh Co Ltd 乱数パルス列発生回路装置及び信号処理装置
JPH07104976A (ja) * 1993-10-06 1995-04-21 Nec Corp 擬似乱数発生装置
JPH07221798A (ja) * 1994-01-27 1995-08-18 Niko Denshi Kk ２値化雑音信号発生方法とその装置
JP2000066590A (ja) * 1998-08-26 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> データ保管システム、データ保管方法、保管データ存在証明方法、プログラム記録媒体
JP2000276330A (ja) * 1999-03-26 2000-10-06 Syst Kogaku Kk 故障判断機能を備えた乱数生成装置
JP2000276329A (ja) * 1999-03-26 2000-10-06 Takeshi Saito 超高速物理乱数生成装置
JP2000298577A (ja) * 1999-04-13 2000-10-24 Hitachi Ltd 乱数生成装置

Also Published As

Publication number Publication date
US7349935B2 (en) 2008-03-25
JP3502065B2 (ja) 2004-03-02
US20040114761A1 (en) 2004-06-17
JP2002323971A (ja) 2002-11-08

Similar Documents

Publication Publication Date Title
US7720895B2 (en) Random number generator and method for generating random numbers
US6631390B1 (en) Method and apparatus for generating random numbers using flip-flop meta-stability
CN111258548A (zh) 一种真随机数发生器
WO2002091167A1 (fr) Generateur de nombres aleatoires
KR20140110142A (ko) 난수 발생기
WO2011085139A2 (en) Method and apparatus for increasing distribution of jitter within a random number generator
CN208999990U (zh) 真随机数发生器
KR100464933B1 (ko) 완전 디지털 클럭 신디사이저
CN111124363B (zh) 一种真随机数生成方法及真随机数发生器
Tupparwar et al. A hybrid true random number generator using ring oscillator and digital clock manager
US4025865A (en) Frequency-signalling circuit for a telephone
US11601120B2 (en) Attack-resistant ring oscillators and random-number generators
KR20120101836A (ko) 난수 발생 장치
Yadav et al. 64 Bit Binary Counter with Minimal Clock Period
JP2545010B2 (ja) ゲ―ト装置
JPH0770996B2 (ja) ギヤツプが付随する書込みクロツクからギヤツプのない読出しクロツクへの変換方法および装置
JP2024022445A (ja) エントロピーソース回路
JP3514020B2 (ja) レート発生器
KR20030032180A (ko) 카운팅 스피드를 개선시킨 카운터
KR950004640B1 (ko) 다중 주파수 발생회로 및 방법
JPH0568025A (ja) クロツク乗換回路
JPH01265609A (ja) 擬似乱数発生装置
JPH0990003A (ja) レート発生器
JPH05218999A (ja) 列変換回路
JPS60136414A (ja) 位相調整装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase