WO2002065531A1 - Anneau de focalisation pour traitement de semi-conducteur et dispositif de traitement par plasma - Google Patents

Anneau de focalisation pour traitement de semi-conducteur et dispositif de traitement par plasma Download PDF

Info

Publication number
WO2002065531A1
WO2002065531A1 PCT/JP2002/001101 JP0201101W WO02065531A1 WO 2002065531 A1 WO2002065531 A1 WO 2002065531A1 JP 0201101 W JP0201101 W JP 0201101W WO 02065531 A1 WO02065531 A1 WO 02065531A1
Authority
WO
WIPO (PCT)
Prior art keywords
plasma
region
substrate
processed
surround
Prior art date
Application number
PCT/JP2002/001101
Other languages
English (en)
French (fr)
Inventor
Takaaki Nezu
Katsumi Horiguchi
Daisuke Hayashi
Toshiya Tsukahara
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to US10/468,108 priority Critical patent/US7678225B2/en
Priority to KR1020037010739A priority patent/KR100893956B1/ko
Publication of WO2002065531A1 publication Critical patent/WO2002065531A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means

Definitions

  • the present invention relates to a focus ring and a plasma processing apparatus for semiconductor processing, and more specifically, to a focus ring and a plasma ring for preventing abnormal discharge occurring during plasma processing in an outer peripheral portion of a substrate to be processed such as a wafer.
  • semiconductor processing refers to forming a semiconductor layer, an insulating layer, a conductive layer, and the like in a predetermined pattern on a substrate to be processed, such as a semiconductor wafer or an LCD substrate, so that the semiconductor processing is performed on the substrate.
  • FIG. 8 is a schematic diagram showing a general configuration of a plasma etching apparatus.
  • the plasma etching apparatus has an airtight cylindrical processing chamber 50.
  • a shower head (also serving as an upper electrode) 52 for supplying a processing gas is disposed in an upper portion of the processing chamber 50 so as to face the lower electrode 51 in parallel.
  • These two electrodes 51 and 52 are supplied with RF (high frequency) power having different frequencies from the first and second high-frequency power sources 53 and 54, respectively. Applied through A.
  • an RF electric field is formed in processing chamber 50.
  • the RF electric field causes the processing gas to
  • the wafer W is turned into plasma, and a film such as an insulating film on the surface of the wafer W is etched by the plasma.
  • a focusing ring 55 is arranged on the outer periphery of the lower electrode 51 so as to surround the wafer W mounted thereon.
  • a shield ring 56 is provided on the outer periphery of the upper electrode 52.
  • the focus ring 55 and the seal ring 56 are both upper and lower electrodes.
  • a first aspect of the present invention is a plasma processing in which a processing gas is excited in an airtight processing chamber to be converted into plasma, and a semiconductor processing is performed on a substrate to be processed mounted on a mounting table using the plasma.
  • a focusing ring arranged so as to surround the substrate to be processed in order to converge the plasma to the substrate to be processed,
  • the substrate is disposed so as to surround the substrate to be processed, and has a surface substantially made of a dielectric on a side exposed to the plasma. Inner area and,
  • An intermediate region disposed to surround the inner region and having a surface substantially made of a conductor on a side exposed to the plasma;
  • An outer region disposed to surround the intermediate region and having a surface substantially made of a dielectric on a side exposed to the plasma;
  • a second aspect of the present invention is a plasma processing apparatus for semiconductor processing
  • a focusing ring of the first viewpoint disposed so as to surround the substrate to be converged to converge the plasma on the substrate to be processed;
  • a plasma processing in which a processing gas is excited in an airtight processing chamber to be converted into plasma, and a semiconductor processing is performed on a substrate to be processed mounted on a mounting table using the plasma.
  • the plasma is focused on the substrate to be processed. Focusing ring disposed so as to surround the substrate to be processed,
  • a first region disposed to surround the substrate to be processed and having a surface substantially made of a dielectric on a side exposed to the plasma;
  • a second region disposed so as to surround the first region, and having a surface substantially made of a dielectric on a side exposed to the plasma;
  • the first region has a lower resistance value in the thickness direction than the second region.
  • a fourth aspect of the present invention is a plasma processing apparatus for semiconductor processing
  • a focusing ring of the third viewpoint arranged so as to surround the substrate to be processed in order to converge the plasma on the substrate to be processed;
  • FIG. 1 shows a plasma processing apparatus according to an embodiment of the present invention.
  • FIG. 2 is a configuration diagram illustrating a plasma etching apparatus.
  • FIG. 2 is an enlarged cross-sectional view showing a relationship between a focusing ring, a mounting table, and a wafer in the plasma etching apparatus shown in FIG.
  • 3A and 3B are plan views of the focus ring shown in FIG. 2 and a modification example thereof.
  • 4A, 4B, and 4C are diagrams each showing a modified example of the focusing ring shown in FIG.
  • FIG. 5 is an enlarged cross-sectional view showing a relationship among a focus ring, a mounting table, and a wafer in a plasma etching apparatus according to another embodiment of the present invention.
  • FIG. 6 is a plan view of the focus ring shown in FIG.
  • FIG. 7A, 7B, and 7C are diagrams each showing a modified example of the focus ring shown in FIG.
  • FIG. 8 is a schematic diagram showing a general configuration of a plasma etching apparatus.
  • 9A and 9B are enlarged cross-sectional views showing the relationship between a conventional focusing ring, a mounting table, and a wafer in a plasma etching apparatus.
  • the present inventors have studied the cause of abnormal discharge that is likely to occur during plasma processing on the outer peripheral portion of a substrate to be processed such as a wafer. As a result, the present inventors have obtained the following findings.
  • FIG. 9A and FIG. 9B show the plasma etching apparatus.
  • FIG. 4 is an enlarged cross-sectional view showing a relationship between a conventional focusing ring, a mounting table, and a wafer.
  • the focus ring 55 has, on the side exposed to the plasma, an upper surface that is substantially aligned with the upper surface of the wafer W.
  • an inwardly extending step portion 55a is formed so as to extend below the wafer W.
  • the focusing ring 55 is formed of a dielectric (insulator) such as quartz.
  • the plasma is drawn to the wafer W more than the focus ring 55, and the plasma is focused on the wafer W surface as shown by an arrow F1 in FIG.
  • the plasma is concentrated near the outer peripheral edge of the wafer W as indicated by an arrow F1. That is, as shown by the curve PD1 in FIG. 9B, the plasma density at the outer peripheral portion of the wafer W is higher than that at the center side of the wafer W. Due to such non-uniform plasma density, abnormal discharge is likely to occur in the outer peripheral portion of the wafer W having a high plasma density. As a result, problems such as a reduction in in-plane uniformity of etching or a selectivity occur.
  • FIG. 1 is a configuration diagram showing a plasma etching apparatus i which is a plasma processing apparatus according to an embodiment of the present invention.
  • the plasma etching apparatus 1 has an airtight cylindrical processing chamber 2 for storing a substrate to be processed, for example, a semiconductor wafer W.
  • Processing room 2 Is made of a conductor, for example, aluminum or the like whose inner wall surface is anodized, and is grounded via a ground wire.
  • a vacuum exhaust part VE including a turbo molecular pump and the like is connected to the lower part of the side wall of the processing chamber 2 via an exhaust pipe.
  • the inside of the processing chamber 2 is evacuated and set to a predetermined degree of vacuum by the evacuation unit VE.
  • a disk-shaped shower head 4 connected to a processing gas supply section G S for etching gas and other gases via a gas supply pipe is provided.
  • a large number of holes 4A for ejecting the processing gas are formed.
  • the shower head 4 has an electrode plate as its bottom plate, and is also used as an upper electrode.
  • the shower head 4 is insulated from the casing of the processing chamber 2 by the insulator 3A.
  • a seal drilling 5 is provided on the outer peripheral edge of the electrode plate of the shower head 4.
  • a columnar mounting table 11 having a main mounting surface 11 a for mounting the wafer W is disposed.
  • a sub-mounting surface 11 b lower than the main mounting surface 11 a is formed on the outer periphery of the mounting table 11 for mounting the focus ring 12 so as to surround the wafer W.
  • the mounting table 11 is made of, for example, a conductor such as anodized aluminum or the like, and is also used as a lower electrode.
  • the mounting table 11 is housed in an insulating frame 6. Further, the mounting table 11 is insulated from the casing of the processing chamber 2 by an insulating plate 3B made of ceramic or the like.
  • Electrostatic chuck 15 having substantially the same diameter as the wafer W is provided on the mounting table 11.
  • Electrostatic chuck 15 consists of two polymer polyimide It has a configuration in which the conductive layer is sandwiched by the film.
  • a DC voltage of, for example, 1.5 kV is applied to this conductive layer from a DC high-voltage power supply 16 arranged outside the processing chamber 2.
  • the wafer W placed on the upper surface of the electrostatic chuck 15 is sucked and held on the mounting table 11 by the Coulomb force.
  • An RF (high frequency) power supply 9 is connected to the upper electrode or shower head 4 via a matching unit 8.
  • RF power of 13.56 MHz, 27.12 MHz, or 60 MHz is supplied from the RF power source 9 to the upper electrode 4.
  • the lower electrode that is, the mounting table 11 is connected to the lower electrode 11 from the RF power supply 14 to which the RF power supply 14 is connected via the matching box 13 through the matching device 13.
  • RF power is supplied.
  • the RF power of the upper electrode 4 forms an RF electric field in the processing chamber 2 to excite the processing gas to form a plasma.
  • the RF power of the lower electrode 11 generates a self-bias on the mounting table 11 to attract ions to the wafer W side.
  • FIG. 2 shows the focus ring 1 2 and the mounting table 1 1 in the plasma etching apparatus 1.
  • FIG. 4 is an enlarged cross-sectional view showing a relationship with a wafer W.
  • FIG. 3A is a plan view showing the focusing ring 12.
  • the focusing ring 12 includes the inner region 12 a, the middle region 12 b, and the outer region so as to surround the wafer W in order of the inner color.
  • 1 2 c An inwardly extending step portion 12 d is formed inside the inner region 12 a so as to extend below the wafer W.
  • the inner region 12a, the middle region 12b, the outer region 12c, and the inwardly extending step portion 12d are arranged concentrically.
  • the surface of 1 2 a, the outer region 1 2 c, and the inwardly extending step 12 d is made of a dielectric material, while the surface of the intermediate region 12 b is substantially a conductor (the outermost surface is insulative). (Including when there is a thin protective film).
  • the surface of the intermediate region 12b is composed of many surface portions arranged at equal intervals in the circumferential direction.
  • the intermediate region 1 2b represents the peak of the density of the plasma formed substantially directly above the outer periphery of the wafer W (see the curve PD 1 in FIG. 9B) when the intermediate region 1 2b is not provided. It is arranged to move outward from the outer peripheral edge of.
  • the width of the inner region 12a in the radial direction is set to 0 to 5 mm, preferably 1 to 3 mm.
  • the width of the intermediate region 12b in the radial direction is set to 1 to: L0 mm, preferably 2 to 5 mm.
  • the ratio of the width of the inner region 12a and the outer region 12c in the radial direction to the width of the intermediate region 12b in the radial direction is set to 2 to 29, preferably 5 to 14.
  • the focus ring 12 has a main body 17 formed in a ring shape by a dielectric such as quartz, ceramics such as Al 2 O 3 and SiC. A large number of through-holes 17a are formed in the body 17 at a position deviated inward in the radial direction at equal intervals in the circumferential direction. An adjusting member 18 made of a conductor such as silicon or aluminum whose surface is made of alumina is inserted into the through hole 17a. The above-described inner region 12a, outer region 12c, and inwardly protruding step portion 12d are formed by the main body 17 while the intermediate region 12b is formed by the adjusting member 18. It is formed.
  • a dielectric such as quartz, ceramics such as Al 2 O 3 and SiC.
  • a large number of through-holes 17a are formed in the body 17 at a position deviated inward in the radial direction at equal intervals in the circumferential direction.
  • An adjusting member 18 made of a conductor such as silicon or aluminum whose
  • Each adjusting member 18 has a stem inserted into the through hole 17 a and its stem. And a flange 18 a connected to the lower end.
  • recesses 11c into which the flange 18a is fitted are formed at predetermined circumferential intervals.
  • the focus ring 12 is positioned with respect to the mounting table 11 by the engagement of the flange 18a with the recess 11c.
  • the depth of the recess 11c is determined by the flange 18a. It is formed according to the thickness of
  • a counterbore hole or the like used for a screw for fixing the mounting table 11 may be used.
  • the conductive adjusting member 18 inserted into the through hole 17a of the main body 17 functions as an antenna for inducing plasma. Since the adjusting member 18 is exposed on the surface and comes into contact with the plasma, the plasma is drawn onto the adjusting member 18. In other words, the focus ring 12 functions as a whole to focus on the wafer W, but the adjustment member 18 attracts a part of the plasma to be focused. Therefore, the curve PD 2 in FIG. As shown, the peak of the density of the plasma formed substantially directly above the outer peripheral edge of the wafer W without the adjustment member 18 (see the curve PD1 in FIG. 9B) is shifted to the adjustment member 18 side. And the height of the peak at the moved position becomes higher. As a result, the plasma density becomes uniform from the center to the outer periphery of the wafer W, and abnormal discharge at the outer periphery of the wafer W can be reliably prevented.
  • a processing method in the plasma etching apparatus 1 shown in FIG. 1 will be described. While the inside of the processing chamber 2 is evacuated, a processing gas is supplied to maintain a predetermined degree of vacuum in the processing chamber 2. In this state, RF power of 2 MHz is applied to the mounting table (lower electrode) 1 1. At the same time, an RF power of 60 MHz is applied to the shower head (upper electrode) 4. Thereby, plasma of the processing gas is generated between the mounting table 11 and the shower head 4. The plasma is focused on the wafer W under the action of the focusing ring 12 and the wafer W is etched.
  • the substantially conductive intermediate region 12 corresponding to the adjusting member 18 of the focus ring 12 causes the outer peripheral edge of the wafer W to move away from the outer peripheral edge of the wafer W.
  • a high plasma density peak is formed on the outside.
  • the plasma density becomes uniform from the central portion to the outer peripheral edge of the wafer W, and abnormal discharge at the outer peripheral edge of the wafer W can be reliably prevented.
  • FIG. 4A is a diagram showing a modified example 12X of the focusing ring 12.
  • FIG. The focus ring 12 X differs from the focus ring 12 shown in FIG. 2 in that it uses an adjustment member 18 X having only a flange-free stem. That is, a large number of through holes 17a are formed at equal intervals in the circumferential direction in the main body 17 formed of a ring made of a dielectric material such as quartz. An adjusting member 18 made of a conductor is inserted into the through hole 17a. Since the adjusting member 18 does not have the flange 18a, it is not necessary to form the concave portion 11c in the sub-mounting portion 11b of the mounting table 11.
  • FIG. 4B is a diagram showing another modified example 12Y of the focus ring 12.
  • the focus ring 12 Y differs from the focus ring 12 shown in FIG. 2 in that a disc-shaped adjustment member 18 Y without a stem is used. That is, the body 17 formed in a ring shape by a dielectric material such as quartz has a large number of holes at equal intervals in the circumferential direction. Through holes 17a are formed.
  • a disc-shaped adjusting member 18Y is arranged along the bottom of the through hole 17a.
  • a ring-shaped concave portion for embedding the adjusting member 18Y can be formed in the sub-mounting portion 1 lb of the mounting table 11.
  • FIG. 4C is a diagram showing still another modified example 12 Z of the focus ring 12.
  • FIG. 3B is a plan view showing the focus ring 12Z.
  • the focus ring 12Z differs from the focus ring 12 shown in FIG. 2 in that a ring-shaped adjusting member 18Z substantially made of a conductor is used. That is, a ring-shaped groove 17Za that does not penetrate the main body 17Z in the thickness direction is formed at the upper part of the main body 17Z formed in a ring shape by a dielectric material such as quartz.
  • a ring-shaped adjusting member 18Z made of a conductor is mounted in the groove 17Za.
  • a substantially conductive continuous ring-shaped surface is formed in the intermediate region 12b.
  • FIG. 5 is an enlarged cross-sectional view showing a relationship among a focus ring 22, a mounting table 11, and a wafer W in a plasma etching apparatus 20 according to another embodiment of the present invention.
  • the configuration of the plasma etching apparatus 20 is the same as that of the plasma etching apparatus 1 shown in FIG. 1 except for a part related to the focus ring 22.
  • FIG. 6 is a plan view showing the focus ring 22.
  • the focus ring 22 has an inner region 22a, an intermediate region 22b, and an outer region 22c in order from the inside so as to surround the wafer W.
  • ⁇ An inwardly protruding step 22 d is formed so as to protrude below the wafer W.
  • the inner area 22a, the intermediate area 22b, the outer area 22c, and the inwardly extending step 22d are arranged concentrically.
  • the surfaces of the inner region 22a, the outer region 22c, the intermediate region 22b, and the inwardly protruding step 22d are made of a dielectric material.
  • the side region 22a and the intermediate region 22b will be referred to as a first region
  • the outside region 22c will be referred to as a second region, as necessary.
  • the first regions 22a and 22b have a lower resistance in the thickness direction than the second region 22c, and have a lower density of the plasma formed substantially immediately above the outer peripheral edge of the wafer W.
  • the peak (see curve PD1 in FIG. 9B) should be set so that the resistance in the thickness direction of the first regions 22a and 22b is lower than that in the second region 22c. It is arranged, in other words, the focus ring 22 is designed such that the first regions 22a and 22b have lower insulation than the second region 22c.
  • the width of the inner region 22a in the radial direction is set to 0 to 5 mm, preferably 1 to 3 mm.
  • the width of the intermediate region 22b in the radial direction is set to 5 to 15 mm, preferably to 8 to 12 mm.
  • the ratio of the width of the second region 22c in the radial direction to the width of the first regions 22a and 22b in the radial direction is set to 0.5 to 5, preferably 1 to 2.3.
  • the focusing ring 22 has a main body 27 formed in a ring shape by a dielectric material such as quartz, ceramics such as Al2 ⁇ 3, and SiC.
  • the lower part of body 27 is biased radially inward.
  • a ring-shaped groove 27a that does not penetrate the main body 27 in the thickness direction is formed at the bent position.
  • An adjusting member 28 made of a conductive material such as silicon or aluminum-powder whose surface is made of aluminum is mounted in the groove 27a.
  • the above-described inner region 22a, outer region 22c, and inwardly extending stepped portion 22d are formed only by the main body 27, while the intermediate region 22b is formed by the main body 27 and the adjusting member. It is formed by a combination of 28 and.
  • the first region 22a and 22b Due to the conductive adjusting member 28 mounted in the groove 27a of the main body 27, the first region 22a and 22b have a higher resistance in the thickness direction than the second region 22c. Lower. Therefore, the focus-rings 2 2, t i.e. a first region 2 2 a, 2 2 b ability to eliminate plasma in (ability to direct the plasma to the wafer W) is lowered, the focusing of the plasma to the wafer W Is prevented from being excessively concentrated on the outer peripheral edge of the wafer W. Therefore, as shown by the curve PD3 in FIG. 5, the peak of the density of the plasma formed substantially immediately above the outer periphery of the wafer "W" (see the curve PD1 in FIG. 9B) becomes low. As a result, the difference in plasma density between the central portion and the outer peripheral edge of the wafer W is reduced, and abnormal discharge at the outer peripheral edge of the wafer W can be reliably prevented.
  • the members not shown in FIG. 5 are the same as the members in FIG. 1, so please refer to FIG.
  • the processing gas is supplied to maintain a predetermined degree of vacuum in the processing chamber 2.
  • RF power of 2 MHz is applied to the mounting table (lower electrode) 1 1 Ri by the c which to mark force B of RF power to the first heads (upper electrode) 4 to 6 0 MH z, to generate plasma of the process gas between the placing plate 1 1 and Shah Wahe' de 4.
  • the plasma is focused on the wafer W under the action of the focusing ring 22, and the wafer W is etched.
  • the wafer W is formed by the low-insulation first regions 22 a and 22 b corresponding to the adjusting members 28 of the focus ring 22.
  • the peak of the density of the plasma formed substantially immediately above the outer peripheral edge of the substrate becomes significantly lower.
  • the difference between the central portion and the peripheral edge and the plasma density of the wafer W Ri is Do rather small, c Figure 7 A that can have a child to reliably prevent abnormal discharge at the wafer W peripheral edge focus-ring 2 2
  • the focus ring 22X differs from the focus ring 22 shown in FIG. 5 in that the upper surface of the dielectric body 27X is inclined upward and outward. With this configuration, the dielectric body 2
  • FIG. 7B is a diagram showing another modified example 22 Y of the focus ring 22.
  • Focus ring 2 2 Y is a conductive adjustment member 2
  • FIG. 7C is a diagram showing still another modified example 22 Z of the focus ring 22.
  • the focus sling 22Z differs from the focus sling 22 in that there is no adjusting member 28 and only the dielectric body 27Z has a force.
  • the dielectric body 27 Z has three different thicknesses such that the thickness decreases radially inward.
  • the innermost part is the inwardly protruding step 22 d
  • the middle part corresponds to the first areas 22 a and 22 b
  • the outer part corresponds to the second area 22 c .
  • the first region 22a2b has a lower resistance value in the thickness direction than the second region 22c, and thus has the same configuration as the focusing ring 22 shown in FIG. Effects can be obtained.
  • Focusing rings can also be formed by combining 28 Y and.
  • the top surface of the body can be formed so as to be inclined upward and outward. .
  • silicon is used as the conductor forming the adjusting member of the focusing ring
  • an aluminum whose surface is made of aluminum is used as an example.
  • a conductor that can be used indoors for example, silicon carbide, carbon, or the like can be used.
  • the focus ring shown in Figure 2, Figure 4A, and Figure 4B By changing the interval at which the alignment members are arranged in the circumferential direction, it is possible to change the focusing ring performance. In the focus ring shown in FIG. 5, FIG. 7A, and FIG. 7B, the conductive adjusting members can be changed so as to be arranged at intervals in the circumferential direction.
  • the present invention can be applied to a plasma etching apparatus such as a magnetron type, a RIE type, and an ECR type. Further, the present invention can be applied to a plasma film forming apparatus such as a plasma CVD apparatus. Further, the present invention can be applied to a substrate to be processed other than a semiconductor wafer, for example, an LCD substrate, a glass substrate and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Chemical Vapour Deposition (AREA)

Description

明 細 書
半導体処理用のフォーカス リ ング及ぴプラズマ処理装置 技術分野
本発明は、 半導体処理用のフォーカス リ ング及びプラズマ 処理装置に関し、 よ り 具体的には、 ウェハ等の被処理基板の 外周部においてプラズマ処理中に発生する異常放電を防止す るフォーカス リ ング及ぴプラズマ処理装置に関する。 なお、 こ こで、 半導体処理と は、 半導体ウェハや L C D基板等の被 処理基板上に半導体層、 絶縁層、 導電層等を所定のパターン で形成する こ と によ り 、 該被処理基板上に半導体デバイスや 半導体デバイスに接続される配線、 電極等を含む構造物を製 造するために実施される種々の処理を意味する。
背景技術
図 8 はプラズマエッチング装置の一般的な構成を示す概略 図である。 プラズマエッチング装置は、 気密な円筒形状の処 理室 5 0 を有する。 処理室 5 0 内の下部には、 被処理基板で ある ウェハ Wを支持するための載置台 （下部電極を兼ねる） 5 1 が配設される （例えば、 昇降可能に） 。 処理室 5 0 内の 上部には、 下部電極 5 1 と平行に対向する よ う に処理ガスを 供給するためのシャ ワーヘッ ド （上部電極を兼ねる） 5 2が 配設される。 これ等の両電極 5 1 、 5 2 には、 第 1 、 第 2 の 高周波電源 5 3 、 5 4 か ら、 周波数を異にする R F (高周 波） 電力が整合器 5 3 A、 5 4 Aを介 して印加される。 R F 電力が両電極 5 1 、 5 2 に印加される こ と によ り 、 処理室 5 0 内に R F電界が形成される。 R F電界によ り 、 処理ガスが プラズマ化され、 このプラズマによ り 、 ウェハ W表面の絶縁 膜等の膜がエッチングされる。
下部電極 5 1 の外周部にはその上に載置されたウェハ Wを 囲むよ う にフ ォーカ ス リ ング 5 5 が配設される。 一方、 上部 電極 5 2 の外周部にはシール ド リ ング 5 6 が配設される。 フ オーカス リ ング 5 5及びシール ドリ ング 5 6 は、 上下両電極
5 1 、 5 2 間で発生したプラズマをウェハ Wへ集束させる よ う に機能する。
従来のプラズマェ ツチング装置によれば、 ウェハ Wの外周 部において異常放電が発生 しやすく 、 これによ り 、 エツチン グの面内均一性或いは選択比が低下する等の問題が見出され ている。
発明の開示
本発明は、 ウェハ等の被処理基板の外周部においてプラズ マ処理中に発生する異常放電を防止する こ と ができ る フ ォー カ ス リ ング及ぴプラズマ処理装置を提供する こ と を 目的とす る。
本発明の第 1 の視点は、 気密な処理室内で処理ガスを励起 してプラズマに転化 し、 前記プラズマを用いて载置台上に載 置された被処理基板に対して半導体処理を施すプラズマ処理 装置において、 前記被処理基板に対して前記プラズマを収束 させるために前記被処理基板を包囲する よ う に配置される フ オ ーカ ス リ ングであ っ て、
前記被処理基板を包囲する よ う に配設され、 且つ前記ブラ ズマに露出される側に誘電体から実質的になる表面を有する 内側領域と 、
前記内側領域を包囲する よ う に配設され、 且つ前記プラズ マに露出 される側に導電体から実質的になる表面を有する中 間領域と、
前記中間領域を包囲する よ う に配設され、 且つ前記プラズ マに露出 される側に誘電体から実質的になる表面を有する外 側領域と、
を具備する。
本発明の第 2の視点は、 半導体処理用のプラズマ処理装置 であって、
気密な処理室と、
前記処理室内に処理ガスを供給するための供給系と 、 前記処理室内を真空排気するための排気系と、
前記処理ガスを励起してプラズマに転化するための励起機 構と、
被処理基板を支持するための主載置面を有する、 前記処理 室内に配設された載置台と、
前記被処理基板に対して前記プラズマを収束させるために 前記被処理基板を包囲する よ う に配置される前記第 1 の視点 のフ ォーカ ス リ ング と 、
を具備する。
本発明の第 3 の視点は、 気密な処理室内で処理ガス を励起 してプラズマに転化 し、 前記プラズマを用いて載置台上に載 置された被処理基板に対して半導体処理を施すプラズマ処理 装置において、 前記被処理基板に対して前記プラズマを収束 させるために前記被処理基板を包囲する よ う に配置される フ オーカス リ ングであって、
前記被処理基板を包囲する よ う に配設され、 且つ前記ブラ ズマに露出される側に誘電体から実質的になる表面を有する 第 1 領域と 、
前記第 1領域を包囲する よ う に配設され、 且つ前記プラズ マに露出される側に誘電体から実質的になる表面を有する第 2領域と 、
を具備し、 前記第 1領域は厚さ方向おける抵抗値が前記第 2 領域よ り も低い。
本発明の第 4 の視点は、 半導体処理用のプラズマ処理装置 であって、
気密な処理室と、
前記処理室内に処理ガスを供給するための供給系と、 前記処理室内を真空排気するための排気系と、
前記処理ガスを励起してプラズマに転化するための励起機 構と 、
被処理基板を支持するための主載置面を有する、 前記処理 室内に配設された載置台と、
前記被処理基板に対して前記プラズマを収束させるために 前記被処理基板を包囲する よ う に配置される前記第 3 の視点 のフ ォーカス リ ングと 、
を具備する。
図面の簡単な説明
図 1 は本発明の実施の形態に係るプラズマ処理装置である プラズマエ ッチング装置を示す構成図。
図 2 は、 図 1 に示すプラズマエ ッチング装置における、 フ オーカス リ ングと、 載置台と、 ウェハとの関係を示す拡大断 面図。
図 3 A及び図 3 B は、 図 2 に示すフォーカス リ ング及びそ の変更例の夫々 の平面図。
図 4 A、 図 4 B、 及ぴ図 4 Cは、 図 2 に示すフォーカ ス リ ングの変形例を夫々示す図。
図 5 は、 本発明の別の実施の形態に係るプラズマエツチン グ装置における、 フォーカス リ ングと 、 載置台と、 ウェハと の関係を示す拡大断面図。
図 6 は、 図 5 に示すフォーカス リ ングの平面図。
図 7 A、 図 7 B、 及ぴ図 7 Cは、 図 5 に示すフォーカス リ ングの変形例を夫々示す図。
図 8 はプラズマエッチング装置の一般的な構成を示す概略 図。
図 9 A及ぴ図 9 Bは、 プラズマエッチング装置における、 従来のフ ォーカス リ ングと、 載置台と、 ウェハと の関係を示 す拡大断面図。
発明を実施するための最良の形態
本発明者等は、 本発明の開発の過程において、 ウェハ等の 被処理基板の外周部においてプラズマ処理中に異常放電が発 生しやすい原因について研究した。 その結果、 本発明者等は 以下に述べる よ う な知見を得た。
図 9 A及び図 9 Bは、 プラズマエッチング装置における、 従来のフ ォーカ ス リ ングと、 載置台と 、 ウェハと の関係を示 す拡大断面図である。 図 9 Aに示すよ う に、 フォーカス リ ン グ 5 5 は、 プラズマに露出される側に、 ウェハ Wの上面と概 ね整一する上面を有する。 また、 フォーカス リ ング 5 5 の内 周端にはウェハ Wの下側に張出すよ う に、 内方張出段部 5 5 a が形成される。 フォーカ ス リ ング 5 5 は、 例えば石英等の 誘電体 （絶縁体） によって形成される。 このため、 プラズマ は、 フォーカス リ ング 5 5 よ り も ウェハ Wに引かれ、 図 9 A に矢印 F 1 で示すよ う にプラズマがウェハ W面上に集束する , フ ォーカ ス リ ング 5 5 によ り プラズマが収束する こ と によ り 、 矢印 F 1 で示すよ う にウェハ Wの外周縁近傍にプラズマ が集中する。 即ち、 図 9 B の曲線 P D 1 で示すよ う に、 ゥェ ハ Wの外周部のプラズマ密度がウェハ Wの中心側よ り も高く なる。 このよ う なプラズマ密度の不均一に起因 し、 プラズマ 密度が高い ウェハ Wの外周部において異常放電が発生しやす く なる。 これによ り 、 エ ッチングの面内均一性或いは選択比 が低下する等の問題が生じる。
以下に、 この よ う な知見に基づいて構成された本発明の実 施の形態について図面を参照 して説明する。 なお、 以下の説 明において、 略同一の機能及び構成を有する構成要素につい ては、 同一符号を付し、 重複説明は必要な場合にのみ行 う。
図 1 は本発明の実施の形態に係るプラズマ処理装置である プラ ズマエ ッチング装置 i を示す構成図である。 プラズマェ ツチング装置 1 は、 被処理基板、 例えば半導体ウェハ Wを収 納するため、 気密な円筒形状の処理室 2 を有する。 処理室 2 は導電体、 例えば内壁表面がアルマイ ト処理されたアルミ - ゥム等からな り 、 接地線を介して接地される。 処理室 2 の側 壁下方には排気管を介して、 ターボ分子ポンプ等を含む真空 排気部 V Eが接続される。 真空排気部 V Eによ り 、 処理室 2 内が排気される と共に所定の真空度に設定される。
一方、 処理室 2 の天井には、 ガス供給管を介してエツチン グガスやその他のガスの処理ガス供給部 G S に接続された円 盤状のシャ ワー へッ ド 4が配設される。 シャ ワー へッ ド 4 の 下面には、 処理ガスを噴出するための多数の孔 4 Aが形成さ れる。 シャ ワーヘッ ド 4 は、 その底板と して電極板を有 し、 上部電極と しても使用される。 シャ ワーヘッ ド 4 は、 絶縁体 3 Aによって処理室 2 のケーシングと絶縁される。 シャ ワー へッ ド 4 の電極板の外周縁にはシール ドリ ング 5 が配設され る。
処理室 2 の底部には、 ウェハ Wを載置するための主载置面 1 1 a を有する円柱状の載置台 1 1 が配設される。 載置台 1 1 の外周部には、 ウェハ Wを囲むよ う にフォーカス リ ング 1 2 を載置するため、 主載置面 1 1 a よ り 低い副載置面 1 1 b が形成される。 載置台 1 1 は、 例えばアルマイ ト処理された アルミ ニウム等の導電体によ り 構成され、 下部電極と しても 使用 される。 載置台 1 1 は絶縁性の枠体 6 内に収納される。 また、 载置台 1 1 は、 セラ ミ ック等からなる絶縁板 3 B によ つて処理室 2 のケーシングと絶縁される。
載置台 1 1 上にウェハ Wと略同径の静電チャ ッ ク 1 5 が配 設される。 静電チャ ッ ク 1 5 は、 2枚の高分子ポリ イ ミ ドフ イルムに よ って導電層が挟持された構成を有する。 この導電 層に対して、 処理室 2 の外部に配置される直流高圧電源 1 6 から、 例えば 1 . 5 k Vの直流電圧が印加される。 これによ り 、 静電チャ ック 1 5 の上面に載置されたウェハ Wが、 クー ロ ン力によ って载置台 1 1 上に吸着保持される。
上部電極即ちシャ ワー へッ ド 4 には、 整合器 8 を介して、 R F (高周波） 電源 9 が接続される。 R F電源 9 から上部電 極 4 に、 1 3 . 5 6 M H z 、 2 7 . 1 2 M H z 、 或いは 6 0 MH z の R F電力が供給される。 一方、 下部電極即ち載置台 1 1 には、 整合器 1 3 を介して、 R F電源 1 4が接続される R F電源 1 4から下部電極 1 1 に、 8 0 0 k H z 或いは 2 M H z の R F電力が供給される。 上部電極 4 の R F電力は、 処 理ガスを励起してプラズマ化するための R F電界を処理室 2 内に形成する。 下部電極 1 1 の R F電力はイオンをウェハ W 側へ引き込むための 自 己バイアス を载置台 1 1 に発生させる 図 2 は、 プラズマエッチング装置 1 における、 フォーカス リ ング 1 2 と、 载置台 1 1 と、 ウェハ Wとの関係を示す拡大 断面図である。 図 3 Aはフォーカ ス リ ング 1 2 を示す平面図 である。 図 3 Aに示すよ う に、 フ ォーカス リ ング 1 2 は、 ゥ ェハ Wを包囲する よ う に、 内側カゝら順に内側領域 1 2 a 、 中 間領域 1 2 b 、 及ぴ外側領域 1 2 c を有する。 内側領域 1 2 a の内側には、 ウェハ Wの下側に張出すよ う に、 内方張出段 部 1 2 d が形成される。 内側領域 1 2 a 、 中間領域 1 2 b 、 外側領域 1 2 c 、 及び内方張出段部 1 2 d は同心状に配置さ れる。 プラズマに露出される側 （上側） において、 内側領域 1 2 a 、 外側領域 1 2 c 、 及ぴ内方張出段部 1 2 d の表面は 誘電体からなる一方、 中間領域 1 2 b の表面は実質的に導電 体 （最外表面に絶縁性の薄い保護膜がある場合を含む） から なる。 中間領域 1 2 b の表面は周方向に等間隔をおいて配列 された多数の表面部分からなる。
中間領域 1 2 b は、 中間領域 1 2 b がない場合にウェハ W の外周縁の実質的に直上に形成されるプラズマの密度のピー ク （図 9 B の曲線 P D 1 参照） を、 ウェハ Wの外周縁よ り 外 側に移動させる よ う に配置される。 具体的には、 半径方向に おける内側領域 1 2 a の幅は 0 〜 5 m m、 望ま し く は 1 〜 3 m mに設定される。 半径方向における中間領域 1 2 b の幅は 1 〜 ： L 0 m m、 望ま しく は 2 〜 5 m mに設定される。 半径方 向における 中間領域 1 2 b の幅に対する、 半径方向における 内側領域 1 2 a 及び外側領域 1 2 c の幅の比は 2 〜 2 9 、 望 ま しく は 5 〜 1 4 に設定される。
フ ォーカ ス リ ング 1 2 は、 石英、 A l 2 O 3 や S i C等 のセラ ミ ッ ク等の誘電体によ って リ ング状に形成された本体 1 7 を有する。 本体 1 7 の半径方向内側の方に偏倚した位置 には、 周方向に等間隔をおいて多数の貫通孔 1 7 a が形成さ れる。 貫通孔 1 7 a には、 シ リ コ ン、 或いは表面がアルミナ からなる アルミ ニウム等の導電体からなる調整部材 1 8 が揷 入される。 上述の内側領域 1 2 a 、 外側領域 1 2 c 、 及び内 方張出段部 1 2 d は本体 1 7 によ り 形成される一方、 中間領 域 1 2 b は調整部材 1 8 によ り 形成される。
各調整部材 1 8 は貫通孔 1 7 a に揷入されるステム とその 下端に接続されたフ ラ ンジ 1 8 a と を有する。 フ ォーカス リ ング 1 2 を載置する载置台 1 1 の副載置面 1 1 b には、 フラ ンジ 1 8 a が嵌合する凹部 1 1 c が周方向所定間隔をあけて 形成される。 フ ラ ンジ 1 8 a と 凹部 1 1 c と の係合によ り 、 載置台 1 1 に対してフォーカス リ ング 1 2 が位置決めされる 凹部 1 1 c の深さ は、 フ ラ ンジ 1 8 a の厚さ に合わせて形成 される。 なお、 凹部 1 1 c と しては載置台 1 1 の固定用ネジ のために使用される座ぐ り 穴等を用いても よい。
本体 1 7 の貫通孔 1 7 a に挿入された導電性の調整部材 1 8 は、 プラズマを誘引するアンテナと して機能する。 調整部 材 1 8 が表面に露出 してプラズマと接するため、 プラズマが 調整部材 1 8 上に引 き込まれる。 換言すれば、 フォーカス リ ング 1 2 は全体と してウェハ Wに集束させる よ う に機能する が、 調整部材 1 8 は集束されるプラズマの一部を引き付ける このため、 図 2 の曲線 P D 2 で示すよ う に、 調整部材 1 8 が ない場合にウェハ Wの外周縁の実質的に直上に形成されるプ ラズマの密度のピーク （図 9 Bの曲線 P D 1 参照） が、 調整 部材 1 8側に移動する と共に、 移動した位置でピーク の高さ がよ り 高 く なる。 この結果、 ウェハ Wの中央部から外周縁に 亘つてプラズマ密度が均一とな り 、 ウェハ W外周縁での異常 放電を確実に防止する こ とができ る。
次に、 図 1 図示のプラズマエッチング装置 1 における処理 方法について説明する。 処理室 2 内を排気しなが ら処理ガス を供給して処理室 2 内を所定の真空度を保持する。 この状態 で、 載置台 （下部電極） 1 1 に 2 M H z の R F電力を印加す る と共にシャ ワーヘッ ド （上部電極） 4 に 6 0 M H z の R F 電力を印加する。 これによ り 、 載置台 1 1 と シャ ワーヘッ ド 4 と の間で処理ガスのプラズマを発生させる。 プラズマはフ オーカス リ ング 1 2 の作用下でウェハ W面上に集束し、 ゥェ ハ Wに対してエッチングが施される。
この際、 図 2 の曲線 P D 2 で示すよ う に、 フォーカス リ ン グ 1 2 の調整部材 1 8 に対応する実質的に導電性の中間領域 1 2 によ り 、 ウェハ Wの外周縁よ り 外側にプラズマの密度 の高いピークが形成される。 この結果、 ウェハ Wの中央部か ら外周縁に亘つてプラズマ密度が均一と な り 、 ウェハ W外周 縁での異常放電を確実に防止する こ とができ る。
図 4 Aはフォーカ ス リ ング 1 2 の変形例 1 2 Xを示す図で ある。 フォーカス リ ング 1 2 Xは、 フラ ンジの無いステムの みの調整部材 1 8 Xを使用する点で図 2 に示すフォーカス リ ング 1 2 と異なる。 即ち、 石英等の誘電体によって リ ング状 に形成された本体 1 7 には、 周方向に等間隔をおいて多数の 貫通孔 1 7 a が形成される。 貫通孔 1 7 a には、 導電体から なる調整部材 1 8 が挿入される。 調整部材 1 8 がフラ ンジ 1 8 a を有しないため、 載置台 1 1 の副载置部 1 1 b には、 凹 部 1 1 c を形成する必要がない。
図 4 B はフォーカス リ ング 1 2 の別の変形例 1 2 Yを示す 図である。 フォーカス リ ング 1 2 Yは、 ステムの無い円板状 の調整部材 1 8 Yを使用する点で図 2 に示すフォーカス リ ン グ 1 2 と異なる。 即ち、 石英等の誘電体によ って リ ング状に 形成された本体 1 7 には、 周方向に等間隔をおいて多数の貫 通孔 1 7 a が形成される。 貫通孔 1 7 a の底部に沿って円板 状の調整部材 1 8 Yが配置される。 載置台 1 1 の副載置部 1 l b には、 調整部材 1 8 Yを埋め込むための、 リ ング状の凹 部を形成する こ とができ る。
図 4 Cはフォーカス リ ング 1 2 の更に別の変形例 1 2 Z を 示す図である。 図 3 B はフォーカス リ ング 1 2 Z を示す平面 図である。 フォーカ ス リ ング 1 2 Zは、 実質的に導電体から なる リ ング状の調整部材 1 8 Z を使用する点で図 2 に示すフ オーカス リ ング 1 2 と異なる。 即ち、 石英等の誘電体によつ て リ ング状に形成された本体 1 7 Z の上部には、 本体 1 7 Z を厚さ方向に貫通 しない リ ング状の溝 1 7 Z a が形成される 溝 1 7 Z a には、 導電体からなる リ ング状の調整部材 1 8 Z が装着される。 これによ り 、 図 3 B に示すよ う に、 中間領域 1 2 b に実質的に導電性の連続した リ ング状の表面が形成さ れる。
図 5 は、 本発明の別の実施の形態に係るプラズマエツチン グ装置 2 0 における、 フォーカス リ ング 2 2 と、 載置台 1 1 と、 ウェハ Wと の関係を示す拡大断面図である。 フォーカス リ ング 2 2 に関係する部分を除き、 プラズマエッチング装置 2 0 の構成は、 図 1 に示すプラズマエッチング装置 1 と 同 じ である。
図 6 はフォーカス リ ング 2 2 を示す平面図である。 図 6 に 示すよ う に、 フォーカス リ ング 2 2 は、 ウェハ Wを包囲する よ う に、 内側から順に内側領域 2 2 a 、 中間領域 2 2 b 、 及 ぴ外側領域 2 2 c を有する。 内側領域 2 2 a の内側には、 ゥ ェハ Wの下側に張出すよ う に、 内方張出段部 2 2 dが形成さ れる。 内側領域 2 2 a 、 中間領域 2 2 b、 外側領域 2 2 c 、 及び内方張出段部 2 2 d は同心状に配置される。 プラズマに 露出される側 （上側） において、 内側領域 2 2 a 、 外側領域 2 2 c 、 中間領域 2 2 b 、 及ぴ内方張出段部 2 2 d の表面は 誘電体からなる。 なお、 以下の説明では、 必要に応じて、 內 側領域 2 2 a及び中間領域 2 2 b を第 1領域と して、 外側領 域 2 2 c を第 2領域と して説明を行う。
第 1領域 2 2 a 、 2 2 b は厚さ方向おける抵抗値が第 2領 城 2 2 c よ り も低く 、 ウェハ Wの外周縁の実質的に直上に形 成されるプラ ズマの密度の ピーク （図 9 B の曲線 P D 1 参 照） を、 第 1領域 2 2 a 、 2 2 b の厚さ方向おける抵抗値が 第 2領域 2 2 c と 同 じ場合よ り も低く する よ う に配置される , 換言すれば、 フォーカス リ ング 2 2 は第 1 領域 2 2 a 、 2 2 b の方が第 2領域 2 2 c よ り も絶縁性が小さ く なる よ う に設 計される。 具体的には、 半径方向における内側領域 2 2 a の 幅は 0〜 5 mm、 望ま しく は 1 〜 3 m mに設定される。 半径 方向における中間領域 2 2 b の幅は 5 〜 1 5 m m、 望ま し く は 8 〜 1 2 m mに設定される。 半径方向における第 1領域 2 2 a 、 2 2 b の幅に対する、 半径方向における第 2領域 2 2 c の幅の比は 0 . 5 〜 5 、 望ま しく は 1 〜 2 . 3 に設定され る。
フ ォーカス リ ング 2 2 は、 石英、 A l 2 〇 3 や S i C等 のセラ ミ ック等の誘電体によって リ ング状に形成された本体 2 7 を有する。 本体 2 7 の下部の半径方向内側の方に偏倚し た位置には、 本体 2 7 を厚さ方向に貫通しない リ ング状の溝 2 7 a が形成される。 溝 2 7 a には、 シリ コ ン、 或いは表面 がアルミ ナからなる アルミ - ゥム等の導電体からなる調整部 材 2 8 が装着される。 上述の内側領域 2 2 a 、 外側領域 2 2 c 、 及ぴ内方張出段部 2 2 d は本体 2 7 のみによ り形成され る一方、 中間領域 2 2 b は本体 2 7 と調整部材 2 8 と の組み 合わせによ り形成される。
本体 2 7 の溝 2 7 a に装着された導電性の調整部材 2 8 に よ り 、 第 1領域 2 2 a 、 2 2 b は厚さ方向おける抵抗値が第 2領域 2 2 c よ り も低く なる。 このため、 フォーカス リ ング 2 2 は、 第 1領域 2 2 a、 2 2 b においてプラズマを排除す る能力 （プラズマをウェハ Wに向かわせる能力） が低下する t 即ち、 ウェハ Wへのプラズマの集束が制限されて ウェハ Wの 外周縁にプラズマが過度に集中する こ とが防止される。 この ため、 図 5 の曲線 P D 3で示すよ う に、 ウェハ" Wの外周縁の 実質的に直上に形成されるプラズマの密度のピーク （図 9 B の曲線 P D 1 参照） が低く なる。 この結果、 ウェハ Wの中央 部と外周縁とプラズマ密度の差が小さ く な り 、 ウェハ W外周 縁での異常放電を確実に防止する こ とができ る。
次に、 図 5 図示のプラズマエッチング装置 2 0 における処 理方法について説明する。 なお、 図 5 に示されていない部材 は、 図 1 中の部材と共通する ものであるから、 図 1 を参照さ れたい。 処理室 2 内を排気 しなが ら処理ガス を供給して処理 室 2 内を所定の真空度を保持する。 この状態で、 載置台 （下 部電極） 1 1 に 2 M H z の R F電力を印加する と共にシャ ヮ 一ヘッ ド （上部電極） 4 に 6 0 M H z の R F電力を印力 Bする c これによ り 、 載置台 1 1 と シャ ワーヘッ ド 4 との間で処理ガ スのプラズマを発生させる。 プラズマはフォーカ ス リ ング 2 2 の作用下でウェハ W面上に集束し、 ウェハ Wに対してエツ チングが施される。
こ の際、 図 5 の曲線 P D 3 で示すよ う に、 フォーカス リ ン グ 2 2 の調整部材 2 8 に対応する絶縁性の低い第 1領域 2 2 a、 2 2 b によ り 、 ウェハ Wの外周縁の実質的に直上に形成 されるプラズマの密度のピーク が格段に低く なる。 この結果、 ウェハ Wの中央部と外周縁と プラズマ密度の差が小さ く な り 、 ウェハ W外周縁での異常放電を確実に防止する こ とができ る c 図 7 Aはフォーカス リ ング 2 2 の変形例 2 2 Xを示す図で ある。 フォーカス リ ング 2 2 Xは、 誘電性の本体 2 7 Xの上 面が外方に向かって上向きに傾斜する点で図 5 に示すフォー カス リ ング 2 2 と異なる。 この構成によ り 、 誘電性の本体 2
7 X 自体の厚さが半径方向の内側ほど小さ く な り 、 第 1 領域 2 2 a、 2 2 b の絶縁性がよ り 低く なる。 このため、 ウェハ Wの外周縁の実質的に直上に形成されるプラズマの密度のピ ーク が更に低く なる。
図 7 B はフォーカス リ ング 2 2 の別の変形例 2 2 Yを示す 図である。 フォーカス リ ング 2 2 Yは、 導電性の調整部材 2
8 Yの上面が外方に向かって下向きに傾斜する点で図 5 に示 すフ ォーカス リ ング 2 2 と異なる。 この構成によ り 、 導電性 の調整部材 2 8 Y自体の厚さが半径方向の内側ほ ど大き く な り 、 第 1 領域 2 2 a、 2 2 b の絶縁性がよ り 低く なる。 この ため、 ウェハ Wの外周縁の実質的に直上に形成されるプラズ マの密度の ピーク が更に低く なる。
図 7 Cはフォーカス リ ング 2 2 の更に別の変形例 2 2 Z を 示す図である。 フ ォ ーカ ス リ ング 2 2 Zは、 調整部材 2 8 が なく 、 誘電性の本体 2 7 Z のみ力、らなる点でフ ォ ーカ ス リ ン グ 2 2 と 異なる。 誘電性の本体 2 7 Z は、 厚さが半径方向の 内側ほど小さ く なる よ う に、 3 つの異なる厚さを有する。 一 番内側の部分は内方張出段部 2 2 dであ り 、 中間の部分は第 1領域 2 2 a 、 2 2 b に対応し、 外側の部分は第 2領域 2 2 c に対応する。 この よ う な構成においても、 第 1 領域 2 2 a 2 2 b は厚さ方向おける抵抗値が第 2領域 2 2 c よ り も低く なるため、 図 5 に示すフォーカ ス リ ング 2 2 と同様な効果が 得られる。
なお、 図 7 Aに示す上面が外方に向かって上向きに傾斜す る誘電性の本体 2 7 X と、 図 7 Bに示す上面が外方に向かつ て下向き に傾斜する導電性の調整部材 2 8 Y と を組み合わせ てフ ォーカ ス リ ングを形成する こ と もでき る。 また、 図 7 C に示すよ う にフォーカス リ ングを誘電性の本体のみから形成 する場合には、 本体の上面を外方に向かって上向きに傾斜す る よ う に形成する こ と もでき る。
上記実施の形態では、 フ ォーカ ス リ ングの調整部材を形成 する導電体と してシ リ コ ン、 表面がアル ミ ナからなるアル ミ -ゥムを例示したが、 代わ り に、 半導体処理室内で使用でき る導電体、 例えば炭化珪素、 炭素等を用いる こ と ができ る。 図 2 、 図 4 A、 及び図 4 B に示すフォーカス リ ングでは、 調 整部材が周方向に配列される間隔を変更する こ と によ り 、 フ オーカス リ ングの性能を変更する こ とができ る。 図 5 、 図 7 A、 及び図 7 B に示すフォーカス リ ングでは、 導電性の調整 部材を、 周方向に間隔をおいて配設する よ う に変更する こ と ができ る。
上記実施の形態では平行平板型エッチング装置を例示 した が、 本発明はマグネ ト ロ ン型、 R I E型、 E C R型等のプラ ズマエッチング装置にも適用する こ とができ る。 また、 本発 明は、 プラズマ C V D装置等のプラズマ成膜装置についても 適用する こ とができ る。 また、 本発明は、 半導体ウェハ以外 の被処理基板、 例えば、 L C D基板、 ガラ ス基板等にも適用 する こ と ができ る。
本願発明は、 上記各実施の形態に限定される ものでな く 、 実施段階ではその要旨を逸脱しない範囲で種々 に変更する こ とが可能である。 また、 各実施の形態は可能な限 り 適宜組み 合わせて実施しても よ く 、 その場合組み合わされた効果が得 られる。

Claims

請 求 の 範 囲
1 . 気密な処理室内で処理ガス を励起してプラズマに転化 し、 前記プラズマを用いて载置台上に载置された被処理基板 に対して半導体処理を施すプラズマ処理装置において、 前記 被処理基板に対して前記プラズマを収束させるために前記被 処理基板を包囲する よ う に配置される フォーカス リ ングであ つて、
前記被処理基板を包囲する よ う に配設され、 且つ前記ブラ ズマに露出される側に誘電体から実質的になる表面を有する 内側領域と 、
前記内側領域を包囲する よ う に配設され、 且つ前記プラズ マに露出 される側に導電体から実質的になる表面を有する 中 間領域と 、
前記中間領域を包囲する よ う に配設され、 且つ前記プラズ マに露出 される側に誘電体から実質的になる表面を有する外 側領域と 、
を具備する。
2 . 前記被処理基板の下側に張出すよ う に前記内側領域の 内側に配設された、 誘電体から実質的になる内方張出段部を 更に具備する請求の範囲 1 に記載のフォーカス リ ング。
3 · 半径方向における前記内側領域の幅は 0 〜 5 m mであ る請求の範囲 1 に記載のフォーカ ス リ ング。
4 . 半径方向における前記中間領域の幅は 1 ~ 1 0 m mで ある請求の範囲 3 に記載のフォーカス リ ング。
5 . 前記中間領域は周方向に間隔をおいて配列された複数 の表面部分を具備する請求の範囲 1 に記載のフォーカス リ ン グ。
6 . 前記中間領域は周方向に連続した表面を具備する請求 の範囲 1 に記載のフォーカス リ ング。
7 . 前記内側領域及び前記外側領域の前記表面は、 誘電体 から実質的になる リ ング本体によ り 形成され、 前記中間領域 の前記表面は、 前記リ ング本体に嵌め込まれた導電体から実 質的になる調整部材によ り 形成される請求の範囲 1 に記載の フォーカ ス リ ング。
8 . 前記 リ ング本体は、 石英、 A 1 2 O 3 または S i C のセラ ミ ッ クからなる群から選択された材料から実質的にな る請求の範囲 7 に記載のフォーカス リ ング。
9 . 前記調整部材は、 シ リ コ ン、 表面がアルミ ナからなる アルミ ニ ウム、 炭化珪素、 炭素からなる群から選択された材 料から実質的になる請求の範囲 8 に記載のフォーカス リ ング (
1 0 . 半導体処理用のプラズマ処理装置であって、
気密な処理室と、
前記処理室内に処理ガスを供給するための供給系と、 前記処理室内を真空排気するための排気系 と、
前記処理ガスを励起してプラズマに転化するための励起機 構と、
被処理基板を支持するための主載置面を有する、 前記処理 室内に配設された載置台と、
前記被処理基板に対して前記プラ ズマを収束させるために 前記被処理基板を包囲する よ う に配置されるフォーカス リ ン グと 、
を具備 し、 前記フォーカス リ ングは、
前記被処理基板を包囲する よ う に配設され、 且つ前記ブラ ズマに露出 される側に誘電体から実質的になる表面を有する 内側領域と 、
前記内側領域を包囲する よ う に配設され、 且つ前記プラズ マに露出 される側に導電体から実質的になる表面を有する中 間領域と 、
前記中間領域を包囲する よ う に配設され、 且つ前記プラズ マに露出 される側に誘電体から実質的になる表面を有する外 側領域と 、
を具備する。
1 1 . 気密な処理室内で処理ガスを励起してプラズマに転 化し、 前記プラズマを用いて載置台上に載置された被処理基 板に対して半導体処理を施すプラズマ処理装置において、 前 記被処理基板に対して前記プラズマを収束させるために前記 被処理基板を包囲する よ う に配置されるフォーカス リ ングで あって、
前記被処理基板を包囲する よ う に配設され、 且つ前記ブラ ズマに露出 される側に誘電体から実質的になる表面を有する 第 1 領域と 、
前記第 1 領域を包囲する よ う に配設され、 且つ前記プラズ マに露出される側に誘電体から実質的になる表面を有する第
2領域と、
を具備 し、 前記第 1 領域は厚さ方向おける抵抗値が前記第 2 領域よ り も低い。
1 2 . 前記被処理基板の下側に張出すよ う に前記第 1 領域 の内側に配設された、 誘電体から実質的になる内方張出段部 を更に具備する請求の範囲 1 1 に記載のフォーカス リ ング。
1 3 . 半径方向における前記第 1領域の幅に対する、 半径 方向における前記第 2領域の幅の比は 0 . 5 〜 5 である請求 の範囲 1 1 に記載のフォーカス リ ング。
1 4 . 前記第 1領域及び前記第 2領域の前記表面は、 誘電 体から実質的になる リ ング本体によ り 形成され、 前記第 1領 域は、 前記リ ング本体に嵌め込まれた導電体から実質的にな る調整部材を具備する請求の範囲 1 1 に記載のフ ォーカ ス リ ング。
1 5 . 前記 リ ング本体は、 石英、 A 1 2 O 3 または S i Cのセラ ミ ック からなる群から選択された材料から実質的に なる請求の範囲 1 4 に記載のフォーカ ス リ ング。
1 6 . 前記調整部材は、 シ リ コ ン、 表面がアル ミ ナからな るアルミ -ゥム、 炭化珪素、 炭素からなる群から選択された 材料から実質的になる請求の範囲 1 5 に記載のフ ォーカ ス リ ング。
1 7 . 前記リ ング本体は、 内周端側が外周端側よ り も薄い 請求の範囲 1 4 に記載のフォーカス リ ング。
1 8 . 前記調整部材は、 内周端側が外周端側よ り も厚い請 求の範囲 1 4 に記載のフ ォーカ ス リ ング。
1 9 . 前記第 1領域及び前記第 2領域は、 誘電体から実質 的になる リ ング本体によ り 形成され、 前記第 2領域は前記第 1領域よ り も厚い請求の範囲 1 1 に記載のフォーカス リ ング c 2 0 . 半導体処理用のプラズマ処理装置であって、
気密な処理室と、
前記処理室内に処理ガスを供給するための供給系と、 前記処理室内を真空排気するための排気系 と、
前記処理ガスを励起してプラズマに転化するための励起機 構と 、
被処理基板を支持するための主载置面を有する、 前記処理 室内に配設された載置台と、
前記被処理基板に対して前記プラズマを収束させるために 前記被処理基板を包囲する よ う に配置される フォーカス リ ン グと 、
を具備し、 前記フォーカス リ ングは、
前記被処理基板を包囲する よ う に配設され、 且つ前記ブラ ズマに露出される側に誘電体から実質的になる表面を有する 第 1 領域と 、
前記第 1 領域を包囲する よ う に配設され、 且つ前記プラズ マに露出 される側に誘電体から実質的になる表面を有する第
2領域と、
を具備し、 前記第 1 領域は厚さ方向おける抵抗値が前記第 2 領域よ り も低い。
PCT/JP2002/001101 2001-02-15 2002-02-08 Anneau de focalisation pour traitement de semi-conducteur et dispositif de traitement par plasma WO2002065531A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/468,108 US7678225B2 (en) 2001-02-15 2002-02-08 Focus ring for semiconductor treatment and plasma treatment device
KR1020037010739A KR100893956B1 (ko) 2001-02-15 2002-02-08 반도체 처리용 포커스링 및 플라즈마 처리 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001038396A JP4676074B2 (ja) 2001-02-15 2001-02-15 フォーカスリング及びプラズマ処理装置
JP2001-38396 2001-02-15

Publications (1)

Publication Number Publication Date
WO2002065531A1 true WO2002065531A1 (fr) 2002-08-22

Family

ID=18901376

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/001101 WO2002065531A1 (fr) 2001-02-15 2002-02-08 Anneau de focalisation pour traitement de semi-conducteur et dispositif de traitement par plasma

Country Status (5)

Country Link
US (1) US7678225B2 (ja)
JP (1) JP4676074B2 (ja)
KR (1) KR100893956B1 (ja)
TW (1) TW526558B (ja)
WO (1) WO2002065531A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141488B1 (ko) * 2003-03-21 2012-05-03 도쿄엘렉트론가부시키가이샤 처리중의 기판이면(裏面) 증착 감소방법 및 장치

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246873B (en) * 2001-07-10 2006-01-01 Tokyo Electron Ltd Plasma processing device
TW554465B (en) * 2002-08-27 2003-09-21 Winbond Electronics Corp Apparatus for supporting wafer in semiconductor process
US6963043B2 (en) * 2002-08-28 2005-11-08 Tokyo Electron Limited Asymmetrical focus ring
US20040040663A1 (en) * 2002-08-29 2004-03-04 Ryujiro Udo Plasma processing apparatus
US7850174B2 (en) 2003-01-07 2010-12-14 Tokyo Electron Limited Plasma processing apparatus and focus ring
US20040261946A1 (en) * 2003-04-24 2004-12-30 Tokyo Electron Limited Plasma processing apparatus, focus ring, and susceptor
JP2005260011A (ja) * 2004-03-12 2005-09-22 Hitachi High-Technologies Corp ウエハ処理装置およびウエハ処理方法
US20050279457A1 (en) * 2004-06-04 2005-12-22 Tokyo Electron Limited Plasma processing apparatus and method, and plasma control unit
US7552521B2 (en) * 2004-12-08 2009-06-30 Tokyo Electron Limited Method and apparatus for improved baffle plate
US7601242B2 (en) * 2005-01-11 2009-10-13 Tokyo Electron Limited Plasma processing system and baffle assembly for use in plasma processing system
US20060225654A1 (en) * 2005-03-29 2006-10-12 Fink Steven T Disposable plasma reactor materials and methods
US8038837B2 (en) 2005-09-02 2011-10-18 Tokyo Electron Limited Ring-shaped component for use in a plasma processing, plasma processing apparatus and outer ring-shaped member
JP4783094B2 (ja) * 2005-09-02 2011-09-28 東京エレクトロン株式会社 プラズマ処理用環状部品、プラズマ処理装置、及び外側環状部材
JP2007250967A (ja) * 2006-03-17 2007-09-27 Tokyo Electron Ltd プラズマ処理装置および方法とフォーカスリング
JP5028044B2 (ja) * 2006-07-26 2012-09-19 株式会社カネカ 半導体薄膜の製造方法
US7837827B2 (en) * 2007-06-28 2010-11-23 Lam Research Corporation Edge ring arrangements for substrate processing
US20090221150A1 (en) * 2008-02-29 2009-09-03 Applied Materials, Inc. Etch rate and critical dimension uniformity by selection of focus ring material
US9136105B2 (en) * 2008-06-30 2015-09-15 United Microelectronics Corp. Bevel etcher
JP5100617B2 (ja) * 2008-11-07 2012-12-19 東京エレクトロン株式会社 リング状部材及びその製造方法
KR101559913B1 (ko) * 2009-06-25 2015-10-27 삼성전자주식회사 플라즈마 건식 식각 장치
DE202010014805U1 (de) * 2009-11-02 2011-02-17 Lam Research Corporation (Delaware Corporation) Heissrandring mit geneigter oberer Oberfläche
KR200479167Y1 (ko) * 2010-01-27 2015-12-28 어플라이드 머티어리얼스, 인코포레이티드 반도체 제조 챔버의 링 어셈블리
JP5690596B2 (ja) 2011-01-07 2015-03-25 東京エレクトロン株式会社 フォーカスリング及び該フォーカスリングを備える基板処理装置
JP5741124B2 (ja) * 2011-03-29 2015-07-01 東京エレクトロン株式会社 プラズマ処理装置
JP5313375B2 (ja) * 2012-02-20 2013-10-09 東京エレクトロン株式会社 プラズマ処理装置およびフォーカスリングとフォーカスリング部品
JP2014107387A (ja) 2012-11-27 2014-06-09 Tokyo Electron Ltd 載置台構造及びフォーカスリングを保持する方法
US20150001180A1 (en) * 2013-06-28 2015-01-01 Applied Materials, Inc. Process kit for edge critical dimension uniformity control
JP6573325B2 (ja) * 2013-12-17 2019-09-11 東京エレクトロン株式会社 プラズマ密度を制御するシステムおよび方法
CN107112275B (zh) 2014-12-19 2020-10-30 应用材料公司 用于基板处理腔室的边缘环
KR101722382B1 (ko) * 2016-01-08 2017-04-03 주식회사 윈텔 플라즈마 처리 장치
US10655224B2 (en) * 2016-12-20 2020-05-19 Lam Research Corporation Conical wafer centering and holding device for semiconductor processing
US11387134B2 (en) * 2018-01-19 2022-07-12 Applied Materials, Inc. Process kit for a substrate support
US20220344134A1 (en) * 2018-01-19 2022-10-27 Applied Materials, Inc. Process kit for a substrate support
US10600623B2 (en) * 2018-05-28 2020-03-24 Applied Materials, Inc. Process kit with adjustable tuning ring for edge uniformity control
KR102244438B1 (ko) * 2018-12-17 2021-04-27 어드밴스드 마이크로 패브리케이션 이큅먼트 인코퍼레이티드. 차이나 플라즈마 처리 장치에 사용되는 rf 전극 조립품 및 플라즈마 처리 장치
TWI780384B (zh) * 2018-12-21 2022-10-11 日商Ｔｏｔｏ股份有限公司 靜電吸盤
JP2020147795A (ja) * 2019-03-13 2020-09-17 東京エレクトロン株式会社 プラズマ処理装置
JP7204564B2 (ja) * 2019-03-29 2023-01-16 東京エレクトロン株式会社 プラズマ処理装置
KR102128595B1 (ko) * 2019-04-12 2020-07-01 하나머티리얼즈(주) 포커스링 및 그를 포함하는 플라즈마 장치
US11450545B2 (en) * 2019-04-17 2022-09-20 Samsung Electronics Co., Ltd. Capacitively-coupled plasma substrate processing apparatus including a focus ring and a substrate processing method using the same
JP7412923B2 (ja) * 2019-08-23 2024-01-15 東京エレクトロン株式会社 エッジリング、プラズマ処理装置及びエッジリングの製造方法
JP7361588B2 (ja) * 2019-12-16 2023-10-16 東京エレクトロン株式会社 エッジリング及び基板処理装置
CN112992631B (zh) * 2019-12-16 2023-09-29 中微半导体设备(上海)股份有限公司 一种下电极组件，其安装方法及等离子体处理装置
US20210249233A1 (en) * 2019-12-18 2021-08-12 Hitachi High-Tech Corporation Plasma processing apparatus
KR102175990B1 (ko) * 2020-01-09 2020-11-09 하나머티리얼즈(주) 포커스링 및 그를 포함하는 플라즈마 장치
US20210249232A1 (en) * 2020-02-10 2021-08-12 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method for etching
KR20230117632A (ko) 2020-02-11 2023-08-08 램 리써치 코포레이션 웨이퍼 베벨/에지 상의 증착을 제어하기 위한 캐리어 링 설계들
KR102177146B1 (ko) * 2020-04-10 2020-11-10 비씨엔씨 주식회사 플라즈마 공정 챔버용 엣지링
CN112736015B (zh) * 2020-12-31 2024-09-20 拓荆科技股份有限公司 用于调节处理腔中电浆曲线的装置及其控制方法
KR20220100339A (ko) * 2021-01-08 2022-07-15 삼성전자주식회사 플라즈마 처리 장치 및 이를 이용한 반도체 소자 제조방법
KR102488111B1 (ko) * 2021-12-27 2023-01-12 비씨엔씨 주식회사 전도성 레이어를 포함하는 포커스링

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778802A (ja) * 1993-05-24 1995-03-20 Tokyo Electron Ltd ドライクリーニング方法
JPH10265977A (ja) * 1997-01-23 1998-10-06 Tokyo Electron Ltd プラズマ処理装置
US6096161A (en) * 1997-12-24 2000-08-01 Samsung Electronics Co., Ltd. Dry etching apparatus having means for preventing micro-arcing

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727894B2 (ja) * 1990-01-29 1995-03-29 アプライドマテリアルズジャパン株式会社 回転磁界を用いた放電反応装置
US5292554A (en) * 1992-11-12 1994-03-08 Applied Materials, Inc. Deposition apparatus using a perforated pumping plate
KR100290748B1 (ko) * 1993-01-29 2001-06-01 히가시 데쓰로 플라즈마 처리장치
US5405491A (en) * 1994-03-04 1995-04-11 Motorola Inc. Plasma etching process
JP3208044B2 (ja) * 1995-06-07 2001-09-10 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
TW434745B (en) * 1995-06-07 2001-05-16 Tokyo Electron Ltd Plasma processing apparatus
US5740009A (en) * 1996-11-29 1998-04-14 Applied Materials, Inc. Apparatus for improving wafer and chuck edge protection
JP3431797B2 (ja) 1997-03-11 2003-07-28 シャープ株式会社 携帯電話端末
US6042687A (en) * 1997-06-30 2000-03-28 Lam Research Corporation Method and apparatus for improving etch and deposition uniformity in plasma semiconductor processing
US6008130A (en) * 1997-08-14 1999-12-28 Vlsi Technology, Inc. Polymer adhesive plasma confinement ring
WO1999014788A1 (en) * 1997-09-16 1999-03-25 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
JP4151749B2 (ja) * 1998-07-16 2008-09-17 東京エレクトロンＡｔ株式会社 プラズマ処理装置およびその方法
US6178919B1 (en) * 1998-12-28 2001-01-30 Lam Research Corporation Perforated plasma confinement ring in plasma reactors
US6159299A (en) * 1999-02-09 2000-12-12 Applied Materials, Inc. Wafer pedestal with a purge ring
JP2001257144A (ja) * 2000-03-09 2001-09-21 Tokyo Electron Ltd 基板の加熱処理装置
US6779481B2 (en) * 2000-04-27 2004-08-24 Tokyo Electron Limited Electrical coupling between chamber parts in electronic device processing equipment
US6475336B1 (en) * 2000-10-06 2002-11-05 Lam Research Corporation Electrostatically clamped edge ring for plasma processing
JP3393118B2 (ja) 2000-12-21 2003-04-07 株式会社半導体先端テクノロジーズ プラズマエッチング装置および半導体装置の製造方法
JP4877884B2 (ja) 2001-01-25 2012-02-15 東京エレクトロン株式会社 プラズマ処理装置
US20040241995A1 (en) * 2003-03-27 2004-12-02 Matsushita Electric Industrial Co., Ltd. Etching apparatus and etching method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778802A (ja) * 1993-05-24 1995-03-20 Tokyo Electron Ltd ドライクリーニング方法
JPH10265977A (ja) * 1997-01-23 1998-10-06 Tokyo Electron Ltd プラズマ処理装置
US6096161A (en) * 1997-12-24 2000-08-01 Samsung Electronics Co., Ltd. Dry etching apparatus having means for preventing micro-arcing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141488B1 (ko) * 2003-03-21 2012-05-03 도쿄엘렉트론가부시키가이샤 처리중의 기판이면(裏面) 증착 감소방법 및 장치

Also Published As

Publication number Publication date
KR20030074833A (ko) 2003-09-19
JP4676074B2 (ja) 2011-04-27
US20040074605A1 (en) 2004-04-22
JP2002246370A (ja) 2002-08-30
US7678225B2 (en) 2010-03-16
KR100893956B1 (ko) 2009-04-20
TW526558B (en) 2003-04-01

Similar Documents

Publication Publication Date Title
KR100893956B1 (ko) 반도체 처리용 포커스링 및 플라즈마 처리 장치
US6887340B2 (en) Etch rate uniformity
US8441772B2 (en) Substrate for electrostatic chuck and electrostatic chuck
US20080236750A1 (en) Plasma processing apparatus
US20120279659A1 (en) Plasma Processing Chamber Having Electrodes for Cleaning Chamber
US20050105243A1 (en) Electrostatic chuck for supporting a substrate
US20090127234A1 (en) Plasma processing chamber with guard ring for upper electrode assembly
KR20180002631U (ko) 극단 엣지 튜닝성을 위한 연장형 및 독립형의 ｒｆ 전력공급형 음극 기판과 함께 사용하기 위한 프로세스 키트 구성요소들
KR20030004429A (ko) 플라즈마 처리 장치, 플라즈마 처리 방법 및 지파판
JP2004235623A (ja) プラズマ処理装置及びフォーカスリング
JPWO2003009363A1 (ja) プラズマ処理装置及びプラズマ処理方法
JPH1041281A (ja) プラズマ処理装置
JP2007266342A (ja) 載置台及び真空処理装置
KR100842947B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP3946640B2 (ja) プラズマ処理装置およびプラズマ処理方法
JPH09176860A (ja) 基板載置台、プラズマ処理装置及び半導体装置の製造方法
JP2008243827A (ja) プラズマ処理方法
JP2004531880A (ja) 二重電極を有する基板の支持体
JPH09306896A (ja) プラズマ処理装置およびプラズマ処理方法
JP7572126B2 (ja) プラズマ処理装置用の電極及びプラズマ処理装置
JP2007184611A (ja) プラズマ処理装置およびプラズマ処理方法
TWI845434B (zh) 靜電卡盤單元及具備該靜電卡盤單元的電漿蝕刻裝置
JP2001085409A (ja) プラズマ処理装置
JPH10242116A (ja) 平行平板型ｒｉｅ装置
JP2003318165A (ja) プラズマ生成用ポイントカスプ磁界を作るマグネット配列およびプラズマ処理装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020037010739

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10468108

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020037010739

Country of ref document: KR