WO2002052632A1 - Procede de traitement thermique de plaquettes de silicium dopees au bore - Google Patents

Procede de traitement thermique de plaquettes de silicium dopees au bore Download PDF

Info

Publication number
WO2002052632A1
WO2002052632A1 PCT/JP2001/011256 JP0111256W WO02052632A1 WO 2002052632 A1 WO2002052632 A1 WO 2002052632A1 JP 0111256 W JP0111256 W JP 0111256W WO 02052632 A1 WO02052632 A1 WO 02052632A1
Authority
WO
WIPO (PCT)
Prior art keywords
boron
silicon wafer
heat treatment
wafer
argon
Prior art date
Application number
PCT/JP2001/011256
Other languages
English (en)
French (fr)
Inventor
Yuji Sato
Shirou Yoshino
Hiroshi Furukawa
Hiroyuki Matsuyama
Original Assignee
Komatsu Denshi Kinzoku Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Denshi Kinzoku Kabushiki Kaisha filed Critical Komatsu Denshi Kinzoku Kabushiki Kaisha
Priority to US10/433,314 priority Critical patent/US7754585B2/en
Priority to EP01272288A priority patent/EP1347508B8/en
Priority to KR1020037006848A priority patent/KR100866420B1/ko
Publication of WO2002052632A1 publication Critical patent/WO2002052632A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Definitions

  • the present invention relates to an effective method for uniformizing the concentration of boron in the depth direction of a wafer in a wafer surface layer when heat-treating a boron-doped silicon wafer in an argon atmosphere.
  • COP Crystal Originated Particle
  • COP is caused by void defects introduced during the growth process of the ingot, and is exposed on the surface of the silicon wafer to form pits. If present at the surface (ie, if the COP is included in the device active region), it can cause poor device characteristics such as poor gate oxide breakdown voltage and poor leakage characteristics.
  • a high temperature of about 1200 ° C. under a non-oxidizing atmosphere such as hydrogen atmosphere or argon atmosphere (For example, JP-A-58-85534, JP-A-4-167043).
  • Japanese Patent Application Laid-Open No. H10-1444698 discloses that when powerful inventors anneal a boron-containing silicon wafer in an argon atmosphere, the boron almost completely diffuses outward. Based on the finding that only oxygen is selectively diffused outward, a method is disclosed in which a boron-containing silicon wafer is annealed in an argon atmosphere so that the polon distribution is hardly changed.
  • the present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide a silicon wafer doped with polon with sufficient uniformity of polon concentration in a wafer depth direction in a wafer surface layer.
  • the goal is to provide a way to achieve what you want.
  • the boron-doped silicon wafer becomes a wafer.
  • a phenomenon was observed in which the boron concentration in the surface layer of the silicon wafer temporarily increased and then gradually decreased.
  • the present inventors have found that the temporary increase in the boron concentration in the surface layer of the silicon wafer as described above is caused by boron adhering to the silicon wafer for some reason before being put into the heat treatment furnace. I think it might be.
  • the present invention provides the following.
  • the boron atmosphere is appropriately switched to a hydrogen atmosphere or an “a mixture of argon gas and hydrogen gas” to obtain a “boron-doped silicon wafer” after the heat treatment.
  • wafer surface layer is basically assumed to be within a range of 5 m from the wafer surface, more preferably within a range of 10 Am.
  • the heat treatment is performed in an initial stage of the heat treatment in an appropriate atmosphere of a hydrogen atmosphere or a mixture of argon gas and hydrogen gas.
  • a heat treatment method for a silicon wafer comprising removing the boron contamination from the surface of the silicon wafer contaminated with boron at a stage before performing the heat treatment, and then performing a subsequent heat treatment in an argon atmosphere.
  • Heat treatment in a hydrogen atmosphere or a mixture of argon gas and hydrogen gas which is performed in the initial stage of heat treatment in a non-oxidizing atmosphere, as appropriate, aims to equalize the polon concentration in the wafer depth direction in the wafer surface layer It is for.
  • the “initial stage of the heat treatment” refers to the initial stage of the heat treatment of the silicon wafer (the heat treatment is performed by flowing hydrogen into the heat treatment furnace from the beginning, and after a while, the heat treatment is performed by switching to argon).
  • the initial period of the heat treatment of the silicon wafer at first, argon was flowed into the heat treatment furnace, and after a while, the heat treatment was switched to hydrogen, and then switched to argon again, and then heat treatment was performed again.
  • the "mixture of argon gas and hydrogen gas” is a “mixture of argon gas and hydrogen gas” containing hydrogen gas at a concentration below the explosion limit.
  • Adding hydrogen gas to flatten the boron concentration in the depth direction of the wafer on the surface layer of a boron-doped silicon wafer means, for example, “adding hydrogen at the initial stage of argon annealing. Heat treatment ”.
  • the hydrogen heat treatment in the initial stage can be performed, for example, at 800 ° C. to 1200 ° C.
  • the hydrogen heat treatment is performed at less than 800 ° C. while the temperature of the heat treatment furnace is being raised (for example, hydrogen is added at 300 ° C.).
  • hydrogen annealing is performed at 300 ° C. to 500 ° C. and then switched to an argon atmosphere at 500 ° C.
  • hydrogen annealing is performed. Is not practical because the effect of removing boron from the wafer surface by the tool is slow.
  • 1200 while the heat treatment furnace is being heated.
  • condition of the “hydrogen heat treatment in the initial stage” according to the present invention is determined by comprehensively taking into account the state of the wafer and the device to be obtained.
  • Non-oxidizing atmosphere refers to the process performed in a general non-oxidizing atmosphere used to eliminate COP near the surface layer of a silicon wafer, such as in a hydrogen atmosphere or an argon atmosphere.
  • boron-doped silicon wafer is a silicon wafer of silicon doped with boron at a high concentration.
  • non-high concentration refers to a boron concentration of preferably 1 ⁇ 10 16 atoms / cm 3 or less, more preferably 1 ⁇ 10 15 atoms m 3 or less, and still more preferably 1 ⁇ 10 "atoms m 3 or less.
  • the “boron-doped silicon wafer” is a silicon wafer relating to silicon doped with boron at a non-high concentration, and using the method described in any one of (1) to (5). Silicon wafer manufactured by the company.
  • FIG. 1 is a graph showing the change in boron concentration in the depth direction of a silicon wafer doped with argon when the silicon wafer doped with boron has a different initial resistivity.
  • FIG. 2 is a graph showing the change in boron concentration in the depth direction of a silicon wafer doped with boron with different initial resistivity when subjected to hydrogen atomization.
  • Figure 3 shows that the annealing time was set at 1100 ° C, 1150 ° C, and 1 ° C for a constant annealing time (1 hour) when performing argon annealing on a non-highly-concentrated boron-doped silicon wafer.
  • 9 is a graph showing the result when the temperature was changed to 200 ° C.
  • Fig. 4 is a graph showing the results when the heat treatment temperature was fixed (1150 ° C) and the heat treatment time was changed to 1 hour, 4 hours, and 8 hours when performing argon anneal. .
  • Figure 5 shows the concentration distribution of polon when hydrogen was added at the initial stage of heat treatment when argon annealing was performed. The concentration distribution of polon after treatment with argon alone and the hole concentration after treatment with hydrogen only. 5 is a graph shown together with the ion concentration distribution.
  • FIG. 6 is a graph showing a boron concentration distribution when the hydrogenation concentration in the initial stage is 100% and the temperature of the heat treatment when hydrogenation is performed is 800 ° C.
  • FIG. 7 is a graph showing the boron concentration distribution when the hydrogenation concentration in the initial stage is 4% and the temperature of the heat treatment when hydrogenation is performed is 800 ° C.
  • FIG. 8 is a graph showing a boron concentration distribution when the hydrogenation concentration in the initial stage is 100% and the temperature of the heat treatment at the time of hydrogenation; (JD is 100 ° C.).
  • Figure 9 shows the results when hydrogenation was performed at an initial hydrogenation concentration of 4%.
  • 4 is a graph showing a boron concentration distribution when the temperature of the heat treatment is 100 ° C .
  • Figure 1 ° is a graph showing the boron concentration distribution when the hydrogenation concentration in the initial stage is 1% 0% and the temperature of the heat treatment when hydrogenation is performed is 1200 ° C.
  • FIG. 11 is a graph showing the boron concentration distribution when the hydrogenation concentration in the initial stage is 4% and the temperature of the heat treatment at the time of hydrogenation is 1200 ° C.
  • Fig. 1 is a graph showing the change in boron concentration in the depth direction of the wafer when argon anneal is applied to the "boron-doped silicon wafer" with different initial resistivity. Boron-doped silicon wafers with different initial resistivity
  • FIG. 6 is a graph showing a change in boron concentration in the depth direction of a wafer when a hydrogen atom is applied.
  • the boron concentration was detected by SIMS (Secondary Ion Mass Spectroscopy).
  • the silicon wafer was grown on a (100) plane having a diameter of 200 mm; a p-type boron-doped silicon wafer was used. Take it! ) Type boron-doped silicon wafers had an oxygen concentration of 10.0 to 15.0 X 1 O 17 atoras / cm 3 , and a resistivity of 1 to 30 Q cm.
  • the argon concentration in the surface layer is sometimes flat in the argon layer, but in many cases the boron concentration increases in the surface layer.
  • the fact that boron is not easily diffused outward by heat treatment in an argon atmosphere is itself due to the phenomenon of increasing the power boron concentration described in JP-A-10-144968. It was unknown. For this reason, the inventors conducted argon annealing at different treatment temperatures and times in order to obtain a clue to the cause of the increase in the boron concentration in the surface layer.
  • the wafer used is 200 mm in diameter, P type (boron doped), and has a resistivity of 10-20 ( ⁇ ⁇ cm).
  • FIG. 5 shows an example of the result of SIMS analysis after ayule.
  • FIG. 5 shows a boron concentration distribution after treatment with argon only and a boron concentration distribution after treatment with hydrogen only.
  • FIG. 5 it can be seen that the boron concentration in the surface layer of argon anneal subjected to hydrogenation in the initial stage of the heat treatment is uniform.
  • the initial hydrogenation concentration was 4% and 100%, respectively.
  • the boron concentration distribution when the temperature of the heat treatment at the time of performing the hydrogen addition was changed to 800 ° C., 1000 ° C., and 1200 ° C. was examined. The results are shown in Figs.
  • Switching timing to hydrogen gas is 800 for 100% hydrogen addition. It is sufficient if it is C or more. .
  • the boron concentration temporarily increases at a certain place on the surface of the wafer.
  • the argon atmosphere is appropriately switched to a hydrogen atmosphere or “a mixture of argon gas and hydrogen gas” so that the boron concentration in the wafer surface direction of the boron-doped silicon wafer is reduced. Uniformity can be achieved.
  • the mixture ratio of hydrogen gas in the mixture of argon gas and hydrogen gas is used. It can be considered that by changing the concentration, the boron concentration in the surface layer of the boron-doped silicon wafer can be made uniform in the depth direction of the wafer.
  • a heat treatment step using hydrogen gas is included, so that a heat treatment furnace for hydrogen annealing is basically used, but "a mixture of argon gas and hydrogen gas" is used.
  • hydrogen gas at a concentration below the explosion limit (concentration of 4% or less), the explosion-proof structure required when using hydrogen gas is not required, and the heat capacity of the entire heat treatment furnace is reduced. Therefore, it becomes possible to use a heat treatment furnace having a structure capable of rapidly raising and lowering the temperature, thereby shortening the annealing time.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

明 細 書 ボロンドープされたシリコンウェハの熱処理方法 技術分野
本発明は、 ボロンドープされたシリコンウェハをアルゴン雰囲気下で熱処理 をするにあたって、 ウェハ表層におけるウェハ深さ方向のポロン濃度の均一化 を図るのに有効な方法に関する。 背景技術
チヨクラルスキー （C Z： Czochralski)法で育成した無転位単結晶シリコン インゴットから切り出されるシリコンウェハには、一般的に、 C O P (Crystal Originated Particle) という結晶欠陥が観察される。 ここで、 C O Pは、 イン ゴットの成長過程で導入されるボイド （void) 欠陥に起因するものであり、 シ リコンウェハの表面に露出してピットとなったり、 露出はしていなくてもシリ コンウェハの表層に存在すると （すなわち C O Pがデバイス活性領域に含まれ ていると）、ゲート酸化膜耐圧の不良、 リーク特性不良といったようなデバイス 特性の不良を招く要因となる。
このようなことから、 シリコンウェハの表面に露出し若しくは表層に存在し ている C O Pを除去するために、 水素雰囲気あるいはアルゴン雰囲気等の非酸 化性雰囲気下、 1 2 0 0 °C程度の高温で熱処理 （ァニール） を施すことが行わ れている （例えば、 特開昭 5 8— 8 5 5 3 4号公報、 特開平 4一 1 6 7 4 3 3 号公報)。
実際に、 このような熱処理 （ァニール） を施すことにより、 ウェハ表層の酸 素が外方拡散されることとなり、 シリコンウェハの表面に露出し若しくは表層 に存在している C O Pが低減され、 或いは消失する。
しかしながら、ボロン (Boron)をドーパントとするシリコンウェハを水素雰囲 気でァニール処理すると、 酸素のみならず、 ウェハ表層のボロンが外方拡散さ れてしまい、 ウェハ表層部付近の抵抗率が、 当初に想定したものとは異なって しまうという問題がある。
これに関し、 特開平 1 0—1 4 4 6 9 8公報には、 力かる発明者達が、 ボロ ンを含有するシリコンウェハをアルゴン雰囲気でァニール処理した場合に、 ボ 口ンは殆ど外方拡散せず、 酸素のみが選択的に外方拡散されることを見い出し たことに基づき、 ボロン含有シリコンウェハをアルゴン雰囲気でァニール処理 することにより、 ポロン分布を殆ど変化させない方法が開示されている。
し力 しながら、 特開平 1 0— 1 4 4 6 9 8公報に係る発明はあくまでェピタ キシャノレ成長の前処理として行われるものであって、 また、 この発明では、 実 際には、 ウェハ表層におけるウェハ深さ方向のポロン濃度の十分な均一化を図 ることはできない。 発明の開示
本発明は以上のような課題に鑑みてなされたものであり、 その目的は、 ポロ ンがドープされたシリコンウェハに対しても、 ウェハ表層におけるウェハ深さ 方向のポロン濃度の十分な均一化を図るとレ、うことを達成することができる方 法を提供することにある。
以上のような目的を達成するために本発明者らが鋭意研究を行った結果、 ボ ロンドープされたシリコンウェハにアルゴンァニールを行うと、 ボロンがドー プされたシリコンウェハの場合には、ウェハ深さ方向のボロン濃度については、 シリコンウェハのウェハ表層のボロン濃度が一時的に上昇してから、 それが 徐々に低下していくという現象が観察された。
また、 アルゴンァエールについて言えば、 それを行った場合には表層付近に おける深さ方向のボロン濃度がフラットになるということが言われており、 実 際にボロン濃度がフラットなものであるとして商業的に流通しているものもあ るが、 そのようなものでも、 実際にはウェハ表層のボロン濃度が一時的に上昇 してから、 それが徐々に低下していくという現象が観察された。
そして、 かかるボロン濃度の一時的な上昇現象に対して、 水素ァニールによ るポロン濃度低減効果をうまく適用することによって、 ウェハ表層に存在する 余分なボロンを除去し、 ウェハ表層における深さ方向のボロン濃度をブラット にしてからアルゴンァニールを行うようにすることによって、 シリコンウェハ のウェハ表層におけるウェハ深さ方向のポロン濃度をフラットにすることがで きるということを見出し、 本 明を完成するに至った。
因みに、 本発明者らは、 上記のようなシリコンウェハのウェハ表層における ボロン濃度の一時的な上昇は、 熱処理炉への投入前に何らかの原因でシリコン ウェハに付着して来るボロンに起因しているのではないかと考えている。
より具体的には、 本発明は以下のようなものを提供する。
( 1 ) ボロンドープされたシリコンウェハをアルゴン雰囲気下で熱処理を 行うにあたって、 当該アルゴン雰囲気を適宜水素雰囲気或いは 「アルゴンガス と水素ガスの混合気」 に切り換えることによって、 熱処理後の 「ボロンドープ されたシリコンウェハ」 のウェハ表層におけるウェハ深さ方向のボロン濃度の 均一化を図る方法。
なお、 上記の 「ウェハ表層」 というのは、 基本的にはウェハ表面から 5 m の範囲内、 より好ましくは 1 0 A mの範囲内を想定している。 ( 2 ) ボロンドープされたシリコンウェハをアルゴン雰囲気下で熱処理を 行うにあたって、 当該熱処理の初期段階において、 当該アルゴン雰囲気を適宜 水素雰囲気或いは 「アルゴンガスと水素ガスの混合気」 で当該熱処理を行うこ とによって、 当該熱処理を行う前の段階でボロン汚染されたシリコンウェハの 表面より当該ボロン汚染を除去してから、 その後の熱処理をアルゴン雰囲気下 で行うことを特徴とするシリコンウェハの熱処理方法。
非酸化性雰囲気下の熱処理の初期段階において行われる、 適宜水素雰囲気或 いは 「アルゴンガスと水素ガスの混合気」 での熱処理は、 ウェハ表層における ウェハ深さ方向のポロン濃度の均一化を図るためのものである。
なお、 「当該熱処理の初期段階」 というのは、シリコンウェハの熱処理の最初 の時期からということ （最初から熱処理炉に水素を流して熱処理を行い、 暫く 経過してからアルゴンに切り換えて熱処理を行うような場合） と、 シリコンゥ ェハの熱処理の初期の所定の期間ということ （最初は熱処理炉にアルゴンを流 し、 暫くしてから水素に切り換えて熱処理を行い、 その後再びアルゴンに切り 換えて熱処理を行うような場合） の両方を含む概念である。 このような段階で 水素熱処理を行うことにより、ウェハ表層に存在する余分なポロンが除去され、 ウェハ表層における深さ方向のポロン濃度がフラットにされてからアルゴンァ ニールが行われることになる。 そして、 アルゴンァニールでは、 ウェハ表層に おける深さ方向のボロン濃度がフラットにされた状態が維持されることとなる ので、 本発明によれば、 結果的に、 表層における深さ方向のボロン濃度がフラ ットなシリコンウェハを得ることができることになる。
( 3 ) 前記 「アルゴンガスと水素ガスの混合気」 は爆発限界以下の濃度で 水素ガスを含む 「アルゴンガスと水素ガスの混合気」 であることを特徴とする
( 1 ) または （2 ) 記載の方法
( 4 ) ボロンドープされたシリコンウェハのウェハ表層におけるウェハ深 さ方向のボロン濃度をフラットにするように水素ガスを添カ卩してアルゴンァニ 一ルを行う方法。
「ボロンドープされたシリコンウェハのウェハ表層におけるウェハ深さ方向 のボロン濃度をフラットにするように水素ガスを添加」 するというのは、 例え ば 「アルゴンァニールの初期の段階で水素を添加して水素熱処理を行うように すること」 である。
この場合において、 初期段階における水素熱処理は、 例えば 8 0 0 °C〜1 2 0 0 °Cの間で行うようにすることができる。 この場合において、 例えば、 熱処 理炉を昇温している最中において、 8 0 0 °C未満で水素熱処理を行った場合 (例 えば、 3 0 0 °Cで水素を添カ卩して、 3 0 0 °C〜5 0 0 °Cで水素ァニールを行つ てから、 5 0 0 °Cでアルゴン雰囲気に切り換えたような場合） には、 水素ァニ ールによるウェハ表層からのボロンの除去効果が遅くなることから実用的では ない。 この一方で、例えば、熱処理炉を昇温している最中において、 1200。C を越えたあたりで水素熱処理を行うようにした場合 （例えば、 1210°Cで水 素を添加して、 1210°C〜1300。Cで水素ァニールを行ってから、 130 0°Cでアルゴン雰囲気に切り換えたような場合） には、 1200°Cに至るまで の間にアルゴンァニールがなされてしまうことになり、 これによつてアルゴン ァニールの効果が先行してしまい、 本発明が意図するような水素ァニールによ るポロン除去効果が十分に機能しない可能性がある。
なお、 このような条件は、 水素が 1◦ 0パーセントの状態で行った場合とァ ルゴンとの混合ガスで行つた場合、 或レ、は水素ァニールの時間等によって異な るが、 水素の爆発限界である 4パーセントの場合でも、 800°C〜1200°C の温度であれば本発明を実施することができる。 また、 水素が 100パーセン トの状態で行った場合には、 800°C未満の温度でも本発明を実施することが でき、 水素熱処理時間も短くなる。
いずれにしても、 本発明に係る 「初期段階での水素熱処理」 の条件は、 得よ うとしているウェハや装置の状態等を総合的に勘案して決定されることになる。
(5) シリコンウェハの表面に付着しているボロンを利用して、 ボロンド ープされたシリコンウェハのウェハ表層におけるウェハ深さ方向のボロン濃度 をフラットにしながら、 前記 「ボロンドープされたシリコンウェハ」 を非酸化 性雰囲気下で熱処理をする方法。
「非酸化性雰囲気下」 というのは、 水素雰囲気下或いはアルゴン雰囲気下の ように、 シリコンウェハの表層付近の COPを消滅させるために使用される一 般的な非酸化性雰囲気下で行われることを意味する。
(6) 「ボロンドープされたシリコンウェハ」 のウェハ表層におけるゥェ ハ深さ方向のボロン濃度をフラットにするために水素ガスもしくは 「アルゴン ガスと水素ガスの混合気」 を使用する方法。
(7) 前記 「前記ボロンドープされたシリコンウェハ」 は、 ボロンが^高 濃度にドープされたシリコンに係るシリコンウェハである （1) から （6) 記 載の方法。
本発明で言う 「非高濃度」 というのは、 ボロン濃度について、 好ましくは 1 X 1016atoms/cm3以下、 より好ましくは 1 X 1015atomsん m3以下、 更に好まし くは 1 X 10 "atomsん m3以下である。
(8) 前記 「前記ボロンドープされたシリコンウェハ」 は、 ボロンが非高 濃度にドープされたシリコンに係るシリコンウェハであって、 （1) から （5) レ、ずれか記載の方法を使用することによつて製造されたシリコンウェハ。
(9) ボロンドープされたシリコンウェハをアルゴン雰囲気下で熱処理を 行うにあたって、 当該熱処理を行う前の段階においてシリコンウェハの表面が ポロンで汚染された場合には、 当該アルゴン雰囲気における熱処理の初期段階 で水素もしくは 「アルゴンガスと水素ガスの混合気」 で熱処理を行うことによ つて、 熱処理後の 「ボロンド一プされたシリコンウェハ」 のウェハ表層におけ るウェハ深さ方向のポロン濃度の均一化を図る方法。
このように、 アルゴン雰囲気における熱処理の初期段階で水素もしくは 「ァ ノレゴンガスと水素ガスの混合気」 で熱処理を行うことによって、 シリコンゥェ ハのウェハ表面からボロン汚染が除去され、 ウェハ表面がクリーユングされた 状態でァユールが行われることとなる。 そして、 この場合においては、 ウェハ 表面がクリーニングされた後に、 ボロンの外方拡散が少ない環境であるアルゴ ン雰囲気下でァニールが行われることとなり、 ウェハ表層におけるウェハ深さ 方向のボロン濃度の均一化が図られることとなる。 図面の簡単な説明
図 1は、 ボロンドープされたシリコンウェハの初期抵抗率が異なるものにつ いて、 アルゴンァエールを施したときのウェハ深さ方向のボロン濃度の変化を 示すグラフである。
図 2は、 ボロンドープされたシリコンウェハの初期抵抗率が異なるものにつ いて、 水素ァユールを施したときのウェハ深さ方向のボロン濃度の変化を示す グラフである。
図 3は、 非高濃度にボロンドープされたシリコンウェハのアルゴンァニー ルを行うにあたって、 熱処理時間を一定 （1時間） にして、 熱処理温度を 1 1 0 0 °C、 1 1 5 0 °C、 1 2 0 0 °Cと変化させた場合の結果を示すグラフである。 図 4は、 アルゴンァユーノレを行うにあたって、 熱処理温度を一定 （1 1 5 0 °C) にして、 熱処理時間を 1時間、 4時間、 8時間と変化させた場合の結果 を示すグラフである。
図 5は、 アルゴンァニールを行った場合に、 熱処理の初期段階で水素を添 カロしたときのポロン濃度分布を、 アルゴンのみで処理した後のポロン濃度分布 と水素のみで処理した後のボ口ン濃度分布と共に示したグラフである。
図 6は、 初期段階における水素添加濃度が 1 0 0 %で、 水素添加が行われ た際の熱処理の温度が 8 0 0 °Cのときのボロン濃度分布を示すグラフである。 図 7は、 初期段階における水素添加濃度が 4 %で、 水素添加が行われた際 の熱処理の温度が 8 0 0 °Cのときのボロン濃度分布を示すグラフである。
図 8は、 初期段階における水素添加濃度が 1 0 0 %で、 水素添; (JDが行われ た際の熱処理の温度が 1 0 0 0 °Cのときのボロン濃度分布を示すグラフである。 図 9は、 初期段階における水素添加濃度が 4 %で、 水素添加が行われた際 の熱処理の温度が 1 0 0 o °cのときのボロン濃度分布を示すグラフである。 図 1◦は、 初期段階における水素添加濃度が 1◦ 0 %で、 水素添加が行わ れた際の熱処理の温度が 1 2 0 0 °Cのときのボロン濃度分布を示すグラフであ る。
図 1 1は、 初期段階における水素添加濃度が 4 %で、 水素添加が行われた 際の熱処理の温度が 1 2 0 0°Cのときのボロン濃度分布を示すグラフである。 発明を実施するための最良の形態
以下、本発明の実施の形態について説明する。 まず、 図 1は、 「ボロンドープ されたシリコンウェハ」 の初期抵抗率が異なるものについて、 アルゴンァニー ルを施したときのウェハ深さ方向のボロン濃度の変化を示すダラフであり、 図 2は、 「ボロンドープされたシリコンウェハ」の初期抵抗率が異なるものについ て、
水素アユー^^を施したときのウェハ深さ方向のボロン濃度の変化を示すダラフ である。
なお、 ボロン濃度の検出は S I M S (Secondary Ion Mass Spectroscopy ) によって行った。
因みに、 この実施の形態では、 シリコンウェハは、 径が 2 0 0 mmの （100) 面に成長をさせた； p型ボロンドープシリコンウェハを使用した。 かかる！)型ボ ロンドープシリコンウェハの酸素濃度は 10. 0〜15. 0 X 1 O 17atoras/cm3であり、 抵抗率は l〜30 Q _ c mであった。
これらの図 1中のサンプル Aに示されているように、 高濃度でないボロンが ドープされたシリコンウェハ （非高濃度にボロンがドープされたシリコンゥェ ハ） にアルゴンァユールを施した場合には、 ウェハ深さ方向のボロン濃度につ いては、 ウェハ表層におけるある一定の場所においてボロン濃度が一時的に上 昇してから、 それが徐々に低下していくという現象が観察される。 なお、 これ については、 ァニール温度及ぴァニール時間に関わらず、 このような現象が起 こることが本発明者らによつて確認されている。
一方、 図 2に示されるように、 水素ァニール後では、 ボロンが外方拡散する ことにより、 表層濃度が減少するということが、 一般的には、 よく知られてい る。
しかしながら、 図 1に示されるように、 アルゴンァユールでは、 表層のポロ ン濃度分布がフラットな場合もあるが、 多くは表層でボロン濃度が上昇するの である。 これに関し、 アルゴン雰囲気中の熱処理でボロンが外方拡散しにくい ということ自体は特開平 1 0- 1 4 4 6 9 8号公報で説明されている力 ボロン 濃度が上昇する現象に関してはその理由が不明であつたのである。 このようなことから、 本 明者らは、 表層におけるボロン濃度上昇の原因を 明らかにする手がかりを得るために、 処理温度■時間を変化させてアルゴンァ ニールを実施したのである。 その結果、 全ての水準で表層のボロン濃度が上昇 するものの、 高温'長時間ほど表面近傍の濃度が下がり、 内部側へ高濃度に拡 散していることがわかったのである （図 3及び図 4 )。
このことは、 熱処理中にウェハ外部から常時ボロンの供給があるわけではな く、 アルゴンァニール投入前段階で既に付着したポロンが内部へ拡散したこと を示唆している。 この一方で、 水素ァニールによって表層ボロン濃度が低下す る理由としては、 表面に付着したボロンが、 ァニール中に水素と反応して除去 され、表層のボロンがウェハ外方への拡散を起こすからであると推定している。 そこで、 アルゴンァニールを実施する上で、 1 2 0 0 °C保持の前段階のある 時点で、 表層に付着しているポロンを脱離せしめるように水素あるいは水素含 有ガスを添加し、 この後アルゴンに切り替えて処理することにより、 均一なボ ロン分布が得られるのではないかと考え、 以下のような実験を行い、 所望の結 果を得た。
•第 1の実施例
水素或いは水素含有ガス （アルゴン希釈） への切替のタイミングを表 1のよ うに行い、それぞれの温度で 24分間保持した後、 1 2 0 0 °Cにてアルゴンァニ ールを継続した。
使用したウェハは直径 200mm P型 （ボロンドープ） 抵抗率 10-20 (Ω■ cm)で める。
- )
C Zウェハ直径 200 腿 P型 抵抗率： 10〜20 ( Ω - cm)
Figure imgf000009_0001
ァユール後の SIMS分析結果の一例を図 5に示す。 この図 5においては、比較 のために、 アルゴンのみで処理した後のポロン濃度分布と水素のみで処理した 後のボロン濃度分布を示している。 この図 5に示されるように、 熱処理の初期 段階で水素添加を行ったアルゴンァニールでは、 表層のボロン濃度が均一化し ているということがわかる。
次に、 初期段階における水素添加濃度が 4 %と 1 0 0 %の場合のそれぞれに ついて、 水素添加が行われた際の熱処理の温度を 8 0 0 °C、 1 0 0 0 °C、 1 2 0 0 °Cと変化させたときのボロン濃度分布を調べた。 その結果を図 6〜図 1 1 に示す。
この図 6〜図 1 1から得られる結果を纏めると以下のようになる。
1 ) アルゴンァエールを実施するにあたり、 高温保持の前段階で水素ガスを 添加することにより、 表層のポロン濃度上昇を抑制出来た。
2 )水素ガスへの切替タイミングとしては、 100%水素添加の場合、 800。C以上 であれば十分である。 .
3 ) 一方、 4%水素添加の場合、 若干表層ボロンの上昇傾向が見られるが、 抑 制効果は出ている。
以上説明したように、 非高濃度にボロンがドープされたシリコンウェハにァ ルゴンァユールを施した場合には、 ウェハ表層におけるある一定の場所におい てボロン濃度が一時的に上昇することから、 この部分が形成されるタイミング に照準を合わせて、 アルゴン雰囲気を適宜水素雰囲気或いは 「アルゴンガスと 水素ガスの混合気」 に切り換えることによって、 前記ボロンドープされたシリ コンウェハのウェハ表層におけるウェハ深さ方向のボロン濃度の均一化を図る ことができる。
あるいは、 低濃度にボロンがドープされたシリコンウェハを 「アルゴンガス と水素ガスの混合気」 の雰囲気下で熱処理をするにあたって、 当該 「アルゴン ガスと水素ガスの混合気」 中の水素ガスの混合比を変化させることによって、 前記ボロンドープされたシリコンウェハのウェハ表層におけるウェハ深さ方向 のポロン濃度の均一化を図ることもできると考えられる。
因みに、 本発明を実施する際には、 水素ガスによる熱処理工程を含むことか ら、基本的には水素ァニール用の熱処理炉を使用することとなるが、 「アルゴン ガスと水素ガスの混合気」 についてこれを爆発限界以下の濃度 （4 %以下の濃 度） で水素ガスを含むものとすることによって、 水素ガスを使用する場合に必 要であった防爆構造が不要となり、 熱処理炉全体の熱容量が小さくなるので、 昇降温を急速に行なうことが可能な構造を備える熱処理炉仕様とすることがで きるようになり、 これによつて、 ァニール時間の短縮化を図ることができるよ うになる。
以上説明したように、 本発明によれば、 非高濃度にボロンがドープされたシ リコンウェハに対しても、 ウェハ表層におけるウェハ深さ方向のボロン濃度の 十分な均一化を図ることができるようになる。

Claims

請 求 の 範 囲
1 . ボロンドープされたシリコンウェハをアルゴン雰囲気下で熱処理を行う にあたって、 当該アルゴン雰囲気を適宜水素雰囲気或いはアルゴンガスと水素 ガスの混合気に切り換えることによって、 熱処理後のボロンドープされたシリ コンウェハのゥェハ表層におけるウェハ深さ方向のポロン濃度の均一化を図る 方法。
2 . ボロンドープされたシリコンウェハをアルゴン雰囲気下で熱処理を行う にあたって、 当該熱処理の初期段階において、 当該アルゴン雰囲気を適宜水素 雰囲気或いはアルゴンガスと水素ガスの混合気で当該熱処理を行うことによつ て、 当該熱処理を行う前の段階でボロン汚染されたシリコンウェハの表面より 当該ボロン汚染を除去してから、 その後の熱処理をアルゴン雰囲気下で行うこ とを特徴とするシリコンウェハの熱処理方法。
3 . 前記アルゴンガスと水素ガスの混合気は爆発限界以下の濃度で水素ガス を含むアルゴンガスと水素ガスの混合気であることを特徴とする請求の範囲第 1項または第 2項記載の方法
4， ボロンドープされたシリコンウェハのウェハ表層におけるウェハ深さ方 向のポロン濃度をフラットにするように水素ガスを添加してアルゴンァニール を行う方法。
5 . シリコンウェハの表面に付着しているボロンを利用して、 ボロンドープ されたシリコンウェハのウェハ表層におけるウェハ深さ方向のボロン濃度をフ ラットにしながら、 前記ポロンドープされたシリコンウェハを非酸化性雰囲気 下で熱処理をする方法。
6 . ボロンドープされたシリコンウェハのウェハ表層におけるウェハ深さ方 向のポロン濃度をフラットにするために水素ガスもしくはァノレゴンガスと水素 ガスの混合気を使用する方法。
7 . 前記ボロンドープされたシリコンウェハは、 ボロンが非高濃度にドープ されたシリコンに係るシリコンウェハである請求の範囲第 1項から第 6項いず れか記載の方法。
8 . 前記ボロンドープされたシリコンウェハは、 ボロンが非高濃度にドープ されたシリコンに係るシリコンウェハであって、 請求の範囲第 1項から第 5項 V、ずれか記載の方法を使用することによつて製造されたシリコンゥェハ。
9 . ボロンドープされたシリコンウェハをアルゴン雰囲気下で熱処理を行う にあたって、 当該熱処理を行う前の段階においてシリコンウェハの表面がポロ ンで汚染された場合には、 当該アルゴン雰囲気における熱処理の初期段階で水 素もしくはアルゴンガスと水素ガスの混合気で熱処理を行うことによって、 熱 処理後のボロンドープされたシリコンウェハのウェハ表層におけるウェハ深さ 方向のポロン濃度の均一化を図る方法。
PCT/JP2001/011256 2000-12-22 2001-12-21 Procede de traitement thermique de plaquettes de silicium dopees au bore WO2002052632A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/433,314 US7754585B2 (en) 2000-12-22 2001-12-21 Method of heat treatment of silicon wafer doped with boron
EP01272288A EP1347508B8 (en) 2000-12-22 2001-12-21 Method of heat treatment of silicon wafer doped with boron
KR1020037006848A KR100866420B1 (ko) 2000-12-22 2001-12-21 보론도프된 실리콘웨이퍼의 열처리방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-389777 2000-12-22
JP2000389777A JP4822582B2 (ja) 2000-12-22 2000-12-22 ボロンドープされたシリコンウエハの熱処理方法

Publications (1)

Publication Number Publication Date
WO2002052632A1 true WO2002052632A1 (fr) 2002-07-04

Family

ID=18856260

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/011256 WO2002052632A1 (fr) 2000-12-22 2001-12-21 Procede de traitement thermique de plaquettes de silicium dopees au bore

Country Status (6)

Country Link
US (1) US7754585B2 (ja)
EP (1) EP1347508B8 (ja)
JP (1) JP4822582B2 (ja)
KR (1) KR100866420B1 (ja)
TW (1) TW548750B (ja)
WO (1) WO2002052632A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004021428A1 (ja) * 2002-08-30 2004-03-11 Sumitomo Mitsubishi Silicon Corporation アニールウェーハのボロン汚染消滅方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432496B1 (ko) * 2002-08-06 2004-05-20 주식회사 실트론 어닐 웨이퍼의 제조 방법
WO2004083496A1 (ja) * 2003-02-25 2004-09-30 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
KR20100103238A (ko) * 2009-03-13 2010-09-27 삼성전자주식회사 에피 웨이퍼 제조 방법 및 그에 의해 제조된 에피 웨이퍼, 및 상기 에피 웨이퍼로 제조한 이미지 센서
US8153538B1 (en) * 2010-12-09 2012-04-10 Memc Electronic Materials, Inc. Process for annealing semiconductor wafers with flat dopant depth profiles
KR102289901B1 (ko) * 2013-07-26 2021-08-18 뉴사우스 이노베이션즈 피티와이 리미티드 실리콘에서의 고농도 도핑
CN106463403B (zh) * 2014-06-02 2020-05-05 胜高股份有限公司 硅晶片及其制造方法
TWI673761B (zh) * 2015-04-14 2019-10-01 荷蘭商Ａｓｍ Ｉｐ控股公司 摻雜半導體基板的方法及沈積含硼及碳的膜的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167433A (ja) * 1990-10-31 1992-06-15 Toshiba Corp 半導体装置の製造方法
EP0603849A2 (en) * 1992-12-25 1994-06-29 Canon Kabushiki Kaisha Method for producing a semiconducteur substrate by using a bonding process, and semiconductor stubstrate produced by the same
JPH10144697A (ja) * 1996-11-06 1998-05-29 Toshiba Ceramics Co Ltd シリコンウエーハ及びその製造方法
JPH10144696A (ja) * 1996-11-06 1998-05-29 Toshiba Ceramics Co Ltd シリコンウエーハ及びその製造方法
JPH10144698A (ja) * 1996-11-07 1998-05-29 Toshiba Ceramics Co Ltd シリコンウエーハ及びその製造方法
JP2000058552A (ja) * 1998-08-06 2000-02-25 Toshiba Ceramics Co Ltd シリコンウェーハの熱処理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US5273609A (en) * 1990-09-12 1993-12-28 Texas Instruments Incorporated Method and apparatus for time-division plasma chopping in a multi-channel plasma processing equipment
JPH06196459A (ja) * 1992-12-22 1994-07-15 Sumitomo Sitix Corp 半導体シリコンウェーハの製造方法
US5354698A (en) * 1993-07-19 1994-10-11 Micron Technology, Inc. Hydrogen reduction method for removing contaminants in a semiconductor ion implantation process
JP2601208B2 (ja) * 1994-07-26 1997-04-16 ソニー株式会社 半導体基体の処理方法
JPH09199380A (ja) * 1996-01-12 1997-07-31 Toshiba Ceramics Co Ltd エピタキシャルウエハ用シリコン基板及びその製造方法
US6004868A (en) * 1996-01-17 1999-12-21 Micron Technology, Inc. Method for CMOS well drive in a non-inert ambient
US6171982B1 (en) 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
JPH11288942A (ja) * 1998-04-01 1999-10-19 Toshiba Corp 半導体装置の製造方法
JP4038910B2 (ja) * 1999-01-08 2008-01-30 株式会社Ｓｕｍｃｏ 半導体シリコンウェーハの製造方法
JP3893608B2 (ja) 2000-09-21 2007-03-14 信越半導体株式会社 アニールウェーハの製造方法
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
JP2002184781A (ja) * 2000-12-13 2002-06-28 Sumitomo Metal Ind Ltd シリコンウェーハの製造方法およびシリコンウェーハ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167433A (ja) * 1990-10-31 1992-06-15 Toshiba Corp 半導体装置の製造方法
EP0603849A2 (en) * 1992-12-25 1994-06-29 Canon Kabushiki Kaisha Method for producing a semiconducteur substrate by using a bonding process, and semiconductor stubstrate produced by the same
JPH10144697A (ja) * 1996-11-06 1998-05-29 Toshiba Ceramics Co Ltd シリコンウエーハ及びその製造方法
JPH10144696A (ja) * 1996-11-06 1998-05-29 Toshiba Ceramics Co Ltd シリコンウエーハ及びその製造方法
JPH10144698A (ja) * 1996-11-07 1998-05-29 Toshiba Ceramics Co Ltd シリコンウエーハ及びその製造方法
JP2000058552A (ja) * 1998-08-06 2000-02-25 Toshiba Ceramics Co Ltd シリコンウェーハの熱処理方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
F.A. STEVIE ET AL.: "Boron contamination of surfaces in silicon microelectronics processing: Characterization and causes", J. VAC. SCI. TECHNOL. A, vol. 9, no. 5, 31 October 1991 (1991-10-31), pages 2813 - 2816, XP002111369 *
See also references of EP1347508A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004021428A1 (ja) * 2002-08-30 2004-03-11 Sumitomo Mitsubishi Silicon Corporation アニールウェーハのボロン汚染消滅方法
JP2004095717A (ja) * 2002-08-30 2004-03-25 Sumitomo Mitsubishi Silicon Corp アニールウェーハのボロン汚染消滅方法
EP1548817A1 (en) * 2002-08-30 2005-06-29 Sumitomo Mitsubishi Silicon Corporation Method of eliminating boron contamination of annealed wafer
US7199057B2 (en) 2002-08-30 2007-04-03 Sumco Corporation Method of eliminating boron contamination in annealed wafer
EP1548817A4 (en) * 2002-08-30 2007-08-01 Sumco Corp METHOD FOR REMOVING DRILLING CLEARANCE OF A HEATED WATER

Also Published As

Publication number Publication date
EP1347508A1 (en) 2003-09-24
EP1347508B1 (en) 2011-08-03
KR20030066674A (ko) 2003-08-09
JP2002190478A (ja) 2002-07-05
US20040048456A1 (en) 2004-03-11
EP1347508A4 (en) 2005-09-14
TW548750B (en) 2003-08-21
EP1347508B8 (en) 2012-02-08
JP4822582B2 (ja) 2011-11-24
KR100866420B1 (ko) 2008-10-31
US7754585B2 (en) 2010-07-13

Similar Documents

Publication Publication Date Title
JP3011178B2 (ja) 半導体シリコンウェーハ並びにその製造方法と熱処理装置
CN101241835B (zh) 贴合晶片的制造方法
CN114093764A (zh) 单晶硅晶片
WO2000041227A1 (fr) Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium
JP3381816B2 (ja) 半導体基板の製造方法
CN107078057B (zh) 单晶硅晶圆的热处理法
WO2002052632A1 (fr) Procede de traitement thermique de plaquettes de silicium dopees au bore
JP2001253795A (ja) シリコンエピタキシャルウェーハとその製造方法
JPH08148552A (ja) 半導体熱処理用治具及びその表面処理方法
JPH10144698A (ja) シリコンウエーハ及びその製造方法
JPH05308076A (ja) シリコンウエーハの酸素析出方法
US7199057B2 (en) Method of eliminating boron contamination in annealed wafer
JPS62123098A (ja) シリコン単結晶の製造方法
JP4151876B2 (ja) シリコンウェーハの製造方法
JP2006032752A (ja) Ｓｉｍｏｘ基板の製造方法
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JPH0897221A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JPH06105694B2 (ja) ボロンの固相拡散方法
KR20010003616A (ko) 실리콘 웨이퍼 제조방법
JP2006114629A (ja) アニールウェーハの製造方法及びアニールウェーハ
JPH05218051A (ja) イントリンシックゲッタリング処理方法
CN114464702A (zh) 自间隙型硅片的处理工艺
JP2002217204A (ja) ボロンドープされたシリコンウエハの熱処理方法
CN107154354B (zh) 晶圆热处理的方法
JPS6115335A (ja) シリコンウエ−ハのゲツタリング方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020037006848

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10433314

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2001272288

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020037006848

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2001272288

Country of ref document: EP