WO2002017504A1

WO2002017504A1 - Module de commutation stratifié à haute fréquence

Info

Publication number: WO2002017504A1
Application number: PCT/JP2001/007186
Authority: WO
Inventors: Hiroyuki Tai; Shigeru Kemmochi; Mitsuhiro Watanabe
Original assignee: Hitachi Metals, Ltd.
Priority date: 2000-08-22
Filing date: 2001-08-22
Publication date: 2002-02-28
Also published as: CN1249928C; JP2010093841A; JP4450260B2; US7027779B2; KR20020042880A; US20030171098A1; JP4525949B2; ATE513368T1; EP1313227B1; EP1313227A1; KR100852963B1; JP2010016850A; JP4525891B2; EP1313227A4; CN1393059A

Description

- 明細書

積層体型高周波スィツチモジュール技術分野

本発明はマイクロ波帯などの高周波帯域で用いられ、複数の送受信系の送信回路及び受信回路とアンテナとの間の信号経路を制御するための積層体型高周波スィツチモジュールに関し、特に送信回路から送給される送信信号の電力を検出する機能を備えた積層体型高周波スィツチモジュールに関する。背景技術

近年の無線通信装置、例えば携帯電話機の普及には、目を見張るものがあり、携帯電話機の機能及びサービスの向上が益々図られている（以下、携帯電話機を例にとって説明する）。携帯電話機のシステムとしては、例えば主に欧州で盛んな GSM (Global System for Mobile Communications) 方式、 DCS1800 ( Digital Cellular System 1800 ) 方式、米国で盛んな PCS ( Personal Communications Services)方式、日本で採用されている PDC (Personal Digital Cellular)方式等の様々なシステムがある。しかしながら昨今の携帯電話機の急激な普及にともない、特に先進国の主要な大都市部においては各システムに割り当てられた周波数帯ではシステム利用者を賄い切れず、接続が困難であったり、通話途中で接続が切断したりする等の問題が生じている。そこで利用者が複数のシステムを利用できるようにして、実質的に利用可能な周波数の増加を計り、さらにサービス区域の拡充や各システムの通信インフラの有効活用することが行われている。このように複数のシステムに対応した携帯電話機はマルチパンド携帯電話機と呼ばれ、単一のシステムにのみ対応するシングルバンド携帯電話機と区別される。

1 台の携帯電話機で複数のシステムを利用可能とするために単純に携帯電話機にシステム毎の回路を設けると、システム毎に送信系では、例えば希望の送信周波数の送信信号を通過させるフィルタ、送受信回路を切り替える高周波スィツチ、及び送受信信号を入放射するアンテナが必要であり、また受信系では、高周波スィツチを通過した受信信号のうち希望の周波数を通過させるフィルタ等の高周波回路部品が必要となる。このため携帯電話機が高価になるとともに、体積 ·重量も増加してしまい、携帯用としては不適である。従って、一台で複数のシステムを利用可能な携帯電話機を実現するには、複数のシステムの周波数で動作する小型で複合機能化した高周波回路部品が必要である。

図 25は、このようなマルチバンド携帯電話機の送信部の基本構成を示すプロック図である。このマルチパンド携帯電話機は、複数のシステムが一つのアンテナを共用するようにアンテナ共用器を有し、その後段に複数の方向性結合器 CPn、検波ダイオード DKn、エラー増幅器 AEn、高周波増幅器 PAn等を備えている。方向性結合器 CPnの出力端は検波ダイオード DKnに接続され、検出された送信信号の電力が目標の送信出力レベルとなるように送信出力レベルが制御されている。高周波増幅器 PAnの利得は前記システムの周波数帯域内において一定でなく、また環境温度や電源電圧によっても変動する場合もある。そのためシステム毎にチップタイプの方向性結合器が搭載され、回路基板上の接続線路により高周波信号に比例する出力が取り出され、高周波増幅器の出力電力が検出されていた。

このように従来のマルチバンド携帯電話機では、各システムで用いられる方向性結合器、検波ダイオード等の部品が重複している。これらのディスクリート部品は回路基板上に実装されているため、マルチパンド携帯電話機の送信部は大型化し、その結果携帯電話機全体も大型化するという問題があった。またディスクリート部品は回路基板上の接続線路により接続されているので、接続線路の損失により送信部の特性が劣化するという問題もある。さらに小型化を必須とするマルチバンド携帯電話機にとって大きな問題は、部品点数の増加による実装面積の増加、部品間のインピーダンスマッチングのための整合容量やインダンクタ等の付属部品の付加、挿入損失の増大等である。発明の目的

従って本発明の目的は、電力検出機能及び増幅回路を具備するとともに優れた高周波特性を有する小型の積層体型高周波スィッチモジュールを提供することである。発明の開示

本発明の第一の実施態様による積層体型高周波スィツチモジュールは、複数の異なる送受信系の送信回路と受信回路を切り換えるもので、複数の送受信系の信号を分波する分波器と、前記分波器から来る受信信号の受信回路への信号経路と送信回路から来る送信信号の前記分波器への信号経路を切り換える複数の高周波スィツチ回路と、前記送信回路から来る送信信号の電力を検出する手段とを有し、前記積層体は電極パターンを有する複数の誘電体層により構成されており、前記分波器、前記高周波スィッチ回路及び前記電力検出手段は、前記積層体内の前記電極パターンにより構成されていることを特徴とする。

前記高周波スィツチ回路はダイォードと第一の分布定数線路と第一のコンデンサとを主要素子とし、前記分波器は第二の分布定数線路と第二のコンデンサとを主要素子とし、前記フィルタ回路は第三の分布定数線路と第三のコンデンサとを主要素子とし、前記第一〜第三の分布定数線路及び前記第一〜第三のコンデンサの少なくとも一部は、前記積層体内の前記電極パターンにより構成されており、前記ダイォードは積層体の表面に実装されているのが好ましい。本発明の第二の実施態様による積層体型高周波スィツチモジュールは、複数の異なる送受信系の送信回路と受信回路を切り換えるもので、複数の送受信系の信号経路を切り換える高周波スィッチ回路と、前記高周波スィッチ回路の後段に、複数の送受信系の信号を分波する分波器と、複数の送受信系の信号を合成する分波器と、送信回路から来る送信信号の電力を検出する手段とを有し、前記積層体は電極パターンを有する複数の誘電体層により構成されており、前記分波器、前記高周波スィッチ回路及び前記電力検出手段は、前記積層体内の前記電極パターンにより構成されていることを特徴とする。

好ましくは、高周波スィツチ回路は複数の送受信系の信号経路を送信経路と受信経路とに切り換え、一方の分波器は受信信号を複数の受信系の 1つに送給するように作用し、他方の分波器は複数の送信系のうち動作している 1つの送信系から来る送信信号を高周波スィツチ回路に送給するように作用する。前記高周波スィツチ回路は電界効果型トランジスタを主要素子とし、前記電界効果型トランジスタは前記積層体の表面に実装されているのが好ましい。第一及び第二の実施態様において、送信回路から来るアンテナへの送信信号の信号経路中にはフィルタ回路を備えるのが好ましい。

前記電力検出手段は方向性結合回路又は容量結合回路であるのが好ましい。第一及び第二の実施態様において、前記方向性結合回路は第四の分布定数線路を主要素子とし、前記第四の分布定数線路の少なくとも一部は前記積層体内の前記電極パターンにより構成されているのが好ましい。前記第四の分布定数線路は送信回路から来る送信信号の分波器への信号経路中に配置された主線路と、前記主線路と平行又は対向するように配置された副線路とにより構成されているのが好ましい。前記主線路は前記フィルタ回路の第三の分布定数線路により構成してもよい。

第一及び第二の実施態様において、前記容量結合回路は第五のコンデンサを主要素子とし、第五のコンデンサの少なくとも一部は前記積層体内の前記電極パターンにより構成されているのが好ましい。前記第五のコンデンサは送信回路から来る送信信号の分波器への信号経路と並列に配置されているのが好ましレ、。

第一及び第二の実施態様においては、積層体内に高周波増幅器、可変利得増幅器及び自動利得制御回路を一体的に内蔵するのが好ましい。この積層体型高周波スィッチモジュールでは、自動利得制御回路により前記方向性結合回路又は容量結合回路による送信信号の電力検出結果と送信すべき電力とを比較し、比較結果に基づいて可変利得増幅器の利得を増減させる。自動利得制御回路は検波器とエラー増幅器を備え、複数の送受信系で一つのエラー増幅器を共用するのが好ましい。

前記高周波増幅器は、トランジスタを有する増幅回路と、増幅回路の入力側に接続された入力整合回路と、増幅回路の出力側に接続された出力整合回路とを具備し、入力整合回路及び出力整合回路はそれぞれコンデンサ及ぴィンダクタを有し、増幅回路のトランジスタは積層体の表面に搭載されているのが好ましい。前記ィンダクタの少なくとも一部は分布定数線路として前記積層体内に形成されているのが好ましい。また前記コンデンサの少なくとも一部は、前記積層体内で前記誘電体層を挟んで対抗するコンデンサ電極により形成されているのが好ましい。さらに前記増幅回路のトランジスタは電解効果トランジスタであるのが好ましい。図面の簡単な説明

図 1 は本発明の積層体型高周波スィッチモジュールの回路の一例を示すプロック図であり、

図 2 は本発明の一実施態様による積層体型高周波スィッチモジュールの等価回路を示す図であり、

図 3 は本発明の別の実施態様による積層体型高周波スィッチモジュールの等価回路を示す図であり、

図 4は本発明のさらに別の実施態様による積層体型高周波スィッチモジユールの等価回路を示す図であり、

図 5 は本発明のさらに別の実施態様による積層体型高周波スィッチモジユールの等価回路を示す図であり、

図 6 は本発明のさらに別の実施態様による積層体型高周波スィッチモジユールの等価回路を示す図であり、

図 7は本発明の積層体型高周波スィツチモジュールを示す平面図であり、図 8 は本発明の積層体型高周波スィッチモジュールに用いる積層体を示す斜視図であり、

図 9 は本発明の積層体型高周波スィッチモジュールに用いる積層体を構成する複数の誘電体層を示す分解図であり、

図 10は本発明の積層体型高周波スィツチモジュールの一実施態様による TX1 -ANT間の揷入損失特性の一例を示すグラフであり、

図 11 は本発明の積層体型高周波スィッチモジュールの一実施態様による ANT- X1間の揷入損失特性の一例を示すグラフであり、

図 12は本発明の積層体型高周波スィツチモジュールの一実施態様による TX1 -PDP1間の力ップリング特性の一例を示すダラフであり、図 13は本発明の積層体型高周波スィツチモジュールの一実施態様による TX1 -RC間のアイソレーション特性の一例を示すグラフであり、

図 14は本発明の積層体型高周波スィツチモジュールの一実施態様による TX2 -ANT間の揷入損失特性の一例を示すグラフであり、

図 15 は本発明の積層体型高周波スィッチモジュールの一実施態様による ANT-RX2間の揷入損失特性の一例を示すグラフであり、

図 16は本発明の積層体型高周波スィッチモジュールの一実施態様による TX2 -PDP1間の力ップリング特 I¹生の一例を示すグラフであり、

図 17は本発明の積層体型高周波スィツチモジュールの一実施態様による TX2 -RC間のアイソレーション特性の一例を示すグラフであり、

図 18は本発明の積層体型高周波スィツチモジュールの他の例を示すプロック図であり、

図 19は本発明の積層体型高周波スィツチモジュールの他の等価回路を示す図であり、

図 20は本発明の積層体型高周波スィツチモジュールの他の例を示す回路プロックであり、

図 21は本発明の積層体型高周波スィツチモジュールの他の例の等価回路を示す図であり、

図 22は本発明の積層体型高周波スィツチモジュールに用いる増幅回路の一例の等価回路を示す図であり、

図 23は本発明の積層体型高周波スィツチモジュールに用いる増幅回路の他の例の等価回路を示す図であり、

図 24は本発明の積層体型高周波スィッチモジュールに用いる高周波増幅器の一例の等価回路を示す図であり、

図 25は従来の積層体型高周波スィツチモジュールの回路を示すプロック図である。発明を実施するための最良の形態

本発明の好ましい実施態様を、添付図面を参照して以下詳細に説明する。説明の簡略化のために、第一の送受信系を GSM (送信周波数 880〜915 MHz、受信周波数 925〜960 MHz) とし、第二の送受信系を DCS1800 (送信周波数 1710 〜1785 MHz、受信周波数 1805〜1880 MHz) とした場合を例にとるが、勿論本発明はこれに限定されることはなく、例えば PCS (送信周波数 1850〜： L910 MHz、受信周波数 1930〜： 1990 MHz) 等の他の通信システムにも適用することができる。さらに、これらの TDMA (Time Division Multiple Access) 方式のシステムと W-CDMA (Wideband CDMA) のような CDMA (Code Division Multiple Access) 方式とをマルチパンド化した積層体型高周波スィッチモジュールに適用することも当然可能である。

[1] 積層体型高周波スィッチモジュールの構成

図 1は本発明の積層体型高周波スィッチモジュールの一例を示すプロック図である。この積層体型高周波スィッチモジュールは、アンテナ ANTから入射する信号を第一の送受信系の受信信号と第二の送受信系の受信信号とに分波する第一のブイルタ回路 F1及び第二のフィルタ回路 F2力らなる分波器と、第一のフィルタ回路 F1の後段に配置され、コントロール回路 VC1から送給する外部電圧により第一の送受信系の送信回路 TX1と受信回路 RX1とを切り替える第一のスィッチ回路 SW1と、第二のフィルタ回路 F2の後段に配置され、コント口ール回路 VC2から送給する外部電圧により第二の送受信系の送信回路 TX2と第二の送受信系の受信回路 RX2とを切り替える第二のスィッチ回路 SW2と、送信回路から来る送信信号の電力検出手段と、可変利得増幅回路とを有する積層体型高周波スィツチモジュールである。電力検出手段として方向性結合回路又は容量結合回路が好ましい。

本発明の積層体型高周波スィツチモジュールの等価回路を図 2及ぴ図 3を参照して以下詳細に説明にする。図 2は送信電力検出手段として方向性結合回路を用いた積層体型高周波スィッチモジュールの等価回路図であり、図 3は送信電力検出手段として容量結合回路を用いた積層体型高周波スィツチモジュールの等価回路図である。

(1) 第一及び第二のフィルタ回路（分波器）

アンテナ ANT と接続する第一及び第二のフィルタ回路はそれぞれ分布定数線路及びコンデンサにより構成されている。図 2等に示す等価回路では、 GSM の送受信信号を通過させるが DCS1800 の送受信信号を減衰させる第一のフィノレタ回路 F1はローパスフィルタを備えており、 DCS1800の送受信信号を通過させるが GSMの送受信信号を減衰させる第二のフィルタ回路 F2はハイパスフィルタを備えている。ローパスフィルタ F1は、並列接続した分布定数線路 LF1 及ぴコンデンサ CF1と、それらとアースとの間に接続したコンデンサ CF3とからなる。ハイパスフィルタ F2は、並列接続した分布定数線路 LF2及ぴコンデンサ CF2と、それらとアースとの間に接続した分布定数線路 LF3と、分布定数線路 LF2及ぴコンデンサ CF2に直列に接続したコンデンサ CF.4とからなる。このような構成により、第一の送受信系と第二の送受信系の受信信号を分波することができる。前記分波器を構成する分布定数線路及びコンデンサは、積層体を構成する誘導体層上に形成された電極パターンにより構成されるのが好ましレ、。

ここで第一及び第二のフィルタ回路 Fl， F2 として、上記構成の他に、下記の a〜の構成も採用できる。

a . 第 1のフィルタ回路がローパスフィルタからなり、第 2のフィルタ回路がノッチフィルタからなる構成、

b . 第 1のフィルタ回路がノッチフィルタからなり、第 2のフィルタ回路がバンドパスフィルタからなる構成、

c 第 1のフィルタ回路がローパスフィルタからなり、第 2のフィルタ回路がバンドパスフィルタからなる構成、

d. 第 1のフィルタ回路がノッチフィルタからなり、第 2のフィルタ回路がノツチフィルタからなる構成、

e . 第 1のフィルタ回路がノッチフィルタからなり、第 2のフィルタ回路がハィパスフィルタからなる構成、

f . 第 1のフィルタ回路がパンドパスフィルタからなり、第 2フィルタ回路がバンドパスフィルタからなる構成、

g . 第 1のフィルタ回路がバンドパスフィルタからなり、第 2のフィルタ回路がノツチフィルタからなる構成、 h . 第 1のフィルタ回路がバンドパスフィルタからなり、第 2のフィルタ回路がハイパスフィルタからなる構成。

(2) スィツチ回路

第一及び第二のフィルタ回路の後段に配置され、 GSMの送信回路 TX1 と受信回路 RX1とを切り替える第一のスィッチ回路 SW1と、 DCS1800の送信回路 TX2と受信回路 RX2とを切り替える第二のスィツチ回路 SW2は、それぞれダィォード及ぴ分布定数線路を主構成素子としている。 '

(a)第一のスィツチ回路

第一のスィツチ回路 SW1は、図 2の上側のスィツチ回路であり、 GSMの送信回路 TX1と受信回路: RX1とを切り換えるものである。スィツチ回路 SW1は、 2つのダイォード DG1、 DG2と、 2つの分布定数線路 LG1、 LG2を主構成素子とし、ダイォード DG1は GSMの送受信信号の入出力端子 IP1と送信回路 TX1 との間に配置されている。入出力端子 IP1にはダイォード DG1のアノードが接続しており、ダイォード DG1の力ソードとアースとの間に分布定数線路 LG1 が接続している。入出力端子 IP1と受信回路 K 1との間には分布定数線路: LG2 が接続しており、受信回路 RX1側の分布定数線路 LG2の一端とアースとの間にダイォード DG2のカソードが接続し、ダイォード DG2のアノードとアースとの間にコンデンサ CG6が接続し、ダイオード DG2のアノードとコントロール回路 VC1との間にインダクタ LG及び抵抗 RGの直列回路が接続している。分布定数線路 LG1及び分布定数線路 LG2の各々は、その共振周波数が GSM の送信信号の周波数帯域内となるような線路長を有する。第一のフィルタ回路 F1と送信回路 TX1との間に挿入されたローパスフィルタ回路は、分布定数路及びコンデンサにより構成されている。図 2に示す等価回路図においては、分布定数線路 LG3とコンデンサ CG3、 CG4_S CG7とにより構成された π型の口一パスフィルタは、ダイォード DG1と分布定数線路 LG1との間に配置している。

(b)第二のスィツチ回路

第二のスィツチ回路は、図 2の下側のスィツチ回路であり、 DCS1800の受信回路 RX2と送信回路 TX2とを切り換えるものである。スィッチ回路 SW2は、 2つのダイオード DP1、 DP2と 2つの分布定数線路 LP1、 LP2とを主構成素子とし、ダイォード DPIは DCS1800の送受信信号の入出力端子 IP2と送信回路 TX2との間に配置され、送信回路 IP2にダイォード DPIのァノードが接続し、ダイォード DPIの力ソードとアースとの間に分布定数線路 LP1が接続されている。入出力端子 IP2と受信回路; RX2との間には分布定数線路 LP2が接続し、受信回路 HX2側の分布定数線路 LP2の一端とアースとの間にダイォード DP2 のカソードが接続している。ダイォード DP2のアノードとアースとの間にコンデンサ CP6が接続し、ダイォード DP2のアノードとコント口ール回路 VC2との間にィンダクタ LP及び抵抗 RPからなる直列回路が接続している。

分布定数線路 LP1 及ぴ分布定数線路 LP2 はそれぞれその共振周波数が DCS1800の送信信号の周波数帯域内となるような線路長を有する。第二のフィルタ回路 F2と送信回路 TX2との間に挿入されたローパスフィルタ回路は、分布定数線路とコンデンサとにより構成されている。図 2に示す等価回路図においては、分布定数線路 LP3及ぴコンデンサ CP3、 CP4、 CP7により構成された π型のローパスフィルタは、ダイオード DPIと分布定数線路 LP1との間に挿入されている。

いずれのスィツチ回路においても、ローパスフィルタ回路はスィツチ回路を構成する素子間に複合的に構成したものであるが、スィツチ回路の後段及ぴ前段のいずれに配置しても良い。またスィツチ回路を構成する分布定数線路及びコンデンサは、積層体を構成する誘電体層上の電極パターンにより構成されているのが好ましい。

(3)方向性結合回路

スィツチ回路の後段に配置される方向性結合回路は、分布定数線路を主構成素子とする。第一の方向性結合回路は、 GSMの送信信号の一部を取り出して、送信回路 TX1 から来る送信信号の電力を検出するものであり、送信回路 TX1 と分布定数線路 LG3 との間に直列に接続された分布定数線路 LG4を主線路とし、これと結合する分布定数線路 LC1を副線路とする。

第二の方向性結合回路は、 DCS1800の送信信号の一部を取り出して、送信回路から来る送信信号の電力を検出するものであり、送信回路 TX2及び分布定数線路 LP3との間に直列に接続された分布定数線路 LP4を主線路とし、分布定数線路 LC1 を第一の方向性結合回路と共通の副線路とする。分布定数線路 LC1 の一端は、特性インピーダンスとほぼ等しい抵抗を介して接地されている。デュアルパンド携帯電話機においては、 2 つのシステム（例えば GSM及ぴ DCS1800) に対応する高周波信号を同時に送信することはない。従って、本発明の積層体型高周波スィツチモジュールにおける方向性結合器としては、どちらかの送信時において一つの主線路と一つの副線路が互いに結合していれば良く、副線路を 2つのシステムで共用化することができる。そのため、方向' f生結合器用の分布定数線路 LG4、 LP4、 LCIは電極パターンを有する誘電体シートを積層してなる積層体中の電極パターンにより構成され、分布定数線路 LC1は分布定数線路 LG4、 LP4と積層方向に誘電体層を介して一部対向する。また分布定数線路 LC1を分布定数線路 LG4、 LP4と同一層で対向させてもよい。このように方向性結合器を構成すれば、主線路と副線路との結合により、高周波増幅器： PA1又は PA2から主線路に来た送信信号の一部は副線路に流れ、力ップリング端子 PDP1に出力される。

以上副線路を 2つのシステムで共用化する場合について述べたが、図 4に示す等価回路図のように、それぞれのシステムにおいて主線路となる分布定数線路と結合するように複線路となる分布定数線路を配置して別々の方向性結合器とし、分布定数線路 LC1、 LC2の一端どうしを一つの抵抗 RCで終端しても良い。また図 5や図 6の等価回路図に示すように、主線路としてローパスフィルタ回路を構成する分布定数線路を用い、これと結合するように複線路を配置して、方向性結合回路を構成してもよい。

高周波増幅器 PA1、 PA2と方向性結合回路との接続点において、高周波増幅器側から見た受信時のィンピーダンスがほぼオープン状態となるように、方向性結合回路の主線路を含めた高周波増幅器との接続線路長を設定すれば、受信時の送信端子 TXからァンテナ ANTのアイソレーション特性が向上するので好ましい。例えば GSMの送信信号 (880〜915 MHz)と DCS1800の送信信号 (1710 〜1785 MHz) との中間周波数 λに対して、方向性結合回路の主線路を含めた高周波増幅器との接続線路長は、 (λ.Ζ6〜λ,3) +ηΧ λ/2 (ηは整数）とするのが好ましい。

なお本明細書において使用する用語「ほぼオープン状態」とは、スミスチヤート上でインピーダンス Zを Z = R + j Xで表すときの実数部 Rを 150 Ω以下に調整した場合、及び虚数部 Xの絶対値を 100 Ω.以上に調整した場合と定義する。 (4)増幅回路

図 22は積層体型高周波スィツチモジュールに接続又は複合化された増幅回路を示すプロック図である。この可変利得増幅回路によれば、カップリング端子 PDP1から取り出された送信信号の一部は、抵抗を有するアツテネータ 16 (必要に応じて使用する）により後段の回路で取り扱える程度の電力まで減衰され、インピーダンス整合器（図示せず）を介して検波器 15に入力される。検波器 15 において検波ダイォード DK1により整流された後、平滑コンデンサ CK1と負荷抵抗 RK1により電圧変化された検波信号となり、制御回路 12に入力される。検波信号は一つのェラ一増幅器 EA1に入力し、所定の送信信号レベルを表す制御信号と比較され、この差が小さくなるように可変利得増幅器 DA1又は DA2 にフィードバックされて、利得が増減され、目標の送信出力レベルに制御される。検波器 15及び制御回路 12は自動利得制御回路（APC) を構成する。

従来の増幅回路と比べて、検波器 15や制御回路 16等を複数のシステムで共用化することにより、可変利得増幅回路の構成部品点数を削減できるとともに、回路を小型化することもでき、もって複合化する積層体型高周波スィツチモジュール全体の寸法を小さくできる。

高周波増幅器 PA1、 PA2 を構成するトランジスタや MMIC (Microwave Monolithic Integrated Circuit) は消費電力が大きく、発熱量が大きいので、検波器 15に温度変動を保証するための感温素子（サーミスタ）を設けて、検波器 15の温度特性を管理してもよい。

図 23は、図 4に示すような力ップリング端子を 2つ備える積層体型高周波スィツチモジュールに接続又は複合化される増幅回路を示すプロック図である。上記増幅回路と異なる点は、 2つのカップリング端子（PDP1、 PDP2) を有するために、カップリング端子 PDP1、 PDP2から取り出された電力をそれぞれ 2 つの検波ダイオード DK1、 DK2に入力して整流し、平滑コンデンサ CK1と負荷抵抗 RK1により電圧変化した検波信号として、共通のエラー増幅器 EA1に入力する点である。この場合も、従来と比べて増幅回路の構成部品点数を削減でき、また回路を小型に構成することができる。

図 24は前記増幅回路で用いられる高周波増幅器の等価回路の一例であって、インダクタ 19及ぴコンデンサ 18を有する入力整合回路と、インダクタ 20及ぴコンデンサ 21を有する出力整合回路 26と、抵抗、コンデンサ及びインダクタからなる発振防止用安定化回路 24、 25と、電界効果トランジスタとを有する。高周波増幅器を構成する電界効果トランジスタ 27を積層体表面に搭載し、入力整合回路 23及び出力整合回路 26を構成するィンダクタを分布定数線路（積層体を構成する誘電体層上に形成された電極パターンにより形成される）により形成し、かつコンデンサを積層体内で誘電体層を挟んで対向するコンデンサ電極により形成したり、また APC回路を構成する検波ダイォード DK1等を積層体表面に実装することにより、積層体型高周波スィツチモジュール全体の寸法を小さくできる。

(5)容量結合回路

送信回路から来る送信信号の電力を検出する他の方法として、容量結合回路を用いる場合について説明する。

図 3は送信信号の電力を検出する手段として容量結合回路を用いた積層体型高周波スィツチモジュールを示す等価回路図である。スィツチ回路の後段に配置される容量結合回路は、コンデンサを主構成素子としている。第一の容量結合回路は、コンデンサ CG2と分布定数線路 LG3との間にコンデンサ CG2と並列に接続するコンデンサ CC1で構成され、 GSMの送信回路 TX1の送信信号の一部を取り出して、送信回路 TX1から来る送信信号の電力を検出するものである。

第二の容量結合回路は、コンデンサ CP2と分布定数線路 LP3との間にコンデンサ CP2と並列に接続するコンデンサ CC2で構成され、 DCS1800の送信回路 TX2 の送信信号の一部を取り出して、送信回路から来る送信信号の電力を検出するものである。

コンデンサ CC1、 CC2は、積層体を構成する誘電体層に形成された電極パターンにより構成され、電極パターンは積層方向に誘電体層を介して対向することにより静電容量で結合し、容量結合回路を構成する。容量結合度は、容量結合回路を構成するコンデンサの電極パターンの面積、対向距離、介在する誘電体層の誘電率等の因子により様々に調節することができる。また電極パターンを同一層内で平行に対向させて結合させてコンデンサ CC1、 CC2を構成しても良く、この場合には、対向する電極パターンの縁部長さで様々な結合度を得ることができる。

[2] 動作

本発明の積層体型高周波スィッチモジュールは、電源供給手段（コントロール回路）力ら外部電圧を給電してダイオードスィッチをオン/オフ状態に制御することにより、第一及び第二の送受信系のいずれか一つを選択する。以下図 1 に示すブロック回路及び図 2に示す等価回路を有する積層体型高周波スィッチモジュールの動作を説明する。

(1) GSM TXモード

第一の送信回路 TX1と第一のフィルタ回路 F1とを接続する場合、コント口ール回路 VC1から正の電圧が与えられる。コントロール回路 VC1から与えられた正の電圧は、コンデンサ CG6、 CG5、 CG4、 CG7、 CG3、 CG2及び CGI によって直流分が力ットされ、ダイォード DG2、 DG1を含む回路に印加され、ダイオード DG2、 DG1が ON状態となる。ダイオード DG1が ON状態になると、第一の送信回路 TX1と接続点 IP1との間のインピーダンスが低くなる。また O N状態となったダイオード DG2及びコンデンサ CG6によって、分布定数線路 LG2が高周波的に接地されることにより共振し、接続点 IP1から第一の受信回路 RX1を見たィンピーダンスは非常に大きくなる。このため、第一の送信回路 TX1から来る送信信号は、第一の受信回路 RX1に漏洩することなく、第一のフィルタ回路 F1に伝送される。

第一の送信回路 TX1 から来る送信信号の電力の一部はカップリング端子 PDP1 に現れ、次いで自動利得制御回路（APC) に導かれる。またアンテナ側から逆流する高周波電力の一部は抵抗 RCで吸収される。

(2) GSM EXモード第一の受信回路 1と第一のフィルタ回路 Flとを接続する場合、コント口ール回路 VC1の電圧がゼロとなる。するとダイォード DG1、 DG2は OFF状態となる。 OFF状態となったダイオード DG2によって、分布定数線路 LG2を介して接続点 IP1 と第一の受信回路 1とは接続される。またダイォード DG1 が OFF状態となることにより、接続点 IP1と第一の送信回路 TX1との間のィンピーダンスが大きくなる。このため、第一のフィルタ回路 F1から来る受信信号は、第一の送信回路 TX1に漏洩することなく、第一の受信回路 K 1に伝送される。

(3) DCS TXモード

第二の送信回路 TX2と第二のフィルタ回路 F2とを接続する場合、コント口一ノレ回路 VC2から正の電圧が与えられる。コントロール回路 VC2から与えられた正の電圧は、コンデンサ CP6、 CP5、 CP4、 CP7、 CP3、 CP2及ぴ CF4によって直流分がカットされ、ダイオード DP2、 DPIを含む回路に印加され、ダィオード DP2、 DPIが ON状態となる。ダイオード DPIが ON状態となることにより、第二の送信回路 TX2と接続点 IP2との間のィンピーダンスは低くなる。また ON状態となったダイォード DP2及ぴコンデンサ CP6によって、分布定数線路 LP2が高周波的に接地されることにより共振が起こり、接続点 IP2 から第二の受信回路 RX2を見たインピーダンスが非常に大きくなる。このため、第二の送信回路 TX2から来る送信信号は、第二の受信回路 RX2に漏洩することなく、第二のフィルタ回路 F2に伝送される。

第二の送信回路 TX2から来る送信信号電力の一部は力ップリング端子 PDP2 に現れ、次いで自動利得制御回路（APC) に導かれる。またアンテナ側から逆流する高周波電力の一部は抵抗で吸収される。

(4) DCS RXモード

第二の受信回路 K 2と第二のフィルタ回路 F2とを接続する場合、コント口一ノレ回路 VC2の電圧がゼロとなる。これによりダイォード DP1、 DP2は OFF 状態となる。 O FF状態となつたダイォード DP2によって、分布定数線路 LP2 を介して接続点 IP2と第二の受信回路 RX2が接続される。またダイォード DPI が OFF状態となることにより、接続点 IP2と第二の送信回路 TX2との間のィンピーダンスは大きくなる。このため、第二のフィルタ回路 F2から来る受信信号は、第二の送信回路 TX2に漏洩することなく、第二の受信回路 RX2に伝送される。

[3] 実施態様

(1)第一の実施態様

図 7は本発明の一実施態様による積層体型高周波スィッチモジュールの平面図であり、図 8はその積層体部分の斜視図であり、図 9はその積層体の内部構造を示す分解図である。この実施態様では、第一及び第二のフィルタ回路、口一パスフィルタ回路、スィッチ回路の分布定数線路、方向性結合回路の分布定数線路は積層体内に構成し、ダイオードと、積層体内に内蔵できない高容量値のチップコンデンサは積層体上に搭載され、ワンチップ化した積層体型高周波スィツチモジュールとなっている。

この積層体は、低温焼成が可能なセラミック誘電体材料からなる厚さ 20 μηι 〜200 μιη のグリーンシート上に A gを主体とする導電ペーストを印刷して所望の電極パターンを形成し、電極パターンを有するグリーンシートを適宜積層し、焼成することにより一体ィヒしたものである。ライン電極の幅はほぼ 100 μηι 〜400 μπιである。

図 9を参照して、積層体の内部構造を積層順に説明する。まず最下層のダリーンシート 15には、アース電極 31がほぼ全面に形成されており、側面に形成される端子電極 81、 83、 85、 87、 89、 91、 95、 96に接続するための接続部が設けられている。

グリーンシート 15上に、電極パターンが印刷されていないダミーのグリーンシート 14を積層する。その上に積層するグリーンシート 13には、 3つのライン電極 41、 42、 43が形成され、その上に積層するグリーンシート 12には、 4 つのライン電極 44、 45、 46、 47が形成されている。グリーンシート 12上に、 4つのスルーホール電極（図中、黒丸で示す。）が形成されたグリーンシート 11 を積層し、その上に 4つのスルーホール電極とコンデンサ用の電極 61が形成され、さらにアース電極 32が形成されたグリーンシート 9を積層する。

2つのアース電極 31、 32に挟まれた領域に形成されたライン電極は適宜接続され、第一及び第二のスィッチ回路 SW1, SW2用の分布定数線路を形成する。ライン電極 42と 46はスルーホール電極で接続され、等価回路の分布定数線路 LG1を構成し、ライン電極 43と 47はスルーホール電極で接続され、等価回路の分布定数線路 LG2を構成し、ライン電極 41と 44はスルーホール電極で接続され、等価回路の分布定数線路 LP1を構成し、ライン電極 45は等価回路の分布定数線路 LP2を構成する。

ダリ一ンシート 9の上に積層するグリーンシート 8には、コンデンサ用の電極 62、 63、 64、 65、 66、 67、 68, 69が形成されている。その上に積層するグリーンシート 7にもコンデンサ用の電極 70、 71、 72、 73が形成されている。その上に積層するグリーンシート 6には、コンデンサ電極 74が形成されている。更にその上に、ライン電極 48、 49、 50、 51が形成されたグリーンシート 5 を積層し、その上にライン電極 52、 53、 54、 55、 56、 57が形成されたダリーンシート 4を積層する。その上にライン電極 58、 59、 60が形成されたグリーンシート 3を積層する。その上に接続ライン電極が形成されたグリーンシート 2 を積層する。最上部のグリーンシート 1 には、搭载素子接続用のランドが形成されている。

上側のアース電極 32が形成されたグリーンシート 9の上に積層されたダリーンシート 8のコンデンサ用電極 62、 63、 64、 65、 66、 67、 68、 69と、グリーンシート 9の下のグリーンシート 10のコンデンサ電極 61とは、それぞれァース電極 32との間で容量を形成する。具体的には、コンデンサ用電極 62はコンデンサ CP3を形成し、コンデンサ用電極 63はコンデンサ CP4を形成し、コンデンサ用電極 65はコンデンサ CG4を形成し、コンデンサ用電極 64はコンデンサ CG3を形成し、コンデンサ用電極 67はコンデンサ CF3を形成し、コンデンサ用電極 69はコンデンサ CP6を形成し、コンデンサ用電極 61、 66はコンデンサ CG6を形成する。

グリーンシート 6、 7、 8に形成されたコンデンサ電極は互の間で容量を形成し、コンデンサ電極 68と 73の間でコンデンサ CF4を構成し、同様にコンデンサ電極 62、 63と 70の間でコンデンサ CP7を構成し、コンデンサ電極 72と 74 の間でコンデンサ CF1を構成し、コンデンサ電極 73 と 74の間でコンデンサ CF2を構成し、コンデンサ電極 64、 65と 71の間でコンデンサ CG7を構成する。コンデンサ電極 73はコンデンサ電極 68と対向して容量を形成するが、ァース電極 32とは対向しないように、アース電極 32には切り欠き部が形成されている。またこの切り欠き部を利用して、分布定数線路に導通するスルーホール電極が形成されている。

グリーンシート 3、 4、 5において、ライン電極 52、 58は分布定数線路 LF1 を構成し、ライン電極 48、 53、 59は分布定数線路 LF2を構成し、ライン電極 51、 57は分布定数線路 LF3を構成し、ライン電極 50、 56は分布定数線路 LG3 を構成し、ライン電極 55、 61は分布定数線路 LP3を構成する。またライン電極 60は分布定数線路 LP4を構成し、ライン電極 49は分布定数線路 LG4を構成する。なおグリーンシート 2のライン電極は配線用ラインである。

グリ一ンシート 4において、分布定数線路 LC1を構成するライン電極 54は、グリーンシート 3,に形成されたライン電極 60、及びグリーンシート 5に形成されたライン電極 49 と積層方向に一部対向し、それらの対向部分で方向性結合器を構成する。ライン電極 54の一端はスルーホールを介して積層体の外面に導出され、特性インピーダンスとほぼ等しいチップ抵抗 RCと接続する。

これらのグリーンシートを圧着し、一体的に焼成して、外形寸法が例えば 6.7 mm X 5.0 mm X 1.0 mmの積層体 100を得る。この積層体 100の側面に端子電極 81、 82、 83、 84、 85、 86、 87、 88、 89、 90、 91、 92、 93、 94、 95、 96 を形成する。得られた積層体 100の外観を図 8に示す。

この積層体 100の上に、ダイオード DG1、 DG2、 DPI及ぴ DP2、チップコンデンサ CG1、 CG2及ぴ CP2、及ぴチップ抵抗 RG、 RP及ぴ RCを搭載する。図 7は、これらの素子を搭載した状態を示す平面図である。図 7はこの積層体型高周波スィツチモジュールの実装構成（各端子の接続構造）も合わせて示す。図 7において、 GNDはアース接続される端子を意味する。

この実施態様では、図 2に示す等価回路のうち、分布定数線路 CG5、 CP5, LG及び LPは、この実施態様のチップ部品搭載用回路の上に形成されている。この実施態様では、第一及び第二のスィツチ回路の分布定数線路は積層体内のアース電極で挟まれた領域内に配置されているので、スィツチ回路と分波器及ぴローパスフィルタ回路との干渉が防止される。アース電極で挟まれた領域を積層体の下部に配置すると、アース電位は取り易い。アースとの間に接続されるコンデンサを構成する電極を、その上側のアース電極に対向させて形成する。

この実施態様では積層体の側面に各端子が形成されているので、面実装が可能である。側面の端子は、それぞれ ANT端子、 DCS1800の TX2端子、 GSM の TX1端子、 GSMの RX1端子、 DCS1800の RX2端子、カップリング端子、アース端子 GND、及ぴコントロール端子 VC1、 VC2である。積層体 100の各側面には、少なくとも 1つのアース端子が配置されている。

この実施態様の積層体 100の側面に形成された端子電極において、 ANT端子に対して積層体 100を実装面に垂直な面で 2分した反対側に、 DCSの TX2端子、 GSMの TX1端子、 GSMの RX1端子、 DCSの RX2端子をそれぞれ形成してヽる。

さらに TX端子群及ぴ RX端子群が形成されている ANT端子の反対側で、一端側に送信 TX端子群が形成され、他端側に受信 RX端子群が形成されている。またこの実施態様では、 ANT端子、 TX端子群、 RX端子群をアース端子で挟むように構成している。また VC1、 VC2もアース端子で挟む構成としている。この実施態様の積層体型高周波スィッチモジュールの各コントロール回路 VC1、 VC2の制御ロジックを表 1に示す。これにより GSM及ぴ DCS1800のモードを変更する。

モード VC1 VC2

GSM TX High Low

GSM RX Low Low

DCS TX Low High

DCS RX Low Low 図 10〜図 17に示すように、上記のように分波器、高周波スィツチ、方向性結合器を積層体に一体化することにより、従来必要であったィンピーダンスマツチング回路が不要となり、各通信モードで所望の周波数帯域で優れた挿入損失特性とアイソレーシヨン特性が得られるとともに、送信電力の検出機能を備えた小型かつ高性能の積層体型高周波スィッチモジュールが得られた。

(2)第二の実施態様

本実施態様は、トリプルパンド積層体型高周波スィツチモジュールに関する。図 18は本発明の積層体型高周波スィッチモジュールの回路ブロック図であり、図 19はその等価回路の一例を示す図である。

第一及び第二のフィルタ回路、及ぴ第一の送受信系（GSM) の第一のスイツチ回路 SW1は第一の実施態様と等価回路的に同じである。第二のスィツチ回路 SW2は、第二の送受信系（DCS1800)の受信回路 RX2と第三の送受信系（PCS) の受信回路 RX3とを切り替える一つのスィッチ回路 SW2-1、及ぴ DCSZPCS の送信回路 TX2 とスィッチ回路 SW2-1 とを切り換えるもう一つのスィッチ回路 SW2-2を有する。

DCSの受信回路 KX2と PCSの受信回路 RX3とを切り替えるスィツチ回路 SW2-1は、 2つのダイオード DP3、 DP4、及び 2つの分布定数線路 LP5、 LP6 を主構成素子とする。このスィッチ回路 SW2-1 の前段には、 DCS/PCS の送信回路 TX2 とスィッチ回路 SW2-1 とを切り換えるもう一つのスィッチ回路 SW2-2が配置されている。このスィツチ回路 SW2-2は、 2つのダイォード DP1、 DP2、及び 2つの分布定数線路 LP1、 LP2を主構成素子とする。

この実施態様の積層体型高周波スィツチモジュールの各コントロール回路 VC1、 VC2、 VC3の制御ロジックを表 2に示す。この制御ロジックにより、 GSM、 DCS及ぴ PCSの各モードを変更する。表 2

この実施態様においても、従来必要であったインピーダンスマッチング回路が不要であり、各通信モードで所望の周波数帯域で優れた揷入損失特性とアイソレーシヨン特性が得られるとともに、送信電力の検出機能を備えた小型かつ高性能の積層体型高周波スイツチモジュ一ルが得られる。 ' (3)第三の実施態様

本実施態様の積層体型高周波スィッチモジュールは、図 20に示すように、ァンテナの後段に高周波スィッチ（SPDTスィッチ） SWを有し、高周波スィッチ SWは 2つの送受信系の送信信号経路と受信信号経路とを切り換える。高周波スイッチ SWの後段に 2つの分波器があり、一方の分波器 DIP1は 2つの送信系 TX1， ΤΧ2 に接続していて、送信信号を合成するようになっている。ここで用語「送信信号を合成する」とは、複数の送信系 TXl, ΤΧ2のうち動作している 1つの送信系から送給された送信信号を通過させることを意味する。また他方の分波器 DIP2は 2つの受信系 RX1， RX2に接続していて、受信信号を分波するようになっている。この積層体型高周波スィッチモジュールはまた、送信回路 TXl, TX2から来る送信信号の電力検出手段（例えば方向性結合回路） PD を備えている。

この高周波スィッチは、図 21に示すように、 4つのトランジスタ FETを使用してスィツチ回路を構成する。送信時にはトランジスタ FET1、 FET4をオン状態とし、トランジスタ FET2、 FET3をオフ状態とし、受信時にはトランジスタ FET2、 FET3をオン状態とし、トランジスタ FET1、 FET をオフ状態として、送信回路と受信回路を切り換える。送信回路側及び受信回路側にはそれぞれ分波器 MP1、 DIP2が接続されている。送信回路側に配置される分波器 DIP1 の後段にはさらに方向性結合器が配置されている。前記積層体型高周波スィッチモジュールと同様に、分波器、複数の高周波スィッチ回路及び方向性結合回路を構成する分布定数線路、コンデンサ及びトランジスタは、複数の誘電体層を積層してなる積層体に一体化されている。

このため、従来必要であったインピーダンスマッチング回路が不要であり、各通信モードで所望の周波数帯域で優れた挿入損失特性とアイソレーション特性が得られるとともに、送信電力の検出機能を備えた小型かつ高性能の積層体型高周波スィツチモジュールが得られる。

Claims

請求の範囲

1. 複数の異なる送受信系の送信回路と受信回路を切り換える積層体型高周波スィッチモジュールであって、複数の送受信系の信号を分波する分波器と、前記分波器から来る受信信号の受信回路への信号経路と送信回路から来る送信信号の前記分波器への信号経路を切り換える複数の高周波スィツチ回路と、前記送信回路から来る送信信号の電力を検出する手段を有し、前記積層体は電極パターンを有する複数の誘電体層により構成されており、前記分波器、前記高周波スィッチ回路及ぴ前記電力検出手段は、前記積層体内の前記電極パターンにより構成されていることを特徵とする積層体型高周波スィッチモジュール。

2. 請求項 1に記載の積層体型高周波スィツチモジュールにおいて、前記高周波スィツチ回路はダイォードと第一の分布定数線路と第一のコンデンサとを主要素子とし、前記分波器は第二の分布定数線路と第二のコ。ンデンサとを主要素子とし、前記フィルタ回路は第三の分布定数線路と第三のコンデンサとを主要素子とし、前記第一〜第三の分布定線路及び前記第一〜第三のコンデンサの少なくとも一部は、前記積層体内の前記電極パターンにより構成されており、前記ダイォードは積層体の表面に実装されていることを特徴とする積層体型高周波スィツチモジユーノレ。

3. 複数の異なる送受信系の送信回路と受信回路を切り換える積層体型積層体型高周波スィツチモジュールであって、複数の送受信系の信号経路を切り換える高周波スィッチ回路と、前記高周波スィッチ回路の後段に、複数の送受信系の信号を分波する分波器と、複数の送受信系の信号を合成する分波器と、送信回路から来る送信信号の電力を検出する手段とを有し、前記積層体は電極パターンを有する複数の誘電体層により構成されており、前記分波器、前記高周波スィツチ回路及ぴ前記電力検出手段は、前記積層体内の前記電極パターンにより構成されていることを特徴とする積層体型高周波スィツチモジュール。

4. 請求項 3に記載の積層体型高周波スィツチモジュールにおいて、前記高周波スィツチ回路は電界効果型トランジスタを主要素子とし、前記電界効果型トランジスタは前記積層体の表面に実装されていることを特徴とする積層体型高周波スィツチモジュール。

5. 請求項 1〜4のいずれかに記載の積層体型高周波スィツチモジュールにおいて、前記電力検出手段は方向性結合回路又は容量結合回路であることを特徴とする積層体型高周波スィッチモジュール。

6. 請求項 1〜5のいずれかに記載の積層体型高周波スィツチモジュールにおいて、送信回路から来るァンテナへの送信信号の信号経路中にフィルタ回路を備えていることを特徴とする積層体型高周波スィツチモジュール。

7. 請求項 1〜6のいずれかに記載の積層体型高周波スィツチモジュールにおいて、前記方向性結合回路は第四の分布定数線路を主要素子とし、前記第四の分布定数線路の少なくとも一部は前記積層体内の前記電極パターンにより構成されていることを特徴とする積層体型高周波スィツチモジュール。

8. 請求項 Ίに記載の積層体型高周波スィツチモジュールにおいて、前記第四の分布定数線路は送信回路から来る送信信号の分波器への信号経路中に配置された主線路と、前記主線路と平行又は対向するように配置された副線路とにより構成されていることを特徴とする積層体型高周波スィッチモジュール。

9. 請求項 8に記載の積層体型高周波スィツチモジュールにおいて、前記主線路として前記フィルタ回路の第三の分布定数線路を用いることを特徴とする積層体型高周波スィツチモジュール。

10. 請求項 1〜6のいずれかに記載の積層体型高周波スィッチモジュールにおいて、前記容量結合回路は第五のコンデンサを主要素子とし、前記第五のコンデンサの少なくとも一部は前記積層体内の前記電極パターンにより構成されていることを特徴とする積層体型高周波スィツチモジュール。

11. 請求項 10 に記載の積層体型高周波スィッチモジュールにおいて、前記第五のコンデンサは送信回路から来る送信信号の分波器への信号経路と並列に配置されていることを特徴とする積層体型高周波スィッチモジュール。

12. 請求項 1〜： 11のいずれかに記載の積層体型高周波スィツチモジュールにおいて、高周波増幅器、可変利得増幅器、及び自動利得制御回路を具備し、それぞれ前記積層体に一体化されていることを特徴とする積層体型高周波スィツチモジユーノレ o

13. 請求項 12 に記載の積層体型高周波スィッチモジュールにおいて、前記自動利得制御回路により前記方向性結合回路又は容量結合回路による送信信号の電力検出結果と送信すべき電力とを比較し、比較結果に基づいて可変禾 0得増幅器の利得を増減させることを特徴とする積層体型高周波スィツチモジュール。

14. 請求項 13 に記載の積層体型高周波スィッチモジュールにおいて、前記自動利得制御回路は検波器及びエラー増幅器を備え、複数の送受信系で一つのェラー増幅器を共用することを特徴とする積層体型高周波スィッチモジュール。

15. 請求項 12〜： 14のいずれかに記載の積層体型高周波スィツチモジュールにおいて、前記高周波増幅器は、トランジスタを有する增幅回路と、前記増幅回路の入力側に接続された入力整合回路と、前記増幅回路の出力側に接続された出力整合回路とを具備し、前記入力整合回路及び前記出力整合回路はそれぞれコンデンサ及ぴインダクタを有し、前記増幅回路のトランジスタは前記積層体の表面に搭載されており、前記ィンダクタの少なくとも一部は分布定数線路として前記積層体内に形成されていることを特徴とする積層体型高周波スィツチモジュール。

16. 請求項 15 に記載の積層体型高周波スィッチモジュールにおいて、前記コンデンサの少なくとも一部は、前記積層体内で前記誘電体層を挟んで対抗するコンデンサ電極により形成されていることを特徴とする積層体型高周波スィッチモジュ^ノレ。

17. 請求項 15又は 16に記載の積層体型高周波スィツチモジュールにおいて、前記増幅回路のトランジスタは電解効果トランジスタであることを特徴とする積層体型高周波スィツチモジュール。