WO2002007321A1 - Appareil et procede de codage de signal numerique, appareil et procede de decodage de signal numerique, systeme d'emission de signal numerique - Google Patents

Appareil et procede de codage de signal numerique, appareil et procede de decodage de signal numerique, systeme d'emission de signal numerique Download PDF

Info

Publication number
WO2002007321A1
WO2002007321A1 PCT/JP2001/006305 JP0106305W WO0207321A1 WO 2002007321 A1 WO2002007321 A1 WO 2002007321A1 JP 0106305 W JP0106305 W JP 0106305W WO 0207321 A1 WO0207321 A1 WO 0207321A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
data
bit
phase
digital signal
Prior art date
Application number
PCT/JP2001/006305
Other languages
English (en)
French (fr)
Inventor
Masayoshi Noguchi
Gen Ichimura
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to DE60116497T priority Critical patent/DE60116497T2/de
Priority to US10/088,179 priority patent/US7113118B2/en
Priority to EP01951953A priority patent/EP1304809B1/en
Publication of WO2002007321A1 publication Critical patent/WO2002007321A1/ja

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/02Delta modulation, i.e. one-bit differential modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0078Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083Formatting with frames or packets; Protocol or part of protocol for error control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0061Error detection codes
    • H04L1/0063Single parity check

Definitions

  • the present invention relates to a digital signal encoding apparatus and method for encoding a delta-sigma modulated 1-bit signal
  • the present invention relates to a digital signal decoding device and method for decoding an encoded signal encoded by a digital signal encoding device and method, and a digital signal transmission system.
  • ⁇ 2 modulated high-speed 1-bit audio signal is a data format used in conventional digital audio, for example, a data format with a sampling frequency of 44.I kHz and a data word length of 16 bits.
  • the transmission frequency is much higher and the data word length is shorter, for example, the sampling frequency is 64 times the frequency of 44.1 kHz and the data word length is 1 bit. It features a possible frequency band. Further, even with a 1-bit signal due to the ⁇ modulation, a high dynamic range can be secured in an audio band that is low with respect to an oversampling frequency of 64 times. Utilizing this feature, it can be applied to high-quality sound recorders and data transmission.
  • the ⁇ modulation circuit itself is not a particularly new technology, and its circuit configuration is suitable for IC integration, and the accuracy of AD conversion can be obtained relatively easily. Circuit.
  • the ⁇ modulated signal can be converted back to an analog audio signal by passing it through a simple analog mouth-to-pass filter.
  • the present invention has been proposed in view of the above-mentioned circumstances, and suppresses a transmission rate when transmitting a modulated 1-bit digital signal and information data together.
  • a digital signal encoding apparatus and method, and a digital signal decoding apparatus and method, and a digital signal decoding system and a digital signal transmission system that enable high-quality digital signal transmission by suppressing an audio signal band component of a transmission signal while maintaining It is intended to be provided.
  • a digital signal encoding apparatus is a digital signal encoding apparatus that modulates one-bit signals of a plurality of n (n ⁇ 2) channels obtained by delta-sigma ( ⁇ ⁇ ) modulation, wherein the digital signal encoding apparatus is an original signal component.
  • Phase modulation means for applying a phase modulation process to the 1-bit signal to add anti-phase component data, and a modulation output to which the phase modulation process is applied by the phase modulation device and to which the anti-phase component data is added, for n channels,
  • the related information data of the 1-bit signal which is the original signal component, is Information data adding means for adding to the original signal component.
  • the present invention attenuates signal components in the same transmission capacity as in phase modulation and in the audio band by arranging the order of the anti-phase signal components due to modulation in a 1-bit signal subjected to phase modulation. It is possible to embed information data as it is.
  • This digital signal encoding apparatus provides, in addition to the addition of related information data, an area consisting of a plurality of samples at regular intervals on the modulation output subjected to the phase modulation processing by the phase modulation means.
  • a phase modulating means and a synchronizing signal adding means for adding an independent synchronizing pattern which cannot be present in the information data adding means by converting the negative phase component data according to a 1-bit signal which is an original signal component are provided.
  • a synchronization pattern a pattern that cannot be present in the rearranged one-bit signal is realized by changing only the reverse phase signal component by the phase modulation, and is periodically arranged. Therefore, in the digital signal decoding device described later, since the self-extraction of the synchronization signal becomes possible, the original signal and the information signal can be decoded from the modulated signal.
  • the digital signal encoding method is a digital signal encoding method for modulating a 1-bit signal of a plurality of n (n ⁇ 2) channels obtained by Dell Sigma (S) modulation.
  • the order of the related information of the 1-bit signal, which is the original signal component by rearranging the reversed-phase component data in units of m (n ⁇ m ⁇ 2) channels in the n-channel.
  • the modulation output In addition to the addition of related information data to the modulation output that has been subjected to the phase modulation process in the information data addition process for the component and the phase modulation process, it consists of multiple samples at regular intervals.
  • an independent synchronization signal that cannot exist in the phase modulation process and the information data addition process is provided.
  • the difference between the number of “1” and “0” data in one bit data caused by the addition of the synchronization pattern in the synchronization signal addition step of adding In a certain region of, the inverse phase component in the same region is manipulated to make it zero, and within one cycle And a correction process for making the number of data of “1” and “0” the same.
  • the digital signal decoding apparatus performs a phase modulation process on a 1-bit signal of a plurality of n (n ⁇ 2) channels obtained by delta-sigma ( ⁇ ⁇ ) modulation, and adds a negative-phase component Generates a signal and rearranges the reversed-phase component data in units of multiple m (n ⁇ m ⁇ 2) channels in n channels of the modulated signal, and related information on the 1-bit signal that is the original signal component
  • a digital signal decoding device that decodes the 1-bit data sequence transmitted from the digital signal encoding device that outputs the data as a 1-bit data sequence in addition to the original signal component.
  • the 1-bit data string transmitted from the encoding device is provided with an area consisting of a plurality of samples at regular intervals apart from the addition of related information data and the like.
  • an independent synchronization pattern that cannot exist in the phase modulation processing and the information data addition processing is added, and synchronization is detected by detecting this synchronization pattern.
  • Based on the synchronization signal detection means for self-extracting the signal and the synchronization signal detected by the synchronization signal detection means determine the embedding position of the anti-phase component data in the 1-bit data sequence transmitted from the digital signal encoding device.
  • the information signal detecting means for detecting the related information data, and the synchronization signal detected by the synchronization signal detecting means.
  • Signal data detecting means for judging components and detecting signal data every 2 * ⁇ samples from the head data of each channel;
  • the digital signal decoding method performs a phase modulation process on a 1-bit signal of a plurality of ⁇ ( ⁇ 2) channels obtained by Delaware sigma ( ⁇ ) Generates a signal and rearranges the reversed-phase component data in units of multiple m (n ⁇ m ⁇ 2) channels in the ⁇ channel of the modulated signal to obtain information related to the original 1-bit signal component.
  • a digital signal decoding method for decoding a 1-bit data sequence transmitted from a digital signal encoding device which outputs data as a 1-bit data sequence by adding to an original signal component.
  • an area consisting of a plurality of samples is provided at regular intervals apart from the addition of related information data.
  • phase component data By converting the phase component data according to the 1-bit signal that is the original signal component, an independent synchronization pattern that cannot exist in the phase modulation process and the process of adding the information data is added.
  • a synchronization signal detection step of self-extracting the synchronization signal by detecting the signal; and a negative-phase component data in a 1-bit data string transmitted from the digital signal encoder based on the synchronization signal detected in the synchronization signal detection step.
  • An information data detecting step of determining the embedding position of the data and detecting the related information data, and, based on the synchronization signal detected in the synchronization signal detecting step, in the 1-bit data sequence transmitted from the digital signal encoding device. Judgment of the original signal component and detection of signal data every 2 * n samples from the first data of each channel. And a degree.
  • the digital signal transmission device performs a phase modulation process on a 1-bit signal of a plurality of n (n ⁇ 2) channels obtained by Delaware sigma ( ⁇ ⁇ ) modulation, and generates a modulated signal to which antiphase component data is added. Generates and rearranges the negative-phase component data in units of multiple m (n ⁇ m ⁇ 2) channels in n channels of the modulated signal to obtain related information data of the 1-bit signal as the original signal component , A digital signal encoding device that outputs a 1-bit data sequence in addition to the original signal component, a phase modulation process and an information data included in the 1-bit data sequence transmitted from the digital signal encoding device.
  • the synchronization signal is self-extracted by detecting an independent synchronization pattern that cannot be present in the additional processing in the evening, and based on the synchronization signal, the digital signal encoding device
  • the position of embedding of the inverse phase component data in the transmitted 1-bit data sequence is determined, the related information data is detected and decoded, and the original signal component in the 1-bit data sequence is decoded based on the synchronization signal.
  • a digital signal decoding device that judges and decodes the signal every 2 ⁇ n samples from the head data of each channel and decodes it.
  • FIG. 1 is a block diagram showing a configuration of a digital I / O encoder device to which a digital signal encoding device according to the present invention is applied.
  • FIG. 2 is a diagram showing a frame configuration of serial transmission data output by the digital I / B code device shown in FIG.
  • FIG. 3 is a diagram showing an example of the SYNC pattern having the frame configuration shown in FIG.
  • FIG. 4 is a diagram schematically illustrating a correction process in the SYNC correction region having the frame configuration illustrated in FIG.
  • FIG. 5 is a flowchart of a correction process in the SYNC correction region having the frame configuration shown in FIG.
  • FIG. 6 is a diagram showing a process in the information data embedding region having the frame configuration shown in FIG.
  • FIG. 7 is a flowchart of the information data embedding process shown in FIG.
  • FIG. 8 is a block diagram showing a configuration of a digital I / O decoding device to which the digital signal decoding device according to the present invention is applied.
  • FIG. 9 is a flowchart showing a process of detecting information data performed by the digital I / O decoding device shown in FIG.
  • FIG. 10 is a modulation spectrum characteristic diagram of serial transmission data according to the present invention.
  • BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the drawings.
  • the digital signal encoding device shown here is a digital I / O encoding device 1 shown in FIG. 1 for encoding a two-channel, one-bit audio signal of L and R obtained by ⁇ modulation.
  • the digital I / 0 encoder 1 includes a phase modulator 7 for performing a phase modulation process on a 1-bit audio signal, and, out of the phase output of the phase modulator 7, the anti-phase component data in units of two channels.
  • An information data adding unit 11 for rearranging and adding related information data of the 1-bit audio signal.
  • the digital I / O encoder 1 is a 1-bit digital A scrambler L4 that scrambles the L channel audio signal data At, a scrambler R5 that scrambles the R channel audio signal data A supplied from the input terminal 3, and a scrambler output of the scrambler L4 And a channel combiner 6 for combining the scramble output of the scrambler R5.
  • the phase modulator 7 subjects the combined output of the channel combiner 6 to phase modulation.
  • the digital I / O encoder device 1 includes a SYNC signal addition & correction processing unit 8 between the phase modulator 7 and the information data addition processing unit 11.
  • the SYNC signal addition & correction processing unit 8 receives the SYNC timing signal generated by the SYNC timing generator 9 and embeds a SYNC signal in the modulation output of the phase modulator 7 to generate a synchronization pattern. Generate and correct the synchronization pattern.
  • the digital I / O encoding device 1 scrambles the audio signal, and then adds related information data related to the audio signal, so that the 1-bit L-channel audio signal data At, And 1-bit R-channel audio signal data are scrambled by a scrambler L 4 and a scrambler R 5, and then a 1-bit stereo audio signal of L and R alternates by a channel synthesizer 6 and a phase modulator 7.
  • the data is converted to data, and the data is converted to a phase-modulated signal having an anti-phase component for each data.
  • the related information data is information data on properties of the audio signal and the like.
  • auxiliary data of an audio signal and copyright protection information 0 and 1 representing the related information data are represented by rearranging the above-described inverse phase component data.
  • FIG. 2 shows not only the phase modulated signal obtained through the channel synthesizer 6 and the phase modulator 7 but also the 1-bit data output from the digital I / 0 encoding device 1—sequence, ie, serial data.
  • 3 shows a configuration of a transmission frame. The case of two channels is shown. The 1-bit L channel data LI, L 2, L 3... And the 1-bit R channel data R 1, R 2, R 3... Are converted by the scrambler L 4 and the scrambler 5. After being scrambled, the channel combiner 6 forms a 1-bit stereo data—an evening train, which is alternately rearranged into L1, R1, L2, R2. Then, the phase modulator 7 applies a phase modulation to this data overnight.
  • the four data “L 1, XL 1, R l, XR 1” are set as one stereo sample unit, and 64 stereo samples are set as one frame.
  • One frame is composed of a phase modulation area (1 stereo sample), a SYNC pattern area (2 stereo samples), a SYNC correction area (13 stereo samples), and an information data embedding area (48 stereo samples).
  • the negative-phase component data in the region is further converted.
  • the SYNC signal addition & correction processing section 8 receives the SYNC timing signal generated by the SYNC timing generator 9 and embeds a SYNC pattern described later for each frame period. .
  • FIG. 3 is an example specifically showing a phase modulation area and a SYNC pattern area in the frame shown in FIG.
  • the first sample is a signal in which the normal phase modulation is maintained, and the anti-phase components XL ⁇ and XR 0 are determined by the audio signal data L O and R 0.
  • the S YNC pattern area is a data sample in units of two samples, and as shown in the figure, 16 combinations of four data L 1, R 1, L 2, and R 2 in the audio signal component data It is converted into one of sixteen SYNC patterns.
  • These 16 types of SYNC pattern data are independent synchronization patterns that cannot exist as the phase modulation output and the related information data. By detecting this synchronization pattern, the digital signal decoding apparatus described later can detect the head of the frame shown in FIG.
  • the SYNC signal addition & correction processing unit 8 performs a SYNC correction process described later for the SYNC pattern.
  • FIG. 4 is an example specifically showing the processing of the SYNC correction region in the frame shown in FIG. In the 16 NC patterns shown in Fig. 3 above, the number of 1's and 0's in each of the eight patterns is not equal. Assuming that the increase / decrease number of “1” is ((number of “1”) one (number of “0”)) / 2, the increase / decrease number of “1” in the SYNC pattern is +2 to ⁇ 2. In the SYNC correction area, the number of 1s and 0s in the combined area of the SYNC pattern area and the SYNC correction area (total of 60 data) is equal. This is an area for correction so as to make it easier.
  • step S1 The algorithm of the SYNC correction process performed by the SYNC signal addition & correction processing unit 8 is shown in the flowchart of FIG.
  • step S2 two data cards s [l, 0] or [0, 1] are sequentially provided from the top of the SYNC pattern. Is determined. If it is determined in step S2 that the above two data are [1, 0] or [0, 1] (YE S), the process proceeds to step S3, where the correction processing is performed in the S YNC correction area. .
  • the signal data is [0]
  • the phase modulation data is [0, 1].
  • step S4 By converting this data into [0, 0], the increase / decrease number of “1” is reduced by 1, One correction process is performed. Then, the process shifts to the next two data in step S4, and returns to step S1. If it is determined in step S2 that the above-mentioned 2 days is not [1, 0] or [0, 1] (NO), the process proceeds to step S4.
  • step S 1 If it is determined in step S 1 that the subtraction number of “1” is 1, the process proceeds to step S 5, and the first two SYNC patterns are [1, 0] or [0, 1] in order from the top of the SYNC pattern. Judge. If it is determined in step S2 that the above two data are [1, 0] or [0, 1] (YE S), the process proceeds to step S6, where + correction processing is performed in the SYNC correction area. When the signal demodulation is [1], the phase modulation data is [1, 0]. By converting this data to [1, 1], the increase / decrease of “1” is + 1 and + correction process. Then, in step S4, the process shifts to the next two data, and returns to step S1. If it is determined in step S5 that the above two data is not [1, 0] or [0, 1] (NO), the flow proceeds to step S4.
  • the information data addition processing section 11 distributes the information data I supplied from the input terminal 10 for each SYNC evening signal generated by the SYNC signaling generator 9 and embeds the information data. Embed in the area and generate serial transmission data DT.
  • the information data embedding process by the information data addition processing unit 11 will be described with reference to FIGS.
  • Figure 6 shows the information data embedded in the frame shown in Figure 2 above.
  • FIG. 7 is a specific example specifically showing the processing of the limited area, and FIG. 7 is a flowchart of the processing.
  • step S 11 in FIG. 7 four types of patterns based on a combination of two audio signal component data L and R in one stereo sample (two phase modulation units) are obtained.
  • step S11 the process shifts to the next 4 data.
  • [L, R] [0, 1] or [1, 0] in step S11
  • the process proceeds to step S13, where the related information data is set to “0” or “1”.
  • the related information is “1”
  • [L, XR, R, XL] [0, 1, 1, 1, 0]
  • This embodiment decodes serial transmission data DT output from the digital I / O encoding device 1 shown in FIG. 1 and transmitted via the transmission path 12 as shown in FIG. / O decoding device 20.
  • the digital I / O decoding device 20 has a SYNC signal detector 22 for self-extracting a synchronization signal from the serial transmission data DT input via the input terminal 21 and a SYNC signal detector 22 for self-extraction.
  • An information data detector 23 for detecting the related information data from the serial transmission data DT based on the extracted synchronization signal;
  • a signal data detector 24 for detecting audio signal data from the serial transmission data D ⁇ based on the synchronization signal.
  • the digital I / O decoding device 20 includes: an error detector 25 for detecting whether or not the number of 1s and 0s in one frame of the serial transmission data D is equal to each other, and detecting an error during transmission; A mask circuit 26 for preventing erroneous detection of the SYNC signal by the signal detector 22 and scrambling applied to the L channel audio signal in the audio signal data detected by the signal data detector 24 A descrambler L28 to unscramble, a descrambler R29 to descramble the scramble applied to the audio signal of the R channel of the audio signal data, an error processor L30, and an error processor R3 And 1.
  • the serial transmission data DT passing through the transmission path 12 is transmitted to the SYNC signal detector 22, the information data detector 23, the signal data detector 24, and the error detector 2 Supplied to 5.
  • the SYNC signal detector 22 detects the SYNC pattern shown in FIG. 3 from the serial transmission data DT and generates a SYNC signal for specifying a frame cycle. After the detection of the SYNC signal, the section of the SYNC correction area is masked by the mask circuit 26 'to prevent erroneous detection of the SYNC signal.
  • the information data detector 23 receives the SYNC signal from the SYNC signal detector 22 and performs the processing shown in FIG. 9 to be described later from the beginning of the information data embedding area of the serial transmission data DT to the end of the frame. Detects information data and outputs it as output information I from output terminal 27 at a time.
  • FIG. 9 is a flowchart for detecting the information data I embedded in the digital signal encoding device 1 by the information data detector 23. First, it reads every four data (one stereo sample) from the top of the information data embedding area. Then, in step S21, it is determined whether or not the frame is at the end. If it is not the end (NO), the process proceeds to step S22, and the process branches according to the read four data. Here, if the four data read out is [0, 0, 1, 1, 1] or [1, 1, 0, 0,], the process proceeds to step S23, and the related information data is read out. Judge as "1".
  • step S22 the four data read out above is [0, 1, 1, 0,] or [1, [0, 0, 1], the process proceeds to step S24, and it is determined that the related information data is "0". Further, if the four data read out in step S22 is [0, 1, 0, 1] or [1, 0, 1, 0], the process proceeds to step S25, and it is determined that there is no information data.
  • step S23, S24, or S25 proceed to step S26 to read out the next four data, return to step S21, and continue until the frame end is detected. Is repeated.
  • the signal data detector 24 determines the frame of the frame determined from the SYNC signal detected by the SYNC signal detector 22 from the serial transmission data DT . By simply extracting the signal every other data from the beginning, it is possible to detect the entire audio signal.
  • the detected audio signal data is separated into L channel and R channel by alternately allocating every other data, and scrambled by descrambler L28 and descrambler R29 respectively.
  • the signal is output and output from the output terminals 33 and 34 as 1-bit L-channel audio signal data At and 1-bit R-channel audio signal data A through the error processor L30 and the error processor R31. You.
  • the error detector 25 receives the SYNC signal from the SYNC signal detector 22, detects whether the number of 1s and 0s in one frame of the serial transmission data DT is equal or not, and is not equal.
  • the error processor L 3 ⁇ and the error processor R 31 are controlled as error data in which an error has occurred during transmission on the transmission line 12, and the audio signal data is subjected to a mu-process. Further, continuous detection of the same data is performed, and if continuous data of 7 or more is detected, mute processing is similarly performed as error data due to disconnection of the transmission line 12 or the like.
  • Fig. 10 shows an example of the spectrum of modulated serial transmission data, where A in the figure is random scrambled, and B in the figure is an example of modulation using this modulation method.
  • a digital signal transmission system can be constituted by the digital I / O encoder 1 shown in FIG. 1 and the digital I / O decoder 20 shown in FIG. INDUSTRIAL APPLICABILITY According to the present invention, by embedding and transmitting information data by rearranging the order of reverse-phase signals by phase modulation, the data bandwidth within the audio band of the transmitted signal can be doubled. It realizes high-quality serial transmission that can transmit additional information data while attenuating components.
  • the original signal data can be decoded by sequential simple processing because the original signal data exists continuously for each fixed sample. It is possible to eliminate the impact on
  • the information data Since the information data is randomized and embedded, it has no spectrum specific to the information signal.

Description

明細 : ディジタル信号符号化装置及び方法、 ディジタル信号復号装置及び方法、 並び にディジタル信号伝送システム 技術分野 本発明は、 デルタシグマ変調された 1 ビッ ト信号を符号化するディジタル信号 符号化装置及び方法、 ディジ夕ル信号符号化装置及び方法によつて符号化された 符号化信号を復号するディジタル信号復号装置及び方法、 並びにディジタル信号 伝送システムに関する。
-冃景技術
△ 2変調された高速 1 ビッ ト ' オーディオ信号は、 従来のデジタルオーディオ に使われてきたデータのフォーマヅ ト、 例えばサンプリング周波数 4 4 . I k H z、 データ語長 1 6ビヅ トのデータフォーマッ トに比べて、 非常に高いサンプリ ング周波数と短いデータ語長、 例えば、 サンプリング周波数が 4 4 . 1 k H zの 6 4倍でデータ語長が 1 ビッ トといった形をしており、 広い伝送可能周波数帯域 を特長にしている。 また、 △∑変調により 1 ビヅ ト信号であっても、 6 4倍とい うオーバーサンプリング周波数に対して低域であるオーディオ帯域において、 高 いダイナミ ヅクレンジをも確保できる。 この特徴を生かして高音質のレコーダ一 やデータ伝送に応用することができる。
△∑変調回路自体はとりわけ新しい技術ではなく、 回路構成が IC化に適してい て、 また比較的簡単に AD変換の精度を得ることができることから従来から ADコン バー夕の内部などではよく用いられている回路である。
Δ∑変調された信号は、 簡単なアナログ口一パスフィル夕一を通すことによつ て、 アナログオーディオ信号に戻すことができる。
この Δ∑変調された 1 ビッ トオーディオ信号を伝送する場合、 伝送路並びに伝 送回路による幅射ノィズが発生し、 アナ口グオーディォ部に混入して悪影響を与 える。 この問題を解決するために、 本件出願人は、 特開平 9— 1 8 6 7 2 8号公 報 「信号伝送装置及び方法」 にて、 伝送信号とその逆相信号を 2倍のレートで交 互に伝送する位相変調方式を閧示した。 この方式により、 データレートに対して 十分低域であるアナログオーディオ成分は逆相信号でキャンセルされて、 そのレ ベルが十分抑圧される。
この∑△変調された 1ビツトオーディオ信号を伝送する場合、 オリジナル信号 成分である音楽信号に加えて、 データの性質等の情報データも合わせて伝送可能 な伝送方式が望まれる。
音楽信号成分と情報データを合わせて伝送する場合、 その伝送レートは、 その 処理の容易さから、 音楽信号成分の整数倍が望まれるため、 データ量は最低でも 2倍となり、 位相変調によるデータ増加分と合わせて、 4倍の伝送レートが必要 となるという問題がある。 発明の鬨示 本発明は、 上述したような実情に鑑みて提案されるものであり、 △∑変調され た 1ビッ トディジタル信号、 並びに情報データを合わせて伝送するとき、 伝送レ —トを抑えたまま伝送信号のオーディオ信号帯域成分を抑制して高品質なデイジ タル信号伝送を可能とするディジタル信号符号化装置及び方法、 並びにディジ夕 ル信号復号装置及び方法、 並びにディジ夕ル信号伝送システムの提供を目的とす る。
本発明に係るディジタル信号符号化装置は、 デルタシグマ (△∑) 変調により 得た複数 n ( n≥ 2 ) チャンネルの 1 ビヅ ト信号を変調するディジタル信号符号 化装置において、 オリジナル信号成分である 1ビット信号に位相変調処理を施し て逆相成分データを付加する位相変調手段と、 この位相変調手段により位相変調 処理が施され、 逆相成分データが付加された変調出力のうち、 nチャンネル内の 複数 m ( n≥m≥ 2 ) チャンネルの単位で、 上記逆相成分デ一夕を並び替えるこ とによって上記オリジナル信号成分である 1 ビッ ト信号の関連情報デ一夕を、 上 記オリジナル信号成分に付加する情報データ付加手段とを備える。
本発明は、 位相変調を行った 1ビット信号の、 変調による逆相信号成分の順序 を並び変えて配置することにより、 位相変調と同一の伝送容量、 かつォ一ディォ 帯域の信号成分を減衰させたまま情報データを埋め込むことを可能とした。
このディジ夕ル信号符号化装置は、 位相変調手段により位相変調処理が施され た変調出力に、 関連情報データの付加とは別に一定周期毎に複数サンプルからな る領域を設け、 同領域内の逆相成分データをオリジナル信号成分である 1ビッ ト 信号に応じて変換することにより、 位相変調手段並びに上記情報データ付加手段 では存在しえない独立した同期パターンを付加する同期信号付加手段を備える。 このため、 同期パターンとして、 並び変えを行った 1 ビヅ ト信号には存在しえ ないパターンを位相変調による逆相信号成分だけを変えることにより実現し、 周 期的に配置した。 したがって、 後述するディジタル信号復号装置では、 同期信号 の自己抽出が可能となるため、 上記変調信号からオリジナル信号及び情報デ一夕 を復号することが可能となる。
また、 本発明に係るディジタル信号符号化方法は、 デル夕シグマ (厶 S ) 変調 により得た複数 n ( n≥ 2 ) チャンネルの 1 ビヅ ト信号を変調するディジタル信 号符号化方法において、 オリジナル信号成分である 1ビツト信号に位相変調処理 を施して逆相成分データを付加する位相変調工程と、 位相変調工程により位相変 調処理が施され、 逆相成分データが付加された変調出力のうち、 nチャンネル内 の複数 m ( n≥m≥ 2 ) チャンネルの単位で、 逆相成分データを並び替えること によって上記オリジナル信号成分である 1 ビヅ ト信号の関連情報デ一夕を、 オリ ジナル信号成分に付加する情報デ一夕付加工程と、 位相変調工程により位相変調 処理が施された変調出力に、 関連情報データの付加とは別に一定周期毎に複数サ ンプルからなる領域を設け、 同領域内の逆相成分デ一夕をオリジナル信号成分で ある 1ビット信号に応じて変換することにより、 位相変調工程並びに情報データ 付加工程では存在しえない独立した同期パ夕一ンを付加する同期信号付加工程と、 上記同期信号付加工程によって同期パ夕一ンが付加されたことによって生じる 1 ビヅトデ一夕の 「 1」 と 「0」 のデータ数の差分を、 1周期内の一定領域におい て、 同領域内の逆相成分デ一夕を操作することにより零にし、 1周期内での 「 1」 と 「0」 のデータ数を同数にする補正処理工程とを備える。
本発明に係るディジタル信号復号装置は、 デルタシグマ (△∑) 変調により得 た複数 n ( n≥ 2 ) チャンネルの 1ビッ ト信号に位相変調処理を施し、 逆相成分 デ一夕を付加した変調信号を生成し、 その変調信号のうちの nチャンネル内の複 数 m ( n≥m≥ 2 ) チャンネルの単位で、 逆相成分データを並び替えてオリジナ ル信号成分である 1ビット信号の関連情報データとし、 オリジナル信号成分に付 加して 1ビットデ一夕列として出力するディジタル信号符号化装置から伝送され てきたその 1ビットデータ列を復号するディジタル信号復号装置であって、 ディ ジ夕ル信号符号化装置から伝送されてきた 1ビットデ一タ列には、 関連情報デー 夕の付加どは別に一定周期毎に複数サンプルからなる領域を設け、 同領域内の逆 相成分データをオリジナル信号成分である 1ビット信号に応じて変換することに より、 位相変調処理並びに情報データの付加処理では存在しえない独立した同期 パターンが付加されており、 この同期パターンを検出することによって同期信号 を自己抽出する同期信号検出手段と、 同期信号検出手段で検出された同期信号に 基づいて、 ディジタル信号符号化装置から伝送された 1ビットデ一夕列中の逆相 成分データの埋め込み位置を判断し、 関連情報デ一夕を検出する情報データ検出 手段と、 同期信号検出手段で検出された同期信号に基づいて.、 ディジタル信号符 号化装置から伝送された上記 1 ビットデータ列中のオリジナル信号成分を判断し、 各チャンネルの先頭データより 2 * ηサンプル毎に信号データを検出する信号デ —タ検出手段とを備える。
本発明に係るディジタル信号復号方法は、 デル夕シグ (Δ Σ ) マ変調により得 た複数 η ( η≥ 2 ) チャンネルの 1 ビッ ト信号に位相変調処理を施し、 逆相成分 データを付加した変調信号を生成し、 その変調信号のうちの ηチャンネル内の複 数 m ( n≥m≥ 2 ) チャンネルの単位で、 逆相成分データを並び替えてオリジナ ル信号成分である 1ビット信号の関連情報データとし、 オリジナル信号成分に付 加して 1ビットデ一夕列として出力するディジタル信号符号化装置から伝送され てきたその 1 ビツトデ一夕列を復号するディジタル信号復号方法であって、 ディ ジ夕ル信号符号化装置から伝送されてきた 1ビットデータ列には、 関連情報デ一 夕の付加とは別に一定周期毎に複数サンプルからなる領域を設け、 同領域内の逆 相成分データをオリジナル信号成分である 1ビット信号に応じて変換することに より、 位相変調処理並びに上記情報データの付加処理では存在しえない独立した 同期パターンが付加されており、 この同期パターンを検出することによって同期 信号を自己抽出する同期信号検出工程と、 同期信号検出工程で検出された同期信 号に基づいて、 ディジタル信号符号化装置から伝送された 1ビツ トデータ列中の 逆相成分データの埋め込み位置を判断し、 関連情報データを検出する情報データ 検出工程と、 同期信号検出工程で検出された同期信号に基づいて、 ディジタル信 号符号化装置から伝送された 1ビットデ一夕列中のオリジナル信号成分を判断し、 各チャンネルの先頭デー夕より 2 * nサンプル毎に信号データを検出する信号デ —夕検出工程とを備える。
本発明に係るディジタル信号伝送装置は、 デル夕シグマ (△∑) 変調により得 た複数 n ( n≥ 2 ) チャンネルの 1ビット信号に位相変調処理を施し、 逆相成分 データを付加した変調信号を生成し、 その変調信号のうちの nチャンネル内の複 数 m ( n≥m≥ 2 ) チャンネルの単位で、 逆相成分データを並び替えてオリジナ ル信号成分である 1ビット信号の関連情報データとし、 オリジナル信号成分に付 加して 1ビットデ一夕列として出力するディジタル信号符号化装置と、 ディジ夕 ル信号符号化装置から伝送されてきた 1ビットデ一夕列に含まれる位相変調処理 並びに情報デ一夕の付加処理では存在しえない独立した同期パターンを検出する ことによって同期信号を自己抽出し、 この同期信号に基づいて、 上記ディジタル 信号符号化装置から伝送された 1ビットデータ列中の逆相成分デ一夕の埋め込み 位置を判断して関連情報デ一タを検出して復号し、 同期信号に基づいて上記 1ビ ットデータ列中のオリジナル信号成分を判断し、 各チャンネルの先頭データより 2氺 nサンプル毎に信号デ一夕を検出して復号するディジタル信号復号装置とを 備兄る。
本発明の更に他の目的、 本発明によって得られる具体的な利点は、 以下に説明 される実施例の説明から一層明らかにされるであろう。 図面の簡単な説明 図 1は、 本発明に係るディジ夕ル信号符号化装置が適用されたディジタル I / 0ェンコ一ド装置の構成を示すプロック図である。
図 2は、 図 1に示すディジタル I /〇ェンコ一ド装置が出力するシリアル伝送 データのフレ一ム構成を示す図である。
図 3は、 図 2に示したフレーム構成の S Y N Cパタンの一例を示す図である。 図 4は、 図 2に示したフレーム構成の S Y N C補正領域での補正処理の概略を 示す図である。
図 5は、 図 2に示したフレーム構成の S Y N C補正領域での補正処理のフロー チャートである。
図 6は、 図 2に示したフレーム構成の情報データ埋め込み領域での処理を示し た図である。
図 7は、 図 6に示した情報データ埋め込み処理のフローチヤ一トである。
図 8は、 本発明に係るディジタル信号復号装置を適用したディジタル I / 0デ コード装置の構成を示すブロック図である。
図 9は、 図 8に示すディジタル I / 0デコード装置が行う情報データの検出処 理を示すフローチャートである。
図 1 0は、 本発明によるシリアル伝送データの変調スぺクトラム特性図である 発明を実施するための最良の形態 以下、 本発明の実施の形態を図面を参照して説明する。 先ず、 ディジタル信号 符号化装置及び方法について説明する。 ここに示すディジタル信号符号化装置は、 △∑変調により得た L , Rの 2チャンネルの 1 ビヅ トオーディオ信号を符号化す る、 図 1に構成を示すディジタル I / 0エンコード装置 1である。
■ このディジタル I / 0エンコード装置 1は、 1 ビヅ トオーディオ信号に位相変 調処理を施す位相変調器 7と、 位相変調器 7の位相出力のうち、 2チャンネルの 単位で逆相成分データを並び替えて、 1ビットオーディオ信号の関連情報データ を付加する情報データ付加部 1 1とを備える。
ディジタル I / Oエンコード装置 1は、 入力端子 2から供給される 1 ビッ トの Lチャンネルオーディオ信号デ一夕 Atにスクランブルをかけるスクランブラ L 4 と、 入力端子 3から供給される Rチャンネルオーディオ信号データ A ,にスクラン ブルをかけるスクランブラ R 5と、 スクランブラ L 4のスクランブル出力とスク ランブラ R 5のスクランブル出力とを合成するチャンネル合成器 6を備える。 こ のチャンネル合成器 6の合成出力に対して位相変調器 7が位相変調処理を施す。 ディジタル I/Oェンコ一ド装置 1は、 位相変調器 7と情報データ付加処理部 1 1との間に、 S YNC信号付加 &補正処理部 8を備える。 この SYNC信号付 加&補正処理部 8は、 SYNCタイ ミング生成器 9で生成された SYNCタイ ミ ング信号を受けて、 位相変調器 7の変調出力に S YN C信号を埋め込んで同期パ ターンを生成すると共に、 同期パターンを補正処理する。
ディジタル I/Oェンコ一ド装置 1は、 オーディオ信号にスクランブルをかけ てから、 オーディオ信号に関連した関連情報データを付加するため、 入力端子 2 から供給される 1ビッ ト Lチャンネルオーディオ信号データ At、 及び 1ビヅ ト R チャンネルオーディオ信号データ に、 スクランブラ L 4、 及びスクランブラ R 5によってスクランブルをかけ、 その後チャンネル合成器 6及び位相変調器 7に よって L, R交互の 1ビッ トステレオオーディオ信号データに変換し、 1データ ごとに逆相成分を持つ位相変調信号に変換する。
ここで、 関連情報データは、 オーディオ信号の性質などに関する情報データで ある。 例えば、 オーディオ信号の補助データや、 著作権保護情報等である。 この 関連情報データを表す 0、 1を本発明では、 上記逆相成分データを並び替えるこ とによって表現する。
図 2には、 チャンネル合成器 6及び位相変調器 7を介して得られる位相変調信 号デ一夕の他、 ディジタル I /0エンコード装置 1により出力される 1ビヅ トデ —夕列、 すなわちシリアル伝送デ一夕フレームの構成を示す。 2チャンネルの場 合について示している。 1ビッ ト Lチャンネルデータ L I , L 2 , L 3. . . . 及び 1ビヅ ト Rチャンネルデ一夕 R 1, R 2 , R 3. · . . は、 スクランブラ L 4及びスクランブラ 5によってスクランブルされた後、 チャンネル合成器 6にて L l, R 1 , L 2 , R 2. . . . と、 交互に組み替えられた 1ビヅ トステレオデ —夕列となる。 そして、 このデ一夕に位相変調器 7で位相変調をかけることによ り、 L I , X L 1 , R 1 , XR 1, L 2 , X L 2 , R 2 , XR 2 , L 3. . . . と、 1デ一タごとに逆相信号がくる。 これは、 各チャンネルデータに位相変調を かけたものを、 1位相変調単位ごとに交互に組み替えたものと、 等価である。 こ の 4つのデータ 「L 1 , X L 1 , R l , XR 1」 を 1ステレオサンプル単位とし、 64ステレオサンプルを 1フレームとする。 1フレームは、 位相変調領域 ( 1ス テレオサンプル) 、 SYNCパタン領域 (2ステレオサンプル) 、 SYNC補正 領域 ( 13ステレオサンプル)、 情報データ埋め込み領域 (48ステレオサンプ ル) より構成され、 位相変調領域以外の領域の逆相成分データは、 さらに変換さ れる。
次に、 SYNC信号付加 &補正処理部 8は、 S YN Cタイ ミング生成器 9によ つて生成される S YN Cタイミング信号を受けて、 1フレーム周期ごとに、 後述 する S YN Cパターンを埋め込む。
図 3は、 図 2に示したフレーム内の位相変調領域と S YNCパターン領域を具 体的に示した一例である。 1サンプル目は通常の位相変調のままの信号で、 ォー ディ信号データ L O , R 0により、 その逆相成分 XL◦, XR 0が決定する。 S YN Cパタン領域は 2サンプル単位のデ一夕で、 同図に示すように、 オーディオ 信号成分デ一夕 L 1 , R 1 , L 2, R 2の 4個のデータによる 1 6通りの組合せ に対応した 1 6種類の SYNCパタンデ一夕に変換される。 こ 1 6種類の S YN Cパタンデータは、 位相変調出力並びに上記関連情報データとしては存在しえな い独立した同期パタンである。 この同期パターンが検出されることにより後述す るディジ夕ル信号復号装置では、 上記図 2に示したフレームの先頭を検出するこ とができる。
SYNC信号付加 &補正処理部 8は、 上記 S YN Cパタンデ一夕に対して、 後 述する SYNC補正処理を行う。 図 4は、 上記図 2に示したフレーム内の S YN C補正領域の処理を具体的に示した例である。 上記図 3に示した 1 6種類の NCパタンにおける各 8個のデ一夕の 1と 0の数は等しくない。 「1」 の増減数 を ( ( 「 1」 の個数) 一 ( 「0」 の個数) ) /2とすると、 SYNCパタンの 「 1」 の増減数は + 2〜― 2である。 SYNC補正領域では、 SYNCパタン領 域と S YNC補正領域を合わせた領域 (計 60個のデータ) での 1と 0の数が等 しくなるように補正するための領域である。
SYNC信号付加 &補正処理部 8で行われる SYN C補正処理のァルゴリズム を、 図 5のフローチャートに示す。 先ず、 ステップ S 1にて 「 1」 の増減数を + と判断した場合、 ステップ S 2に進んで S YN Cパタンの先頭から順番に 2デー タカ s [l, 0] 又は [0, 1] であるかを判断する。 このステップ S 2にて上記 2データが [ 1, 0] 又は [0, 1] である (YE S) と判断すれば、 ステップ S 3に進んで S YN C補正領域では—補正処理が行われる。 信号データが [0] の時、 位相変調データは、 [0, 1] となるが、 このデ一夕を [0, 0] に変換 することにより、 「 1」 の増減数が一 1され、 一補正処理される。 そして、 ステ ヅプ S 4で次の 2データに対して処理を移行し、 ステップ S 1に戻る。 ステップ S 2にて上記 2デ一夕が [1, 0] 又は [0, 1] でない (NO) と判断すれば、 ステップ S 4に進む。
ステップ S 1にて 「 1」 の增減数を一と判断した場合、 ステップ S 5に進んで SYNCパタンの先頭から順番に 2デ一夕が [1 , 0] 又は [0 , 1] であるか を判断する。 このステップ S 2にて上記 2データが [ 1, 0] 又は [ 0, 1 ] で ある (YE S) と判断すれば、 ステヅプ S 6に進んで SYNC補正領域では +補 正処理が行われる。 信号デ一夕が [1] の時、 位相変調デ一夕は、 [ 1 , 0] と. なるが、 このデータを [ 1, 1 ] に変換することにより、 「1」 の増減数が + 1 され、 +補正処理される。 そして、 ステップ S 4で次の 2データに対して処理を 移行し、 ステヅプ S 1に戻る。 ステップ S 5にて上記 2デ一夕が [ 1, 0] 又は [0, 1] でない (NO) と判断すれば、 ステップ S 4に進む。
S YNC補正領域内で位相変調単位ごとにこれらの処理を 「1」 の増減数が 0 になるまで、 すなわち、 ステツプ S 1で 「 1」 の増減数を 0と判断するまで繰り 返し、 SYNC補正処理を終了する。
情報データ付加処理部 1 1は、 入力端子 1 0から供給される情報デ一夕 Iを、 SYNC夕ィ ミング生成器 9で生成される SYNC夕ィミング信号ごとに振り分 け、 情報デ一夕埋め込み領域に埋め込み、 シリアル伝送デ一夕 DTを生成する。 この情報データ付加処理部 1 1による情報データ埋め込み処理について図 6、 図 7を用いて説明する。 図 6は上記図 2に示したフレーム内の情報データ埋め込 み領域の処理を具体的に示した具体例であり、 図 7は同処理のフロ一チャートで ある。
先ず、 1ステレオサンプル (2位相変調単位) 内の 2個のオーディオ信号成分 データ L, Rの組合せによる 4種類のパタンに対し、 図 7のステップ S 1 1にて
[L , R] = [0 , 0] 又は [ 1 , 1 ] か、 [L, R] = [0 , 1 ] 又は [ 1, 0] であるかを判断する。 ここで、 [L, R] = [0 , 0] 又は [ 1 , 1] であ る場合は情報データ埋め込み処理を行わず、 そのまま位相変調出力 [L, XL, R, XR] [0, 1 , 0, 1 ] 又は [ 1 , 0, 1 , 0] を出力し、 ステップ S
1 2にて次の 4データに処理を移行する。 一方、 ステヅプ S 1 1にて [L, R] = [0 , 1 ] 又は [ 1, 0] である場合はステップ S 1 3に進み、 関連情報デー 夕が 「0」 か 「 1」 かに応じて処理を分岐する。 すなわち、 ステップ S 1 3にて 関連情報データが 「0」 である場合には、 そのまま位相変調出力 [L, XL, R, XR] = [ 0 , 1 , 1 , 0] , [ 1 , 0, 0, 1 ] としてからステップ S 1 2に 進む。 一方、 関連情報デ一夕が 「 1」 の場合には、 [L, XR, R, XL] =
[0, 0, 1, 1 ] , [1, 1 , 0 , 0] のように、 Lチャンネルの逆相成分 X Lと Rチャンネルの逆相成分 XRの位置を反転させる。 これは情報データとォー ディォ信号データの排他的論理和 (XE OR) を埋め込むことに等しい。 すなわ ち同じ情報データ 「0」 でも、 元のオーディオデータによって異なるデータパ夕 ーンに変換されるために、 伝送信号は埋め込む情報デ一夕が持つ固有の信号スぺ ク トラムからの影響を受けない。 なおこの埋め込み処理を行っても 1と 0の数は 等しいまま変わらない。
次に、 本発明のディジ夕ル信号復号装置及び方法の実施の形態について説明す る。 この実施の形態は、 上記図 1に示したディジタル I/Oエンコード装置 1か ら出力され、 伝送路 1 2を介して伝送されてきたシリアル伝送データ DTを復号す る、 図 8に示すディジタル I/Oデコード装置 20である。
このディジタル I/Oデコード装置 20は、 入力端子 2 1を介して入力された シリアル伝送データ DTから同期信号を自己抽出する SYNC信号検出器 2 2と、 S YN C信号検出器 2 2で自己抽出した同期信号に基づいて上記シリアル伝送デ —夕 DTから上記関連情報データを検出する情報データ検出器 23と、 同じく上記 同期信号に基づいてシリアル伝送データ D τからオーディオ信号データを検出する 信号データ検出器 24とを備えている。
このディジタル I/Oデコード装置 20は、 上記シリアル伝送データ D の 1 フレーム内の 1と 0の数が等しいか否かを検出して伝送中のエラーを検出するェ ラー検出器 2 5と、 SYNC信号検出器 2 2での SYNC信号の誤検出を防止す るマスク回路 2 6と、 信号データ検出器 24で検出されたオーディオ信号デ一夕 のうちの Lチャンネルのオーディオ信号にかけられているスクランブルを解くデ スクランブラ L 28と、 上記オーディオ信号デ一タのうちの Rチャンネルのォー ディォ信号にかけられているスクランブルを解くデスクランブラ R 29と、 エラ 一処理器 L 30と、 エラー処理器 R 3 1とを備える。
すなわち、 このディジタル I /〇デコード装置 20において、 伝送路 1 2を通 つたシリアル伝送データ DTは、 S YNC信号検出器 22、 情報データ検出器 2 3、 信号データ検出器 24及びエラ一検出器 2 5に供給される。
S YN C信号検出器 22では、 シリアル伝送データ DTから、 図 3に示した S Y NCパタンを検出し、 フレームの周期を特定する SYNC信号を生成する。 なお S YNC信号検出後、 SYNC補正領域の区間はマスク回路 2 6'によってマスク され、 S YNC信号の誤検出が防止されている。
情報データ検出器 23では、 SYNC信号検出器 22からの S YNC信号を受 け、 シリアル伝送データ DTの情報デ一夕埋め込み領域の先頭から、 フレームの終 りまで、 後述の図 9に示した処理によって情報データの検出を行い、 まとめて情 報デ一夕 Iとして出力端子 27から出力する。
図 9は、 ディジタル信号符号化装置 1で埋め込まれた情報データ Iを情報デー 夕検出器 23で検出するためのフローチャートである。 先ず、 情報データ埋め込 み領域の先頭から 4データ (1ステレオサンプル) ごとに読み出す。 そして、 ス テヅプ S 2 1にてフレームのエンドか否かを見てエンドで無ければ (NO) ステ ヅプ S 2 2に進んで、 読み出した 4データに応じて処理を分岐する。 ここで、 上 記読み出した 4デ一夕が [0, 0 , 1 , 1 , ] 又は [1 , 1 , 0, 0, ] であれ ばステップ S 2 3に進んで、 関連情報デ一夕は 「 1」 であると判断する。 またこ のステヅプ S 2 2で上記読み出した 4デ一夕が [0 , 1 , 1, 0, ] 又は [ 1, 0 , 0 , 1] であればステップ S 24に進んで、 関連情報データは 「0」 である と判断する。 さらにこのステップ S 22で上記読み出した 4データが [0, 1 , 0, 1 ] 又は [ 1, 0 , 1, 0 ] であればステップ S 2 5に進んで情報データ無 しと判断する。
ステヅプ S 2 3、 S 24、 又は S 2 5の後、 ステップ S 2 6に進んで次の 4デ —夕が読み出され、 ステヅプ S 2 1の処理に戻り、 フレームエンドが検出される まで以上の処理が繰り返される。
次に、 信号データ検出器 24は、 オーディオ信号データが 1データお'きに送ら れているので、 シリアル伝送データ DTより SYNC信号検出器 22が検出した S YN C信号より判定されるフレームの先頭から、 1データおきに信号を抜き取る だけで、 オーディオ信号デ一夕を検出することができる。 検出されたオーディオ 信号デ一夕は、 さらに 1データおきに交互に振り分けることによって、 Lチヤ.'ン ネルと Rチャンネルに分離され、 それそれデスクランブラ L 2 8及びデスクラン ブラ R 2 9よってスクランブルを解かれ、 エラー処理器 L 30及びエラー処理器 R 3 1を通って 1ビヅ ト Lチャンネルオーディオ信号データ At、 1ビヅ ト Rチヤ ンネルオーディオ信号データ A«として出力端子 33、 34から出力される。 エラー検出器 2 5は、 SYNC信号検出器 22からの S YNC信号を受け、 シ リアル伝送デ一夕 DTの 1フレーム内の 1と 0の数が等しいか否かを検出し、 等し くない場合は伝送路 1 2を伝送中に誤りの発生したエラーデータとして、 エラー 処理器 L 3◦及びエラー処理器 R 3 1を制御し、 オーディオ信号データのミユー 処理を行う。 さらに同一デ一夕の連続検出を行い、 7データ以上の連続が検出さ れた場合も伝送路 1 2の断線等によるエラーデータとして、 同様にミュート処理 を行う。
これは、 ディジタル I /0エンコード装置 1では、 フレーム内の 1と 0の数が 一致するように変換されているため、 1と 0の数が一致しなかった場合には、 伝 送中に誤りがあつたと判断することができるためである。 すなわち、 自動パリテ ィ一機能を有している。 また、 連続可能な同一デ一夕の数が決まっているので、 伝送路の断線による検出が容易である。 本実施例の場合、 SYNCパタン領域に 含まれる 0または 1の 6データ連続が存在しうる最大数である。 図 1 0は、 変調を行ったシリアル伝送データのスペク トラムで、 図中 Aがラン ダムにスクランブルをかけた場合、 図中 Bが本変調方式により変調を行つた場合 の一例で、 シンクパターン及び 1 m s e c周期で変化する情報データを埋め込んだ場 合である。 図 1 0に示すように、 本変調方式ではスクランブルをかけただけの場 合と比べて、 オーディオ帯域での信号のスぺク トラムを低く抑えることができ、 また埋め込む情報信号固有のスぺク トラムの発生も抑えることができる。
なお、 図 1に示すディジタル I / 0ェンコ一ド装置 1 と図 8に示すディジタル I /〇デコ一ド装置 2 0によりディジ夕ル信号伝送システムを構成できる。 産業上の利用可能性 本発明によれば、 情報デ一夕を位相変調による逆相信号の順序の並び変えによつ て埋め込み伝送することにより、 2倍のデータ容量で伝送信号のオーディオ帯域 内成分を減衰させながら、 合わせて付加情報データの伝送が可能な高音質シリァ ル伝送を実現している。
信号の並び変えでは存在しえないパターンの存在により、 シンク信号の自己抽 出が可能なため、 他にシンク信号のための伝送路を必要としない。
情報データやシンク信号を逆相信号成分領域だけに埋め込むことにより、 ォリ ジナル信号データが一定サンプルごとに連続して存在するために、 シーケンシャ ルな簡単な処理で復号でき、 復号後のオリジナル信号への影響の排除を可能とし ている。
1 フレーム内データの 1 と 0の数が一致するため、 自動パリティ一機能を有す る。
連続可能な同一デ一夕の数が決まっているため、 伝送路の断線による検出が容 易である。
情報データはランダマイズされて埋め込まれるので、 情報信号固有のスぺク ト ラムを持たない。

Claims

請求の範囲
1 . デル夕シグマ変調により得た複数 n ( n≥ 2 ) チャンネルの 1ビット信号を 符号化するディジタル信号符号化装置において、
オリジナル信号成分である 1ビット信号に位相変調処理を施して逆相成分デー 夕を付加する位相変調手段と、
上記位相変調手段により位相変調処理が施され、 逆相成分データが付加された 変調出力のうち、 nチャンネル内の複数 m ( n≥m≥ 2 ) チャンネルの単位で、 上記逆相成分データを並び替えることによって上記オリジナル信号成分である 1 ビット信号の関連情報データを、 上記オリジナル信号成分に付加する情報データ 付加手段とを備えることを特徴とするディジタル信号符号化装置。
2 . 上記情報デ一夕付加手段は、 上記関連情報データと上記オリジナル信号成分 の 1ビット信号との排他的論理和により得られた結果を逆相にすることによって 上記逆相成分データを並び替えることを特徴とする請求の範囲第 1項記載のディ ジ夕ル信号符号化装置。
3 . 上記情報デ一タ付加手段は、 上記 mが 2チャンネルである場合、 上記オリジ ナル信号成分の 1ビヅ ト信号を 2ビヅトづつに区切った 「 0, 1」 又は 「 1,
0 j のときに、 上記関連情報データに応じて上記逆相成分データを並び替えるこ とを特徴とする請求の範囲第 2項記載のディジタル信号符号化装置。
4 . 上記関連情報データが 1であるときに、 上記逆相成分データを並び替えるこ とを特徴とする請求の範囲第 3項記載のディジタル信号符号化装置。
5 . 上記位相変調手段により位相変調処理が施された変調出力に、 上記関連情報 データの付加とは別に一定周期毎に複数サンプルからなる領域を設け、 同領域内 の逆相成分データをオリジナル信号成分である 1ビット信号に応じて変換するこ とにより、 上記位相変調手段並びに上記情報デ一夕付加手段では存在しえない独 立した同期パターンを付加する同期信号付加手段を備えることを特徴とする請求 の範囲第 1項記載のディジタル信号符号化装置。
6 . 上記同期信号付加手段によって同期パターンが付加されたことによって生じ る 1ビットデ一夕の 「 1」 と 「0」 のデ一夕数の差分を、 上記 1周期内の一定領 域において、 同領域内の逆相成分データを操作すること より、 零にするように、 1周期内での 「 1」 と 「0」 のデータ数を同数にする補正処理手段を備えること を特徴とする請求の範囲第 5項記載のデイジ夕ル信号符号化装置。
7 . デル夕シグマ変調により得た複数 n ( n≥ 2 ) チャンネルの 1 ビヅ ト信号を 変調するディジタル信号符号化方法において、
オリジナル信号成分である 1 ビット信号に位相変調処理を施して逆相成分デー 夕を付加する位相変調工程と、
上記位相変調工程により位相変調処理が施され、 逆相成分データが付加された 変調出力のうち、 nチャンネル内の複数 m ( n≥m≥ 2 ) チャンネルの単位で、 上記逆相成分データを並び替えることによって上記ォリジナル信号成分である 1 ビット信号の関連情報データを、 上記オリジナル信号成分に付加する情報データ 付加工程と、
上記位相変調工程により位相変調処理が施された変調出力に、 上記関連情報デ 一夕の付加とは別に一定周期毎に複数サンプルからなる領域を設け、 同領域内の 逆相成分データをオリジナル信号成分である 1ビット信号に応じて変換すること により、 上記位相変調工程並びに上記情報データ付加工程では存在しえない独立 した同期パターンを付加する同期信号付加工程と、
上記同期信号付加工程によって同期パターンが付加されたことによって生じる 1 ビヅトデ一夕の 「 1」 と 「0」 のデ一夕数の差分を、 上記 1周期内の一定領域 において、 同領域内の逆相成分データを操作することにより零にし、 1周期内で の 「 1」 と 「0」 のデ一夕数を同数にする補正処理工程とを備えることを特徴と するディジタル信号符号化方法。
8 . 上記情報データ付加工程は、 上記関連情報デ一夕と上記ォリジナル信号成分 の 1ビット信号との排他的論理和により得られた結果を逆相にすることによって 上記逆相成分データを並び替えることを特徴とする請求の範囲第 7項記載のディ ジ夕ル信号符号化方法。
9 . 上記情報データ付加工程は、 上記 mが 2チャンネルである場合、 上記オリジ ナル信号成分の 1 ビヅト信号を 2ビヅトづつに区切った 「0 , 1」 又は 「 1, 0」 のときに、 上記関連情報データに応じて上記逆相成分データを並び替えるこ とを特徴とする請求の範囲第 8項記載のディジタル信号符号化方法。
1 0 . 上記関連情報データが 1であるときに、 上記逆相成分デ一タを並び替える ことを特徴とする請求の範囲第 9項記載のデイジ夕ル信号符号化方法。
1 1 . デル夕シグマ変調により得た複数 n ( n≥ 2 ) チャンネルの 1 ビヅ ト信号 に位相変調処理を施し、 逆相成分データを付加した変調信号を生成し、 その変調 信号のうちの nチャンネル内の複数 m ( n≥m≥ 2 ) チャンネルの単位で、 上記 逆相成分デ一夕を並び替えて上記オリジナル信号成分である 1 ビ ト信号の関連 情報データとし、 上記オリジナル信号成分に付加して. 1ビットデータ列として出 力するディジ夕ル信号符号化装置から伝送されてきたその 1ビッ トデータ列を復 号するディジタル信号復号装置であって、
上記ディジタル信号符号化装置から伝送されてきた 1ビットデータ列には、 上 記闋連情報データの付加とは別に一定周期毎に複数サンプルからなる領域が設け られ、 同領域内の逆相成分デ一夕をオリジナル信号成分である 1ビット信号に応 じて変換することにより、 上記位相変調処理並びに上記情報デ一夕の付加処理で は存在しえない独立した同期パターンが付加されており、 この同期パターンを検 出することによって同期信号を自己抽出する同期信号検出手段と、 .
上記同期信号検出手段で検出された同期信号に基づいて、 上記ディジタル信号 符号化装置から伝送された上記 1 ビットデータ列中の逆相成分データの埋め込み 位置を判断し、 上記関連情報デ一夕を検出する情報データ検出手段と、
上記同期信号検出手段で検出された同期信号に基づいて、 上記ディジ夕ル信号 符号化装置から伝送された上記 1ビットデ一夕列中のオリジナル信号成分を判断 し、 各チャンネルの先頭データより 2 * ηサンプル毎に信号データを検出する信 号データ検出手段とを備えることを特徴とするディジ夕ル信号復号装置.。
1 2 . デル夕シグマ変調により得た複数 η ( η≥ 2 ) チャンネルの 1ビヅト信号 に位相変調処理を施し、 逆相成分データを付加した変調信号を生成し、 その変調 信号のうちの ηチャンネル内の複数 m ( n≥m≥ 2 ) チャンネルの単位で、 上記 逆相成分データを並び替えて上記オリジナル信号成分である 1ビット信号の関連 情報デ一夕とし、 上記オリジナル信号成分に付加して 1ビットデ一夕列として出 力するディジタル信号符号化装置から伝送されてきたその 1ビットデ一夕列を復 号するディジ夕ル信号復号方法であって、
上記ディジ夕ル信号符号化装置から伝送されてきた 1ビットデータ列には、 上 記関連情報デ一夕の付加とは別に一定周期毎に複数サンプルからなる領域を設け、 同領域内の逆相成分デ一夕をオリジナル信号成分である 1 ビッ ト信号に応じて変 換することにより、 上記位相変調処理並びに上記情報データの付加処理では存在 しえない独立した同期パターンが付加されており、 この同期パターンを検出する ことによって同期信号を自己抽出する同期信号検出工程と、 '
上記同期信号検出工程で検出された同期信号に基づいて、 上記ディジタル信号 符号化装置から伝送された上記 1ビットデータ列中の逆相成分デ一夕の埋め込み 位置を判断し、 上記関連情報デ一夕を検出する情報データ検出工程と、
上記同期信号検出工程で検出された同期信号に基づいて、 上記ディジタル信号 符号化装置から伝送された上記 1ビットデータ列中のオリジナル信号成分を判断 し、 各チャンネルの先頭データより 2 * nサンプル毎に信号データを検出する信 号データ検出工程とを備えることを特徴とするディジ夕ル信号復号方法。
1 3 . ディジタル信号伝送システムであり、
デルタシグマ変調により得た複数 n ( n≥ 2 ) チャンネルの 1ビット信号に位 相変調処理を施し、 逆相成分デ一夕を付加した変調信号を生成し、 その変調信号 のうちの nチャンネル内の複数 m ( n≥m≥ 2 ) チャンネルの単位で、 上記逆相 成分データを並び替えて上記オリジナル信号成分である 1ビット信号の関連情報 データとし、 上記ォリジナル信号成分に付加して 1ビットデータ列として出力す るディジ夕ル信号符号化装置と、
上記ディジタル信号符号化装置から伝送されてきた 1ビットデ一夕列に含まれ る上記位相変調処理並びに上記情報データの付加処理では存在しえない独立した 同期パターンを検出することによって同期信号を自己抽出し、 この同期信号に基 づいて、 上記ディジタル信号符号化装置から伝送された上記 1 ビヅ トデ一夕列中 の逆相成分データの埋め込み位置を判断して上記関連情報データを検出して復号 し、 上記同期信号に基づいて上記 1ビツトデ一夕列中のオリジナル信号成分を判 断し、 各チャンネルの先頭データより 2 * nサンプル毎に信号データを検出して 復号するディジタル信号復号装置とを備えることを特徴とするディジタル信号伝 送システム。
本発明は、 デル夕シグマ変調により得た複数 n (n≥ 2 ) チャンネルの 1ビヅ ト信号を符号化するディジタル信号符号化装置であり、 スクランブラ L 4及びス クランブラ R 5のスクランブル出力を合成するチャンネル合成器 ( 6 ) と、 チヤ ンネル合成器 6の出力信号に位相変調処理を施す位相変調器 (7) と、 SYNC タイ ミング生成器 (9) で生成された SYNCタイ ミング信号を受けて、 位相変 調器 (7) の変調出力に SYNC信号を埋め込んで同期パターンを生成すると共 に、 同期パターンを補正処理す S YNC信号付加 &補正処理部 (8) と、 SYN C信号付加 &補正処理部 (8) を介した位相変調器 (7) の位相変調出力のうち、 2チャンネルの単位で逆相成分データを並び替えて 1 ビッ トオーディオ信号の関 連情報データを付加する情報デ一夕付加部 ( 1 1 ) とを備える。
PCT/JP2001/006305 2000-07-19 2001-07-19 Appareil et procede de codage de signal numerique, appareil et procede de decodage de signal numerique, systeme d'emission de signal numerique WO2002007321A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE60116497T DE60116497T2 (de) 2000-07-19 2001-07-19 Verfahren und vorrichtung zur kodierung und dekodierung eines digitalen signals, und digitales uebertragungssystem
US10/088,179 US7113118B2 (en) 2000-07-19 2001-07-19 Digital signal encoding apparatus and method, digital signal decoding apparatus and method, and digital signal transmission system
EP01951953A EP1304809B1 (en) 2000-07-19 2001-07-19 Digital signal encoding apparatus and method, digital signal decoding apparatus and method, and digital signal transmission system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000219507A JP2002043945A (ja) 2000-07-19 2000-07-19 ディジタル信号符号化装置及び方法、ディジタル信号復号装置及び方法、並びにディジタル信号伝送システム
JP2000-219507 2000-07-19

Publications (1)

Publication Number Publication Date
WO2002007321A1 true WO2002007321A1 (fr) 2002-01-24

Family

ID=18714284

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/006305 WO2002007321A1 (fr) 2000-07-19 2001-07-19 Appareil et procede de codage de signal numerique, appareil et procede de decodage de signal numerique, systeme d'emission de signal numerique

Country Status (7)

Country Link
US (1) US7113118B2 (ja)
EP (1) EP1304809B1 (ja)
JP (1) JP2002043945A (ja)
KR (1) KR100780268B1 (ja)
CN (1) CN1166070C (ja)
DE (1) DE60116497T2 (ja)
WO (1) WO2002007321A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7413754B2 (en) 2001-09-19 2008-08-19 Bionorica Ag Use of extracts of the genus Cimicifugaas organoselective medicines for treating diseases of the genitourinary system caused by sex hormones

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263496A (ja) * 2009-05-08 2010-11-18 Sony Corp 信号処理装置、及び誤り訂正方法
JP2010273307A (ja) * 2009-05-25 2010-12-02 Canon Inc 信号伝送装置
KR20220151484A (ko) * 2021-05-06 2022-11-15 삼성전자주식회사 확장된 대역폭에서 자원들을 재사용하기 위한 장치 및 방법
CN113259083B (zh) * 2021-07-13 2021-09-28 成都德芯数字科技股份有限公司 一种调频同步网相位同步方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098799A (ja) * 1996-09-19 1998-04-14 Yamaha Corp ミキシング装置及びそれを用いたオーディオシステム
JPH10145232A (ja) * 1996-09-10 1998-05-29 Sharp Corp デルタシグマ変調回路およびそれを用いる信号伝送または記録再生装置
JPH10233687A (ja) * 1997-02-20 1998-09-02 Sharp Corp 信号伝送装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319735A (en) * 1991-12-17 1994-06-07 Bolt Beranek And Newman Inc. Embedded signalling
US5574453A (en) * 1994-03-03 1996-11-12 Sony Corporation Digital audio recording apparatus
JP3465455B2 (ja) * 1995-12-28 2003-11-10 ソニー株式会社 信号伝送装置
ID25532A (id) * 1998-10-29 2000-10-12 Koninkline Philips Electronics Penanaman data tambahan dalam sinyal informasi
BR9907017A (pt) * 1998-11-17 2000-10-17 Koninkl Philips Electronics Nv "processo e arranjo para embutir dados suplementares em um sinal de informação, processo e arranjo para extrair dados suplementares de um sinal de informação, sinal de informação tendo amostras de dados suplementares embutidas em posições predeterminadas do sinal, e, meio de armazenagem."
JP3624829B2 (ja) * 2000-12-26 2005-03-02 日産自動車株式会社 車両の走行制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10145232A (ja) * 1996-09-10 1998-05-29 Sharp Corp デルタシグマ変調回路およびそれを用いる信号伝送または記録再生装置
JPH1098799A (ja) * 1996-09-19 1998-04-14 Yamaha Corp ミキシング装置及びそれを用いたオーディオシステム
JPH10233687A (ja) * 1997-02-20 1998-09-02 Sharp Corp 信号伝送装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1304809A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7413754B2 (en) 2001-09-19 2008-08-19 Bionorica Ag Use of extracts of the genus Cimicifugaas organoselective medicines for treating diseases of the genitourinary system caused by sex hormones

Also Published As

Publication number Publication date
EP1304809A1 (en) 2003-04-23
CN1166070C (zh) 2004-09-08
US7113118B2 (en) 2006-09-26
CN1386326A (zh) 2002-12-18
US20020171501A1 (en) 2002-11-21
DE60116497T2 (de) 2006-09-07
KR20020035590A (ko) 2002-05-11
KR100780268B1 (ko) 2007-11-28
DE60116497D1 (de) 2006-03-30
EP1304809A4 (en) 2004-08-18
EP1304809B1 (en) 2006-01-04
JP2002043945A (ja) 2002-02-08

Similar Documents

Publication Publication Date Title
JPH0441540B2 (ja)
EP2301018A1 (en) Data embedding system
US5617476A (en) Audio scrambling system for scrambling and descrambling audio signals
JPH02270442A (ja) Qam通信システム
WO1994003988A2 (en) Dithered digital signal processing system
WO2002007321A1 (fr) Appareil et procede de codage de signal numerique, appareil et procede de decodage de signal numerique, systeme d'emission de signal numerique
JPH05276155A (ja) ディジタル伝送方式及びこれに用いる送信機並びに受信機
JPS59126342A (ja) デジタル音声信号伝送方式
EP1151433B1 (en) Data encoding/decoding device and apparatus using the same
JP3871117B2 (ja) 伝送装置及び伝送方法
KR100349567B1 (ko) 보조 스크램블링/디스크램블링 방법 및 보조 스크램블링/디스크램블링 장치
JPH0275240A (ja) 伝送スクランブル方式
JP2004514342A (ja) 符号化変調方法
JPH05109202A (ja) デイジタル記録再生装置
JPS60208132A (ja) 暗号化兼解読方式
JPH08116341A (ja) ディジタル変調装置及び復調装置
JP2604640B2 (ja) データ伝送方法及びデータ伝送装置
JP2002351482A (ja) 信号埋め込み方法および装置
JPS63276338A (ja) 音声ディジタル伝送装置
JP2004279469A (ja) 電子透かしシステム、電子透かし埋込装置および電子透かし検出装置
JPH11191757A (ja) デジタル信号伝送方法およびその装置
JPS6030219A (ja) デルタ変調用符号変換方式
JPS62269435A (ja) ボコ−ダ方式におけるフレ−ム同期信号の伝送方法
JPS6053347A (ja) 秘話通信装置
FR2560725A1 (fr) Procede et dispositif de protection contre les erreurs adaptes a la transmission de donnees numeriques tramees

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 1020027003122

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 018020976

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2001951953

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020027003122

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10088179

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2001951953

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2001951953

Country of ref document: EP