WO2001061874A1 - Recepteur de radiodiffusion numerique - Google Patents

Recepteur de radiodiffusion numerique Download PDF

Info

Publication number
WO2001061874A1
WO2001061874A1 PCT/JP2000/000909 JP0000909W WO0161874A1 WO 2001061874 A1 WO2001061874 A1 WO 2001061874A1 JP 0000909 W JP0000909 W JP 0000909W WO 0161874 A1 WO0161874 A1 WO 0161874A1
Authority
WO
WIPO (PCT)
Prior art keywords
initial
voltage value
error
frequency
value
Prior art date
Application number
PCT/JP2000/000909
Other languages
English (en)
French (fr)
Inventor
Mitsuru Takeuchi
Masakazu Morita
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to EP00904014A priority Critical patent/EP1172938A4/en
Priority to PCT/JP2000/000909 priority patent/WO2001061874A1/ja
Publication of WO2001061874A1 publication Critical patent/WO2001061874A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0058—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0033—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for voltage synthesis with a D/A converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant

Definitions

  • the present invention relates to a digital broadcast receiver provided with an automatic frequency control circuit (AFC: AutomatiCfreqeuenCyCntRoller).
  • AFC AutomatiCfreqeuenCyCntRoller
  • FIG. 1 is a block diagram showing a conventional digital broadcast receiver.
  • 101 is an antenna
  • 102 is a front end
  • 103 is a frequency converter
  • 104 Is an intermediate frequency amplifier circuit
  • 105 is an analog / digital (A / D) converter
  • 106 is a quadrature converter
  • 107 is a fast Fourier transformer (FFT)
  • 108 is an automatic frequency control circuit ( AFC)
  • 109 is a memory in which an initial voltage value is stored.
  • 110 is a system controller
  • 111 is a digital / analog (D / A) converter
  • 112 is a voltage controlled crystal oscillator (V C X O)
  • 113 is a switching switch.
  • FIG. 2 is a flowchart showing the operation of the conventional digital broadcast receiver shown in FIG.
  • the reception frequency received via the antenna 101 is sent to the frequency converter 103 via the front end 102.
  • Frequency converter 103 converts a desired broadcast wave within the reception frequency into an intermediate frequency.
  • the intermediate frequency amplifying circuit 104 filters and amplifies the desired broadcast wave converted to the intermediate frequency output from the frequency converter 103.
  • the A / D converter 105 The digitized desired broadcast wave is orthogonally transformed in the orthogonal transformer 106 and sent to the fast Fourier transformer 107.
  • the fast Fourier transformer 107 performs fast Fourier transform processing on the signal output from the orthogonal transformer 106 to control data used for tuning the reception frequency, image data, audio data, and the like. Separated into various data. For example, the audio data separated by the fast Fourier transformer 107 is output to an audio demodulator (not shown). On the other hand, control data used for tuning the reception frequency is output to the automatic frequency control circuit 108.
  • an arbitrary initial voltage value is set in the memory 109 of the digital broadcast receiver (step ST101).
  • the system controller 110 detects the error of the reception frequency by the automatic frequency control circuit 110. It is checked by the control circuit 108 whether or not it has already been detected (step ST102). If it has already been detected, the flow of processing proceeds to step ST103.
  • step ST103 the automatic frequency control circuit 108 is connected to the D / A converter 111 via the system controller 110 switchover switch 113. Let it. As a result, the control voltage value is determined based on the automatic frequency control circuit 108 s and the detected frequency error, and the determined control voltage value is converted into an analog value by the D / A converter 111. Output to the voltage controlled crystal oscillator 1 1 2. Then, the processing flow proceeds to step ST105, and the frequency receiving operation is continuously performed.
  • step ST102 if the power is turned on immediately after the check in step ST102, since the frequency error has not been detected by the automatic frequency control circuit 108, the system controller 110 Via force switch 1 1 3 Connect the memory 109 storing the initial voltage value to the D / A converter 111. As a result, the initial voltage value set in the memory 109 is converted to an analog voltage value by the D / A converter 111 and supplied to the voltage-controlled crystal oscillator 112. Is done. Then, the process flow proceeds to step ST105.
  • step ST105 the frequency reception operation is continuously performed, and in step ST106, it is checked whether the reception operation is completed. If the reception is not completed, the processing flow returns to step ST102, and the above-described processing of step ST103, step ST105, and step ST106 is repeated.
  • the conventional digital broadcast receiver has a configuration as shown in FIG. 1, and the system controller 110 and the automatic frequency control circuit 108 use the voltage as a local oscillator.
  • the voltage supplied to the control crystal oscillator 112 is controlled to change the frequency oscillated by the voltage control crystal oscillator 112 and tune the reception frequency.
  • the frequency oscillation operation of the voltage-controlled crystal oscillator 112 is controlled using an initial voltage value (fixed value) stored in the memory 109 in advance.
  • the switching switch 113 is switched to the automatic frequency control circuit 108 under the control of the system controller 110, and is output from the automatic frequency control circuit 108.
  • the oscillation frequency of the voltage-controlled crystal oscillator 112 is controlled using the control voltage value.
  • the initial startup is performed using the initial voltage value (fixed value) stored in the memory 109, so that the voltage-controlled crystal oscillator 1 Due to variations in the oscillating frequency oscillated at 12, the signal may rise at a frequency far from the receiving frequency of the signal obtained via antenna 101 There is a problem that it takes time to start the receiver.
  • FIG. 3 is a block diagram showing another conventional digital broadcast receiver, which is disclosed in Japanese Patent Application Laid-Open No. Hei 10-98355.
  • reference numeral 114 denotes memory for storing the control voltage value at the time of the previous reception.
  • the other components are the same as those of the conventional digital broadcast receiver shown in FIG. 1, and the description thereof is omitted here.
  • FIG. 4 is a front chart showing the operation of the conventional digital broadcast receiver shown in FIG.
  • the reception frequency received via the antenna 101 is the front end 102, the frequency converter 103, the intermediate frequency amplifier 104, the A / D converter 105, and the quadrature converter.
  • the control data used for tuning the reception frequency output from the fast Fourier transformer 107 via the 1 ⁇ 6 to the fast Fourier transformer 107 is input to the automatic frequency control circuit 108.
  • the operation up to this point is the same as that of the conventional digital broadcast receiver shown in Fig. 1.
  • the control voltage value at the time of frequency tuning in the previous reception is stored in the memory 114, and the control stored in the memory 114 is performed. Read out the voltage value and start up again. After a lapse of a predetermined time from the start, the switching switch 113 is switched under the control of the system controller 110, and the control voltage is output to the control voltage value output from the automatic frequency control circuit 108. Performs control to vary the oscillation frequency of the voltage-controlled crystal oscillator. If the power has not been turned on at all, the same as the initial voltage value set in the memory 109 of the conventional digital broadcast receiver shown in FIG. Since there is no control voltage value at the time of reception, an initial voltage value (fixed value) is stored instead.
  • the variation in the oscillation frequency due to the voltage-controlled crystal oscillator 112 is eliminated, but the reception state of the digital broadcast receiver, for example, the digital broadcast receiver
  • the receiving state such as the stationary state or running state of a moving object such as a vehicle with a vehicle installed changes, the control voltage value at the time of frequency tuning under the previous receiving state cannot be used, and it takes time to start. there were.
  • the present invention has been made to solve the above-described problem, and reduces the initial start-up time of a digital broadcast receiver regardless of the fluctuation of the reception state. It is an object of the present invention to obtain a digital broadcast receiver that can be quickly activated even when the power supply changes. Disclosure of the invention
  • a digital broadcast receiver generates a local oscillator that varies an oscillation frequency based on a supplied control voltage value, and generates the control voltage value based on the reception frequency for tuning the reception frequency.
  • An automatic frequency control circuit that outputs to the local oscillator; a storage unit that stores error information of a previously received reception frequency and an initial value corresponding to an initial voltage value at the time of initial startup; Reading the error information and the initial value stored in the storage means, correcting the initial value based on the error information, generating the initial voltage value at startup based on the corrected initial value, generating Outputting the initial voltage value to the local oscillator, accessing the storage means at the end of reception, and writing the error information corresponding to the reception frequency generated by the automatic frequency control circuit. And a control means for storing the data in the storage means.
  • the storage means stores the initial value according to the carrier error of the reception frequency received last time and the initial voltage value at the time of initial startup. Is stored. Further, at the time of initial startup, the control means reads the carrier error and the initial value stored in the storage means, corrects the initial value based on the carrier error, and corrects the corrected initial value. And generating the initial voltage value at the time of startup based on the above, and outputting the generated initial voltage value to the local oscillator. Further, the control means accesses the storage means at the end of reception, and causes the storage error to be stored in the storage means according to the reception frequency generated by the automatic frequency control circuit. It is characterized by the following.
  • the storage means stores the carrier error, the phase error, and the initial value according to the initial voltage value at the time of the initial startup. Also, at the time of initial startup, the control means reads out the carrier error, the phase error, and the initial value stored in the storage means, and reads the initial value based on the carrier error and the phase error. And generates the initial voltage value at the time of starting based on the corrected initial value, and outputs the generated initial voltage value to the local oscillator. Further, the control means accesses the storage means at the end of reception, and stores the carrier error and the phase error relating to the reception frequency generated by the automatic frequency control circuit in the storage means. It is characterized by
  • the storage means stores a carrier error, a phase error, a moving speed information of a reception frequency received last time, and an initial value according to an initial voltage value at the time of initial startup.
  • the control means reads out the carrier error, the phase error, the moving speed information, and the initial value stored in the storage means at the time of initial startup, and reads the carrier error, the phase error And correcting the initial value based on the moving speed information, and generating the initial voltage value at the time of starting based on the corrected initial value. And outputting the initial voltage value to the local oscillator.
  • the control unit accesses the storage unit, and stores the carrier error, the phase error, and the moving speed information regarding the reception frequency generated by the automatic frequency control circuit in the storage unit. It is characterized in that it is stored inside.
  • the storage means may include a voltage value corresponding to a carrier error of a previously received reception frequency, a voltage value corresponding to a phase error, a voltage value corresponding to moving speed information, and an initial value.
  • the control means stores a voltage value corresponding to the carrier error stored in the storage means, a voltage value corresponding to the phase error, a voltage value corresponding to the moving speed information, and The initial voltage value is read, and the initial voltage value is corrected based on the voltage value according to the carrier error, the voltage value according to the phase error, and the voltage value according to the moving speed information.
  • An initial voltage value is output to the local oscillator.
  • the control unit accesses the storage unit, and sets a voltage value according to the carrier error regarding a reception frequency generated by the automatic frequency control circuit, a voltage value according to the phase error, and the movement.
  • a voltage value according to the speed information is stored in the storage means.
  • FIG. 1 is a block diagram showing a conventional digital broadcast receiver.
  • FIG. 2 is a flowchart showing the operation of the conventional digital broadcast receiver shown in FIG.
  • FIG. 3 is a block diagram showing another conventional digital broadcast receiver.
  • FIG. 4 is a flowchart showing the operation of the conventional digital broadcast receiver shown in FIG. It is a mouth-to-mouth.
  • FIG. 5 is a block diagram showing a digital broadcast receiver according to Embodiment 1 of the present invention.
  • FIG. 6 is a flowchart showing the operation of the digital broadcast receiver shown in FIG.
  • FIG. 7 is a block diagram showing a digital broadcast receiver according to Embodiment 2 of the present invention.
  • FIG. 8 is a flowchart showing the operation of the digital broadcast receiver shown in FIG.
  • FIG. 9 is a block diagram showing a digital broadcast receiver according to Embodiment 3 of the present invention.
  • FIG. 10 is a chart showing the operation of the digital broadcast receiver shown in FIG.
  • FIG. 11 is a block diagram showing a digital broadcast receiver according to Embodiment 4 of the present invention.
  • FIG. 12 is a flowchart showing the operation of the digital broadcast receiver shown in FIG.
  • FIG. 13 is a block diagram showing a digital broadcast receiver according to Embodiment 5 of the present invention.
  • FIG. 14 is a flowchart showing the operation of the digital broadcast receiver shown in FIG.
  • FIG. 15 is an explanatory diagram showing a carrier shift operation. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 5 is a block diagram showing a digital broadcast receiver according to Embodiment 1 of the present invention, where 1 is an antenna, 2 is a front end, 3 is a frequency converter, and 4 is Intermediate frequency amplifier circuit, 5 is an analog / digital (A / D) converter, 6 is a quadrature converter, 7 is a fast Fourier converter (FFT), 8 is an automatic frequency control circuit (AFC), 9 is a memory Yes, the initial value for the control voltage value is stored.
  • a / D analog / digital
  • FFT fast Fourier converter
  • AFC automatic frequency control circuit
  • 10 is a system controller
  • 11 is a digital / analog (D / A) converter
  • 12 is a voltage-controlled crystal oscillator (VCXO)
  • 13 is a switch
  • 14 is a carrier error
  • frequency A memory for storing error information such as an error, a time error, a Doppler shift error, and a moving speed information
  • 15 is a control voltage conversion circuit
  • 16 is an initial value correction calculator.
  • FIG. 6 is a flowchart showing the operation of the digital broadcast receiver according to the first embodiment shown in FIG.
  • step ST 11 obtain the reception frequency via antenna 1, and use the front end 2, frequency converter 3, intermediate frequency amplifier 4, analog / digital ( A / D) Outputs the reception frequency to the fast Fourier transformer 7 via the converter 5 and the orthogonal transformer 6. Then, the operation until the automatic frequency control circuit 8 inputs the control data for tuning the reception frequency output from the fast Fourier transformer 7 is the same as the conventional digital data transmission shown in FIG. 1 and FIG. This is the same as in the case of a broadcast receiver.
  • step ST12 the system controller 10 checks whether or not the digital broadcast receiver has previously received the reception frequency.
  • step ST14 the system controller 10 connects the memory 9 and the control voltage conversion circuit 15 via the switching switch 13, and is stored in the memory 9 in advance.
  • the output initial value is output to the control voltage conversion circuit 15 (step ST14).
  • step ST12 if the frequency has been received at the time of initial startup such as when the power is turned on and the frequency has been received before, the processing flow proceeds to step ST13.
  • step ST 13 the system controller 10 connects the initial value correction computing unit 16 and the control voltage conversion circuit 15 via the switching switch 13, The memory 14 is accessed so that the error correction information already stored in the memory 14 can be input to the initial value correction calculator 16.
  • the initial value correction calculator 16 inputs the initial value output from the memory 9 and the error information obtained from the memory 14 and stores the error information in the memory 14 based on the error information.
  • the initial value is corrected and a new initial value is calculated (step ST13).
  • step ST15 it is checked whether or not an error has been detected by the automatic frequency control circuit 8. In this case, since the error is not detected by the automatic frequency control circuit 8 at the time of initial startup, the flow of processing proceeds to step ST16.
  • the control voltage conversion circuit 15 receives the initial value output from the memory 9 or the initial value output from the initial value correction computing unit 16 via the switching switch 13 and inputs the initial value. Convert the value to the initial voltage value. Thereafter, the initial voltage value converted into an analog value by the D / A converter 11 is output to the voltage-controlled crystal oscillator 12.
  • the voltage controlled crystal oscillator 12 oscillates the oscillation frequency based on the initial voltage value.
  • the oscillation frequency obtained by voltage-controlled crystal oscillator 12 is output to frequency converter 3 (step ST16).
  • the frequency converter 3 uses the oscillation frequency obtained from the voltage-controlled crystal oscillator 12 Then, the desired broadcast wave in the reception frequency is converted into an intermediate frequency based on the received frequency, and the reception operation is continuously performed (step ST18).
  • step ST19 it is checked whether the reception operation has been completed or not, and whether or not the power has been turned off. If the reception has not been completed or the power has not been turned off, the flow of processing is changed to step ST Return to step 5.
  • step ST15 it is checked whether or not an error has been detected by the automatic frequency control circuit 8. In this case, the time has elapsed since the initial startup, and the error has been detected by the automatic frequency control circuit 8, so that the processing flow proceeds to step ST17.
  • step ST 17 the automatic frequency control circuit 8 and the control voltage conversion circuit 15 are connected via the system controller 10 force switching switch 13, and output from the automatic frequency control circuit 8.
  • the control voltage conversion circuit 15 generates a control voltage value based on the control signal. This control voltage value is converted into an analog control voltage value by the D / A converter 11 and output to the voltage-controlled crystal oscillator 12 (step ST 17).
  • the voltage-controlled crystal oscillator 12 oscillates the oscillation frequency based on the control voltage value, outputs the oscillation frequency to the frequency converter 3, and continues the receiving operation (step ST18).
  • the system controller 10 accesses the memory 14 and executes the automatic frequency control circuit 8. Is stored in the memory 14 and the frequency reception operation ends (step ST 2
  • various error information of the previous reception frequency is stored in the memory 14, and the next time the digital broadcast receiver is initially started, the memory 14 stores the error information.
  • the initial value correction calculator 16 corrects the initial value, calculates a new initial value, and converts the control voltage.
  • Circuit 15 Power The obtained initial value is converted to an initial voltage value and supplied to the voltage-controlled crystal oscillator 12 to control the oscillation frequency of the voltage-controlled crystal oscillator 12. This has the effect of compensating for variations in the oscillation frequency of the crystal oscillator 12 and variations in the oscillation frequency due to temperature, etc., so that the digital broadcast receiver can be started quickly.
  • Embodiment 2 Embodiment 2
  • FIG. 7 is a block diagram showing a digital broadcast receiver according to Embodiment 1 of the present invention.
  • reference numeral 17 denotes memory for storing a carrier error.
  • Other components are the same as those of the digital broadcast receiver according to the first embodiment shown in FIG. 5, and therefore, the same reference numerals are used, and description thereof is omitted here.
  • FIG. 8 is a flowchart showing the operation of the digital broadcast receiver according to the second embodiment shown in FIG.
  • step ST 21 receive the frequency via antenna 1, front end 2, frequency converter 3, intermediate frequency amplifier circuit 4, AZD converter 5, quadrature converter
  • the received frequency is output to the fast Fourier transformer 7 via 6.
  • the operation until the automatic frequency control circuit 8 receives the control data for tuning the reception frequency output from the fast Fourier transformer 7 is input to the conventional digital broadcast receiver shown in FIGS. 1 and 3. Is the same as
  • system controller 10 checks whether or not the digital broadcast receiver has previously obtained the reception frequency (step ST22). That is, at the time of initial startup such as when the power is turned on, if no signal has been received before, the system controller 10 sends the memo via the switching switch 13 to the memo.
  • the controller 9 is connected to the control voltage conversion circuit 15, and an arbitrary initial value stored in the memory 9 in advance is output to the control voltage conversion circuit 15. (Step ST24).
  • step ST23 the system controller 10 connects the initial value correction calculator 16 to the control voltage conversion circuit 15 via the switching switch 13, and The memory 17 is accessed so that the stored carrier error can be input to the initial value correction calculator 16.
  • the initial value correction arithmetic unit 16 inputs the carrier error read from the memory 17 and corrects the initial value input from the memory 9 based on the carrier error, thereby obtaining a new initial value. Calculate the value (step ST23).
  • step ST25 it is checked whether or not an error has been detected by the automatic frequency control circuit 8. In this case, since the error is not detected by the automatic frequency control circuit 8 at the time of the initial startup, the process flow proceeds to step ST26.
  • step ST26 the control voltage conversion circuit 15 inputs the initial value output from the memory 9 or the initial value output from the initial value correction arithmetic unit 16 via the switching switch 13. And convert it to the initial voltage value. Thereafter, the initial voltage value converted into an analog value by the D / A converter 11 is output to the voltage-controlled crystal oscillator 12.
  • the voltage controlled crystal oscillator 12 oscillates the oscillation frequency based on the initial voltage value.
  • the oscillation frequency obtained from voltage-controlled crystal oscillator 12 is output to frequency converter 3 (step ST 26).
  • Frequency converter 3 converts the oscillation frequency obtained from voltage-controlled crystal oscillator 12
  • the desired broadcast wave within the receiving frequency is converted to the intermediate frequency based on the It is performed continuously (step ST 28).
  • step ST29 it is checked whether the reception operation has been completed or not, and whether the power has been turned off. If the reception has not been completed or the power has not been turned off, the processing flow is as follows. Return to step ST25.
  • Step ST27 Step ST25
  • step ST 27 the system controller 10 connects the automatic frequency control circuit 8 and the control voltage conversion circuit 15 via the switching switch 13, and outputs the signal from the automatic frequency control circuit 8.
  • the control voltage conversion circuit 15 generates a control voltage value based on the control signal. This control voltage value is converted into an analog control voltage value by the D / A converter 11 and output to the voltage-controlled crystal oscillator 12 (step ST27).
  • the voltage-controlled crystal oscillator 12 oscillates the oscillation frequency based on the control voltage value, outputs the oscillation frequency to the frequency converter 3, and continues the reception operation (step ST28).
  • the system controller 10 accesses the memory 17 and executes the carrier error detected by the automatic frequency control circuit 8. Is stored in the memory 17 to end the frequency receiving operation (step ST30).
  • FIG. 15 is an explanatory diagram showing the carrier shift operation.
  • the vertical axis represents the gain (Gain)
  • the horizontal axis represents the reception frequency (f).
  • the system controller 10 generates a control signal for the carry shift based on the carrier error read from the memory 17 and outputs the control signal to the audio demodulation unit (shown in the figure). Output). Accordingly, when the position of the fast Fourier transformer 7 is shifted due to the tuning shift, the audio demodulator (not shown) performs a carrier shift according to the control signal to change the data acquisition position. The operation is performed so as to obtain the optimum data acquisition position (step ST26).
  • the voltage controlled crystal oscillator 12 performs voltage control using the initial value obtained from the memory 9, and the control indicated by the dotted line in FIG. 8 is executed.
  • the carrier error of the previous reception frequency is stored in the memory 17 and the memory 17 is used at the time of the next initial startup of the digital broadcast receiver.
  • the initial value correction calculator 16 corrects the initial value and calculates a new initial value using the carrier error stored in the control voltage conversion circuit, and the control voltage conversion circuit 15 converts the obtained initial value to the initial voltage value.
  • the control voltage conversion circuit 15 converts the obtained initial value to the initial voltage value.
  • FIG. 9 is a block diagram showing a digital broadcast receiver according to Embodiment 3 of the present invention.
  • reference numeral 19 denotes a memory for storing a carrier error
  • reference numeral 20 denotes a memory for storing a phase error
  • Reference numeral 18 denotes an arithmetic unit for adding the carrier error in the memory 19 and the phase error in the memory 20.
  • the other components are the same as those of the digital broadcast receiver according to the first embodiment shown in FIG. 5, and therefore, the same reference numerals are used, and description thereof is omitted here.
  • FIG. 10 is a flowchart showing the operation of the digital broadcast receiver according to the third embodiment shown in FIG.
  • step ST31 obtain the reception frequency via antenna 1, and obtain the front end 2, frequency converter 3, intermediate frequency amplifier 4, A / D converter
  • the received frequency is output to the fast Fourier transformer 7 via the transformer 5 and the orthogonal transformer 6.
  • the operation until the automatic frequency control circuit 8 inputs the control data for tuning the reception frequency output from the fast Fourier transformer 7 is the same as that of the conventional digital broadcast receiver shown in FIGS. 1 and 3. Same as case.
  • the system controller 10 checks whether or not the digital broadcast receiver has received the frequency before (step ST32). In other words, at the time of initial startup such as when the power is turned on, if no signal has been received before, the system controller 10 sends the control voltage conversion to the memory 9 via the switch 13. The circuit 15 is connected, and an arbitrary initial value previously stored in the memory 9 is output to the control voltage conversion circuit 15 (step ST34).
  • step ST33 the system controller 10 connects the initial value correction computing unit 16 and the control voltage conversion circuit 15 via the switching switch 13, and stores the data in the memory 19.
  • the memories 19 and 20 are accessed so that the arithmetic unit 18 can input the carrier error already stored and the phase error stored in the memory 20.
  • arithmetic unit 18 adds the carrier error already stored in memory 19 and the phase error stored in memory 20.
  • the calculation result of the arithmetic unit 18 is output to the initial value correction arithmetic unit 16.
  • the initial value correction calculator 16 calculates the initial value in the memory 9, Then, the operation result of the arithmetic unit 18 is input, the initial value in the memory 9 is corrected based on the operation result, and a new initial value is calculated (step ST33). In the next step ST35, it is checked whether or not an error has been detected by the automatic frequency control circuit 8. In this case, since the error is not detected by the automatic frequency control circuit 8 at the time of the initial startup, the process flow proceeds to step ST36.
  • step ST36 the control voltage conversion circuit 15 inputs the initial value in the memory 9 or the initial value output from the initial value correction computing unit 16 via the switching switch 13, and Convert to initial voltage value. After that, the initial voltage value converted into an analog value by the D / A converter 11 is output to the voltage-controlled crystal oscillator 12.
  • the voltage controlled crystal oscillator 12 oscillates the oscillation frequency based on the initial voltage value.
  • the oscillation frequency obtained by voltage-controlled crystal oscillator 12 is output to frequency converter 3 (step ST36).
  • the frequency converter 3 converts the desired broadcast wave within the reception frequency into an intermediate frequency based on the oscillation frequency obtained from the voltage-controlled crystal oscillator 12, and continues the reception operation (step ST38).
  • step ST39 it is checked whether the reception operation has been completed or not and whether or not the power has been turned off. If the reception has not been completed or the power has not been turned off, the processing flow is as follows. Return to step ST35.
  • step ST35 the processing flow proceeds to step ST37 (step ST35).
  • step ST37 the system controller 10 connects the automatic frequency control circuit 8 and the control voltage conversion circuit 15 via the switching switch 13 and outputs the signal from the automatic frequency control circuit 8.
  • the control voltage conversion circuit 15 generates a control voltage value based on the control signal. This control voltage value is D / A conversion
  • the voltage is converted into an analog control voltage value by the device 11 and output to the voltage-controlled crystal oscillator 12 (step ST37).
  • the voltage-controlled crystal oscillator 12 oscillates the oscillation frequency based on the control voltage value, outputs the oscillation frequency to the frequency converter 3, and continues the reception operation (step ST38).
  • the system controller 10 accesses the memories 19, 20 and executes the automatic frequency control circuit.
  • the carrier error and phase error detected by step 8 are stored in the memories 19 and 20, respectively, and the frequency receiving operation is completed (step ST40).
  • the carrier error and the phase error of the previous reception frequency are stored in the memories 19 and 20, and when the digital broadcast receiver is started next time, Using the carrier error and the phase error stored in the memories 19 and 20, the initial value correction calculator 16 calculates the initial value, and the control voltage conversion circuit 15 calculates the initial value as the initial voltage value.
  • the initial value correction calculator 16 calculates the initial value
  • the control voltage conversion circuit 15 calculates the initial value as the initial voltage value.
  • FIG. 11 is a block diagram showing a digital broadcast receiver according to Embodiment 4 of the present invention.
  • 21 is a memory for storing moving speed information
  • 23 is a block diagram for storing moving speed information.
  • a Doppler shift calculator that inputs and performs Doppler shift calculation. 22 is obtained from the carrier error in memory 19, the phase error in memory 20 and the Doppler shift calculator 23.
  • An arithmetic unit for adding the obtained Doppler shift information, and 24 is a system controller.
  • the other components are the same as those of the digital broadcast receiver according to the third embodiment shown in FIG. 9, so that the same reference numerals are used, and description thereof is omitted here.
  • FIG. 12 is a flowchart showing the operation of the digital broadcast receiver according to the fourth embodiment shown in FIG.
  • step ST 4 1 obtain the reception frequency via antenna 1, and use the front end 2, frequency converter 3, intermediate frequency amplifier 4, analog / digital (A / D)
  • the received frequency is output to the fast Fourier transformer 7 via the converter 5 and the orthogonal transformer 6.
  • the operation until the automatic frequency control circuit 8 inputs the control data for tuning the reception frequency output from the high-speed Fourier converter 7 is performed by the conventional digital converter shown in FIGS. 1 and 3. It is the same as the case of the broadcast receiver.
  • the system controller 24 checks whether or not the digital broadcast receiver has received the frequency before (step ST42). In other words, at the time of initial startup such as when the power is turned on, if no signal has been received before, the system controller 24 switches the memory 9 to the control voltage converter via the switch 13. The circuit 15 is connected, and an arbitrary initial value previously stored in the memory 9 is output to the control voltage conversion circuit 15 (step ST44).
  • step ST43 the system controller 24 compares the current traveling speed information with the traveling speed information stored in the memory 21 at the time of the previous reception. Is moving, the difference information between the current moving speed information and the moving speed information in memory 21 is When the digital broadcast receiver is not currently moving, the moving speed information in the memory 21 is output to the Doppler shift calculator 23.
  • the Doppler shift calculator 23 calculates the Doppler shift amount based on the moving speed information obtained from the system controller 24 and outputs the calculated Doppler shift amount to the calculator 22. (Step ST43).
  • step ST45 the carrier error already stored in the memory 19 and the phase error stored in the memory 20 are stored in the memory 19 so that the arithmetic unit 22 can input the error. , 20 are accessed.
  • the arithmetic unit 22 adds the carrier error in the memory 19, the phase error in the memory 20, and the Doppler shift amount obtained from the Doppler shift arithmetic unit 23.
  • the system controller 24 connects the initial value correction calculator 16 and the control voltage conversion circuit 15 via the switch 13. Then, the operation result of the operation unit 22 is output to the initial value correction operation unit 16.
  • the initial value correction computing unit 16 inputs the initial value in the memory 9 and the computation result in the computing unit 22 and corrects the initial value in the memory 9 to obtain a new initial value.
  • the value is calculated (step ST45).
  • step ST46 it is checked whether or not an error has been detected by the automatic frequency control circuit 8. In this case, since the error is not detected by the automatic frequency control circuit 8 at the time of initial startup, the flow of processing proceeds to step ST47.
  • step ST47 the control voltage conversion circuit 15 converts the initial value output from the memory 9 or the initial value correction calculator 16 into the initial voltage value via the switching switch 13. Then, the initial voltage value is converted to an analog value by the D / A converter 11 and output to the voltage-controlled crystal oscillator 12.
  • the voltage controlled crystal oscillator 12 oscillates the oscillation frequency based on the initial voltage value.
  • the oscillation frequency obtained by the voltage controlled crystal oscillator 1 2 is Output to Frequency converter 3 converts the desired broadcast wave within the reception frequency into an intermediate frequency based on the oscillation frequency obtained from voltage-controlled crystal oscillator 12 and continues the reception operation (step ST 49 — 1 ).
  • step ST49-2 it is checked whether the receiving operation has been completed or not and whether or not the power has been turned off. If the receiving has not been completed or the power has not been turned off, the processing of the processing is checked. The flow returns to step ST46.
  • step ST48 step ST46
  • step ST 48 the system controller 24 connects the automatic frequency control circuit 8 and the control voltage conversion circuit 15 via the switching switch 13, and the automatic frequency control circuit 8
  • the control voltage conversion circuit 15 generates a control voltage value based on the control signal output from the controller. This control voltage value is converted into an analog control voltage value by the D / A converter 11 and output to the voltage-controlled crystal oscillator 12 (step ST48).
  • the voltage-controlled crystal oscillator 12 oscillates the oscillation frequency based on the control voltage value, outputs the oscillation frequency to the frequency converter 3, and continues the receiving operation (step ST49-1).
  • step ST49-2 if the reception is completed or the power is turned off, the system controller 24 accesses the memories 19, 20 and 21. Then, the carrier error, the phase error, and the moving speed information detected by the automatic frequency control circuit 8 are stored in the memories 19, 20, and 21 respectively, and the frequency receiving operation ends (step ST Five).
  • the carrier error, phase error, and moving speed information of the previous reception frequency are stored in memories 19, 20, and 21.
  • the initial value correction calculator 1 is used by using the carrier error, phase error, and moving speed information stored in the memories 19, 20, and 21. 6 corrects the initial value, calculates a new initial value, and converts the obtained initial value into an initial voltage value, and supplies it to the voltage control crystal oscillator 12 to control the voltage control crystal.
  • Embodiment 5 Since the oscillation frequency of the oscillator 12 is controlled, the fluctuation of the oscillation frequency of the voltage controlled crystal oscillator 12 and the variation of the oscillation frequency due to the temperature are corrected, and the Doppler shift Thus, the digital broadcast receiver can be started quickly even when the reception state changes, such as when stopped or moving, etc.
  • FIG. 13 is a block diagram showing a digital broadcast receiver according to Embodiment 5 of the present invention.
  • reference numeral 25 denotes a memory for storing a voltage value corresponding to a carrier error
  • FIG. 6 is a memory for storing a voltage value corresponding to the phase error
  • 27 is a memory for storing a voltage value corresponding to the moving speed
  • 28 is an automatic frequency control circuit (AFC)
  • 29 is a device for inputting moving speed information.
  • Doppler shift operation and calculates the voltage value based on the obtained operation result.
  • Doppler shift / voltage value converter 30 is a system controller
  • 31 is an arithmetic unit that performs addition operation.
  • Reference numeral 32 denotes a memory in which an initial value related to the control voltage value is stored.
  • the other components are the same as those of the digital broadcast receiver according to the fourth embodiment shown in FIG. 11, so the same reference numerals are used, and description thereof is omitted here.
  • FIG. 14 is a flowchart showing the operation of the digital broadcast receiver according to the fifth embodiment shown in FIG. Turn on the power of the digital broadcast receiver (step ST51), obtain the reception frequency via antenna 1, obtain front end 2, frequency converter 3, intermediate frequency amplifier 4, A / D conversion The received frequency is output to the fast Fourier transformer 7 via the transformer 5 and the orthogonal transformer 6.
  • the operation until the automatic frequency control circuit 28 inputs the control data for tuning the reception frequency output from the fast Fourier transformer 7 is the same as the conventional digital control shown in FIGS. 1 and 3. It is the same as the case of the broadcast receiver.
  • the system controller 30 checks whether or not the digital broadcast receiver has received the frequency before (step ST52). That is, at the time of initial startup such as when the power is turned on, if no signal has been received before, the system controller 30 sends the memory 32 and D / D via the switch 13. Connect A converter 11 and output any initial voltage value stored in memory 32 in advance to D / A converter 11 (step ST54) o
  • step ST53 the system controller 30 compares the current traveling speed information with the voltage value stored in the memory 27 according to the traveling speed information stored at the time of the previous reception, for example, If the digital broadcast receiver is currently moving, the current travel speed information is output to the Doppler shift operation / voltage converter 29, and if the digital broadcast receiver is not currently moving The moving speed information corresponding to the voltage value in the memory 27 is output to the Dobler shift calculation / voltage converter 29.
  • the Doppler shift operation / voltage converter 29 calculates the Doppler shift amount based on the moving speed information obtained from the system controller 30, converts the Doppler shift amount into a voltage value, and converts the amount into a voltage value. Output to 1 (step ST53).
  • step ST55 the voltage value according to the carrier error already stored in the memory 25 and the voltage value according to the phase error stored in the memory 26 are calculated by the arithmetic unit 3.
  • the system controller 30 accesses the memories 25 and 26 so that 1 can be read.
  • the arithmetic unit 31 calculates the voltage value according to the carrier error in the memory 25, the voltage value according to the phase error in the memory 26, and the Doppler shift operation / voltage value.
  • a voltage value according to the Doppler shift amount obtained from converter 29 is added to calculate an initial voltage value (step ST55).
  • step S ⁇ 56 it is checked whether or not an error has been detected by the automatic frequency control circuit 28. In this case, since the error is not detected by the automatic frequency control circuit 28 at the time of initial startup, the process flow proceeds to step S # 57.
  • step ST57 the initial voltage value in the memory 32 or the initial voltage value output from the calculator 31 is converted into an analog value by the D / / converter 11 and the voltage-controlled crystal oscillator 1 Output to 2.
  • the voltage controlled crystal oscillator 12 oscillates the oscillation frequency based on the initial voltage value.
  • the oscillation frequency obtained by the voltage controlled crystal oscillator 12 is output to the frequency converter 3.
  • Frequency converter 3 converts the desired broadcast wave within the reception frequency to an intermediate frequency based on the oscillation frequency obtained from voltage-controlled crystal oscillator 12 and continuously performs the reception operation (step ST 5). 9).
  • step ST60 it is checked whether or not the frequency reception operation has been completed and whether or not the power has been turned off. If the reception has not been completed or the power has not been turned off, the processing flow is as follows. Return to step ST56.
  • step ST58 the system controller 30 connects the automatic frequency control circuit 28 to the D / A converter 11 via the switching switch 13.
  • the control voltage value output from the automatic frequency control circuit 28 is converted into an analog control voltage value by the D / A converter 11 and output to the voltage-controlled crystal oscillator 12 ( Step ST58).
  • the voltage-controlled crystal oscillator 12 oscillates the oscillation frequency based on the control voltage value, outputs the oscillation frequency to the frequency converter 3, and continues the reception operation (step ST59).
  • the system controller 30 accesses the memories 25, 26, and 27 and obtains the capacity obtained by the automatic frequency control circuit 28. Based on the voltage value according to the rear error, the voltage value according to the phase error, and the voltage value according to the moving speed information, each is stored in the memory 25, 26, 27, and the frequency receiving operation is completed. (Step ST61).
  • the voltage value according to the carrier error of the previous reception frequency, the voltage value according to the phase error, and the voltage value according to the moving speed are stored in memory 25,
  • the voltage value corresponding to the carrier error and the voltage value corresponding to the phase error stored in the memory 25, 26, 27 are stored when the digital broadcast receiver is started.
  • the arithmetic unit 31 calculates the initial voltage value using the voltage value according to the moving speed, supplies it to the voltage-controlled crystal oscillator 12, and controls the oscillation frequency of the voltage-controlled crystal oscillator 12.
  • the digital broadcast receiver corrects the dispersion of the oscillation frequency according to a change in the reception state such as a stop, a running, or a change in the environment such as an ambient temperature, and Since the start-up time can be shortened in synchronization with the vehicle, it can be used for mobile objects such as cars, aircraft, and trains.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Circuits Of Receivers In General (AREA)

Description

明 細 デジタル放送受信機 技術分野
この発明は、 自動周波数制御回路 （A F C : A u t o ma t i c F r e q u e n c y C o n t r o l l e r ) を備えたデジタル放送受信 機に関するものである。 背景技術
第 1図は、 従来のデジタル放送受信機を示すブロ ック図であり、 図に おいて、 1 0 1はアンテナ、 1 0 2はフロン トエン ド、 1 0 3は周波数 変換器、 1 0 4は中間周波数増幅回路、 1 0 5はアナログ/デジタル （ A/D ) 変換器、 1 0 6は直交変換器、 1 0 7は高速フーリエ変換器 （ F F T ) 、 1 0 8は自動周波数制御回路 （ A F C ) 、 1 0 9はメモリで あ り初期電圧値が格納されている。 1 1 0はシステムコ ン ト ローラ、 1 1 1はデジタル/アナログ （D/A) 変換器、 1 1 2は電圧制御水晶発 振器 （V C X O) 、 1 1 3は切換えスィ ッチである。
次に、 動作について説明する。
第 2図は、 第 1図に示した従来のデジタル放送受信機の動作を示すフ ローチヤ一 トである。
アンテナ 1 0 1 を介して受信した受信周波数は、 フ ロ ン トエン ド 1 0 2を介して周波数変換器 1 0 3へ送られる。 周波数変換器 1 0 3は、 受 信周波数内の希望放送波を中間周波数に変換する。 そして、 中間周波数 増幅回路 1 0 4は、 周波数変換器 1 0 3から出力される中間周波数に変 換された希望放送波を濾波し増幅する。 その後、 A/D変換器 1 0 5で デジタル化された希望放送波は、 直交変換器 1 0 6 において直交変換さ れ高速フー リ エ変換器 1 0 7へ送られる。 高速フー リ エ変換器 1 0 7は 、 直交変換器 1 0 6から出力された信号に関して高速フーリエ変換処理 を実行し、 受信周波数の同調の為に用いる制御データや、 画像データお よび音声データ等の各種データに分離する。 例えば、 高速フーリエ変換 器 1 0 7で分離された音声デ一夕は、 音声復調部 （図示せず） へ出力さ れる。 一方、 受信周波数の同調の為に用いる制御データは、 自動周波数 制御回路 1 0 8へ出力される。
ところで、 第 2図のフ ローチャー ト に示すように、 デジタル放送受信 機のメモリ 1 0 9 内には、 任意の初期電圧値が設定される （ステップ S T 1 0 1 ) 。 高速フー リエ変換器 1 0 7から出力された受信周波数の同 調の為の制御データを自動周波数制御回路 1 0 8が受け取ると、 システ ムコン ト ローラ 1 1 0では、 受信周波数の誤差が自動周波数制御回路 1 0 8によ り既に検出されているか否かをチェ ック し （ステップ S T 1 0 2 ) 、 既に検出されているならば、 処理の流れはステップ S T 1 0 3へ 進む。
ステ ッ プ S T 1 0 3 では、 システムコ ン ト ロ一ラ 1 1 0 力 切換えス イ ッチ 1 1 3 を介して自動周波数制御回路 1 0 8 と D / A変換器 1 1 1 とを接続させる。 これによ り、 自動周波数制御回路 1 0 8力 s、 検出した 周波数誤差に基づいて制御電圧値を決定し、 決定した制御電圧値を D / A変換器 1 1 1 でアナログ値に変換して、 電圧制御水晶発振器 1 1 2へ 出力する。 そして、 処理の流れはステップ S T 1 0 5へ進み、 周波数の 受信動作を継続して行う。
一方、 ステップ S T 1 0 2のチェ ックで、 電源が O Nされた直後の場 合は、 自動周波数制御回路 1 0 8 によ り周波数誤差が検出されていない ので、 システムコン ト ローラ 1 1 0力 切換えスィ ッチ 1 1 3 を介して 、 初期電圧値を格納したメモ リ 1 0 9 と D/ A変換器 1 1 1 とを接続さ せる。 これによ り、 メモリ 1 0 9内に設定されている初期電圧値は、 D / A変換器 1 1 1 によ りアナログの電圧値に変換され、 電圧制御水晶発 振器 1 1 2へ供給される。 そして、 処理の流れはステップ S T 1 0 5へ 進む。
ステップ S T 1 0 5では、 周波数受信動作を継続して実行し、 ステツ プ S T 1 0 6では、 受信動作が終了か否かのチェックが行われる。 受信 の終了でない場合、 処理の流れはステップ S T 1 0 2へ戻り、 上記した ステップ S T 1 0 3、 ステップ S T 1 0 5、 ステップ S T 1 0 6の処理 を繰り返す。
このように、 従来のデジタル放送受信機は、 第 1図に示すような構成 を有しており、 システムコン ト ローラ 1 1 0および自動周波数制御回路 1 0 8が、 局部発振器と しての電圧制御水晶発振器 1 1 2へ供給する電 圧を制御して、 電圧制御水晶発振器 1 1 2で発振される周波数を変化さ せ、 受信周波数の同調を行っている。 そして、 電源投入時等の初期起動 時は、 予めメモリ 1 0 9内に記憶された初期電圧値 （固定値） を用いて 電圧制御水晶発振器 1 1 2の周波数発振動作を制御しており、 また、 周 波数誤差検出後は、 システムコン ト ローラ 1 1 0の制御によ り、 切換え スィ ツチ 1 1 3を自動周波数制御回路 1 0 8側へ切り換え、 自動周波数 制御回路 1 0 8から出力される制御電圧値を用いて、 電圧制御水晶発振 器 1 1 2の発振周波数の制御を行っている。
しかしながら、 第 1図に示す構成を有する従来のデジタル放送受信機 では、 メモリ 1 0 9内に格納されている初期電圧値 （固定値） を用いて 初期起動を実行するので、 電圧制御水晶発振器 1 1 2で発振される発振 周波数のばらつき等によ り、 アンテナ 1 0 1 を介して得られる信号の受 信周波数からかけ離れた周波数で立ち上がる場合があ り、 デジタル放送 受信機の起動に時間を要するという課題があった。
第 3図は、 従来の他のデジタル放送受信機を示すプロ ック図であり、 特開平 1 0— 9 8 3 5 5号に開示されているものである。 図において、 1 1 4は前回受信時における制御電圧値を格納するメモ リである。 その 他の構成要素は、 第 1 図に示した従来のデジタル放送受信機のものと同 じなので、 ここではそれらの説明を省略する。
次に、 動作について説明する。
第 4図は、 第 3図に示した従来のデジタル放送受信機の動作を示すフ 口一チャー トである。 アンテナ 1 0 1 を介して受信された受信周波数が 、 フ ロ ン トエン ド 1 0 2、 周波数変換器 1 0 3、 中間周波数増幅回路 1 0 4、 A / D変換器 1 0 5、 直交変換器 1 ◦ 6 を介して高速フーリエ変 換器 1 0 7へ送られ、 高速フーリェ変換器 1 0 7から出力された受信周 波数の同調の為に用いる制御データを自動周波数制御回路 1 0 8が入力 するまでの動作は、 第 1 図に示した従来のデジタル放送受信機の場合と 同じである。
第 3図に示す構成を有する従来のデジタル放送受信機では、 メモ リ 1 1 4内に前回の受信における周波数同調時の制御電圧値を記憶しておき 、 このメモリ 1 1 4内に格納した制御電圧値を読み出して、 再度起動を 行う。 そして、 起動から所定時間経過後、 システムコ ン ト ローラ 1 1 0 の制御の基で、 切換えスィ ッチ 1 1 3 を切換え、 自動周波数制御回路 1 0 8から出力される制御電圧値に切換え、 電圧制御水晶発振器 1 1 2の 発振周波数を可変する制御を行う。 尚、 一度も電源が投入されていない 場合、 第 1図に示した従来のデジタル放送受信機におけるメモリ 1 0 9 内に設定される初期電圧値と同様に、 メモリ 1 1 4内には、 前回受信時 の制御電圧値は存在しないので、 その代わ り に、 初期電圧値 （固定値） が格納されている。 しかしながら、 第 3図に示す構成を有する従来のデジタル放送受信機 では、 電圧制御水晶発振器 1 1 2 による発振周波数のばらつきは解消さ れるが、 デジタル放送受信機の受信状態、 例えば、 デジタル放送受信機 を設置した車両などの移動体の静止状態や走行状態等の受信状態が変化 すると、 前回の受信状態下における周波数同調時の制御電圧値を利用で きなく なり、 起動に時間を要するという課題があった。
この発明は、 上記のような課題を解決するためになされたもので、 受 信状態の変動に関係なく、 デジタル放送受信機の初期起動時間を短縮し 、 前回の受信状態と今回の受信状態とが変化した場合であっても、 迅速 に起動可能なデジタル放送受信機を得ることを目的とする。 発明の開示
この発明に係るデジタル放送受信機は、 供給される制御電圧値に基づ いて発振周波数を可変する局部発振器と、 受信周波数の同調のため、 前 記受信周波数に基づいて前記制御電圧値を生成し、 前記局部発振器へ出 力する自動周波数制御回路と、 前回に受信した受信周波数の誤差情報お よび初期起動時の初期電圧値に応じた初期値を格納する記憶手段と、 初 期起動時に、 前記記憶手段内に格納された前記誤差情報および前記初期 値を読み出し、 前記誤差情報に基づいて前記初期値を補正し、 補正した 前記初期値を基に起動時の前記初期電圧値を生成し、 生成した前記初期 電圧値を前記局部発振器へ出力し、 受信終了時に前記記憶手段にァクセ スし、 前記自動周波数制御回路で生成される受信周波数に応じた前記誤 差情報を前記記憶手段内に格納させる制御手段とを備えた事を特徴とす るものである。
この発明に係るデジタル放送受信機は、 記憶手段が、 前回受信した受 信周波数のキヤ リ ァ誤差および初期起動時の初期電圧値に応じた初期値 を格納する。 また、 制御手段が、 初期起動時に、 前記記憶手段内に格納 された前記キャ リ ア誤差および前記初期値を読み出し、 前記キャ リア誤 差に基づいて前記初期値を補正し、 補正した前記初期値を基に起動時の 前記初期電圧値を生成し、 生成した前記初期電圧値を前記局部発振器へ 出力する。 さ らに前記制御手段が、 受信終了時に、 前記記憶手段にァク セス し、 前記自動周波数制御回路で生成される受信周波数に応じた前記 キヤ リ ァ誤差を前記記憶手段内に格納させるこ とを特徴とするものであ る。
この発明に係るデジタル放送受信機は、 記憶手段が、 前回に受信した 受信周波数のキャ リア誤差、 位相誤差、 および初期起動時の初期電圧値 に応じた初期値を格納する。 また、 制御手段が、 初期起動時に、 前記記 憶手段内に格納された前記キャ リア誤差、 前記位相誤差、 および前記初 期値を読み出し、 前記キヤ リァ誤差および前記位相誤差に基づいて前記 初期値を補正し、 補正した前記初期値を基に起動時の前記初期電圧値を 生成し、 生成した前記初期電圧値を前記局部発振器へ出力する。 さ らに 前記制御手段が、 受信終了時に、 前記記憶手段にアクセス し、 前記自動 周波数制御回路で生成される受信周波数に関する前記キャ リア誤差およ び前記位相誤差を前記記憶手段内に格納させることを特徴とするもので ある。
この発明に係るデジタル放送受信機は、 記憶手段が、 前回に受信した 受信周波数のキャ リア誤差、 位相誤差、 移動速度情報、 および初期起動 時の初期電圧値に応じた初期値を格納する。 また、 制御手段が、 初期起 動時に、 前記記憶手段内に格納された前記キャ リ ア誤差、 前記位相誤差 、 前記移動速度情報、 および前記初期値を読み出し、 前記キャ リ ア誤差 、 前記位相誤差、 および前記移動速度情報に基づいて前記初期値を補正 し、 補正した前記初期値を基に起動時の前記初期電圧値を生成し、 生成 した前記初期電圧値を前記局部発振器へ出力する。 さ らに制御手段が、 受信終了時に、 前記記憶手段にアクセス し、 前記自動周波数制御回路で 生成される受信周波数に関する前記キャ リア誤差、 前記位相誤差、 およ び前記移動速度情報を前記記憶手段内に格納させることを特徴とするも のである。
この発明に係るデジタル放送受信機は、 記憶手段が、 前回に受信した 受信周波数のキャ リア誤差に応じた電圧値、 位相誤差に応じた電圧値、 および移動速度情報に応じた電圧値、 および初期起動時の初期電圧値を 格納する。 また、 制御手段が、 初期起動時に、 前記記憶手段内に格納さ れた前記キヤ リァ誤差に応じた電圧値、 前記位相誤差に応じた電圧値、 前記移動速度情報に応じた電圧値、 および前記初期電圧値を読み出し、 前記キャ リア誤差に応じた電圧値、 前記位相誤差に応じた電圧値、 前記 移動速度情報に応じた電圧値に基づいて前記初期電圧値を補正し、 得ら れた前記初期電圧値を前記局部発振器へ出力する。
さらに制御手段が、 受信終了時に、 前記記憶手段にアクセスし、 前記 自動周波数制御回路で生成される受信周波数に関する前記キャ リア誤差 に応じた電圧値、 前記位相誤差に応じた電圧値、 および前記移動速度情 報に応じた電圧値を、 前記記憶手段内に格納させることを特徴とするも のである。 図面の簡単な説明
第 1 図は、 従来のデジタル放送受信機を示すブロ ック図である。
第 2図は、 第 1 図に示した従来のデジタル放送受信機の動作を示すフ ローチヤ一 トである。
第 3図は、 従来の他のデジ夕ル放送受信機を示すプロ ック図である。 第 4図は、 第 3図に示した従来のデジタル放送受信機の動作を示すフ 口一チヤ一 トである。
第 5図は、 この発明の実施の形態 1 によるデジタル放送受信機を示す ブロ ック図である。
第 6図は、 第 5図に示したデジタル放送受信機の動作を示すフローチ ヤー トである。
第 7図は、 この発明の実施の形態 2 によるデジタル放送受信機を示す ブロ ック図である。
第 8図は、 第 7図に示したデジタル放送受信機の動作を示すフローチ ヤー トである。
第 9図は、 この発明の実施の形態 3によるデジタル放送受信機を示す ブロ ック図である。
第 1 0図は、 第 9図に示したデジタル放送受信機の動作を示すフ口一 チャー トである。
第 1 1 図は、 この発明の実施の形態 4によるデジタル放送受信機を示 すブロ ック図である。
第 1 2図は、 第 1 1 図に示したデジタル放送受信機の動作を示すフ口 一チヤ一 トである。
第 1 3図は、 この発明の実施の形態 5 によるデジタル放送受信機を示 すブロ ック図である。
第 1 4図は、 第 1 2図に示したデジタル放送受信機の動作を示すフ口 一チヤ一 トである。
第 1 5図は、 キャ リアシフ ト動作を示す説明図である。 発明を実施するための最良の形態
以下、 この発明をよ り詳細に説明するために、 この発明を実施するた めの 良の形態について、 添付の図面に従って説明する。 実施の形態 1 .
第 5図は、 この発明の実施の形態 1 によるデジタル放送受信機を示す プロ ック図であ り、 図において、 1はアンテナ、 2はフ ロ ン トエン ド、 3は周波数変換器、 4は中間周波数増幅回路、 5はアナログ /デジタル (A/D ) 変換器、 6は直交変換器、 7は高速フー リ エ変換器 （ F F T ) 、 8は自動周波数制御回路 （A F C) 、 9はメモリであ り制御電圧値 に関する初期値が格納される。 1 0はシステムコン ト ローラ、 1 1はデ ジタル/アナログ （D/A) 変換器、 1 2は電圧制御水晶発振器 （V C X O ) 、 1 3は切換えスィ ッチ、 1 4はキャ リア誤差、 周波数誤差、 時 間誤差、 ド ップラーシフ ト誤差、 移動速度情報等の各誤差情報を格納す るメモリ、 1 5は制御電圧変換回路、 1 6は初期値補正演算器である。 次に動作について説明する。
第 6図は、 第 5図に示した実施の形態 1 によるデジタル放送受信機の 動作を示すフ ローチヤ一トである。
デジタル放送受信機の電源をオンし （ステップ S T 1 1 ) 、 アンテナ 1を介して受信周波数を得て、 フ ロ ン トエン ド 2、 周波数変換器 3、 中 間周波数増幅回路 4、 アナログ/デジタル （A/D ) 変換器 5、 直交変 換器 6を介して高速フーリェ変換器 7へ受信周波数を出力する。 そして 、 高速フーリェ変換器 7から出力された受信周波数の同調の為の制御デ 一夕を自動周波数制御回路 8が入力するまでの動作は、 第 1図および第 3図に示した従来のデジ夕ル放送受信機の場合と同じである。
次に、 ステップ S T 1 2では、 システムコン ト ローラ 1 0によ り、 以 前にデジタル放送受信機が受信周波数を受信したか否かをチェ ックする
。 即ち、 電源投入時等の初期起動時において、 以前に一度も受信したこ とが無い場合、 処理の流れはステップ S T 1 4へ進む。 ステ ッ プ S T 1 4では、 システムコ ン ト ロ一ラ 1 0が、 切換えスィ ッ チ 1 3を介して、 メモリ 9 と制御電圧変換回路 1 5 とを接続させ、 予め メモリ 9内に格納されている任意の初期値を、 制御電圧変換回路 1 5へ 出力する （ステ ッ プ S T 1 4 ) 。
一方、 ステップ S T 1 2のチェ ックにおいて、 電源投入時等の初期起 動時で、 かつ、 以前に周波数を受信したこ とがある場合、 処理の流れは ステ ップ S T 1 3へ進む。 ステ ッ プ S T 1 3では、 システムコ ン ト 口一 ラ 1 0が、 切換えスィ ッチ 1 3を介して、 初期値補正演算器 1 6 と制御 電圧変換回路 1 5 とを接続させ、 また、 メモ リ 1 4内に既に格納されて いる誤差情報を初期値補正演算器 1 6が入力できるように、 メモリ 1 4 をアクセスする。 これによ り、 初期値補正演算器 1 6は、 メモ リ 9から 出力された初期値と、 メモリ 1 4から得られた誤差情報とを入力し、 こ の誤差情報を基にメモリ 1 4内の初期値を補正し、 新たな初期値を計算 する （ステップ S T 1 3 ) 。
次のステップ S T 1 5では、 自動周波数制御回路 8によ り誤差が検出 されているか否かをチェックする。 この場合、 初期起動時であ り、 自動 周波数制御回路 8によ り誤差が検出されていないので、 処理の流れはス テツプ S T 1 6へ進む。
制御電圧変換回路 1 5は、 切換えスィ ッチ 1 3を介して、 メモ リ 9か ら出力された初期値、 あるいは、 初期値補正演算器 1 6から出力された 初期値を入力し、 この初期値を初期電圧値に変換する。 その後、 D/A 変換器 1 1 によ りアナ口グ値に変換された初期電圧値は、 電圧制御水晶 発振器 1 2へ出力される。 電圧制御水晶発振器 1 2は、 初期電圧値を基 に発振周波数を発振する。 電圧制御水晶発振器 1 2によ り得られた発振 周波数は、 周波数変換器 3へ出力される （ステップ S T 1 6 ) 。
周波数変換器 3は、 電圧制御水晶発お 器 1 2から得られた発振周波数 を基に、 受信周波数内の希望放送波を中間周波数に変換し、 受信動作を 継続して行う （ステップ S T 1 8 ) 。
その後、 受信動作が終了か否か、 電源がオフされたか否かをチェック し （ステップ S T 1 9 ) 、 受信が終了していない場合や電源がオフされ ていない場合は、 処理の流れはステップ S T 1 5へ戻る。
ステップ S T 1 5では、 自動周波数制御回路 8によ り誤差が検出され ているか否かをチェックする。 この場合、 初期起動時から時間が経過し ており、 自動周波数制御回路 8 によ り誤差が検出されているので、 処理 の流れはステップ S T 1 7へ進む。
ステップ S T 1 7では、 システムコン ト ローラ 1 0力 切換えスイ ツ チ 1 3 を介して、 自動周波数制御回路 8 と制御電圧変換回路 1 5 とを接 続させ、 自動周波数制御回路 8から出力される制御信号を基に制御電圧 変換回路 1 5が制御電圧値を生成する。 この制御電圧値は、 D / A変換 器 1 1 によ りアナ口グの制御電圧値に変換され、 電圧制御水晶発振器 1 2へ出力される （ステップ S T 1 7 ) 。
電圧制御水晶発振器 1 2では、 制御電圧値を基に発振周波数を発振し 、 周波数変換器 3へ出力し受信動作を継続する （ステップ S T 1 8 ) 。 次に、 ステップ S T 1 9 におけるチヱ ックの結果、 受信が終了した場 合や電源がオフされた場合は、 システムコン ト ローラ 1 0は、 メモ リ 1 4をアクセスし、 自動周波数制御回路 8 によ り検出された誤差情報をメ モリ 1 4内に格納させ、 周波数の受信動作が終了する （ステップ S T 2
0 ) o
以上のように、 この実施の形態 1 によれば、 以前の受信周波数の各種 の誤差情報をメモリ 1 4内に格納してお り、 次回のデジタル放送受信機 の初期起動時には、 メモリ 1 4内に格納した誤差情報を用いて、 初期値 補正演算器 1 6が初期値を補正し新たな初期値を計算し、 制御電圧変換 回路 1 5力 得られた初期値を初期電圧値に変換して、 電圧制御水晶発 振器 1 2へ供給し、 電圧制御水晶発振器 1 2の発振周波数を制御するよ うに構成したので、 電圧制御水晶発振器 1 2の発振周波数のばらつき、 温度による発振周波数のばらつき等を補正し、 デジ夕ル放送受信機の起 動を早く行う ことができる という効果がある。 実施の形態 2 .
第 7図は、 この発明の実施の形態 1 によるデジタル放送受信機を示す ブロック図であ り、 図において、 1 7はキャ リ ア誤差を格納するメモ リ である。 その他の構成要素は、 第 5図に示した実施の形態 1のデジタル 放送受信機のものと同じなので、 同一の参照符号を使用し、 ここではそ れらの説明を省略する。
次に動作について説明する。
第 8図は、 第 7図に示した実施の形態 2 によるデジタル放送受信機の 動作を示すフ口一チヤ一 トである。
デジタル放送受信機の電源をオンし （ステップ S T 2 1 ) 、 アンテナ 1 を介して周波数を受信し、 フロン トエン ド 2、 周波数変換器 3、 中間 周波数増幅回路 4、 A Z D変換器 5、 直交変換器 6 を介して高速フーリ ェ変換器 7へ受信周波数を出力する。 高速フーリェ変換器 7から出力さ れた受信周波数の同調の為の制御データを自動周波数制御回路 8が入力 するまでの動作は、 第 1 図および第 3図に示した従来のデジタル放送受 信機の場合と同じである。
次に、 システムコン ト ロ一ラ 1 0は、 以前にデジタル放送受信機が受 信周波数を得たか否かをチェ ックする （ステップ S T 2 2 ) 。 即ち、 電 源投入時等の初期起動時において、 以前に一度も受信したこ とが無い場 合、 システムコン ト ローラ 1 0は、 切換えスィ ッチ 1 3 を介して、 メモ リ 9 と制御電圧変換回路 1 5 とを接続させ、 予めメモリ 9 内に格納され ている任意の初期値を、 制御電圧変換回路 1 5へ出力する。 （ステップ S T 2 4 ) 。
一方、 電源投入時等の初期起動時で、 かつ、 以前に受信周波数を得た ことがある場合、 処理の流れはステヅプ S T 2 3へ進む。 ステップ S T 2 3では、 システムコン ト ローラ 1 0が、 切換えスイ ッチ 1 3 を介して 初期値補正演算器 1 6 と制御電圧変換回路 1 5 とを接続させ、 また、 メ モリ 1 7内に格納されているキヤ リ ァ誤差を初期値補正演算器 1 6が入 力できるように、 メモリ 1 7をアクセスする。 これによ り、 初期値補正 演算器 1 6は、 メモリ 1 7から読み出したキャ リア誤差を入力し、 キヤ リア誤差を基にして、 メモリ 9から入力した初期値を補正し、 新たな初 期値を計算する （ステ ッ プ S T 2 3 ) 。
次のステップ S T 2 5では、 自動周波数制御回路 8によ り誤差が検出 されているか否かをチェックする。 この場合、 初期起動時であ り 自動周 波数制御回路 8 によ り誤差が検出されていないので、 処理の流れはステ ップ S T 2 6へ進む。
ステ ッ プ S T 2 6では、 制御電圧変換回路 1 5が、 切換えスィ ツチ 1 3を介して、 メモリ 9から出力された初期値、 あるいは初期値補正演算 器 1 6から出力された初期値を入力し、 初期電圧値に変換する。 その後 、 D / A変換器 1 1 によ りアナログ値に変換された初期電圧値は、 電圧 制御水晶発振器 1 2へ出力される。 電圧制御水晶発振器 1 2は、 初期電 圧値を基に発振周波数を発振する。 電圧制御水晶発振器 1 2 によ り得ら れた発振周波数は、 周波数変換器 3へ出力される （ステップ S T 2 6 ) 周波数変換器 3は、 電圧制御水晶発振器 1 2から得られた発振周波数 を基に、 受信周波数内の希望放送波を中間周波数に変換し、 受信動作を 継続して行う （ステップ S T 2 8 ) 。
その後、 受信動作が終了か否か、 電源がオフされたか否かをチェ ック し （ステヅプ S T 2 9 ) 、 受信が終了していない場合や電源がオフされ ていない場合は、 処理の流れはステップ S T 2 5へ戻る。
この場合、 初期起動時から時間が経過しており、 自動周波数制御回路 8によ り誤差が検出されているので、 処理の流れはステップ S T 2 7へ 進む （ステップ S T 2 5 ) o
ステップ S T 2 7では、 システムコン ト ローラ 1 0が、 切換えスィ ヅ チ 1 3を介して、 自動周波数制御回路 8 と制御電圧変換回路 1 5 とを接 続させ、 自動周波数制御回路 8から出力される制御信号を基に制御電圧 変換回路 1 5が制御電圧値を生成する。 この制御電圧値は、 D/A変換 器 1 1 によ りアナ口グの制御電圧値に変換され、 電圧制御水晶発振器 1 2へ出力される （ステップ S T 2 7 ) 。
電圧制御水晶発振器 1 2では、 制御電圧値を基に発振周波数を発振し 、 周波数変換器 3へ出力し、 受信動作を継続する （ステ ッ プ S T 2 8 ) 次に、 ステップ S T 2 9 におけるチェ ックの結果、 受信が終了した場 合や電源がオフされた場合は、 システムコン ト ローラ 1 0は、 メモ リ 1 7をアクセス し、 自動周波数制御回路 8によ り検出されたキャ リア誤差 をメモリ 1 7内に格納させ、 周波数の受信動作を終了する （ステップ S T 3 0 ) 。
なお、 キャ リ ア誤差はキャ リアシフ ト動作による補正も可能である。 第 1 5図は、 キャ リアシフ ト動作を示す説明図であ り、 図において、 縦 軸は利得 （ G a i n ) 、 横軸は受信周波数 （ f ) である。
システムコン ト ロ一ラ 1 0は、 メモ リ 1 7から読み出したキャ リ ア誤 差を基に、 キャ リ アシフ トの為の制御信号を生成し、 音声復調部 （図示 せず） へ出力する。 これによ り、 同調ずれによ り高速フーリエ変換器 7 の位置ずれが発生した場合、 データ取得位置を変更するため、 制御信号 に従って、 音声復調部 （図示せず） では、 キャ リアシフ トを行い最適な デ一夕取得位置を得るよう に動作する （ステップ S T 2 6 ) 。
この場合、 電圧制御水晶発振器 1 2は、 メモ リ 9 よ り得られた初期値 を用いて電圧制御が行われるこ ととなり、 図 8において点線で示される 制御が実行される。
以上説明したように、 実施の形態 2 によれば、 以前の受信周波数のキ ャ リ ア誤差をメモリ 1 7内に格納しておき、 次回のデジタル放送受信機 の初期起動時には、 メモ リ 1 7内に格納したキャ リア誤差を用いて、 初 期値補正演算器 1 6が初期値を補正し新たな初期値を計算し、 制御電圧 変換回路 1 5が、 得られた初期値を初期電圧値に変換して、 電圧制御水 晶発振器 1 2へ供給し、 電圧制御水晶発振器 1 2の発振周波数を制御す るように構成したので、 電圧制御水晶発振器 1 2の発振周波数のばらつ き、 温度による発振周波数のばらつき等を補正して、 デジタル放送受信 機の起動を早く行う ことができるという効果がある。 実施の形態 3 .
第 9図は、 この発明の実施の形態 3によるデジタル放送受信機を示す ブロ ック図であり、 図において、 1 9はキヤ リァ誤差を格納するメモ リ 、 2 0は位相誤差を格納するメモ リ、 1 8はメモリ 1 9 内のキャ リア誤 差およびメモリ 2 0内の位相誤差を加算する演算器である。 その他の構 成要素は、 第 5図に示した実施の形態 1のデジタル放送受信機のものと 同じなので、 同一の参照符号を使用 し、 ここではそれらの説明を省略す る。
次に動作について説明する。 第 1 0図は、 第 9図に示した実施の形態 3 によるデジ夕ル放送受信機 の動作を示すフローチヤ一トである。
デジタル放送受信機の電源をオンし （ステップ S T 3 1 ) 、 アンテナ 1 を介して受信周波数を得て、 フ ロ ン トエン ド 2、 周波数変換器 3、 中 間周波数増幅回路 4、 A / D変換器 5、 直交変換器 6 を介して高速フー リエ変換器 7へ受信周波数を出力する。 高速フーリェ変換器 7から出力 された受信周波数の同調の為の制御データを自動周波数制御回路 8が入 力するまでの動作は、 第 1 図および第 3図に示した従来のデジタル放送 受信機の場合と同じである。
次に、 システムコン トローラ 1 0は、 以前にデジタル放送受信機が周 波数を受信したか否かをチヱックする （ステップ S T 3 2 ) 。 即ち、 電 源投入時等の初期起動時において、 以前に一度も受信したことが無い場 合、 システムコン ト ローラ 1 0は、 切換えスィ ッチ 1 3 を介して、 メモ リ 9 と制御電圧変換回路 1 5 とを接続させ、 予めメモ リ 9 内に格納され ている任意の初期値を、 制御電圧変換回路 1 5へ出力する （ステップ S T 3 4 ) 。
一方、 電源投入時等の初期起動時で、 かつ、 以前に周波数を受信した ことがある場合、 処理の流れはステップ S T 3 3へ進む。 ステップ S T 3 3では、 システムコン ト ローラ 1 0が、 切換えスィ ッチ 1 3を介して 初期値補正演算器 1 6 と制御電圧変換回路 1 5 とを接続させ、 また、 メ モリ 1 9内に既に格納されているキャ リア誤差およびメモ リ 2 0内に格 納されている位相誤差を、 演算器 1 8が入力できるよう に、 メモリ 1 9 ， 2 0 をアクセスする。 これによ り、 演算器 1 8は、 メモ リ 1 9内に既 に格納されているキヤ リア誤差およびメモリ 2 0内に格納されている位 相誤差を加算する。 演算器 1 8の演算結果は、 初期値補正演算器 1 6へ 出力される。 そ して、 初期値補正演算器 1 6は、 メモ リ 9 内の初期値、 および演算器 1 8での演算結果を入力し、 この演算結果を基にメモ リ 9 内の初期値を補正し、 新たな初期値を計算する （ステップ S T 3 3 ) 。 次のステップ S T 3 5では、 自動周波数制御回路 8 によ り誤差が検出 されているか否かをチェックする。 この場合、 初期起動時であ り、 自動 周波数制御回路 8 によ り誤差が検出されていないので、 処理の流れはス テツプ S T 3 6へ進む。
ステップ S T 3 6では、 制御電圧変換回路 1 5が、 切換えスィ ッチ 1 3を介して、 メモ リ 9内の初期値、 あるいは初期値補正演算器 1 6 から 出力された初期値を入力し、 初期電圧値に変換する。 その後、 D / A変 換器 1 1 によ りアナログ値に変換された初期電圧値は、 電圧制御水晶発 振器 1 2へ出力される。 電圧制御水晶発振器 1 2は、 初期電圧値を基に 発振周波数を発振する。 電圧制御水晶発振器 1 2 によ り得られた発振周 波数は、 周波数変換器 3へ出力される （ステップ S T 3 6 ) 。
周波数変換器 3は、 電圧制御水晶発振器 1 2から得られた発振周波数 を基に、 受信周波数内の希望放送波を中間周波数に変換し、 受信動作を 継続して行う （ステップ S T 3 8 ) 。
その後、 受信動作が終了か否か、 電源がオフされたか否かをチェ ック し （ステップ S T 3 9 ) 、 受信が終了していない場合や電源がオフされ ていない場合は、 処理の流れはステップ S T 3 5へ戻る。
この場合、 初期起動時から時間が経過しており、 自動周波数制御回路 8によ り誤差が検出されているので、 処理の流れはステップ S T 3 7へ 進む （ステップ S T 3 5 ) 。
ステップ S T 3 7では、 システムコン ト ローラ 1 0が、 切換えスイ ツ チ 1 3 を介して、 自動周波数制御回路 8 と制御電圧変換回路 1 5 とを接 続させ、 自動周波数制御回路 8から出力される制御信号を基に制御電圧 変換回路 1 5 が制御電圧値を生成する。 この制御電圧値は、 D / A変換 器 1 1 によ りアナログの制御電圧値に変換され、 電圧制御水晶発振器 1 2へ出力される （ステ ッ プ S T 3 7 ) 。
電圧制御水晶発振器 1 2では、 制御電圧値を基に発振周波数を発振し 、 周波数変換器 3へ出力し受信動作を継続する （ステップ S T 3 8 ) 。 次に、 ステップ S T 3 9 におけるチェックの結果、 受信が終了した場 合や電源がオフされた場合は、 システムコン ト ローラ 1 0は、 メモ リ 1 9， 2 0 をアクセス し、 自動周波数制御回路 8によ り検出されたキヤ リ ァ誤差や、 位相誤差をメモリ 1 9 , 2 0内にそれそれ格納させ、 周波数 の受信動作を終了する （ステ ッ プ S T 4 0 ) 。
以上説明したように、 実施の形態 3 によれば、 以前の受信周波数のキ ャ リア誤差、 位相誤差をメモリ 1 9 , 2 0内に格納しており、 次回のデ ジタル放送受信機の起動時には、 メモリ 1 9， 2 0内に格納したキヤ リ ァ誤差、 位相誤差を用いて、 初期値補正演算器 1 6が初期値を計算し、 制御電圧変換回路 1 5が、 初期値を初期電圧値に変換して、 電圧制御水 晶発振器 1 2へ供給し、 電圧制御水晶発振器 1 2の発振周波数を制御す るように構成したので、 電圧制御水晶発振器 1 2の発振周波数のばらつ き、 温度による発振周波数のばらつき等を補正し、 デジタル放送受信機 の起動を早く行う ことができるという効果がある。 実施の形態 4 .
第 1 1 図は、 この発明の実施の形態 4 によるデジタル放送受信機を示 すブロ ック図であり、 図において、 2 1 は移動速度情報を格納するメモ リ、 2 3は移動速度情報を入力し、 ドップラーシフ ト演算を行う ド ッブ ラーシフ ト演算器、 2 2はメモ リ 1 9内のキャ リア誤差と、 メモ リ 2 0 内の位相誤差と、 ド ップラーシフ ト演算器 2 3から得られる ド ップラー シフ ト情報とを加算する演算器、 2 4はシステムコン ト ローラである。 その他の構成要素は、 第 9図に示した実施の形態 3のデジタル放送受信 機のものと同じなので、 同一の参照符号を使用し、 ここではそれらの説 明を省略する。
次に動作について説明する。
第 1 2図は、 第 1 1 図に示した実施の形態 4によるデジタル放送受信 機の動作を示すフローチヤ一 トである。
デジタル放送受信機の電源をオンし （ステップ S T 4 1 ) 、 アンテナ 1 を介して受信周波数を得て、 フ ロ ン トエン ド 2、 周波数変換器 3、 中 間周波数増幅回路 4、 アナロ グ/デジタル （A / D ) 変換器 5、 直交変 換器 6 を介して高速フーリエ変換器 7へ受信周波数を出力する。 高速フ —リエ変換器 7から出力された受信周波数の同調の為の制御デ一夕を自 動周波数制御回路 8が入力するまでの動作は、 第 1 図および第 3図に示 した従来のデジタル放送受信機の場合と同じである。
次に、 システムコン ト ローラ 2 4は、 以前にデジタル放送受信機が周 波数を受信したか否かをチェックする （ステップ S T 4 2 ) 。 即ち、 電 源投入時等の初期起動時において、 以前に一度も受信したこ とが無い場 合、 システムコン トローラ 2 4は、 切換えスィ ッチ 1 3 を介して、 メモ リ 9 と制御電圧変換回路 1 5 とを接続させ、 予めメモリ 9内に格納され ている任意の初期値を、 制御電圧変換回路 1 5へ出力する （ステ ッ プ S T 4 4 ) 。
一方、 電源投入時等の初期起動時で、 かつ、 以前に周波数を受信した ことがある場合、 処理の流れはステップ S T 4 3へ進む。 ステップ S T 4 3では、 システムコン トローラ 2 4力 現在の移動速度情報と、 メモ リ 2 1 内に格納されている前回受信時に格納した移動速度情報とを比較 し、 例えば、 現在、 デジタル放送受信機が移動している場合、 現在の移 動速度情報とメ モ リ 2 1 内の移動速度情報の差分情報を ド ッ プラーシフ ト演算器 2 3へ出力し、 また、 現在、 デジタル放送受信機が移動してい ない場合、 メモリ 2 1 内の移動速度情報を ド ップラーシフ ト演算器 2 3 へ出力する。 ドップラーシフ ト演算器 2 3は、 システムコン トローラ 2 4から得られた移動速度情報を基に、 ド ップラーシフ ト量を計算し、 演 算器 2 2へ出力する。 （ステップ S T 4 3 ) 。
次に、 ステップ S T 4 5では、 メモリ 1 9 内に既に格納されているキ ャ リア誤差およびメモリ 2 0内に格納されている位相誤差を、 演算器 2 2が入力できるよう にメモ リ 1 9， 2 0 をアクセスする。 これによ り、 演算器 2 2は、 メモ リ 1 9内のキャ リア誤差、 メモ リ 2 0内の位相誤差 、 ドップラーシフ ト演算器 2 3から得られる ド ップラーシフ ト量を加算 する。 また、 システムコン トローラ 2 4は、 切換えスィ ッチ 1 3を介し て初期値補正演算器 1 6 と制御電圧変換回路 1 5 とを接続させる。 そ し て、 演算器 2 2の演算結果は、 初期値補正演算器 1 6へ出力される。 こ れによ り、 初期値補正演算器 1 6は、 メモリ 9 内の初期値、 および演算 器 2 2での演算結果を入力し、 メモ リ 9 内の初期値を補正し、 新たな初 期値を計算する （ステップ S T 4 5 ) 。
次のステップ S T 4 6では、 自動周波数制御回路 8 によ り誤差が検出 されているか否かをチェ ックする。 この場合、 初期起動時であ り、 自動 周波数制御回路 8 によ り誤差が検出されていないので、 処理の流れはス テツプ S T 4 7へ進む。
ステップ S T 4 7では、 制御電圧変換回路 1 5が、 切換えスィ ッチ 1 3を介して、 メモ リ 9 あるいは初期値補正演算器 1 6 から出力された初 期値を初期電圧値に変換する。 そして、 D / A変換器 1 1 によ り初期電 圧値はアナログ値に変換され、 電圧制御水晶発振器 1 2へ出力される。 電圧制御水晶発振器 1 2 は、 初期電圧値を基に発振周波数を発振する。 電圧制御水晶発振器 1 2 によ り得られた発振周波数は、 周波数変換器 3 へ出力される。 周波数変換器 3は、 電圧制御水晶発振器 1 2から得られ た発振周波数を基に、 受信周波数内の希望放送波を中間周波数に変換し 、 受信動作を継続して行う （ステップ S T 4 9 — 1 ) 。
その後、 受信動作が終了か否か、 電源がオフされたか否かをチェ ック し （ステップ S T 4 9— 2 ) 、 受信が終了していない場合や電源がオフ されていない場合は、 処理の流れはステップ S T 4 6へ戻る。
この場合、 初期起動時から時間が経過してお り、 自動周波数制御回路 8によ り誤差が検出されているので、 処理の流れはステップ S T 4 8へ 進む （ステ ッ プ S T 4 6 ) 。
ステ ッ プ S T 4 8では、 システムコ ン ト ローラ 2 4が、 切換えスイ ツ チ 1 3を介して、 自動周波数制御回路 8 と制御電圧変換回路 1 5 とを接 続させ、 自動周波数制御回路 8から出力される制御信号を基に、 制御電 圧変換回路 1 5が制御電圧値を生成する。 この制御電圧値は、 D/A変 換器 1 1 によ りアナログの制御電圧値に変換され、 電圧制御水晶発振器 1 2へ出力される （ステップ S T 4 8 ) 。
電圧制御水晶発振器 1 2では、 制御電圧値を基に発振周波数を発振し 、 周波数変換器 3へ出力し、 受信動作を継続する （ステップ S T 4 9 - 1 ) 。
次に、 ステップ S T 4 9— 2におけるチェックの結果、 受信が終了し た場合や電源がオフされた場合は、 システムコン ト ローラ 2 4は、 メモ リ 1 9， 2 0， 2 1 をアクセス し、 自動周波数制御回路 8によ り検出さ れたキャ リア誤差、 位相誤差、 移動速度情報をメモリ 1 9， 2 0， 2 1 内にそれそれ格納させ、 周波数の受信動作を終了する （ステップ S T 5
0 )
以上説明したように、 実施の形態 4によれば、 以前の受信周波数のキ ャ リァ誤差、 位相誤差、 移動速度情報をメモ リ 1 9 , 2 0， 2 1内に格 納しており、 次回のデジタル放送受信機の起動時には、 メモ リ 1 9， 2 0 , 2 1 内に格納したキャ リ ア誤差、 位相誤差、 移動速度情報を用いて 、 初期値補正演算器 1 6が初期値を補正し新たな初期値を計算し、 制御 電圧変換回路 1 5力 得られた初期値を初期電圧値に変換して、 電圧制 御水晶発振器 1 2へ供給し、 電圧制御水晶発振器 1 2の発振周波数を制 御するよう に構成したので、 電圧制御水晶発振器 1 2 の発振周波数のば らつき、 温度による発振周波数のばらつき等を補正し、 さ らに、 ドッブ ラ一シフ トによる受信周波数の変化量を補正するこ とができ、 停止中あ るいは移動中等の受信状態が変化した場合においても、 デジタル放送受 信機の起動を早く行う ことができる という効果がある。 実施の形態 5 .
第 1 3図は、 この発明の実施の形態 5 によるデジタル放送受信機を示 すブロ ック図であり、 図において、 2 5はキャ リ ア誤差に応じた電圧値 を格納するメモ リ、 2 6は位相誤差に応じた電圧値を格納するメモリ、 2 7は移動速度に応じた電圧値を格納するメモリ、 2 8は自動周波数制 御回路 （A F C ) 、 2 9は移動速度情報を入力し、 ド ップラーシフ ト演 算を行い、 得られた演算結果を基に電圧値を計算する ド ップラーシフ ト 演算/電圧値変換器、 3 0はシステムコン ト ローラ、 3 1 は加算演算を 実行する演算器、 3 2は制御電圧値に関する初期値が格納されるメモ リ である。 その他の構成要素は、 第 1 1図に示した実施の形態 4のデジ夕 ル放送受信機のものと同じなので、 同一の参照符号を使用し、 ここでは それらの説明を省略する。
次に動作について説明する。
第 1 4図は、 第 1 3図に示した実施の形態 5 によるデジタル放送受信 機の動作を示すフローチャー トである。 デジタル放送受信機の電源をオン し （ステップ S T 5 1 ) 、 アンテナ 1 を介して受信周波数を得て、 フ ロ ン トエン ド 2、 周波数変換器 3、 中 間周波数増幅回路 4、 A / D変換器 5、 直交変換器 6 を介して高速フー リエ変換器 7へ受信周波数を出力する。
高速フー リ エ変換器 7から出力された受信周波数の同調の為の制御デ —夕を自動周波数制御回路 2 8が入力するまでの動作は、 第 1図および 第 3図に示した従来のデジタル放送受信機の場合と同じである。
次に、 システムコン トローラ 3 0は、 以前にデジタル放送受信機が周 波数を受信したか否かをチェックする （ステップ S T 5 2 ) 。 即ち、 電 源投入時等の初期起動時において、 以前に一度も受信したことが無い場 合、 システムコン ト ローラ 3 0は、 切換えスィ ッチ 1 3 を介して、 メモ リ 3 2 と D / A変換器 1 1 とを接続させ、 予めメモリ 3 2 内に格納され ている任意の初期電圧値を、 D / A変換器 1 1へ出力する （ステップ S T 5 4 ) o
一方、 電源投入時等の初期起動時で、 かつ、 以前に周波数を受信した ことがある場合、 処理の流れはステップ S T 5 3へ進む。 ステップ S T 5 3では、 システムコン トローラ 3 0が、 現在の移動速度情報と、 メモ リ 2 7内に格納されている前回受信時に格納した移動速度情報に応じた 電圧値とを比較し、 例えば、 現在、 デジタル放送受信機が移動している 場合、 現在の移動速度情報を ド ッブラ一シフ ト演算/電圧値変換器 2 9 へ出力し、 また、 現在、 デジタル放送受信機が移動していない場合、 メ モリ 2 7内の電圧値に応じた移動速度情報を ドッブラ一シフ ト演算/電 圧値変換器 2 9へ出力する。
ド ッ プラーシフ 卜演算 /電圧値変換器 2 9 は、 システムコ ン ト ローラ 3 0から得られた移動速度情報を基に、 ド ッ プラーシフ ト量を演算し、 電圧値に変換して演算器 3 1へ出力する （ステップ S T 5 3 ) 。 次に、 ステップ S T 5 5では、 メモリ 2 5 内に既に格納されているキ ャ リァ誤差に応じた電圧値、 メモリ 2 6 内に格納されている位相誤差に 応じた電圧値を、 演算器 3 1 が読み出せるように、 システムコン ト口一 ラ 3 0がメモリ 2 5 , 2 6 をアクセスする。 これによ り、 演算器 3 1 は 、 メモリ 2 5内のキャ リ ア誤差に応じた電圧値、 メモ リ 2 6内の位相誤 差に応じた電圧値、 ド ップラ一シフ ト演算/電圧値変換器 2 9から得ら れる ドップラーシフ ト量に応じた電圧値とを加算し、 初期電圧値を計算 する （ステップ S T 5 5 ) 。
次のステップ S Τ 5 6では、 自動周波数制御回路 2 8 によ り誤差が検 出されているか否かをチェックする。 この場合、 初期起動時であ り、 自 動周波数制御回路 2 8 によ り誤差が検出されていないので、 処理の流れ はステップ S Τ 5 7へ進む。
ステップ S T 5 7では、 メモリ 3 2内の初期電圧値、 あるいは演算器 3 1 から出力された初期電圧値が、 D / Α変換器 1 1 によ りアナログ値 に変換され、 電圧制御水晶発振器 1 2へ出力される。
電圧制御水晶発振器 1 2は、 初期電圧値を基に発振周波数を発振する 。 電圧制御水晶発振器 1 2 によ り得られた発振周波数は、 周波数変換器 3へ出力される。 周波数変換器 3は、 電圧制御水晶発振器 1 2から得ら れた発振周波数を基に、 受信周波数内の希望放送波を中間周波数に変換 し、 受信動作を継続して行う （ステ ッ プ S T 5 9 ) 。
その後、 周波数の受信動作が終了か否か、 電源がオフされたか否かを チェック し （ステップ S T 6 0 ) 、 受信が終了していない場合や電源が オフされていない場合は、 処理の流れはステップ S T 5 6へ戻る。
この場合、 初期起動時から時間が経過しており、 自動周波数制御回路 2 8によ り誤差が検出されているので、 処理の流れはステヅプ S T 5 8 へ進む （ステッ プ S T 5 6 ) 。 ステップ S T 5 8では、 システムコン ト ローラ 3 0が、 切換えスイ ツ チ 1 3 を介して、 自動周波数制御回路 2 8 と D / A変換器 1 1 とを接続 させる。 これによ り、 自動周波数制御回路 2 8から出力される制御電圧 値は、 D / A変換器 1 1 によ りアナログの制御電圧値に変換され、 電圧 制御水晶発振器 1 2へ出力される （ステップ S T 5 8 ) 。
電圧制御水晶発振器 1 2では、 制御電圧値を基に発振周波数を発振し 、 周波数変換器 3へ出力し、 受信動作を継続する （ステップ S T 5 9 ) 次に、 ステップ S T 6 0 におけるチェックの結果、 受信が終了した場 合や電源がオフされた場合は、 システムコン トローラ 3 0は、 メモ リ 2 5， 2 6， 2 7をアクセスし、 自動周波数制御回路 2 8 によ り得られた キャ リア誤差に応じた電圧値、 位相誤差に応じた電圧値、 移動速度情報 に応じた電圧値を基に、 メモリ 2 5， 2 6 , 2 7内にそれそれ格納させ 、 周波数の受信動作を終了する （ステップ S T 6 1 ) 。
以上説明したように、 実施の形態 5 によれば、 以前の受信周波数のキ ャ リア誤差に応じた電圧値、 位相誤差に応じた電圧値、 移動速度に応じ た電圧値をメモ リ 2 5， 2 6 , 2 7 内に格納しており、 デジタル放送受 信機の起動時には、 メモリ 2 5， 2 6 , 2 7内に格納したキャ リア誤差 に応じた電圧値、 位相誤差に応じた電圧値、 移動速度に応じた電圧値を 用いて、 演算器 3 1 が初期電圧値を計算し、 電圧制御水晶発振器 1 2へ 供給して、 電圧制御水晶発振器 1 2の発振周波数を制御するように構成 したので、 電圧制御水晶発振器 1 2の発振周波数のばらつき、 温度によ る発振周波数のばらつき等を補正し、 さらに、 ドッブラーシフ トによる 受信周波数の変化量を補正するこ とができ、 停止中あるいは移動中等の 受信状態が変化した場合においても、 デジ夕ル放送受信機の起動を早く 行う こ とができるという効果がある。 産業上の利用可能性
以上のように、 この発明に係るデジタル放送受信機は、 停止中や走行 中、 あるいは周囲温度等の環境の変化等の受信状態の変化に応じて、 発 振周波数のばらつきを補正し、 希望周波数に同調して起動時間を短縮す るこ とができるので、 自動車、 航空機、 あるいは列車等の移動体に利用 可能である。

Claims

請 求 の 範 囲
1 . 供給される制御電圧値に基づいて発振周波数を可変する局部発振器 と、
受信周波数の同調のため、 前記受信周波数に基づいて前記制御電圧値 を生成し、 前記局部発振器へ出力する自動周波数制御回路と、
前回に受信した受信周波数の誤差情報および初期起動時の初期電圧値 に応じた初期値を格納する記憶手段と、
初期起動時に、 前記記憶手段内に格納された前記誤差情報および前記 初期値を読み出し、 前記誤差情報に基づいて前記初期値を補正し、 補正 した前記初期値を基に起動時の前記初期電圧値を生成し、 生成した前記 初期電圧値を前記局部発振器へ出力し、 受信終了時に、 前記記憶手段に アクセスし、 前記自動周波数制御回路で生成される受信周波数に応じた 前記誤差情報を前記記憶手段内に格納させる制御手段と、
を備えたデジ夕ル放送受信機。
2 . 記憶手段は、 前回受信した受信周波数のキャ リア誤差および初期起 動時の初期電圧値に応じた初期値を格納し、
制御手段は、 初期起動時に、 前記記憶手段内に格納された前記キヤ リ ァ誤差および前記初期値を読み出し、 前記キャ リア誤差に基づいて前記 初期値を補正し、 補正した前記初期値を基に起動時の前記初期電圧値を 生成し、 生成した前記初期電圧値を前記局部発振器へ出力し、
さらに前記制御手段は、 受信終了時に、 前記記憶手段にアクセスし、 前記自動周波数制御回路で生成される受信周波数に応じた前記キャ リ ア 誤差を前記記憶手段内に格納させることを特徴とする請求の範囲第 1項 記載のデジタル放送受信機。
3 . 記憶手段は、 前回に受信した受信周波数のキャ リ ア誤差、 位相誤差 、 および初期起動時の初期電圧値に応じた初期値を格納し、
制御手段は、 初期起動時に、 前記記憶手段内に格納された前記キヤ リ ァ誤差、 前記位相誤差、 および前記初期値を読み出し、 前記キャ リア誤 差および前記位相誤差に基づいて前記初期値を補正し、 補正した前記初 期値を基に起動時の前記初期電圧値を生成し、 生成した前記初期電圧値 を前記局部発振器へ出力し、
さらに前記制御手段は、 受信終了時に、 前記記憶手段にアクセスし、 前記自動周波数制御回路で生成される受信周波数に関する前記キャ リ ア 誤差および前記位相誤差を前記記憶手段内に格納させることを特徴とす る請求の範囲第 1項記載のデジタル放送受信機。
4 . 記憶手段は、 前回に受信した受信周波数のキャ リ ア誤差、 位相誤差 、 移動速度情報、 および初期起動時の初期電圧値に応じた初期値を格納 し、
制御手段は、 初期起動時に、 前記記憶手段内に格納された前記キヤ リ ァ誤差、 前記位相誤差、 前記移動速度情報、 および前記初期値を読み出 し、 前記キャ リア誤差、 前記位相誤差、 および前記移動速度情報に基づ いて前記初期値を補正し、 補正した前記初期値を基に起動時の前記初期 電圧値を生成し、 生成した前記初期電圧値を前記局部発振器へ出力し、 さらに制御手段は、 受信終了時に、 前記記憶手段にアクセス し、 前記 自動周波数制御回路で生成される受信周波数に関する前記キャ リア誤差 、 前記位相誤差、 および前記移動速度情報を前記記憶手段内に格納させ るこ とを特徴とする請求の範囲第 1項記載のデジタル放送受信機。
5 . 記憶手段は、 前回に受信した受信周波数のキャ リア誤差に応じた電 圧値、 位相誤差に応じた電圧値、 および移動速度情報に応じた電圧値、 および初期起動時の初期電圧値を格納し、
制御手段は、 初期起動時に、 前記記憶手段内に格納された前記キヤ リ ァ誤差に応じた電圧値、 前記位相誤差に応じた電圧値、 前記移動速度情 報に応じた電圧値、 および前記初期電圧値を読み出し、 前記キャ リア誤 差に応じた電圧値、 前記位相誤差に応じた電圧値、 前記移動速度情報に 応じた電圧値に基づいて前記初期電圧値を補正し、 得られた前記初期電 圧値を前記局部発振器へ出力し、
さらに制御手段は、 受信終了時に、 前記記憶手段にアクセスし、 前記 自動周波数制御回路で生成される受信周波数に関する前記キャ リア誤差 に応じた電圧値、 前記位相誤差に応じた電圧値、 および前記移動速度情 報に応じた電圧値を、 前記記憶手段内に格納させることを特徴とする請 求の範囲第 1項記載のデジタル放送受信機。
PCT/JP2000/000909 2000-02-17 2000-02-17 Recepteur de radiodiffusion numerique WO2001061874A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP00904014A EP1172938A4 (en) 2000-02-17 2000-02-17 DIGITAL BROADCAST RECEIVER
PCT/JP2000/000909 WO2001061874A1 (fr) 2000-02-17 2000-02-17 Recepteur de radiodiffusion numerique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2000/000909 WO2001061874A1 (fr) 2000-02-17 2000-02-17 Recepteur de radiodiffusion numerique

Publications (1)

Publication Number Publication Date
WO2001061874A1 true WO2001061874A1 (fr) 2001-08-23

Family

ID=11735698

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/000909 WO2001061874A1 (fr) 2000-02-17 2000-02-17 Recepteur de radiodiffusion numerique

Country Status (2)

Country Link
EP (1) EP1172938A4 (ja)
WO (1) WO2001061874A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010193195A (ja) * 2009-02-18 2010-09-02 Toshiba Corp 周波数誤差検出回路及び周波数誤差検出方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176635B2 (en) 2004-02-24 2007-02-13 Musco Corporation Apparatus and method for compensating for reduced light output of a light source having a lumen depreciation characteristic over its operational life

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428405A (en) 1993-03-13 1995-06-27 Goldstar Co., Ltd. Apparatus for finely adjusting tuning data for a television receiver and the method thereof
JPH09275372A (ja) * 1996-04-04 1997-10-21 Sanyo Electric Co Ltd 携帯型通信装置
JPH09312627A (ja) 1996-05-22 1997-12-02 Mitsubishi Electric Corp ディジタル放送受信機
JPH1098355A (ja) 1996-09-25 1998-04-14 Fujitsu Ten Ltd Ａｆｃ回路
JPH10200592A (ja) 1997-01-13 1998-07-31 Fujitsu Ten Ltd 差動位相変調方式の受信装置
JPH10284997A (ja) 1997-03-31 1998-10-23 Nec Corp Ａｆｃ回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357502A (en) * 1990-02-06 1994-10-18 France Telecom And Telediffusion De France Sa Device for the reception of digital data time frequency interlacing, notably for radio broadcasting at high bit rate towards mobile receivers with nyquist temporal window
JP3563231B2 (ja) * 1997-04-04 2004-09-08 株式会社デノン 周波数制御装置および方法、受信装置、ならびに、通信装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428405A (en) 1993-03-13 1995-06-27 Goldstar Co., Ltd. Apparatus for finely adjusting tuning data for a television receiver and the method thereof
JPH09275372A (ja) * 1996-04-04 1997-10-21 Sanyo Electric Co Ltd 携帯型通信装置
JPH09312627A (ja) 1996-05-22 1997-12-02 Mitsubishi Electric Corp ディジタル放送受信機
JPH1098355A (ja) 1996-09-25 1998-04-14 Fujitsu Ten Ltd Ａｆｃ回路
JPH10200592A (ja) 1997-01-13 1998-07-31 Fujitsu Ten Ltd 差動位相変調方式の受信装置
JPH10284997A (ja) 1997-03-31 1998-10-23 Nec Corp Ａｆｃ回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1172938A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010193195A (ja) * 2009-02-18 2010-09-02 Toshiba Corp 周波数誤差検出回路及び周波数誤差検出方法

Also Published As

Publication number Publication date
EP1172938A1 (en) 2002-01-16
EP1172938A4 (en) 2003-05-02

Similar Documents

Publication Publication Date Title
US5844448A (en) Method and apparatus for optimizing an oscillator start up time
WO2001061874A1 (fr) Recepteur de radiodiffusion numerique
JPH1013278A (ja) 圧電結晶発振回路を備えた受信機
JPS588771B2 (ja) プリセツトチユ−ナ
US5572169A (en) Temperature-compensated piezoelectric oscillator
JP2919335B2 (ja) Ａｆｃ型発振回路
JP4001686B2 (ja) 受信機及び間欠フレーム同期方法及び携帯端末
JP3073670B2 (ja) 間欠受信動作受信機
JPH11289270A (ja) 受信機
KR970019145A (ko) 라디오 수신기(Radio Receiver)
JPS6314512Y2 (ja)
JP2005051428A (ja) 周波数シンセサイザおよび通信装置
JP3141539B2 (ja) 無線機とその自動周波数調整方法
JPS5823018B2 (ja) 電子同調式受信機
JP3405396B2 (ja) 位相同期受信機、及び位相同期受信方法
US20050113050A1 (en) Radio frequency tuning system and method
JPH0722916Y2 (ja) 放送受信装置
JPH06338784A (ja) 位相同期回路
JPH0246110Y2 (ja)
KR100244215B1 (ko) 방송 신호 수신 장치
JP3042083B2 (ja) 地球局受信装置
JP2564391Y2 (ja) ラジオデ−タシステム受信機
JPH1041841A (ja) シンセサイザ受信機
JPH07162272A (ja) 自動周波数制御回路
JPH05102955A (ja) クロツク発振回路

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref country code: JP

Ref document number: 2001 560553

Kind code of ref document: A

Format of ref document f/p: F

AK Designated states

Kind code of ref document: A1

Designated state(s): JP

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 2000904014

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2000904014

Country of ref document: EP