WO2001055485A1 - Plaquette de silicium, procede de determination de la condition dans laquelle est produit un monocristal de silicium et procede de production d'une plaquette de silicium - Google Patents

Plaquette de silicium, procede de determination de la condition dans laquelle est produit un monocristal de silicium et procede de production d'une plaquette de silicium Download PDF

Info

Publication number
WO2001055485A1
WO2001055485A1 PCT/JP2001/000302 JP0100302W WO0155485A1 WO 2001055485 A1 WO2001055485 A1 WO 2001055485A1 JP 0100302 W JP0100302 W JP 0100302W WO 0155485 A1 WO0155485 A1 WO 0155485A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon
silicon wafer
single crystal
wafer
silicon single
Prior art date
Application number
PCT/JP2001/000302
Other languages
English (en)
French (fr)
Inventor
Makoto Iida
Masanori Kimura
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to US09/936,920 priority Critical patent/US6599360B2/en
Priority to DE60144416T priority patent/DE60144416D1/de
Priority to JP2001554510A priority patent/JP3565205B2/ja
Priority to EP01901424A priority patent/EP1195455B1/en
Publication of WO2001055485A1 publication Critical patent/WO2001055485A1/ja

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • G01N33/0095—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Definitions

  • the present invention relates to a conventional epitaxial wafer, annealed wafer, a silicon wafer having a low Grown-in defect density in the entire N region, and a method for determining the manufacturing conditions thereof.
  • a silicon wafer with a low G-own defect density which is manufactured by applying heat treatment to a silicon wafer made from a single crystal of silicon doped with nitrogen, is stably manufactured.
  • the present invention relates to a method for determining conditions for producing a silicon single crystal for performing the method, and a method for producing the same. Background art
  • a wafer obtained by adding an annealing gas to a nitrogen-doped wafer has a reduced number of grown-in defects in the surface layer of the wafer, and has a lower BMD (Bulk Micro Defect) density is also very useful as a high e-ha.
  • the size of defects is smaller than that of ordinary crystals. It is a wafer with a high efficiency of gettering, with a high efficiency of eliminating surface defects due to annealing and a high BMD density in the bulk.
  • M-601 made by Mitsui Mining & Smelting Co., Ltd.
  • M-601 can measure extremely fine defects with a size of about 50 nm, and has a function to evaluate defects in the depth direction up to 5 m. Device.
  • a defect evaluation device for example, when a defect (LSTD) having a size of 5 ° nm or more is evaluated up to a depth of 5 ⁇ m, a normal epitaxy wafer and a nitrogen dopant are evaluated. Approximately 40 wafers / 6 "wafer (0.23 wafers / cm 2 ) for epitaxially grown wafers, and about 300 wafers / 6" wafer (1.77 wafers for Anilja wafers) / Cm 2 ), and about 70/6 "wafer (0.40 / cm 2 ) defects in the entire N-area wafer and nitrogen-doped entire N-area wafer. These defects are so small that they are often not a problem in today's normal-level device processes, but will always be a problem for today's cutting-edge and future devices. It seems to be that.
  • nitrogen-doped aluminum wafers have the above-mentioned effects of suppressing the growth-in defect agglomeration and the effect of accelerating oxygen precipitation, as well as the improved CZ wafers. Since there is an annealing process for erasing defects not found in wafers, it is considered that there is a possibility that considerable green-in defects can be reduced. However, in the case of the current nitrogen drop annealing wafer, there is a large variation in the defect density for each production lot, and the MO-601 is used. According to the measurements, it was found that even at the least, there were about 140 defects / 6 "wafers (0.79 defects / cm 2 ). These defects were further reduced and stable. In order to produce low defect density wafers, it is necessary to develop crystal growth conditions and annealing conditions in a balanced manner.
  • the annealing condition may be changed due to the difference in the thermal history depending on the diameter of the crystal. In this case, it is necessary to optimize the crystal for the annealing condition. Was not done. Disclosure of the invention
  • the present invention has been made in view of such a problem, and by controlling the Grown-in defect of a nitrogen gas crystal serving as a raw material of a nitrogen gas crystallizer, Nitrogen with low defect density and little variation due to manufacturing conditions
  • the purpose is to fabricate rueha.
  • the present invention for solving the above-mentioned problems is directed to a silicon wafer having no epitaxy layer formed on the surface thereof, wherein an LSTD having a size of 5 O nm or more in a surface layer portion of the silicon wafer is provided.
  • This is a silicon wafer characterized in that it is less than that present on the surface layer of the silicon layer of the silicon wafer.
  • the silicon wafer of the present invention has no epitaxial layer formed on the surface
  • the LSTDs present on the surface layer of the wafer have the surface layer of the epitaxy layer of the epitaxy wafer. It has the advantage that it can be a low-defect silicon wafer that is less than that existing in the conventional method, and does not require a long-time epitaxial growth heat treatment.
  • the surface layer may be a region at least 5 m deep from the wafer surface.
  • the surface area of the ultra-low defect is at least 5 / m deep from the wafer surface, it will be sufficient to form devices on the wafer surface. Because.
  • the present invention also relates to a silicon wafer having no epitaxy layer formed on its surface, wherein 0.23 LSTDs having a size of 50 nm or more are present on the surface layer of the silicon wafer.
  • This is a silicon wafer characterized by having a size of not more than cm 2 .
  • the silicon wafer of the present invention has no epitaxy layer formed on its surface, it can have a low defect wafer level comparable to or higher than that of an epitaxial wafer. . This eliminates the need for an epitaxial growth step and improves the productivity and cost of highly integrated devices.
  • the surface layer is a region at least from the surface of the wafer to a depth of at least 5 m, and the number of LSTDs having the size of 5 O nm or more is 0.06 / cm 2 or less. it can.
  • the silicon wafer according to the present invention has been described as having the lowest defect in spite of the absence of an epitaxial layer. Compared with C, it can be regarded as a remarkably low defect silicon wafer. As a result, it will be well tolerated for current and future ultra-high integration devices.
  • ⁇ X 1 0 can be 8 / cm 3 or more B MD is to be present.
  • the wafer can have a sufficient gettering effect in addition to having a low-defect surface layer. .
  • the BMD in the bulk portion of the silicon wafer can be increased to 1.0 ⁇ 10 8 / cm 3 or more. Assuming that a sufficient amount of BMD is deposited in the bulk portion of the silicon wafer by the heat treatment, impurities such as heavy metals on the surface layer of the wafer by the heat treatment are removed. Can be removed. However, if the BMD is too large, the wafer strength may be reduced. Therefore, it is preferable that the BMD be 1 xl 0 1 2 pieces / cm 3 or less.
  • the heat treatment may be a heat treatment in a device manufacturing process.
  • the gettering effect can be simplified and the gettering effect can be more easily achieved. Can be obtained.
  • the present invention also relates to a method for determining the production conditions of a silicon single crystal, wherein one or a plurality of silicon single crystals to which nitrogen is doped by the Tikholarski method are subjected to a pulling speed V and a solid-liquid
  • the ratio of the temperature gradient G at the interface V / G and / or Grown-in defects is pulled up by changing the transit time PT in the temperature zone where the defects agglomerate, and a silicon wafer is produced from the silicon single crystal.
  • the characteristic value of the silicon wafer is measured, and a pass / fail judgment is performed based on the predetermined characteristic value, and a correlation between the pass / fail judgment and the V / G, PT is obtained.
  • a nitrogen doped silicon single crystal is pulled up by changing the V / G and / or PT by the Chiyokuralski method to produce a wafer, and the properties of the wafer after the heat treatment are obtained. If the production conditions for single crystals are determined based on the correlation between the pass / fail judgment based on the value and the V / G and PT, the defect density is small even under severe conditions and the variation due to production conditions It is possible to reliably produce a silicon single crystal that becomes a small nitrogen doping wafer.
  • the subsequent HZ fabrication can be performed only once. As described above, it is possible to reliably obtain a single crystal with extremely few grown-in defects without recreating the HZ many times, and there is also an advantage that the development cost can be reduced.
  • the characteristic value of the silicon wafer may be a G r 0 wn -in defect density or an electric characteristic on the surface of the silicon wafer.
  • the Grown-in defect density or the electrical characteristics of the silicon wafer surface is measured as the characteristic value of the silicon wafer 8 and if the pass / fail criteria are used, the silicon under the manufacturing conditions determined based on the criteria.
  • the measurement of the characteristic value of the silicon wafer may be performed after the silicon wafer surface after the heat treatment is polished by a predetermined amount.
  • the characteristic value of the silicon wafer after polishing the silicon wafer surface after the heat treatment by a predetermined amount, for example, only the Grown-in defect on the wafer surface can be measured. Even when the characteristic value is measured using an apparatus that cannot be evaluated, the characteristic value at a predetermined depth from the wafer surface can be easily evaluated.
  • nitrogen and oxygen concentrations depend on the BMD density and the amount of N- Because these parameters are closely related, it is preferable to set the nitrogen concentration and the oxygen concentration in advance in order to obtain desired numerical values for them.
  • the nitrogen concentration and the oxygen concentration can be set from desired BMD densities.
  • Nitrogen concentration and oxygen concentration are parameters directly related to BMD density, and high oxygen concentration can increase BMD density.However, too high concentration increases the size of Grown-in defects. Because of its drawbacks, it is preferable to set it to an appropriate value.
  • the nitrogen concentration can be set from the desired amount of generated N-0 donor.
  • Nitrogen concentration is closely related to the amount of N- ⁇ donor, and if too many N- ⁇ donors are generated, a silicon single crystal with a desired resistivity can be obtained. This is because there may not be.
  • At least the center of the crystal may be pulled up in a V-rich region. I like it.
  • pulling conditions such as V / G should be controlled to increase the diameter of the pulled crystal. This is because it is preferable to raise under conditions that dislocation clusters do not occur on the entire surface.
  • the change in PT can be performed by changing the pulling speed V during the pulling of the silicon single crystal.
  • the heat treatment it is preferable to perform the heat treatment at 115 ° C. or more for 1 hour or more as the predetermined heat treatment.
  • the silicon single crystal manufactured under the manufacturing conditions of the present invention is not conventionally present by performing a heat treatment at least at 150 ° C. or more for 1 hour or more. This is because a silicon wafer with an extremely low defect can be obtained.
  • the present invention provides a method for producing a silicon single crystal using the production conditions determined by the method for determining a production condition for a silicon single crystal according to the present invention, and producing a silicon wafer from the silicon single crystal. This is a method for manufacturing a silicon wafer.
  • a silicon wafer having an extremely low defect that could not be obtained conventionally can be obtained. It can be obtained stably without variation in quality.
  • the silicon wafer manufactured using the silicon single crystal manufactured under the manufacturing conditions determined in the present invention is subjected to a heat treatment, particularly preferably at a temperature of 115 ° C. or more. By performing the heat treatment for one hour or more, a silicon wafer having a predetermined characteristic value can be surely obtained.
  • these heat treatment conditions are preferably 130 ° C. or less and 10 hours or less in consideration of durability of the heat treatment furnace, influence on wafer quality, and cost.
  • the present invention relates to a method for producing a silicon wafer, comprising: preparing a silicon wafer from a silicon single crystal pulled up by nitrogen doping according to the Chiyoklarski method, and subjecting the silicon wafer to a heat treatment.
  • the nitrogen concentration and the oxygen concentration in the silicon single crystal and the heat treatment conditions for the silicon wafer are set to predetermined values, and the silicon concentration obtained after the heat treatment is further increased.
  • the nitrogen concentration and oxygen concentration in the silicon single crystal, the heat treatment conditions applied to the silicon wafer, and the defect density of the silicon wafer obtained after the heat treatment are set to predetermined values in advance. If the silicon single crystal is pulled within the range of lower V / G and shorter PT than V / G and P, which are uniquely determined from it, depending on the manufacturing conditions, any existing low It is possible to obtain a silicon wafer having fewer defects than a defect wafer, and there is little variation in quality.
  • the nitrogen concentration and the oxygen concentration it it it 1 X 1 0 1 3 ⁇ 2 X 1 0 1 4 pieces / cm 3, 1 2 ⁇ 1 8 p pma: and (JEIDA Japan Electronic Industry Development Association standards), It is preferable that the heat treatment condition is set to 1 hour or more at 1200 ° C. or 2 hours or more at 115 ° C.
  • the nitrogen concentration and oxygen concentration of the silicon single crystal within the above ranges, it is possible to prevent adverse effects such as an increase in the size of the grow-in defect and generation of an N- ⁇ donor.
  • the silicon wafer manufactured in this way By subjecting the silicon wafer manufactured in this way to heat treatment for at least 1 hour at 1200 ° C or 2 hours or more at 115 ° C.
  • An extremely low defect silicon wafer that has not been produced can be manufactured. Since the wafer of the present invention has extremely low defects, it can be used even in a state-of-the-art device or a future device in which defects are severely restricted without deteriorating device characteristics or reducing yield. it can.
  • Fig. 1 shows the correlation between V / G and PT during crystal pulling and the yield rate of silicon wafers in silicon wafers subjected to heating at 1150 ° C / 2h.
  • Figure 2 shows the relationship between V / G and PT during crystal pulling and the yield rate of silicon wafers in silicon wafers that were subjected to 1200 ° C / 1h filtering. It is a correlation diagram.
  • FIG. 3 is a comparison diagram comparing the G r 0 wn- in defect density between the silicon wafer of the present invention and the conventional low defect silicon wafer.
  • FIG. 4 is a diagram showing the relationship between VZG, PT and annealing treatment before SC-1 cleaning and COP.
  • FIG. 5 is a graph showing the relationship between VZG, PT and annealing treatment before SC-1 cleaning and COP.
  • FIG. 6 is a graph showing the relationship between C / P and V / G, PT, and annealing heat treatment after SC-1 cleaning.
  • FIG. 7 is a diagram showing the relationship between C / P and V / G, PT, and annealing heat treatment after SC-1 cleaning.
  • the present inventors have conducted intensive studies focusing on the manufacturing conditions of the nitrogen dove crystal as a raw material of the nitrogen-doped aluminum wafer, particularly on the relationship between the crystal heat history and the Grown-in defect, and as a result, the nitrogen dove Even in crystals, Grown-in defects are strongly affected by the crystal thermal history, as in the case of a single crystal, but for the first time they found that the temperature range in which they affected was different.
  • Nitrogen-doped annealing wafer Grown-in defects of the nitrogen-doped crystal, which is used as a raw material, are controlled to produce a nitrogen-doped annealed wafer with low defect density even when inspected under severe conditions and little variation due to manufacturing conditions. And found that the present invention was completed.
  • FPD Flow Pattern Defect
  • LSTD Laser Cattering Tomography Defect
  • COP Crystal O riginated P article
  • the diameter of this bit is less than 1 m and can be examined by the light scattering method.
  • the G r 0 wn in defect size and density of the base CZ crystal are very important, and the annealing condition is important.
  • the Grown-in defect size 'density of the CZ crystal, which is the base, is the conventional nitrogen-doped annealing wafer, which relies solely on the effect of nitrogen, and other conditions cannot be optimized. I noticed that it was still not enough. In other words, the current stand Nitrogen was only added to the dard conditions (or to the extent that the lifting speed was increased). However, even with this, the defect had disappeared better than in the well-known Aniljeha.
  • thermal history and oxygen concentration during crystal pulling can be considered as parameters affecting the Grown-in defect.
  • there are two crystal heat histories one of which is V / G, which is the ratio of the crystal pulling speed V to the solid-liquid interface temperature gradient G during crystal pulling, and this is at least the normal nitrogen
  • V / G which is the ratio of the crystal pulling speed V to the solid-liquid interface temperature gradient G during crystal pulling
  • the second is the transit time PT of the temperature zone in which point defects aggregate to become Grown-in defects, and this is a parameter that determines aggregation.
  • the temperature range in which this coagulation occurs is different from that of ordinary nitrogen-doped crystals (see Japanese Patent Application No. 11-124-3961).
  • the silicon wafer produced from this single crystal can be used for at least one hour at 120 ° C. At 115 ° C, by performing annealing for 2 hours or more, a wafer with such a very low defect that did not exist conventionally can be formed.
  • the above acceptance / rejection criterion was performed for defects existing at a depth of 5 m from the wafer surface, but the normally required defect-free area is about 3 m from the wafer surface. . Therefore, the C-mode non-defective rate of the TZDB (Time Zero Dielectric Breakdown) characteristics, which are the oxide film breakdown voltage characteristics, of the surface polished 3 ⁇ m from the surface after heat treatment at 1200 ° C for 1 hour ( If the dielectric breakdown electric field is 8 MV / cm or more) and 95% or more is selected as the pass / fail judgment criterion, the pass / fail judgment criterion becomes milder and the boundary line moves upward, as shown by the broken line in Fig. 1. Area. FIG.
  • TZDB Time Zero Dielectric Breakdown
  • Nitrogen drop To optimize the manufacturing conditions of CZ-S i single crystal with respect to annealing conditions, and to produce wafers with extremely low defects, first determine the size 'density' of G r 0 wn-in defects. The parameters to be used were studied. The parameters that determine the size and density of Grown-in defects include nitrogen concentration, oxygen concentration, and the thermal history during crystal pulling. The ratio of the pulling speed V to the temperature gradient G at the crystal-solid interface V / When passing through the temperature zone where G and defects aggregate There is a PT between.
  • the oxygen concentration is usually fixed according to the specifications of the user, and it is also a parameter directly related to the BMD density.
  • the BMD density of the power to be gained Grown-in increases the size of the defect, so a moderate range (for example, 12 to 18 [ppma], especially 13 to 15 [ppma]) It is good to fix with.
  • the nitrogen concentration be higher because the above-mentioned effects of suppressing coagulation and promoting oxygen precipitation increase.
  • the 0 SF ring region is expanded, and dislocation loops and the like are further increased. It cannot be too high because secondary defects occur, or N— 0 donors are generated by bonding with oxygen to change the resistivity. Therefore, it is desirable that this is also fixed within a certain range (for example, about l to 20 xl 0 13 [pieces / cm 3 ]) and is not used for Grown-in defect control.
  • the amount of the generated N-0 donor is determined by applying a heat treatment of about 500 to 800 ° C as a heat treatment for forming an N-0 donor on the nitrogen wafer, and before and after the heat treatment. Then, the resistivity of the wafer is measured and can be estimated from the change in resistivity.
  • the nitrogen concentration and the oxygen concentration in the silicon single crystal are set to such an extent that a desired value of the BMD density is obtained within a range in which the above-mentioned adverse effects do not occur.
  • a BMD of 1.0 X 1 ⁇ 8 [pcs / cm 3 ] or more is required, the oxygen concentration is 12 to 18 ppma, and the nitrogen concentration is 1 xl 0 13 It may be selected from the range of ⁇ 2 X 10 14 [pieces / cm 3 ].
  • V / G is a parameter that affects the concentration of point defects before G r 0 wn- in defects aggregate in a normal crystal.
  • silicon wafers are manufactured from silicon single crystals manufactured under different V / G or PT conditions, or under different V / G and PT conditions. . These silicon single crystals with different conditions may be pulled up by setting the conditions of V / G and PT for each batch of silicon ingots, but the change in PT conditions is one ingot. Pull the ingot In this method, V / G is determined by the initial pulling speed, and PT is determined by the latter pulling speed. It is possible to make a part into a part of the crystal. In addition, this method requires at least one type of HZ to be used, and there is no need to design and manufacture various HZs for confirmation.
  • G and PT required to calculate V / G are usually calculated using the results of thermal analysis (simulation), but in this case, the specific heat of the crystal was taken into account. It is preferable to use unsteady analysis results.
  • PT is calculated from the steady-state analysis that does not consider specific heat, deviation may occur when the crystal diameter is different.Therefore, when using the results of steady-state analysis, consider the effect of specific heat and conduct experiments for each diameter. It is preferable to make a correction based on the results.
  • the G required for calculating V / G be calculated using the value of G near the solid-liquid interface as much as possible.
  • an average value between the melting point of silicon and 140 ° C. is used.
  • FEMAG Comprehensive heat transfer analysis software: F. D upret, P. N icodeme, Y. Ryckmans, P. W outers, and M. J. Crochet, Int. J. Heat Mass T
  • the desired heat treatment performed on the manufactured wafers requires the required wafer characteristic values (for example, G r 0 wn- in It is necessary to determine the critical G r 0 wn-in defect size 'density in order to obtain the densities, the depths of the defect free layers, or the electrical characteristics (such as oxide breakdown voltage characteristics) of the wafer surface. Therefore, annealing is performed on a silicon wafer fabricated from a silicon single crystal with varied V / G and PT.
  • the annealing conditions are, for example, 120 hours of annealing at 120 ° C, which is standard for hydrogen anneal wafers, and 115 ° C taking into account future cooling.
  • the anneal atmosphere can be arbitrarily set from hydrogen, argon, or a mixed gas atmosphere thereof. Then, the characteristic value of the wafer after annealing is measured, a pass / fail judgment is made based on a predetermined characteristic value, and a correlation between the pass / fail judgment and the V / G and PT is obtained.
  • an evaluation device capable of evaluating defects in the depth direction for example, MO-601 (Mitsui Metal Mining Co., Ltd.) This device can be evaluated in the depth direction up to 5 m, so if a defect free layer of about 5 m is desired, this device can be used.
  • the wafer after annealing can be measured after polishing it to the required depth of the defect free layer.
  • a yield rate of an oxide film withstand voltage such as TZDB, TDDB (Time Dependent Dielectric Breakdown) can be used as an index.
  • the pass / fail judgment of the wafer characteristic value can be made based on an arbitrary value, and the correlation between the pass / fail judgment and V / G and PT can be obtained based on this. it can.
  • Figure 1 shows the correlation between V / G and PT and the Grown-in defect density, where the Grown-in defect density (LSTD density) is 10 or less.
  • V / G and PT were arbitrarily selected from the shaded region, a silicon single crystal that had been nitrogen-doped under the conditions was pulled up, and a silicon wafer was formed from this single crystal. If fabricated and subjected to a predetermined heat treatment, a wafer with a desired ultra-low defect having an LSTD density of 10 // 6 "wafer or less can be obtained.
  • VZG silicon single crystal nitrogen-doped by VZG selected from the shaded region
  • at least the center of the crystal be in the V-rich region. This is because if I-rich regions are mixed in the plane of the wafer formed from the pulled crystal, it becomes difficult to eliminate defects such as dislocation clusters existing in the I-rich regions by heat treatment.
  • the HZ it is necessary to first determine the manufacturable range. Thereafter, it is only necessary to design the HZ and the growth conditions as needed. Only once, the development cost is low.
  • the HZ first determine an arbitrary pulling speed appropriately, then analyze the HZ to determine the V / G and It may be designed so that the passage time of the collecting temperature zone falls within a predetermined range. For example, if the pulling speed is 1.0 [mm / min] and G is 3.5 [K / mm], V / G becomes 0.286 [mm 2 / K min].
  • the transit time of the belt should be at least 30 minutes or less (actually, it is possible to take about 35 minutes). Then, such a design condition can be satisfied.
  • HZ HZ-A
  • the pulling speed was 1.0 [mm / min]
  • the oxygen concentration was about 14 [ppma]
  • the nitrogen concentration was 5 x 10 13 [Pcs / cm 3 ]
  • grown a crystal fabricated a silicon wafer, and subjected to argon annealing for 1 hour (: 1 hour, 3 ⁇ from the wafer surface
  • argon annealing for 1 hour (: 1 hour, 3 ⁇ from the wafer surface
  • crystals without CQP with a size of more than 0.09 m could be obtained.
  • V / G is 0.2 7 and 0.3 2 5 [mm 2 / Km in] (For G in V / G, calculated by performing a simulation in the quasi-stationary mode of FEMAG described above) and in the aggregation temperature range (1500 to 10000) ° C) were set to six levels: 5, 13, 20, 30, 40, 60 [min].
  • These silicon single crystals were manufactured by changing the PT by changing the pulling speed V during the pulling, and the nitrogen concentration was 3.9 x 10 13 [pieces / cm 3 ] ( The calculated value at the shoulder position of the crystal) and the oxygen concentration were controlled to 13 to 15 ppma (JEIDA). Specifically, first, pull up from the shoulder of the crystal to the point where the straight body length becomes 50 cm at a pulling speed VI (1.0 or 1.2 mm / min). In the meantime, the pulling speed is suddenly changed from V1 to V2 (pulling speed selected from 1.8 to 0.3 mm / min) while keeping the diameter as small as possible. Was.
  • the position of the straight body length of 37 cm means the position where the crystal temperature is 1 ⁇ 50 ° C (the upper limit of the aggregation temperature zone) with the crystal pulled up to 50 cm. are doing.
  • the ⁇ ⁇ ⁇ ⁇ SF ring is generated due to a sudden change in the pulling speed. To eliminate the effect, it is necessary to use a portion up to about 37 to 45 cm.
  • C 0P has a clear correlation with the thermal history, with the result that the higher the V / G value and the longer the coagulation temperature zone passage time PT, the larger both the size and density (Figs. 4 and 5). ).
  • the necessary C0P-free region was exposed from the surface. It was set to 3 m and the surface was polished 3 m.
  • the COP with a size of ⁇ .09 m or more on the polished surface was measured, and is also shown in FIGS. 4 and 5. .
  • TZDB oxide film breakdown voltage
  • the measurement conditions for TZDB and TDDB are shown below.
  • V / G is ⁇ .27 [mm 2 / Kin] (G in V / G is the quasi-stationary model of FEMAG described above.
  • G in V / G is the quasi-stationary model of FEMAG described above.
  • the nitrogen concentration was controlled at 3.9 ⁇ 10 13 [pieces / cm 3 ] (calculated at the shoulder position of the crystal), and the oxygen concentration was controlled at 13 to 15 ppm (JEIDA).
  • these wafers were annealed in a 100% argon atmosphere at 1200 ° C / lh and 115 ° C / lh, and were subjected to M0-601. G with a size of 50 nm or more that exists up to a depth of 5 m Rown-in defects (LSTD) were measured.
  • LSTD Rown-in defects
  • Example 3 In comparison with Example 3, four low-defect wafers (6 inches, p-type, resistivity: 10 to 20 ⁇ cm) exist up to a depth of 5 m. G r 0 wn-in defects (LSTD) with a size of 5 ° nm or more were measured. The measurement results are shown in FIG. The manufacturing conditions for these four types of low defect wafers are as follows.
  • V / G is 0. 5 1 [mm 2 / Km in] ( For G of V / G, was calculated perform Shi Mi Interview Les tio n in the quasi-stationary mode of the above-mentioned FEMAG), PT is Nitrogen-doped wafers (nitrogen concentration 4 x 10 13 [pieces / cm 3 ], oxygen concentration 15 ppma) pulled up at 14 [min] were subjected to argon anneal 1 200 for 1 hour. .
  • the conventional low defect silicon wafer has more defects on the wafer surface than the silicon wafer of the present invention.
  • the conventional nitrogen-doped wafer has a disadvantage that the defect density varies greatly between manufacturing lots. Yes, Epiweha has the disadvantage of requiring a process for forming an epitaxial layer.
  • the present invention is not limited to the above embodiment.
  • the above embodiment is an exemplification, and has substantially the same configuration as the technical idea described in the claims of the present invention, and any device having the same operation and effect can be obtained. It is included in the technical scope of the present invention.
  • the present invention can be applied to a so-called MCZ method in which a horizontal magnetic field, a vertical magnetic field, a cascade magnetic field, or the like is applied to the silicon melt.

Description

明 細 書 シリ コンゥエーハおよびシ リコン単結晶の製造条件を決定する方法
ならびにシリ コンゥエーハの製造方法 技術分野
本発明は従来からあるェピタキシャルゥェ一ハ、 ァニールゥェ一ハ、 全面 N領 域ゥェ一ハょ り も G r o wn- i n欠陥密度の低いシリ コンゥェ一ハおよびその 製造条件を決定する方法並びにその製造方法に関し、 さ らに、 窒素 ド一プされた シリコン単結晶から作製されたシリコンゥェ一ハに熱処理を施して作製される G r own- i n欠陥密度の低いシリコンゥェ一ハを安定して作製するためのシ リ コン単結晶の製造条件を決定する方法、 およびその製造方法に関する。 背景技術
近年、 半導体回路の高集積化に伴う回路素子の微細化に伴い、 その基板となる C Z法で作製されたシリ コン単結晶に対する品質要求が高まってきている。特に、 F P D (F l ow P a t t e r n D e f e c t ), L S T D ( L a s e r S c a t t e r i n g T o m o g r a p h y D e f e c t )、 C O P ( C r y s t a 1 O r i g i n a t e d P a r t i c l e ) 等の G r own— i n欠 陥と呼ばれ、 酸化膜耐圧特性やデバイスの特性を悪化させる単結晶成長起因の欠 陥が存在し、 その低減が重要視されている。
そこで、 通常のシ リコンゥェ一ハ上に新たにシ リ コン層をェビタキシャル成長 させたェピ夕キシャルゥェ一ハや、 水素及びアルゴン雰囲気中で高温にて熱処理 を施したァニールゥェ一ハ、 そして C Z— S i単結晶の成長条件を改良して製造 された、 全面 N領域 （ 0 S F リ ングの外側で、 転位クラスタ一の無い領域） ゥェ —ハなど G r own- i n欠陥の少ない結晶がい く つか開発されている。
加えて、 デバイスプロセス中の不純物による汚染を取り除く ために、 ゲッタ リ ング能力の付加の要求があ り、 これに対しては熱処理を追加した り、 窒素や炭素 等の不純物を ドープする事によ りバルク中の酸素析出を促進し I G ( I n t r i n s i c G e t t e r i n g) 効果をもたせたゥェ一ハも閧発されている。 これらの中で、 窒素 ドーブゥエーハにァニールを加えたゥエーハ （以下、 窒素 ドープアニールゥェ一ハ） は、 ゥェ一ハ表層部の G r own— i n欠陥が低減さ れ、 かつノ'ルク中の BMD (B u l k M i c r o D e f e c t ) 密度も高い ゥエーハと して非常に有益である。 これは、 窒素 ド一ブによる G r o wn— i n 欠陥凝集抑制効果と酸素析出促進効果を利用 して開発されたゥェ一ハで、 通常の 結晶よ り も欠陥のサイズが小さ く なるため、 ァニールによる表層欠陥の消滅効率 が良く、 バルク中の B M D密度も高い有効なゲッタ リ ング能力のあるゥェ一ハで ある。
ところが、 これらの低欠陥と呼ばれるシ リ コンゥェ一ハにも、 例えば M〇一 6 0 1 (三井金属鉱業社製） の様な高精度の欠陥評価装置を使用する と、 低密度な がらも欠陥が存在することが判る。 ここで、 M〇ー 6 0 1は 5 0 nm程度のサィ ズの極めて微細な欠陥も測定することができ、 さらに欠陥を 5 mまで深さ方向 に評価可能な機能を有する高精度の欠陥評価装置である。
このような欠陥評価装置によ り、 例えば深さ 5〃 mまで、 サイ ズが 5 ◦ n m以 上の欠陥 （ L S T D) の評価を行う と、 通常のェピタキシャルゥエーハおよび窒 素ド一プゥェ一ハにェピタキシャル成長したゥェ一ハには約 4 0個 / 6 " w a f e r ( 0. 2 3個/ c m2 ) 程度、 ァニールゥェ一ハには約 3 0 0 0個 / 6 "w a f e r ( 1 7個/ c m2) 程度、 全面 N領域ゥェ一ハおよび窒素 ドーブした全 面 N領域ゥェ一ハには約 7 0個 / 6 " w a f e r ( 0. 4 0個/ c m2) 程度の 欠陥が存在する。 これらの欠陥は極めて微細なサイズであるため現在の通常レべ ルのデバイス工程では問題とならない場合が多いが、 現在の最先端デバイスある いは将来のデバイスにとって必ず問題となって く ると思われる。
これらの低欠陥ゥェ一ハの中で、 窒素 ドープア二一ルゥエーハに関しては、 前 述の G r o wn— i n欠陥凝集抑制効果と酸素析出促進効果という有益性を有す るとともに、 ェピウエーハゃ改良 C Zゥェ一ハにはない欠陥を消去させるァニ一 ル工程が有るため、 かな りの G r o wn- i n欠陥を低減することができる可能 性を秘めているものと考えられる。 しかし、 現状の窒素 ド一プアニールゥェ一ハ の場合、 製造ロッ ト毎の欠陥密度にバラツキが大き く、 前記 MO— 6 0 1 を用い た測定によれば、 最も少ない場合でも約 1 4 0個 / 6 " w a f e r ( 0 . 7 9個 / c m 2 ) 程度の欠陥が存在する ことがわかった。 これら をさ らに低減し、 安定 して低欠陥密度のゥエーハを作製するためには、 結晶成長条件とァニール条件の バランスのとれた開発が必要になる。
ところで、 窒素 ド一プアニールゥエーハの原料となる窒素 ドープ C Z結晶に関 する研究は、 最近になって盛んに行われ、 G r 0 w n— i n欠陥凝集抑制効果と 酸素析出促進効果に関する研究は進んでいるものの、 結晶引き上げ時の熱履歴が 窒素 ドープ結晶の G r 0 w n — i n欠陥の形成に対して、 窒素ノ ン ド一プ結晶の 場合と同一の影響を及ぼすのか、 あるいは、 若干な り とも相違するのかについて は、 ほとんどデータが得られていなかった。 従って、 ァニール条件が固定されて いたと しても、 窒素 ドープ結晶引き上げ時の熱履歴等の引き上げ条件が変動すれ ば、 ァニール後の欠陥消滅効果に大きなバラ ツキが発生してしまう ことが予測さ れる。
このようなバラツキを低減するために、 ァニールでよ り多く の欠陥を消滅させ て極低欠陥とすることも一案であるが、 コス ト高のァニール （高温長時間ァニー ル） が必要になるのであま り採用するのは望ま し くはない。 従って、 結晶引き上 げ条件で欠陥をコン トロールすべきなのだが、 前述の様に結晶成長条件に関する 検討は十分に行われておらず、 今までは適当な成長条件で引き上げてゥェ一ハを 作製後ァニールし、 それが必要な G r 0 w n— i n欠陥 （主にボイ ド欠陥） フ リ —領域を確保できているかどうか確認する、 といったような場当た り的な開発が 行われ、 開発コス トがかかった り、 又、 品質も安定していなかった。
また、 結晶の口径によ り熱履歴も異なるためァニール条件が変更される場合が あり、この際にはそれそれ結晶をァニール条件に対して最適化する必要があるが、 これについても十分な検討は行われていなかった。 発明の開示
そこで、 本発明はこのような問題に鑑みてなされたもので、 窒素 ド一プア二一 ルゥェ一ハの原料となる窒素 ド一ブ結晶の G r o w n— i n欠陥を制御するこ と によ り、 欠陥密度が少な く 、 製造条件によるバラツキも少ない窒素 ド一プア二一 ルゥエーハを作製することを目的とする。
さらに、 本発明では、 コス ト高となるェビタキシャル層を形成させないにもか かわらず、 表面の欠陥が極めて少ないシ リコ ンゥェ一ハを提供することを目的と する。
上記課題を解決するための本発明は、 表面にェピタキシャル層を形成していな いシリコンゥエーハであって、 該シ リコンゥェ一ハの表層部に存在するサイズが 5 O n m以上の L S T Dが、 シ リ コンェピタキシャルゥェ一ハのェビ夕キシャル 層の表層部に存在するものよ り も少ないことを特徴とするシ リ コンゥェ一ハであ る。
このように、 本発明のシ リ コンゥェ一ハは表面にェビタキシャル層が形成され ていないのにもかかわらず、 ゥェ一ハの表層部に存在する L S T Dがェピタキシ ャルゥェ一ハのェビタキシャル層の表層部に存在するものよ り も少ない低欠陥の シリコンゥェ一ハとするこ とができ、 長時間を要するェピタキシャル成長熱処理 の必要がないという利点がある。
この場合、 前記表層部がゥェ一ハ表面から少な く とも深さ 5 mまでの領域で あるものとすることができる。
このように、 超低欠陥の表層部がゥェ一ハ表面から少な く とも深さ 5 / mまで の領域であれば、 ゥェ一ハ表面にデバイスを形成するためには十分なものとなる からである。
また本発明は、 表面にェピタキシャル層を形成していないシ リ コンゥェ一ハで あって、 該シ リコンゥェ一ハの表層部に存在するサイズが 5 0 n m以上の L S T Dが 0 . 2 3個/ c m 2以下であることを特徴とするシ リ コンゥエーハである。 このように、 本発明のシ リ コンゥェ一ハは表面にェピタキシャル層を形成して いないにもかかわらず、 ェピタキシャルゥェ一ハ並みあるいはそれ以上の低欠陥 ゥェ一ハとすることができる。 そのため、 ェビタキシャル成長工程が不要にな り、 高集積デバイスの生産性およびコス トが改善される。
この場合、 前記表層部がゥエーハ表面から少な く とも深さ 5 mまでの領域で あって、 前記サイズが 5 O n m以上の L S T Dが 0 . 0 6個/ c m 2以下である ものとすることができる。 このよう に、 本発明のシ リ コンゥェ一ハはェピタキシャル層が形成されていな いにもかかわらず、 従来は最も低欠陥であるシ リ コンゥェ一ハであるとされてい るェピタキシャルゥェ一ハに比較しても、 著し く低欠陥のシ リ コンゥェ一ハとす ることができる。 そのため、 現在または将来の超高集積デバイスへの使用にも十 分に耐えるものとなる。
この場合、 前記シ リ コンゥエーハのバルク部において、 1 . ◦ X 1 08個/ c m3以上の B MDが存在するものとすることができる。
このように、 シ リ コンゥエーハのバルク部において十分な量の B M Dが存在す るものであれば、 表層部が低欠陥であることに加えて十分なゲッタ リ ング効果を 持つゥエーハとすることができる。
または、 熱処理を加えることによ り、 前記シ リ コンゥェ一ハのバルク部におい て、 BMDが 1 . O x l 08個/ c m3以上となるものとするこ とができる。 このように、 熱処理を加えることによ り シ リ コンゥェ一ハのバルク部において 十分な量の BMDが析出するものとすれば、 熱処理によ り ゥェ一ハ表層部の重金 属等の不純物を除去するこ とができる。 ただ し、 B M Dが多すぎる とゥェ一ハ強 度が低下する可能性があるので、 1 x l 0 1 2個/ c m3以下にするこ とが好ま し レヽ
この場合、前記熱処理はデバイス作製工程における熱処理とすることができる。 このように、 別個ゲッ夕 リ ング熱処理を行なうのではなく、 デバイス熱処理に よ りゲッ夕 リ ング熱処理を兼ねるものとするこ とによ り、 作業を簡素化し、 よ り 容易にゲッタ リ ング効果を得ることができる。
また本発明は、 シ リコン単結晶の製造条件を決定する方法であって、 チヨクラ ルスキ一法によ り窒素が ド一ブされた単数あるいは複数のシリ コン単結晶を引上 速度 Vと固液界面の温度勾配 Gの比 V/Gおよび/または G r o wn— i n欠陥 が凝集する温度帯の通過時間 P Tを変化させて引上げ、 前記シ リコン単結晶から シリコンゥエーハを作製し、 該シリ コンゥェ一ハに所定の熱処理を施した後、 シ リコンゥエーハの特性値を測定して所定の特性値を基準に合否判断を行い、 該合 否判断と前記 V/G、 P Tとの相関関係を求め、 該相関関係に基づいて製造条件 を決定することを特徴とするシ リコン単結晶の製造条件を決定する方法である。 このように、 チヨクラルスキー法によ り窒素 ド一プシ リコン単結晶を V / Gお よび/または P Tを変化させて引上げ、 ゥェ一ハを作製し、 熱処理後のゥェ一ハ の特性値を基準にした合否判断と V / G及び P T との相関関係に基づき単結晶の 製造条件を決定するようにすれば、 厳しい条件で検査を しても欠陥密度が少な く 製造条件によるバラツキも少ない窒素 ド一プアニールゥェ一ハとなるシ リ コン単 結晶を確実に製造することができる。
さらに、 このように適当な H Z (ホッ ト ゾーン ： C Z引上げ機内の炉内構造） を用いて様々な V / Gおよび P Tのサンプルを得ることによって、 その後の H Z の作製が一度で済み、 従来のように H Z を幾度も作り直さずとも、 確実に G r o w n— i n欠陥が極めて少ない単結晶を得るこ とができ、 開発コス 卜が低減でき る利点もある。
この場合、 前記シリ コンゥェ一ハの特性値が、 シリ コンゥエーハ表面の G r 0 w n - i n欠陥密度または電気特性であるものとすることができる。
このようにシリコンゥェ一ハ表面の G r o w n - i n欠陥密度または電気特性 をシリ コンゥエー八の特性値と して測定し、 合否基準とすれば、 その基準に基づ いて決定された製造条件でシリ コン単結晶を製造することによ り、 所望の G r 0 w n— i n欠陥密度あるいは電気特性であるシ リ コン単結晶を安定して製造する ことができる。
この場合、 前記シリコンゥェ一ハの特性値の測定は、 前記熱処理後のシ リ コ ン ゥェ一ハ表面を所定量研磨した後に行う ものとすることができる。
このように、 シリコンゥェ一ハの特性値の測定を、 熱処理後のシリコンゥェ一 ハ表面を所定量研磨した後に行なう ものとすることによ り、 例えばゥェ一ハ表面 の G r o w n— i n欠陥しか測定評価するこ とができない装置を用いて特性値の 測定を行なった場合でも、 容易にゥエーハ表面から所定の深さの特性値を評価す ることができる。
この場合、 前記チヨ クラルスキー法によ り窒素が ド一ブされたシ リコン単結晶 を引き上げる際のシリコン単結晶中の窒素濃度及び酸素濃度を予め設定してお く ことが好ま しい。
これは、 窒素濃度および酸素濃度は、 B M D密度や N— 0 ドナ一の発生量等に 密接に関連するパラメータであるため、それらについて所望の数値を得るために、 窒素濃度及び酸素濃度は予め設定しておく ことが好ま しいからである。
この場合、 前記窒素濃度及び酸素濃度は、 所望の B M D密度から設定するこ と ができる。
窒素濃度および酸素濃度は B M D密度に直結するパラメータであ り、 高酸素濃 度と した方が B M D密度は大き く できるが、 あま り多すぎると G r o w n— i n 欠陥のサイズが大き く なる等の欠点があるので、 適当な値に設定しておく ことが 好ま しいからである。
この場合、 前記窒素濃度は所望の N— 0 ドナ一の発生量から設定することがで きる。
窒素濃度は N—〇 ドナ一の発生量に密接に関わる値であ り、 あま り に多く の N 一〇 ドナ一が発生してしま う と、 所望の抵抗率のシ リコン単結晶が得られない場 合があるからである。
この場合、 前記チヨクラルスキー法によ り窒素が ド一プされたシ リ コン単結晶 を引上げる際に、 少な く とも結晶の中心が V— r i c h領域となる条件で引き上 げることが好ま しい。
これは、 引上げた結晶から作製されたゥエーハの面内に I 一 r i c h領域と V 一 r i c h領域が混在する と、 I 一 r i c h領域に存在する転位クラスタ等の欠 陥を熱処理で消滅させるこ とが困難になるためである。
この場合、 前記チヨクラルスキー法によ り窒素が ド一ブされたシ リ コン単結晶 を引き上げる際に、 引き上げ結晶の径方向全面に転位クラスタ一が発生しない条 件で引き上げることが好ま しい。
上記のような I 一 r i c h領域に存在する転位クラス夕一等の熱処理で消滅さ せにくい欠陥を排除するためには、 V / G等の引き上げ条件を制御して、 引き上 げ結晶の径方向全面に転位クラスタ一が発生しない条件で引き上げることが好ま しいからである。
さらに、 本発明の引上げ条件決定方法においては、 前記 P Tの変化は、 シリ コ ン単結晶の引上げの途中で引上速度 Vを変化させることによ り行なうことができ る。 このような方法であれば、 1本のシリ コン単結晶のイ ンゴッ ト中に様々な P T で製造された箇所を作製することが可能であ り、 使用する H Zは最低 1種類で良 く、 確認のために H Z をいろいろと設計 · 製造する必要はない。
この場合、 前記所定の熱処理と して、 1 1 5 0 °C以上で 1時間以上の熱処理を 行うことが好ま しい。
このように、 本発明の製造条件によ り製造されたシリコン単結晶は、 少な く と も 1 1 5 0 °C以上で 1 時間以上の熱処理を施すことによ り、 従来には存在しなか つた極低欠陥のシ リコンゥエーハを得ることができるからである。
また本発明は、 上記の本発明のシリコン単結晶の製造条件を決定する方法によ り決定された製造条件を用いてシリコン単結晶を作製し、 該シ リ コン単結晶から シリコンゥエーハを作製することを特徴とするシ リ コンゥェ一ハの製造方法であ る。
このように、 本発明で決定した製造条件によ り製造されたシ リコン単結晶を用 いてシリコンゥェ一ハを作製するようにすれば、 従来では得られなかった極低欠 陥のシリコンゥェ一ハを品質のバラツキなく、 安定して得るこ とができる。 この場合、 製造されたシ リ コンゥェ一ハに熱処理を行なう ことが好ま しく、 さ らに好ま しく は前記熱処理と して、 1 1 5 0 °C以上で 1 時間以上の熱処理を行な うことが好ま しい。
このように、 本発明で決定した製造条件によ り製造されたシ リコン単結晶を用 いて製造されたシリ コ ンゥェ一ハに、 熱処理を施し、 特に好ま しく は 1 1 5 ◦ °C 以上で 1時間以上の熱処理を行なうようにすれば、 確実に所定の特性値をもつシ リコンゥェ一ハとすることができる。
尚、 これらの熱処理条件は、 熱処理炉の耐久性やゥェ一ハ品質への影響及びコ ス ト面を考慮すると、 1 3 0 0 °C以下、 1 0時間以下が好ま しい。
さらに本発明は、 チヨ クラルスキー法によ り窒素を ド一ブして引き上げられた シリコン単結晶からシ リ コンゥェ一ハを作製し、 該シ リコンゥェ一ハに熱処理を 施すシリコンゥェ一ハの製造方法において、
前記シリコン単結晶中の窒素濃度および酸素濃度と前記シリ コンゥェ一ハに施 す熱処理条件とを所定の値に設定し、 さ らに前記熱処理後に得られる前記シリ コ ンゥェ一ハの G r o wn— i n欠陥密度を所定の値に設定することによ り一義的 に定まる前記シリ コン単結晶の引上速度 Vと固液界面の温度勾配 Gの比 V/Gよ り も低い V/G、 かつ G r o wn— i n欠陥が凝集する温度帯の通過時間 P Tよ り短い P Tとなる範囲でシ リ コン単結晶を引き上げることを特徴とするシリコン ゥェ一ハの製造方法である。
このように、 シ リ コン単結晶中の窒素濃度および酸素濃度とシ リ コンゥェ一ハ に施す熱処理条件、 並びに熱処理後に得られるシリコンゥェ一ハの欠陥密度を所 定の値に予め設定しておき、 そこから一義的に定まる V/Gおよび P丁よ り も、 低い V/Gかつ短い P Tとなる範囲でシ リ コ ン単結晶を引上げるようにすれば、 その製造条件次第で既存のいかなる低欠陥ゥェ一ハよ り も欠陥が少ないシリコン ゥェ一ハを得るこ とができ、 品質のバラツキも少ない。
この場合、 前記窒素濃度と酸素濃度をそれそれ 1 X 1 0 1 3〜 2 X 1 0 1 4個/ c m3、 1 2〜 1 8 p pma ( J E I D A ： 日本電子工業振興協会規格） と し、 前記熱処理条件を 1 2 0 0 °Cで 1時間以上または 1 1 5 0 °Cで 2時間以上とする ことが好ま しい。
このように、 シリコン単結晶の窒素濃度及び酸素濃度を上記範囲とすることに よ り、 G r own— i n欠陥のサイズ増大や N—〇 ドナーの発生等による弊害を 防ぐことができ、 このようにして作製されたシ リ コンゥェ一ハに、 少な く とも 1 2 0 0 °Cで 1時間以上または 1 1 5 0 °Cで 2時間以上の熱処理を施すこ とによ り . 従来には存在しなかった極低欠陥のシ リ コンゥェ一ハを製造することができる。 本発明のゥェ一ハは、 極めて低欠陥であるため、 欠陥の制限が厳しい最先端デ バイスあるいは将来のデバイスにおいても、 デバイス特性の劣化や歩留ま り低下 を招く ことなく使用するこ とできる。 また、 欠陥を低減するための熱処理条件が 従来のァニールゥェ一ハと同等あるいはそれ以下なので、 アルゴンァニール +酸 化処理のようなコス ト高のプロセスも必要ない。 また、 本発明のゥェ一ハの極低 欠陥である表層部を S O I ( S i l i c o n O n I n s u l a t o r ) 層と して使用した S〇 I ゥエーハを作製すれば、 よ り高性能、 高機能を有するデバイ スの作製が可能となる。 さ らに本発明の方法を用いることによ り、 適当な H Zで 様々な V/G及び通過時間のサンプルを得るこ とによって、 その後の H Zの作製 がー度で済み、 又確実に所望の G r o wn— i n欠陥が極めて少ない単結晶、 及 びシ リ コンゥェ一ハを得ることが出来る。 図面の簡単な説明
図 1は、 1 1 5 0 °C/ 2 hのァ二一ルを行なったシ リ コンゥェーハにおいて、 結晶引上時の V / G及び P Tとシリコンゥェ一ハの良品率との関係を示した相関 関係図である。
図 2は、 1 2 0 0 °C/ 1 hのァ二一ルを行なったシ リコンゥェ一ハにおいて、 結晶引上時の V / G及び P Tとシリコンゥェ一ハの良品率との関係を示した相関 関係図である。
図 3は、 本発明のシリコ ンゥェ一ハと従来の低欠陥シ リ コンゥェ一ハの G r 0 wn— i n欠陥密度を比較した比較図である。
図 4は、 S C— 1洗浄前の VZG、 P T及びァニール熱処理と C 0 Pの関係を 示した図である。
図 5は、 S C— 1洗浄前の VZG、 P T及びァニール熱処理と C 0 Pの関係を 示した図である。
図 6は、 S C— 1洗浄後の V/G、 P T及びァニール熱処理と C 0 Pの関係を 示した図である。
図 7は、 S C— 1洗浄後の V/G、 P T及びァニール熱処理と C〇 Pの関係を 示した図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態を詳細に説明するが、 本発明はこれらに限定される ものではない。
本発明者らは窒素 ドープア二一ルゥエーハの原料となる窒素 ドーブ結晶の製造 条件、 特に結晶熱履歴と G r o wn— i n欠陥との関係に着目 して鋭意研究を積 み重ねた結果、 窒素 ドーブ結晶においてもノ ン ド一ブ結晶と同様に G r o wn— i n欠陥は結晶熱履歴の影響を強く受けるが、 その影響を及ぼす温度帯が異なる ことを初めて知見し、 この知見を利用すれば、 窒素 ドープアニールゥェ一ハの原 料となる窒素 ド一プ結晶の G r o w n - i n欠陥を制御して、 厳しい条件で検査 しても欠陥密度が少な く、 製造条件によるバラツキも少ない窒素 ド一プアニール ゥェ一ハを作製するこ とができることを見出し、 本発明を完成させた。
本発明の説明に先立ち各用語、 特に G r o wn— i n欠陥の主なものにつき予 め解説しておく 。
( 1 ) F P D (F l o w P a t t e r n D e f e c t ) とは、 成長後のシ リ コン単結晶棒からゥエーハを切 り出し、 表面の歪み層を弗酸と硝酸の混合液でェ ツチングして取り除いた後、 K 2 C r 2〇 7と弗酸と水の混合液で表面をエツチン グ （ S e c c 0エッチング） することによ り ピッ トおよび流れ模様が生じる。 こ の流れ模様を F P Dと称し、 ゥェ一ハ面内の F P D密度が高いほど酸化膜耐圧の 不良が増える （特開平 4一 1 9 2 3 4 5号公報参照）。
( 2 ) L S T D(L a s e r S c a t t e r i n g T o m o g r a p h y D e f e c t ) とは、 例えば成長後のシリコン単結晶棒からゥエーハを切り出し、 表面の歪み層を弗酸と硝酸の混合液でェツチングして取り除いた後、 ゥェ一ハを 劈開する。 この劈閧面よ り赤外光を入射し、 ゥェ一ハ表面から出た光を検出する ことでゥェ一ハ内に存在する欠陥による散乱光を検出することができる。 ここで 観察される散乱体については学会等ですでに報告があ り、 酸素析出物とみなされ ている （J . J . A . P . V o l . 3 2， P 3 6 7 9 , 1 9 9 3参照）。 また、 最近の研究では、 八面体のボイ ド （穴） であるという結果も報告されている。 ( 3 ) C O P (C r y s t a l O r i g i n a t e d P a r t i c l e ) と は、 ゥェ一ハの中心部の酸化膜耐圧を劣化させる原因となる欠陥で、 S e c c o エッチでは F P Dになる欠陥が、 S C— 1洗浄 （ N H 40 H ： H 202 ： H 2〇 = 1 : 1 : 1 0の混合液による洗浄） では選択エッチングされ、 ピッ ト と して顕在 化する。 このビッ 卜の直径は 1 m以下であ り光散乱法で調べることができる。 上記窒素 ド一プアニールゥェ一ハはまず、 ベースとなる C Z結晶の G r 0 w n 一 i n欠陥サイズ . 密度が大変重要であ り、 そしてァニール条件が重要である。 このなかでベースとなる C Z結晶の G r o wn— i n欠陥サイズ'密度であるが、 この従来の窒素ドープアニールゥェ一ハは、 窒素の効果のみに頼っており、 他の 条件の最適化がまだまだ不十分であることに気がついた。 つま り今までのスタ ン ダー ドの条件 （又は、 引上速度を高速にする程度） に窒素を ドーブしていただけ だった。 但し、 これでも十分にノ ン ド一プのァニールゥェ一ハよ りは、 欠陥が良 く消えていた。
ここで、 窒素濃度の他に G r o wn— i n欠陥に影響を及ぼすパラメータ と し て、 結晶引上中の熱履歴や酸素濃度が考えられる。 結晶熱履歴はこの場合 2つあ つて、 まず 1つは結晶の引上速度 Vと結晶引上中の固液界面温度勾配 Gの比であ る V/Gで、 これは少なく とも通常の窒素ノ ン ドープ結晶の場合には凝集する前 の点欠陥の濃度を決定するパラメータである と言われている。 そ して、 2つ目は 点欠陥が凝集して G r o wn- i n欠陥になる温度帯の通過時間 P Tで、 これは 凝集を決定するパラメータである。 窒素 ドープの場合はこの凝集する温度帯が、 通常の窒素ノ ン ド一プ結晶とは異なることに注意する必要がある （特顧平 1 1 一 2 4 3 9 6 1号参照）。
そこで、 発明者らは、 まず窒素 ド一プ結晶引上中の熱履歴と、 G r o wn— i n欠陥のサイズ · 密度分布に与える影響を調査するため、 窒素濃度が 3. 9 x 1 0 1 3個/ c m3 (結晶の肩位置での計算値）、 酸素濃度を 1 3〜 1 5 p pm a (J E I D A ： 日本電子工業振興協会規格） 程度にあわせて、 結晶育成中の V/Gを 0. 2 7， 0. 3 2 5 [mm2/Km i n]の 2水準と し、 窒素濃度が 1 3乗台の 場合の凝集温度帯は 1 0 5 0 ° ( 〜 1 ◦ 0 0 °Cなので、 その通過時間が 5， 1 3， 2 0 , 3 0， 4 0， 6 0 [m i n]となる 6水準で、 計 1 2種類のサンブルの作製 を行い、 G r own— i n欠陥と熱履歴との関係を調査した。 その結果、 V/G が小さ く、 凝集温度帯の通過時間も短い方が、 欠陥のサイズ · 密度ともに小さい ことがわかった。 つま り、 これからいえるのは、 窒素 ド一ブしたサンブルにおい ても、 ノ ン ドープサンブルと同様に G r o wn— i n欠陥は熱履歴の影響を強く 受けると言うことである。
次にこれらのサンプルに、 1 2 0 0 °C/ 1 hと 1 1 5 ◦ °C/ 2 hのアルゴン 1 0 0 %雰囲気下でのァニ一ルを施し、 M〇一 6 0 1 によ り表面から 5〃mまでの 深さの G r own— i n欠陥（L S T D)の評価を行った。 その結果、 V/Gが小 さ く通過時間の短いサンプルの場合に、 1 2 0 0 °Cの熱処理で、 密度が 6個 / 6 "wa f e r ( 0. 0 3個/。 1112 )、 そ して 1 1 5 0 °Cの熱処理で 1 0個 / 6 "w a f e r ( 0 . 0 6個/ c m2) と、 従来には得られなかった極めて低欠陥のゥ エー八が得られた。
そこで、 この結果を元に、 やや欠陥が多い 1 1 5 0 °C/ 2 hのァニールを施し たサンブルを基準と し、 L S T Dが 1 0個 / 6 "w a f e r ( 0. 0 6個/ c m 2 ) 以下を合否判断の基準と して図 1 のような V/Gと通過時間 P Tとの相関関 係図を作製した。 この図 1 中で、 〇プロ ッ トは 1 0個 / 6 "w a f e r以下の基 準に合格したものを示し、 Xブロ ッ トは 1 0個 / 6 "w a f e r以下の基準を満 たさなかったものを示す。 つま り、 図 1の斜線で示した領域の引き上げ条件を用 いて窒素 ドープされたシ リ コン単結晶を製造すれば、 この単結晶から作製された シ リ コンゥェ一ハは、すく な く とも、 1 2 0 0 °Cで 1時間以上も し くは 1 1 5 0 °C なら 2時間以上のァニールを行う ことによ り、 このような従来には存在しなかつ た極低欠陥のゥェ一ハが出来ることになる。
また、 上記の合否判断基準はゥェ一ハの表面から 5〃mの深さまでに存在する 欠陥について行なったが、 通常要求される無欠陥領域はゥェ一ハ表面から 3〃 m 程度である。 そこで、 1 2 0 0 °Cで 1時間の熱処理後に表面から 3〃m研磨した 表面について酸化膜耐圧特性である T Z D B ( T i m e Z e r o D i e l e c t r i c B r e a k d o wn) 特性の C -モー ド良品率 （絶縁破壊電界が 8 MV/c m以上） が 9 5 %以上であることを合否判断基準に選ぶと、 合否判断基 準が緩やかになるため境界線は上方に移動し、 図 1の破線で示した領域になる。 図 3に、 本発明の極低欠陥のゥェ一ハと、 その他の従来からある低欠陥結晶と の、 G r o wn— i n欠陥密度の比較をのせた。 この結果から も明らかなように、 今回の最適窒素 ド一プ C Z +アルゴンァニールのゥェ一ハは、 その製造条件次第 で既存のいかなる低欠陥ゥエーハよ り も極めて低欠陥である低欠陥ゥェ一ハが得 られることがわかる。
窒素 ド一プ C Z -S i単結晶の製造条件をァニール条件に対し最適化し、 極低 欠陥のゥェ一ハを作製するために、 まず、 G r 0 wn— i n欠陥のサイズ ' 密度 を決定するパラメータの検討を行った。 G r o wn— i n欠陥のサイズ · 密度を 決定するパラメータには、 窒素濃度、 酸素濃度、 結晶引上中の熱履歴と して引上 速度 Vと結晶固液界面の温度勾配 Gの比 V/Gと欠陥が凝集する温度帯の通過時 間 P Tがある。
この中で、 まず酸素濃度については、 通常はユーザ一の仕様によ り固定されて いる場合が多く、 さ らに B MD密度に直結するパラメータでもあ り、 高酸素であ る方が熱処理後の BMD密度は稼げる力 G r o wn— i n欠陥のサイズが大き くなつてしまうので、 適度な範囲 （例えば、 1 2〜 1 8 [p pma]、 特には 1 3 〜 1 5 [p pma]) で固定するのが良い。
そ して、 窒素濃度は高い方が、 先に述べた凝集抑制効果や酸素析出促進効果は 増加するので望ま しいのだが、 0 S F リ ング領域が拡大した り、 その上に転位ル —ブ等の 2次欠陥が発生した り、 又、 酸素との結合で N— 0 ドナーが発生し抵抗 率を変化させた りするため、 あま り高く することもできない。 従って、 これもあ る範囲 （例えば l〜 2 0 x l 0 1 3 [個/ c m3]程度） で固定し、 G r o wn— i n欠陥制御には使用しない方が望ま しい。 尚、 N— 0 ドナーの発生量は、 窒素 ド 一プゥェ一ハに対して N— 0 ドナ一を形成する熱処理と して 5 0 0〜8 0 0 °C程 度の熱処理を施し、 熱処理前後でゥエーハの抵抗率を測定し、 この抵抗率の変化 から見積もることができる。
また、 シリコン単結晶中の窒素濃度及び酸素濃度は、 上記のような弊害が発生 しない範囲内において、 B MD密度が所望の値が得られる程度に設定することが 好ま しい。 例えば、 1 . 0 X 1 ◦ 8 [個/ c m3]以上の B M Dが必要である場合に は、 酸素濃度と しては 1 2〜 1 8 p p m a、 窒素濃度と しては 1 x l 0 1 3〜 2 X 1 0 1 4 [個/ cm 3]の範囲から選択すればよい。
このように酸素濃度および窒素濃度は予め設定されるので、 実際の結晶の育成 条件と して G r 0 wn— i n欠陥制御に使用可能なパラメ一夕は、 V/Gと凝集 温度帯通過時間 P Tになる。 ここで、 V/Gは通常の結晶において G r 0 wn— i n欠陥が凝集する前の点欠陥の濃度を左右するパラメータである。
そこで、 これらのパラメータを決定するために、 まずは V/Gまたは P Tが異 なる条件である、 或いは V/G及び P Tが異なる条件で作製されたシリコン単結 晶のそれぞれからシリコンゥエーハを作製する。 これらのそれそれ条件が異なる シリコン単結晶は、 シ リコンイ ンゴッ トの引き上げバッチ毎に V/G、 P Tの条 件を設定して引き上げても良いが、 P Tの条件の変化は、 1本のイ ンゴッ ト を引 き上げる際に引上速度を引上途中に変化させる方法によ り製造することもできる この方法なら、 V/Gは最初の引上速度で決ま り、 P Tは後半の引上速度で決ま る部分を、 結晶のある一部分に作製することが可能である。 さ らに、 この方法な らば使用する H Zは最低 1種類で良く、 確認のために H Zをいろいろと設計 ' 製 造する必要はない。
この際、 V/Gを算出するのに必要な G、 および P Tは通常、 熱解析 （シミ ュ レーシヨ ン） の結果を用いて算出することが多いが、 その場合には結晶の比熱を 考慮した非定常な解析結果を用いることが好ま しい。 比熱を考慮しない定常解析 から P Tを算出すると結晶の口径が違う場合にずれが生じる場合があるので、 定 常解析の結果を用いる場合には、 比熱の影響を考慮して、 各口径毎に実験を行い その結果から補正することが好ま しい。
また、 V/Gを算出するのに必要な Gは、 できるだけ固液界面近傍の Gの値を 用いて算出するのが好ま しい。本発明においては、シリコンの融点から 1 4 0 0 °C の間の平均値を用いている。 そして、 F E M A G (総合伝熱解析ソ フ ト ： F . D u p r e t , P . N i c o d e m e , Y . R y c k m a n s , P . W o u t e r s , a n d M . J . C r o c h e t , I n t . J . H e a t M a s s T r a n s f e r , 3 3 ， 1 8 4 9 ( 1 9 9 0 )) の準定 常モー ド にて シ リ コ ン単結晶を引上げ る場合につ き シ ミ ュ レ ー シ ョ ン を 行い、 Gを算出 してい る。
尚、 V/Gおよび P Tを制御するためには、 作製されたゥエーハに施される所 望の熱処理によ り、 必要とされるゥェ一ハの特性値 （例えば G r 0 w n— i n欠 陥密度や欠陥フ リー層の深さ、 或いはゥエーハ表面の電気特性 （酸化膜耐圧特性） など） を得るための、 臨界の G r 0 w n— i n欠陥サイズ ' 密度を求める必要が ある。 そこで、 V/G及び P Tを変化させたシ リ コン単結晶から作製されたシ リ コンゥェ一ハにァニールを行う。 ァニ一ル条件は、 例えば、 水素ァニ一ルゥエー ハなどで標準的に行われている 1 2 0 0 で 1時間のァニールや、 将来の低温化 を考慮に入れた 1 1 5 ◦ °Cで 2時間のァニールなど、 必要に応じて適宜設定すれ ばよい。 ァニール雰囲気と しても、 水素、 アルゴン、 或いはこれらの混合ガス雰 囲気等から任意に設定することができる。 そして、 ァニール後のゥエーハの特性値を測定し、 所定の特性値を基準にして 合否判断を行い、 その合否判断と前記 V/G、 P Tとの相関関係を求める。 ここ で、 ゥェ一ハの特性値と して G r own— i n欠陥密度を評価する場合には、 欠 陥を深さ方向に評価可能な評価装置、 例えば MO— 6 0 1 (三井金属鉱業社製） を用いると、 この評価装置は 5〃mまで深さ方向の評価ができるため、 5〃m程 度欠陥フ リー層が欲しい場合にはこの評価装置で評価できる。 また、 ゥエーハ表 面の G r o wn— i n欠陥しか評価できない装置を用いる場合でも、 ァニール後 のゥエーハを、 必要な欠陥フ リー層の深さ分だけ研磨してから測定すればよい。 また、 ゥェ一ハの特性値と して、 T Z D B， T D D B ( T i m e D e p e n d e n t D i e l e c t r i c B r e a k d o wn) のような酸化膜耐圧の良 品率を指標とすることもできる。 いずれにしても、 ゥェ一ハの特性値の合否判断 は任意の値を基準にして行う ことができ、 これを基準にこの合否判断と V/G及 び P Tとの相関関係を求めることができる。
図 1は、 V/Gおよび P Tと G r own— i n欠陥密度との相関関係を示して おり、 G r o w n— i n欠陥密度（L S T D密度）が 1 0個 Z 6 "w a f e r以下 を合否判断の基準と したものである。 この相関図において、 斜線部分の領域から V/G及び P Tを任意に選択し、 その条件で窒素 ド一ブされたシリ コン単結晶を 引き上げ、 この単結晶からシ リコンゥエーハを作製し、 所定の熱処理を加えれば、 L S T D密度が 1 0個/ / 6 "w a f e r以下の所望する極低欠陥のゥエーハが得 られる。
尚、 斜線部分の領域から選択された VZGによ り窒素 ド一プされたシリ コン単 結晶を引き上げる際には、 少なく とも結晶の中心が V— r i c h領域となるよう にするのが好ま しい。 これは、 引き上げた結晶から作製されたゥエーハの面内に I一 r i c h領域が混在すると、 I 一 r i c h領域に存在する転位クラスタ等の 欠陥を熱処理で消滅させるこ とが困難になるためである。
このように、 上記の相関関係から、 まず製造可能な範囲を見極めておく ことに よ り、 その後は必要に応じて、 H Z及び成長条件の設計を行えばよいだけになり、 H Zの作製等は一度ですむため、 開発コス トが安く すむ。 H Zの設計は、 まずは 適当に任意の引上速度を決定しておいて、 次に H Zの解析を行い、 V/G及び凝 集温度帯の通過時間が所定の範囲にはいるよ うに設計すればよい。 例えば引上速 度を 1 . 0 [mm/m i n]、 Gが 3. 5 [ K/mm] とする と V/Gは 0 . 2 8 6 [mm 2 /K m i n] となるから、 凝集温度帯の通過時間は、 少な く とも 3 0分以下 （実際には 3 5分程度でも可能と思われる） になるように 1 0 5 0〜 1 0 0 0 °Cになる領域を 3 c m以下とすれば、 このような設計条件を満たすこ とが 出来る。
実際にこのような H Z ( H Z -Aとする） を作製し、 引上速度が 1 . 0 [mm /m i n]、 酸素濃度は約 1 4 [p pma]、 窒素濃度は 5 x 1 0 1 3 [個/ c m3] と設定し、 結晶を育成して、 シリコンゥェ一ハを作製し、 1 2 0 0 ° (：、 1時間の アルゴンァニールを行ったところ、 ゥェ一ハ表面から 3〃mの深さの位置で、 0. 0 9 m以上のサイズの C Q Pの無い結晶を得るこ とが出来た。
ところで、 酸素濃度及び窒素濃度を変更したい場合があるが、 低酸素 （例えば B M Dが少な くても構わない等） 及び高窒素 （ N— 0 ドナ一は気にならない等） の方向への変更なら、 さほど気にする必要はない。 なぜなら、 先ほど求めた V Gと通過時間の相関関係図中における欠陥が消去可能かどうかの境界線は、 有利 な方向 （図 1の上方向） に動く ので、 すでに作製した H Z及び操業条件にて、 製 造可能だからである。 しかし、 高酸素 （も っ と BMDが欲しい等） や低窒素 （窒 素特有の欠陥が気になるなど） の方向への変更は、 注意が必要であ り、 その境界 線が不利な方向へ移動する。 よって、 この場合には境界線よ り も不利な方向のシ リコン単結晶を V/G及び P Tを変化させて作製し、 同様な実験にて境界を求め るのが望ま しい。 この場合は、 すでに基本となるデータがあるので、 サンプルの 種類は少なく すむ。 以下、 本発明の実施例および比較例を挙げて具体的に説明するが、 本発明はこ れらに限定されるものではない。
(実施例 1 )
まず、 V/G及び凝集温度帯通過時間 P Tを変化させた直径 6イ ンチ、 p型、 抵抗率 1 0 Ω · c m、 結晶方位く 1 0 0 >のシ リコン単結晶を引き上げ、 公知の 方法で鏡面研磨ゥエーハに加工した。 V/Gは 0. 2 7 と 0 . 3 2 5 [mm2/ Km i n] (V/Gの Gについては、 前述の F E M A Gの準定常モー ド にて シ ミ ュ レ 一 シ ヨ ン を行い算出 し た） で凝集温度帯 （ 1 0 5 0〜 1 0 0 0 °C) の 通過時間を 5、 1 3、 2 0、 3 0、 4 0、 6 0 [m i n] の 6水準と した。 こ れらのシ リコン単結晶は、 引上げの途中で引上速度 Vを変化させる方法によ P Tを変化させて製造し、 窒素濃度は 3 . 9 x 1 0 1 3 [個/ c m3] (結晶の肩位 置での計算値）、 酸素濃度を 1 3 ~ 1 5 p p m a ( J E I D A) に制御した。 具体的には、 まず、 結晶の肩から直胴長さが 5 0 c mになる所までは引き上げ 速度 V I ( 1 . 0又は 1 . 2 mm/m i n) で引き上げ、 5 0 c m〜 5 1 c mの 間に、 直径を極力変化させないようにしながら引き上げ速度を V 1 から V 2 ( 1 . 8〜 0. 3 mm/m i nから選択された引き上げ速度） に急変させ、 5 l c m以 降は V 2で引き上げた。
結晶引き上げ中の Gは結晶の頭から約 1 0 c mをのそきほぼ一定と考えられる ので、 引き上げ結晶の直胴長さが 3 7〜 5 0 c mの位置では、 その V/Gは V I によ り定ま り、 P Tは V 2によって定まるこ とになる。 従って、 V 2を振った条 件で結晶を複数本引き上げれば、 V/Gは同一で P Tが異なる結晶が得られる。 ここで、 直胴長さ 3 7 c mの位置とは、 結晶を 5 0 c mまで引き上げた状態で結 晶の温度が 1 ◦ 5 0 °C (凝集温度帯の上限） になっている位置を意味している。 尚、 約 4 8 c π！〜 5 0 c mまでは急変した引き上げ速度のため〇 S F リ ングが発 生するので、 その影響を除去するため、 3 7〜 4 5 c m程度までの部分を使用す る必要がある。
このように、 引き上げ速度を急変させる方法によ り、 V 2を振った条件で結晶 を複数本引き上げ、 それそれの直胴長さが 3 7〜 4 5 c mの位置からゥェ一ハを 切り出し、 V/Gは同一 （本実施例では 2水準） で P Tが異なる鏡面研磨ゥエー ハを作製した。
ここで得られたゥェ一ハの a s — g r 0 w n状態での C 0 Pを測定 （測定装 置 ： K L A T e n c o r社製 S P 1 ， 測定 C O Pサイズ ： ◦ . 0 9 m以上） した結果、 C 0 Pは熱履歴ときれいな相関関係にあ り、 V/G値が高いほどそ し て凝集温度帯通過時間 P Tが長いほど、 サイ ズ · 密度共に拡大する結果となった (図 4、 図 5 )。 これらのゥェ一ハに対して 2条件のアルゴンァニール （ 1 2 0 CTC/ 1 時間お よび 1 1 5 0 °C Z 2時間） を行った後、 必要な C 0 Pフ リー領域を表面から 3 mに設定し、 表面を 3〃m研磨した。 そして、 研磨後の表面 （すなわち元のゥェ —ハ表面から 3〃mの深さ） に存在するサイ ズが◦ . 0 9 m以上の C O Pを測 定し、 図 4及び図 5 に併記した。
その後、 この C O Pの測定装置で検出できない 0 . 0 9 〃m未満のサイズの C 〇 Pを顕在化させるため、 S C— 1 洗浄液による繰り返し洗浄後に再度測定した。 また、 熱処理前のゥェ一ハの S C— 1洗浄液による繰り返し洗浄後の C O Pにつ いても、 別ゥエーハを用いて測定し、 図 6及び図 7 に記載した。
図 6及び図 7の結果から、 1 2 0 0 °C/ l hァニールの場合は、 V/Gが 0 . 2 7 [mm2/K m i n] の場合は、 通過時間 P Tが 4 0分以下、 そ して V/G が 0. 3 2 5の場合は、 通過時間 P Tが 3 0分以下のサンプルが、 C O Pは非常 に良く消滅していた。 一方、 1 1 5 0 °C/ 2 hの場合は、 V/Gが 0 . 2 7 [ m m2/Km i n] で、 通過時間 P Tが 2 0分以下、 V/Gが 0 . 3 2 5の場合は、 通過時間 P Tが 1 3分以下のサンブルでかな りの低減が見られた。
そこで、 再測定後の C 0 Pが 7 0個/ W a f e r を合否判断の基準と し、 V/ Gと P Tとの相関関係を示すグラフを作成した。 ここで、 シ リ コンゥェ一ハに 1 1 5 0 °C/ 2 hの熱処理を施したものは図 1 (実線） に、 シ リ コンゥェ一ハに 1 2 0 0 °C/ 1 hの熱処理を施したものは図 2 にそれそれ記載した。 これによ り、 図 1 ， 2の境界線よ り下部の条件でシリコン単結晶を引き上げ、 シ リコンゥェ一 ハを作製すれば、 それそれの熱処理を加えることによ り ゥエーハ表面から深さ 3 〃 mまでの領域において実質的にボイ ドフ リーのゥェ一ハが得られるこ とがわか る。 (実施例 2 )
実施例 1 と同一条件で作製したシ リコンゥエーハ （熱処理および 3 m研磨ま で行ったゥェ一ハ） の表面に酸化膜を形成し、 下記条件によ り酸化膜耐圧 （ T Z D B , T D D B ) を測定し、 T Z D Bの Cモー ド良品率 （絶縁破壊電界が 8 MV / c m以上） および T D D Bのアモー ド良品率 （絶縁破壊時の電荷量が 2 5 C/ c m2以上） の両方が 9 5 %となるところを合否判断の基準と し、 V/Gと P T との相関関係を示すグラフを作成した。
なお、 T Z D B及び T D D Bの測定条件を以下に示す。
( T Z D B測定条件）
酸化膜厚 （ 2 5. 5 [nm])、 ゲー ト面積 （ 8 [mm2 ])、
判定電流値 （ 1 [m A])、 測定数 （ 1 ◦ 0 [ d o t / w a f e r ])。
(T D D B測定条件）
酸化膜圧 （ 2 5. 5 [nm]) ゲー ト面積 （ 4 [mm2 ])、
ス ト レス電流値 （ 0. 0 1 [A/c m2])、
測定数 （ 1 0 0 [d o t /w a f e r ]), 測定温度 （ 1 0 0 °C)。
その結果、 酸化膜耐圧特性と V/G及び P Tとの相関関係は、 図 1、 図 2 とほ ぼ同一の結果となった。 これは、 C 0 Ρの測定結果で耐圧が予測できることを示 している。 また、 C〇 Ρサイズが小さいもの （ V / Gが小さ く、 Ρ Τが短いもの） ほどァニール後の耐圧の良品率が高く なる傾向があった。
この結果から、 例えばァニール条件を 1 2 0 0 °C、 1時間と設定した場合に、 3〃mの深さで耐圧の良品率が 9 5 %以上のゥェ一ハが欲しい場合は、 図 2の境 界線の下部で窒素 ド一プ結晶を製造すればよいことになる。 この様に製造条件を 決定すれば、安定した品質の窒素 ド一プア二一ルゥェ一ハが得られることになる。 (実施例 3 )
図 1の境界線 （実線） よ り下部の引き上げ条件と して、 V/Gが◦ . 2 7 [m m2/Km i n] (V/Gの Gについては、 前述の F E M A Gの準定常モ一 ド にて シ ミ ュ レ ーシ ョ ン を行い算出 し た ） で凝集温度帯 （ 1 0 5 0〜 1 0 ◦ 0 °C) の通過時間 P Tを 1 3 [m i n] に設定し、 p型、 抵抗率 1 0 Ω · c m、 結晶方位 < 1 0 0 >のシ リ コン単結晶を引き上げ、鏡面研磨ゥェ一ハに加工した。 窒素濃度は 3. 9 X 1 0 1 3 [個/ c m 3 ] (結晶の肩位置での計算値）、 酸素濃度 を 1 3〜 1 5 p pma (J E I D A) に制御した。 次にこれらのゥェ一ハに、 1 2 0 0 °C/ l hと 1 1 5 0 °C/2 hのアルゴン 1 0 0 %雰囲気下でのァニールを 施し、 M0— 6 0 1によ り、 深さ 5〃mまでに存在する大きさ 5 0 nm以上の G r o w n - i n欠陥（L S T D)の測定を行った。 その結果、 1 2 0 0 °Cの熱処理 では 6個 / 6 " w a f e r (約 0 . 0 3個/ c m2)、 1 1 5 0 °Cの熱処理で 1 0 個/ 6"w a f e r (約 0. 0 6個/ c m2) の極低欠陥のゥェ一ハが得られた。 (比較例）
実施例 3の比較と して、 従来の 4種類の低欠陥ゥェ一ハ （ 6イ ンチ、 p型、 抵 抗率 1 0〜 2 0 Ω · c m) について、 深さ 5〃mまでに存在する大きさ 5 ◦ nm 以上の G r 0 w n— i n欠陥（L S T D )の測定を行つた。 測定結果は実施例 3 と 共に図 3に記載した。 尚、 これら 4種類の低欠陥ゥェ一ハの製造条件は以下の通 りである。
(ァ二一ルゥェ一ハ）
引き上げ速度約 l mm/m i nの通常 C Zゥェ一ハに水素ァニール 1 2 0 0 °C、 1時間を行ったゥェ一ハ
(窒素 ド一プアニールゥェ一ハ）
V/Gが 0. 5 1 [mm2/Km i n] (V/Gの Gについては、 前述の F E M A Gの準定常モー ド にて シ ミ ュ レ ー シ ョ ン を行い算出 した ）、 P Tが 1 4 [m i n] で引き上げられた窒素 ドープゥェ一ハ （窒素濃度 4 x 1 0 1 3 [個 / c m3], 酸素濃度 1 5 p p m a ) にアルゴンァニール 1 2 0 0 、 1時間を 行ったゥエーハ。
(全面 N領域の窒素 ドーブゥェ一ハ）
窒素濃度が 4 x 1 0 1 3 [個ノ c m3] で、 全面 N領域となる条件で引き上げた C Zゥェ一ハ。
(ェビタキシャルゥェ一ハ）
引き上げ速度約 l mm/m i nの通常 C Zゥェ一ハに、 原料ガスに ト リ クロ 口 シランを用い、 1 1 2 5 °Cで 7 / mのェピタキシャル層を形成したェビタキシャ レ！ エーノ、。
図 3から、 従来の低欠陥シ リ コンゥェ一ハはいずれも、 本発明のシ リコンゥェ —ハに比べてゥェ一ハ表面の欠陥が多いことが判る。 さ らに前述したように、 従 来の窒素 ドープゥェ一ハは、 製造ロ ッ ト毎の欠陥密度のバラツキが大きい欠点が あ り、 ェピウェ一ハはェビ夕キシャル層を形成する工程を要するという欠点があ る。
なお、 本発明は、 上記実施形態に限定されるものではない。 上記実施形態は、 例示であ り、 本発明の特許請求の範囲に記載された技術的思想と実質的に同一な 構成を有し、 同様な作用効果を奏するものは、 いかなるものであっても本発明の 技術的範囲に包含される。
例えば、 上記実施形態においては、 直径 6 イ ンチのシリ コン単結晶を育成する 場合につき例を挙げて説明したが、 本発明はこれには限定されず、 直径 8〜 1 6 イ ンチあるいはそれ以上のシリ コンシ リ コン単結晶にも適用できる。
また、 本発明は、 シリコン融液に水平磁場、 縦磁場、 カスブ磁場等を印加する いわゆる M C Z法にも適用できるこ とはいう までもない。

Claims

請 求 の 範 囲
1 , 表面にェビタキシャル層を形成していないシ リ コンゥエーハであって、 該 シリコンゥェ一ハの表層部に存在するサイズが 5 O nm以上の L S T D力 シ リ コンェピ夕キシャルゥェ一ハのェピ夕キシャル層の表層部に存在するものよ り も 少ないことを特徴とするシ リ コンゥエーハ。
2. 前記表層部がゥェ一ハ表面から少なく とも深さ 5〃mまでの領域であるこ とを特徴とする請求項 1 に記載されたシ リ コ ンゥェーハ。
3. 表面にェピタキシャル層を形成していないシ リコンゥェ一ハであって、 該 シ リコンゥェ一ハの表層部に存在するサイズが 5 0 n m以上の L S T Dが◦ . 2 3個/ c m2以下であることを特徴とするシリ コンゥェ一ハ。
4. 前記表層部がゥエーハ表面から少な く とも深さ 5 mまでの領域であって、 前記サイズが 5 O nm以上の L S T Dが 0. 0 6個 Z c m2以下であることを特 徴とする請求項 3に記載のシ リコンゥェ一ハ。
5. 前記シ リ コンゥェ一ハのバルク部において、 1 · 0 X 1 08個/ c m 3以 上の BMDが存在することを特徴とする請求項 1から請求項 4のいずれか 1項に 記載されたシリコンゥェ一ハ。
6. 請求項 1から請求項 4のいずれか 1項に記載されたシ リ コンゥエーハであ つて、 熱処理を加えることによ り、 前記シリ コンゥェ一ハのバルク部において、 BMDが 1 . O x l 0 8個/ c m3以上となるこ とを特徴とするシ リ コンゥェ一 ノ、
7. 前記熱処理が、 デバイス作製工程における熱処理であることを特徴とする 請求項 6に記載されたシリ コンゥェ一ハ。
8. シリコン単結晶の製造条件を決定する方法であって、 チヨ クラルスキー法 によ り窒素が ド一プされた単数あるいは複数のシ リコン単結晶を引上速度 Vと固 液界面の温度勾配 Gの比 V/Gおよび/または G r o wn— i n欠陥が凝集する 温度帯の通過時間 P Tを変化させて引上げ、 前記シリ コン単結晶からシ リ コ ンゥ エーハを作製し、 該シ リ コンゥェ一ハに所定の熱処理を施した後、 シ リ コンゥェ ーハの特性値を測定して所定の特性値を基準に合否判断を行い、 該合否判断と前 記 V/G、 P Tとの相関関係を求め、 該相関関係に基づいて製造条件を決定する ことを特徴とするシ リ コ ン単結晶の製造条件を決定する方法。
9. 前記シ リ コンゥェ一ハの特性値が、 シ リ コンゥェ一ハ表面の G r o wn— i n欠陥密度または電気特性であることを特徴とする請求項 8に記載されたシ リ コン単結晶の製造条件を決定する方法。
1 0. 前記シリ コンゥェ一ハの特性値の測定は、 前記熱処理後のシリコンゥェ —ハ表面を所定量研磨した後に行うことを特徴とする請求項 8 または請求項 9に 記載されたシ リ コ ン単結晶の製造条件を決定する方法。
1 1. 前記チヨ クラルスキー法によ り窒素が ド一プされたシ リ コン単結晶を引 き上げる際のシリコン単結晶中の窒素濃度及び酸素濃度を予め設定しておく こ と を特徴とする請求項 8ないし請求項 1 0のいずれか 1項に記載のシ リコン単結晶 の製造条件を決定する方法。
1 2. 前記窒素濃度及び酸素濃度は、 所望の BMD密度から設定することを特 徴とする請求項 1 1 に記載のシ リコン単結晶の製造条件を決定する方法。
1 3. 前記窒素濃度は、 所望の N—〇 ドナ一の発生量から設定することを特徴 とする請求項 1 1 または請求項 1 2に記載のシリコン単結晶の製造条件を決定す る方法。
1 4 . 前記チヨ クラルスキー法によ り窒素が ド一プされたシ リ コン単結晶を引 上げる際に、 少な く とも結晶の中心が V— r i c h領域となる条件で引き上げる ことを特徴とする請求項 8ないし請求項 1 3のいずれか 1項に記載のシリ コン単 結晶の製造条件を決定する方法。
1 5 . 前記チヨ クラルスキー法によ り窒素が ドープされたシ リ コン単結晶を引 き上げる際に、 引き上げ結晶の径方向全面に転位クラスターが発生しない条件で 引き上げるこ とを特徴とする請求項 8ない し請求項 1 4のいずれか 1項に記載の シリ コン単結晶の製造条件を決定する方法。
1 6 . 前記 P Tの変化は、 シ リ コン単結晶の引上げの途中で引上速度 Vを変化 させることによ り行なう こ とを特徴とする請求項 8ないし請求項 1 5のいずれか 1項に記載のシリ コン単結晶の製造条件を決定する方法。
1 7 . 前記所定の熱処理と して、 1 1 5 0 °C以上で 1時間以上の熱処理を行う ことを特徴とする請求項 8 ない し請求項 1 6 のいずれか 1項に記載のシ リコン単 結晶の製造条件を決定する方法。
1 8 . 請求項 8ないし請求項 1 7のいずれか 1項に記載されたシ リ コン単結晶 の製造条件を決定する方法によ り決定された製造条件を用いてシ リ コン単結晶を 作製し、 該シリコン単結晶からシ リコンゥェ一ハを作製するこ とを特徴とするシ リコンゥェ一ハの製造方法。
1 9 . 前記シリコンゥエーハに熱処理を行う こ とを特徴とする請求項 1 8 に記 載されたシ リコンゥェ一ハの製造方法。
2 0 . 前記熱処理と して、 1 1 5 0 °C以上で 1時間以上の熱処理を行う ことを 特徴とする請求項 1 9 に記載のシ リコンゥェ一ハの製造方法。
2 1 . チヨクラルスキー法によ り窒素を ド一プして引き上げられたシ リコン単 結晶からシリ コンゥェ一ハを作製し、 該シリ コンゥェ一ハに熱処理を施すシリ コ ンゥエーハの製造方法において、
前記シ リ コン単結晶中の窒素濃度および酸素濃度と前記シ リ コンゥエーハに施 す熱処理条件とを所定の値に設定し、 さ らに前記熱処理後に得られる前記シ リ コ ンゥェ一ハの G r o wn- i n欠陥密度を所定の値に設定することによ り一義的 に定まる前記シリコン単結晶の引上速度 Vと固液界面の温度勾配 Gの比 V/Gよ り も低い VZG、 かつ G r o wn— i n欠陥が凝集する温度帯の通過時間 P Tよ り短い Ρ Τとなる範囲でシ リコン単結晶を引き上げるこ とを特徴とするシ リ コン ゥェ一ハの製造方法。
2 2 . 前記窒素濃度と酸素濃度をそれそれ 1 X I 0 1 3〜 2 x l 0 1 4個/ c m 3、 1 2〜 1 8 p pm aと し、 前記熱処理条件を 1 2 0 0 °Cで 1時間以上または 1 1 5 0 °Cで 2時間以上とすることを特徴とする請求項 2 1 に記載のシ リコンゥ ェ一ハの製造方法。
PCT/JP2001/000302 2000-01-25 2001-01-18 Plaquette de silicium, procede de determination de la condition dans laquelle est produit un monocristal de silicium et procede de production d'une plaquette de silicium WO2001055485A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US09/936,920 US6599360B2 (en) 2000-01-25 2001-01-18 Silicon wafer, method for determining production conditions of silicon single crystal and method for producing silicon wafer
DE60144416T DE60144416D1 (de) 2000-01-25 2001-01-18 Verfahren zur bestimmung unter welchen konditionen der siliziumeinkristall hergestellt wurde und verfahren zur herstellung des siliziumwafers
JP2001554510A JP3565205B2 (ja) 2000-01-25 2001-01-18 シリコンウエーハおよびシリコン単結晶の製造条件を決定する方法ならびにシリコンウエーハの製造方法
EP01901424A EP1195455B1 (en) 2000-01-25 2001-01-18 Method for determining condition under which silicon single crystal is produced, and method for producing silicon wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-015537 2000-01-25
JP2000015537 2000-01-25

Publications (1)

Publication Number Publication Date
WO2001055485A1 true WO2001055485A1 (fr) 2001-08-02

Family

ID=18542817

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/000302 WO2001055485A1 (fr) 2000-01-25 2001-01-18 Plaquette de silicium, procede de determination de la condition dans laquelle est produit un monocristal de silicium et procede de production d'une plaquette de silicium

Country Status (7)

Country Link
US (1) US6599360B2 (ja)
EP (1) EP1195455B1 (ja)
JP (1) JP3565205B2 (ja)
KR (1) KR100781728B1 (ja)
DE (1) DE60144416D1 (ja)
TW (1) TW512465B (ja)
WO (1) WO2001055485A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006016659A1 (ja) * 2004-08-12 2006-02-16 Komatsu Electronic Metals Co., Ltd. 窒素ドープシリコンウェーハとその製造方法
US7048796B2 (en) 2001-08-08 2006-05-23 Toshiba Ceramics Co., Ltd. Silicon single crystal wafer fabricating method and silicon single crystal wafer
JP2009269779A (ja) * 2008-05-02 2009-11-19 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ評価用の標準サンプル、その製造方法及び標準サンプルを用いた評価方法
JP2018190903A (ja) * 2017-05-10 2018-11-29 グローバルウェーハズ・ジャパン株式会社 半導体ウェハの製造方法及び半導体ウェハ
WO2022181391A1 (ja) * 2021-02-25 2022-09-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法およびシリコンウェーハ

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001278692A (ja) * 2000-03-29 2001-10-10 Shin Etsu Handotai Co Ltd シリコンウエーハおよびシリコン単結晶の製造方法
EP1391931A4 (en) * 2001-05-29 2009-04-08 Nippon Steel Corp SOI substrate
JP2003002785A (ja) 2001-06-15 2003-01-08 Shin Etsu Handotai Co Ltd 表層部にボイド無欠陥層を有する直径３００ｍｍ以上のシリコン単結晶ウエーハおよびその製造方法
KR100920862B1 (ko) * 2001-12-21 2009-10-09 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼의 제조 방법
JP4196602B2 (ja) * 2002-07-12 2008-12-17 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
CN100472001C (zh) * 2003-02-25 2009-03-25 株式会社上睦可 硅晶片、soi衬底、硅单晶生长方法，硅晶片制造方法及soi衬底制造方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
KR100693917B1 (ko) * 2004-12-31 2007-03-12 주식회사 실트론 실리콘 단결정
JP2006273631A (ja) 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
DE102005028202B4 (de) * 2005-06-17 2010-04-15 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
US20090206275A1 (en) * 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
JP5346744B2 (ja) * 2008-12-26 2013-11-20 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
JP5678846B2 (ja) * 2011-09-08 2015-03-04 信越半導体株式会社 シリコン単結晶中窒素濃度算出方法および抵抗シフト量算出方法
FR3055563B1 (fr) * 2016-09-08 2018-09-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de tri de plaquettes en silicium en fonction de leur duree de vie volumique
JP7247879B2 (ja) * 2019-12-20 2023-03-29 株式会社Sumco 単結晶シリコンウェーハの酸化膜耐圧の評価方法
CN113897671B (zh) * 2021-09-30 2023-05-05 西安奕斯伟材料科技股份有限公司 一种氮掺杂单晶硅棒的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274163A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 半導体ウェーハ及びその製造方法
JP2000007486A (ja) * 1998-05-28 2000-01-11 Wacker Siltronic G Fuer Halbleitermaterialien Ag 単結晶の製造方法
WO2001016410A1 (fr) * 1999-08-30 2001-03-08 Shin-Etsu Handotai Co., Ltd. Procede de fabrication de silicium monocristallin, silicium monocristallin fabrique par ce procede et plaquette de silicium

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103714B2 (ja) 1990-11-22 1994-12-14 信越半導体株式会社 シリコン単結晶の電気特性検査方法
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP4041182B2 (ja) * 1997-01-27 2008-01-30 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 熱処理用シリコンウェーハ及びその製造方法
JP3747123B2 (ja) * 1997-11-21 2006-02-22 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP3943717B2 (ja) * 1998-06-11 2007-07-11 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
JP3601324B2 (ja) * 1998-11-19 2004-12-15 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP5625533B2 (ja) * 2010-06-22 2014-11-19 トヨタ自動車株式会社 内燃機関の制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274163A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 半導体ウェーハ及びその製造方法
JP2000007486A (ja) * 1998-05-28 2000-01-11 Wacker Siltronic G Fuer Halbleitermaterialien Ag 単結晶の製造方法
WO2001016410A1 (fr) * 1999-08-30 2001-03-08 Shin-Etsu Handotai Co., Ltd. Procede de fabrication de silicium monocristallin, silicium monocristallin fabrique par ce procede et plaquette de silicium

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
NAKAMURA K. ET AL.: "The effect of nitrogen on the grown-in defect formation in CZ silicon crystals", PROCEEDINGS OF THE KAZUSA ACADEMIA PARK FORUM ON THE SCIENCE AND TECHNOLOGY OF SILICON MATERIALS '99, PAPERS PRESENTED DURING THE KAZUSA ACADEMIA PARK FORUM ONT HE SCIENCE AND TECHNOLOGY OF SILICON MATERIALS '99, IN CHIBA PREF., 24 November 1999 (1999-11-24) - 26 November 1999 (1999-11-26), pages 116 - 139, XP002943412 *
OHASHI W. ET AL.: "Nitrogen doping grown-in defects engineering in czochralski silicon crystals", PROCEEDINGS OF THE KAZUSA ACADEMIA PARK FORUM ON THE SCIENCE AND TECHNOLOGY OF SILICON MATERIALS '99, PAPERS PRESENTED DURING THE KAZUSA ACADEMIA PARK FORUM ON THE SCIENCE AND TECHNOLOGY OF SILICON MATERIALS '99, IN CHIBA PREF., 24 November 1999 (1999-11-24) - 26 November 1999 (1999-11-26), pages 80 - 104, XP002943411 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7048796B2 (en) 2001-08-08 2006-05-23 Toshiba Ceramics Co., Ltd. Silicon single crystal wafer fabricating method and silicon single crystal wafer
WO2006016659A1 (ja) * 2004-08-12 2006-02-16 Komatsu Electronic Metals Co., Ltd. 窒素ドープシリコンウェーハとその製造方法
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
US7875117B2 (en) 2004-08-12 2011-01-25 Sumco Techxiv Corporation Nitrogen doped silicon wafer and manufacturing method thereof
JP2009269779A (ja) * 2008-05-02 2009-11-19 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ評価用の標準サンプル、その製造方法及び標準サンプルを用いた評価方法
JP2018190903A (ja) * 2017-05-10 2018-11-29 グローバルウェーハズ・ジャパン株式会社 半導体ウェハの製造方法及び半導体ウェハ
WO2022181391A1 (ja) * 2021-02-25 2022-09-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法およびシリコンウェーハ

Also Published As

Publication number Publication date
TW512465B (en) 2002-12-01
KR20010105392A (ko) 2001-11-28
US20030015131A1 (en) 2003-01-23
JP3565205B2 (ja) 2004-09-15
EP1195455B1 (en) 2011-04-13
KR100781728B1 (ko) 2007-12-03
EP1195455A4 (en) 2008-02-13
DE60144416D1 (de) 2011-05-26
US6599360B2 (en) 2003-07-29
EP1195455A1 (en) 2002-04-10

Similar Documents

Publication Publication Date Title
WO2001055485A1 (fr) Plaquette de silicium, procede de determination de la condition dans laquelle est produit un monocristal de silicium et procede de production d&#39;une plaquette de silicium
EP1811065B1 (en) Use of a single crystal silicon wafer for insulated gate bipolar transistors
KR100871626B1 (ko) 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법
KR100854673B1 (ko) 어닐링된 웨이퍼를 제조하는 방법
TWI548785B (zh) 矽晶圓及其製造方法
JP4566478B2 (ja) シリコン半導体基板およびその製造方法
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
JP6044277B2 (ja) シリコン単結晶ウェーハの製造方法
JP2013004825A (ja) シリコンウェーハ及びその製造方法
JP2003002785A (ja) 表層部にボイド無欠陥層を有する直径３００ｍｍ以上のシリコン単結晶ウエーハおよびその製造方法
JP5678211B2 (ja) アニールウエハの製造方法
JP2001217251A (ja) シリコンウェーハの熱処理方法
JP2004043256A (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP3752890B2 (ja) シリコン単結晶インゴットの製造方法
JP2004282088A (ja) シリコンウエーハ
JP2001102385A (ja) 点欠陥の凝集体が存在しないシリコンウェーハ
WO2001016410A1 (fr) Procede de fabrication de silicium monocristallin, silicium monocristallin fabrique par ce procede et plaquette de silicium
KR100389250B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
KR100725673B1 (ko) 실리콘 웨이퍼
JP4259708B2 (ja) Ｓｏｉ基板の製造方法
JP2002134513A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2001 554510

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 09936920

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020017012237

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2001901424

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020017012237

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2001901424

Country of ref document: EP