WO2001033834A1 - Procede et circuit de mise en evidence de contours - Google Patents

Procede et circuit de mise en evidence de contours Download PDF

Info

Publication number
WO2001033834A1
WO2001033834A1 PCT/JP2000/007485 JP0007485W WO0133834A1 WO 2001033834 A1 WO2001033834 A1 WO 2001033834A1 JP 0007485 W JP0007485 W JP 0007485W WO 0133834 A1 WO0133834 A1 WO 0133834A1
Authority
WO
WIPO (PCT)
Prior art keywords
contour
diagonal
pixel
circuit
pixels
Prior art date
Application number
PCT/JP2000/007485
Other languages
English (en)
French (fr)
Inventor
Seiji Matsunaga
Original Assignee
Fujitsu General Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Limited filed Critical Fujitsu General Limited
Priority to CA002389599A priority Critical patent/CA2389599C/en
Priority to US10/089,799 priority patent/US6980258B1/en
Priority to EP00970084A priority patent/EP1227668A4/en
Priority to AU79582/00A priority patent/AU772526B2/en
Publication of WO2001033834A1 publication Critical patent/WO2001033834A1/ja
Priority to HK03102421A priority patent/HK1053562A1/xx

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
    • H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction

Definitions

  • the present invention relates to a contour emphasizing method and circuit for emphasizing a contour in consideration of the directionality of the contour when emphasizing the contour in processing a digital video signal.
  • this type of conventional contour emphasizing circuit outputs a horizontal contour detecting unit 29, a vertical contour detecting unit 30 and outputs of the horizontal contour detecting unit 29 and the vertical contour detecting unit 30.
  • An addition circuit 31 for addition is provided, and an addition circuit 32 for adding the contour component signal output from the addition circuit 31 to the video signal.
  • the horizontal contour detection section 29 includes a contour detection filter 19 a directly connected to the video signal input terminal 10, and a contour detection filter connected via one 1-dot delay circuit 11. 19b, the output of the contour detection filter 19c connected via the two 1-dot delay circuits 11 and the outputs of the contour detection filters 19a, 19b, and 19c are added.
  • the multiplication circuit 21 includes an addition circuit 20, a coefficient multiplication circuit 21 for multiplying a predetermined coefficient K 1, and a one-line delay circuit 34 connected to the coefficient multiplication circuit 21. That is, a horizontal contour component is detected from the target pixel and pixels one dot before and after the target pixel.
  • the delay circuit 34 is for matching the output of the vertical contour detection unit 30 with the timing.
  • the vertical contour detection section 30 includes a contour detection filter 19 a connected to the video signal input terminal 10 via one 1-dot delay circuit 11, and one 1-dot delay circuit 1.
  • Contour detection filter connected via 1 and one 1-line delay circuit 1 2 1 b, connected via 1 1-dot delay circuit 1 1 and 2 1-line delay circuits 1 2
  • Addition circuit 20 that adds the output of the detected contour detection filter 19 c and the outputs of the contour detection filters 19 a, 19 b, and 19 c, and a coefficient multiplication that multiplies a preset coefficient K 2.
  • the circuit 21 is comprised. That is, a contour component in the vertical direction is detected from the target pixel and pixels before and after one line of the target pixel.
  • the contour is a case where the luminance difference appears continuously, and if the luminance difference is not continuous, it cannot be said to be a contour.
  • the points where the luminance "8" and the luminance "4" appear continuously in the horizontal and vertical directions are recognized as contours.
  • the video signal input terminal 10 is connected to a digital video image with a contour of luminance “8” and luminance “4” in the diagonally right-up direction as shown in Fig. 3 (a). It is assumed that a signal has been input.
  • the outputs of the contour detection files 19a, 19b, and 19c are as follows.
  • the present invention provides a contour emphasizing method and circuit capable of detecting a directionality of a contour to process a contour emphasis at a point where a horizontal contour and a vertical contour intersect and an oblique contour point as a more natural contour. The purpose is to do so. Disclosure of the invention
  • the present invention solves the problem of the point at which the horizontal contour and the vertical contour intersect with each other.
  • the luminance of the pixel in the direction having the largest difference in luminance between the pixels in each direction and the luminance of the target pixel are weighted to obtain a contour emphasis value, and the contour emphasis value is added to the target pixel.
  • This is a contour emphasizing method characterized by the following.
  • the present invention solves not only a point at which a horizontal contour and a vertical contour intersect, but also a problem at an oblique contour point.
  • Weighting is applied to the luminance of the pixel having the largest difference in luminance between the pixels in the vertical, right-up diagonal, and left-up diagonal directions, and the luminance of the target pixel to obtain an outline emphasis value.
  • a pixel successive to the target pixel is sequentially repeated as a new target pixel, and when two consecutive contour enhancement values have the same sign, the contours before and after the two consecutive contour enhancement values are the same.
  • the diagonal optimization processing that sets the contour emphasis values before and after the two consecutive contour emphasis values to 0 is performed.
  • the corresponding contour emphasizing values of the diagonal optimization process respectively the This is a contour emphasizing method characterized by adding to a target pixel.
  • FIG. 1 is a block diagram of a conventional edge enhancement circuit.
  • FIG. 2 is a diagram showing signals of respective parts when a signal having a contour extending in the horizontal direction and the vertical direction is inputted to the contour emphasizing circuit in FIG. 1, and (a) shows a signal inputted from the video signal input terminal 10; (B) shows the output signal of the horizontal contour detector 29, (c) shows the output signal of the vertical contour detector 30, and (d) shows the video output terminal.
  • FIG. 23 is a diagram illustrating output signals of 23.
  • FIG. 3 is a diagram showing signals of respective parts when a signal having a contour extending in an oblique direction is input to the contour emphasizing circuit in FIG. 1, and (a) shows a digital signal input from a video signal input terminal 10; 5B is a diagram showing an output signal of the video output terminal 23.
  • FIG. 3 is a diagram showing signals of respective parts when a signal having a contour extending in an oblique direction is input to the contour emphasizing circuit in FIG. 1, and (a) shows a digital signal input from a video signal input terminal 10; 5B is a diagram showing an output signal of the video output terminal 23.
  • FIG. 4 is a block diagram showing a first embodiment of the contour emphasizing circuit according to the present invention.
  • FIG. 5 is an explanatory diagram for explaining the operation of FIG.
  • FIG. 6 is a diagram showing signals of respective parts of the contour emphasizing circuit in FIG. 4, (a) is a diagram showing an original image of a digital signal input from the video signal input terminal 10, and (b) is a diagram showing a contour detecting unit. 18 is a diagram illustrating an output signal of FIG. 18, and (c) is a diagram illustrating an output signal of the video output terminal 23.
  • FIG. 7 is a block diagram showing a second embodiment of the contour emphasizing circuit according to the present invention.
  • FIG. 8 is an explanatory diagram for explaining the operation of the oblique optimization circuit 25 in FIG.
  • FIG. 9 is a diagram showing signals at various parts of the contour emphasizing circuit in FIG. 7, (a) is a diagram showing an original image of a digital signal input from the video signal input terminal 10, and (b) is a diagram showing an addition circuit 2.
  • FIG. 3C is a diagram illustrating an output signal of 0
  • FIG. 3C is a diagram illustrating an output signal after the diagonal optimization processing is performed by the diagonal optimization circuit 25
  • FIG. 3D is a diagram illustrating an output signal of the video output terminal 23. .
  • the present invention employs only a pixel as a center, and adopts only the edge enhancement value in the direction having the largest absolute value between horizontal, vertical, right-upward diagonal, and left-upward diagonal pixels adjacent to this pixel, and Ensure that contour enhancement is not performed more than necessary at intersections of contours and vertical contours and at oblique contour points. It was made. In this way, contour enhancement at points where horizontal and vertical contours intersect and at diagonal contour points is processed twice and processed as a more natural contour without inconvenience due to the lack of necessary contour enhancement. It is made possible.
  • the present invention further solves the problem not only at the intersection of the horizontal contour and the vertical contour, but also at the oblique contour point, when two consecutive weighted contour enhancement values have the same sign. If the two consecutive edge enhancement values before and after the two consecutive edge enhancement values are adopted as they are, and if the two consecutive weighted edge enhancement values have different signs, the two consecutive edge enhancement values will be used. A diagonal optimization process of 0 is performed, and the contour emphasis value subjected to the diagonal optimization process is added to the target pixel.
  • the horizontal pixel B1, B3, the vertical pixel A2, C2, the right-up diagonal pixel C1, A which are adjacent to the B2 pixel shown in FIG. 3.
  • Al and C3, 6 1-dot delay circuits 11 and 2 1-line delay circuits 12 are connected to the video signal input terminal 10. Combined.
  • C2 is one pixel delay by one 1-dot delay circuit 11 and C1 is B 2 is a one-line delay due to two one-dot delay circuits 1 1, B 3 is a one-line delay due to one one-line delay circuit 12, and so on, B 2 is a one-line delay and a one-pixel delay.
  • 1 is one line and two pixels behind
  • A3 is two lines behind
  • A2 is two lines and one pixel behind
  • A1 is two lines and two pixels behind.
  • the contour direction detecting section 24 will be described in detail.
  • the horizontal direction 8 1 and 8 3 are sequentially turned to a subtraction circuit 13 a for detecting the difference and an absolute value calculation circuit 14 a.
  • C1 and A3 in the diagonally right-up direction are sequentially connected to a subtraction circuit 13b that detects the difference and an absolute value calculation circuit 14b, and A2 and C2 in the vertical direction are
  • the subtraction circuit 13 for detecting the difference and the absolute value calculation circuit 14 c are sequentially connected to each other. It is sequentially connected to the value calculation circuit 14d.
  • These absolute value calculation circuits 14 a to 14 d are connected to a maximum value detection circuit 15, and this maximum value detection circuit 15 is connected between the first selection circuit 16 and the ⁇ 2 selection circuit 17. Output a signal to select one of the horizontal pixels Bl, B3, vertical pixels A2, C2, right-up diagonal pixels Cl, A3, and upper-left diagonal pixels A1, C3 .
  • the output of the first selection circuit 16 is applied to an outline detection filter 19a of an outline detection unit 18; the output of the second selection circuit 17 is applied to an outline detection filter 19c; Each of the contour detection filters 19a, 19b, and 19c is connected to a contour detection filter 19b.
  • the contour detection filters 19a, 19b, and 19c are connected to an addition circuit 20. Both are connected to the addition circuit 22.
  • A1, A2, A3, B1, B2, B3, C1, C2, and C3 are set to have the same time by the one-dot delay circuit 11 and the one-line delay circuit 12.
  • the absolute value of the horizontal pixel IB1—B3I is the maximum value.
  • the contour detector 18 calculates ( ⁇ B 1 + 2 B 2-B 3) Z4 and calculates the absolute value of the vertical pixel.
  • the contour enhancement effect can be performed without any problem on the contours in the horizontal direction and the 33 ⁇ 41 ⁇ direction, but there is a slight problem that the contours on the oblique contours are overemphasized. Have a point.
  • the oblique optimizing circuit 25 is interposed between the adding circuit 20 and the coefficient multiplying circuit 21 to eliminate the above-mentioned inconvenience.
  • the diagonal optimization circuit 25 has three 1-dot delay circuits 11 connected in series, and a switching section 27 interposed between the first 1-dot delay circuit 11 and the adder circuit 20. Then, a switching section 28 is interposed between the third one-dot delay circuit 11 1 and the coefficient multiplier 3 ⁇ 4?: Circuit 21, and the output side of the first one-dot delay circuit 11 1?
  • a sign comparison unit 26 for comparing these codes is connected to the output side of the 1-dot delay circuit 11 of the second fi, and the switching unit 27 and the switching unit 2 are connected by the output of the sign comparison unit 26. 8 is switched and controlled. Note that a three-dot delay circuit 33 is inserted before the adder circuit 22 in order to time the signal B2 due to the interposition of the oblique optimization circuit 25.
  • the output of the adder 20 in the contour detector 18 is the same as in the first embodiment, and corresponds to XI, X2, X3, and X4 in FIG.
  • ⁇ second one-dot delay circuit 11 1 are compared by the sign comparison unit 26.
  • contour detection filters 19 a and 19 of the contour detection unit 18 are shown.
  • the coefficients of b and 19 c are respectively set to — 1 Z 4, 1/2 and 1 1 4, but are not limited to these, and adding 3 coefficients becomes 0, for example, 1 1 Z5, 2Z5, 1-15, etc.
  • A1 to A5, B1 to B5, C1 to C5, D1 to D5, and E1 to E5, C3 is the center pixel, and the luminance difference In the horizontal direction, the difference between 1 and 5 and the difference between C 2 and C 4 are detected.
  • each coefficient can be set to, for example, 1/16, -2/16, 6/16, -2 / 16.1-1Z16.
  • not all 25 pixels are subject to the calculation, but the 8 pixels A2, A4, B1, B5, D1, D5, E2, and E4 are excluded from the detection.
  • the horizontal, vertical, upper right diagonal, and upper left diagonal 17 pixels are the targets of the performance.
  • the contour emphasizing method and circuit according to the present invention enhances the contour in a natural state even at the point where the horizontal contour crosses the vertical contour or when a digital video signal having a diagonal contour is input. It can be used for natural contour enhancement of PDP and LCD driven by digital video signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Image Analysis (AREA)
  • Image Processing (AREA)
  • Studio Circuits (AREA)

Description

明 細 書 輪郭強調方法及び回路 技術分野
本発明は、 ディジタル映像信号の処理において、 輪郭を強調する際に、 輪郭の 方向性を考慮して輪郭を強調するようにした輪郭強調方法及び回路に関するもの である。 背景技術
従来のこの種の輪郭強調回路は、 第 1図に示すように、 水平輪郭検出部 2 9 、 垂直輪郭検出部 3 0、 これらの水平輪郭検出部 2 9と垂直輪郭検出部 3 0の出力 を加算する加算回路 3 1、 および映像信号に前記加算回路 3 1から出力された輪 郭成分信号を加算する加算回路 3 2からなる。
前記水平輪郭検出部 2 9は、 映像信号入力端子 1 0に直接接続された輪郭検出 フィルタ 1 9 a、 1個の 1 ドッ ト遅延回路 1 1を介在して接続された輪郭検出フ ィル夕 1 9 b、 2個の 1 ドッ ト遅延回路 1 1を介在して接続された輪郭検出フィ ル夕 1 9 c、 前記輪郭検出フィルタ 1 9 a、 1 9 b , 1 9 cの各出力を加算する 加算回路 2 0、 予め設定された係数 K 1を乗算する係数乗算回路 2 1、 およびこ の係数乗算回路 2 1に接続された 1 ライン遅延回路 3 4とからなる。 すなわち、 目的の画素および目的の画素の 1 ドッ ト前後の画素から水平方向の輪郭成分を検 出する。 遅延回路 3 4は垂直輪郭検出部 3 0の出力とタイミングの整合を行うた めのものである。
前記垂直輪郭検出部 3 0は、 映像信号入力端子 1 0に、 1個の 1 ドット遅延回 路 1 1を介在して接続された輪郭検出フィルタ 1 9 a、 1個の 1 ドッ ト遅延回路 1 1 と 1個の 1ライン遅延回路 1 2を介在して接続された輪郭検出フィル夕 1 9 b、 1個の 1 ドット遅延回路 1 1 と 2個の 1 ライン遅延回路 1 2を介在して接続 された輪郭検出フィル夕 1 9 c、 前記輪郭検出フィルタ 1 9 a、 1 9 b、 1 9 c の各出力を加算する加算回路 2 0、 予め設定された係数 K 2を乗算する係数乗算 回路 2 1 とからなる。 すなわち、 目的の画素および目的の画素の 1 ライン前後の 画素から垂直方向の輪郭成分を検出する。
以上のような従来の回路構成において、 映像信号入力端子 1 0に、 第 2図 （ a ) に示すような水平方向と垂直方向に輪郭のあるディジタル映像信号が入力したも のとする。 ここで、 輪郭は、 輝度の差が連続して現われる場合であり、 輝度の差 があっても連続しない場合には輪郭とはいえない。 第 2図 （ a ) に示す例では、 輝度 「 8」 と輝度 「4」 が水平方向と垂直方向に連続して現われている個所が輪 郭として認識される。
このような場合において、 水平輪郭検出部 2 9で処理をすると、 輪郭検出フィ ルタ 1 9 a、 1 9 b、 1 9 cの出力は、 それぞれの係数を— 1 / 4、 2ノ 4、 - 1 / 4とすると、
第 2図 （ a ) の第 3行第 1列目の画素を目的の画素とした X 1のとき、
8 X (- 1 / 4 ) 、 8 X ( 2 / 4 ) 、 8 X ( - 1 / 4 ) =— 2、 + 4、 一 2 となり、 加算回路 2 0の出力 = 0となる。 同様に、
第 3行第 2列目の画素を目的の画素とした X 2のとき、
8 X ( - 1 / 4 ) 、 8 X ( 2 / 4 ) 、 4 X (— 1 / 4 ) =ー 2、 + 4、 - 1 となり、 加算回路 2 0の出力 = + 1 となり、
第 3行第 3列目の画素を目的の画素とした X 3のとき、
8 X (— 1 / 4 ) 、 4 X ( 2 / 4 ) 、 4 X ( - 1 / 4 ) =ー 2、 + 2 、 一 1 となり、 加算回路 2 0の出力 =一 1 となり、
第 3行第 4列目の画素を目的の画素とした X 4のとき、
4 X ( - 1 / 4 ) 、 4 X ( 2 / 4 ) 、 4 X ( - 1 / 4 ) =ー 1 、 + 2、 一 1 となり、 加算回路 2 0の出力 = 0となる。
この第 2図 （ a ) では、 これらの 4つの例しか存在しない。 係数乗算回路 2 1 の係数 K l = l とすると、 その出力は、 第 2図 （b ) のようになる。
垂直輪郭検出部 3 0で処理をした場合も Y 1 、 Y 2 、 Υ 3、 Υ 4の 4つの例し か存在しないので、 前記同様、 係数乗算回路 2 1の係数 K 2 = l とすると、 その 出力は、 第 2図 （ c ) のようになる。
これらの値が加算回路 3 1で加算され、 さらに加算回路 3 2で元の映像信号に 加算されると、 映像出力端子 2 3には、 第 2図 （d ) のように、 基本的には、 輝 度 「 8」 の輪郭個所は、 8 + 1 = 9となり、 と輝度 「4」 の輪郭個所は、 4 一 1 = 3となって輪郭が強調される。
次に、 従来の回路構成において、 映像信号入力端子 1 0に、 第 3図 （ a ) に示 すような右上がり斜め方向に輝度 「 8」 と輝度 「4」 による輪郭のあるディジ夕 ル映像信号が入力したものとする。
このような場合において、 水平輪郭検出部 2 9で処理をすると、 輪郭検出フィ ル夕 1 9 a、 1 9 b、 1 9 cの出力は、
第 3行第 3列目の画素を目的の画素とした X Iのとき、
8 X (— 1 / 4 ) 、 8 X ( 2 / 4 ) 、 4 X (一 1 / 4 ) =ー 2 + 4、
となり、 加算回路 2 0の出力 = + 1 となり、
第 3行第 4列目の画素を目的の画素とした X 2では、
8 X (- 1 / 4 ) 、 4 X ( 2 / 4 ) 、 4 X (一 1 / 4 ) = - 2 + 2、 1 となり、 加算回路 2 0の出力 =— 1 となる。
垂直輪郭検出部 3 0で処理をした場合も同様で、
第 3行第 3列目の画素を目的の画素とした Y 1では、
X (- 1 / 4 ) 8、 8 X ( 2 / 4 ) 、 4 X ( - 1 / 4 ) = 2 + 4、 一 となり、 加算回路 2 0の出力 = + 1 となり、
第 3行第 4列目の画素を目的の画素とした Y 2では、
X (- 1 / 4 ) 8、 4 X ( 2 / 4 ) 、 4 X ( - 1 / 4 ) = 2、 + 2、 - となり、 加算回路 2 0の出力 =一 1 となる。
これらの値が加算回路 3 1で加算され、 さらに加算回路 3 2で元の映像信号と 加算され、 映像出力端子 2 3には、 第 3図 （b ) のように、 輪郭が強調される。 第 2図 （ a ) に示すような水平方向と垂直方向に輪郭のあるディジタル映像信 号が入力した場合において、水平輪郭と垂直輪郭が交差する個所では、第 2図（ d ) に〇で示すように、 高輝度 「 8」 の輪郭個所は、 水平と垂直のいずれも輪郭強調 作用がなされないので 「8」 のままであるが、 低輝度 「4」 の輪郭個所は、 水平 と垂直の両方の輪郭強調が作用し、 4 一 1 一 1 = 2となって輪郭がより強調され る。 輪郭は、 連続した同一輝度中に、 特異な点が 1個所でもあると目立ってしま う、 という問題があった。
また、 第 3図 （ a ) に示すような 4 5度の方向に輪郭のあるディジタル映像信 号が入力した場合においては、 水平輪郭と垂直輪郭が交差する個所が連続してい るものとして処理されるので、 第 3図 （b ) に〇で示すように、 高輝度 「8」 の 輪郭個所は、 水平と垂直の両方の輪郭強調が作用し、 8 + 1 + 1 = 1 0となり、 低輝度 「4」 の輪郭個所でも、 水平と垂直の両方の輪郭強調が作用し、 4 一 1 一 1 = 2となる。 このため、 傾斜している輪郭個所の Γ 8」 が Γ 1 0」 に、 Γ 4」 が 「 2」 に強調され過ぎて、 却って目立ってしまう、 という問題があった。
本発明は、 輪郭の方向性を検出することにより、 水平輪郭と垂直輪郭の交差す る点及び斜め輪郭点における輪郭強調をより自然な輪郭として処理できるように した輪郭強調方法及び回路を提供することを目的とするものである。 発明の開示
本発明は、 水平輪郭と垂直輪郭の交差する点の問題点を解決するために、 ディ ジタル映像信号における目的の画素を中心としてこの画素に隣接する水平、垂直、 右上がり斜め、 左上がり斜めのそれぞれの方向の画素間の輝度の差分の最も大き な方向の画素の輝度と前記目的の画素の輝度とについてそれぞれ重み付けをして 輪郭強調値を得、 この輪郭強調値を前記目的の画素に加算するようにしたことを 特徴とする輪郭強調方法である。
本発明は、 水平輪郭と垂直輪郭の交差する点のみならず、 斜め輪郭点における 問題点をも解決するために、 ディジ夕ル映像信号における目的の画素を中心とし てこの画素に隣接する水平、 垂直、 右上がり斜め、 左上がり斜めのそれぞれの方 向の画素間の輝度の差分の最も大きな方向の画素の輝度と前記目的の画素の輝度 とについてそれぞれ重み付けをして輪郭強調値を得、 同様に、 前記目的の画素に 連続する画素を、 新たに目的の画素として順次繰り返し、 これら連続する 2つの 輪郭強調値の符号が同じであるときは、 これら 2つの輪郭強調値に連続する前後 の輪郭強調値をそのまま採用し、 これら連続する 2つの輪郭強調値の符号が異な るときは、 これら 2つの輪郭強調値に連続する前後の輪郭強調値を 0とする斜め 最適化処理をし、 この斜め最適化処理をした輪郭強調値をそれぞれ対応する前記 目的の画素に加算するようにしたことを特徴とする輪郭強調方法である。 図面の簡単な説明
第 1図は、 従来の輪郭強調回路のブロック図である。
第 2図は、 第 1図における輪郭強調回路に水平方向及び垂直方向に伸びる輪郭 を有する信号が入力した場合の各部の信号を示す図で、 （ a ) は映像信号入力端 子 1 0から入力したディジタル信号の原画を示す図、 （b ) は水平輪郭検出部 2 9の出力信号を示す図、 （ c ) は垂直輪郭検出部 3 0の出力信号を示す図、 （d ) は映像出力端子 2 3の出力信号を示す図である。
第 3図は、 第 1図における輪郭強調回路に斜め方向に伸びる輪郭を有する信号 が入力した場合の各部の信号を示す図で、 （ a ) は映像信号入力端子 1 0から入 力したディジタル信号の原画を示す図、 （b ) は映像出力端子 2 3の出力信号を 示す図である。
第 4図は、 本発明による輪郭強調回路の第 1実施例を示すプロック図である。 第 5図は、 第 4図の動作説明のための説明図である。
第 6図は、 第 4図における輪郭強調回路の各部の信号を示す図で、 （ a ) は映 像信号入力端子 1 0から入力したディジタル信号の原画を示す図、 （b ) は輪郭 検出部 1 8の出力信号を示す図、 （ c ) は映像出力端子 2 3の出力信号を示す図 である。
第 7図は、 本発明による輪郭強調回路の第 2実施例を示すブロック図である。 第 8図は、 第 5図における斜め最適化回路 2 5の動作説明のための説明図であ る。
第 9図は、 第 7図における輪郭強調回路の各部の信号を示す図で、 （ a ) は映 像信号入力端子 1 0から入力したディジタル信号の原画を示す図、 （b ) は加算 回路 2 0の出力信号を示す図、 （ c ) は斜め最適化回路 2 5により斜め最適化処 理した後の出力信号を示す図、 （ d ) は映像出力端子 2 3の出力信号を示す図で ある。 発明を実施するための最良の形態 本発明は、 ある画素を中心にして、 この画素に隣接する水平、 垂直、 右上がり 斜め、 左上がり斜めの各画素間の絶対値の最も大きな方向の輪郭強調値のみを採 用して、 水平輪郭と垂直輪郭の交差点及び斜め輪郭点における輪郭強調が必要以 上に行われないようにし、 また、 輪郭強調されなかった個所が適正に輪郭強調作 用がなされてより自然な輪郭強調を行うようにしたものである。 このように、 水 平輪郭と垂直輪郭の交差する点及び斜め輪郭点における輪郭強調が 2重に処理さ れたり、 必要な輪郭強調作用がなされないことによる不都合をなくしてより自然 な輪郭として処理できるようにしたものである。
本発明は、 さらに、 水平輪郭と垂直輪郭の交差する点のみならず、 斜め輪郭点 における問題点をも解決するために、 重み付けされた連続する 2つの輪郭強調値 の符号が同じであるときは 2つの輪郭強調値に連続する前後の輪郭強調値をその まま採用し、 この重み付けされた連続する 2つの輪郭強調値の符号が異なるとき は 2つの輪郭強調値に連続する前後の輪郭強調値を 0とする斜め最適化処理をし、 この斜め最適化処理をした輪郭強調値を前記目的の画素に加算するようにしたも のである。
本発明の第 1実施例を第 4図ないし第 6図に基づき説明する。
第 4図において、 第 5図に示す B 2画素を中心にして、 この B 2画素に隣接す る水平画素 B l、 B 3、 垂直画素 A 2、 C 2、 右上がり斜め画素 C l、 A 3、 左 上がり斜め画素 A l、 C 3の 9画素の時間を一致させるため、 映像信号入力端子 1 0に、 6個の 1 ドッ ト遅延回路 1 1 と 2個の 1ライン遅延回路 1 2が結合され る。
さらに詳しくは、 映像信号入力端子 1 0から直接取り出された時間遅れのない C 3と時間を一致させるため、 C 2を 1個の 1 ドッ ト遅延回路 1 1による 1画素 遅れとし、 C 1を 2個の 1 ドット遅延回路 1 1による 2画素遅れとし、 B 3を 1 個の 1ライン遅延回路 1 2による 1ライン遅れとし、 以下同様に、 B 2を 1ライ ン、 1画素遅れとし、 B 1を 1 ライン、 2画素遅れとし、 A 3を 2ライン遅れと し、 A 2を 2ライン、 1画素遅れとし、 A 1を 2ライン、 2画素遅れとする。 これらの A l、 A 2、 A 3、 B l、 B 2、 B 3、 C l、 C 2、 C 3は、 輪郭方 向検出部 2 4、 輪郭検出部 1 8を経て加算回路 2 2に接続され、 さらに映像出力 端子 2 3に接続される。
前記輪郭方向検出部 2 4の詳細を説明すると、 B 2を中心として、 水平方向の 8 1 と8 3は、 その差を検出する減算回路 1 3 aと、 絶対値演算回路 1 4 aに順 次接続され、 右上がり斜め方向の C 1 と A 3は、 その差を検出する減算回路 1 3 bと、 絶対値演算回路 1 4 bに順次接続され、 垂直方向の A 2と C 2は、 その差 を検出する減算回路 1 3 じ と、 絶対値演算回路 1 4 cに順次接続され、 左上がり 斜め方向の A 1 と C 3は、 その差を検出する減^回路 1 3 dと、 絶対値演算回路 1 4 dに順次接続されている。
これらの絶対値演算回路 1 4 a〜 1 4 dは、 最大値検出回路 1 5に接続され、 この最大値検出回路 1 5は、 第 1選択回路 1 6 と笫 2選択回路 1 7との中から水 平画素 B l、 B 3、 垂直画素 A 2、 C 2、 右上がり斜め画素 C l、 A 3、 左上が り斜め画素 A 1、 C 3のいずれかを選択するための信号が出力する。
前記第 1選択回路 1 6の出力は、輪郭検出部 1 8の輪郭検出フィル夕 1 9 aに、 前記第 2選択回路 1 7の出力は、 輪郭検出フィル夕 1 9 cに、 B 2は、 輪郭検出 フィルタ 1 9 bにそれぞれ接続され、 さらに、 これらの輪郭検出フィル夕 1 9 a、 1 9 b , 1 9 cは、 加算回路 2 0に接続され、 係数乗算回路 2 1を経て B 2とと もに加算回路 2 2に接続される。
以上のような構成による作用を説明する。
映像信号入力端子 1 0に入力したディジタル映像信号が第 6図 （ a) のように 水平方向と垂直方向に輪郭を有するものであるとする。
A l、 A 2、 A 3、 B l、 B 2、 B 3、 C l、 C 2、 C 3は、 1 ドッ ト遅延回 路 1 1 と 1 ライン遅延回路 1 2により同一時間となるように同期が取られ、 減算 回路 1 3、 絶対値演算回路 1 4、 最大値検出回路 1 5で水平画素 B l、 B 3、 垂 直画素 A 2、 C 2、 お上がり斜め画素 C l、 A 3、 左上がり斜め画素 A l、 C 3 のそれぞれの差分が検出され、 かつ絶対値が求められ、 その中から最大値が検出 される。
輪郭検出フィルタ 1 9 a、 1 9 b、 1 9 cのそれぞれの係数を一 1 4、 2 / 4、 - 1 /4とすると、 水平画素の絶対値 I B 1 — B 3 Iが最大値であれば、 輪 郭検出部 1 8にて、 （― B 1 + 2 B 2 - B 3 ) Z4が演算され、 垂直画素の絶対 値 I A 2— C 2 Iが最大値であれば、 輪郭検出部 1 8にて、 （一 A 2 + 2 B 2— C 2 ) ノ 4が演算され、 右上がり斜め画素の絶対値 I C 1 —A 3 I が最大値であ れば、 輪郭検出部 1 8にて、 （― C 1 + 2 B 2— A 3 ) Z4が演算され、 左上が り斜め画素の絶対値 I A 1 — C 3 I が最大値であれば、輪郭検出部 1 8にて、 （一 A 1 + 2 B 2 - C 3) 4が演算される。
例えば、 第 6図 （ a) において、 Z 1で随まれた 9画素の場合、 左上がり斜め 画素の絶対値 I A 1— C 3 I が最大値であるから、 （― A 1 + 2 B 2— C 3) / 4が演算され、 そのときの B 2は、 第 6図 ( b ) のように、 + 1 となる。
Z 2で囲まれた 9画素の場合、 水平画素の絶対値 I B 1 - B 3 I 、 垂直画素の 絶対値 I A 2— C 2 | 、 左上がり斜め画素の絶対値 1 A 1 — C 3 I のいずれもが 最大値であるから、 任意の 1つが選択されて演 され、 そのときの B 2は、 第 6 図 （b) のように、 一 1 となる。
同様に、 X 1で囲まれた 9画素の場合、 + 1、 X 2で囲まれた 9画素の場合、 一 1、 Y 1で囲まれた 9画素の場合、 + 1 、 Y 2で囲まれた 9画素の場合、 一 1 となって、 第 6図 （b) に示すような輪郭強調航が輪郭検出部 1 8で得られる。 この輪郭検出部 1 8で得られた輪郭強調値が加^回路 2 2で B 2 と加算される と、 第 6図 （ c) に示すような輪郭強調された映像信号となる。
この第 6図 （ c ) からも明らかなように、 水平輪郭と垂直輪郭の交差点におい てより自然な状態に輪郭強調されていることがわかる。
次に本発明による第 2実施例を第 7図乃至^ 9 | 1に基づき説明する。
前記第 4図の第 1実施例では、 水平方 と 3¾1ίί方向の輪郭については、 全く問 題なく輪郭強調作用を行うことができるが、 斜めの輪郭については、 輪郭強調さ れ過ぎるという若干の問題点を有する。
例えば、 第 9図 （ a) に示すように、 右上がりの輪郭を有する場合、 第 4図に 示した第 1実施例によれば、 X 1で囲まれた 9函素の場合、 + 1、 X 2で囲まれ た 9画素の場合、 + 1、 X 3で囲まれた ί»画素の ¾合、 — 1、 X 4で囲まれた 9 画素の場合、 一 1 となって、 第 9図 （b) の斜跺で示すように、 + 1が 2画素続 き、 次いで、 一 1が 2画素続くため、 輪郭強調され過ぎる。
そこで、 本発明の第 2実施例では、 第 7図に示すように、 輪郭検出部 1 8にお いて、 加算回路 20と係数乗算回路 2 1 との間に、 斜め最適化回路 2 5を介在し て前記のような不都合をなくすようにしたものである。
この斜め最適化回路 2 5は、 3個の 1 ドッ ト遅延回路 1 1 を直列に接続し、 第 1番目の 1 ドット遅延回路 1 1 と加算回路 2 0 との間に切換部 2 7を介在し、 第 3番目の 1 ドッ ト遅延回路 1 1 と係数乗 ¾?:回路 2 1 との間に切換部 2 8を介在し 第 1番目の 1 ドット遅延回路 1 1の出力側と？ fi 2 目の 1 ドッ ト遅延回路 1 1の 出力側とに、 これらの符号を比較する符号比較部 2 6を接続し、 この符号比較部 2 6の出力により前記切換部 2 7 と切換部 2 8を切換え制御するようにしたもの である。 なお、 この斜め最適化回路 2 5を介在したことによる信号 B 2の時間合 わせのため、 加算回路 2 2の前段に 3 ドッ ト遅延回路 3 3が挿入される。
以上のように構成された輪郭強調回路の作用を説明する。
輪郭検出部 1 8における加算回路 2 0の出力は、 1実施例と同様であり、 第 9図 （ a) における X I、 X 2、 X 3、 X 4に対応して、 第 9図 （b) のような 輪郭強調値 a l =+ l、 a 2 =+ l、 a 3 = _ l、 a 4 =— 1が得られる。
第 1番目の 1 ドット遅延回路 1 1の出力 a 2 と |β 2番目の 1 ドット遅延回路 1 1の出力 a 3との符号が符号比較部 2 6で比較される。 この例では、 a 2の符号 が十、 a 3の符号が—であり、 符号が異なるため、 切換部 2 7と切換部 2 8は 0 に設定される。 従って、 a l、 a 4はともに 0 となり、 第 9図 （ c ) に示すよう に、 輪郭強調値 a 1 = 0、 a 2 = + 1、 a 3 =— 〗 、 a 4 = 0が得られる。 同様 に、
a l = 0、 a 2 =+ l、 a 3 = + 1 , a 4 =— 1 のとき、 a 2と a 3の符号が 同じであるからそのまま
a l = 0、 a 2 =+ l、 a 3 =+ l、 a 4 =— 】 を出力し、
a l =+ l、 a 2 =— 1、 a 3 =— l、 a 4 = 0のときも、 a 2と a 3の符号 が同じであるからそのまま
a 1 = + 1 , a 2 = - 1 , a 3 =— 1、 a 4 = 0を出力する。
この結果、 第 9図 （d) に示すように、 傾斜した輪郭においてもより自然な状 態に輪郭強調されていることがわかる。
第 4図及び第 7図において、 輪郭検出部 1 8の輪郭検出フィル夕 1 9 a、 1 9 b、 1 9 cの係数をそれぞれ— 1 Z 4、 1 / 2、 一 1ノ4としたがこれに限られ るものではなく、 3つの係数を加えると 0になるような、 例えば、 一 1 Z 5、 2 Z 5、 一 1 5等とすることができる。
また、 前記実施例では、 3 X 3 = 9画素ずつ処理するようにしたが、 これに限 るものではなく、 5 X 5 = 2 5画素ずつ処理するようにしてもよい。 例えば、 A 1〜A 5、 B 1〜B 5、 C 1〜C 5、 D 1〜D 5、 E 1〜E 5とした場合、 C 3 が中心となる画素であり、 また、 輝度の差分は、 水平方向なら、 じ 1 とじ 5の差 分と、 C 2 と C 4の差分が検出される。 そして、 各係数を例えば、 一 1 / 1 6、 - 2/ 1 6 , 6/ 1 6 , - 2 / 1 6. 一 1 Z 1 6等とすることができる。 この場 合、 2 5画素すべてが演算の対象となるのではなく、 A 2、 A4、 B l、 B 5、 D l、 D 5、 E 2、 E 4の 8画素は、 検出の対象から除かれ、 水平、 垂直、 右上 がり斜め、 左上がり斜めの 1 7画素が演 ίの対象となる。 産業上の利用可能性
以上のように本発明による輪郭強調方法及び回路は、 水平輪郭と垂直輪郭が交 差する個所や斜め方向に輪郭のあるディジ夕ル映像信号が入力した場合において も輪郭が自然な状態で強調され、 ディジタル映像信号で駆動される P D Pや L C Dの自然な輪郭強調に利用することができる。

Claims

請 求 の 範 囲 l . ディジタル映像信号における目的の画素を中心としてこの画素に隣接する水 平、 垂直、 右上がり斜め、 左上がり斜めのそれぞれの方向の画素間の輝度の差分 の最も大きな方向の画素の輝度と前記 Π的の画素の輝度とについてそれぞれ重み 付けをして輪郭強調値を得、 この輪郭強調値を前記目的の画素に加算するように したことを特徴とする輪郭強調方法。
2 . ディジタル映像信号における目的の画素を中心としてこの画素に隣接する水 平、 垂直、 右上がり斜め、 左上がり斜めのそれぞれの方向の画素間の輝度の差分 の最も大きな方向の画素の輝度と前記 的の画素の輝度とについてそれぞれ重み 付けをして輪郭強調値を得、 同様に、 前記目的の画素に連続する画素を、 新たに 目的の画素として順次繰り返し、 これら迚^する 2つの輪郭強調値の符号が同じ であるときは、 これら 2つの輪郭強調叙' I：に迚続する前後の輪郭強調値をそのまま 採用し、 これら連続する 2つの輪郭強調値の符号が異なるときは、 これら 2つの 輪郭強調値に連続する前後の輪郭強調 ½を（） とする斜め最適化処理をし、 この斜 め最適化処理をした輪郭強調値をそれぞれ対応する前記目的の画素に加算するよ うにしたことを特徴とする輪郭強調方法。
3 . ディジタル映像信号における I的の画素を中心としてこの画素に隣接する水 平、 垂直、 右上がり斜め、 左上がり斜めの方向の全ての画素の時間を一致させる ための 1 ドット遅延回路 1 1 と 1 ライン遅延回路 1 2 とからなる時間一致手段と， この時間一致手段により時 一致された水平、 垂直、 右上がり斜め、 左上がり斜 めのそれぞれの方向の画素問の^度の差分の絶対値の最も大きな画素の方向を検 出する輪郭方向検出部 2 4と、 この輪¾方向検出部 2 4で検出された方向の画素 の輝度と前記目的の画素の輝度とについてそれぞれ ISみ付けをして輪郭強調値を 得るための輪郭検出部 1 8 と、 この輪郭検出部 1 8により重み付けされた輪郭強 調値を前記目的の画素に加算するための加^回路 2 2 とを具備してなることを特 徴とする輪郭強調回路。
4. 時間一致手段は、 目的の画素 13 2を中心としてこの画素 B 2に隣接する水平 B l、 B 3、 垂直 A 2、 C 2、 右上がり斜め C I、 A 3、 左上がり斜め A 1、 C 3の方向の 9個の全ての画素の時 ^を一致させるための 1 ドッ ト遅延回路 1 1 と 1ライン遅延回路 1 2とからなり、 輪郭方向検出部 2 4は、 前記時間一致手段に より時間一致された水平 B l、 B :;、 垂直 A 2、 C 2、 右上がり斜め C I、 A 3、 左上がり斜め A 1、 C 3のそれぞれの方向の画素間の輝度の差分を減算回路 1 3 で検出し、 絶対値演算回路 1 4でその絶対値を求め、 最大値検出回路 1 5で絶対 値の最も大きな画素の方向を検出し、 この検出信号により第 1選択回路 1 6と第 2選択回路 1 7から水平 B 1、 B 3、 垂 EA 2、 C 2、 右上がり斜め C I、 A 3、 左上がり斜め A l、 C 3のいずれかの方向を選択して出力するものからなり、 輪 郭検出部 1 8は、 前記輪郭方向検出部 2 4で検出された方向の画素の輝度につい てそれぞれ重み付けをする輪郭検出フィル夕 1 9 a、 1 9 c と、 前記目的の画素 B 2の輝度について重み付けをする輪郭検出フィルタ 1 9 bと、 これらを加算す る加算回路 2 0とを具備してなり、 加^回路 2 2は、 前記輪郭検出部 1 8により 重み付けされた輪郭強調値を前記 的の画素 B 2に加算するものからなることを 特徴とする請求項 3記載の輪郭強調回路。
5. 輪郭方向検出部 2 4で検出された方向の画素の輝度についてそれぞれ重み付 けをする輪郭検出フィル夕 1 9 a、 1 ί) じの係数をそれぞれ一 1 /4、 一 1 4 とし、 目的の画素 Β 2の輝度について IQみ付けをする輪郭検出フィルタ 1 9 bの 係数を 1 2としたことを特徴とする 求项 4記載の輪郭強調回路。
6. ディジタル映像信号における 的の画素を中心としてこの画素に隣接する水 平、 垂直、 右上がり斜め、 左上がり斜めの方向の全ての画素の時間を一致させる ための 1 ドット遅延回路 1 1 と 1 ライ ン遅延回路 1 2 とからなる時間一致手段と この時間一致手段により時問一致された水平、 fS直、 右上がり斜め、 左上がり斜 めのそれぞれの方向の画素問の輝度の差分の絶対値の最も大きな画素の方向を検 出する輪郭方向検出部 2 4と、 この輪 方向検出部 2 4で検出された方向の画素 の輝度と前記目的の画素の輝度とについてそれぞれ重み付けをして輪郭強調値を 得、 同様に、 前記目的の画素に連続する画素を、 新たに目的の画素として順次繰 り返し、 これら連続する 2つの輪郭強調値の符号が同じであるときは、 これら 2 つの輪郭強調値に連続する前後の輪郭強調値をそのまま採用し、 これら連続する 2つの輪郭強調値の符号が巽なるときは、 これら 2つの輪郭強調値に連続する前 後の輪郭強調値を 0とする斜め最適化処理をする斜め最適化回路 2 5を具備した 輪郭検出部 1 8と、 この輪郭検出部 1 8により斜め ίΙ適化処理をした輪郭強調値 をそれぞれ対応する前記目的の画素に加算する加算回路 2 2 とを具備してなるこ とを特徴とする輪郭強調回路。
7. 輪郭検出部 1 8は、 輪郭方向検出部 2 4で検出された方向の画素の輝度につ いてそれぞれ重み付けをする輪郭検出フィル夕 1 9 a、 1 9 cと、 前記目的の画 素 B 2の輝度について重み付けをする輪郭検出フィル夕 1 9 bと、 連続する 2つ の輪郭強調値の符号が同じであるときは、 この 2つの輪郭強調値に連続する前後 の輪郭強調値をそのまま採用し、 連続する 2つの輪郭強調値の符号が異なるとき は、 2つの輪郭強調値に連続する前後の輪郭強調値を 0 とする斜め最適化処理を する斜め最適化回路 2 5 とを具備してなることを特徴とする請求項 6記載の輪郭 強調回路。
8. 時間一致手段は、 目的の画素 C 3を中心としてこの画素 C 3に隣接する水平 C 1 と C 5、 C 2と C 4、 垂直 A 3 と E 3、 B 3 と D 3、 右上がり斜め E l と A 5、 D 2と B 4、 左上がり斜め A 1 と E 5、 B 2 と D 4の各対をなす 1 7個の全 ての画素の時間を一致させるための 1 ドッ ト遅延回路 1 1 と 1ライン遅延回路 1 2とからなり、 輪郭方向検出部 2 4は、 前記時間一致手段により時間一致された 水平 C 1 と C 5、 C 2 と C 4、 H E A 3と E 3、 B 3 と D 3、 右上がり斜め E 1 と A 5、 D 2と B 4、 左上がり斜め A 1 と E 5、 B 2 と D 4の各対をなす画素間 の輝度の差分を減算回路〗 3で検出し、 絶対値演算回路 1 4でその差分の絶対値 を求め、 最大値検出回路〗 5で絶対値の最も大きな画素の方向を検出し、 この検 出信号により第 1選択回路 1 (； と^ 2選択回路 1 7から水平 C 1 と C 5、 C 2と C 4、 垂直 A 3と E 3、 B 3 と D 3、 右上がり斜め E l と A 5、 D 2 と B 4、 左 上がり斜め A 1 と E 5、 B 2 と D 4のいずれかの方向を選択して出力するものか らなり、 輪郭検出部 1 8は、 前記輪郭方向検出部 2 4で検出された方向の画素の 輝度についてそれぞれ重み付けをする輪郭検出フィル夕 1 9 a、 1 9 b、 1 9 d、 1 9 e と、 前記目的の画素 C 3の輝度について重み付けをする輪郭検出フィル夕 1 9 じ と、 これらを加算する加算回路 2 0とを具備してなり、 加算回路 2 2は、 前記輪郭検出部 1 8により ffiみ付けされた輪郭強調値を前記目的の画素 C 3に加 算するものからなることを特徴とする請求項 3又は 6記載の輪郭強調回路。
9. 輪郭方向検出部 2 4で検出された方向の画素の輝度についてそれぞれ重み付 けをする輪郭検出フィル夕 1 9 a、 1 9 b、 1 9 d、 1 9 eの係数をそれぞれ一 1 / 1 6 , 一 1 8、 — 1 Z 8、 — 1 Z 1 6 とし、 目的の画素 C 3の輝度につい て重み付けをする輪郭検出フィル夕 1 9 cの係数を 3 / 8としたことを特徴とす る請求項 8記載の輪郭強調回路。
PCT/JP2000/007485 1999-10-30 2000-10-25 Procede et circuit de mise en evidence de contours WO2001033834A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CA002389599A CA2389599C (en) 1999-10-30 2000-10-25 Method and circuit for emphasizing contour
US10/089,799 US6980258B1 (en) 1999-10-30 2000-10-25 Method and circuit for emphasizing contour
EP00970084A EP1227668A4 (en) 1999-10-30 2000-10-25 METHOD AND CIRCUIT FOR HIGHLIGHTING CONTOURS
AU79582/00A AU772526B2 (en) 1999-10-30 2000-10-25 Method and circuit for emphasizing contour
HK03102421A HK1053562A1 (en) 1999-10-30 2003-04-04 Method and circuit for emphasizing contour.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11/346641 1999-10-30
JP34664199A JP3743235B2 (ja) 1999-10-30 1999-10-30 輪郭強調方法及び回路

Publications (1)

Publication Number Publication Date
WO2001033834A1 true WO2001033834A1 (fr) 2001-05-10

Family

ID=18384829

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/007485 WO2001033834A1 (fr) 1999-10-30 2000-10-25 Procede et circuit de mise en evidence de contours

Country Status (11)

Country Link
US (1) US6980258B1 (ja)
EP (1) EP1227668A4 (ja)
JP (1) JP3743235B2 (ja)
KR (1) KR100473191B1 (ja)
CN (1) CN1175658C (ja)
AU (1) AU772526B2 (ja)
CA (1) CA2389599C (ja)
HK (1) HK1053562A1 (ja)
RU (1) RU2256297C2 (ja)
TW (1) TW516315B (ja)
WO (1) WO2001033834A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310566B2 (en) 2005-12-28 2012-11-13 Olympus Corporation Image pickup system and image processing method with an edge extraction section

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433875B1 (ko) * 2002-01-31 2004-06-04 엘지전자 주식회사 디스플레이 장치의 샤프니스 보정장치
JP4044826B2 (ja) * 2002-07-25 2008-02-06 富士通株式会社 半導体集積回路
KR100870015B1 (ko) * 2002-08-13 2008-11-21 삼성전자주식회사 디지털 화상 데이터의 윤곽 강조 장치 및 그 방법, 이를이용한 디지털 표시 장치
JP4390506B2 (ja) * 2003-09-02 2009-12-24 三洋電機株式会社 水平輪郭補正回路
FR2867935A1 (fr) * 2004-03-17 2005-09-23 Thomson Licensing Sa Procede de rehaussement des contours dans une image
JP4031462B2 (ja) * 2004-04-23 2008-01-09 松下電器産業株式会社 輝度信号処理装置、信号処理装置および輝度信号処理方法
JP2005341021A (ja) * 2004-05-25 2005-12-08 Matsushita Electric Ind Co Ltd 輪郭強調処理装置
TWI272853B (en) 2005-09-21 2007-02-01 Quanta Comp Inc Image edge enhancement apparatus and method thereof
JP4552881B2 (ja) * 2006-04-03 2010-09-29 日本ビクター株式会社 映像信号処理装置
KR20070099170A (ko) * 2006-04-03 2007-10-09 엘지.필립스 엘시디 주식회사 데이터 변환장치 및 변환방법과 이를 이용한 영상표시장치의 구동장치 및 구동방법
JP4701144B2 (ja) * 2006-09-26 2011-06-15 富士通株式会社 画像処理装置、画像処理方法および画像処理プログラム
KR101086424B1 (ko) * 2007-01-12 2011-11-23 삼성전자주식회사 디지털 영상 처리 장치 및 방법
KR101346084B1 (ko) * 2007-11-23 2013-12-31 엘지디스플레이 주식회사 영상의 선명도 개선회로 및 개선방법
WO2014091720A1 (ja) * 2012-12-10 2014-06-19 パナソニック株式会社 輪郭補正装置および画像処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279566A (ja) * 1988-09-14 1990-03-20 Dainippon Screen Mfg Co Ltd 画像の輪郭強調方法
JPH08289173A (ja) * 1995-04-14 1996-11-01 Matsushita Electric Ind Co Ltd 輪郭補正回路
JPH10257352A (ja) * 1997-03-15 1998-09-25 Sunao Shibata 半導体演算回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677461A (en) * 1984-07-26 1987-06-30 Mitsubishi Denki Kabushiki Kaisha Contour detecting filter
US4706113A (en) * 1985-02-18 1987-11-10 Mitsubishi Denki Kabushiki Kaisha Contour detecting filter device using PAL samples of composite video signals without separation of luminance signals therefrom
JPH0754966B2 (ja) * 1985-12-09 1995-06-07 株式会社日立製作所 輪郭補正回路
JPS63292777A (ja) * 1987-05-25 1988-11-30 Mitsubishi Electric Corp 輪郭補正装置
JPH05100167A (ja) * 1991-10-08 1993-04-23 Nikon Corp 輪郭強調回路
US5546135A (en) * 1992-02-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Contour restoration apparatus
JP3076810B2 (ja) * 1994-01-20 2000-08-14 モトローラ株式会社 垂直輪郭補正回路
US5543859A (en) * 1994-04-15 1996-08-06 Matsushita Electric Industrial Co., Ltd. Horizontal contour emphasizing signal processor
JP2738325B2 (ja) * 1995-01-24 1998-04-08 日本電気株式会社 動き補償フレーム間予測装置
JPH08317252A (ja) * 1995-05-16 1996-11-29 Ikegami Tsushinki Co Ltd 輪郭補正方法および装置
US5933529A (en) * 1996-12-24 1999-08-03 Daewoo Electronics Co., Ltd. Method of tracing a contour of an object based on background information of the object
US6297854B1 (en) * 1997-03-25 2001-10-02 Fujitsu General Limited Contour emphasizing circuit
JPH1146313A (ja) * 1997-07-25 1999-02-16 Fujitsu General Ltd 輪郭強調回路
EP0940977B1 (en) * 1997-08-26 2007-11-28 Matsushita Electric Industrial Co., Ltd. Apparatus for correcting vertical contours
JP2994633B2 (ja) * 1997-12-10 1999-12-27 松下電器産業株式会社 疑似輪郭ノイズ検出装置およびそれを用いた表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279566A (ja) * 1988-09-14 1990-03-20 Dainippon Screen Mfg Co Ltd 画像の輪郭強調方法
JPH08289173A (ja) * 1995-04-14 1996-11-01 Matsushita Electric Ind Co Ltd 輪郭補正回路
JPH10257352A (ja) * 1997-03-15 1998-09-25 Sunao Shibata 半導体演算回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1227668A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310566B2 (en) 2005-12-28 2012-11-13 Olympus Corporation Image pickup system and image processing method with an edge extraction section

Also Published As

Publication number Publication date
US6980258B1 (en) 2005-12-27
RU2256297C2 (ru) 2005-07-10
CN1382342A (zh) 2002-11-27
KR20020047295A (ko) 2002-06-21
CA2389599A1 (en) 2001-05-10
EP1227668A4 (en) 2005-11-30
KR100473191B1 (ko) 2005-03-10
EP1227668A1 (en) 2002-07-31
AU772526B2 (en) 2004-04-29
JP3743235B2 (ja) 2006-02-08
CN1175658C (zh) 2004-11-10
CA2389599C (en) 2008-04-22
AU7958200A (en) 2001-05-14
TW516315B (en) 2003-01-01
HK1053562A1 (en) 2003-10-24
JP2001128031A (ja) 2001-05-11

Similar Documents

Publication Publication Date Title
WO2001033834A1 (fr) Procede et circuit de mise en evidence de contours
JP2931520B2 (ja) 単板式カラービデオカメラの色分離回路
EP1073259B1 (en) Noise detector and noise detection method
US6810156B1 (en) Image interpolation device
US7821579B2 (en) Image enhancing system
US20060028541A1 (en) Video signal processor
US8582874B2 (en) Apparatus for color interpolation using adjustable threshold
US6909813B2 (en) Contour correcting circuit and contour correcting method
RU2002114042A (ru) Способ и схема выделения контура
US6876778B2 (en) Edge enhancement method and apparatus in digital image scalar-up circuit
KR20020093076A (ko) 화상 노이즈 저감 방법 및 장치
EP1365580A1 (en) Image processing circuit
US6476876B1 (en) Contour emphasizing circuit
KR100776385B1 (ko) 에지 향상과 노이즈 제거를 위한 컬러 보간 장치
JPH10334232A (ja) 画像信号中の遷移領域を処理する方法
KR100776389B1 (ko) 조정 가능한 임계값을 이용한 컬러 보간 장치
JP2001144995A (ja) 輪郭補正方法及び回路
JP2752810B2 (ja) 輪郭修整回路
JP2733175B2 (ja) 複合映像信号の相関検出装置
JPH07298301A (ja) テレビジョン信号走査変換装置
JP2003046808A (ja) 階調補正装置
JP2000244773A (ja) 輪郭補正装置
JPH06303464A (ja) ３次元的フィルタリング方法及び回路
WO1987007414A1 (en) Image processing system
JPH08331516A (ja) フリッカー抑制装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AU CA CN KR RU US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10089799

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 008148325

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020027005411

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2389599

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 79582/00

Country of ref document: AU

WWE Wipo information: entry into national phase

Ref document number: 2000970084

Country of ref document: EP

ENP Entry into the national phase

Ref country code: RU

Ref document number: 2002 2002114042

Kind code of ref document: A

Format of ref document f/p: F

WWP Wipo information: published in national office

Ref document number: 1020027005411

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2000970084

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 79582/00

Country of ref document: AU

WWG Wipo information: grant in national office

Ref document number: 1020027005411

Country of ref document: KR