JPH08331516A - フリッカー抑制装置 - Google Patents
フリッカー抑制装置Info
- Publication number
- JPH08331516A JPH08331516A JP13377595A JP13377595A JPH08331516A JP H08331516 A JPH08331516 A JP H08331516A JP 13377595 A JP13377595 A JP 13377595A JP 13377595 A JP13377595 A JP 13377595A JP H08331516 A JPH08331516 A JP H08331516A
- Authority
- JP
- Japan
- Prior art keywords
- difference
- threshold value
- average value
- level
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 ノンインターレース方式の映像信号をインタ
ーレース方式の映像信号に変換する映像信号変換回路に
おいて、垂直方向解像度の低下を極力小さくして効果的
にフリッカーの発生を抑制する。 【構成】 処理対象画素を含む矩形領域において、水平
方向の画素間のレベル差の絶対値が閾値α以内であり、
ライン間のレベル差の絶対値が閾値β以上であるか否か
を判定するレベル差判定回路２０と、このレベル差判定
回路２０の判定結果に基づき強弱を切り換えられる垂直
方向のローパスフィルタ９とを備えている。レベル差判
定回路２０は、ラインメモリ１、１クロック遅延素子
２、平均値算出回路３、入力信号の差の絶対値が閾値α
以内にあるか否かを判定する閾値判定回路４、平均値の
絶対値の差が閾値β以上であるか否かを判定する閾値判
定回路５、ＯＲゲート６、ＡＮＤゲート７、８を有して
いる。
ーレース方式の映像信号に変換する映像信号変換回路に
おいて、垂直方向解像度の低下を極力小さくして効果的
にフリッカーの発生を抑制する。 【構成】 処理対象画素を含む矩形領域において、水平
方向の画素間のレベル差の絶対値が閾値α以内であり、
ライン間のレベル差の絶対値が閾値β以上であるか否か
を判定するレベル差判定回路２０と、このレベル差判定
回路２０の判定結果に基づき強弱を切り換えられる垂直
方向のローパスフィルタ９とを備えている。レベル差判
定回路２０は、ラインメモリ１、１クロック遅延素子
２、平均値算出回路３、入力信号の差の絶対値が閾値α
以内にあるか否かを判定する閾値判定回路４、平均値の
絶対値の差が閾値β以上であるか否かを判定する閾値判
定回路５、ＯＲゲート６、ＡＮＤゲート７、８を有して
いる。
Description
【０００１】
【産業上の利用分野】本発明は、パーソナルコンピュー
タ等から出力される映像信号をＮＴＳＣ、ＰＡＬ等のテ
レビジョン信号に変換して映像表示装置に表示するにあ
たり、フリッカーの発生を抑制するフリッカー抑制装置
に関するものである。
タ等から出力される映像信号をＮＴＳＣ、ＰＡＬ等のテ
レビジョン信号に変換して映像表示装置に表示するにあ
たり、フリッカーの発生を抑制するフリッカー抑制装置
に関するものである。
【０００２】
【従来の技術】従来、フリッカー発生を抑制する方法と
して、「映像信号変換回路（特開平５−１１５０５７）
に記載されたものがある。これは以下のような手順をと
る。
して、「映像信号変換回路（特開平５−１１５０５７）
に記載されたものがある。これは以下のような手順をと
る。
【０００３】ステップ１） 処理対象となる各走査線を
挟んで両側の２本の走査線上の映像信号の輝度成分を互
いに比較し、大きいほうの輝度成分を選択する。
挟んで両側の２本の走査線上の映像信号の輝度成分を互
いに比較し、大きいほうの輝度成分を選択する。
【０００４】ステップ２） ステップ１で選択した輝度
成分から対象走査線上の映像信号の輝度成分を減算した
差信号を生成する。
成分から対象走査線上の映像信号の輝度成分を減算した
差信号を生成する。
【０００５】ステップ３） ステップ２ で生成した差
信号を所定値と比較し、差信号の方が大きい時には差信
号に所定の関数処理を施して得られた値を対象走査線上
の映像信号の輝度成分に加算する。
信号を所定値と比較し、差信号の方が大きい時には差信
号に所定の関数処理を施して得られた値を対象走査線上
の映像信号の輝度成分に加算する。
【０００６】
【発明が解決しようとする課題】フリッカーは走査線の
輝度成分が白・黒・白のように横縞になっているような
場合には、隣接した走査線間の輝度差がそれほど大きく
なくても目立つ。従来の方法でこのようなフリッカーを
防止するには、差信号との比較に用いる所定値を小さく
設定しなければならないが、そうすると結局画面全体に
処理が施されてしまい画面全体がボケたり白っぽくなっ
たりしてしまうという問題がある。また、所定値を大き
い値に設定すればフリッカーの発生する部分が残り、画
面が見苦しいものとなってしまう。本発明では、垂直方
向解像度の低下を極力小さくして効果的にフリッカーの
発生を抑制するために、水平方向の画素間のレベル差と
ライン間のレベル差を考慮してフリッカーの発生が目立
つ部分とそれ以外の部分とを的確に判別して適応的にロ
ーパスフィルタ処理を施すフリッカー抑制装置を提供す
ることを目的とする。
輝度成分が白・黒・白のように横縞になっているような
場合には、隣接した走査線間の輝度差がそれほど大きく
なくても目立つ。従来の方法でこのようなフリッカーを
防止するには、差信号との比較に用いる所定値を小さく
設定しなければならないが、そうすると結局画面全体に
処理が施されてしまい画面全体がボケたり白っぽくなっ
たりしてしまうという問題がある。また、所定値を大き
い値に設定すればフリッカーの発生する部分が残り、画
面が見苦しいものとなってしまう。本発明では、垂直方
向解像度の低下を極力小さくして効果的にフリッカーの
発生を抑制するために、水平方向の画素間のレベル差と
ライン間のレベル差を考慮してフリッカーの発生が目立
つ部分とそれ以外の部分とを的確に判別して適応的にロ
ーパスフィルタ処理を施すフリッカー抑制装置を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】本発明によれば、上記目
的を達成するため、ノンインターレース方式の映像信号
をインターレース方式の映像信号に変換する映像信号変
換回路におけるフリッカー抑制装置であって、変換処理
対象画素を含む矩形領域が、水平方向の画素間の輝度レ
ベルの差が第１の閾値以内であり、且つライン間の輝度
レベルの差が第２の閾値以上であるという条件を満たし
ているか否かを判定するレベル差判定手段と、前記レベ
ル差判定手段での判定結果に応じた強さで前記変換処理
対象画素に対し垂直方向のフィルタリング処理を行うフ
ィルタ手段とを備えたことを特徴とするフリッカー抑制
装置が提供される。
的を達成するため、ノンインターレース方式の映像信号
をインターレース方式の映像信号に変換する映像信号変
換回路におけるフリッカー抑制装置であって、変換処理
対象画素を含む矩形領域が、水平方向の画素間の輝度レ
ベルの差が第１の閾値以内であり、且つライン間の輝度
レベルの差が第２の閾値以上であるという条件を満たし
ているか否かを判定するレベル差判定手段と、前記レベ
ル差判定手段での判定結果に応じた強さで前記変換処理
対象画素に対し垂直方向のフィルタリング処理を行うフ
ィルタ手段とを備えたことを特徴とするフリッカー抑制
装置が提供される。
【０００８】
【作用】上記構成を有する本発明のフリッカー抑制装置
は、ライン間のレベル差のみでなく水平方向のレベル差
も考慮し、ライン間のレベル差自体はそれほど大きくな
い場合も含めてフリッカーが発生するか否かを的確に判
定して、適応的にフィルタリング処理を行う。
は、ライン間のレベル差のみでなく水平方向のレベル差
も考慮し、ライン間のレベル差自体はそれほど大きくな
い場合も含めてフリッカーが発生するか否かを的確に判
定して、適応的にフィルタリング処理を行う。
【０００９】
【実施例】以下に本発明のフリッカー防止装置の実施例
を説明する。
を説明する。
【００１０】実施例１ 図１に示した実施例のフリッカー防止装置にはノンイン
ターレース方式の入力映像信号の輝度成分が入力され
る。図１の点線で囲んだところは処理対象画素を含む矩
形領域において、水平方向の画素間のレベル差の絶対値
が閾値α以内であり、ライン間のレベル差の絶対値が閾
値β以上であるという条件が満たされているか否かを判
定するレベル差判定回路２０であり、該レベル差判定回
路２０は、ラインメモリ１、１クロック遅延素子２、入
力３信号の平均値を求める平均値算出回路３、入力３信
号間の差分をとり、これらの絶対値が全て閾値α以内な
ら１、そうでなければ０を出力する閾値判定回路４、入
力２信号の差の絶対値が閾値β以上ならば１、そうでな
ければ０を出力する閾値判定回路５、２入力ＯＲゲート
６、２入力ＡＮＤゲート８、及び３入力ＡＮＤゲート７
から構成される。図２はラインメモリ１と１クロック遅
延素子２から平均値算出回路３などに供給されて処理に
用いられる処理対象画素Ｓi,j とその周囲の画素を示し
ている。点線で示した３つの各画素ブロックＡ（Ｓ
i-1,j-1 ，Ｓi,j-1 ，Ｓi+1,j-1 ）、Ｂ（Ｓi-1,j ，Ｓ
i,j ，Ｓi+1,j ）、Ｃ（Ｓi-1,j+1 ，Ｓi,j+1 ，Ｓ
i+1,j+1 ）に対して、平均値算出回路３により各画素ブ
ロックの平均値を求め、閾値判定回路４により各画素ブ
ロック内の３信号間の差分をとって、これらの絶対値が
全て閾値α以内かどうかを判定し、α以内なら１、そう
でなければ０を出力する。閾値判定回路５では平均値算
出回路３から出力される画素ブロックＡとＢ、ＢとＣの
平均値についてそれぞれ差分をとり、この絶対値が閾値
β以上ならば１、違うなら０を出力する。ＯＲゲート６
は２入力信号のうち少なくとも１つが１ならば１、違う
ならば０を出力する。ＡＮＤゲート７は３入力信号が全
て１の場合のみ１、それ以外は０を出力する。ＡＮＤゲ
ート８はローパスフィルタ９に対する制御信号Ｓｃとし
て２入力信号がいずれも１の場合のみ１、それ以外は０
を出力する。つまり、画素ブロックＡ、Ｂ、Ｃの全てに
おいて３画素間の差の絶対値が閾値α以内であり、か
つ、画素ブロックＡとＢ、あるいはＢとＣの平均値の差
の絶対値の少なくとも一方が閾値β以上である場合の
み、条件を満たしていると判定することになる。ローパ
スフィルタ９では例えば制御信号Ｓｃが１，０それぞれ
の場合について以下のフィルタ処理を行う。
ターレース方式の入力映像信号の輝度成分が入力され
る。図１の点線で囲んだところは処理対象画素を含む矩
形領域において、水平方向の画素間のレベル差の絶対値
が閾値α以内であり、ライン間のレベル差の絶対値が閾
値β以上であるという条件が満たされているか否かを判
定するレベル差判定回路２０であり、該レベル差判定回
路２０は、ラインメモリ１、１クロック遅延素子２、入
力３信号の平均値を求める平均値算出回路３、入力３信
号間の差分をとり、これらの絶対値が全て閾値α以内な
ら１、そうでなければ０を出力する閾値判定回路４、入
力２信号の差の絶対値が閾値β以上ならば１、そうでな
ければ０を出力する閾値判定回路５、２入力ＯＲゲート
６、２入力ＡＮＤゲート８、及び３入力ＡＮＤゲート７
から構成される。図２はラインメモリ１と１クロック遅
延素子２から平均値算出回路３などに供給されて処理に
用いられる処理対象画素Ｓi,j とその周囲の画素を示し
ている。点線で示した３つの各画素ブロックＡ（Ｓ
i-1,j-1 ，Ｓi,j-1 ，Ｓi+1,j-1 ）、Ｂ（Ｓi-1,j ，Ｓ
i,j ，Ｓi+1,j ）、Ｃ（Ｓi-1,j+1 ，Ｓi,j+1 ，Ｓ
i+1,j+1 ）に対して、平均値算出回路３により各画素ブ
ロックの平均値を求め、閾値判定回路４により各画素ブ
ロック内の３信号間の差分をとって、これらの絶対値が
全て閾値α以内かどうかを判定し、α以内なら１、そう
でなければ０を出力する。閾値判定回路５では平均値算
出回路３から出力される画素ブロックＡとＢ、ＢとＣの
平均値についてそれぞれ差分をとり、この絶対値が閾値
β以上ならば１、違うなら０を出力する。ＯＲゲート６
は２入力信号のうち少なくとも１つが１ならば１、違う
ならば０を出力する。ＡＮＤゲート７は３入力信号が全
て１の場合のみ１、それ以外は０を出力する。ＡＮＤゲ
ート８はローパスフィルタ９に対する制御信号Ｓｃとし
て２入力信号がいずれも１の場合のみ１、それ以外は０
を出力する。つまり、画素ブロックＡ、Ｂ、Ｃの全てに
おいて３画素間の差の絶対値が閾値α以内であり、か
つ、画素ブロックＡとＢ、あるいはＢとＣの平均値の差
の絶対値の少なくとも一方が閾値β以上である場合の
み、条件を満たしていると判定することになる。ローパ
スフィルタ９では例えば制御信号Ｓｃが１，０それぞれ
の場合について以下のフィルタ処理を行う。
【００１１】Ｓｃ＝１の場合：
【００１２】
【数３】
【００１３】Ｓｃ＝０の場合：
【００１４】
【数４】
【００１５】なお、Ｓｃ＝０の場合として以下のものを
使っても良い。
使っても良い。
【００１６】
【数５】
【００１７】実施例２ 図３に実施例２を示すが、実施例１を示した図１と同じ
動作を行う部分には同じ参照番号を付した。実施例１で
は画素ブロックを水平３画素として、対象画素を含めた
９画素の矩形領域において、水平方向の画素間のレベル
差の絶対値が閾値α以内で、ライン間のレベル差の絶対
値が閾値β以上であるという条件が満たされているか否
かの判定を行っていた。実施例２では図４に示すように
画素ブロックを水平２画素とし、対象画素を包含してい
る集合ＡとＢの６画素で実施例１と同様な判定を行い、
集合ＡとＢの少なくともどちらかで条件が満たされれば
条件が満たされているとする。判定を行うための画素ブ
ロック数を３から２に変更したのに伴い、平均値算出回
路１０では入力２画素の平均をとり、閾値判定回路１１
では入力２画素を差分して絶対値をとった値が閾値α以
内ならば１、それ以外なら０を出力する。また、信号Ｓ
ｃの直前に置かれたＯＲゲート６は前述したように制御
信号Ｓｃとして図４の集合Ａ，Ｂにおける判定の少なく
ともどちらかが１ならば１、違うならば０を出力するこ
とに対応している。
動作を行う部分には同じ参照番号を付した。実施例１で
は画素ブロックを水平３画素として、対象画素を含めた
９画素の矩形領域において、水平方向の画素間のレベル
差の絶対値が閾値α以内で、ライン間のレベル差の絶対
値が閾値β以上であるという条件が満たされているか否
かの判定を行っていた。実施例２では図４に示すように
画素ブロックを水平２画素とし、対象画素を包含してい
る集合ＡとＢの６画素で実施例１と同様な判定を行い、
集合ＡとＢの少なくともどちらかで条件が満たされれば
条件が満たされているとする。判定を行うための画素ブ
ロック数を３から２に変更したのに伴い、平均値算出回
路１０では入力２画素の平均をとり、閾値判定回路１１
では入力２画素を差分して絶対値をとった値が閾値α以
内ならば１、それ以外なら０を出力する。また、信号Ｓ
ｃの直前に置かれたＯＲゲート６は前述したように制御
信号Ｓｃとして図４の集合Ａ，Ｂにおける判定の少なく
ともどちらかが１ならば１、違うならば０を出力するこ
とに対応している。
【００１８】なお、実施例１でも図５に示すように処理
対象画素Ｓi,j を包含する３つの集合Ａ，Ｂ，Ｃそれぞ
れについて実施例１で述べた方法で判定を行い、少なく
ともこの中の１つでも成立すれば条件を満たしていると
判定してもよい。
対象画素Ｓi,j を包含する３つの集合Ａ，Ｂ，Ｃそれぞ
れについて実施例１で述べた方法で判定を行い、少なく
ともこの中の１つでも成立すれば条件を満たしていると
判定してもよい。
【００１９】さらに、実施例１，２においては矩形領域
のライン間のレベル差を求めるために画素ブロック内の
画素値の平均値を用いたが、対象画素とその上下に隣接
した画素のように予め定めた位置にある各画素ブロック
の画素値、各画素ブロック内の画素を大きさ順にソート
した場合に中央にくる画素の値、水平画素ブロック内の
画素の重みつき平均値などを用いてもよい。
のライン間のレベル差を求めるために画素ブロック内の
画素値の平均値を用いたが、対象画素とその上下に隣接
した画素のように予め定めた位置にある各画素ブロック
の画素値、各画素ブロック内の画素を大きさ順にソート
した場合に中央にくる画素の値、水平画素ブロック内の
画素の重みつき平均値などを用いてもよい。
【００２０】また、水平方向の画素間のレベル差の絶対
値が閾値α以内か否かを判定する場合、必ずしも画素ブ
ロック内の全ての２画素の組合せを考慮する必要はな
く、例えば対象画素およびその上下に隣接した画素とこ
れらの画素が属する画素ブロック内の他の画素間のみ考
慮して判定してもよい。
値が閾値α以内か否かを判定する場合、必ずしも画素ブ
ロック内の全ての２画素の組合せを考慮する必要はな
く、例えば対象画素およびその上下に隣接した画素とこ
れらの画素が属する画素ブロック内の他の画素間のみ考
慮して判定してもよい。
【００２１】
【発明の効果】本発明によれば、インターレース方式で
映像表示を行おうとしているノンインターレース方式の
入力映像信号について、ライン間のレベル差と水平方向
のレベル差との関係からフリッカーが発生する部分とそ
れ以外の部分とを的確に識別してそれぞれに適したロー
パスフィルタ処理を施すことができる。したがって、画
面全体としての解像度の低下を極力小さくして、フリッ
カーの発生を効果的に抑制することができる。
映像表示を行おうとしているノンインターレース方式の
入力映像信号について、ライン間のレベル差と水平方向
のレベル差との関係からフリッカーが発生する部分とそ
れ以外の部分とを的確に識別してそれぞれに適したロー
パスフィルタ処理を施すことができる。したがって、画
面全体としての解像度の低下を極力小さくして、フリッ
カーの発生を効果的に抑制することができる。
【図１】本発明フリッカ抑制装置の実施例１を示すブロ
ック図である。
ック図である。
【図２】実施例１で用いられる画素を説明する図であ
る。
る。
【図３】本発明フリッカ抑制装置の実施例２を示すブロ
ック図である。
ック図である。
【図４】実施例２で用いられる画素を説明する図であ
る。
る。
【図５】実施例１を拡張した方法で用いられる画素を説
明する図である。
明する図である。
１ ラインメモリ ２ １クロック遅延素子 ３ 平均値計算回路 ４ 閾値判定回路 ５ 閾値判定回路 ９ ローパスフィルタ
Claims (3)
- 【請求項１】 ノンインターレース方式の映像信号をイ
ンターレース方式の映像信号に変換する映像信号変換回
路におけるフリッカー抑制装置であって、変換処理対象
画素を含む矩形領域が、水平方向の画素間の輝度レベル
の差が第１の閾値以内であり、且つライン間の輝度レベ
ルの差が第２の閾値以上であるという条件を満たしてい
るか否かを判定するレベル差判定手段と、前記レベル差
判定手段での判定結果に応じた強さで前記変換処理対象
画素に対し垂直方向のフィルタリング処理を行うフィル
タ手段とを備えたことを特徴とするフリッカー抑制装
置。 - 【請求項２】 前記レベル差判定手段が、変換処理対象
画素を含んでおり水平方向に連続した画素の集まりであ
る第１の画素ブロックについて各画素間の輝度レベルの
差が前記第１の閾値以内か否かを判定する第１の閾値判
定手段と、前記第１の画素ブロックの輝度レベルの平均
値を求める第１の平均値算出手段と、前記第１の画素ブ
ロックの上に隣接した第２の画素ブロックについて各画
素間の輝度レベルの差が前記第１の閾値以内か否かを判
定する第２の閾値判定手段と、前記第２の画素ブロック
の輝度レベルの平均値を求める第２の平均値算出手段
と、前記第１の画素ブロックの下に隣接した第３の画素
ブロックについて各画素間の輝度レベルの差が前記第１
の閾値以内か否かを判定する第３の閾値判定手段と、前
記第３の画素ブロックの輝度レベルの平均値を求める第
３の平均値算出手段と、前記第１の平均値算出手段から
出力された平均値と前記第２の平均値算出手段から出力
された平均値との差の絶対値が前記第２の閾値より大き
いか否かを判定する第４の閾値判定手段と、前記第１の
平均値算出手段から出力された平均値と前記第３の平均
値算出手段から出力された平均値との差の絶対値が前記
第２の閾値より大きいか否かを判定する第５の閾値判定
手段とを備え、前記第１、第２及び第３の閾値判定手段
が全て各画素間の輝度レベルの差が前記第１の閾値以内
であると判定し、且つ前記第４及び第５の閾値判定手段
の少なくとも一方が輝度レベルの平均値の差が前記第２
の閾値以上であると判定した場合に前記条件を満たして
いると判定し、それ以外の場合は前記条件を満たしてい
ないと判定することを特徴とする請求項１に記載のフリ
ッカー抑制装置。 - 【請求項３】 前記フィルタ手段が、変換処理対象画素
Ｓi,j に対するフィルタリング処理としてその上下に隣
接する画素Ｓi,j-1 、Ｓi,j+1 を用いて以下の演算を行
うことを特徴とする請求項１または２に記載のフリッカ
ー抑制装置。レベル差判定手段で前記条件が満たされて
いると判定された場合： 【数１】 レベル差判定手段で前記条件が満たされていないと判定
された場合： 【数２】 ここでＮ，Ｍは自然数でありＭ＞Ｎ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13377595A JPH08331516A (ja) | 1995-05-31 | 1995-05-31 | フリッカー抑制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13377595A JPH08331516A (ja) | 1995-05-31 | 1995-05-31 | フリッカー抑制装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08331516A true JPH08331516A (ja) | 1996-12-13 |
Family
ID=15112692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13377595A Pending JPH08331516A (ja) | 1995-05-31 | 1995-05-31 | フリッカー抑制装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08331516A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100267997B1 (ko) * | 1997-06-04 | 2000-10-16 | 구자홍 | 주사변환장치및그방법 |
-
1995
- 1995-05-31 JP JP13377595A patent/JPH08331516A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100267997B1 (ko) * | 1997-06-04 | 2000-10-16 | 구자홍 | 주사변환장치및그방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7423691B2 (en) | Method of low latency interlace to progressive video format conversion | |
| US7245326B2 (en) | Method of edge based interpolation | |
| KR100424600B1 (ko) | 방향성에지보간을사용한모션적응스캔-율변환 | |
| JP2947186B2 (ja) | フリッカ軽減回路 | |
| US6459455B1 (en) | Motion adaptive deinterlacing | |
| CA1329651C (en) | Signal spreader | |
| CN101088290B (zh) | 用于时间-空间自适应视频去隔行扫描的方法、设备和系统 | |
| KR100563023B1 (ko) | 인터레이스 대 프로그레시브 변환에 대한 에지 적응보간을 위한 방법 및 시스템 | |
| US6686923B2 (en) | Motion adaptive de-interlacing circuit and method | |
| US7136055B2 (en) | Method of indexing seizure risk due to flashing lights on video display and system therefor | |
| US20080063295A1 (en) | Imaging Device | |
| KR101024731B1 (ko) | 디지털 이미지의 모스키토 노이즈를 감소시키기 위한 방법 및 시스템 | |
| US6259480B1 (en) | Sequential scanning converter | |
| JPH08331516A (ja) | フリッカー抑制装置 | |
| JP2003046807A (ja) | 画像表示装置および画像表示方法 | |
| JPH10178598A (ja) | レターボックス検出装置 | |
| JP2002204433A (ja) | 映像信号処理回路 | |
| JP3040251B2 (ja) | 動き検出回路 | |
| JPH04227181A (ja) | 縁部検出装置 | |
| JPH0410794A (ja) | 画質補正回路 | |
| WO2012124516A1 (ja) | ノイズ低減処理装置及び表示装置 | |
| GB2398380A (en) | Method of indexing seizure risk due to flashing lights on video display, and system therefor | |
| JPH07298301A (ja) | テレビジョン信号走査変換装置 | |
| JP2006511133A (ja) | フィールド間の動き検出の３ｄベクトル法 | |
| KR0169621B1 (ko) | 동작 적응형 수직 신장장치 및 방법 |