WO1999049491A1

WO1999049491A1 - Source d'electrons a emission de champ

Info

Publication number: WO1999049491A1
Application number: PCT/JP1999/001423
Authority: WO
Inventors: Keisuke Koga
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 1998-03-23
Filing date: 1999-03-19
Publication date: 1999-09-30
Also published as: KR20010034645A; EP1071109A1; US6818915B1; EP1071109A4

Description

明細書

電界放出型電子源装置技術分野

本発明は、電子線励起のレーザ，平面型の表示素子、及び超高速の微小真空素子等への応用が期待される冷陰極電子源に係わり、特に集積化及び低電圧化が実現可能な半導体応用の電界放出型電子源及びその製造方法に関するものである。背景技術

半導体微細加工技術の進展により微小な冷陰極構造の形成が可能になつたことから、真空マイクロエレクトロニクス技術の開発が盛んになりつつある。これによって得られる微小冷陰極構造は、平面型の電子放出特性や高い電流密度が期待できることから，特に次世代フラッ卜ディスプレイの電子源として期待が集まつている。また，動作温度が T F T— L C D等の液晶表示方式に比べて広範囲であるため、車載用の耐環境ディスプレイとしても実用化が望まれている。

これらの電子源をフラッ卜ディスプレイの用途として用いるために、 ¾作¾ 圧の低減、電子放出特性の安定化や長寿命特性等の要求仕様を満足する必要がある。特に. 電子放出特性の安定化はディスプレイの輝度としての基本性能に直接係わる問題であり、重要な技術課題として位置づけられている。

この 1«題に対し，電子源内部に抵抗層を挿入する方法ゃ定電流回路を内蔵する方法などが提案されている。

以下. 第 1の従来例として、特開平 8 - 8 7 9 5 7号公報に記載されている電界放射冷陰極装置の構成を、図 8 ( a ) 及び 8 ( b ) を参照して説明する。この第 1の従来例では，電界放射陰極素子のエミッタ電子流放射量を電界効果トランジス夕（F E T ) の^電流特性を用いて一定化させる原理を用いている，図 8 (a) は，〖つの電界放射陰極素子及び FETが構成されているシリコン基板の一部の断面図であり、（b) は、電界放射陰極素子を含む部分の電気的等価回路をを示す回路構成図である。

図 8 (a) 及び 8 (b) において、 8 1 0は電界効果トランジスタ（FET) , 80 1は p型シリコン基板、 802は FET8 I 0のソースとなる第 1の：！型層、

803は電界放射陰極素子の円錐形エミッ夕、 804' は絶縁層（S i〇₂層） 804のうちで電界放射陰極素子のゲート絶縁層として機能する部分、 805は電界放射陰極素子のゲート層、 806は FET8 1 0のドレインとなる第 2の π 型層、 807は F ET 8 10のソース電極、 808は F E T 8 L 0のゲート電極、 809は電界放射陰極素子のアノード、 81 1はソース抵抗、 8 1 2はゲート電圧源（電圧値 Vg) 、 813はアノード電圧源（電圧値 Va) 、 814はゲートソース間制御電圧源（電圧値 Vg s) である。

図 8 (b) に示すように電界放射陰極素子は，アノード（A) 809、ゲート (G) 805、ェミッタ（E) 803を備えた 3極管を構成し、エミッ夕（E) 803と接地との間に FET8 1 0のドレインソース経路とソース抵抗 8 1 1とが直列接続される。

この 3極管において、アノード（A) 809は、アノード電圧 V aを発生するアノード電圧源 813に接続され、ゲート（G) 805は，固定のゲ一卜電圧 V gを発生するゲート電圧源 8 12に接続される。 FET8 1 0において、ゲート 808は、可変のゲートソース間制御電圧 V g sを発生するゲートソース間制御電圧源 814に接続される。

この電界放射陰極装置に用いられる電界放射陰極素子では、アノード 809に所定のアノード電圧 V aを、ゲート 805に所定のゲ一卜電圧 Vgをそれぞれ印加し、 FET81 0のゲート 808に所要の値のゲートソース間電圧 V g sを印加すれば，エミッ夕 803を加熱することなく、エミッ夕 803からエミッタ電子流放射が行われる。この場合、電界放射陰極素子のェミッタ電子流放射量は，ゲート 8 0 5に印加される固定のゲート電圧 V gによって制御されるのではなく、エミッ夕 8 0 3に接続される F E T 8 1 0のゲート 8 0 8に印加される可変ゲ一トソース間制御電圧 V g sによって，制御される。即ち、 F E T 8 1 0は、そのゲート 8 0 8に印加されるゲートソース間制御電圧 V g sを適切にすることによつて、定電流領域で動作するようになる。

このように、ェミツ夕から電界放射される電子流放射量は，このエミッ夕に直列に接続されて放射される電子を供給する機能を持つ F E Tの特性によって、決定される。従って、 F E Tの設計を最適に行うことによって、 F E丁の動作条件と電界放射電子流量とをあらかじめ設計することが可能になる。特に、 F E Tの飽和動作領域で電界放射を行うことで、エミッ夕自身の不安定要因から開放され，結果として、極めて安定で且つ正確に制御された電界放射電子流量を得ることができる。

冷陰極に要求される仕様として，ディスプレイ用途としては、特に高精細化も重要な要素となる。一般に，マイクロチップ型の冷陰極構成の場合、エミッ夕から放出される電子は所定の広がり角を有しているために、高精細表示を行う上で障害となる可能性がある。この電子軌道の広がりを抑制する手段の一つとして、収束電極を用いる構成が提案されている。図 9に、第 2の従来例として、特開平 1 0 - 7 4 4 7 3号公報に開示されている、このような方式の F E Dの一構成例を示す。

この F E Dでは，各ェミツ夕毎に第 2のゲート電極（収束電極）を形成し、このゲ一卜電極に、第 1のゲート電極（引き出しゲート電極）に対して相対的に負の電位を与えることによって、ェミッタから放出される電子を収束させる。

すなわち、図 9において、 9 1は絶縁層であり、ゲ一卜電極（引き出し電極） 9 2の上に更に絶縁層 9 3を設け、その上に円形の開口部を有する第 2のゲート電極（収束電極） 9 4を設けている。この従来例においては、第 2のゲ一卜電極 (収束電極） 9 4は、各ェミッタ 9 5を取り囲む様に設けられている。この第 2 のゲート電極（収束電極） 9 4を、第 1のゲート電極（引き出しゲート電極） 9 2よりも低電位とすることにより、ェミッタから放出された電子が収束効果のレンズ作用を受けて，電子ビームの軌道が収束される。

ところが、前記第 1の従来例の電界放射型陰極素子は、電界放射電子流量を短期間安定に制御することは可能であるが、動作条件によっては長期間にわたって安定性を確保することができない。

また、第 2の従来例の電界放出型表示装置では、電子ビームの収束機能は有するが、その一方で，ェミツ夕から放出される電子の量が低下するという欠点を有している。発明の開示

本発明は、上記の課題を解決するためになされたものであり、その目的は、 ( 1 ) 次世代ディスプレイに要求される髙信頼性動作を実現する電界放出型電子源構造を得ること、（2 ) 高精細化を図る上で高密度で安定な動作を実現する電界放出型電子源構造を得ること、並びに（3 ) 更に高精細化が可能なビーム収束作用を有する電界放出型電子源構造を得ること、である。

本発明のある局面によって提供される装置は、 p型シリコン基板上に絶縁膜を介して形成されていて且つ陰極形成領域に相当する箇所に開口部を有する引き出し電極と、該 P型シリコン基板上であって該引き出し電極の開口部に相当する位置に形成された陰極部と、を含む電界放出電子源部と、該電界放出電子源部に対応して該 p型シリコン基板上に形成された nチヤネル電界効果トランジスタ部と、を備え、該電界効果トランジス夕部のドレイン領域に該電界放出電子源部が形成されており、該電界効果トランジスタ部のゲー卜電極に印加される制御電圧により、該電界放出電子源部からの電界放射電流が制御される電界放出型電子源装置であって，該ドレイン領域が、不純物濃度の異なる少なくとも 2種類のゥエルを含み、該少なくとも 2種類のゥエルのうちで不純物濃度の低いゥエルが、該電界

A 効果卜ランジス夕部のチャネル領域に接する該ドレイン領域の端部に形成されている。

例えば、前記ドレイン領域に、不純物元素として、シリコン基板中での熱拡散速度の異なる少なくとも 2種類の n型不純物元素が含まれ得る。

ある実施形態では、前記ドレイン領域に、不純物元素として、シリコン基板中での熱拡散速度が早い燐元素とシリコン基板中での熱拡散速度が遅い砒素元素とが含まれている。

本発明の他の局面によつて提供される装置は、 P型シリコン基板上に絶縁膜を介して形成されていて且つ陰極形成領域に相当する箇所に開口部を有する引き出し電極と、該 p型シリコン基板上であって該引き出し電極の開口部に相当する位置に形成された陰極部と，を含む電界放出電子源部と、該電界放出電子源部に対応して該 P型シリコン基板上に形成された nチヤネル電界効果トランジスタ部と、を備え、該電界効果トランジスタ部のドレイン領域に該電界放出電子源部が形成されており、該電界効果トランジスタ部のゲート電極に印加される制御電圧により. 該電界放出電子源部からの電界放射電流が制御される電界放出型電子源装置であって、該電界効果トランジスタ部の該ゲ一卜電極が、少なくとも 2種類の異なるゲート幅の部分を含む形状を有しており、該ゲート電極の一部が、該ドレイン領域の端部を覆うように配置されている。

本発明の更に他の局面によって提供される装置は， p型シリコン基板上に第 1 の絶縁膜を介して形成されていて且つ陰極形成領域に相当する箇所に開口部を有する引き出し電極と、該 p型シリコン基板上であって該引き出し電極の開口部に相当する位置に形成された陰極部と、を含む電界放出電子源部と、該電界放出電子源部に対応して該 p型シリコン基板上に形成された nチヤネル電界効果トランジスタ部と、を備え、該電界効果トランジスタ部のドレイン領域に該電界放出電子源部が形成されており、該電界効果トランジスタ部のゲート電極に印加される制御電圧により、該電界放出電子源部からの電界放时電流が制御される電界放出型電子源装置であって，該電界効果トランジスタの該ゲ一ト電極と該 P型シリコン基板との間に形成されたゲート絶縁膜が、該引き出し電極と該 P型シリコン基板との間に形成された該第 1の絶縁膜より薄い膜で構成され、且つ該ゲ一ト絶緑膜が該第 1の絶縁膜によって埋め込まれた構成を有する。

前記ゲート絶縁膜が、前記電界放出電子源部の前記陰極部の先端を鋭い形状にするための先鋭化熱酸化処理工程で形成されたシリコン熱酸化膜から構成されていてもよい。

本発明の更に他の局面によって提供される装置は、 p型シリコン基板上に絶縁膜を介して形成されていて且つ陰極形成領域に相当する箇所に開口部を有する引き出し電極と、該 p型シリコン基板上であって該引き出し電極の開口部に相当する位置に形成された陰極部と、を含む電界放出電子源部と、該電界放出電子源部に対応して該 p型シリコン基板上に形成された nチヤネル電界効果トランジスタ部と、を備え、該電界効果トランジスタ部のドレイン頜域に該電界放出電子源部が形成されており、該電界効果トランジスタ部のゲート電極に印加される制御電圧により、該電界放出電子源部からの電界放射電流が制御される電界放出型電子源装置であって、該電界効果卜ランジス夕部の該ゲート電極と同一材料から構成された、該電界効果トランジスタ部のチャネル領域のうちで該ゲート電極によつて覆われていない領域を覆うように配置されたシールド電極を更に備える。好ましくは、前記シールド電極が、前記 p型シリコン基板と同電位に保持されており、前記ゲート電極に起因しない外部電界の前記チャネル領域に対する影響を遮断する機能を有する。

本発明の更に他の局面によつて提供される装置は、 p型シリコン基板上に絶縁膜を介して形成されていて且つ陰極形成領域に相当する箇所に開口部を有する引き出し電極と、該 p型シリコン基板上であって該引き出し電極の開口部に相当する位置に形成された陰極部と、を含む電界放出電子源部と、該電界放出電子源部に対応して該 p型シリコン基板上に形成された nチャネル電界効果トランジスタ部と，を備え、該電界効果トランジスタ部のドレイン領域に該電界放出電子源部が形成されており、該電界効果トランジスタ部のゲー卜電極に印加される制御電圧により、該電界放出電子源部からの電界放射電流が制御される電界放出型電子源装置であって、該電界効果トランジスタ部の該ドレイン領域が，該電界効果トランジスタ部のソース領域の内部に，該ソース領域で囲まれるように配置され，該電界効果トランジスタ部の該ゲー卜電極が、該電界放出電子源部の該陰極部に対して平面的に対称な配置構成を有する。

例えば、前記ドレイン領域が p型導電層からなる。

前記ドレイン領域のうちで、的記電界効果トランジスタ部の前記チャネル領域に接する外周部と、前記ソース領域の内周部とが，同心円周上に形成された円形状を有していてもよい。

前記ソース領域と前記ドレイン領域との間に形成されている前記ゲート電極の少なくとも一部が、円弧状の対称な形状を有していてもよい。

例えば、前記電界放出電子源部の前記引き出し電極に印加される第 jの電圧 e Xと前記電界効果トランジスタ部の前記ゲート電極に印加される第 2の電圧 V gとの間に、 V gく V e Xなる関係が存在する。

本発明によれば、高い電界強度が集中するドレイン端部が低い不純物濃度のゥエルで構成され、その結果極度な電界集中を緩和することが可能になり、デバイス動作の信頼性を向上させることができる。

ドレイン領域の不純物元素として、シリコン基板中での熱拡散速度の異なる少なくとも 2種以上の η型不純物元素を用いることにより、熱拡散速度の違いを利用した 2種以上の π型ゥエルを、容易に形成することができる。

前記不純物元素として，熱拡散速度の早い燐元素及び熱拡散速度の遅い砒素元素を用いれば、不純物濃度の低い η—ゥエルと不純物濃度の高い η +ゥエルとを，容易に形成することができる。

また、本発明によれば、電界放出型電子源装置において、チャネルゲート電極の一部がドレイン端領域を覆うことにより、ソ一スからドレインへ流れるドレイン電流がドレイン端領域で拡散され、結果として電流密度を低下させることがでさる。

また、本発明によれば，電界放出型電子源装置において、高電圧印加が必要とされる引き出し電極用の厚い絶縁膜と、低電圧駆動のために薄い絶縁膜が必要とされる電界効果トランジスタ用絶縁膜とを、機能的に分離することができる。また、ゲート絶縁膜が絶縁膜で埋め込まれた構成とすることにより、多層配線を形成することが可能になり、マトリックス駆動用の配線が容易に形成できる。ゲー卜絶縁膜を、電界放出電子源部の陰極の先鋭化熱酸化処理工程で形成されたシリコン熱酸化膜から構成すれば、精密に制御された膜質の高い熱酸化膜を用いることにより、高い信頼性が得られるとともに、 F E Tの制御を高精度に行うことができる。

更に、本発明によれば、電界放出型電子源装置において、電界効果卜ランジス夕部のチャネル領域をシールド電極で覆うことによって、外部電界からの影響を抑制することができる。また、ゲート電極と同一材料で構成されることにより、配線工程が簡略化できる。

シールド電極が p型シリコン基板と同電位に保持され、ゲート電極以外の外部電界からの電界の影響を遮断する機能を有する構成を付加すれば、シールド電極が p型シリコン基板電位と同電位に保持されるため、より確実に、外部電界からのシールド機能を発揮できる。

また、本発明によれば、電界放出型電子源装置において、ゲート電極等の電極配置をドレインを中心に平面的に対称設計することが可能になり、電子収束作用が容易になる。

更に、本発明によれば、ドレイン領域へのイオン注入による不純物導入工程が簡略化され、製造コストを低減できると同時に、陰極へのイオン注入による陰極形状ばらつき発生を抑制できる。また、電界効果トランジスタ部のチャネル領域に接するドレインの外周部とソ —スの内周部とが、それぞれ同心円周上に形成された円形状を有する構成により，ソース領域からドレイン領域へのキャリア注入が均一化され、良好な卜ランジス夕特性が得られる。

ソース領域とドレイン領域との間に形成された、チャネル領域を制御するためのゲート電極の少なくとも一部が、円弧状の対称な形状を有する構成により、収束のための電極形状がドレインを中心に対称となり、より均一に収束動作を行うことができる。

更に、電界放出電子源部の引き出し電極に印加される第 1の電圧（Ve x) と電界効果トランジスタ部のゲート電極に印加される第 2の電圧（Vg) との間に、 Vg<Ve Xなる関係を有する構成により、電子の収束動作をより確実に行うことができる。図面の簡単な説明

図 1 (a) 及び（b) は，それぞれ、本発明の第 1の実施形態における電界放出型電子源装置の構成を模式的に示す断面図及び平面図であり、図 1 (a) は、 (b) の I 〗線における断面構造を示す。

図 2 (a) 及び（b) は、それぞれ、本発明の第 2の実施形態における電界放出型電子源装置の構成を模式的に示す断面図及び平面図であり、図 2 (a) は、 (b) の I一 I線における断面構造を示す。

図 3は，本発明の第 3の実施形態における電界放出型電子源装置の構成を模式的に示す断面図である。

図 4 (a) 及び（b) は、それぞれ、本発明の第 4の実施形態における電界放出型電子源装置の構成を模式的に示す断面図及び平面図であり、図 4 (a) は、 (b) の I一 I線における断面構造を示す。

図 5 (a) 及び（b) は、それぞれ、本発明の第 5の実施形態における電界放出型電子源装置の構成を模式的に^す断面図及び平面図であり、図 5 (a) は， (b) の I一 I線における断面構造を示す。

図 6 (a) 及び（b) は、それぞれ，本発明の第 6の実施形態における電界放出型電子源装置の構成を模式的に示す断面図及び平面図であり，図 6 (a) は、 (b) の I一 I線における断面構造を示す。

図 7 (a) 及び（b) は，それぞれ、本発明の第 7の実施形態における電界放出型電子源装置の構成を模式的に示す断面図及び平面図であり、図 7 (a) は、 (b) の I一 I線における断面構造を示す。

図 8 (a) は、従来技術による電界放出型電子源装置の構成を模式的に示す断面図であり、図 8 (b) は、（a) の構成の等価回路図である。

図 9は，従来技術による電界放出型電子源装置の構成を模式的に示す断面図である。発明を実施するための最良の形態

本発明の具体的な実施形態の説明に先立って、以下では、従来技術の電界放出型電子源装置が有する課題に関する本願発明者の検討結果を説明する。なお、以下に説明する従来技術における問題点は、当該技術分野において、従来は認識されていなかった内容である。

まず、第 1の従来例の問題点を説明する。

図 8 (a) の構成で，ゲート 808にゲートソース間制御電圧 V g sを適当に印加した状態で、つまり FETのチャネルゲートを開いた状態で、ゲート 805 にゲ一卜電圧 Vgを印加していくと、ある一定の電圧以上で電界放射陰極素子のエミッ夕先端から電界放射が発生し、ェミッタ先端からアノード 809へ向かつて電界放射電子が流れる。この時、 F ETのチャネル抵抗が十分高いために、電界放射電子流量に応じてドレイン電位が上昇する。

このドレイン電位は、主に F E Tの設計パラメータであるチャネル抵抗と、動作条件である電界放射電子流量との積に依存する。電界放射電子流量は F E Dパネルの要求輝度に応じて設定されるが、通常、 1画素あたり 1 A程度に設定される。更に、電源電圧が 3 . 5 V程度の通常の F E Tを用いてミクロンレベルの微少な素子寸法を仮定した場合、ドレイン電位は数ボル卜以上に上昇することが実験的に確認されている。また、 F E Tの動作電圧を低く設計するためには、更にチャネル抵抗を高く設計することが必要になり、また、輝度を高くするためには電界放射電子流量を増大させる必要があるが、これらによって、ドレイン電位は更に高くなると考えられる。

本願発明者らの検討によって，上記のようなドレイン電位の上昇は、電界放出型電子源装置の動作に幾つかの問題を引き起こすことが確認された。その一つは，ホットエレクトロン現象である。

ソースドレイン間の電位がシリコンのバンドギヤップエネルギーの 1 . l e V を超えた条件で F E Tを長時間動作させると，ソースドレイン間の電界により加速された電子が、ドレイン近傍のゲ一卜絶縁膜界面に注入される現象が起きる。この注入された電子は、ゲート絶緣膜付近に留まってゲート電圧を打ち消す作用を引き起こしたり、またはゲー卜絶縁膜界面に界面準位を形成してゲート絶緣膜を介したリーク電流を発生させたり、様々な F E T性能の劣化を引き起こす。更に、 F E Tの特性変化を引き起こす要因として、インパクトイオン化現象があることを、本願発明者らは見いだした。

すなわち、引き出し電極への電圧印加に伴ってソースドレイン電位が 1 0 V以上の極めて高い状態になると、高速に加速された電子が、平均自由工程中で大きな運動エネルギーを有することになる。このような大きな運動エネルギーを有する電子が散乱する際に、ホール ·エレクトロンのペアを生成する。これによつて発生したキャリアが次々に新たなキャリアを発生させる、いわゆる「なだれ増倍現象」が発生し、極めて大きな電流の変化（増加）を引き起こす。これは、最終的には、 F E Tの素子破壊につながることも予想される。これらの、ホットエレクトロンによる F E T特性の劣化やインパクトイオン化による F E T特性変動や素子破壊等は、デバイスの長期信頼性動作にとって大きな障害となり，特に低電圧動作や素子の高集積化を進める上で、 a大な問題となる。

一方で、 F E T素子近傍での高い外部電界の影響による F E T特性の変化の現象も存在する。

電界放射陰極素子のエミッ夕先端から電界放射を発生させるためには、通常はゲートに数 1 0 V以上のゲート電圧 V gを印加する必要がある。ここで、高精細なディスプレイを実現するために、高密度に電界放射陰極素子と対応する F E T 素子を集積化すると、ゲートと F E Tのチャネル部とが近接することにより，高いゲート電圧からの電界が、 F E丁のチヤネル部に影響を及ぼすことが予想される。この場合、上述の外部電界により見かけ上はチャネル抵抗が低下し、本来は F E Tのソースゲート間電圧 V s gにより安'定に制御されていた電界放射電子流量が増加する現象を引き起こす。ゲート電圧 V gが高く、ソースゲート間電圧 V s gが低く、更に素子の集積密度が大になればなるほど、外部電界の影響を受ける危険性が増加する。この外部電界による電界放射電子流量の増大の問題も，安定なエミッシヨン電流制御を妨げる要因となり、実用化を図る上で大きな障害となる。

次に、第 2の従来例の問題点を説明する。

第 2のゲート電極 9 4に、第 1のゲート電極 9 2に対する負の電位を与えると. この負の電位は、ェミッタから放出された電子だけでなく、エミッ夕先端の引き出し電界にも作用する。引き出し電極の開口径が約 1 mのェミツ夕の場合、十分な電界放出を得るためには、通常 6 0 V程度の電位を第 1のゲート電極 9 2に与える必要がある。

また，電子ビームの収束作用の効果を高めるためには、第 2のゲート電極 9 4 に相対的に低い負の電位を与える必要があるが、実験的には， 1 0 V程度の電圧印加で十分な収束作用が実証されている。ところが、この収束条件では，同時にェミッタから放出される電子の量が数分の 1 に低下することが、本願発明者らによる実験で確認された。

" このように、第 2の従来例の構成では、第 2のゲート電極 9 4に印加された電位が、第 1のゲート電極 9 2によって生成されたエミッ夕先端部の電界強度を打ち消す効果をもたらし、結果的に、電界強度が弱められて電子放出量が低下する。この従来例の構成では、収束作用と電子放出量とはトレードオフの関係を有することになり、十分な電子放出量を維持したままで十分な収束を行うことができないという > 本質的な問題を有していることが確認された。以下では、従来技術に関する上記のような検討結果を考慮して達成された本発明の具体的な幾つかの実施形態について、添付の図面を参照しながら説明する。

(第 1の実施形態）

以下、本発明の第 1の実施形態に係る電界放出型電子源装置の構造について，図 1 ( a ) 及び（b ) を参照しながら説明する。図 1 ( a ) 及び（b ) は、それぞれ、本実施形態における電界放出型電子源装置の断面図及び平面図であり、図 1 ( a ) は，（b ) の I 一 I線における断面構造を示す。

本実施形態の構成において、 1は p型シリコン基板， 2は電界効果トランジス夕（F E T) として動作する素子のソース領域となる第 1の π型半導体導電部、 3は F E Tのドレイン領域となる不純物濃度の高い第 2の n型半導体導電部、 4 は F E Tのドレイン領域となる不純物濃度の低い第 3の n型半導体導電部、 5は円形断面を持つタワー形状の電界放出型電子源として動作する陰極、 6は電界放出型電子源及び F E Tのゲート絶縁膜として機能するシリコン酸化膜からなる絶縁層、 7は電界放出型電子源として動作させるための引き出し電極、 8は F E T のチャネル領域を制御するためのゲート電極、 9は F Ε Τ用のソース電極である。図 1 ( a ) 及び（b ) に示すように、本実施形態における電界放出型電子源装置では、 p型シリコン基板: Iの一方の主表面の一部には， F E Tのソースとなる第 1の n型半導体導電部 2及びドレインとなる第 2の η型半導体導電部 3がある距離を隔てて形成されており、更には，第 2の η型半導体導電部 3の周囲を囲むような位置に、不純物濃度の低い第 3の η型半導体導電部 4が選択的に形成されている。

この際、第 2の η型半導体導電部 3を形成するための η型不純物元素として、シリコン基板中での熱拡散速度の早い燐を用い、第 3の η型半導体導電部 4を形成するための η型不純物元素として、シリコン基板中での熱拡散速度の遅い砒素を用いれば、自己整合的に簡略に、且つ精度よく、前記で述べた不純物濃度の異なるゥエル構造を形成することができる。これは、 2種以上の異なる元素のィォン注入を同一マスクを用いて最適に注入したのちに熱処理を行う工程において，熱拡散速度の違いにより、不純物プロファイルが変化する原理を利用したものである。つまり、熱拡散速度が早い元素（燐等）は、熱拡散速度が遅い元素（砒素等）に比べて、注入当初の不純物プロファイルより、より深く且つより広く再分布する。

ドレインとなる第 2の η型半導体導電部 3の表面には、円形断面を持つ夕ヮ一形状の陰極 5が形成されている。シリコンよりなるタワー形状の陰極 5の先端部は，熱酸化を利用した先鋭化プロセスにより、ナノメートルオーダの先端微構造部が形成されている。陰極 5に近接して、円形状の開口を持つ酸化シリコン膜よりなる絶縁膜 6を介して、導電性の引き出し電極 7が形成されている。ソースとなる第 1の η型半導体導電部 2とドレインとなる第 2の η型半導体導電部 3及び第 3の η型半導体導電部 4との間に位置した F E Tのチャネル領域には、絶緣膜 6の上に F E T用のゲート電極 8が形成されている。更に、ソースの η型半導体導電部 2の上には，コンタクト窓を介してソース電極 9が形成されている。以下に、上記構成を有する本実施形態における電界放出型電子源装置の動作を説明する。

p型シリコン基板 1とソース領域となる第 1の n型半導体導電部 2とを接地接続し、引き出し電極 7に正の電圧 Ve Xを印加する。更に、 FETのゲート電極 8に所定の電圧 Vgを印加すると、ゲート電極 8の下部のチャネル領域がオーブン状態となり、ソースからドレイン方向に電子キャリアが注入される条件が整う。この条件下で、引き出し電極 7に正の電圧 Ve Xを印加する。サブミクロンォーダのゲート開口径とナノメートルオーダの陰極先端部が形成された電界放出電子源では，通常数十ポルトの電圧印加により、陰極 5の先端から電子が電界放出され始める。放出された電子は、図 1 (a) 及び（b) には図示していない p型シリコン基板 1と対向配置された陽極板へ向かって、加速されながら進行する。この場合、陰極 5から放出される電子流放射量は、引き出し電極 7に印加される固定のゲート電圧 Ve Xによって制御されるのではなく、陰極 5に接続される FETのゲ一卜電極 8に印加される可変ゲートソース間制御電圧 Vgによって制御される。即ち、 FETは、そのゲート電極 8に印加されるゲートソース間制御電圧 Vgを適切に選択することによって、定電流領域で動作するようになる。このように、陰極 5から電界放射される電子流放射量は、このェミッタに直列に接続され放射される電子を供給する機能を持つ FETの特性によって、決定される。従って、 FETの設計を最適に行うことによって、 FETの動作条件と電界放射電子流量とを、あらかじめ設計することが可能になる。特に、 FETの飽和動作領域で電界放射を行うことで、エミッ夕自身の不安定要因に影響されることなく、極めて安定で且つ正確に制御された電界放射電子流量を得ることができる。

ここで、第 3の n型半導体導電部 4の機能について詳細に説明する。

本実施形態のドレイン構造の特徴は、 2種以上の不純物濃度を有する複数のドレインゥエル構造（いわゆる、ツインゥエル構造）を採用したことにある。電界放出される電子流は、 FETのソースから基本的に供給されるが、ソースドレイン間のチャネル領域は高い抵抗を有するため、この電子流放射量、つまりチヤネル電流量に応じて，ドレイン電位が上昇する。サブミクロンプロセスで形成され、電源電圧が 3 . 5ボルト程度で動作する F E Tの場合、 1マイクロアンペア程度のチャネル電流を想定すると、ドレイン電位は数ボルト以上に達することが実験で確認されている。このドレイン電位により生成されたチャネル内電界により、ソースから注入された電子は、加速されてドレインへ注入される。

ところが、チャネル電界はチャネル領域では均一には生成されず、シリコン基板表面のドレインの近傍付近に集中する。この結果、チャネル内を走行する電子は、特にドレイン近傍での高い電界強度の影響を受けて、高いエネルギーを持つた電子（ホットエレクトロン）となる。このホットエレクトロンは、ドレイン近傍での電界強度が大きいほど高いエネルギーを有することになり、例えば F E T の O NZO F F制御を行うしきい電圧の増加やドレイン電流の低下など、様々な問題を引き起こす可能性がある。

これに対して、本実施形態で述べたように第 3の n型半導体導電部 4をドレイン端に配置することにより、前述のホットエレクトロンによる F E T性能の劣化を抑制することができる。

通常、ドレインは、高い不純物濃度であるために、ドレイン端での p n接合はアブラブ卜接合（急峻な接合）に近くなる。しかし、本実施形態で述べたように、高い不純物濃度のドレインの n型半導体導電部 3の周囲に、低い不純物濃度の n 型半導体導電部 4を配置することにより、ドレイン端での p n接合が緩やかな接合となり、結果的にドレイン端での電界集中を緩和することができる。この効果により、ホットエレクトロンによる F E Tの性能劣化を引き起こす要因を除去でき、極めて安定に，且つ長期間にわたって安^なデバイス動作が保証できるため、デバイス信頼性を著しく向上できる。

尚、本実施形態の説明では、陰極 5の形状として夕ヮ一形状の例を述べたが、従来型の円錐型陰極形状でも同様の効果を得ることができる。また、陰極 5の材料として > p型シリコン基板を加工して形成した例を用いたが、従来型の金属材料（モリブデンやタングステン等の高融点金属材料）や炭素系材料（ダイヤモンド、グラフアイト、またはダイヤモンドライク力一ボン等）を用いても、同様の効果を得ることができる。 (第 2の実施形態）

以下、本発明の第 2の実施形態に係る電界放出型電子源装置の構造について、図 2 (a) 及び（b〉を参照しながら説明する。図 2 (a) 及び（b) は、それぞれ、本実施形態における電界放出型電子源装置の断面図及び平面図であり、図 2 (a) は、 (b) の I一 I線における断面構造を示す。

本実施形態の構成において， 1は p型シリコン基板、 2は電界効果卜ランジス夕（FET) として動作する素子のソース領域となる第 1の n型半導体導電部， 3は FETのドレイン領域となる不純物濃度の高い第 2の n型半導体導電部、 4 は F E Tのドレイン領域となる不純物濃度の低い第 3の n型半導体導電部、 5は円形断面を持つタワー形状の電界放出型電子源として動作する陰極、 6は電界放出型電子源及び FETのゲー卜絶縁膜として機能するシリコン酸化膜からなる絶縁層、 7は電界放出型電子源として動作させるための引き出し電極、 8T^ FE Tのチャネル領域を制御するための T字型のゲ一卜電極、 9は F Ε Τ用のソース電極である。

図 2 (a) 及び（b) に示すように、本実施形態における電界放出型電子源装置では、 p型シリコン基板 1の一方の主表面の一部には、 FETのソースとなる n型半導体導電部 2及びドレインとなる n型半導体導電部 3が形成され、更に、 n型半導体導電部 3の周囲を囲むような位置に、不純物濃度の低い n型半導体導電部 4が選択的に形成されている。

ドレインとなる π型半導体導電部 3の表面には、円形断面を持つタワー形状の陰極 5が形成されている。シリコンよりなるタワー形状の陰極 5の先端部は、熱酸化を利用した先鋭化プロセスによりナノメートルオーダの先端微構造部が形成されている。陰極 5に近接して、円形状の開口を持つ酸化シリコン膜よりなる絶縁膜 6を介して、導電性の引き出し電極 7が形成されている。ソースの n型半導体導電部 2とドレインの n型半導体導電部 3及び n型半導体導電部 4との間に位置した F E Tのチャネル領域には、絶縁膜 6の上に F E T用のゲ一卜電極 8丁が形成されている。このゲート電極 8 Τは、従来の単一幅を有するゲート電極構造と異なり、 2種以上の複数のゲート幅を有している（いわゆる Τ字型ゲート構造）。ゲート電極 8 Τの一部は， F E Tのチャネル領域にありドレイン端に位置している不純物濃度の低い η型半導体導電部 4の表面を覆うように、配置されている。更に、ソースの η型半導体導電部 2の上には、コンタクト窓を介してソース電極 9が形成されている。

以下に、上記構成を有する本実施形態における電界放出型電子源装置の動作を説明する。

Ρ型シリコン基板 1とソースの η型半導体導電部 2とを接地接続し、引き出し電極 7に正の電圧 V e Xを印加する。更に、 F E Tのゲート電極 8丁に所定の電圧 V gを印加すると、ゲート電極 8 Tの下部のチャネル領域がオープン状態となり、ソースからドレイン方向に電子キャリアが注入される条件が整う。この条件下で、引き出し電極 7に正の電圧 V e xを印加すると、サブミクロンオーダのゲート開口径とナノメートルオーダの陰極先端部が形成された電界放出電子源では、通常数十ボル卜の電圧印加により陰極 5の先端から電子が電界放出され始める。放出された電子は、図 2には図示していない p型シリコン基板： 1と対向配置された陽極板へ向かって、加速されながら進行する。

この場合、陰極 7から放出される電子流放射量は、引き出し電極 7に印加される固定のゲ一ト電圧 V e によって制御されるのではなく、陰極 5に接続される F E Tのゲ一卜電極 8 Tに印加される可変ゲートソース間制御電圧 V gによって制御される。即ち、 F E Tは、そのゲート電極 8丁に印加されるゲートソース間制御電圧 V gを適切に選択することによって、定電流領域で動作するようになる。このようにして陰極 5から電界放射される電子流放出量は、このエミッ夕に直列に接続されて放射される電子を供給する機能を持つ F E Tの特性によって、決定される。従って、 F E Tの設計を最適に行うことによって、 F E Tの動作条件と電界放射電子流量とをあらかじめ設計することが可能になる。特に， F E Tの飽和動作領域で電界放射を行うことで，エミッ夕自身の不安定要因には影響されずに、結果として極めて安定で正確に制御された電界放射電子流量を得ることがでさる。

ここで. 2種以上の異なるゲート幅を有し、且つドレイン端領域を覆うように配置されたゲ一ト電極 8 Tの機能について、詳細に説明する。

電界放出される電子流は、 F E Tのソースから基本的に供給される。ソースドレイン間のチャネル領域は高い抵抗を有するため、この電子流放射量、つまりチャネル電流量に応じて、ドレイン電位が上昇する。サブミクロンプロセスで形成され、電源電圧が 3 . 5ポルト程度で動作する F E Tの場合、 1マイクロアンべァ程度のチャネル電流を想定すると、ドレイン電位は数ボルト以上に達することが実験で確認されている。このドレイン電位により生成されたチャネル内電界により、ソースから注入された電子は加速されて，ドレインへ注入される。

ところが、チャネル電界はチャネル領域では均一には生成されず、シリコン基板表面のドレインの近傍付近に集中する。この結果、チャネル内を走行する電子は、特にドレイン近傍での高い電界強度の影響を受けて、高いエネルギーを持つた電子（ホットエレクトロン）となる。このホットエレクトロンは、ドレイン近傍での電界強度が大きいほど高いエネルギーを有することになり、例えば F E T の O N/O F F制御を行うしきい電圧の増加やドレイン電流の低下など、様々な問題を引き起こす可能性がある。

これに対して、本実施形態で述べたゲート電極 8 T (いわゆる T字型ゲート構造）をドレイン端を覆うように配置することにより，前述のホットエレクトロンの現象を抑制することができる。

] 9 図 2 ( b ) で示すように，ゲート電極 8 Tの一方の端部がドレイン端領域の n 型半導体導電部 4を覆うように配置すると、 F E Tのソースから注入された電子は、ゲート電極 8 Tの下部領域に形成されたチャネルに沿って進行するため、前述の n型導電部領域では電流経路が拡大される。その結果、ゲート電極 8 Tのドレイン端領域では、それ以外の領域に比べてドレイン電流密度が大きく低下することになる。ホットエレクトロン現象は、電界強度とともにドレイン電流密度に依存するため、上記の結果、ホットエレクトロンによる F E Tの性能劣化を大きく低減できる効果を有する。

更に、本実施形態で述べた複数の幅を有するゲート電極構造（いわゆる T字型ゲート構造）は、設計の自由度の点でも効果がある。

F E Tのチャネルを流れるドレイン電流量は、ゲート電極の幅（W) と長さ ( L) とのパラメータ（W/L ) に依存して決まる。ドレインの幅は、素子全体の集積度や配置によって必然的に決まる要素が多いため、ゲート電極の幅（W) を自由に設計することは困難な場合が多い。しかし、本実施形態で述べた T字型ゲート構造を採用することによって，ドレイン端領域を覆うようにゲートの一部を配置した後に、残りのゲート部分で幅（W) と（L ) の素子寸法を自由に設定できることになり、デバイス設計の自由度が向上することになる。

この効果により、素子設計の自由度を確保しながら、ホットエレクトロンによる F E Tの性能劣化を引き起こす要因を除去でき、極めて安定に、且つ長期間にわたって安定なデバイス動作が保証できるため、デバイス信頼性を著しく向上でさる。

尚、本実施形態の説明では、陰極 5の形状としてタワー形状の例を述べたが、従来型の円錐型陰極形状でも同様の効果を得ることができる。また、陰極 5の材料として. p型シリコン基板を加工して形成した例を用いたが、従来型の金厲材料（モリブデンやタングステン等の高融点金属材料）や炭素系材料（ダイヤモンド、グラフアイト，またはダイヤモンドライクカーボン等）を用いても、同様の効果を得ることができる。 (第 3の実施形態）

以下、本発明の第 3の実施形態に係る電界放出型電子源装置の構造について、図 3を参照しながら説明する。図 3は、本実施形態における電界放出型電子源装置の断面図である。

本実施形態の構成において、 3 1は p型シリコン基板、 3 2は電界効果トランジス夕（F E T) として動作する素子のソース領域となる第 1の n型半導体導電部、 3 3は F E Tのドレイン領域となる不純物濃度の高い第 2の n型半導体導電部、 3 4は F E T.のドレイン領域となる不純物濃度の低い第 3の n型半導体導電部、 3 5は円形断面を持つタワー形状の電界放出型電子源として動作する陰極、 3 6は F E Tのゲート絶縁膜として機能するシリコン酸化膜からなる下部絶緣層 , 3 7は電界放出型電子源用引き出し電極として機能させるシリコン酸化膜からなる上部絶緣層、 3 8は電界放出型電子源として動作させるための引き出し電極、 3 9は F E Tのチャネル領域を制御するためのゲート電極、 4 0は £丁用のソース電極である。

図 3に示したように、本実施形態における電界放出型電子源装置では、 p型シリコン基板 3 1の一方の主表面の一部に、 F E Tのソースとなる n型半導体導電部 3 2及びドレインとなる n型半導体導電部 3 3が形成され、更に， n型半導体導電部 3 3の周囲を囲むような位置に、不純物濃度の低い ri型半導体導電部 3 4 が選択的に形成されている。

ドレインとなる n型半導体導電部 3 3の表面には、円形断面を持つ夕ヮ一形状の陰極 3 5が形成されている。シリコンよりなるタワー形状の陰極 3 5の先端部は、熱酸化を利用した先鋭化プロセスにより、ナノメートルオーダの先端微構造部が形成されている。陰極 3 5に近接して，円形状の開口を持つ酸化シリコン膜よりなる下部絶緣膜 3 6及び上部絶緣膜 3 7を介して、導電性の引き出し電極 3 8が形成されている。ソースの n型半導体導電部 3 2とドレインの n型半導体導電部 3 3及び n型半導体導電部 3 4との間に位置した F E Tのチャネル領域には，下部絶縁膜 3 6の上にあって上部絶縁膜 3 7に埋め込まれた構成を有する F E T 用のゲート電極 3 9が、形成されている。下部絶縁膜 3 6は、陰極 3 5の先鋭化プロセスで形成した熱酸化膜を用いている。更に、ソースの n型半導体導電部 3 2の上には、コンタクト窓を介して、ソース電極 4 0が形成されている。

p型シリコン基板 3 1と第 1の n型半導体導電部 3 2とを接地接続し、弓 |き出し電極 3 8に正の電圧 V e Xを印加する。更に、 F E Tのゲート電極 3 9に所定の電圧 V gを印加すると、ゲート電極 3 9の下部のチャネル領域がオープン状態となり、ソースからドレイン方向に電子キャリアが注入される条件が整う。下部絶縁膜 3 6は、 F E Tのしきい電圧を低減するために、良質で薄い条件が望ましい。

この条件下で、引き出し電極 3 8に正の電圧 V e Xを印加する。サブミクロンオーダのゲート開口径とナノメートルオーダの陰極先端部とが形成された電界放出電子源では、通常数十ボルトの電圧印加により、陰極 3 5の先端から電子が電界放出され始める。放出された電子は、図 3には図示はしていない p型シリコン基板 3 1と対向配置された陽極板へ向かって、加速されながら進行する。

この場合、陰極 3 5から放出される電子流放射量は、引き出し電極 3 8に印加される固定のゲート電圧 V e Xによって制御されるのではなく、陰極 3 5に接続される F E Tのゲ一卜電極 3 9に印加される可変ゲ一卜ソース間制御電圧 V gによって制御される。即ち、 F E Tは、そのゲート電極 3 9に印加されるゲートソース間制御電圧 V gを適切に選択することにより、定電流領域で動作するようになる。このように、陰極 3 5から電界放射される電子流放射量は、このエミッ夕に直列に接続され放射される電子を供給する機能を持つ F E Tの特性によって、決定される。従って、 F E Tの設計を最適に行うことによって， F E Tの動作条件と電界放射電子流量とをあらかじめ設計することが可能になる。特に、 F E T の飽和動作領域で電界放射を行うことで、エミッタ自身の不安定要因の影響を受けず，結果として、極めて安定で正確に制御された電界放射電子流量を得ることができる。

ここで、下部絶縁膜 3 6と上部絶縁膜 3 7により埋め込まれた構成を有するゲート電極 3 9の機能について詳細に説明する。

本実施形態の下部絶縁膜 3 6は、主に F E T用のゲート絶縁膜として機能する。 F E Tを〇N Z〇F Fさせる際のしきい電圧は、ゲート絶緣膜の厚さに強く依存し、より低い電圧で動作をさせるには、できるだけ良質で薄い絶縁膜が必要となる。一方、電界放出型電子源用の引き出し電極 3 8には、下部絶緣膜 3 6と上部絶縁膜 3 7の積層膜を用いている。引き出し電極 3 8には、通常数十ポルトの高い電圧を印加するために、耐圧を考慮して厚い絶縁膜が必要とされる。また、引き出し電極 3 8に電圧を印加することで電界放出型電子源の O NZO F F制御を行う場合，絶縁膜は厚く設計される方が、動作スピードや消費電力の点で有利となる。

従って，本実施形態で述べたような構成のゲー卜を採用すれば、 F E T用のゲ —ト絶緣膜と電界放出型電子源用の絶縁膜とをそれぞれ独自に設計できるため、素子の高性能化が図りやすい„

更に、ゲート電極 3 9は、上部絶縁膜 3 7により埋め込まれた構造のため、 L

S Iで一般に用いられている多層配線構造が容易に得られる。多層配線を用いることにより， 1層配線では不可能な x、 y方向のマトリックス駆動用配線構造が容易に実現できることになる。

尚、本実施形態の説明では、陰極 3 5の形状としてタワー形状の例を述べたが、従来型の円錐型陰極形状でも同様の効果を得ることができる。また、陰極 3 5の材料として， p型シリコン基板を加工して形成した例を用いたが、従来型の金属材料（モリブデンやタングステン等の高融点金属材料）や炭素系材料（ダイヤモンド、グラフアイト、またはダイヤモンドライクカーボン等）を用いても、同様の効果を得ることができる。 (第 4の実施形態）

以下、本発明の第 4の実施形態に係る電界放出型電子源装置の構造について，図 4 (a) 及び（b) を参照しながら説明する。図 4 (a) 及び（b) は、それぞれ，本実施形態における電界放出型電子源装置の断面図及び平面図であり、図 4 (a) は、（b) の I一 I線における断面構造を示す。

本実施形態の構成において、 41は p型シリコン基板、 42は電界効果卜ランジス夕（FET) として動作する素子のソース領域となる第]の n型半導体導電部、 43は FETのドレイン領域となる不純物濃度の高い第 2の n型半導体導電部、 44は FETのドレイン領域となる不純物濃度の低い第 3の n型半導体導電部. 45は円形断面を持つタワー形状の電界放出型電子源として動作する陰極、 46は FETのゲ一卜絶縁膜として機能するシリコン酸化膜からなる下部絶縁層、 47は電界放出型電子源用引き出し電極として機能させるシリコン酸化膜からなる上部絶縁層、 48は電界放出型電子源として動作させるための引き出し電極、 49は FETのチャネル領域を制御するためのゲー卜電極、 50は FETのチヤネル領域の外部電界からのシールド電極、 51は F ET用のソース電極である。図 4 (a) 及び（b) に示したように、本実施形態における電界放出型電子源装置では. p型シリコン基板 41の一方の主表面の一部に、 FETのソースとなる n型半導体導電部 42及びドレインとなる η型半導体導電部 43が形成され、更に、 η型半導体導電部 43の周囲を囲むような位置に、不純物濃度の低い η型半導体導電部 44が選択的に形成されている。ドレインとなる η型半導体導電部 43の表面には、円形断面を持つ夕ヮ一形状の陰極 45が形成されている。シリコンよりなるタワー形状の陰極 45の先端部は、熱酸化を利用した先鋭化プロセスによりナノメートルオーダの先端微構造部が形成されている。陰極 4 5に近接して、円形状の開口を持つ酸化シリコン膜よりなる下部絶縁膜 4 6及び上部絶縁膜 4 7を介して、導電性の引き出し電極 4 8が形成されている。ソースの n型半導体導電部 4 2とドレインの n型半導体導電部 4 3及び n型半導体導電部 4 4との間に位置した F E Tのチャネル領域には、下部絶縁膜 4 6の上にあって上部絶縁膜 4 7に埋め込まれた構成を有する F Ε丁用のゲ一卜電極 4 9が，形成されている。また、； F Ε Τのチャネル領域にあって、 F E T用のゲート電極 4 9が形成されていない領域を覆うように、ゲート電極 4 9と同一材料からなるシールド電極 5 0が配置されている。下部絶緣膜 4 6は、陰極 4 5の先鋭化プロセスで形成した熱酸化膜を用いている。更に、ソースの η型半導体導電部 4 2の上には、コンタク卜窓を介してソース電極 5 〗が形成されている。

以下に，上記構成を有する本実施形態における電界放出型電子源装置の動作を説明する。

ρ型シリコン基板 4 1とソースの η型半導体導電部 4 2及びシールド電極 5 0 とを接地接続し、引き出し電極 4 8に正の電圧 V e Xを印加する。更に、 F E T のゲート電極 4 9に所定の電圧 V gを印加すると、ゲート電極 4 9の下部のチヤネル領域がオープン状態となり、ソースからドレイン方向に電子キャリアが注入される条件が整う。この条件下で、引き出し電極 4 8に正の電圧 V e Xを印加する。サブミクロンオーダのゲ一ト開口径とナノメートルオーダの陰極先端部が形成された電界放出電子源では，通常数十ボルトの電圧印加により，陰極 4 5の先端から電子が電界放出され始める。放出された電子は、図示していない p型シリコン基板 4 1と対向配置された陽極板へ向かって、加速されながら進行する。この場合、陰極 4 5から放出される電子流放射量は、引き出し電極 4 8に印加される固定のゲート電圧 V c Xによって制御されるのではなく、陰極 4 5に接続される F E Tのゲート電極 4 9に印加される可変ゲートソース間制御電圧 V によって制御される。即ち、 F E Tは、そのゲート電極 4 9に印加されるゲートソース間制御電圧 V gを適切に選択することによって、定電流領域で動作するようになる。このように、陰極 4 5から電界放射される電子流放射量は、このエミッ夕に直列に接続され、放射される電子を供給する機能を持つ F E Tの特性によつて決定されることになる。従って、 F E Tの設計を最適に行うことによって、 F E Tの動作条件と電界放射電子流量とをあらかじめ設計することが可能になる。特に、 F E Tの飽和動作領域で電界放射を行うことで、ェミッタ自身の不安定要因の影響を受けずに、結果として極めて安定で正確に制御された電界放射電子流量を得ることができる。

ここで，シールド電極 5 0の機能について詳細に説明する。

所定の真空雰囲気下で前述の電界放出型電子源を動作させると、陰極 4 5から電界放出された電子は、真空雰囲気中の残留ガス分子と衝突して、これをイオン化させる。このイオン化は、動作させる真空度、残留分子の種類、濃度、電子を加速させるための外部電界強度、または電界放射される電子密度（ェミッション電流量）等に強く依存する。発生したイオンの中で、正に帯電したイオン（陽ィオン）は、電子とは反対方向の電界を受けて基板方向へと導かれ、シリコン基板 4 1へ照射される。本実施形態で説明した素子構造は、最表面が上部絶縁膜 4 7 で覆われている。この陽イオンがある一定の密度以上で上部絶緣膜 4 7 ヒに照射され続けると、上部絶縁膜 4 7上に次第に正のチャージが帯電し、正のチャージ電圧が発生する。

仮に、シールド電極 5 0が形成されていない F E Tの場合、以下に述べる問題が発生する。

イオン照射 ζにより F E丁のチャネル領域の上部に発生したチャージ電圧が、 F E Tの動作電圧を超えると、誤動作を引き起こすことになる。正常に制御されたドレイン電流に加えて、チャージ電圧による付加的なドレイン電流が流れることにより、 F E Tの電流制御特性が損なわれる。

これに対して、本実施形態で述べたように，基板と導電位に接続されたシールド電極 50でチャネル領域を覆うことにより、チャージ電圧が発生しても、チヤネル領域への電界の影響をシールド効果により防ぐことができるため、 FETの特性変化を防止できる。

実際のパネルでは、 1 0— ⁶To r r程度の低真空雰囲気下でのエミッション動作が必要と考えられるため、前述のイオン照射の影響が強まると予想される。そのような場合でも、シールド電極を採用することにより FETの特性変化を防ぐことができ、長期間にわたって安定なェミッション動作が可能であるため，デバイス信頼性を著しく向上させることができる。

尚、本実施形態の説明では、陰極 45の形状としてタワー形状の例を述べたが、従来型の円錐型陰極形状でも同様の効果を得ることができる。また、陰極 45の材料として、 p型シリコン基板を加工して形成した例を用いたが、従来型の金厲材料（モリブデンやタングステン等の高融点金属材料）や炭素系材料（ダイヤモンド，グラフアイト，またはダイヤモンドライク力一ボン等）を用いても，同様の効果を得ることができる。

(第 5の実施形態）

以下、本発明の第 5の実施形態に係る電界放出型電子源装置の構造について、図 5 (a) 及び（b) を参照しながら説明する。図 5 (a) 及び（b) は、それぞれ，本実施形態における電界放出型電子源装置の断面図及び平面図であり、図 5 (a) は、（b) の I— I線における断面構造を示す。

本実施形態の構成において、 51は p型シリコン基板、 52は電界効果卜ランジス夕（FET) として動作する素子のソース領域となる第】の n型半導体導電部、 53は FETのドレイン領域となる不純物濃度の高い第 2の n型半導体導電部、 54は円形断面を持つ夕ヮー形状の電界放出型電子源として動作する陰極、 55は主に F E Tのゲ一卜絶縁膜として機能するシリコン酸化膜からなる第 1の絶縁層、 56は主に電界放出型電子源の引き出し電極用絶緣膜として機能するシリコン酸化膜からなる第 2の絶緣層， 5 7は F E T用のチャネル領域を制御するためのゲート電極、 5 8は F E T用のソース電極、 5 9は陰極用の引き出し電極である。

図 5 ( a ) 及び（b ) に示されるように、本実施形態における電界放出型電子源装置では、 p型シリコン基板 5 1の一方の主表面の一部に、 F E Tのソースとなる第].の n型半導体導電部 5 2及びドレインとなる第 2の n型半導体導電部 5 3が形成され、且つ第 2の n型半導体導電部 5 3は、第 1の π型半導体導電部 5 2に周囲を囲まれるように内部に配置された構成をとる。

また、ソースとなる第 1の n型半導体導電部 5 2とドレインとなる第 2の n型半導体導電部 5 3との問に位置した F E Tのチャネル領域の少なくとも一部の表面には、第 1の絶縁層 5 5と第 2の絶縁層 5 6の間に埋め込まれた構造のゲート電極 5 7が形成されている。更に、第 1の n型半導体導電部 5 2上には、コン夕クト窓を介して、ソース電極 5 8が形成されている。

ドレインとなる第 2の n型半導体導電部 5 3の表面には、円形断面を持つタヮ —形状の陰極 5 4が形成されている。シリコンよりなる夕ヮ一形状の陰極 5 4の先端部は、熱酸化を利用した先鋭化プロセスにより、ナノメートルオーダの先端微構造部が形成されている。更に、陰極 5 4の周囲には、一定の開口怪を持ち電子放出のための電界を印加するための引き出し電極 5 9が，第 2の絶縁層 5 6上に形成されている。

以下に、上記構成を有する本実施形態における電界放出電子源装置の動作を説明する。

P型シリコン基板 5 1とソース領域となる第 1の n型半導体導電部 5 2とを接地接続し，引き出し電極 5 9に正の電圧 V e Xを印加する。更に、 F E Tのゲート電極 5 7に所定の電圧 V gを印加すると、ゲート電極 5 7の下部のチャネル頜域がオープン状態となり、ソースからドレイン方向に電子キャリアが注入される条件が整う。この条件下で、引き出し電極 5 9に正の電圧 V e Xを印加する。この際の V e xと V gとの印加条件は、 V g < V e Xの関係を満足するように設定する。サブミクロンオーダのゲート開口径とナノメートルオーダの陰極先端部が形成された電界放出電子源では、通常数十ボルトの電圧印加により陰極 5 4の先端から電子が電界放出され始める。放出された電子は、図示していない p型シリコン基板 5 1と対向配置された陽極板へ向かって、加速されながら進行する。この場合、陰極 5 4から放出される電子流放射量は、引き出し電極 5 9に印加される固定のゲート電圧 V e Xによって制御されるのではなく、陰極 5 4に接続される F E Tのゲート電極 5 7に印加される可変ゲートソース間制御電圧 V gによって制御される。即ち、 F E Tは、そのゲ一卜電極 5 7に印加されるゲートソ —ス間制御電圧 V. gを適切に選択することによって、定電流領域で動作するようになる。このように、陰極 5 4から電界放射される電子流放射量は、このエミッ夕に直列に接続されて放射される電子を供給する機能を持つ F E Tの特性によつて決定されることになる。従って、 F E Tの設計を最適に行うことによって、 F E Tの動作条件と電界放射電子流量とをあらかじめ設計することが可能になる。特に、 F E Tの飽和動作領域で電界放射を行うことで、ェミッタ自身の不安定要因の影響を受けずに、結果として極めて安定で、正確に制御された電界放射電子流量を得ることができる。

ここで、本実施形態の特徴であるソースとドレインの配置構成について、説明する。

本実施形態のドレイン構造の特徴は、外周部をソース領域及びチャネル領域で囲まれたアイランド構造を有していることである。また、 F E Tの動作を制御するゲート電極が、電界放出電子源部の陰極を中心に対称に配置されている。この配置を採用することにより、ソース領域からドレイン領域へキャリアを均等に注入することが可能になる。

通常構造のドレインは、チャネル領域に接した一部の境界よりキャリアを注入している。この場合、注入されたキャリアは、ドレイン内を拡散して電界放出電子源部の陰極に到達することになる。従って、ドレインの位置に応じてキャリアの濃度が異なることも予想される。これに対して、上記に説明した本実施形態の構成では、そのような問題は発生しない。

上記では、ドレインに；！つの陰極を形成した構成について述べたが、 F E D用の画素として用いる場合には、通常、 t画素当たり数百個の陰極をドレインに形成するマルチエミッ夕の構成を用いる。ドレイン内でキヤリアの密度が異なる場合、陰極の位置によって陰極から放出される電子の量がばらつくことも予想されるが、本発明では，陰極が形成されたドレインに対して対称に配置されたゲート電極を通じて均一且つ対称にキヤリァが注入されるため、ドレイン内での電子放出のばらつきも抑制される。

更に、本発明の引き出し電極は，電子放出量の制御だけでなく、放出された電子のビーム軌道制御にも有効である。

F E Tのゲート電極に印加する電圧 V gと陰極を動作させるための引き出し電圧 V e Xとの関係を、予め V g <V e Xの条件で最適な条件で設定しておくことにより、放出された電子が真空中で V gの電界の影響を受けて、収束作用を示す。これは， V e xに比べて低く設定された V gの電位が、陰極から放出され対向の陽極へ向かう電子に収束作用を及ぼす電界を発生させることによる。特に、陰極に対して対称に配置したゲート電極からの収束電界が、電子軌道に対して対称に生成されるため、従来例にはない良好なレンズ作用を有することになる。

また、収束作用をもたらすゲート電極 5 7は、第: Iの絶縁層 5 5と第 2の絶縁層 5 6の間に埋め込まれた配線として形成されており、引き出し電極 5 9より下層の位置に形成されている。この相対的な配置構成により、 V e xに比べて相対的に低い電圧を V gに印加した場合においても、ゲート電極 5 7の影響は陰極 5 4に及ばない。

従来構造では、収束機能とともに電子放出量が低下していたが、本発明の構成では電子放出量を維持したままで十分な収束機能を持つことが可能となる。以上のように、本実施形態の構成では、ドレイン内での電子放出のばらつき抑制や対称に配置されたゲート電極によるビーム収束効果が期待できるため，極めて安定に、且つビーム広がりの小さい高密度なエミクタ動作が保証できるため、高精細表示に適した良好な電界放出電子源として期待できる。

尚、本実施形態の説明では、陰極 5 4の形状としてタワー形状の例を述べたが、従来型の円錐型陰極形状でも同様の効果を得ることができる。また、陰極 5 4の材料として、 p型シリコン基板を加工して形成した例を用いた力従来型の金属材料（モリブデンやタングステン等の高融点金属材料）や炭素系材料（ダイヤモンド、グラフアイト、またはダイヤモンドライクカーボン等）を用いても同様の効果を得ることができる。

(第 6の実施形態）

以下，本発明の第 6の実施形態に係る電界放出型電子源装置の構造について，図 6 ( a ) 及び（b ) を参照しながら説明する。図 6 ( a ) 及び（b ) は、それぞれ、本実施形態における電界放出型電子源装置の断面図及び平面図であり、図 6 ( a ) は，（b ) の I 一 I線における断面構造を示す。

本実施形態の構成において、 6 1は p型シリコン基板、 6 2は電界効果トランジス夕（F E T) として動作する素子のソース領域となる n型半導体導電部、 6 3は円形断面を持つタワー形状の電界放出型電子源として動作する陰極、 6 4は主に F E Tのゲート絶縁膜として機能するシリコン酸化膜からなる第 1の絶縁層、 6 5は主に電界放出型電子源の引き出し電極用絶縁膜として機能するシリコン酸化膜からなる第 2の絶縁層、 6 6は F E丁用のチャネル領域を制御するためのゲート電極， 6 7は F E T用のソース電極、 6 8は陰極用の引き出し電極である。図 6 ( a ) 及び（b ) に示すように，本実施形態における電界放出型電子源装置では、 p型シリコン基板 6 1の一方の主表面の一部に、 F E Tのソースとなる第 1の n型半導体導電部 6 2、陰極 6 3、及び引き出し電極 6 8を含む電界放出電子源部が形成され、且つ前記電界放出電子源部は、 n型半導体導電部 6 2に周囲を囲まれるように内部に配置された構成をとる。

また、ソースとなる n型半導体導電部 6 2と前記電界放出電子源部との間に位置した F E Tのチャネル領域の少なくとも一部の表面には、第 1の絶緣層 6 4を介して電流を制御するためのゲート電極 6 6が、第 1の絶縁層 6 4と第 2の絶縁層 6 5との間に埋め込まれた配線として、陰極 6 3に対して対称な配置で形成されている。更に、ソースの n型半導体導電部 6 2上には、コンタクト窓を介してソース電極 6 7が形成されている。

ソースの n型半導体導電部 6 2の内部にあってドレイン領域となるシリコン基板 6 1の表面には、円形断面を持つタワー形状の陰極 6 3が形成されている。シリコンよりなるタワー形状の陰極 6 3の先端部は、熱酸化を利用した先鋭化プロセスにより、ナノメートルオーダの先端微構造部が形成されている。更に，陰極 6 3の周囲には、一定の開口径を持ち、電子放出のための電界を印加するための引き出し電極 6 8が、第 2の絶縁層 6 5の上に形成されている。

p型シリコン基板 6 1とソース領域となる ri型半導体導電部 6 2とを接地接続し、引き出し電極 6 8に正の電圧 V e Xを印加する。更に、 F E Tのゲート電極 6 6に所定の電圧 V gを印加すると、ゲ一卜電極 6 6の下部のチャネル領域がォープン状態となり、ソースからドレイン方向に電子キャリアが注入される条件が整う。この条件下で、引き出し電極 6 8に正の電圧 V e Xを印加する。この際の V e Xと V gの印加条件は、 V g <V e Xの関係を満足するように設定する。この引き出し電極への正の電圧印加により、引き出し電極下部領域の p型シリコン基板表層部には空乏層が形成される。十分に高い V g電圧条件では、この空乏層の表面に n型の反転層が形成され、電子キャリアの電導層として機能する。この結果，チャネル領域から注入された電子は、形成された n型反転層を介してエミッタ方向へ導かれることになる。この結果、ドレインに n型半導体導電部を形成しておかなくても、 V e Xに一定の電圧印加を行うことで、ほぼ同様のトランジスタ動作が可能になる。

一定のサブミクロンオーダのゲート開口径とナノメートルオーダの陰極先端部とが形成された電界放出電子源では、通常数十ポル卜の電圧印加により、陰極 6 3の先端から電子が電界放出され始める。放出された電子は、図示していない p 型シリコン基板 6 1と対向配置された陽極板へ向かって、加速されながら進行する。

この場合、陰極 6 3から放出される電子流放射量は、引き出し電極 6 8に印加される固定のゲート電圧 V e Xによって制御されるのではなく、陰極 6 3に接続される F E Tのゲート電極 6 6に印加される可変ゲートソース間制御電圧 V gによって制御される。即ち、 F E Tは，そのゲート電極 6 6に印加されるゲートソ —ス間制御電圧 V gを適切に選択することによって、定電流領域で動作するようになる。このように、陰極 6 3から電界放射される電子流放射量は、このエミッ夕に直列に接続されて放射される電子を供給する機能を持つ F E Tの特性によつて、決定される。従って、 F E Tの設計を最適に行うことによって、 F E Tの動作条件と電界放射電子流量をあらかじめ設計することが可能になる。特に、 F E 丁の飽和動作領域で電界放射を行うことで. エミッ夕自身の不安定要因の影響を受けずに，結果として極めて安定で，正確に制御された電界放射電子流量を得ることができる。

ここで、本実施形態における特徵であるソースとドレインの配置構成について，説明する。

本実施形態の電界放出電子源部の特徴は、外周部をソース領域及びチャネル領域で囲まれたアイランド構造を有していることである。また、 F E Tの動作を制御するゲート電極が、電界放出電子源部の陰極を中心に対称に配置されている。この配置を採用することにより、ソース領域から引き出し電極下部に生成された n型反転層領域へ、キャリアを均等に注入することが可能になる。通常構造のドレインは、チャネル領域に接した一部の境界よりキャリアを注入している。この場合、注入されたキヤリァはドレイン内を拡散して電界放出電子源部の陰極に到達することになる。従って、ドレインの位置に応じてキャリアの濃度が異なることも予想される。これに対して、上記に説明した本実施形態の構成では、そのような問題は発生しない。

上記では，ドレインとして機能する n型反転層領域に 1つの陰極を形成した構成について述べたが、 F E D用の画素として用いる場合には、通常、 1画素当たり数百個の陰極をドレインに形成するマルチエミッ夕の構成を用いる。

ドレイン内でキャリアの密度が異なる場合、陰極の位置によって陰極から放出される電子の量がばらつくことも予想されるが、本発明では、陰極が形成された n型反転層領域に対して対称に配置されたゲー卜電極を通じて均一且つ対称にキャリアが注入されるため、 n型反転層領域内での電子放出のばらつきも抑制されることになる。

更に、本発明の引き出し電極は電子放出量の制御だけでなく、放出された電子のビーム軌道制御にも有効である。つまり， F E Tのゲート電極に印加する電圧 V gと陰極を動作させるための引き出し電圧 V e Xの関係を予め V gぐ V e xの条件で最適な条件で設定しておくことにより、放出された電子が真空中で V gの電界の影響を受けて収束作用を示す。これは、 V e Xに比べて低く設定された V gの電位が、陰極から放出され対向の陽極へ向かう電子に収束作用を及ぼす電界を発生させることによる。陰極に対して対称に配置したゲート電極からの収束電界が、電子軌道に対して対称に生成されるため、従来例にはない良好なレンズ作用を有することになる。

また、収束作用をもたらすゲート電極 6 6は、第 1の絶緣層 6 4と第 2の絶縁層 6 5の間に埋め込まれた配線として形成されており、引き出し電極 6 8より下層の位置に形成されている。この相対的な配置構成により、 V e xに比べて相対的に低い電圧を V gに印加した場合においてもゲート電極 6 6の影響は陰極 6 3 に及ばない。従来構造では、収束機能とともに電子放出量が低下していたが、本発明の構成では電子放出量を維持したままで十分な収束機能を持つことが可能となる。

以上のように、本実施形態では、ドレインとして機能する n型反転層領域内での電子放出のばらつき抑制や対称に配置されたゲート電極によるビーム収束効果が期待できるため、極めて安定に且つビーム広がりの小さい高密度なェミッタ動作が保証できる。これより、高精細表示に適した良好な電界放出電子源として期待できる。

尚、本実施形態の説明では、陰極 6 3の形状として、夕ヮ一形状の例を述べたが、従来型の円錐型陰極形状でも同様の効果を得ることができる。また、陰極 6 3の材料として、 p型シリコン基板を加工して形成した例を用いたが、従来型の金属材料（モリブデンやタングステン等の高融点金属材料）や炭素系材料（ダイャモンド，グラフアイト、またはダイヤモンドライクカーボン等）を用いても同様の効果を得ることができる。

(第 7の実施形態）

以下、本発明の第 7の実施形態に係る電界放出型電子源装置の構造について. 図 7 ( a ) 及び（b ) を参照しながら説明する。図 7 ( a ) 及び（b ) は、それぞれ、本実施形態における電界放出型電子源装置の断面図及び平面図であり、図 7 ( a ) は、（b ) の I 一 I線における断面構造を示す。

本実施形態の構成において、 7 1は p型シリコン基板、 7 2は電界効果トランジス夕（F E T) として動作する素子のソース領域となる第 1の n型半導体導電部， 7 3は F E Tのドレイン領域となる不純物濃度の高い第 2の n型半導体導電部、 7 4は円形断面を持つタワー形状の電界放出型電子源として動作する陰極、 7 5は主に F E Tのゲート絶縁膜として機能するシリコン酸化膜からなる第 1の絶縁層である。 7 6は主に電界放出型電子源の引き出し電極用絶縁膜として機能するシリコン酸化膜からなる第 2の絶縁層、 7 7は F E T用のチャネル領域を制御するためのゲート電極、 7 8は F E T用のソース電極、 7 9は陰極用の引き出し電極である。

図 7 ( a ) 及び（b ) に示したように、本実施形態における電界放出型電子源装置では， p型シリコン基板 7 1の一方の主表面の一部に、 F E Tのソースとなる第 1の n型半導体導電部 7 2及びドレインとなる第 2の n型半導体導電部 7 3 が形成され、且つ第 2の n型半導体導電部 7 3は、第 1の n型半導体導電部 7 2 に周囲を囲まれるように内部に配置された構成をとる。

ソースとなる第 1の n型半導体導電部 7 2の内周形状とドレインとなる第 2の n型半導体導電部 7 3の外周形状が，それぞれ同心円状に形成された円形状を有しており， F E Tのチャネル領域は前記ソース領域と前記ドレイン領域との間に位置して、リング状の形状となっている。また、前記リング状のチャネルを覆うように、第 1の絶緣層 7 5と第 2の絶縁層 7 6との間に埋め込まれたリング状のゲート電極 7 7が、形成されている。

ソースの n型半導体導電部 7 2の上には、コンタクト窓を介してソース電極 7 8が形成されている。

ドレインとなる第 2の n型半導体導電部 7 3の表面には、円形断面を持つ夕ヮ一形状の陰極 7 4が形成されている。シリコンよりなる夕ヮ一形状の陰極 7 4の先端部は、熱酸化を利用した先鋭化プロセスにより、ナノメ一トルオーダの先端微構造部が形成されている。更に、陰極 7 4の周囲には、一定の開口怪を持ち、電子放出のための電界を印加するための引き出し電極 7 9力第 2の絶縁層 7 6 の上に形成されている。

p型シリコン基板 7 1とソース領域となる第 1の n型半導体導電部 7 2とを接地接続し、引き出し電極 79に正の電圧 V c xを印加する。更に、 FETのゲート電極 77に所定の電圧 V gを印加すると、ゲート電極 77の下部のチャネル領域がオープン状態となり、ソースからドレイン方向に電子キャリアが注入される条件が整う。この条件下で、引き出し電極 79に正の電圧 Ve Xを印加する。この際の Ve Xと Vgの印加条件は、 Vg<Ve Xの関係を満足するように設定する。サブミクロンオーダのゲ一ト開口径とナノメートルオーダの陰極先端部とが形成された電界放出電子源では、通常数十ボルトの電圧印加により陰極 74の先端から電子が電界放出され始める。放出された電子は、図示しない p型シリコン基板 7〗と対向配置された陽極板へ向かって、加速されながら進行する。

この場合、陰極 74から放出される電子流放射量は，引き出し電極 79に印加される固定のゲート電圧 V e Xによって制御されるのではなく、陰極 74に接続される FETのゲート電極 77に印加される可変ゲートソース間制御電圧 Vgによって制御される。即ち、 FETは、そのゲート電極 77に印加されるゲートソース間制御電圧 V gを適切に選択することによって、定電流領域で動作するようになる。このように、陰極 74から電界放射される電子流放射量は、このエミッ夕に直列に接続されて放射される電子を供給する機能を持つ FETの特性によつて決定されることになる。従って、 FETの設計を最適に行うことによって、 .F ETの動作条件と電界放射電子流量をあらかじめ設計することが可能になる。特に、 FETの飽和動作領域で電界放射を行うことで、ェミッタ自身の不安定要因の影響を受けずに，結果として極めて安定で、正確に制御された電界放射電子流量を得ることができる。

ここで，本実施形態の特徴であるリング状のゲート電極構成について、説明する。

本実施形態のドレイン構造の特徵は、外周部をソース領域及びチャネル領域で囲まれたアイランド構造を有していることである。また、 FETの動作を制御するゲー卜電極が、電界放出電子源部の陰極を中心にリング状に対称に配置されている。この配置を採用することにより、ソース領域からドレイン領域へ、キヤリァを均等に注入することが可能になる。

通常構造のドレインは、チャネル領域に接した一部の境界よりキャリアを注入している。この場合、注入されたキャリアは、ドレイン内を拡散して電界放出電子源部の陰極に到達することになる。従って、ドレインの位置に応じてキャリアの濃度が異なることも予想される。

本実施形態の構成では、ドレインに 1つの陰極を形成した構成について述べたが、 F E D用の画素として用いる場合には，通常、 1.画素当たり数百個の陰極をドレインに形成するマルチエミッ夕の構成を用いる。ドレイン内でキヤリアの密度が異なる場合，陰極の位置によって陰極から放出される電子の量がばらつくことも予想されるが、本発明では、陰極が形成されたドレインに対して対称に配置されたゲ一ト電極を通じて，均一且つ対称にキャリアが注入されるため、ドレイン内での電子放出のばらつきも抑制されることになる。

更に、本発明の引き出し電極は、電子放出量の制御だけでなく、放出された電子のビーム軌道制御にも有効である。つまり、 F E Tのゲート電極に印加する電圧 V gと陰極を動作させるための引き出し電圧 V e Xの関係を予め V gく V e x の条件で最適な条件で設定しておくことにより、放出された電子が真空中で V g の電界の影響を受けて収束作用を示す。これは、 V e Xに比べて低く設定された V gの電位が、陰極から放出され対向の陽極へ向かう電子に収束作用を及ぼす電界を発生させることによる。陰極に対して対称にリング状に配置したゲート電極からの収束電界が、電子軌道に対して完全に対称に生成されるため、従来例にはない良好なレンズ作用を有することになる。

また、収束作用をもたらすゲート電極 7 7は、第]の絶縁層 7 5と第 2の絶縁層 7 6との間に埋め込まれた配線として形成されており、引き出し電極 7 9より下層の位匿に形成されている。この相対的な配置構成により， V e xに比べて相対的に低い電圧を V gに印加した場合においても、ゲート電極 7 7の影響は陰極 7 4に及ばない。従来構造では、収束機能とともに電子放出量が低下していたが、本発明の構成では、電子放出量を維持したままで十分な収束機能を持つことが可能となる。

以上のように、本実施形態によれば、ドレイン内での電子放出のばらつき抑制や対称に配置されたリング状のゲー卜電極による完全なビーム収束効果が期待できるため、極めて安定に且つビーム広がりの小さい高密度なエミッ夕動作が保証できる。このため、得られる構成は、高精細表示に適した良好な電界放出電子源として期待できる。

なお、本実施形態の説明では、陰極 7 4の形状としてタワー形状の例を述べた力従来型の円錐型陰極形状でも同様の効果を得ることができる。また、陰極 7 4の材料として、 p型シリコン基板を加工して形成した例を用いた力従来型の金属材料（モリブデンやタングステン等の高融点金属材料）や炭素系材料（ダイャモンド、グラフアイト、またはダイヤモンドライク力一ボン等）を用いても同様の効果を得ることができる。

なお、上記で説明した各実施形態における本発明の特徴は、実際の電界放出型電子源装置の構成にあたって、適切に組み合わせて適用できる。産業上の利用の可能性

以上のように、本発明に係る電界放出型電子源装置によると、 F E Tのドレイン端部が不純物濃度の低いゥエルから構成されるため、 F E T動作時のドレイン近傍の電界集中を大幅に低減することができる。その結果、従来ホットエレクト口ン等により引き起こされていた F E Tの性能劣化を防ぎ、デバイス動作の信賴性を著しく向上させることができると言う利点がある。

また、不純物元素の熱拡散速度の違いを利用することにより、容易に不純物濃度の異なる複数のゥエル構造を実現できるメリッ卜がある。

更に、不純物元素として，半導体プロセスで用いられる熱拡散速度の早い燐元素及び熱拡散速度の遅い砒素元素を用いれば、制御性に優れた不純物プロフアイルを形成できるメリッ卜がある。

また、 F E Tのチャネルゲートの一部をドレイン端領域を覆うように配置すれば、ドレイン電流密度を低下させることができ、結果としてホットエレクトロンによる F E Tの性能劣化を防ぐ利点がある。

また、 F E T用のトランジスタゲート絶縁膜を薄く、且つ電界放出型電子源用の絶縁膜を厚く設定できるので、デバイス性能を向上できる利点がある。更に、チャネルゲ一ト電極が絶縁膜に埋め込まれた構成を有するため、多層配線が容易に形成でき、マトリックス駆動配線用としても適している。

また、ゲート絶縁膜としてシリコン熱酸化膜を用いれば、制御性に優れ且つ高い信頼性が得られる F E T制御が可能になる。

F E Tのチャネル領域が、チャネルゲート領域を除いてシールド電極で覆われた構成とすれば，電子放出の際のィオンチャージによる外部電界からの影響を. 防ぐことができる。

更に、シールド電極の電位を基板電位と同じに保持すれば、外部電界からのシ一ルド効果が、より高まる。

F E T制御用のゲー卜電極配置をドレインを中心に対称的に設計すれば、ソースからドレインへの電子注入が均一化され，電子放出の均一性を向上させることができる。同時に、引き出し電極より下層に位置するゲート電極を用いることにより、電界放出の量を低下させることなくビーム軌道を収束させることができる。また、引き出し電極による反転層を利用することにより、 n型半導体導電層と同等の機能を持たせることができ、工程の簡略化が図れる。

更に、ソースの内周部とドレインの外周部とを同心円周状に形成すれば、ソ一スからドレインへのキャリア注入が均一化され、良好なトランジスタ特性が得られる。

また， F E Tのゲート電極を、ドレインを中心に対称にリング状に形成すれば、電子軌道の収束動作を、より確実に行うことができる。

ゲ一卜電極に印加される電圧 Vgと引き出し電極に印加される電圧 Ve Xとの間に、 Vg<Ve Xの関係を持たせることによって、陰極から放出される電子に負の電界作用を生じさせることができ、より確実に電子軌道の収束を行うことができる。

Claims

請求の範囲

1 . P型シリコン基板上に絶縁膜を介して形成されていて且つ陰極形成領域に相当する箇所に開口部を有する引き出し電極と、該 P型シリコン基板上であって該引き出し電極の開口部に相当する位置に形成された陰極部と、を含む電界放出電子源部と、

該電界放出電子源部に対応して該 p型シリコン基板上に形成された nチャネル電界効果トランジスタ部と、

を備え、

該電界効果卜ランジス夕部のドレイン頜域に該電界放出電子源部が形成されており、該電界効果卜ランジス夕部のゲート電極に印加される制御電圧により、該電界放出電子源部からの電界放射電流が制御される電界放出型電子源装置であつて、

該ドレイン領域が、不純物濃度の異なる少なくとも 2種類のゥエルを含み、該少なくとも 2種類のゥエルのうちで不純物濃度の低いゥエルが、該電界効果トランジスタ部のチャネル領域に接する該ドレイン領域の端部に形成されている、電界放出型電子源装置。

2 . 前記ドレイン領域に、不純物元素として、シリコン基板中での熱拡散速度の異なる少なくとも 2種類の n型不純物元素が含まれている、請求項 1に記載の電界放出型電子源装置。

3 . 前記ドレイン領域に、不純物元素として、シリコン基板中での熱拡散速度が早い燐元素とシリコン基板中での熱拡散速度が遅い砒素元素とが含まれている、請求項 1に記載の電界放出型電子源装置。

4 . p型シリコン基板上に絶縁膜を介して形成されていて且つ陰極形成領域に相当する箇所に開口部を有する引き出し電極と、該 P型シリコン基板上であって該引き出し電極の開口部に相当する位置に形成された陰極部と、を含む電界放出電子腺部と、

該電界放出電子源部に対応して該 p型シリコン基板上に形成された nチャネル電界効果トランジスタ部と，

を備え、

該電界効果卜ランジス夕部のドレイン領域に該電界放出電子源部が形成されており、該電界効果トランジスタ部のゲ一卜電極に印加される制御電圧により、該電界放出電子源部からの電界放射電流が制御される電界放出型電子源装置であつて、

該電界効果トランジス夕部の該ゲート電極が、少なくとも 2種類の異なるゲート幅の部分を含む形状を有しており、該ゲート電極の一部が、該ドレイン領域の端部を覆うように配置されている，電界放出型電子源装置。

5 . p型シリコン基板上に第 1の絶縁膜を介して形成されていて且つ陰極形成領域に相当する菡所に開口部を有する引き出し電極と、該 p型シリコン基板上であつて該引き出し電極の開口部に相当する位置に形成された陰極部と、を含む電界放出電子源部と、

を備え、

該電界効果トランジスタ部のドレイン領域に該電界放出電子源部が形成されており、該電界効果トランジスタ部のゲート電極に印加される制御電圧により、該電界放出電子源部からの電界放射電流が制御される電界放出型電子源装置であつて，蘭 9脚 PCT/JP99/01423

該電界効果トランジス夕の該ゲート電極と該 P型シリコン基板との間に形成されたゲ一ト絶縁膜が、該引き出し電極と該 P型シリコン基板との間に形成された該第 1の絶縁膜より薄い膜で構成され、且つ該ゲー卜絶縁膜が該第 1の絶緣膜によって埋め込まれた構成を有する、電界放出型電子源装置。

6 . 前記ゲート絶縁膜が、前記電界放出電子源部の前記陰極部の先端を鋭い形状にするための先鋭化熱酸化処理工程で形成されたシリコン熱酸化膜から構成されている、請求項 5に記載の電界放出型電子源装置。

10 7 . p型シリコン基板上に絶縁膜を介して形成されていて且つ陰極形成領域に相当する箇所に開口部を有する引き出し電極と、該 p型シリコン基板上であって該引き出し電極の開口部に相当する位置に形成された陰極部と，を含む電界放出電子源部と、

を備え，

該電界効果トランジスタ部のドレイン領域に該電界放出電子源部が形成されており、該電界効果トランジスタ部のゲート電極に印加される制御電圧により、該電界放出電子源部からの電界放射電流が制御される電界放出型電子源装置であつて、

該電界効果トランジスタ部の該ゲート電極と同一材料から構成された、該電界効果トランジスタ部のチャネル領域のうちで該ゲート電極によって覆われていない領域を覆うように配置されたシールド電極を更に備える、電界放出型電子源装

8 . 前記シールド電極が、前記 p型シリコン基板と同電位に保持されており、前記ゲー卜電極に起因しない外部電界の前記チャネル領域に対する影響を遮断する機能を有する、請求項 7に記載の電界放出型電子源装置。

9 . p型シリコン基板上に絶縁膜を介して形成されていて且つ陰極形成領域に相当する箇所に開口部を有する引き出し電極と、該 p型シリコン基板上であって該引き出し電極の開口部に相当する位置に形成された陰極部と、を含む電界放出電子源部と，

を備え、

該電界効果トランジスタ部のドレイン領域に該電界放出電子源部が形成されており、該電界効果トランジスタ部のゲート電極に印加される制御電圧により，該電界放出電子源部からの電界放射電流が制御される電界放出型電子源装置であつて、

該電界効果トランジスタ部の該ドレイン領域が、該電界効果トランジスタ部のソース領域の内部に、該ソース領域で囲まれるように配置され、

該電界効果トランジスタ部の該ゲート電極が、該電界放出電子源部の該陰極部に対して平面的に対称な配置構成を有する、電界放出型電子源装置。

1 0 . 前記ドレイン領域が p型導電層からなる、請求項 9に記載の電界放出型電子源装置。

1 1 . 前記ドレイン領域のうちで、前記電界効果トランジスタ部の前記チャネル領域に接する外周部と、前記ソース領域の内周部とが、同心円周上に形成された円形状を有する、請求項 9に記載の電界放出型電子源装置。

1 2 . 前記ソース領域と前記ドレイン領域との間に形成されている前記ゲート電極の少なくとも一部が、円弧状の対称な形状を有する、. 請求項 9に記載の電界放出型電子源装置。

1 3 . 前記電界放出電子源部の前記引き出し電極に印加される第 1の電圧 V e X と前記電界効果トランジスタ部の前記ゲート電極に印加される第 2の電圧 V との間に、 V g <V e Xなる関係が存在する、請求項 9に記載の電界放出型電子源