WO1998059336A1 - Circuit de traitement de vecteurs de mouvement - Google Patents

Circuit de traitement de vecteurs de mouvement Download PDF

Info

Publication number
WO1998059336A1
WO1998059336A1 PCT/JP1998/002753 JP9802753W WO9859336A1 WO 1998059336 A1 WO1998059336 A1 WO 1998059336A1 JP 9802753 W JP9802753 W JP 9802753W WO 9859336 A1 WO9859336 A1 WO 9859336A1
Authority
WO
WIPO (PCT)
Prior art keywords
motion vector
frame
difference
set value
output
Prior art date
Application number
PCT/JP1998/002753
Other languages
English (en)
French (fr)
Inventor
Masayuki Kobayashi
Masamichi Nakajima
Hayato Denda
Original Assignee
Fujitsu General Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Limited filed Critical Fujitsu General Limited
Priority to EP19980928595 priority Critical patent/EP0999537A1/en
Priority to KR10-1999-7012019A priority patent/KR100495882B1/ko
Priority to US09/402,561 priority patent/US6348930B1/en
Priority to AU80367/98A priority patent/AU738410B2/en
Priority to CA 2289948 priority patent/CA2289948C/en
Publication of WO1998059336A1 publication Critical patent/WO1998059336A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/144—Movement detection
    • H04N5/145—Movement estimation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H04N5/70—Circuit details for electroluminescent devices

Definitions

  • the present invention relates to a motion vector processing circuit that performs processing in the time axis direction of a motion vector for moving image correction.
  • This motion vector processing circuit for example, time-divides one frame such as a PDP (Plasma Display Panel) or LCD (Liquid Crystal Display Panel) into a plurality of subfields (or subframes) to generate a halftone image. Used for display devices to be displayed. Background art
  • PDP and LCD have become popular as thin display devices that can display television images and the like on a large screen.
  • a halftone image such as a television image on a display device such as a PDP
  • one frame is time-divided into a plurality of subfields, and a subfield corresponding to the luminance level of the input video signal is emitted.
  • a halftone image was displayed.
  • the display method of such a halftone image is different from that of the CRT (cathode ray tube) of the point sequential scanning method. For this reason, there is a difference in the display timing in a frame (or field) between the video signal obtained by a TV camera or the like and the signal displayed by a PDP or the like.
  • Motion blur False images may occur. Therefore, in the conventional example, the motion vector in the frame of the video signal to be displayed is detected, and where the motion is large, the motion amount between pixels is averaged, and correction to reduce such a defect is performed. Video correction was performed.
  • the motion vector processing for video correction is performed based on the motion vector detected in the frame, the time axis direction that matches the characteristics of humans watching the moving object when watching the video can be obtained.
  • the motion of the display moving object may be corrected with a sense of incongruity. For example, if the motion vector detected based on the input video data is too In the case of a sudden change between the moving objects, there is a problem that if the moving image is corrected with such a rapidly changing motion vector, the movement of the displayed moving object is uncomfortable.
  • the present invention has been made in view of the above-described problems, and provides a motion vector processing circuit for performing motion vector processing in the time axis direction for performing motion correction in consideration of human eye motion.
  • the purpose is to: Disclosure of the invention
  • the present invention provides a motion vector processing circuit that corrects the moving image display characteristics of a display device that displays a halftone image by time-dividing one frame into a plurality of subfields.
  • a motion vector difference detecting means for detecting an inter-frame difference between the motion vectors of the frames, and whether or not the difference detected value by the motion vector difference detecting means is equal to or less than a predetermined set value L1.
  • a change amount determining means for determining, and when the difference detection value is determined to be equal to or less than the set value L1, the motion vector of the corresponding frame is output, and the difference detected value is set to the set value L1.
  • output control means for outputting a motion vector of a frame whose difference detection value before the corresponding frame is less than or equal to a set value L1 when it is determined that the value exceeds the set value L1. I do.
  • the difference detection value by the motion vector difference detection means is equal to or less than the set value L1
  • the change amount determination means is such that the difference detection value is equal to or less than the set value L1. Since it is determined, the motion vector of the frame corresponding to the output control means is output. If the change of the motion vector between frames is large, the difference detection value by the motion vector difference detection means exceeds the set value L1, and the difference detection value by the change amount judgment means exceeds the set value L1. Therefore, the motion vector of the frame whose difference detection value before the corresponding frame is less than or equal to the set value L1 by the output control means is output.
  • the motion vector difference detecting means includes a difference D 1 between the motion vector of the current frame and the motion vector of the immediately following frame, and a motion vector of the current frame.
  • the difference D2 between the motion vector of the previous frame and the motion vector of the immediately preceding frame, and the change amount determining means determines whether both of the differences D1 and D2 are equal to or less than the set value L1.
  • the output control means outputs the motion vector of the current frame, and when it is determined that at least one of the differences Dl and D2 exceeds the set value L1.
  • the output control means outputs the motion vector of the frame before exceeding the set value L1.
  • a function of determining whether or not both of the differences D 1 and D 2 exceed the set value L 1 is added to the change amount determining means, and both of the differences D l and D 2 are set to the set value L 1 by the output control means.
  • the output means outputs a motion vector of 0 and does not perform moving image correction, so that the motion vector change amount is large. Extreme moving image correction can be prevented for an image in which the state appears in two or more frames.
  • the change amount determining means determines whether or not the absolute values of the differences D 1 and D 2 both exceed the set value L 1 and whether the absolute value of the sum of the differences D 1 and D 2 exceeds the set value L 1.
  • the absolute value of both the differences Dl and D2 exceeds the set value L1 and the absolute value of the sum of the differences Dl and D2 exceeds the set value L1 in the output control means. Is output, a motion vector of 0 is output, and even if the absolute values of the differences Dl and D2 both exceed the set value L1, the absolute value of the sum of the differences D1 and D2 is set to the set value L.
  • a function to prohibit the output of 0 motion vector is added.
  • the absolute value of the sum of the differences Dl and D2 exceeds the set value L1 while the absolute values of the differences Dl and D2 both exceed the set value L1 Only when the output control means outputs a motion vector of 0, and when the absolute value of the sum of the differences Dl and D2 is less than the set value L1, the output of the motion vector of 0 is prohibited. It is possible to perform moving image correction in consideration of the direction of change.
  • the motion vector difference detecting means sequentially converts the input motion vector into one frame.
  • a first and a second frame memory for delaying output by a minute, and a first difference calculator for calculating a difference D1 between a motion vector input to the first frame memory and a motion vector output from the first frame memory.
  • a second difference calculator for calculating a difference D2 between the motion vector output from the first frame memory and the motion vector output from the second frame memory.
  • the motion vector difference detection unit can be configured with two frame memories and two difference calculators.
  • the motion vector difference detecting means is configured to determine whether the input motion vector is delayed by one frame and output from the first frame memory, and the motion vector input to the first frame memory and the first frame memory. It comprises a difference calculator for calculating the difference D 1 of the motion vector to be output, and a second frame memory for delaying the difference D 1 obtained by the difference calculator by one frame and outputting as a difference D 2.
  • the motion vector difference detection means can be configured with two frame memories and one difference calculator.
  • FIG. 1 is a block diagram showing one embodiment of a motion vector processing circuit according to the present invention.
  • FIG. 2 is an explanatory diagram for explaining the operation of FIG.
  • FIG. 3 is a block diagram showing another embodiment of the motion vector processing circuit according to the present invention.
  • FIG. 1 shows an embodiment of a motion vector processing circuit according to the present invention.
  • reference numeral 10 denotes a motion vector difference detection unit.
  • the motion vector difference detection unit 10 outputs the first and second frames which sequentially delay the input motion vector S 1 by one frame and output the delayed motion vector S 1.
  • the difference D1 between the motion vector of the frame immediately after input to the memories 11 and 12 and the first frame memory 11 and the motion vector of the current frame output from the first frame memory 11 is calculated.
  • the second difference calculator 14 detects the difference D2 between the motion vector of the current frame output from the frame memory 11 and the motion vector of the immediately preceding frame output from the second frame memory 12. It is configured.
  • the motion vector S1 represents the direction and magnitude (speed of motion) of the motion of the target block (for example, an object) on the display screen, and is detected, for example, as follows.
  • the display screen When the display screen is divided into 8 x 8 pixel blocks and motion vectors are detected for each block, all blocks in the immediately preceding frame screen based on the current frame screen detection target block (8 x 8 pixels) are used.
  • the correlation value (for example, the difference value) of the video signal for the block of the current frame is obtained, and the motion vector with the start point and the end point of the block position of the immediately preceding frame screen where the correlation value is the minimum and the origin of the motion vector 0 is the current frame. Detected as a motion vector.
  • Reference numeral 20 denotes a change amount determination unit.
  • the change amount determination unit 20 calculates absolute values ID 1 and ID 2 I from the differences D l and D 2, and calculates and outputs absolute value calculators 2 1 and 2 2.
  • An adder 23 that adds the differences D 1 and D 2
  • an absolute value calculator 24 that calculates and outputs an absolute value
  • D 1 I ⁇ L 1 an H level signal is output.
  • ID 1 I> L 1 an L level signal is output. Comparing the absolute value ID 2 I with the set value L 1 and outputting an H level signal when ID 2 I ⁇ L 1
  • the comparator 33 When II ⁇ L1, the comparator 33 that outputs an L level signal and the absolute value ID2I are compared with the set value L1, and when ID2I> L1, an H level signal is output and ID2I ⁇
  • the comparator 34 outputs an L level signal when L 1 and the absolute value ID 1 + D 2
  • a comparator 35 that outputs an L level signal, a NOT circuit 36 that inverts and outputs an output signal of the comparator 35, A logical product circuit 41 that outputs a logical product signal of the signals output from 3 2, and a logical product circuit 42 that outputs a logical product signal of the signals output from the comparators 33, 34 and the negation circuit 36.
  • Reference numeral 50 denotes a latch circuit as an example of output control means.
  • the latch circuit 50 uses a signal output from the AND circuit 41 as a load signal LO, and when the signal LO is at the H level, the first Load and latch (store) the motion vector of the current frame output from the frame memory 11 and output it as the motion vector S2. When the signal LO becomes L level, load the motion vector of the current frame. The motion vector previously loaded and latched is output as motion vector S2.
  • the latch circuit 50 further sets a signal output from the AND circuit 42 as a reset signal scale, and is controlled by a signal LO output from the AND circuit 41 when the signal R is at an L level.
  • the control by the signal LO from the AND circuit 41 is eliminated, and the motion vector of 0 is output as the motion vector S2.
  • the motion vector difference detection unit 10 detects the difference. Since the absolute values of the differences D 1 and D 2 are both equal to or less than the set value L 1, the signals output from the comparators 31 and 32 are both at the H level, and the signal LO output from the first logical AND circuit 41 is at the H level
  • the latch circuit 50 loads and latches the motion vector of the current frame. For example, as shown in (2) of FIG. 2, the motion vectors of the immediately preceding frame, the current frame, and the immediately following frame are “0”, “1”,
  • the motion vectors of the immediately preceding frame, the current frame, and the immediately following frame are "1,""3,""3,” or "4,”"9,””9.”
  • the motion vector “2” or “4” is the output motion vector S2.
  • the motion vector difference detection unit Both the absolute values of the differences D 1 and D 2 detected at 10 are larger than the set value L 1, the outputs of comparators 31 and 32 are at L level, and the outputs of comparators 33 and 34 are at H level.
  • the motion vector S2 output from the latch circuit 50 is the set value L of the sum of the change amounts of the motion vector between the immediately succeeding frame and the current frame, and between the current frame and the immediately preceding frame. It depends on whether it is 1 or less.
  • the latch circuit 50 is not reset, and outputs the previously loaded and latched motion vector as the motion vector S2.
  • Since the force S 0 is less than L 1 ( 1), the motion vector “8” previously loaded and stored in the latch circuit 50 becomes the output motion vector S 2.
  • is 5 and exceeds L 1 ( 1), the motion vector of 0 is output as the motion vector S 2.
  • FIG. 3 shows another embodiment of the motion vector difference detecting section in the embodiment of FIG. 1, and the description of the same parts as in FIG. 1 will be omitted.
  • reference numeral 60 denotes a motion vector difference detection unit.
  • the motion vector difference detection unit 60 delays the input motion vector S1 by one frame, and outputs the delayed motion vector S1.
  • a difference calculator 62 for detecting a difference D between the motion vector input to the first frame memory 61 and the motion vector output from the first frame memory 61, and the difference calculation A second frame memory 63 that outputs the difference D output from the calculator 62 with a delay of one frame, and outputs the difference D output from the difference calculator 62 as the motion vector of the current frame and the frame immediately after it. And outputs the difference D output from the second frame memory 63 as the difference D2 between the motion vector of the current frame and the motion vector of the immediately preceding frame.
  • the change amount determination unit 20 determines the change amount of the motion vector based on the differences D1 and D2 output from the motion vector difference detection unit 60, and the latch circuit 50 determines the change amount of the motion vector based on the determination signal.
  • the action of outputting the corresponding motion vector S2 is the same as that in FIG.
  • the change amount determination unit 20 has a function of determining whether or not the absolute values of the differences Dl and D2 are both equal to or less than the set value L1, and at least one of the absolute values of the differences Dl and D2 is A function to determine whether or not the difference exceeds the set value L1, and the absolute value of the sum of the differences D1 and D2 is set when the absolute values of the differences Dl and D2 both exceed the set value L1 A function to determine whether the value is equal to or less than the value L 1 is added, and when the differences D l and D 2 are both equal to or less than the set value L 1, the motion vector of the current frame is loaded and latched in the latch circuit 50 When at least one of the absolute values of the differences Dl and D2 exceeds the set value L1, the motion vector previously loaded and latched is output, and the difference D When both the absolute values of D1 and D2 exceed the set value L1, and the absolute value of the sum of the differences D1 and D2 exceeds the set value L1,
  • the adder 23, the absolute value calculator 24, the comparator 35 and the negation circuit 36 are omitted, and the comparators 33, 3 and 4 and the AND circuit 4 2 are omitted. It can also be used in a case where the reset function is not provided to the latch circuit 50 by omitting the above.
  • the motion vector difference detection unit uses three frame memories and
  • the present invention can be used for a display device that displays a halftone image by time-sharing one frame into a plurality of subfields, such as a PDP, and is a motion vector processed in the time axis direction according to the present invention.
  • the moving image display characteristics can be corrected in consideration of the movement of the human eye. For this reason, even when watching the video while following the movement with the eyes, it is possible to display without discomfort, and the display device display The display characteristics can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Television Systems (AREA)
  • Color Television Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

明 細 書 動きべク トル処理回路 技術分野
本発明は動画補正用動きべク トルの時間軸方向の処理を行う動きべク トル処理 回路に関するものである。 この動きベク トル処理回路は、 例えば、 P D P (プラ ズマディスプレイパネル） や L C D (液晶ディスプレイパネル） のような 1フレ —ムを複数のサブフィールド （又はサブフレーム） に時分割して中間調画像を表 示する表示デバィスに利用される。 背景技術
昨今、 テレビ映像等を大画面で表示することのできる薄型の表示デバイスとし て、 P D Pや L C Dが一般的になってきた。 P D Pのような表示デバイスでテレ ビ映像等の中間調画像を表示する場合、 従来、 1フレームを複数のサブフィール ドに時分割し、 入力映像信号の輝度レベルに対応したサブフィールドを発光して 中間調画像を表示していた。 このような中間調画像の表示方法は点順次走査方式 の C R T (陰極線管） の場合と異なる。 このため、 テレビカメラ等で得られる映 像信号と P D P等で表示する信号との間に、 フレーム （又はフィールド） 内での 表示タイミングにずれがあリ、 動画を表示するときに表示対象物の動きのブレゃ 偽イメージが生じることがある。 そこで、 従来例では、 表示する映像信号のフレ ーム内の動きベク トルを検出し、 動きが大きいところでは画素間の動き量の平均 化処理等を行い、 このような不具合を低減する補正を行う動画補正が行われてい た。
しかしながら、 動画補正のための動きベク トル処理を、 フレーム内で検出した 動きべクトルに基づいて行うと、 人間が動画を見るときの動いている物を目で追 う特性に合わせた時間軸方向の処理ができないため、 表示動体の動きに違和感の ある補正を行ってしまうことがあるという問題点があった。 例えば、 入力映像デ ータに基づいて検出された動きべク トルが、 目の動きが追随できない程フレーム 間で急激に変化した場合、 このような急激に変化した動きべクトルで動画補正す ると表示動体の動きに違和感を感じるという問題点があった。
本発明は、 上述の問題点に鑑みなされたもので、 人間の目の動きを考慮した動 画補正を行うための、 動きべクトルの時間軸方向の処理を行う動きべクトル処理 回路を提供することを目的とする。 発明の開示
本発明は、 1 フレームを複数のサブフィールドに時分割して中間調画像を表示 する表示デバイスの動画表示特性を補正する動きべク トル処理回路において、 表 示する映像信号の N (Nは 2以上の整数） フレームの動きベク トルのフレーム間 差分を検出する動きべクトル差分検出手段と、 この動きべク トル差分検出手段に よる差分検出値が予め定めた設定値 L 1以下か否かを判別する変化量判別手段と、 この変化量判別手段によリ差分検出値が設定値 L 1以下と判別されたときに対応 するフレームの動きべクトルを出力し、 差分検出値が設定値 L 1を越えたと判別 されたときに、 対応するフレームよリ前の差分検出値が設定値 L 1以下であった フレームの動きべク トルを出力する出力制御手段とを具備してなることを特徴と する。
フレーム間において動きべク トルの変化が小さい場合には、 動きべク トル差分 検出手段による差分検出値が設定値 L 1以下で、 変化量判別手段にょリ差分検出 値が設定値 L 1以下と判別されるので、 出力制御手段にょリ対応するフレームの 動きべクトルが出力する。 フレーム間において動きべク トルの変化が大きい場合 には、 動きベク トル差分検出手段による差分検出値が設定値 L 1を超え、 変化量 判別手段によリ差分検出値が設定値 L 1を越えたと判別されるので、 出力制御手 段によリ対応するフレームより前の差分検出値が設定値 L 1以下であったフレー ムの動きベク トルが出力する。 このため、 動きベク トルの変化が小さいときには 対応したフレームの動きべク トルによる動画補正が可能となリ、 動きべク トルの 変化が大きいときには対応したフレームの動きべクトルよリ小さい動きべクトル による動画補正が可能となリ、 動いている物を目で追ったときでも違和感のない 表示にすることができる。 また、 本発明による動きべク トル処理回路は、 動きべクトル差分検出手段が、 現フレームの動きべク トルと直後のフレームの動きべク トルとの差分 D 1 と、 現 フレームの動きべク トルと直前のフレームの動きべク トルとの差分 D 2とを検出 し、 変化量判別手段が差分 D 1、 D 2がともに設定値 L 1以下か否かを判別し、 差分 D l、 D 2がともに設定値 L 1以下と判別されたときには出力制御手段が現 フレームの動きベク トルを出力し、 差分 D l、 D 2の少なくとも一方が設定値 L 1を超えていると判別されたときには出力制御手段が設定値 L 1を超える前のフ レームの動きベク トルを出力する。 このように構成した場合、 各構成要素の構成 を簡単にすることができる。
また、 変化量判別手段に差分 D 1、 D 2がともに設定値 L 1を超えているか否 かを判別する機能を付加し、 出力制御手段に差分 D l、 D 2がともに設定値 L 1 を超えていると判別されたときに 0の動きべクトル （すなわち動きべクトルの値 が 0 ) を出力する機能を付加する。 このように構成した場合、 差分 D l、 D 2が ともに設定値 L 1を超えているときには、 出力手段が 0の動きべク トルを出力し て動画補正をしないので、 動きベクトル変化量の大きい状態が 2フレーム以上現 われる画像に対して極端な動画補正を行うのを防止することができる。
また、 変化量判別手段に差分 D 1、 D 2の絶対値がともに設定値 L 1を超え、 かつ差分 D 1、 D 2の和の絶対値が設定値 L 1を超えているか否かを判別する機 能を付加し、 出力制御手段に差分 D l、 D 2の絶対値がともに設定値 L 1を超え、 かつ差分 D l、 D 2の和の絶対値が設定値 L 1を超えていると判別されたときに 0の動きベク トルを出力するとともに、 差分 D l、 D 2の絶対値がともに設定値 L 1を超えても差分 D 1、 D 2の和の絶対値が設定値 L 1以下のときには 0の動 きベク トル出力を禁止する機能を付加する。 このように構成した場合、 差分 D l、 D 2の絶対値がともに設定値 L 1を超えている場合のうち、 差分 D l、 D 2の和 の絶対値が設定値 L 1を超えているときのみ、 出力制御手段が 0の動きベク トル を出力し、 差分 D l、 D 2の和の絶対値が設定値 L 1以下のときには 0の動きべ クトル出力を禁止するので、 動きべクトルの変化方向を考慮した動画補正を行う ことができる。
また、 動きベク トル差分検出手段を、 入力した動きベク トルを順次 1フレーム 分遅延させて出力する第 1、 第 2フレームメモリと、 第 1フレームメモリに入力 する動きべク トルと第 1フレームメモリから出力する動きべクトルの差分 D 1を 演算する第 1差分演算器と、 第 1フレームメモリから出力する動きべクトルと第 2フレームメモリから出力する動きべク トルの差分 D 2を演算する第 2差分演算 器とで構成する。 このように構成した場合、 動きベク トル差分検出部を 2つのフ レームメモリ と 2つの差分演算器で構成することができる。
また、 動きベク トル差分検出手段を、 入力した動きベク トルを 1フレーム分遅 延させて出力する第 1フレームメモリと、 この第 1フレームメモリに入力する動 きべク トルと第 1フレームメモリから出力する動きべクトルの差分 D 1を演算す る差分演算器と、 この差分演算器で求めた差分 D 1を 1フレーム分遅延させ差分 D 2として出力する第 2フレームメモリ とで構成する。 このように構成した場合、 動きべク トル差分検出手段を 2つのフレームメモリと 1つの差分演算器で構成す ることができる。 図面の簡単な説明
第 1図は本発明による動きべク トル処理回路の一実施例を示すブロック図であ る。
第 2図は第 1図の作用を説明する説明図である。
第 3図は本発明による動きべク トル処理回路の他の実施例を示すブロック図で ある。 発明を実施するための最良の形態
以下、 本発明を詳細に説明するために、 添付図面に基づいてこれを説明する。 第 1図は本発明による動きべク トル処理回路の一実施例を示すものである。 第 1図において、 1 0は動きベクトル差分検出部で、 この動きベク トル差分検 出部 1 0は、 入力した動きべクトル S 1を順次 1フレーム分遅延して出力する第 1、 第 2フレームメモリ 1 1、 1 2と、 前記第 1フレームメモリ 1 1に入力する 直後フレームの動きべク トルと前記第 1フレームメモリ 1 1から出力する現フレ ームの動きべクトルとの差分 D 1を検出する第 1差分演算器 1 3と、 前記第 1フ レームメモリ 1 1から出力する現フレームの動きべク トルと前記第 2フレームメ モリ 1 2から出力する直前フレームの動きべク トルとの差分 D 2を検出する第 2 差分演算器 1 4とで構成されている。
前記動きベク トル S 1は、 表示画面中の対象ブロック （例えば物体） の動きの 方向と大きさ （動きの速さ） を表し、 例えば次のようにして検出される。
表示画面を 8 X 8画素のブロックに分割し、 各ブロック毎に動きべク トルを検 出する場合、 現フレーム画面の検出対象ブロック （8 X 8画素） を基準として直 前フレーム画面内の全てのブロックに対する映像信号の相関値 （例えば差分値） を求め、 相関値が最小となる直前フレーム画面のブロック位置と動きべク トル 0 の原点とを始点、 終点とする動きベク トルが現フレームの動きベク トルとして検 出される。
2 0は変化量判別部で、 この変化量判別部 2 0は、 差分 D l、 D 2から絶対値 I D 1 し I D 2 I を演算して出力する絶対値演算器 2 1、 2 2と、 差分 D 1、 D 2を加算する加算器 2 3と、 加算値 （D 1 + D 2 ) から絶対値 | D 1 + D 2 | を演算して出力する絶対値演算器 2 4と、 絶対値 I D 1 I を設定値回路 2 5で予 め設定された設定値 L 1と比較し、 | D 1 I ≤ L 1のときには Hレベル信号を出 力し I D 1 I > L 1のときには Lレベル信号を出力する比較器 3 1と、 絶対値 I D 2 I を設定値 L 1と比較し、 I D 2 I ≤L 1 のときには Hレベル信号を出力し
I D 2 I > L 1のときには Lレベル信号を出力する比較器 3 2と、 絶対値 I D 1 I を設定値 L 1と比較し、 I D 1 I > L 1のときには Hレベル信号を出力し I D
I I ≤ L 1のときには Lレベル信号を出力する比較器 3 3と、 絶対値 I D 2 I を 設定値 L 1と比較し、 I D 2 I > L 1のときには Hレベル信号を出力し I D 2 I ≤ L 1のときには Lレベル信号を出力する比較器 3 4と、 絶対値 I D 1 + D 2 | を設定値 L 1と比較し、 I D 1 + D 2 I ≤L 1のときには Hレベル信号を出力し I D 1 + D 2 I > L 1のときには Lレベル信号を出力する比較器 3 5と、 前記比 較器 3 5の出力信号を反転して出力する否定回路 3 6と、 前記比較器 3 1、 3 2 から出力する信号の論理積信号を出力する論理積回路 4 1と、 前記比較器 3 3、 3 4及び否定回路 3 6から出力する信号の論理積信号を出力する論理積回路 4 2 とで構成されている。 5 0は出力制御手段の一例としてのラッチ回路で、 このラッチ回路 5 0は、 前 記論理積回路 4 1から出力する信号をロード信号 L Oとし、 この信号 L Oが Hレ ベルのときには前記第 1フレームメモリ 1 1から出力した現フレームの動きべク トルをロードしてラッチする （記憶する） とともに動きベク トル S 2として出力 し、 信号 L Oが Lレベルになると現フレームの動きベク トルをロードせずに以前 ロードしラツチしていた動きべク トルを動きべク トル S 2として出力する。
前記ラッチ回路 5 0は、 さらに、 前記論理積回路 4 2から出力する信号をリセ ット信号尺とし、 この信号 Rが Lレベルのときには前記論理積回路 4 1から出力 する信号 L Oによって制御され、 信号 Rが Hレベルのときには前記論理積回路 4 1からの信号 L Oによる制御を排除して 0の動きべク トルを動きべクトル S 2と して出力する。
つぎに、 第 1図の実施例の作用を第 2図を併用して説明する。 説明の便宜上 N = 3、 L 1 = 1の場合について説明する。
( 1 ) 直前フレーム、 現フレーム、 直後フレームの 3つのフレームについてフ レーム間における動きべク トルの変化量の絶対値が設定値 L 1以下のときには、 動きべクトル差分検出部 1 0で検出した差分 D 1、 D 2の絶対値がともに設定値 L 1以下なので、 比較器 3 1、 3 2から出力する信号がともに Hレベル、 第 1論 理積回路 4 1から出力する信号 L Oが Hレベルとなリ、 ラッチ回路 5 0は現フレ ームの動きベク トルをロードしてラッチする。 例えば、 第 2図の①に示すように、 直前フレーム、 現フレーム、 直後フレームの動きベク トルが 「0」 、 「 1」 、
「 1」 のときには、 D 1 = 0、 D 2 = + lとなリ、 ともに設定値 L 1以下なので、 現フレームの動きべクトル 「 1」 が出力動きべクトル S 2となる。 このとき、 比 較器 3 3、 3 4から出力する信号 Rは Lレベルとなリ、 論理積回路 4 2の出力信 号が Lレベルなので、 ラッチ回路 5 0がリセットされることはない。
( 2 ) 直前フレームと現フレームのフレーム間における動きベク トルの変化量 の絶対値と、 現フレームと直後フレームのフレーム間における動きべクトルの変 化量の絶対値の何れか一方が設定値 L 1を超えているときには、 動きべク トル差 分検出部 1 0で検出した差分 D 1、 D 2の絶対値の一方が設定値 L 1より大きく なり、 比較器 3 1、 3 2から出力する信号の一方が Lレベルとなるので、 論理積 回路 4 1から出力する信号 LOが Lレベルとなリ、 ラッチ回路 50は以前にロー ドし記憶していた動きベク トルを出力する。 例えば、 第 2図の②又は③に示すよ うに、 直前フレーム、 現フレーム、 直後フレームの動きべク トルが 「1」 、 「3」 、 「3」 又は 「4」 、 「9」 、 「9」 のときには、 D 1 =0、 02=+ 2又は0 l =0、 D 2=+5となり、 D2が L 1 (= 1) を超えているので、 ラッチ回路 50に以前ロードし記憶していた動きベク トル 「2」 又は 「4」 が出力動きべク トル S 2となる。 このとき、 比較器 33、 34から出力する信号の一方が Lレべ ルなので、 論理積回路 42の出力信号 Rも Lレベルとなリ、 ラッチ回路 50がリ セットされることはない。
(3) 直後フレームと現フレームのフレーム間及び現フレームと直前フレーム のフレーム間における動きべク トルの変化量の絶対値がともに設定値 L 1を超え ているときには、 動きべク トル差分検出部 10で検出した差分 D 1、 D 2の絶対 値がともに設定値 L 1ょリ大きくなリ、 比較器 31、 32の出力が Lレベル、 比 較器 33、 34の出力が Hレベルとなる。 このとき、 ラッチ回路 50から出力す る動きベク トル S 2は、 直後フレームと現フレームのフレーム間、 現フレームと 直前フレームのフレーム間における動きべクトルの変化量の和の絶対値が設定値 L 1以下か否かによって異なる。
(3 a) 変化量の和の絶対値が設定値 L 1以下の場合。
変化量の和の絶対値が設定値 L 1以下のときには、 否定回路 36から出力する 信号が Lレベルとなるので、 論理積回路 42から出力する信号 Rが Lレベルであ る。 このため、 ラッチ回路 50はリセットされず、 以前にロードしラッチしてい た動きベク トルを動きベク トル S 2として出力する。 例えば、 第 2図の④に示す ように、 直前フレーム、 現フレーム、 直後フレームの動きベク トルが 「7」 、 「3」 、 「7」 のときには、 D 1 =+4、 D2=— 4となり、 | D 1 +D 2 |力 S 0で L 1 (= 1) 以下なので、 ラッチ回路 50に以前ロードし記憶していた動き べク トル 「8」 が出力動きべク トル S 2となる。
(3 b) 変化量の和の絶対値が設定値 L 1を超えた場合。
変化量の和の絶対値が設定値 L 1を超えたときには、 否定回路 36から出力す る信号が Hレベルに変化するので、 論理積回路 42から出力する信号 Rが Hレべ ルとなってラッチ回路 5 0をリセットする。 このため、 ラッチ回路 5 0は 0の動 きべク トルを動きべク トル S 2として出力する。 例えば、 第 2図の⑤に示すよう に、 直前フレーム、 現フレーム、 直後フレームの動きベク トルが 「 7」 、 「9」 、 「2」 のときには、 D l =— 7、 D 2 = + 2となり、 | D 1 + D 2 | が 5で L 1 ( = 1 ) を超えているので、 0の動きベク トルを動きベク トル S 2として出力す る。
第 3図は、 第 1図の実施例における動きべク トル差分検出部の他の実施例を示 すもので、 この図において第 1図と同一部分は説明を省略する。
第 3図において、 6 0は動きベク トル差分検出部で、 この動きベク トル差分検 出部 6 0は、 入力した動きベク トル S 1を 1フレーム分遅延して出力する第 1 フ レームメモリ 6 1と、 前記第 1 フレームメモリ 6 1に入力する動きべク トルと前 記第 1 フレームメモリ 6 1から出力する動きべク トルとの差分 Dを検出する差分 演算器 6 2と、 前記差分演算器 6 2から出力する差分 Dを 1 フレーム分遅延して 出力する第 2フレームメモリ 6 3とで構成され、 差分演算器 6 2から出力する差 分 Dを現フレームの動きべク トルと直後フレームの動きべク トルの差分 D 1 とし て出力し、 第 2フレームメモリ 6 3から出力する差分 Dを現フレームの動きべク トルと直前フレームの動きべク トルの差分 D 2として出力する。
動きべクトル差分検出部 6 0から出力する差分 D 1、 D 2に基づいて変化量判 別部 2 0が動きべク トルの変化量を判別し、 この判別信号に基づいてラッチ回路 5 0が対応した動きベク トル S 2を出力する作用は、 第 1図の場合と同様なので 説明を省略する。
前記実施例では、 変化量判別部 2 0に、 差分 D l、 D 2の絶対値がともに設定 値 L 1以下か否かを判別する機能、 差分 D l、 D 2の絶対値の少なくとも一方が 設定値 L 1を超えているか否かを判別する機能、 及び差分 D l、 D 2の絶対値が ともに設定値 L 1を超えているときに差分 D 1、 D 2の和の絶対値が設定値 L 1 以下か否かを判別する機能を付与し、 ラッチ回路 5 0に、 差分 D l、 D 2がとも に設定値 L 1以下のときには現フレームの動きべク トルをロードしてラッチする とともに出力し、 差分 D l、 D 2の絶対値の少なくとも一方が設定値 L 1を超え ているときには、 以前にロードしラッチしていた動きベクトルを出力し、 差分 D 1、 D 2の絶对値がともに設定値 L 1を超えるとともに差分 D 1、 D 2の和の絶 対値が設定値 L 1を超えているときには 0の動きべク トルを出力する機能を付与 した場合について説明したが、 本発明はこれに限るものではない。
例えば、 第 1図及ぴ第 2図において加算器 2 3、 絶対値演算器 2 4、 比較器 3 5及ぴ否定回路 3 6を省略し、 比較器 3 3、 3 4の出力信号のみを論理積回路 4
2へ供給し、 差分 D l、 D 2の絶対値がともに設定値 L 1を超えるときにはラッ チ回路 5 0をリセットして 0の動きべク トルを出力するようにした場合について も利用することができる。
または、 第 1図及び第 2図において加算器 2 3、 絶対値演算器 2 4、 比較器 3 5及び否定回路 3 6を省略するとともに、 .比較器 3 3、 3 4及び論理積回路 4 2 も省略してラッチ回路 5 0にリセット機能をもたせないようにした場合について も利用することができる。
前記実施例では、 N = 3の場合について説明したが、 本発明はこれに限るもの でなく、 N = 2又は N = 4以上の場合についても利用することができる。
例えば、 N = 4の場合、 動きベク トル差分検出部が、 3つのフレームメモリ と
3つの差分演算器又は 3つのフレームメモリと 1つの差分演算器で構成され、 4 フレームについての各フレームの動きベク トルのフレーム間差分 D 1、 D 2、 D 3を検出し、 変化量判別部が、 3種類の差分 D l、 D 2、 D 3を対象として、 そ の絶対値がともに設定値 L 1以下か否か、 差分 D l、 D 2、 D 3の絶対値の少な くとも一つが設定値 L 1を超えたか否か、 差分 D l、 D 2、 D 3の絶対値がとも に設定値 L 1を超えたときに差分 D 1、 D 2、 D 3の和の絶対値が設定値 L 1を 超えたか否かを判別するようにした場合についても利用することができる。 産業上の利用可能性
以上のように、 本発明は P D Pのような 1フレームを複数のサブフィールドに 時分割して中間調画像を表示する表示デバイスに利用でき、 本発明によって時間 軸方向を処理した動きべク トルで動画補正を行うことによリ、 その動画表示特性 の補正を人間の目の動きを考慮して行うことができる。 このため、 動きを目で追 つて動画を見たときでも違和感のない表示とすることができ、 表示デバイスの表 示特性を改善することができる。

Claims

請 求 の 範 囲
1 . 1 フレームを複数のサブフィールドに時分割して中間調画像を表示する表示 デバイスの動画表示特性を補正する動きべクトル処理回路において、 表示する映 像信号の N ( Nは 2以上の整数） フレームの動きベク トルのフレーム間差分を検 出する動きべク トル差分検出手段と、 この動きべク トル差分検出手段による検出 値が予め定めた設定値 L 1以下か否かを判別する変化量判別手段と、 この変化量 判別手段によリ動きべクトル差分検出値が設定値 L 1以下と判別されたときには 対応するフレームの動きべク トルを出力し、 動きべク トル差分検出値が設定値 L 1を越えたと判別されたときには、 対応するフレームよリ前の動きベク トル差分 検出値が設定値 L 1以下であったフレームの動きべク トルを出力する出力制御手 段とを具備してなることを特徴とする動きべク トル処理回路。
2 . 動きべク トル差分検出手段は、 現フレームの動きべク トルと直後のフレーム の動きべク トルとの差分 D 1と、 現フレームの動きべク トルと直前のフレームの 動きベク トルとの差分 D 2とを検出してなリ、 変化量判別手段は、 差分 D l、 D 2がともに設定値 L 1以下か否かを判別してなリ、 出力制御手段は、 差分 D l、 D 2がともに設定値 L 1以下と判別されたときに現フレームの動きべクトルを出 力し、 差分 D l、 D 2の少なくとも一方が設定値 L 1を超えていると判別された ときに設定値 L 1を超える前のフレームの動きべクトルを出力してなる請求の範 囲第 1項記載の動きべクトル処理回路。
3 . 変化量判別手段は、 差分 D l、 D 2がともに設定値 L 1を超えているか否か を判別する機能を具備してなリ、 出力制御手段は、 差分 D l、 D 2がともに設定 値し 1を超えていると判別されたときに 0の動きべク トルを出力する機能を具備 してなる請求の範囲第 2項記載の動きべクトル処理回路。
4 . 変化量判別手段は、 差分 D l、 D 2の絶対値がともに設定値 L 1を超えてい るか否かを判別する機能と、 差分 D l、 D 2の絶対値がともに設定値 L 1を超え、 かつ差分 D 1、 D 2の和の絶対値が設定値 L 1を超えているか否かを判別する機 能とを具備し、 出力制御手段は、 差分 D l、 D 2の絶対値がともに設定値 L 1を 超えているときに、 差分 D l、 D 2の和の絶対値が設定値 L 1を超えているか否 かに応じて 0の動きべクトルと設定値 L 1を超える前のフレームの動きべク トル とを切り換えて出力する機能とを具備してなる請求の範囲第 2項記載の動きべク トル処理回路。
5 . 動きべク トル差分検出手段は、 入力した動きべク トルを順次 1 フレーム分遅 延させて出力する第 1、 第 2フレームメモリと、 前記第 1フレームメモリに入力 する動きべク トルと前記第 1 フレームメモリから出力する動きべク トルの差分 D 1を演算する第 1差分演算器と、 前記第 1フ ^一ムメモリから出力する動きべク トルと前記第 2フレームメモリから出力する動きべクトルの差分 D 2を演算する 第 2差分演算器とからなる請求の範囲第 2、 第 3又は第 4項記載の動きべクトル 処理回路。
6 . 動きベク トル差分検出手段は、 入力した動きベク トルを 1フレーム分遅延さ せて出力する第 1フレームメモリと、 前記第 1 フレームメモリに入力する動きべ ク トルと前記第 1フレームメモリから出力する動きべク トルの差分 D 1を演算す る差分演算器と、 この差分演算器で求めた差分 D 1を 1フレーム分遅延させ差分 D 2として出力する第 2フレームメモリとからなる請求の範囲第 2、 第 3又は第 4項記載の動きべク トル処理回路。
PCT/JP1998/002753 1997-06-20 1998-06-19 Circuit de traitement de vecteurs de mouvement WO1998059336A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP19980928595 EP0999537A1 (en) 1997-06-20 1998-06-19 Motion vector processing circuit
KR10-1999-7012019A KR100495882B1 (ko) 1997-06-20 1998-06-19 동벡터 처리회로
US09/402,561 US6348930B1 (en) 1997-06-20 1998-06-19 Motion vector processing circuit
AU80367/98A AU738410B2 (en) 1997-06-20 1998-06-19 Motion vector processing circuit
CA 2289948 CA2289948C (en) 1997-06-20 1998-06-19 Motion vector processing circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9/163818 1997-06-20
JP16381897A JPH1115429A (ja) 1997-06-20 1997-06-20 動きベクトル時間軸処理方式

Publications (1)

Publication Number Publication Date
WO1998059336A1 true WO1998059336A1 (fr) 1998-12-30

Family

ID=15781318

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/002753 WO1998059336A1 (fr) 1997-06-20 1998-06-19 Circuit de traitement de vecteurs de mouvement

Country Status (9)

Country Link
US (1) US6348930B1 (ja)
EP (1) EP0999537A1 (ja)
JP (1) JPH1115429A (ja)
KR (1) KR100495882B1 (ja)
AU (1) AU738410B2 (ja)
CA (1) CA2289948C (ja)
RU (1) RU2210817C2 (ja)
TW (1) TW376653B (ja)
WO (1) WO1998059336A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000062275A1 (fr) * 1999-04-12 2000-10-19 Matsushita Electric Industrial Co., Ltd. Afficheur d'image
US7023450B1 (en) * 1999-09-29 2006-04-04 Thomson Licensing Data processing method and apparatus for a display device
CN1203659C (zh) * 1999-11-26 2005-05-25 皇家菲利浦电子有限公司 处理图象的方法及单元
KR100769167B1 (ko) * 2001-09-04 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
EP1436796A2 (en) * 2001-09-05 2004-07-14 Koninklijke Philips Electronics N.V. A plasma display panel with reduction of motion artifacts and method of driving thereof
KR100579542B1 (ko) 2003-07-29 2006-05-15 삼성전자주식회사 블럭 간의 상관성을 고려한 움직임 추정 장치 및 방법
JP4686148B2 (ja) * 2003-08-11 2011-05-18 三星電子株式会社 液晶表示装置及びその映像信号補正方法
EP2120461B1 (en) 2007-03-14 2011-07-06 Nippon Telegraph and Telephone Corporation Code quantity estimating method and device, their program, and recording medium
CN101682775B (zh) 2007-03-14 2015-04-01 日本电信电话株式会社 运动矢量搜索方法和装置
CN101632308B (zh) 2007-03-14 2011-08-03 日本电信电话株式会社 编码比特率控制方法和装置
BRPI0808489A2 (pt) 2007-03-14 2014-07-15 Nippon Telegraph & Telephone Método e aparelho de controle de quantização, programa para os mesmos, e meio de armazenamento que armazena o programa
JP2008261984A (ja) * 2007-04-11 2008-10-30 Hitachi Ltd 画像処理方法及びこれを用いた画像表示装置
US20090079873A1 (en) * 2007-09-20 2009-03-26 Samsung Electronics Co., Ltd. Apparatus for and method of processing image signal and display apparatus
KR20090037084A (ko) * 2007-10-11 2009-04-15 삼성전자주식회사 영상신호처리장치 및 그의 영상신호처리방법
KR20100016741A (ko) * 2008-08-05 2010-02-16 삼성전자주식회사 영상처리장치 및 그 제어 방법
JP2010197785A (ja) * 2009-02-26 2010-09-09 Seiko Epson Corp 画像表示装置、電子機器および画像表示方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06351000A (ja) * 1993-06-07 1994-12-22 Matsushita Electric Ind Co Ltd 画像信号符号化装置と画像信号復号装置
JPH08123355A (ja) * 1994-10-19 1996-05-17 Fujitsu General Ltd ディスプレイパネルの映像表示方法
JPH09138666A (ja) * 1995-11-10 1997-05-27 Fujitsu General Ltd 表示装置の動画補正方法及び動画補正装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3719783B2 (ja) * 1996-07-29 2005-11-24 富士通株式会社 中間調表示方法および表示装置
US6115423A (en) * 1997-11-19 2000-09-05 Rockwell Science Center, Llc Image coding for liquid crystal displays

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06351000A (ja) * 1993-06-07 1994-12-22 Matsushita Electric Ind Co Ltd 画像信号符号化装置と画像信号復号装置
JPH08123355A (ja) * 1994-10-19 1996-05-17 Fujitsu General Ltd ディスプレイパネルの映像表示方法
JPH09138666A (ja) * 1995-11-10 1997-05-27 Fujitsu General Ltd 表示装置の動画補正方法及び動画補正装置

Also Published As

Publication number Publication date
CA2289948C (en) 2006-08-15
AU738410B2 (en) 2001-09-20
KR20010013992A (ko) 2001-02-26
CA2289948A1 (en) 1998-12-30
RU2210817C2 (ru) 2003-08-20
TW376653B (en) 1999-12-11
AU8036798A (en) 1999-01-04
JPH1115429A (ja) 1999-01-22
KR100495882B1 (ko) 2005-06-17
US6348930B1 (en) 2002-02-19
EP0999537A1 (en) 2000-05-10

Similar Documents

Publication Publication Date Title
WO1998059336A1 (fr) Circuit de traitement de vecteurs de mouvement
US7209182B2 (en) False contour correcting apparatus and method
US7800691B2 (en) Video signal processing apparatus, method of processing video signal, program for processing video signal, and recording medium having the program recorded therein
US6456337B1 (en) Moving image correcting circuit for display device
US20080253669A1 (en) Image processing method and image display apparatus using the same
US7142249B2 (en) Interpolating a pixel from an intermediate line of a field
US8519928B2 (en) Method and system for frame insertion in a digital display system
JP3993159B2 (ja) 動き検出装置および方法
US6956583B2 (en) Error diffusion method and apparatus thereof for display system
US7425990B2 (en) Motion correction device and method
US20020057369A1 (en) Image display apparatus
US6476876B1 (en) Contour emphasizing circuit
JPH07162718A (ja) 巡回型ノイズ低減装置
JP2009042290A (ja) 画像信号処理装置
KR20030006592A (ko) 다계조 화상 표시 방법 및 그 장치
EP2091241A1 (en) Transparent OSD menu for a television system or the like
US20050068465A1 (en) Adjustment of motion vectors in digital image processing systems
JP2536403B2 (ja) 液晶駆動装置
US20090096932A1 (en) Image signal processor and method thereof
JPH07134772A (ja) 画像表示装置及び画像処理方法
US7327332B2 (en) Plasma display panel video processing circuit and method and video display device and method using plasma display panel
JP3799910B2 (ja) カラー映像表示装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AU CA KR RU US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09402561

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2289948

Country of ref document: CA

Ref country code: CA

Ref document number: 2289948

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 1019997012019

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 80367/98

Country of ref document: AU

WWE Wipo information: entry into national phase

Ref document number: 1998928595

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1998928595

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997012019

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 80367/98

Country of ref document: AU

WWG Wipo information: grant in national office

Ref document number: 1019997012019

Country of ref document: KR