WO1998015011A1 - Leistungs-mos-bauelement - Google Patents

Leistungs-mos-bauelement Download PDF

Info

Publication number
WO1998015011A1
WO1998015011A1 PCT/DE1997/001910 DE9701910W WO9815011A1 WO 1998015011 A1 WO1998015011 A1 WO 1998015011A1 DE 9701910 W DE9701910 W DE 9701910W WO 9815011 A1 WO9815011 A1 WO 9815011A1
Authority
WO
WIPO (PCT)
Prior art keywords
columns
gate
component according
doped
polysilicon
Prior art date
Application number
PCT/DE1997/001910
Other languages
English (en)
French (fr)
Inventor
Martin Kerber
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to JP10516099A priority Critical patent/JP2001501372A/ja
Priority to EP97941862A priority patent/EP0931354A1/de
Publication of WO1998015011A1 publication Critical patent/WO1998015011A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Definitions

  • the invention relates to a power MOS component having a source, drain, gate and a channel controlled by the gate. Furthermore, the invention relates to a method for producing such a component.
  • Such semiconductor components which are used to switch large electrical powers, must insulate high voltages in the open state and, in the closed state, allow the greatest possible current density with a small voltage drop. Furthermore, the control performance should be as small as possible.
  • Bipolar transistors are often used to implement such power semiconductors if a high current density and a low series resistance are required.
  • Field effect transistors are used in particular when a small control power is required. Field effect transistors are used in a number of different forms as power semiconductors.
  • VMOS power semiconductors for example, V-shaped trenches with (111) oriented crystal surfaces are exposed by anisotropic etching with KOH. A gate oxide is grown on this and a control gate is applied.
  • DMOS transistors a current from the source is laterally under a control gate and then vertical to the drain, which is from
  • Substrate is formed, led.
  • the control gate is therefore implemented on the semiconductor surface of an n-doped wafer.
  • the local p-well of the MOS transistor is formed by deep boron doping at the source.
  • the invention is based on the objective of creating a component of the type mentioned at the outset which has a high insulation strength, in particular due to the avoidance of field peaks. Furthermore, the invention has for its object to provide a method for producing such a component.
  • the columns and the entire component are preferably manufactured using silicon technology, the cross section of the columns being approximately 0.2 ⁇ m in one direction in order to achieve complete depletion.
  • the columns are essentially square in cross section.
  • a wall-shaped formation is also possible, as long as the "wall thickness" is so thin is that complete depletion is reached.
  • the columns can be arranged periodically on a surface, so that a true symmetrical three-dimensional structure is made possible. This also enables a full-surface, self-positioned and therefore low-impedance source contact.
  • the columns are preferably about one micron high.
  • the columns are advantageously arranged very close to one another so that a very high current density can be achieved.
  • the distance between the columns can be reduced to the distance that can be achieved in terms of process technology. This is usually the fineness of structure F.
  • the width of the columns is also approximately 1F, but can be further reduced using additional spacer techniques.
  • the gate consists of polysilicon arranged between the columns, as a result of which a low gate resistance is achieved.
  • the polysilicon of the gate is preferably doped in a p-conducting manner, so that the work function of the gate electrode ensures a sufficiently high threshold voltage even with completely depleted columns.
  • a p-doped layer is produced on a heavily n-doped semiconductor substrate, which forms a drain, and a hard mask is applied to the p-doped layer and structured, an isotropic etching for production performed by columns in the p-doped layer, which oxidizes the columns and a structure produced in the area of the etching to produce a gate oxide, the structure formed by the etching is filled with polysilicon and etched back isotropically, so that the columns are exposed in an upper area the upper area is covered by a nitride spacer, the polysilicon is oxidized or a planarizing oxide is applied, the nitride is removed and in the upper area Region of the column produces an n-doped source region by the ⁇ plantation.
  • FIG. 1 to 7 different stages of the manufacturing process according to the invention
  • FIG. 8 shows a two-dimensional dopant distribution along the axis of symmetry through the silicon column
  • FIG. 9 shows a dopant profile along the axis of symmetry through the silicon column
  • FIG. 10 shows a potential distribution at a 10 V drain voltage
  • FIG. 11 shows an enlarged section from FIG. 10
  • Figure 12 shows a potential distribution at 50V drain voltage
  • Figure 13 is a reverse current characteristic.
  • a lightly n-doped layer 2 of a few ⁇ m thickness is epitaxially grown on a heavily n-doped semiconductor wafer, which is referred to below as substrate 1.
  • the epitaxial layer is then redoped in the area of the vertical MOS transistors to be formed later by implantation.
  • the epitaxial layer can also be doped accordingly. This state of the process is shown in FIG. represents, the arrows 3 in the upper region indicate the channel implantation.
  • Nitride is applied to the epitaxial layer 2 using a CVD (Chemical Vapor Deposition) process to form a hard mask and structured using a photo technique or spacer technique.
  • CVD Chemical Vapor Deposition
  • a mask is first applied and the nitride outside the mask is removed using a RIE (reactive ion etching) technique.
  • the mask material is then removed, so that only the nitride mask designated by 4 in FIG. 2 remains.
  • the nitride mask 4 is used to produce columns in the epitaxial layer 2.
  • the lateral dimensions of this nitride mask 4 are so small in at least one direction that the silicon columns 5 structured with them are completely depleted.
  • FIG. 3 with this nitride mask 4 the exposed epitaxial layer is etched approximately one ⁇ m by an isotropic RIE etching.
  • a gate oxide 6 is now produced on the entire structure, with the exception of the top surfaces of the silicon columns 5.
  • Polysilicon is deposited thereon to form a gate 7, so that the spaces between the silicon columns 5 are completely filled.
  • the thickness of the gate oxide 6 must be matched to the maximum control voltage at the gate 7.
  • the polysilicon is deposited using a CVD technique and doped with p-type boron.
  • the polysilicon is etched back isotropically by reactive ion etching (RIE) to such an extent that the upper region of the silicon column 5 is exposed. This process state is shown in FIG. 4.
  • nitride spacer 8 which is produced by chemical deposition from the vacuum (Chemical Vapor Deposition) nitride is deposited and the nitride spacers 8 are generated by reactive ion etching. These nitride spacers 8 are shown in FIG. 5.
  • the polysilicon which forms the gate 7 is oxidized to such an extent that sufficient insulation for the source metallization is ensured.
  • This oxide layer is designated 9.
  • a planarizing oxide e.g. BPSG, i.e. boron phosphor silicate glass
  • boron phosphor silicate glass can be applied and etched back.
  • the nitride on the tips of the silicon columns 5 is removed and these areas are either n-conductively doped with arsenic with sufficiently high energy or laterally at an oblique angle.
  • the tips of the silicon columns 5 thus form a source region.
  • a metal layer 10 is then applied, which is designed over the entire surface and thus ensures a low-ohmic connection and good heat dissipation.
  • the substrate 1 forms the drain
  • the gate 7 is formed by the polysilicon, which is arranged around the silicon columns 5, which represent the channel
  • the source regions are formed by the tips of the silicon column and the metal layer 10.
  • FIG. 8 shows a section of the three-dimensional column MOS transistor. A distance in ⁇ m is indicated on the y-axis, with the 0 point placed at the top of the column and the total height corresponding to a distance of 4 ⁇ m. The x-axis also shows a distance in ⁇ m on the same scale. The distance from 0 to 4 ⁇ is plotted on the x-axis in FIG. 9, the O point being at the tip of the silicon columns in the source region. The dopant concentration per cm 3 is plotted logarithmically on the y axis.
  • the column tip which on the one hand has been doped by implantation, again has a dopant concentration that is an order of magnitude smaller. Due to the small lateral dimensions, this area is also completely impoverished. Due to the arsenic implantation in the tip of the column, a high dopant concentration is present in the uppermost column area, whereby the source area is formed.
  • FIG. 10 and 11 potential distributions are plotted at a substrate voltage of 10V.
  • FIG. 11 shows an enlargement of the upper area of FIG. 10.
  • the depletion zone marked 11 is located in the lower column area.
  • the p + doped gate meets the p-well / channel area.
  • Within the silicon column 5 and at the bottom edge of the gate only voltages occur that are less than approximately IV. As a result, no field peaks occur, which creates problems in other power MOS technologies.
  • FIG. 12 Similar to FIG. 10, a potential distribution is plotted in FIG. 12, but with a substrate voltage of 50V.
  • a blocking characteristic curve is shown in FIG. 13, the substrate voltage in volts being plotted on the x axis and the substrate current is plotted logarithmically in ⁇ A on the y-axis. This means that up to 50V problem-free locking behavior can be achieved.
  • the extent of the potential lines into the highly doped substrate can be seen from FIGS. 10 and 12.
  • the maximum reverse voltage depends on the thickness of the n-doped epitaxial layer 2 and must be adapted to the requirements.

Abstract

Bei einem Leistungs-MOS-Bauelement mit Source, Drain, Gate und einem durch das Gate gesteuerten Kanal wird der Kanal durch Säulen (5) gebildet, deren Querschnitt so klein ist, daß die Säulen (5) bezüglich ihrer Ladungsträgerkonzentration vollständig verarmt sind. Durch die vollständige Verarmung der Säulen (5) treten keine Feldspitzen an der Säulenunterkante auf, so daß die Durchbruchspannung lediglich durch das Dotierstoffprofil im Substrat (1) bestimmt wird. Weiterhin wird ein Verfahren zur Herstellung eines solchen Bauelements angegeben.

Description

Beschreibung
Leistungs-MOS-Bauelement
Die Erfindung betrifft ein Leistungs-MOS-Bauelement mit Source, Drain, Gate und einem durch das Gate gesteuerten Kanal. Wei-terhin betrifft die Erfindung ein Verfahren zur Herstellung ei- neε solchen Bauelements.
Solche Halbleiterbauelemente, die zum Schalten großer elektrischer Leistungen eingesetzt werden, müssen im offenen Zustand hohe Spannungen isolieren und im geschlossenen Zustand eine möglichst große Stromdichte bei kleinem Spannungsabfall zulassen. Weiterhin sollte die Steuerungsleistung möglichst klein sein.
Zur Realisierung solcher Leistungshalbleiter werden vielfach Bipolartransistoren verwendet, wenn eine große Stromdichte und ein kleiner Serienwiderstand erforderlich sind.
Feldeffekttransistoren werden insbesondere dann eingesetzt, wenn eine kleine Steuerungsleistung erforderlich ist. Feldeffekttransistoren sind in einer Reihe verschiedener Ausfüh- rungsformen als Leistungshalbleiter im Einsatz. So werden beispielsweise bei VMOS Leistungshalbleitern V-förmige Gräben mit (111) orientierten Kristallflachen durch eine anisotrope Ätzung mit KOH freigelegt. Auf diesen wird ein Gateoxid gewachsen und ein Steuergate aufgebracht. Im Unterschied dazu wird bei DMOS Transistoren ein Strom vom Source lateral unter einem Steuergate und dann vertikal zum Drain, welches vom
Substrat gebildet wird, geführt. Das Steuergate ist in diesem Fall also auf der Halbleiteroberfläche einer n-dotierten Scheibe ausgeführt. Die lokale p-Wanne des MOS Transistors wird dabei durch eine sourceseitige, tief eingetriebene Bor- dotierung gebildet. Ein Problem, das bei solchen Leistungshalbleitern immer wieder auftritt, ist eine zu geringe Isolationsfestigkeit , die durch Feldspitzen im Bauelement auftritt. Weiterhin ist es problematisch, gleichzeitig eine hohe Stromdichte mit einer entsprechenden Abfuhr der Verlustleistung zu realisieren.
Der Erfindung liegt die A u f g a e zugrunde, ein Bauelement der eingangs genannten Art zu schaffen, welches insbe- sondere durch die Vermeidung von Feldspitzen eine hohe Isolationsfestigkeit aufweist. Weiterhin liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Herstellung eines solchen Bauelements zu schaffen.
Zur Lösung dieser Aufgabe weist der Kanal des Bauelements
Säulen auf, deren Querschnitt mindestens in einer Richtung so klein ist, daß die Säulen bezüglich ihrer Ladungsträgerkonzentration vollständig verarmt sind.
Durch die vollständige Verarmung treten keine Feldspitzen an der S ulenunterkante auf, so daß die Isolationsfestigkeit und die Durchbruchspannung lediglich durch das Dotierstoffprofil im Substrat bestimmt werden. Durch die vollständige Verarmung der Säulen erreicht man außerdem ein ideales Steuerverhalten durch eine sehr große Unterschwellensteilheit (Steuerspannung durch Drainstrom) von 60 mV pro Dekade.
Die Säulen und das gesamte Bauelement werden bevorzugt in Siliziumtechnik gefertigt, wobei der Querschnitt der Säulen in einer Richtung ungefähr 0,2 μm groß ist, um die vollständige Verarmung zu erreichen.
Die Säulen sind in einer bevorzugten Ausführungsform im Querschnitt im wesentlichen quadratisch ausgebildet. Möglich ist auch eine wandförmige Ausbildung, solange die "Wandstärke" so dünn ist, daß die vollständige Verarmung erreicht wird. Bei dem bevorzugten quadratischen oder auch runden Querschnitt der Säulen können die Säulen periodisch auf einer Fläche angeordnet werden, so daß eine echte symmetrische dreidimensio- nale Struktur ermöglicht wird. Dadurch wird auch ein ganzflächiger, selbst ustierter und daher niederohmiger Sourcekon- takt möglich.
Die Säulen sind bevorzugt etwa einen μ hoch. Die Säulen sind dabei günstigerweise sehr dicht nebeneinander angeordnet, so daß eine sehr große Stromdichte erreicht werden kann. Der Abstand der Säulen kann bis auf den verfahrenstechnisch erreichbaren Abstand reduziert werden. Üblicherweise ist dies die Strukturfeinheit F. Auch die Breite der Säulen beträgt etwa 1F, kann jedoch durch zusätzliche Spacertechniken noch etwas weiter verkleinert werden. In einer bevorzugten Ausführungsform besteht das Gate aus zwischen den Säulen angeordnetem Polysilizium, wodurch ein niedriger Gatewiderstand erreicht wird. Das Polysilizium des Gates wird vorzugsweise p- leitend dotiert, so daß die Austrittsarbeit der Gateelektrode auch bei vollständig verarmten Säulen eine ausreichend hohe Einsatzspannung gewährleistet.
Zur Herstellung eines solchen Leistungs-MOS-Bauelements wird erfindungsgemäß auf einem stark n-dotierten Halbleiter- Substrat, welches ein Drain bildet, eine p-dotierte Schicht erzeugt, auf die p-dotierte Schicht eine Hartmaske aufgebracht und strukturiert, eine isotrope Ätzung zur Herstellung von Säulen in der p-dotierten Schicht durchgeführt, die Säulen und eine im Bereich der Ätzung erzeugte Struktur zur Er- zeugung eines Gateoxids oxidiert, die durch die Ätzung entstandene Struktur mit Polysilizium aufgefüllt und isotrop rückgeätzt, so daß die Säulen in einem oberen Bereich freigelegt werden, dieser obere Bereich durch einen Nitridspacer abgedeckt, das Polysilizium aufoxidiert oder ein planarisie- rendes Oxid aufgebracht, das Nitrid entfernt und im oberen Bereich der Säulen ein n-dotierter Sourcebereich durch Im¬ plantation erzeugt.
Nachfolgend wird ein bevorzugtes Ausführungsbeispiel der Er- findung anhand einer schematischen Zeichnung weiter erläutert . Im einzelnen zeigen die schematischen Darstellungen in
Figuren 1 bis 7 verschiedene Stadien des erfindungsgemäßen Herstellungsverfahrens;
Figur 8 eine zweidimensionale Dotierstoffverteilung entlang der Symmetrieachse durch die Siliziumsäule;
Figur 9 ein Dotierstoffprofil entlang der Symmetrieachse durch die Siliziumsäule;
Figur 10 eine Potentialverteilung bei einer 10V Drainspannung;
Figur 11 einen vergrößerten Abschnitt aus Figur 10;
Figur 12 eine Potentialverteilung bei 50V Drainspannung und
Figur 13 eine Sperrstromkennlinie.
Auf einer stark n-dotierten Halbleiterscheibe, die im folgenden als Substrat 1 bezeichnet wird, wird eine niedrig n-do- tierte Schicht 2 von einigen μm Dicke epitaktisch aufgewach- sen. Die epitaktische Schicht wird dann im Bereich der später zu bildenden vertikalen MOS-Transistoren durch Implantierung umdotiert .
Alternativ kann auch die epitaktische Schicht entsprechend dotiert sein. Dieser Verfahrensstand ist in Figur 1 darge- stellt, wobei die Pfeile 3 im oberen Bereich die Kanalimplantation andeuten.
Auf die epitaktische Schicht 2 wird mit einem CVD (Chemical Vapour Deposition) -Verfahren Nitrid zur Bildung einer Hartmaske aufgebracht und mit einer Phototechnik oder Spacertech- nik strukturiert . Dazu wird zunächst eine Maske aufgebracht und das Nitrid außerhalb der Maske mit einer RIE-Technik (Reactive Ion Etching) entfernt. Anschließend wird das Mas- kenmaterial entfernt, so daß lediglich die in Figur 2 mit 4 bezeichnete Nitridmaske zurückbleibt . Die Nitridmaske 4 dient zur Erzeugung von Säulen in der epitaktischen Schicht 2. Die lateralen Abmessungen dieser Nitridmaske 4 sind mindestens in einer Richtung so klein, daß die damit strukturierten Si- liziumsäulen 5 vollständig verarmt sind. Wie in Figur 3 dargestellt, wird mit dieser Nitridmaske 4 die freiliegende epitaktische Schicht durch eine isotrope RIE-Ätzung etwa einen μm weit eingeätzt .
Auf der gesamten Struktur, mit Ausnahme der Deckflächen der Siliziumsäulen 5, wird nun ein Gateoxid 6 erzeugt. Darauf wird Polysilizium zur Bildung eines Gates 7 abgeschieden, so daß die Zwischenräume zwischen den Siliziumsäulen 5 vollständig aufgefüllt sind. Die Dicke des Gateoxids 6 muß auf die maximale Steuerspannung am Gate 7 abgestimmt sein. Das Polysilizium wird mit einer CVD-Technik abgeschieden und mit Bor p-leitend dotiert. Das Polysilizium wird durch reaktives Ionenätzen (RIE) so weit isotrop zurückgeätzt, daß der obere Bereich der Siliziumsäule 5 freigelegt wird. Dieser Verfah- rensstand ist in Figur 4 dargestellt.
Im nächsten Schritt werden die freistehenden Teile der Siliziumsäulen 5 durch einen Nitridspacer 8 abgedeckt, der hergestellt wird, indem durch chemische Abscheidung aus dem Vakuum (Chemical Vapour Depoεition) Nitrid abgeschieden wird und durch reaktives Ionenätzen die Nitridspacer 8 erzeugt werden. Diese Nitridspacer 8 sind in Figur 5 dargestellt.
In den nächsten, in Figur 6 dargestellten Schritten wird das Polysilizium, welches das Gate 7 bildet, so weit aufoxidiert, daß eine ausreichende Isolation zur Source-Metalliεierung sichergestellt ist. Diese Oxidschicht ist mit 9 bezeichnet. Alternativ zur selbstjustierten Polysiliziumaufoxidation kann einplanarisierendes Oxid (z.B. BPSG, d.h. Borphosphorsilicat- glas) aufgebracht und rückgeätzt werden.
Abschließend und in Figur 7 dargestellt, wird das Nitrid auf den Spitzen der Siliziumsäulen 5 entfernt und diese Bereiche entweder mit ausreichend hoher Energie oder seitlich unter schrägem Winkel mit Arsen n-leitend dotiert. Die Spitzen der Siliziumsäulen 5 bilden so einen Sourcebereich. Zur elektrischen Kontaktierung wird dann eine Metallschicht 10 aufgebracht, die ganzflächig ausgeführt ist und so einen nieder- ohmigen Anschluß und eine gute Wärmeabfuhr gewährleistet. Das Substrat 1 bildet das Drain, das Gate 7 wird vom Polysilizium gebildet, welches rings um die Siliziumsäulen 5 angeordnet ist, die den Kanal darstellen, und die Sourcebereiche werden von den Spitzen der Siliziumsäule und der Metallschicht 10 gebildet.
Die Funktionsweise des erfindungsgemäßen Bauelements wird im folgenden anhand exemplarischer Simulationsgraphiken weiter veranschaulicht. In Figur 8 ist ein Ausschnitt des dreidimen- sionalen Säulen-MOS Transistors dargestellt. Dabei ist auf der y-Achse eine Distanz in μm angegeben, wobei der 0-Punkt an die obere Säulenspitze gelegt wird und die gesamte Höhe einer Distanz von 4 μm entspricht. Die x-Achse gibt ebenfalls eine Distanz in μm im gleichen Maßstab wieder. In Figur 9 ist auf der x-Achse der Abstand von 0 bis 4 μ aufgetragen, wobei der O-Punkt an der Spitze der Siliziumsäulen im Sourcebereich liegt. Auf der y-Achse ist die Dotier- stoffkonzentration pro cm3 logarithmisch aufgetragen. Zwischen dem stark n-dotierten Substrat, welches das Drain bildet, und der schwach dotierten Epitaxieschicht liegen vier Größenordnungen in der Dotierstoffkonzentration. Die Säulenspitze, die zum einen durch Implantation umdotiert worden ist, weist noch mal eine um eine Größenordnung kleinere Dotierstoffkonzentration auf. Durch die kleinen lateralen Abmessungen ist dieser Bereich zudem noch vollständig verarmt. Aufgrund der Arsenimplantation in die Säulenspitze ist im obersten Säulenbereich eine hohe Dotierstoffkonzentration vorhanden, wodurch der Sourcebereich gebildet wird.
In den Figuren 10 und 11 sind Potentialverteilungen bei einer Substratspannung von 10V aufgetragen. Figur 11 zeigt dabei eine Vergrößerung des oberen Bereichs der Figur 10. Die mit 11 gekennzeichnete Verarmungszone befindet sich dabei im unteren Säulenbereich. Im oberen Bereich liegt durch die Aus- trittsarbeit des Gatematerials an der seitlichen Oxidfläche nahezu Akkumulation vor. Hier trifft das p+ dotierte Gate auf die p-Wanne/Kanalgebiet . Innerhalb der Siliziumsäule 5 und an der Gateunterkante treten nur Spannungen auf, die kleiner als etwa IV sind. Dadurch treten auch keine Feldspitzen auf, wodurch in anderen Leistungs-MOS-Technologien Probleme entstehen.
In Figur 12 ist - ähnlich wie in Figur 10 - eine Potentialverteilung aufgetragen, wobei jedoch eine Substratspannung von 50V vorliegt.
In Figur 13 ist eine Sperrkennlinie dargestellt, wobei auf der x-Achse die Substratspannung in Volt aufgetragen ist und auf der y-Achse der Substratstrom in μA logarithmisch aufgetragen ist. Daraus ergibt sich, daß bis 50V ein problemloses Sperrverhalten erreicht werden kann. Die Ausdehnung der Potentiallinien bis in das hochdotierte Substrat ist aus den Figuren 10 und 12 ersichtlich. Natürlich ist die maximale Sperrspannung von der Dicke der n- dotierten epitaktischen Schicht 2 abhängig und muß den Anforderungen angepaßt werden.

Claims

Patentansprüche
1. Leistungs-MOS-Bauelement mit Source, Drain, Gate und einem durch das Gate gesteuerten Kanal d a d u r c h g e k e n n z e i c h n e t, daß der Kanal Säulen (5) aufweist, deren Querschnitt mindestens in einer Richtung so klein ist, daß die Säulen (5) bezüglich ihrer Ladungsträgerkonzentration vollständig ver- armt sind.
2. Bauelement nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß die Säulen Siliziumsäulen (5) sind und daß der Quer- schnitt der Siliziumsäulen in einer Richtung kleiner ist als
0, 2 μm.
3. Bauelement nach einem der Ansprüche 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß die Säulen (5) im Querschnitt im wesentlichen quadratisch sind.
4. Bauelement nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß die Säulen (5) periodisch auf einer Fläche angeordnet sind.
5. Bauelement nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß die Säulen (5) etwa 1 μm hoch sind.
6. Bauelement nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß Säulen (5) so dicht beieinander stehen, daß der Abstand zwischen ihnen nur etwas mehr als eine Säulenbreite beträgt.
7. Bauelement nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß das Gate (7) zwischen den Säulen (5) angeordnetes Polysi- lizium aufweist.
8. Bauelement nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß das Gate (7) p-leitend dotiert ist.
9. Verfahren zur Herstellung eines Leistungs-MOS-Bauelements nach einem der vorhergehenden Ansprüche, bei dem auf einem stark n-dotierten Halbleitersubstrat (1), welches ein Drain bildet, eine leicht n-dotierte Schicht (2) erzeugt wird, deren oberer Bereich umdotiert wird, auf die Schicht (2) eine Hartmaske aufgebracht und strukturiert wird, eine isotrope Ätzung zur Herstellung von Säulen (5) in der Schicht (2) durchgeführt wird, die Säulen und eine im Bereich der Ätzung erzeugte Struktur zur Erzeugung eines Gateoxids (6) oxidiert werden, die durch die Ätzung entstandene Struktur mit Polysilizium aufgefüllt und isotrop rückgeätzt wird, so daß die Säulen in einem oberen Bereich freigelegt werden, dieser obere Bereich durch einen Nitridspacer (8) abgedeckt wird, das Polysilizium aufoxidiert oder ein planarisierendes Oxid aufgebracht wird, das Nitrid entfernt und im oberen Bereich der Säulen ein n- dotierter Sourcebereich durch Implantation erzeugt wird.
PCT/DE1997/001910 1996-09-30 1997-09-01 Leistungs-mos-bauelement WO1998015011A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10516099A JP2001501372A (ja) 1996-09-30 1997-09-01 パワーｍｏｓ―デバイス
EP97941862A EP0931354A1 (de) 1996-09-30 1997-09-01 Leistungs-mos-bauelement

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19640308A DE19640308A1 (de) 1996-09-30 1996-09-30 Leistungs-MOS-Bauelement
DE19640308.1 1996-09-30

Publications (1)

Publication Number Publication Date
WO1998015011A1 true WO1998015011A1 (de) 1998-04-09

Family

ID=7807451

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1997/001910 WO1998015011A1 (de) 1996-09-30 1997-09-01 Leistungs-mos-bauelement

Country Status (5)

Country Link
EP (1) EP0931354A1 (de)
JP (1) JP2001501372A (de)
KR (1) KR20000048749A (de)
DE (1) DE19640308A1 (de)
WO (1) WO1998015011A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3744513B2 (ja) * 2003-05-30 2006-02-15 トヨタ自動車株式会社 ダイオード
GB0324313D0 (en) * 2003-10-17 2003-11-19 Koninkl Philips Electronics Nv Trench insulated gate field effect transistor
JP2007043123A (ja) * 2005-07-01 2007-02-15 Toshiba Corp 半導体装置
JP2008066708A (ja) * 2006-08-09 2008-03-21 Toshiba Corp 半導体装置
KR101480077B1 (ko) * 2013-06-26 2015-01-09 경북대학교 산학협력단 반도체 소자 및 그의 제조방법
GB2572442A (en) * 2018-03-29 2019-10-02 Cambridge Entpr Ltd Power semiconductor device with a double gate structure
JP2020126932A (ja) * 2019-02-05 2020-08-20 トヨタ自動車株式会社 トレンチゲート型半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0339963A2 (de) * 1988-04-27 1989-11-02 General Electric Company Synchroner Gleichrichter
JPH05198817A (ja) * 1991-08-28 1993-08-06 Sharp Corp 半導体装置の構造および製造方法
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
US5430315A (en) * 1993-07-22 1995-07-04 Rumennik; Vladimir Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0339963A2 (de) * 1988-04-27 1989-11-02 General Electric Company Synchroner Gleichrichter
JPH05198817A (ja) * 1991-08-28 1993-08-06 Sharp Corp 半導体装置の構造および製造方法
US5430315A (en) * 1993-07-22 1995-07-04 Rumennik; Vladimir Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BOARD K ET AL: "NEW LATCH-UP-FREE IGBT WITH LOW IN-RESISTANCE", 2 September 1993, ELECTRONICS LETTERS, VOL. 29, NR. 18, PAGE(S) 1664 - 1666, XP000395219 *
PATENT ABSTRACTS OF JAPAN vol. 017, no. 629 (E - 1462) 19 November 1993 (1993-11-19) *

Also Published As

Publication number Publication date
EP0931354A1 (de) 1999-07-28
JP2001501372A (ja) 2001-01-30
KR20000048749A (ko) 2000-07-25
DE19640308A1 (de) 1998-04-02

Similar Documents

Publication Publication Date Title
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
EP1151478B1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
EP0003231B1 (de) MIS-Feldeffekttransistor mit kurzer Kanallänge und Verfahren zu dessen Herstellung
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE10297349T5 (de) Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
DE102010005625A1 (de) Herstellungsverfahren einer Siliciumcarbid-Halbleitervorrichtung
EP1719184B1 (de) Hochvolt-pmos-transistor
DE19702102A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE19901386A1 (de) Busarchitektur eines feldgekoppelten Leistungs-MOSFET unter Verwendung der Graben-Technologie
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE19748523C2 (de) Halbleiterbauelement, Verfahren zum Herstellen eines derartigen Halbleiterbauelementes und Verwendung des Verfahrens
DE112011103230T5 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement
EP0623960B1 (de) IGBT mit mindestens zwei gegenüberliegenden Kanalgebieten pro Sourcegebiet und Verfahren zu dessen Herstellung
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE102007005347A1 (de) Halbleitervorrichtung
DE102014111219A1 (de) Randabschlussstruktur mit Grabenisolationsgebieten
DE102005048447A1 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
WO1998015011A1 (de) Leistungs-mos-bauelement
EP0164645A2 (de) Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes
WO2007048387A2 (de) Halbleiterbauelement mit pn-übergang und verfahren zur herstellung desselben

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1997941862

Country of ref document: EP

ENP Entry into the national phase

Ref country code: JP

Ref document number: 1998 516099

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 1019997002734

Country of ref document: KR

Ref document number: 09281815

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1997941862

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997002734

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1997941862

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1997941862

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1019997002734

Country of ref document: KR