WO1998005158A1 - Tete de lecture/ecriture d'images et circuit integre pour cette tete - Google Patents

Tete de lecture/ecriture d'images et circuit integre pour cette tete Download PDF

Info

Publication number
WO1998005158A1
WO1998005158A1 PCT/JP1997/002642 JP9702642W WO9805158A1 WO 1998005158 A1 WO1998005158 A1 WO 1998005158A1 JP 9702642 W JP9702642 W JP 9702642W WO 9805158 A1 WO9805158 A1 WO 9805158A1
Authority
WO
WIPO (PCT)
Prior art keywords
image
integrated circuit
reading
writing
read
Prior art date
Application number
PCT/JP1997/002642
Other languages
English (en)
French (fr)
Inventor
Hisayoshi Fujimoto
Hiroaki Onishi
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to EP97933072A priority Critical patent/EP0917341B1/en
Priority to US09/230,676 priority patent/US6222581B1/en
Priority to JP50870098A priority patent/JP3703851B2/ja
Priority to DE69726578T priority patent/DE69726578T2/de
Publication of WO1998005158A1 publication Critical patent/WO1998005158A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/024—Details of scanning heads ; Means for illuminating the original
    • H04N1/02418—Details of scanning heads ; Means for illuminating the original for picture information pick up and reproduction
    • H04N1/02427—Details of scanning heads ; Means for illuminating the original for picture information pick up and reproduction in different planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/024—Details of scanning heads ; Means for illuminating the original
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/024—Details of scanning heads ; Means for illuminating the original
    • H04N1/02418—Details of scanning heads ; Means for illuminating the original for picture information pick up and reproduction
    • H04N1/02463—Details of scanning heads ; Means for illuminating the original for picture information pick up and reproduction using heads mounted on the same support or substrate

Definitions

  • the present invention relates to a dual image reading / writing head having both an image reading function and a printing function by a thermal transfer method or a sensation method.
  • an image sensor that controls an image reading function and a thermal print head that records a received image or an image read by the image sensor on a thermosensitive recording paper or the like. And are usually provided separately.
  • an image processing device can realize an image reading / writing head having both an image reading function and a function of recording an image on a thermosensitive recording paper, the number of assembly parts of the facsimile device as described above is reduced. In addition, the space occupied by the head can be saved, and further reduction in the size of the facsimile machine and the like can be greatly expected.
  • An example of such a rain image read / write head is proposed in Japanese Patent Application Laid-Open No. Hei 6-319013.
  • the image reading / writing head proposed in the publication discloses a light receiving device provided on the upper surface side of an element mounting substrate arranged on the bottom surface of the substrate through a lens array through a lens array through a lens array provided on an upper surface of a casing.
  • a plurality of heating elements are arranged side by side on the lower surface side of the heating element forming substrate arranged adjacent to the element mounting board on the bottom of the casing.
  • a drive IC for driving the heating element is mounted on the lower surface of the element mounting board to achieve a thermal blind head function.
  • the image reading / writing head having the above configuration has the following problems to be solved.
  • the light-receiving element for the image sensor is mounted on one side of the element mounting board, and the driving IC for the thermal print head is mounted on the other side.
  • the driving IC for the thermal print head is mounted on the other side.
  • an object of the present invention is to provide an image reading / writing head that can be manufactured more easily.
  • Another object of the present invention is to provide an image reading / writing head with a reduced number of parts.
  • Still another object of the present invention is to provide an image reading / writing head capable of further reducing the external dimensions.
  • Still another object of the present invention is to provide an integrated circuit suitable for image reading and writing heads.
  • the image reading / writing head provided by the first aspect of the invention of the present application is configured to receive the reflected light from the reading original on the image reading surface set on one side of the casing through an optical lens, and to perform the reading.
  • a reading integrated circuit having a plurality of light receiving elements for reading an image on a document; and a plurality of light emitting elements arranged on a surface of the casing different from the image reading surface to form an image on recording paper by generating heat.
  • An image reading / writing head comprising a heating element and a writing integrated circuit for driving and controlling the heating element,
  • the reading integrated circuit, the heating element, and the writing integrated circuit are provided on one main surface of the substrate held by the casing, and receive the reflected light passing through the optical lens. It is characterized in that a reflection means for making the light incident on the element is provided.
  • the image reading / writing head has the heating element and the heating element on the same main surface of the same substrate even though the image reading surface and the heating element are arranged on different surfaces in the casing.
  • a write integrated circuit for driving and controlling the element and a read integrated circuit including a light receiving element are provided.
  • a reflecting means is provided to allow the reflected light from the read original to enter the light receiving element on the integrated circuit for reading provided on the substrate.
  • the reflected light from the original passes through the optical lens and is incident on the light receiving element while its optical path is bent by the reflection means.
  • This image read / write head basically has a heating element, an integrated circuit for writing and an integrated circuit for reading on the same main surface of the same substrate, so that a wiring pattern is formed on only one side. On top of this, it is possible to perform processes such as the formation of heating elements, the bonding of each integrated circuit, and the prescribed wire bonding, which significantly simplifies the manufacturing process compared to mounting integrated circuits on both sides of the board. can do.
  • the thickness of the casing is small.
  • the dimensions can be shorter than the common service length of the self-occurring lens. This greatly contributes to downsizing of the image reading / writing head.
  • a clock signal for operating the read integrated circuit and a clock signal for operating the write integrated circuit are shared by the same clock signal.
  • the read integrated circuit and the write integrated circuit have separate ports.
  • the number of connector pins for supplying clock signals to the wiring pattern on the board from the outside of both image read / write heads can be reduced compared to the case of supplying it can.
  • the read image signal is binarized by matching the transfer direction of the read image signal in the read integrated circuit with the transfer direction of the recording image data in the write ffl integrated circuit.
  • the read image signal from the reading ffl integrated circuit is read.
  • the recorded image does not become a so-called mirror image in which the left and right sides of the original image are inverted.
  • the image reading and writing head is used in such a way that the scanning direction of the original to be read and the recording paper are the same, and the original and recording surfaces face each other with the image reading and writing head interposed when copying. It is thought that it is often done.
  • the plurality of reading integrated circuits sequentially output one line of the read image signal from the first bit of the first-stage reading integrated circuit.
  • the data is stored sequentially from the last bit of the write integrated circuit. This is because, in the write integrated circuit, the recorded image data serially input to the first bit of the shift register of the first stage write integrated circuit is the last bit of the shift register of the last stage write integrated circuit. This is because they are sequentially transferred to the side.
  • the left end of the recording surface Corresponds to the last bit of the last integrated circuit for writing. Therefore, if the recorded image data obtained by binarizing the read image signal from the first bit of the first-stage reading integrated circuit is stored in the last bit of the last-stage writing integrated circuit, a correct image that is not a mirror image can be obtained. Will be recorded.
  • the transfer direction of the read image signal at this time is from the first bit of the first-stage reading integrated circuit to the last bit of the last-stage reading integrated circuit.
  • the transfer direction of the recorded image data is the direction from the first bit of the first stage write ffl integration circuit to the last bit of the last stage write integrated circuit, and both are the same.
  • the reading integrated circuit and the writing integrated circuit are integrated on one chip.
  • the light receiving element, its output control circuit, and the drive control circuit for the heating element can be integrated into one chip, so that the reading integrated circuit and the writing integrated circuit are separated into separate chips.
  • the occupancy of the chip on the substrate can be reduced as compared with the case where the chip is mounted on a substrate. Therefore, the area of the substrate can be reduced, and the size of the image reading / writing head can be further reduced.
  • a heat absorbing member made of a material having a higher thermal conductivity than the casing is provided in a portion of the casing behind the heating element of the substrate.
  • a heating element, a writing integrated circuit for driving and controlling the heating element, and a reading integrated circuit including a light receiving element are provided on one main surface of the substrate. Since there is no need to mount wiring patterns or electronic components on the other surface of the substrate, the contact area between the other surface of the substrate and the heat absorbing member can be increased, thus effectively increasing the temperature of the substrate. Can be suppressed.
  • the optical lens is a self-occurring lens array.
  • the optical lens is a plurality of aspheric convex lenses.
  • a self-occurring lens array an image of one line on the image reading surface is focused on the light receiving element at an equal magnification of an erect.
  • This configuration is a method commonly used in a so-called contact image sensor, and is easy to implement.
  • each aspherical convex lens is arranged corresponding to each reading integrated circuit, and is arranged on the image reading surface.
  • One line of image is inverted on each reading integrated circuit for a predetermined length range. Of light receiving element rows.
  • the image can be focused within a distance smaller than the actual distance on the reading line. it can. Therefore, each reading integrated circuit can be miniaturized and its cost can be reduced.
  • the reflection-thousand steps reflect the reflected light having passed through the optical lens once, and make the reflected light incident on the light receiving element in an inclined manner.
  • the reflecting means reflects the reflected light passing through the optical lens a plurality of times and makes the reflected light incident on the light receiving element vertically or substantially perpendicularly.
  • the angle of incidence on the light receiving element can be appropriately selected by selecting the number of reflections.
  • it is desirable that the light is incident perpendicularly, for example, the efficiency of the light receiving element.
  • the reflecting means may be formed by one or more mirror surfaces, or may be formed by a prism.
  • the mirror surface is formed on the inner surface of a cover member separate from the casing by metal vapor deposition or sputtering, and the cover member is a reading integrated circuit mounted on the substrate. And writing integrated circuit.
  • the prism is a transparent resin molded product, and is fitted to a cover member for covering the reading integrated circuit and the writing integrated circuit mounted on the casing or the substrate. Are held together.
  • the image reading / writing head integrated circuit provided by the second aspect of the present invention includes: a plurality of light receiving elements for reading an image on the read document by receiving reflected light from the read document; An image read / write head integrated circuit for controlling an image read / write head provided with a plurality of heat sources for forming an image on a recording sheet,
  • One of the plurality of light receiving elements a light receiving element control circuit for sequentially taking out outputs from the plurality of light receiving elements, and a heating element control circuit for selectively energizing the plurality of heating elements according to a recorded image. It is characterized by being formed on a chip.
  • the light receiving element and the light receiving element control circuit Since the heating element control circuit is formed on one chip, the reading integrated circuit that realizes the light receiving element and the light receiving element control circuit and the writing integrated circuit that realizes the heating element control circuit are separately provided. Compared to the case of providing, not only can the installation space on the board be reduced, but also it is not necessary to separately supply power and clock pulses to both integrated circuits, so the number of wiring patterns on the board is small. Is enough. Therefore, the size of the substrate can be reduced, and the size of the image reading / writing head can be reduced.
  • the manufacturing cost of the integrated circuit can be reduced, and furthermore, the time required for chip bonding to a substrate and forming a wiring pattern can be reduced. As a result, the cost of reading and writing images can be reduced.
  • a plurality of light receiving elements are arranged near one side edge of the chip surface, and all signal and power supply pads are arranged near the other side edge of the chip surface.
  • one clock signal is used for both a clock signal for timing control in the light receiving element control circuit and a clock signal for timing control in the heating element control circuit.
  • the number of wiring patterns on the substrate can be reduced, so that the setting of the wiring pattern becomes easier and the size of the substrate can be reduced.
  • FIG. 1 is a schematic perspective view of an image reading / writing head according to the first embodiment of the present invention.
  • FIG. 2 is a sectional view taken along a direction perpendicular to the longitudinal direction of the image reading / writing head shown in FIG.
  • FIG. 3 is a plan view of a substrate 2 provided in the image reading / writing head shown in FIG.
  • FIG. 4 is an enlarged plan view of a main part of a longitudinal end of two substrates provided in the image read / write head shown in FIG.
  • FIG. 5 is an enlarged plan view of a heating element portion of the second substrate provided in the rain image read / write head shown in FIG.
  • FIG. 6 is a circuit block diagram of a sensor IC (reading integrated circuit) provided in the image reading / writing head shown in FIG.
  • FIG. 7 is a signal waveform diagram of each part of the sensor IC shown in FIG.
  • FIG. 8 is a circuit block diagram of a driving IC (writing integrated circuit) provided in the image reading / writing head shown in FIG.
  • FIG. 9 is a signal waveform diagram of each part of the driving IC shown in FIG.
  • FIG. 10 is an explanatory diagram of a relationship between a read image and a recorded image at the time of copying.
  • FIG. 11 is a view perpendicular to the longitudinal direction of the image read / write head according to the second embodiment of the present invention. It is sectional drawing which follows.
  • FIG. 12 is a plan view of a second substrate provided in the image reading / writing head shown in FIG.
  • FIG. 13 is an enlarged plan view of a main part of a longitudinal end of a second substrate provided in the image read / write head shown in FIG.
  • FIG. 14 is a circuit block diagram of an integrated circuit provided in the image reading / writing head shown in FIG. 11.
  • FIG. 15 is a schematic plan view of an integrated circuit provided in the image reading / writing head shown in FIG.
  • FIG. 16 is a schematic perspective view of an image reading / writing head according to the third embodiment of the present invention.
  • FIG. 17 is a cross-sectional view taken along a direction perpendicular to the longitudinal direction of the image reading head shown in FIG.
  • FIG. 18 is a sectional view taken along the line XX of FIG.
  • FIG. 19 is a sectional view of a main part of an image reading / writing head according to the fourth embodiment of the present invention. And o
  • FIG. 20 is a sectional view of a main part of an image reading / writing head according to a fifth embodiment of the present invention.
  • FIG. 21 is an explanatory diagram of a prism holding structure in the rain image reading / writing head shown in FIG.
  • FIG. 22 is a sectional view of a main part of an image reading / writing head according to a sixth embodiment of the present invention.
  • FIG. 1 is a schematic perspective view of the image read / write head 1
  • FIG. 2 is a cross-sectional view taken along a direction perpendicular to the longitudinal direction of the image read / write head 1.
  • the cover glass 5 is attached so as to be closed.
  • a first substrate 6 is mounted inside the first concave portion 3, and a second substrate 7 is mounted inside the second concave portion 4.
  • a plurality of LED chips 8 as illumination light sources are attached at predetermined intervals in the longitudinal direction.
  • the other main surface of first substrate 6 is supported by casing 2.
  • a heating element 9 is formed on one main surface of the second substrate 7 near one side in the width direction and in a row along the longitudinal direction, and is formed near the other side in the width direction and in the longitudinal direction.
  • the reading integrated circuit (hereinafter referred to as “sensor IC”) 10 and the writing integrated circuit (hereinafter referred to as “driving I (:)” 11 1 are mounted in a row along the line.
  • a heat absorbing member 14 having a rectangular cross section is insert-molded, and approximately half of the other main surface of the second substrate 7 is in contact with the heat absorbing member 14.
  • the casing 2 has a communication space for communicating the first recess 3 and the second recess 4. Is formed, and a self-occurring lens array 12 as an optical lens is provided in the communication space.
  • this casing 2 is fitted with a reflective cover body 1, 3 '.
  • the reflective cover body 13 has a bent portion 13 a protruding from one end in the width direction in an inclined manner, and the distal end surface of the bent portion 13 a is attached to one main surface of the second substrate 7. Abut. That is, the sensor IC 10 and the driving IC 11 are mounted on one main surface of the second substrate 7 of the casing 2 and are covered by the reflective cover integral 13, and the second The heating element 9 on the substrate 7 is exposed to the outside.
  • the casing 2 can be manufactured by, for example, resin molding.
  • Hippo-glass 5 can be obtained, for example, from glass or resin.
  • the second substrate 7 can be made of, for example, alumina ceramic.
  • the LED chip 8 functions as a light source for irradiating the document D to be read.
  • the heating element 9 functions as a heat source for recording an image on the recording paper P. The specific configuration of the heating element 9 will be described later.
  • the sensor IC 10 is an image sensor that functions as a light receiving element that receives reflected light from the document D to be read and outputs a read image signal, and a light receiving element control that sequentially extracts the read image signal from each light receiving element of the image sensor. It is formed of a chip on which a circuit is formed, and is chip-bonded to one main surface of the second substrate 7. Alternatively, the sensor IC 10 is connected to a wiring pattern (not shown) formed on one main surface of the second substrate 7 by wire bonding.
  • the driving IC 11 is formed of a chip on which a heating element control circuit for selectively driving the heating element 9 is formed, and is chip-bonded to one main surface of the second substrate 7. The driving IC 11 is also connected to a wiring pattern (not shown) formed on one main surface of the second substrate 7 by wire bonding.
  • the heat absorbing member 14 is made of, for example, a metal such as aluminum, and absorbs heat of the second substrate 7 by the heat generating element 9 to prevent a significant temperature rise of the second substrate 7.
  • the self-occ lens array 1 2 is a special lens with a lens inserted in the resin. It has the function of forming an image at the same magnification on a child.
  • the reflection cover integral 13 is made of, for example, glass, resin, or metal, and has a function of bending the optical path of the reflected light from the read original D passing through the self-occurring lens array 12 and entering the light receiving element. . That is, a reflection surface is formed on at least a part of the position excluding the bent portion 13a on the surface of the reflection bar 13 facing the one main surface of the second substrate 7. This reflecting surface may be formed by, for example, metal evaporation or sputtering.
  • the reflective surface of the reflective cover 13 is parallel to one main surface of the second substrate 7, and the optical axis of the self-occurring lens array 12 is the reflective cover 13. It is inclined at a predetermined angle T with respect to the reflective surface of.
  • the front and back surfaces of the cover glass 5 are orthogonal to the optical axis of the SELFOC lens array 12.
  • Such a light receiving element is realized by arranging a plurality of sensors IC 10 on which a plurality of light receiving elements are formed on one main surface of the second substrate 7 in a row.
  • a sensor IC 10 having 96 light receiving elements 18 sensor ICs 10 are closely contacted in the longitudinal direction so that the pitch of all the light receiving elements is constant. It will be mounted on one main surface of the second substrate 7.
  • the platen roller 21 for reading is arranged so as to face the upper surface of the cover glass 5, and the document D to be read is guided on the cover glass 5 by being backed up by the platen roller 21. You.
  • the above configuration realizes a function as an image sensor that reads the image of the read document D guided on the cover glass 5. That is, the light and dark image on the read original D along the read line L set on the cover glass 5 is directly reflected on the light receiving element array of the sensor IC 10 and represents the light receiving amount of each light receiving element for each reading line. An analog read image signal is output serially.
  • a recording platen roller 22 is disposed so as to face the heating elements 9 arranged in a row on the main surface of the second substrate 7, and is backed up by the platen roller 22. Recording paper P such as thermal recording paper is pressed against the heating element 9 It is conveyed as if it were.
  • the above structure formed on one main surface of the second basket 7 realizes a function as a thermal print head.
  • the driving IC 11 drives the heating elements 9 selected from the heating dot row composed of a large number of heating elements 9 for each print line according to the image data.
  • FIG. 3 is a plan view of the second substrate 7.
  • a number of heating elements 9 are formed in a row near one side in the width direction.
  • 18 sensor ICs 10 and 12 drive ICs 11 are mounted in rows, respectively.
  • the drive IC 11 is located closer to the heating element 9 than the sensor IC 10, and the sensors IC 0 adjacent to each other are closely mounted.
  • connectors 23 and 24 are attached to both ends in the longitudinal direction of the second substrate 7 on the other end surface in the width direction. These connectors 23 and 24 are connected to cables (not shown) for transmitting input / output signals and power for the sensor IC 10 and the drive IC 11.
  • FIG. 4 is an enlarged plan view of a main part at both ends in the longitudinal direction of the second substrate 7.
  • One main surface of the second substrate 7 has a heating element 9 along one side.
  • the heating resistors 31 are arranged in a straight line, and the two driving ICs 1 ⁇ for sharing and driving a total of 1 7 2 8 heating elements 9 by 1 4 4 are provided.
  • the two driving ICs 1 ⁇ for sharing and driving a total of 1 7 2 8 heating elements 9 by 1 4 4 are provided.
  • 18 sensors IC 10 are mounted in a row and in close contact with each other.
  • FIG. 5 is an enlarged plan view of a part of the heating resistor 31, and a common electrode wiring 32 is formed outside the heating resistor 31 so as to extend in parallel with the heating resistor 31.
  • a tooth-like common pattern 33 extends in the width direction of the second substrate 7 so as to extend under the heating resistor 31.
  • a tooth-shaped individual electrode pattern 34 is inserted into a region between the common patterns 33.
  • the base end of the individual electrode pattern 34 extends to the vicinity of one side of the drive IC 11, and each individual electrode pattern 34 is wire-bonded to the output pad of the drive IC 11. Wired.
  • the driving ICI 1 supplies a current to the selected different electrode pattern 34 in accordance with the input image data input thereto.
  • the heating resistor 31 is divided into small regions in the ⁇ hand direction by a drawing-like common pattern 33 extending under the heating resistor 31, and each partitioned region is Functions as ripening element 9.
  • the configurations of the sensor IC 10 and the drive IC 11 will be specifically described.
  • Figure 6 is a circuit block diagram of the sensor IC 1 0, the Chi-up 4 1 of the sensor IC 1 0, 96 amino phototransistors PTr, ⁇ PTr ee, 96 pieces of field effect transistors FET, ⁇ FET ae, Schiff Torejisu evening SR for receiving, chipset Lek DOO circuit CS, the operational amplifier OP, a field effect transistor FET, FET b, Capacity evening C, resistor R, to R 3, and pad SI, CLK I, VDD, AO, S ⁇ are formed.
  • the phototransistors PTr,..., PTr 96 constitute a light receiving element that outputs a read image signal of an analog aperture corresponding to an image of the read original D when the reflected light from the read original D is incident.
  • Field effect Trang Soo evening FET, ⁇ FET 9e, Shift register evening SR,, chip select circuit CS,, operational amplifier OP,, field effect transistors FET ,, FET b, Capacity evening C,, and a resistor R, to R 3 is
  • the light receiving element control circuit sequentially takes out the outputs from the phototransistors PTr, to PTr 96 .
  • the phototransistors PTr, to PTr are connected to the collector power, pad VDD, and the emitter is connected to the drain of the field-effect transistors FET, to FET S6 .
  • the gates of the field effect transistors FET, to FET ae are connected to the output terminal of the shift resistor SR, and the sources are all connected in common to the drain of the field effect transistor FET and the non-inverting input terminal of the operational amplifier OP ,. ing.
  • the gate of the field effect transistor FET is connected to the pad CLK I, and the source is grounded.
  • the operational amplifier OP the output terminal is connected to the drain and one end of the resistor R 3 of the field effect transistor FET b, an inverting input terminal connected to the other end and one end of the resistor R 2 of the resistor R 3 ing.
  • the non-inverting input terminal of the operational amplifier OP, the drain of the field effect transistor FET, and the field effect transistor FE One end of a resistor R, and one end of a capacitor C, are connected to a point between T, and the source of the FET 96 .
  • Resistor R The other end and Capacity of R 2 evening C, other end is grounded.
  • Fig. 7 is a signal waveform diagram of each part of the sensor IC 10, where 31 is the serial-in signal input to the pad 31, CLK I is the clock signal input to the pad CLK I, and AO is the pad AO Is a read image signal output to the CPU.
  • the shift register SR driven by the serial-in signal input via the pad SI, is driven to the gate of the field-effect transistor FET, ⁇ ⁇ in synchronization with the clock signal input via the pad CLK I Output pulses sequentially.
  • the serial-in signal is first input to the first bit of the shift register SR, which turns on the first bit of the shift register SR and turns on the gate of the field-effect transistor FET.
  • the drive voltage is applied, the field effect transistor FET, turns on, and the electric charge stored in the phototransistor PTr, as the light receiving element, is supplied to the non-inverting input terminal of the operational amplifier OP ,.
  • the serial-in signal transferred up to the last bit of the shift register SR, is output to the pad SO and the chip select circuit CS, as a serial bit signal when the next clock signal is input.
  • the serial-out signal output to the pad SO is supplied as a serial-in signal to the pad SI of the next sensor IC 10 via the wiring pattern of the second substrate 7.
  • the chip select circuit CS is synchronized with the clock signal input to the pad CL KI during the period when the serial-in signal is input to the pad SI, and until the serial out signal is output to the pad SO. To turn on the field effect transistor FET b 'Off.
  • the chip select circuits CS a serial-out signal is input, blocking the driving signal which has been supplied to the gate of the field effect transistor FET b, turn off the field effect transistor FET b.
  • the output of the operational amplifier ⁇ P is not supplied to the pad AO, and the noise amplified by the operational amplifier OP, can be prevented from being output to the pad A0.
  • the field-effect transistor FET which operates as an analog switch, is turned on and off in synchronization with the clock signal input to the head CLK I, so that the output through the field-effect transistor FET, to FET ie
  • the charge from the phototransistors PTr,..., PTr 96 is switched to a state in which the charges are supplied to the operational amplifier OP, and a state in which the charges are grounded.
  • Capacity evening C, and resistor R, the phototransistor PTr is intended to shape the output waveform from ⁇ PTr se, resistors R 2, R 3 determines the operational amplifier OP, the electrodeposition E amplification degree Things.
  • FIG. 8 is a circuit block diagram of the drive IC 11.
  • the chip 42 of the drive IC 11 includes a chip select circuit CS 2 , a latch circuit LT, a shift register SR 2 , and a logical product of 144 pieces.
  • the bipolar transistors Tr 1 to Tr 144 constitute a switch for energizing the heating element 9.
  • the shift register SR 2 , the latch circuit LT, the chip select circuit CS 2 , the AND circuit AND, to AND, 44 , and the bipolar transistors Tr, to Tr 144 are connected to a plurality of heating elements 9 according to the recorded image data.
  • a heating element control circuit for selectively energizing is formed.
  • the output terminal is connected to the base of the bipolar transistor Tr, to Tr, 44 , one input terminal is connected to the output terminal of the latch circuit LT, and the other input terminal is connected to the other input terminal. end that is connected to one output terminal of the chip select circuit CS 2.
  • the bipolar transistors Tr, to Tr, 44 all the emitters are commonly connected to the pad GND, and the collectors are connected to the pads DO, to DO, ".
  • FIG. 9 is a signal waveform diagram of each part of the driving IC 11, wherein DI is a recording image data inputted to the pad DI, CLK I is a clock signal inputted to the pad CLK I, and L AT I is a latch signal input to the pad LAT I, STRCLK is a strobe clock signal input to the pad STR CLK, and STR 1 to STR 12 are chip select circuits CS in each drive IC 11 2 is a strobe signal generated by
  • the shift register SR 2 transfers the recording image data serially input to the first bit via the pad DI to the next bit in synchronization with the clock signal input via the pad CLK I by been made to temporarily store the recorded image data of 144 bits worth, recorded image data transferred to the final bit of the shift register SR 2, by the next clock signal is input Is output to the pad DO and is supplied to the pad DI of the next-stage automatic IC 11 via the wiring pattern of the second substrate 7.
  • the clock signal input to the shift register SR 2 via the pad CLK I is output from the shift Torejisu evening SR 2 to the pad CLKO, the next stage of the driving IC 1 through a wiring pattern of the second substrate 7 Supplied to 1 pad CLK I.
  • Clock signal supplied to this shift register SR 2 is a same as the Shift register evening SR, the clock signal supplied to the sensor IC 10, co next-evening 23 or the second substrate 7 from the same connector pins 24 Is supplied to the pad CLK I of the first-stage sensor IC 10 and the pad CLK I of the first-stage drive IC 11 via the wiring pattern of. That is, one clock signal is used for both the clock signal for the timing control in the sensor IC 10 and the clock signal for the timing control in the driving IC 11.
  • the latch circuit LT captures and stores the recording image data stored in each bit of the shift register SR 2 at that time when a latch signal is input through the latch circuit LT. I do.
  • the latch signal input to the latch circuit LT is output from the latch circuit LT to the pad LATO, and supplied to the pad LAT I of the next-stage drive IC 11 via the wiring pattern of the second substrate 7. .
  • Chip select circuit CS 2 has Motodzure to the scan Toro one-clock signal is input to the other input terminal via a strobe signal and a pad STRCLK inputted to one input terminal via the pad STR I, Te Generate a new strobe signal and output the new strobe signal from one and the other output.
  • Chip select circuit C New strobe signal outputted from one output terminal of the S 2 is the logical product circuit the AND, ⁇ AND, is supplied to the other input terminal of 44, a new strobe signal ⁇ is output from the other output terminal, Supplied to Pad STRO.
  • the strobe signal supplied to the pad STRO is supplied via a wiring pattern of the second substrate 7 to the pad STRI of the next-stage image reading / writing head learning circuit 10.
  • the chip select circuit CS 2 has a D flip-flop circuit, and at the rising edge of the strobe clock signal input to the other input terminal via the pad STRCLK, one input via the pad STR I If the strobe signal input to the end is high level, it outputs a high-level signal, and if it is a mouth-level signal, it outputs a mouth-level signal. Then, the chip-select circuit CS 2 of the first-stage drive dynamic IC 1 1 of the 12 pieces of the driving IC 1 1 on the second substrate 7, the example latch signal as a strobe signal is input, the subsequent the output of the chip select circuit CS 2 becomes high level at the rising edge of the first strobe clock signal.
  • the chip select circuit CS 2 outputs a strobe signal that goes high only for a period corresponding to one cycle of the strobe clock signal.
  • chip select circuit CS 2 of the next stage of the drive IC 1 1 is front of the drive IC 1 1 of and outputs a strobe signal which becomes high level only for a period of time corresponding to one cycle of falling at the same time get up strobe clock signal straw part signals generated by the chip select circuits CS 2.
  • chip select circuit CS 2 of the 12 drive IC 1 1 on the second substrate 7 the timing is to produce a sequential new strike opening over strobe signal so as not to overlap each other.
  • the logic contact circuit AND becomes the other input terminal is high level ⁇ AND 4
  • the logical product circuit AND, ⁇ AND, 44 of The signal at the output terminal matches the output of the latch circuit LT supplied to one input terminal. That is, the data stored in the latch circuit LT
  • the level of the output terminals of the logic circuits AND, to AND, and 44 are determined according to the contents of each bit of the recorded image data, and the ON / OFF states of the bipolar transistors Tr and to Tr are determined accordingly. Is done. Since the nodes DO, to DO, and 44 are connected to the individual electrode patterns 34 in FIG.
  • the light emitted from the LED chip 8 is irradiated onto the document D to be read via the cover glass 5, and the reflected light from the document D to be read is covered by the cover glass 5.
  • the reflected light is incident on the selfoc lens array 12 via the optics, and the reflected light is converged by the self-occurring lens array 12 and is formed on the sensor IC while the optical path is bent by the reflecting surface of the reflector 13. Incident on the light receiving element.
  • the read image signal is read and written from the sensor IC 10 via the wire bonding and the wiring pattern formed on one main surface of the second substrate 7, the connector 23 or 2 and the cable (not shown). It is taken out of Head 1 and one line of image is read. Then, the original D to be read is fed by one line in the direction of the arrow in FIG. 2 by the platen roller 21, and the same operation is repeated thereafter.
  • a cable (not shown), a connector 23 or 24, and a wiring pattern formed on one main surface of the second substrate 7 from the outside of the image reading / writing head 1 are used.
  • the recorded image data is input to the driving IC 11 via the wire bonding.
  • the heating element 9 to be driven is selected according to the recorded image data inputted by the driving IC 11, and the individual electrode pattern 34 is selectively energized accordingly. That is, a closed loop is formed from the positive electrode side of the power supply to the negative electrode side of the power supply through the individual electrode pattern 34, the heating resistor 31, the common pattern 33, and the common electrode wiring 32.
  • the heating element 9 generates heat according to the recorded image data, and an image for one line is recorded on the recording paper P.
  • the platen roller 2 2 the ffl paper P is fed by one line in the direction of the arrow in FIG. 2, and the same operation is repeated thereafter.
  • the above read and write operations are performed simultaneously. That is, the read image signal output from the sensor IC 10 is binarized by a binarization circuit outside the image read / write head, and is input to the drive IC 11 as recording image data.
  • the read image signal for one line is the first bit of the shift register SR, of the first stage sensor IC 10 (the leftmost sensor IC 10 in FIG. 3). (The bit corresponding to the phototransistor PT r, in FIG. 6), and the last bit of the shift register SR, of the last stage sensor IC 10 (the rightmost sensor IC 10 in FIG. 3) (FIG. 6).
  • the read image signal from the bit corresponding to the phototransistor PT r ss becomes the end of one line.
  • These read image signals are binarized and recorded as image data, and the shift register SR 2 of the first stage drive IC 11 (the left end drive IC 11 in FIG. 3) of the 12 drive ICs 11 is used.
  • the data is sequentially transferred to the last bit (the bit corresponding to the AND circuit AND, in FIG. 8). That is, the transfer direction of the read image signal is the direction of arrow A in FIG.
  • the read image signal from the first bit of the first-stage sensor IC 10 is held as recorded image data in the last bit of the last-stage drive IC 11.
  • FIG. 10 which is an explanatory diagram for explaining the relationship between the read image and the recorded image
  • the feed direction of the read original D is in the direction of arrow C
  • the feed direction of the recording paper P is in the direction of arrow D.
  • Both are in agreement.
  • the reading surface of the document D to be read and the recording surface of the recording paper P face each other with the image reading / writing head 1 interposed therebetween.
  • FIGS. 11 to 15 show a second embodiment of the image reading / writing head 1 according to the present invention. The difference of the second embodiment from the first embodiment shown in FIG. 1 to FIG. 10 is that in the first embodiment, a reading surface is provided on one main surface of the second substrate 7.
  • both functions of the read integrated circuit 10 and the write integrated circuit 11 are performed. Is integrated into one chip.
  • FIG. 11 the remaining configuration except for the configuration of the image read / write head integrated circuit 10 is the same as that of FIG. 2, and thus the same or equivalent members are denoted by the same reference numerals as in FIG. 2. Detailed description is omitted. Since the image read / write head integrated circuit 10 includes a light receiving element array, the integrated circuits 10 are brought into close contact with each other as shown in FIG. 12 and FIG. It will be mounted on one main surface of the second substrate 7.
  • FIG. 14 is a circuit block diagram of an image read / write head integrated circuit 10 used in the second embodiment.
  • the image read / write head integrated circuit 10 has the same configuration as the read integrated circuit 10 in FIG. It integrates the configuration of the write integration circuit 11 of FIG.
  • the light receiving element that outputs a read image signal corresponding to the image of the read original D when the reflected light from the read original D is incident is configured.
  • the bipolar transistor Tr, to Tr 9e constitute a switch for energizing the heating element 9.
  • Electric field effect transistors FET, ⁇ FET 36, shift register SR,, Chip Select circuit CS,, operational amplifier OP,, field effect transistors FET a, FET b, a capacitor, and a resistor R, to R 3 is a phototransistor
  • a light receiving element control circuit for sequentially taking out outputs from PTr, to PTr 36 is configured.
  • the surface of the chip 41 of the image read / write head integrated circuit 10 has a phototransistor constituting a light receiving element on one side edge along the longitudinal direction.
  • PTr, ⁇ PTr 96 are formed in a row and all pads SI, TI, CLK I, LAT I, STR I, STRC, VDD, DO, ⁇ D0 96 , GND, AO, STRO, LATO, CLK CLK, DO, S ⁇ are formed.
  • all the wires can be pulled out to the opposite side to the phototransistors P Tr, to PTr 96, and the light incident on the phototransistors PT r, to PT r ss by the wires Can be reliably prevented from being interrupted.
  • the operations of the read control circuit and the write control circuit in the image read / write head integrated circuit are the same as those already described with reference to FIG. 6 and FIG. 9, and the description is omitted here.
  • FIGS. 16 to 18 show a third embodiment of the image read / write head according to the present invention.
  • FIG. 16 is a schematic perspective view of the image read / write head 1 according to this embodiment.
  • 7 is a cross-sectional view along a direction orthogonal to the longitudinal direction of the image reading / writing head 1.
  • the difference from the first embodiment typically shown in FIG. 2 is that a plurality of aspherical convex lenses arranged corresponding to each reading integrated circuit 10 are used as the optical lens 12.
  • the reflection cover body 13 is provided with two bent portions 13a and 13b, and the first reflection surface 13c and the second reflection surface formed on the inner surface of the reflection cover integral 13 are provided. According to 13d, the reflected light that has passed through the aspherical convex lens 12 is reflected twice, and then incident on the light receiving element on the reading integrated circuit 10 substantially perpendicularly.
  • the heating element 9, the read integrated circuit 10, and the write integrated circuit 11 are mounted on one main surface of the second substrate 7.
  • the heating element 9, the reading integrated circuit 10 and the writing integrated circuit 11 already have the same configuration and functions as those described with reference to FIGS. 5, 6, and 8. Can be adopted.
  • an aspheric convex lens 12 is employed as an optical lens, and an image in a predetermined range of a read line L is reduced so that each read integrated circuit 10 is reduced. Since the light-receiving elements can be focused, the length of the reading integrated circuit 10 can be reduced, and the reading integrated circuits 10 can be discretely arranged as shown in FIG.
  • the configuration other than the configuration of the optical lens 12 and the configuration of the reflection cover 13 is basically the same as that of the first embodiment typically shown in FIG.
  • the same reference numerals as in FIG. 2 are assigned, and detailed description is omitted.
  • FIG. 18 is a diagram showing a cross section around the convex lens 12 along the line X--X in FIG. 16. As shown in FIGS. 18 and 17, the periphery of the convex lens 12 is shown. Along the optical axis of the reflected light reflected on the original D to be read, the glass cover 5, the convex lens 12, the first reflective surface 13c, the second reflective surface 13d, the reading integrated circuit 1 0 light receiving element
  • the convex lens 12 has an entrance surface 12a having an aspherical convex shape and an exit surface 12b is a flat optical image forming body, and the entrance surface 12a faces the cover glass 5 described above.
  • the emission surface 12b is arranged at an inclination angle of about 45 ° with respect to the first reflection surface 13c.
  • each of the plurality of convex lenses 12 arranged along the longitudinal direction of the image reading / writing head 1 guides reflected light of an image that is continuous over a predetermined range on the read original D to the light receiving element.
  • An inverted map of the image is formed on the light receiving element array. Therefore, it is necessary to perform a process of reversing the data transfer direction of the read image signal from each read # 1 integrated circuit.
  • each convex lens 12 can form an image on the example of the light receiving element with a predetermined imaging magnification. By doing so, the length of a predetermined number of light receiving element rows to be formed in one read integrated circuit 10 can be reduced, and the read integrated circuit 10 can be downsized.
  • the aspherical convex lens 12 having a deeper depth of focus as compared with the self-occurring lens is used as the optical lens, the setting of the optical path length from the read original D to the light receiving element is not so much required. It has the advantage of not requiring strictness, reducing the manufacturing cost of the entire head, and reading the document from the image reading surface in order to cope with the slight rise of the document. You can enjoy. Further, in the present embodiment, since the reflected light passing through the convex lens 12 is reflected twice and is incident on the light receiving element 10a substantially perpendicularly, the image reading efficiency by the light receiving element can be further improved. .
  • the reading integrated circuit 10 and the writing integrated circuit 11 are provided separately on one main surface of the second substrate 7, but, of course, FIGS.
  • FIGS. 19 to 22 are cross-sectional views of essential parts showing fourth, fifth, and sixth embodiments of the image reading / writing head according to the present invention. Also in these figures, only the differences from the already described embodiment will be described below, and the common items will be denoted by the same reference numerals as those in the previously described figures, and detailed description will be omitted.
  • the fourth embodiment shown in FIG. 19 is a modification of the third embodiment typically shown in FIG. 17, and an aspherical surface used as an optical lens in the third embodiment.
  • a self-occurring lens array 12 is used instead of the convex lens, and an integrated circuit 10 in which a control circuit for reading and writing is integrated is mounted on one main surface of the second substrate 7. Also in this case, after the reflected light that has passed through the self-occurring lens array is reflected twice by the first reflecting surface 13 c and the second reflecting surface 13 d formed on the inner surface of the reflecting cover body 13, The light is incident on the light receiving element on the integrated circuit 10 at a substantially right angle. Therefore, the image reading efficiency by the light receiving element is improved.
  • the fifth embodiment shown in FIGS. 20 and 21 is also a modification of the third embodiment typically shown in FIG. 17, in which reflected light after passing through an optical lens is applied twice.
  • the first and second reflection surfaces 14a and 14b are realized by the prism 14 instead of the reflection surface by the mirror surface.
  • the prism 14 for example, a molded product made of a transparent resin can be used.
  • the reflecting surfaces 14 a and 14 b can be made to be totally reflecting surfaces, the power and reflection efficiency can be increased, and the distance from the lens 12 to the light receiving element can be increased.
  • the prism 14 is fitted into and held by the reflection cover 13 to facilitate assembly.
  • the sixth embodiment shown in FIG. 22 is a modification of the first embodiment typically shown in FIG. 2, and reflects the reflected light passing through the lens 12 to the inner surface of the reflective cover body 13.
  • a so-called triangular prism 14 is used to form a reflecting surface by total reflection.
  • the reflection efficiency can be improved, and the physical distance from the lens 12 to the light-receiving element is extended to arrange the integrated circuit 10 having the light-receiving element on the second substrate 7.
  • the advantage that the degree of freedom can be given to the position can be enjoyed.
  • assembling can be facilitated by fitting and holding the prism in the reflective cover 13 as shown in FIG.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimile Heads (AREA)

Description

fin 糸 ΓΠ 画像読み書きへッ ドおよびこれに用いる集褚回路 技術分野
本願発明は、 画像読み取り機能と、 熱転写方式または感熟方式による印字機能 を併せ備える両像読み書きへッ ドに関する。 発明の背景
たとえば、 ファクシミ リ装置などの画像処理装置においては、 画像読み取り機 能をつかさどるイメージセンサと、 受信した画像または上記イメージセンサによ つて読み取った画像を感熱記録紙等に記録するためのサーマルプリントへッ ドと が別個に設けられるのが普通である。
画像処理装置において、 画像読み取り機能と画像を感熱記録紙等に記録するこ とができる機能とを併せ備える画像読み書きへッドが実現すれば、 上記のような ファクシミ リ装置の組み立て部品点数が減少するし、 また、 へッ ドの占有スぺ一 スが節約できてファクシミ リ装置等のさらなる小型化が大いに期待できる。 このような雨像読み書きへッ ドの一例は、 特開平 6— 3 1 9 0 1 3号公報に提 案されている。 同公報に提案されている画像読み書きヘッ ドは、 ケーシングの上 面に設定した画像読み取り面からの反射光を口ッドレンズアレイを介して基板の 底面に配置した素子搭載用基板の上面側に設けた受光素子に集光させるようにし てィメージセンサ機能を達成する一方、 ケーシングの底面に上記素子搭載用基板 と隣接させて配置した発熱素子形成基板の下面側に複数の発熱素子を列伏配置す るとともに、 この発熱素子を駆動するための駆動 I Cを上記素子搭載用基板の下 面側に搭載してサーマルブリントへッ ド機能を達成している。
しかしながら、 上記構成の画像読み書きヘッドにおいては、 次のような解決す るべき課題が存在する。
第 1に、 素子搭載用基板の一面にイメージセンサ用の受光素子を、 他面にサー マルプリントへッ ド用の駆動 I Cを搭裁していることから、 この素子搭載用基板 の製造が^際上非常に困難であるという問題がある。 すなわち、 この素子搭載用 基板の両而に微細な配線パターンを形成する必要があるとともに、 この素子搭敉 用 ¾板の両面にチップボンディングおよびワイヤボンディングによる素子搭載処 理を行わねばならず、 現状において、 かかる製造工程を支障なく行うことは、 き わめて困難である。
第 2に、 素子搭載用基板と発熱素子形成基板とを別体にしているため、 このこ とが部品点数の増加および組み立て工数の増加を招き、 結果として画像読み書き へッ ドのコストを押し上げる。
第 3に、 画像読み取り面から受光素子までの距離として、 ロッ ドレンズアレイ のいわゆる共役長がそのまま反映されているため、 へッ ドとしての厚み方向の薄 型化を一段と進めることができない。
第 4に、 イメージセンサ用の受光素子と、 サ一マルプリントヘッ ド用の駆動 I Cとが別々に設けられているため、 このことがへッ ドとしてのコスト上昇要因に もなつている。
したがって、 本願発明の目的は、 より簡便に製造しうる画像読み書きヘッ ドを 提供することである。
本願発明の他の目的は、 より部品点数を削减した画像読み書きへッドを提供す ることでめ 。
本願発明のさらに他の目的は、 より外形寸法を小型化できる画像読み書きへッ ドを提供することである。
本願発明のさらに他の目的は、 画像読み書きへッ ド用として好適な集積回路を 提供することである。 発明の概要
本願発明の第 1の側面によって提供される画像読み書きへッ ドは、 ケ一シング の一面に設定された画像読み取り面上の読み取り原稿からの反射光を光学レンズ を介して受光することにより上記読み取り原稿上の画像を読み取る複数の受光素 子を備えた読み取り用集積回路と、 ケーシングにおける上記画像読み取り面と異 なる面に配置され、 発熱することにより記録用紙上に画像を形成させる複数の発 熱素子と、 これら発熱素子を駆動制御する書き込み用集積回路とを備えた画像読 み書きへッ ドであって、
上記読み取り用集積回路、 上記発熱素子および上記書込み用集積回路は、 上記 ケ一シングに保持させた基板の一方の主面に設けられているとともに、 上記光学 レンズを通過した上記反射光を上記受光素子に入射させるための反射手段が設け られていることを特徴とする。
すなわち、 この画像読み書きヘッ ドは、 ケ一シングにおける互いに異なる面に 画像読み取り面と発熱素子とが配置されているにもかかわらず、 同一の基板の同 一主面上に上記発熱素子、 この発熱素子を駆動制御するための書き込み用集積回 路、 および受光素子を備える読み取り用集積回路が設けられている。 そうして、 この基板上に設けられた読み取り用集積回路上の受光素子に読み取り原稿からの 反射光を入射させるために、 反射手段が設けられている。 すなわち、 原稿からの 反射光は、 光学レンズを経て、 反射手段によってその光路を屈曲させられながら、 上記受光素子に入射させられる。
この画像読み書きヘッドは、 基本的に、 同一の基板の同一の主面上に発熱素子、 書き込み用集積回路および読み取り用集積回路が搭載されているので、 片面にの み配線パターンを形成した基板材料上に、 発熱素子の形成、 各集積回路のボンデ イング、 所定のワイヤボンディング等の工程処理を行うことができるので、 基板 の両面に集積回路を搭載することに比較し、 製造工程を著しく簡略化することが できる。
また、 画像読み取り面からの反射光は、 反射手段によって屈曲させられて受光 素子に入射させられているので、 光学レンズとして、 いわゆるセルフオックレン ズアレイを用いる場合であっても、 ケ一シングの厚み寸法を、 上記セルフオック レンズの共益長よりも短縮することができる。 このことは、 この画像読み書きへ ッドの小型化に大きく寄与する。
好ましい実施の形態においては、 上記読み取り用集積回路を動作させるための クロック信号と上記書き込み用集積回路を動作させるためのクロック信号とを同 一のクロック信号で共用している。
このようにすれば、 読み取り用集穑回路と書き込み用集積回路とに各別のク口 ック信号を供給する場合と比較して、 両像読み書きへッ ドの外部から基板の配線 パターンにクロック信号を供給するためのコネクタのピン数を減少させることが でき、 コネクタの小型化を実現できる。
好ましい実施の形態においてはまた、 上記読み取り用集積回路における読み取 り画像信号の転送方向と、 上記書き込み ffl集積回路における記録画像データの転 送方向を一致させることにより、 上記読み取り画像信号を 2値化して上記記録画 像データとするコピー時に、 上記記録 ffl紙上に画像を正しく形成できるようにし ている。
このようにすれば、 複数の読み取り用集積回路と複数の書き込み用集積回路と を発熱素子の配列方向と平行に並設した画像読み書きへッ ドにおいて、 読み取り ffl集積回路からの読み取り画像信号を 2値化して記錄画像データとして書き込み 用衆-積回路に供給したときに、 記録画像が原稿画像の左右を反転させたいわゆる ミラ一画像になることがない。
すなわち、 画像読み書きへッ ドは、 読み取り原稿と言 S録用紙との送り方向が同 一方向で、 コピー時に原稿面と記録面とが画像読み書きへッ ドを挟んで相対向す るような使い方をされることが多いと考えられる。 そして、 複数の読み取り用集 積回路は、 初段の読み取り用集積回路の第 1 ビットから順次 1 ライン分の読み取 り画像信号を出力するので、 これを 2値化した記録画像データは、 最終段の書き 込み用集積回路の最終ビッ トから順次格納されることになる。 これは、 書き込み 用集積回路においては、 初段の書き込み用集積回路のシフトレジス夕の第 1 ビッ 卜にシリアルに入力された記録画像デ一夕が最終段の書き込み用集積回路のシフ トレジス夕の最終ビット側へ順次転送されるためである。 ここで、 原稿面と記録 面とが相対向しているので、 初段の読み取り用集積回路の第 1 ビッ トの読み取り 位置が原稿面の左端部に一致しているとすると、 記録面の左端部は最終段の書き 込み用集積回路の最終ビッ トに対応する。 したがって、 初段の読み取り用集積回 路の第 1 ビッ トからの読み取り画像信号を 2値化した記録画像データを最終段の 書き込み用集積回路の最終ビッ トに格納すれば、 ミラ一画像でない正しい画像が 記録されることになる。 このときの読み取り画像信号の転送方向は、 初段の読み 取り用集積回路の第 1 ビッ 卜から最終段の読み取り用集積回路の最終ビッ トへの 方向であり、 記録画像データの転送方向は、 初段の書き込み ffl榘積回路の第 1 ビ ッ トから最終段の書き込み用集積回路の最終ビットへの方向であって、 両者は一 致している。
好ましい実施の形態においてはさらに、 上記読み取り用集積回路と上記書き込 み用集積回路とは、 1つのチップに一体化されている。
このようにすれば、 受光素子およびその出力制御回路と発熱素子のための駆動 制御回路とが 1つのチップに一体化できるので、 読み取り用集積回路と書き込み 用集積回路とを別のチッブにして別個に実装する場合と比較して、 基板上にチッ プが占める而積を小さくすることができる。 したがって、 基板の面積を小さくで き、 画像読み書きへッドをさらに小型化することができる。
好ましい実施の形態においてはまた、 上記ケーシングにおける上記基板の発熱 素子の背後に位置する部位には、 上記ケーシングよりも熱伝導率の大きな材料か らなる吸熱部材が設けられている。
このようにすれば、 発熱素子による熱が基板から吸熱部材に速やかに移動する ので、 基板の温度上昇を抑制することができ、 熱による受光素子の特性変化およ び基板の変形や損傷を良好に防止することができる。 なお、 本願発明においては、 上述のように、 発熱素子と、 この発熱素子を駆動制御するための書き込み用集積 回路と、 受光素子を含む読み取り用集積回路とを基板の一方の主面に設けている ので、 基板の他面には配線パターンや電子部品実装をする必要がないことから、 基板の他面と吸熱部材との接触面積を大きくすることができ、 したがって効果的 に基板の温度上昇を抑制することができる。
好ましい実施の形態において、 上記光学レンズは、 セルフオックレンズアレイ であり、 他の好ましい実施の形態において、 上記光学レンズは、 複数の非球面凸 レンズである。 セルフオックレンズアレイを用いる場合、 画像読み取り面上の 1 ライン分の画像が正立等倍に受光素子に集光させられる。 この構成は、 いわゆる 密着型イメージセンサにおいて普通に用いられる手法であり、 実施化が容易であ る。 光学レンズとして複数の非球面凸レンズを用いる場合には、 個々の非球面凸 レンズは、 個々の読み取り用集積回路と対応して配置され、 画像読み取り面上の
1ライン分の画像が、 所定の長さ範囲ごとに、 倒立して各読み取り用集積回路上 の受光素子列に集束させられる。 また、 光学レンズから画像読み取り面までの光 学的距離と、 光学レンズから受光素子までの光学的距離を異ならせることにより、 読み取りライン上の実距離より縮小した距離内に画像を集束させることができる。 したがって、 個々の読み取り用集積回路を小型化して、 そのコストを低減するこ とができる。
好ましい突施の形態において、 上記反射-千段は、 上記光学レンズを通過した上 記反射光を 1回反射させて上記受光素子に傾斜状に入射させる。 また、 他の好ま しい実施の形態においては、 上記反射手段は、 上記光学レンズを通過した上記反 射光を複数回反射させて上記受光素子に垂直または略垂直に入射させる。 このよ うに光学レンズからの光学的距離に余裕がある限り、 反射回数を選択することに より、 受光素子への入射角を適宜選択することができる。 また、 受光素子の効率 力、らいえば、 垂直に入射させるのが望ましい。
上記反射手段としては、 1または複数の鏡面によって形成することもできるし、 プリズムによって形成することもできる。 この場合において、 上記鏡面は、 上記 ケーシングとは別体のカバー部材の内面に金属蒸着あるいはスパッタリングによ り形成されており、 かつ、 このカバー部材は、 上記基板上に搭載された読み取り 用集積回路および書き込み用集積回路を覆っている。
他の好ましい実施の形憨においては、 上記プリズムは、 透明樹脂成形品であり、 上記ケ一シングまたは上記基板上に搭載された読み取り用集積回路および書き込 み用集積回路を覆うカバー部材に嵌合保持されている。
本願発明の第 2の側面によって提供される画像読み書きへッド用集積回路は、 読み取り原稿からの反射光を受光することにより上記読み取り原稿上の画像を読 み取る複数の受光素子と、 発熱することにより記録用紙上に画像を形成させる複 数の発熱としとを備えた画像読み書きへッドを制御する画像読み書きへッ ド用集 積回路であって、
上記複数の受光素子と、 上記複数の受光素子からの出力を順次取り出す受光素 子制御回路と、 記録画像に応じて上記複数の発熱素子に選択的に通電する発熱素 子制御回路とが 1つのチップに形成されてレ、ることを特徴としている。
この画像読み書きへッ ド用集積回路によれば、 受光素子と受光素子制御回路と 発熱素子制御回路とを 1つのチップに形成しているので、 受光素子および受光素 子制御回路を実現する読み取り用集積回路と発熱素子制御冋路を実現する書き込 み用集積回路とを各別に設ける場合に比較し、 基板上における設置スペースを小 さくすることができるのみならず、 電源やクロックパルスなどを双方の集積回路 に各別に供給する必要がないことから、 基板上の配線パターンが少なくて足りる。 したがって、 基板を小型化でき、 ひいては画像読み書きヘッ ドを小型化すること ができる。 しかも、 読み取り用集積回路と書き込み用集積回路とを各別に製造す る必要がないことから、 集積回路の製造コストを低減でき、 さらには基板へのチ ップボンディングゃ配線パターン形成の手間を柽減できる結果、 画像読み書きへ ッ ドの安価にできる。
好ましい実施の形態においては、 複数の受光素子がチップの表面の一側縁近傍 に配置され、 信号用および電源用の全てのパッ ドがチップの表面の他側縁近傍に 配置されている。
このようにすれば、 パッ ドと基板上の配線パターンとをワイヤボンディングに より接続したときに、 ワイヤにより受光素子への入射光が遮られるのを確実に防 止することができる。
好ましい実施の形態においては、 受光素子制御回路におけるタイミング制御の ためのクロック信号と、 発熱素子制御回路におけるタイミング制御のためのクロ ック信号とが 1つのクロック信号で兼用される。
このようにすれば、 基板の配線パターンを減少させうることから、 配線パ夕一 ンの設定がより容易になるとともに、 基板を小型化できる。
本願発明のその他の特徴および利点は、 添付図面を参照して以下に行う詳細な 説叨から、 より明らかとなろう。 図面の簡単な説明
図 1は、 本願発明の第 1の実施形態に係る画像読み書きへッドの概略斜視図で ある。
図 2は、 図 1に示される画像読み書きへッドの長手方向と直交する方向に沿う 断面図である。 図 3は、 図 1に示される画像読み書きへッドに備えられた^ 2の基板の平面図 である。
図 4は、 図 1に示される画像読み書きへッドに備えられた 2の基板の長手方 向端部の要部拡大平面図である。
図 5は、 図 1に示される雨像読み書きへッドに備えられた第 2の基板の発熱素 子部分の拡大平面図である。
図 6は、 図 1に示される画像読み書きヘッドに備えられたセンサ I C (読み取 り用集積回路） の回路ブロック図である。
図 7は、 図 6に示されるセンサ I Cの各部信号波形図である。
図 8は、 図 1に示される画像読み書きヘッドに備えられた駆動 I C (書き込み 用集積回路） の回路ブロック図である。
図 9は、 図 8に示される駆動 I Cの各部信号波形図である。
図 1 0は、 コピー時における読み取り画像と記録画像との関係の説明図である c 図 1 1は、 本願発明の第 2の実施形態に係る画像読み書きへッドの長手方向と 直交する方向に沿う断面図である。
図 1 2は、 図 1 1に示される画像読み書きへッドに備えられた第 2の基板の平 面図である。
図 1 3は、 図 1 1に示される画像読み書きヘッドに備えられた第 2の基板の長 手方向端部の要部拡大平面図である。
図 1 4は、 図 1 Iに示される画像読み書きヘッドに備えられた集積回路の回路 プロック図である。
図 1 5は、 図 1 1に示される画像読み書きへッドに備えられた集積回路の略示 平面図である。
図 1 6は、 本願発明の第 3の実施形態に係る画像読み書きへッドの概略斜視図 である。
図 1 7は、 図 1 6に示される画像読み骞きヘッドの長手方向と直交する方向に 沿う断面図である。
図 1 8は、 図 1 7の X— X線に沿う断面図である。
図 1 9は、 本願発明の第 4の実施形態に係る画像読み書きへッドの要部断面図 であ o
図 2 0は、 本願発明の第 5の実施形態に係る画像読み書きへッドの要部断面図 である。
図 2 1は、 図 2 0に示される雨像読み書きへッドにおけるプリズム保持構造の 説明図である。
図 2 2は、 本願発明の第 6の実施形態に係る画像読み書きへッドの要部断面図 である。 発明を実施するための最良の形態
以下、 本願発明の好ましい実施の形態を図面を参照して具体的に説明する。 図 1ないし図1 0は、 本願発明に係る画像読み書きヘッド 1の第 1の実施形態 を示している。 図 1は、 上記画像読み書きへッ ド 1の概略斜視図、 図 2は、 同画 像読み書きへッド 1の長手方向と直交する方向に沿う断面図であって、 この画像 読み書きへッド 1は、 所定の長手寸法を有するケーシング 2を有している。 この ケーシング 2には、 図 2に良く表れているように、 長手方向両端部を除いて第 1 の回部 3と第 2の凹部 4とが形成されており、 第 1の凹部 3の開口を封鎖するよ うにしてカバーガラス 5が取付けられている。 第 1の凹部 3の内部には、 第 1の 基板 6が取り付けられており、 第 2の凹部 4の内部には、 第 2の基板 7が取り付 けられている。
第 1の基板 6の一方の主面には、 長手方向所定間隔おきに、 照明光源としての 複数個の L E Dチップ 8が取り付けられている。 第 1の基板 6の他方の主面は、 ケーシング 2に支持されている。 第 2の基板 7の一方の主面には、 幅方向一側寄 りにかつ長手方向に沿って列伏に、 発熱素子 9が形成されており、 幅方向他側寄 りにかつ長手方向に沿って列状に、 読み取り用集積回路 （以下 「センサ I C」 と 記す） 1 0および書き込み用集積回路 （以下 「駆動 I (：」 と記す） 1 1とが取付 けられている。 ケ一シング 2には、 断面矩形伏の吸熱部材 1 4がインサート成型 されており、 上記第 2の基板 7の他方の主面の略半分は吸熱部材 1 4に当接させ られている。
上記ケ一シング 2には、 第 1の凹部 3と第 2の凹部 4とを連通させる連通空間 が形成されており、 この連通空間には、 光学レンズとしてのセルフオックレンズ アレイ 1 2が設けられている。 さらにこのケ一シング 2には、 反射カバー体 1 3 力、 '取り付けられている。 この反射カバー体 1 3は、 幅方向一端から傾斜伏に突出 する屈曲部 1 3 aを有しており、 この屈曲部 1 3 aの先端面は、 第 2の基板 7の 一方の主面に当接している。 すなわち、 上記センサ I C 1 0および駆動 I C 1 1 は、 上記ケーシング 2の第 2の基板 7の一方の主面に搭載されたかたちで、 上記 反射カバ一体 1 3によって覆われており、 第 2の基板 7における発熱素子 9は、 外部に露出させられている。
上記ケーシング 2は、 たとえば樹脂成形によって作製することができる。 カバ —ガラス 5は、 たとえばガラス製あるいは榭脂製によって得ることができる。 第 1の基板 6は、 たとえばガラスエポキシ基板を用いることができる。 第 2の基板 7は、 たとえばアルミナセラミック製とすることができる。 L E Dチップ 8は、 読み取り原稿 Dを照射する光源として機能する。 発熱素子 9は、 記録用紙 Pに画 像を記録するための熱源として機能する。 この発熱素子 9の具体的構成について は後述する。
センサ I C 1 0は、 読み取り原稿 Dからの反射光を受光して読み取り画像信号 を出力する受光素子として機能するイメージセンサと、 このイメージセンサの各 受光素子からの読み取り画像信号を順次取り出す受光素子制御回路とが形成され たチップからなっており、 第 2の基板 7の一方の主面にチップボンディングされ ている。 このセンサ I C 1 0はまたは、 第 2の基板 7の一方の主面に形成された 配線パターン （図示略） に対してワイヤボンディングにより接続されている。 駆動 I C 1 1は、 発熱素子 9を選択的に駆動する発熱素子制御回路が形成され たチップからなっており、 第 2の基板 7の一方の主面にチップボンディングされ ている。 この駆動 I C 1 1はまた、 第 2の基板 7の一方の主面に形成された配線 パターン （図示略） に対してワイヤボンディングにより接続されている。
上記吸熱部材 1 4は、 たとえばアルミニウムなどの金属からなっており、 発熱 素子 9による第 2の基板 7の熱を吸収して、 第 2の基板 7の大幅な温度上昇を阻 止する。 セルフオックレンズアレイ 1 2は、 特殊な口ッドレンズを樹脂中にィン サートしたものであり、 読み取り原稿 Dからの読み取り原稿 D上の画像を受光素 子に正立等倍に結像させる機能をもっている。
反射カバ一体 1 3は、 たとえばガラスあるいは樹脂あるいは金属からなってお り、 上記セルフオックレンズアレイ 1 2を通過した読み取り原稿 Dから反射光を その光路を屈曲させて受光素子に入射させる役割をもつ。 すなわち、 この反射力 バー体 1 3の第 2の基板 7の一方の主面との対向面には、 屈曲部 1 3 aを除く位 置の少なくとも一部に反射面が形成されている。 この反射面は、 たとえば金属蒸 着あるし、はスパッタリングなどによつて形成することができる。 この実施形態に おいて上記反射カバー体 1 3の反射面は、 第 2の基板 7の一方の主面と平行とな つており、 セルフオックレンズアレイ 1 2の光軸は、 反射カバー体 1 3の反射面 に対し T所定角度傾斜している。 また、 カバ一ガラス 5の表面および裏面は、 セ ルフォックレンズアレイ 1 2の光軸と直交している。
たとえば、 A 幅の原稿を 8画素 /讓の主走査密度で読み取るように構成する 場合、 1 7 2 8個の受光素子を等間隔一列に配列する必要がある。 このような受 光素子は、 複数個の受光素子が形成されたセンサ I C 1 0を第 2の基板 7の一方 の主面に複数個列状に設置することにより実現される。 たとえば、 9 6個の受光 素子が形成されたセンサ I C 1 0を用いる場合、 すべての受光素子のピッチが一 定となるように、 1 8個のセンサ I C 1 0を長手方向に互いに密接させて第 2の 基板 7の一方の主面上に搭載することになる。
上記カバーガラス 5の上面と対向するようにして、 読み取り用のプラテンロー ラ 2 1力、'配置されており、 このプラテンローラ 2 1にバックアップされて、 読み 取り原稿 Dがカバーガラス 5上に案内される。
以上の構成が、 カバーガラス 5上に案内された読み取り原稿 Dの画像を読み取 るイメージセンサとしての機能を実現する。 すなわち、 カバーガラス 5上に設定 された読み取りライン Lに沿う読み取り原稿 D上の明暗画像がそのままセンサ I C 1 0の受光素子列に反映され、 1読み取りラインごとに、 各受光素子の受光量 を表すアナログの読み取り画像信号がシリアルに出力される。
また、 第 2の基板 7の主面に列伏に配列された発熱素子 9と対向するようにし て、 記録用のブラテンローラ 2 2が配置され、 このブラテンローラ 2 2にバック アップされるようにして、 感熱記録紙等の記録用紙 Pが発熱素子 9に押しつけら れるようにして搬送される。 第 2の籠 7の一方の主面に形成された以上の構成 は、 サーマルプリン卜へッドとしての機能を実現する。 すなわち、 駆動 I C 1 1 は、 記錄画像データにしたがって、 1印字ラインごとに、 多数の発熱素子 9から なる発熱ドッ列のうちの選択した発熱素子 9を発熱駆動する。
次に、 発熱素子 9の具体的構成について、 具体的に説明する。
図 3は、 第 2の基板 7の平面図であって、 第 2の基板 7の一方の主面には、 幅 方向一側寄りに多数の発熱素子 9が列伏に形成されており、 また、 幅方向他側寄 りに 1 8個のセンサ I C 1 0と 1 2個の駆動 I C 1 1とがそれぞれ列状に取り付 けられている。 駆動 I C 1 1は、 センサ I C 1 0よりも発熱素子 9側に位置して おり、 互いに隣接するセンサ I C i 0は密接して取り付けられている。 また、 第 2の基板 7の長手方向両端部には、 幅方向他側側の端面にコネクタ 2 3 , 2 4が 取り付けられている。 これらのコネクタ 2 3， 2 4は、 センサ I C 1 0および駆 動 I C 1 1の入出力信号や電源を伝送するためのケーブル （図示略） が接続され る。
図 4は、 第 2の基板 7の長手方向両端部の要部拡大平面図であって、 第 2の基 板 7の一方の主面には、一側緣に沿うようにして、 発熱素子 9を構成するための 発熱抵抗体 3 1が直線状に設けられており、 総計 1 7 2 8個の発熱素子 9を 1 4 4個ずつ分担して駆動するための 1 2個の駆動 I C 1 \が、 第 2の基板 7の一方 の主面の他側縁に沿うようにして搭載されている。 これら駆動 I C 1 1よりもさ らに第 2の基板 7の一方の主面の他側緣側には、 1 8個のセンサ I C 1 0が列状 にかつ密着して搭載されている。
図 5は、 発熱抵抗体 3 1の一部の拡大平面図であって、 発熱抵抗体 3 1の外側 には、 これと平行に延びるようにして共通電極配線 3 2が形成されている。 この 共通電極配線 3 2からは、 発熱抵抗体 3 1の下側にもぐり込むようにして第 2の 基板 7の幅方向に衝歯状のコモンパターン 3 3が延ばされている。 また、 このコ モンパターン 3 3の各間の領域には、 ¾歯状の個別電極パターン 3 4が入り込ま されている。 この個別電極パターン 3 4の基端部は、 駆動 I C 1 1の一側近傍ま で延ばされており、 各個別電極パターン 3 4は、 駆動 I C 1 1の出力パッドに対 してワイヤボンディングによって結線されている。 駆動 I C I 1は、 これに入力される記錄画像デ一夕にしたがって、 選択した俩 別 極パターン 34に電流を流す。 そうすると、 発熟抵抗体 31において、 当該 個別電極パターン 34を挟んで両側に位置するコモンパターン 33間の領域に電 流が流れ、 この領域が発熱する。 すなわち、 発熱抵抗体 31は、 図 5に詳示する ように、 その下にもぐり込んでのびる描歯状のコモンパターン 33によって、 β 手方向に微小 域毎に区両され、 各区画された領域が発熟素子 9として機能する。 次に、 センサ I C 1 0および駆動 I C 1 1の構成について、 具体的に説明する。 図 6は、 センサ I C 1 0の回路ブロック図であって、 このセンサ I C 1 0のチ ップ 4 1には、 96個のホトトランジスタ PTr, 〜PTree、 96個の電界効 果トランジスタ FET, 〜FETae、 受光用のシフ トレジス夕 SR, 、 チップセ レク ト回路 CS, 、 演算増幅器 OP, 、 電界効果トランジスタ FET, , FET b 、 キャパシ夕 C, 、 抵抗器 R, 〜R3 、 およびパッ ド S I, CLK I, VDD, AO, S〇が形成されている。 ホトトランジスタ PTr, 〜PTr96は、 読み取 り原稿 Dからの反射光が入射されることにより読み取り原稿 Dの画像に応じたァ ナ口グの読み取り画像信号を出力する受光素子を構成している。 電界効果トラン ジス夕 FET, 〜FET9e、 シフトレジス夕 SR, 、 チップセレクト回路 CS, 、 演算増幅器 OP, 、 電界効果トランジスタ FET,， FETb 、 キャパシ夕 C , 、 および抵抗器 R, 〜R3 は、 ホトトランジスタ PTr, 〜PTr96からの出 力を順次取り出す受光素子制御回路を構成している。
ホトトランジスタ PTr , 〜PTr は、 コレクタ力、 'パッ ド VDDに接続され、 エミッ夕が電界効果トランジスタ FET, 〜FETS6のドレインに接続されてい る。 電界効果トランジスタ FET, 〜FETaeは、 ゲートがシフトレジス夕 SR , の出力端に接続されており、 ソースが全て共通に電界効果トランジスタ FET . のドレインおよび演算増幅器 OP, の非反転入力端に接続されている。 電界効 果トランジスタ FET, は、 ゲートがパッド CLK Iに接続されており、 ソース が接地されている。 演算増幅器 OP, は、 出力端が電界効果トランジスタ FET b のドレインおよび抵抗器 R3 の一端に接続されており、 反転入力端が抵抗器 R 3 の他端および抵抗器 R2 の一端に接続されている。 演算増幅器 OP, の非反転 入力端と電界効果トランジスタ FET,のドレインと電界効果トランジスタ FE T, 〜FET96のソースとの掊铙点には、 抵抗器 R, の一端およびキャパシ夕 C , の一端がは铙されている。 抵抗器 R, . R2 の他端およびキャパシ夕 C, の他 端は接地されている。 電界効果トランジスタ FETb は、 ゲートがチップセレク ト回路 CS, の出力端に接铙されており、 ソースがパッド AOに接続されている。 図 7は、 センサ I C 1 0の各部信号波形図であって、 31はパッ ド31に入カ されるシリアルイン信号、 CLK Iはパッ ド CLK Iに入力されるクロック信号、 AOはパッ ド AOに出力される読み取り画像信号である。
シフトレジス夕 SR, は、 パッ ド S Iを介してシリアルイン信号が入力される ことにより、 パッ ド CLK Iを介して入力されるクロック信号に同期して、 電界 効果トランジスタ FET, 〜ΡΕΤίΗのゲートに駆動パルスを順次出力する。 す なわち、 シリアルイン信号は、 まずシフトレジス夕 SR, の第 1ビッ トに入力さ れ、 これによりシフ トレジス夕 SR, の第 1ビッ トがオンして電界効果トランジ ス夕 FET, のゲートに駆動電圧が印加され、 電界効果トランジスタ FET, が オンして受光素子としてのホトトランジスタ PTr, に蓄積された電荷が演算増 幅器 OP, の非反転入力端に供給される。 そして、 クロック信号が入力される毎 にシリアルイン信号がシフトレジスタ SR, 内を次段に順次転送される結果、 ホ 卜トランジスタ PTr , 〜PTr9eに蓄積された電荷すなわち読み取り画像信号 が演算増幅器 OP, の非反転入力端に順次供給される。 そして、 演算増幅器 OP > により増幅された読み取り画像信号は、 アナログスィッチとして動作する電界 効果トランジスタ FETb を介してパッ ド AOに出力され、 第 2の基板 7の配線 パターンを介して画像読み書きへッド 1の外部に供給される。
シフトレジスタ SR, の最終ビットまで転送されたシリアルイン信号は、 次の クロック信号が入力されることにより、 シリアルァゥト信号としてパッド SOお よびチップセレクト回路 CS, に出力される。 パッ ド SOに出力されたシリアル アウト信号は、 第 2の基板 7の配線パターンを介して次段のセンサ I C 1 0のパ ッ ド S Iにシリアルイン信号として供給される。
チップセレクト回路 CS, は、 パッ ド S Iにシリアルイン信号が入力された時 力、ら、 パッ ド SOにシリアルアウト信号が出力される時までの期間、 バッド CL K Iに入力されるクロック信号に同期して、 電界効果トランジスタ FETb をォ ン 'オフさせる。 すなわち、 シリアルアウト信号が入力されたチップセレクト回 路 CS, は、 電界効果トランジスタ FETb のゲートに供給していた駆動信号を 遮断し、 電界効果トランジスタ FETb をオフさせる。 これにより、 パッ ド AO に演算増幅器〇P, の出力が供給されなくなり、 演算増幅器 OP, により増幅さ れたノィズなどが ッド A 0に出力されるのを良好に防止できる。
また、 アナログスィッチとして動作する電界効果トランジスタ FET, は、 ノ、' ッ ド CLK Iに入力されるクロック信号に同期してオン■オフすることにより、 電界効果トランジスタ FET, 〜FETieを介して出力されるホトトランジスタ PTr , 〜PTr 96からの電荷を、 演算増幅器 OP, に供給する伏態と接地させ る状態とに切り替わる。 キャパシ夕 C, および抵抗器 R, は、 ホトトランジスタ PTr, 〜PTr seからの出力波形を整形するものであり、 抵抗器 R2 , R3 は、 演算増幅器 OP, の電 E増幅度を決定するものである。
図 8は、 駆動 I C 1 1の回路ブロック図であって、 この駆動 I C 1 1のチップ 42には、 チップセレク ト回路 CS2 、 ラッチ回路 LT、 シフ トレジス夕 SR2 、 1 44個の論理積回路 AND, 〜AND，<4 、 144個のバイボーラトランジ ス夕 T r , 〜Tr，" 、 およびパッ ド D I, CLK I, LAT I, STR I, S TRCLK, GND, STR〇， LATO, CLKO, DO, DO, 〜DO," が形成されている。 バイポーラトランジスタ Tr , 〜Tr144 は、 発熱素子 9に 通電するためのスィッチを構成している。 シフトレジス夕 SR2 、 ラッチ回路 L T、 チップセレク ト回路 CS2 、 論理積回路 AND, 〜AND,44 、 およびバイ ポーラトランジスタ Tr, 〜Tr144 は、 記録画像データに応じて複数の発熱素 子 9に選択的に通電する発熱素子制御回路を構成している。
論理積回路 AND, 〜AND,<4 は、 出力端がバイボーラトランジスタ Tr , 〜Tr,44 のベースに接镜され、 一方の入力端がラッチ回路 LTの出力端に接镜 され、 他方の入力端がチップセレクト回路 CS2 の一方の出力端に接続されてい る。 バイポーラトランジスタ Tr , 〜Tr,44 は、 ェミッタが全て共通にパッ ド GNDに接続され、 コレクタ力くパッド DO, 〜DO," に接続されている。
図 9は、 駆動 I C 1 1の各部信号波形図であって、 D Iはパッ ド D Iに入力さ れる記録画像デ一夕、 CLK Iはパッ ド CLK Iに入力されるクロック信号、 L AT Iはパッ ド LAT Iに入力されるラッチ信号、 STRCLKはパッ ド STR CLKに入力されるスト π;—ブクロック信号、 STR 1〜STR 1 2は各駆動 I C 1 1の内部でチップセレクト回路 CS2 により生成されるストローブ信号であ 。
シフトレジス夕 SR2 は、 パッド D Iを介して第 1ビッ トにシリアルに入力さ れる記録画像データを、 パッ ド CLK Iを介して入力されるクロック信号に同期 して順次次のビッ 卜に転送することにより、 144ビッ ト分の記録画像データを 一時的に記憶するものであって、 シフトレジスタ SR2 の最終ビッ トまで転送さ れた記録画像データは、 次のクロック信号が入力されることにより、 パッ ド DO に出力され、 第 2の基板 7の配線パターンを介して次段の钜動 I C 1 1のパッド D Iに供給される。 また、 パッ ド CLK Iを介してシフトレジスタ SR2 に入力 されたクロック信号は、 シフ トレジス夕 SR2 からパッド CLKOに出力され、 第 2の基板 7の配線パターンを介して次段の駆動 I C 1 1のパッ ド CLK Iに供 給される。 このシフトレジスタ SR2 に供給されるクロック信号は、 センサ I C 10のシフトレジス夕 SR, に供給されるクロック信号と同じものであって、 コ ネク夕 23あるいは 24の同じコネクタピンから第 2の基板 7の配線パターンを 介して初段のセンサ I C 1 0のパッ ド CLK Iおよび初段の駆動 I C 1 1のパッ ド CLK Iに供給される。 すなわち、 センサ I C 1 0におけるタイミング制御の ためのクロック信号と駆動 I C 1 1におけるタイミング制御のためのクロック信 号とを 1つのクロック信号で兼用している。
ラッチ回路 LTは、 ノ、'ッ ド LAT Iを介してラッチ信号が入力されることによ り、 その時点でシフトレジス夕 SR2 の各ビッ トに記憶されている記録画像デー 夕を取り込んで記憶する。 ラッチ回路 LTに入力されたラッチ信号は、 ラッチ回 路 LTからパッド LATOに出力され、 第 2の基板 7の配線パターンを介して次 段の駆動 I C 1 1のパッ ド LAT Iに供袷される。
チップセレクト回路 CS2 は、 パッド STR Iを介して一方の入力端に入力さ れるストローブ信号とパッ ド STRCLKを介して他方の入力端に入力されるス トロ一ブクロック信号とに基づレ、て新たなストロ一ブ信号を生成し、 その新たな ストローブ信号を一方および他方の出力端から出力する。 チップセレクト回路 C S2 の一方の出力端から出力された新たなストローブ信号は、 論理積回路 AND , 〜AND,44 の他方の入力端に供給され、 他方の出力端から出力された新たな ストローブ信^は、 パッ ド STROに供給される。 パッド STROに供給された ストローブ信号は、 第 2の基板 7の配線パターンを介して次段の画像読み書きへ ッ ド用榘稽回路 1 0のパッ ド STR Iに供給される。 すなわち、 チップセレクト 回路 CS2 は Dフリップフロップ回路を備えており、 パッ ド STRCLKを介し て他方の入力端に入力されるストローブクロック信号の立ち上がりのタイミング で、 パッ ド STR Iを介して一方の入力端に入力されるストローブ信号がハイレ ベルであればハイレベルの信号を出力し、 口一レベルであれば口一レベルの信号 を出力する。 そして、 第 2の基板 7上の 12個の駆動 I C 1 1のうちの初段の駆 動 I C 1 1のチップセレク ト回路 CS2 に、 ストローブ信号としてたとえばラッ チ信号が入力されると、 その後の最初のストローブクロック信号の立ち上がりの タイミングでチップセレクト回路 CS2 の出力がハイレベルになる。 そしてその 次のストローブクロック信号の立ち上がりのタイミングでは、 ラッチ信号は既に α—レベルに反転しているので、 チップセレクト回路 CS2 の出力はハイレベル からローレベルに反転する。 したがって、 チップセレクト回路 CS2 は、 スト口 —ブクロック信号の 1周期に相当する期間だけハイレベルになるストローブ信号 を出力することになる。 そして、 このストローブ信号が次段の駆動 I C 1 1のチ ップセレクト回路 CS2 にストローブ信号として入力されるので、 次段の駆動 I C 1 1のチップセレクト回路 CS2 は、 前段の駆動 I C 1 1のチップセレクト回 路 C S2 により生成されたストロ一ブ信号の立ち下がりと同時に立ち上がってス トローブクロック信号の 1周期に相当する期間だけハイレベルになるストローブ 信号を出力する。 このように、 第 2の基板 7上の 12個の駆動 I C 1 1のチップ セレク ト回路 CS2 は、 タイミングが相互に重ならないように順次新たなスト口 ーブ信号を生成するのである。
チップセレクト回路 CS2 の一方の出力端から新たなストローブ信号が出力さ れると、 論理接回路 AND, 〜AND 4 の他方の入力端がハイレベルになり、 論理積回路 AND, 〜AND,44 の出力端の信号と一方の入力端に供給されてい るラッチ回路 LTの出力と力一致する。 すなわち、 ラッチ回路 LTに記憶されて いる記録画像デ一夕の各ビッ トの内容に応じて論理精回路 AND, 〜AND，44 の出力端のレベルが決定され、 それに応じてバイポーラトランジスタ Tr , 〜T r のオン -オフ状態が決定される。 ノくッ ド DO, 〜DO,44 はそれぞれ図 5 の個別電極パターン 34に接铙されているので、 バイボーラトランジスタ Tr , 〜Tr，44 のうちのいずれかがオンすれば、 電源の陽極から共通電極配線 32、 コモンパターン 33、 発熱抵抗体 3 1、 個別電極パターン 34、 バイボーラトラ ンジス夕 Tr , 〜Tr 14< のうちの該当するもの、 およびパッ ド GNDを介して 電源の陰極に至る閉ループが形成され、 発熱素子 9を構成する発熱抵抗体 3 1の 該当箇所に通電されて、 記録用紙 Pに記録画像が記錄される。
以上の構成において、 読み取り原稿 Dの読み取りに際しては、 LEDチップ 8 力、ら出射された光がカバーガラス 5を介して読み取り原稿 Dに照射され、 読み取 り原稿 Dからの反射光がカバ一ガラス 5を介してセルフォックレンズアレイ 1 2 に入射し、 この反射光は、 セルフオックレンズアレイ 1 2により集束されて、 か つ反射体 1 3の反射面により光路を屈曲されつつ、 センサ I Cに形成された受光 素子に入射させられる。 これにより、 センサ I C 1 0からワイヤボンディングと 第 2の基板 7の一方の主面に形成された配線パ夕一ンとコネクタ 23あるいは 2 と図外のケーブルとを介して読み取り画像信号が画像読み書きへッド 1の外部 に取り出され、 1ライン分の画像が読み取られることになる。 そして、 プラテン ローラ 2 1により読み取り原稿 Dが図 2の矢印方向に 1ライン分送られ、 以下同 様の動作が繰り返される。
また、 記録用紙 Pへの画像の記録に際しては、 画像読み書きへッ ド 1の外部か ら図外のケーブルとコネクタ 23あるいは 24と第 2の基板 7の一方の主面に形 成された配線パターンとワイヤボンディングとを介して駆動 I C 1 1に記録画像 データが入力される。 これにより駆動 I C 1 1力 入力された記録画像デ一夕に 応じて駆動するべき発熱素子 9を選択し、 それに応じて選択的に個別電極バタ一 ン 34に通電する。 すなわち、 電源の正極側から個別電極パターン 34と発熱抵 抗体 3 1とコモンパターン 33と共通電極配線 32とを通って電源の負極側に至 る閉ループを形成させる。 これにより、 記録画像データに応じた発熱素子 9が発 熱し、 記録用紙 Pに 1ライン分の画像が記録される。 そして、 プラテンローラ 2 2により記錄 ffl紙 Pが図 2の矢印方向に 1ライン分送られ、 以下同様の動作が橾 り返される。
コピー時には、 上記の読み取りと書き込みとの動作が同時に行われる。 すなわ ち、 センサ I C 1 0から出力された読み取り画像信号が画像読み書きへッ ドの外 部の 2値化回路により 2値化され、 記録画像データとして駆動 I C 1 1に入力さ れる。 このとき、 1 8個のセンサ I C 1 0においては、 1ライン分の読み取り画 像信号が、 初段のセンサ I C 1 0 (図 3の左端のセンサ I C 1 0 ) のシフトレジ スタ S R , の第 1 ビット （図 6のホトトランジスタ P T r , に対応するビット） から順に出力され、 最終段のセンサ I C 1 0 (図 3の右端のセンサ I C 1 0 ) の シフトレジス夕 S R , の最終ビッ ト （図 6のホトトランジスタ P T r s sに対応す るビッ ト） からの読み取り画像信号が 1 ラインの最後になる。 これらの読み取り 画像信号は、 2値化されて記録画像データとして、 1 2個の駆動 I C 1 1のうち の初段の駆動 I C 1 1 (図 3の左端の駆動 I C 1 1 ) のシフトレジス夕 S R 2 の 第 1 ビッ ト （図 8の論理積回路 AND , に対応するビット） にシリアルに入力さ れ、 最終段の駆動 I C 1 1 (図 3の右端の駆動 I C 1 1 ) のシフトレジス夕 S R 2 の最終ビット （図 8の論理積回路 A ND , に対応するビット） 側に順次転送 される。 すなわち、 読み取り画像信号の転送方向は図 1 0の矢印 A方向であり、 記録画像データの転送方向は図 1 0の矢印 B方向であって、 両者は一致している。 したがって、 初段のセンサ I C 1 0の第 1 ビッ トからの読み取り画像信号は、 最 終段の駆動 I C 1 1の最終ビッ 卜に記録画像データとして保持されることになる。 ところで、 読み取り画像と記録画像との関係を説明する説明図である図 1 0の ように、 読み取り原稿 Dの送り方向は矢印 C方向であり、 記録用紙 Pの送り方向 は矢印 D方向であって、 両者は一致している。 また、 読み取り原稿 Dの読み取り 面と記録用紙 Pの記錄面とは画像読み書きへッ ド 1を挟んで相対向している。 し たがって、 読み取り原稿 Dの読み取り面の'左端部は初段のセンサ I C 1 0の第 1 ビッ トの位置に対応し、 記録用紙 Pの記録面の左端部は最終段の駆動 I C 1 1の 最終ビットの位置に対応することになる。 この結果、 図 1 0に示しているように、 読み取り原稿 Dの読み取り面の文字が、 いわゆるミラ一文字にならずに正しく記 録用紙 Pの記録面に記録されことになる。 図 1 1ないし図 1 5は、 本願発明に係る画像読み書きへッ ド 1の第 2の実施形 態を示している。 図 1ないし図 I 0に示した第 1の実施形憨に対してこの第 2の 実施形態の異なる点は、 第 1の実施形態では、 第 2の基板 7の一方の主面に読み 取り用集積回路 1 0と書き込み用集積回路 1 1とを別個にボンディングしていた のに対し、 この第 2の実施形態においては、 読み取り用集積回路 1 0と書き込み 用集猜回路 1 1の双方の機能を 1つのチップに一体化している点である。 図 1 1 において、 この画像読み書きへッ ド用集積回路 10の構成を除くその余の構成は、 図 2と同様であるので、 同一または同等の部材には図 2と同一の符号を付して、 詳細な説明は省略する。 なお、 この画像読み書きへッ ド用集積回路 1 0は、 受光 素子列を含んでいるので、 各集積回路 1 0は、 図 12および図 1 3に表れている ように、 互いに密接させた状態で第 2の基板 7の一方の主面上に搭載されること になる。
図 1 4は、 この第 2の実施形憨に用いられる画像読み書きヘッ ド用集積回路 1 0の回路ブロック図である。 第 1の実施形態における図 6および図 8と、 この図 14を比較すれば明らかなように、 この画像読み書きへッ ド用集積回路 1 0は、 図 6の読み取り用集積回路 1 0の構成と、 図 8の書き込み用集樁回路 1 1の構成 を一体化したものである。 ただし、 この面像読み書きへッ ド用集積回路 1 0にお いては、 受光素子であるホトトランジ夕 PTr , 〜PTr 9(S、 の数と、 バイポー ラトランジス夕 Tr, 〜Tr ββの数を一致させて、 1つの画像読み書きヘッ ド用 集積回路 1 0が担当する受光素子の数と、 発熱素子 9の数とを一致させている。 すなわち、 この画像読み書きへッ ド用集積回路 10のチップ 41には、 たとえば 96個のホトトランジスタ PTr , 〜PTra6、 96個の電界効果トランジスタ FETi 〜FETee、 受光用のトランジスタ SR, 、 チップセレク ト回路 CS, , CS2 演算増幅器 OP, 電界効果トランジスタ FET, , FET¾ 、 キャパシ 夕 C, 、 抵抗器 R, 〜R3 、 発熱用のシフトレジスタ R2 、 ラッチ回路 LT、 た とえば 96個の論理接回路 AND, 〜ANDe6、 96個のバイボーラトランジス 夕 Tr , 〜Tr 9βおよびパッド S I, T I, CLK I, LAT I, STR I, S TRC, VDD, DO, 〜DOe6, GND. AO, STRO, LATO, CLK 0, DO, SOが形成されている。 ホトトランジスタ PTr , 〜PTreeは、 読
2 n み取り原稿 Dからの反射光が入射されることにより、 読み取り原稿 Dの画像に応 じた読み取り画像信号を出力する受光素子を構成している。 バイボーラトランジ 夕 Tr， 〜Tr9eは、 発熱素子 9に通電するためのスィッチを構成している。 電 界効果トランジスタ FET, 〜FET36、 シフ トレジスタ SR, 、 チップセレク ト回路 CS, 、 演算増幅器 OP, 、 電界効果トランジスタ FETa , FETb、 キャパシター 、 および抵抗器 R， 〜R3 は、 ホトトランジスタ PTr , 〜PT r36からの出力を順次取り出す受光素子制御回路を構成している。 シフトレジス 夕 SR, 、 ラッチ回路 LT、 チップセレクト回路 CS2 、 論理積回路 AND, 〜 AND96、 およびバイボーラトランジスタ Tr , 〜Tr96は、 記録画像に応じて 複数発熱素子 9に選択的に通電する発熱素子制御回路を構成している。
図 1 4および図 1 5からわかるように、 この画像読み書きへッ ド用集積回路 1 0のチップ 4 1の表面には、 長手方向に沿う一側縁部に、 受光素子を構成するホ トトランジスタ PTr, 〜PTr 96がー列に形成されているとともに、 長手方向 に沿う側縁部に、 全てのパッ ド S I, T I, CLK I, LAT I, STR I, S TRC, VDD, DO, 〜D096, GND, AO, STRO, LATO, CLK 〇， DO, S〇が形成されている。 したがって、 パッ ド S I, T I， CLK I, LAT I, STR I, STRC, VDD, DO^DO^, GND, AO, ST RO, LATO, CLKO, DO, S 0と第 2の基板 7上の配線パターンとをヮ ィャボンディングとにより接続したときに、 全てのワイヤをホトトランジスタ P Tr, 〜PTr 96とは反対側に引き出すことができ、 ワイヤによりホト トランジ 夕 P T r , 〜P T r ssへの入射光が遮られるのを確実に防止することができる。 上記画像読み書きへッド用集積回路中の読み取り制御回路および書き込み制御 回路の作動は、 既に図 6および図 9を参照して説明したのと同様であるので、 こ こでの説明は省略する。
図 1 6ないし図 18は、 本願発明に係る画像読み書きへッ ドの第 3の実施形態 を示しており、 図 1 6はこの実施形態に係る画像読み書きへッ ド 1の概略斜視図、 図 1 7は同画像読み書きへッド 1の長手方向と直交する方向に沿う断面図である。 図 2に代表的に示される第 1の実施形態と異なる点は、 光学レンズ 12として、 各読み取り用集積回路 10と対応して配置される複数個の非球面凸レンズが用い られていること、 反射カバー体 1 3に 2つの屈曲部 1 3 a , 1 3 bを設け、 この 反射カバ一体 1 3の内面に形成した第 1の反射面 1 3 cと第 2の反射面 1 3 dと によって、 非球面凸レンズ 1 2を通過した反射光を 2回反射させた後、 読み取り 用集積回路 1 0上の受光素子に略垂直に入射させていること、 である。
この実施形態においても、 第 2の基板 7の一方の主面上に、 発熱素子 9、 読み 取り用集積回路 1 0および書き込み用集積回路 1 1が搭載されている。 これらの 発熱素子 9、 読み取り用集積回路 1 0のおよび書き込み用集積回路 1 1は、 すで に図 5、 図 6および図 8を参照して説明したものと同様の構成および機能を備え るものを採用することができる。 ただし、 図 1 8を用いて後述するように、 この 実施形態においては、 光学レンズとして非球面凸レンズ 1 2を採用し、 読み取り ライン Lの所定範囲の画像を縮小して各読み取り用集積回路 1 0の受光素子に集 束させることができるので、 読み取り用集積回路 1 0の長さを短縮して、 各読み 取り用集積回路 1 0を図 1 8に示されるように離散配置することができる。
図 1 7において、 光学レンズ 1 2の構成および反射カバー体 1 3の構成以外の 構成は、 基本的に図 2に代表的に示した第 1の実施形態と同様であるので、 対応 する部材に図 2と同一の符号を付して、 詳細な説明は省略する。
図 1 8は、 図 1 6の X— X線に沿って凸レンズ 1 2の周辺の断面を示した図で あり、 この図 1 8と図 1 7に示されるように、 凸レンズ 1 2の周辺には、 読み取 り原稿 D上で反射した反射光の光軸に沿って、 ガラスカバー 5、 凸レンズ 1 2、 第 1の反射面 1 3 c、 第 2の反射面 1 3 d、 読み取り用集積回路 1 0の受光素子
1 0 aが順に配列される。 凸レンズ 1 2は、 入射面 1 2 aが非球面凸状をしてい るとともに、 出射面 1 2 bが平坦な光学結像体であり、 入射面 1 2 aが上記カバ 一ガラス 5に対向するように配置されるとともに、 出射面 1 2 bが上記第 1の反 射面 1 3 cに対して略 4 5 ° の傾斜角をもって配置される。 入射面 1 2 a力、ら出 射面 1 2 bへと反射光が通過する際、 この反射光は、 入射時の光量を維持しつつ 凸レンズ 1 2自体の屈折率や曲率半径によって集束されるとともに、 その後、 第
1および第 2の反射面 1 3 c , 1 3 dで反射しつつ受光素子に導かれる。 すなわ ち、 画像読み書きヘッド 1の長手方向に沿って複数配置された各凸レンズ 1 2は、 読み取り原稿 D上に所定範囲連続する画像の反射光を受光素子に導くとともに、 この受光素子列に対して上記画像の倒立写像を結像させる。 したがって、 各読み 取り Π1集積回路からの読み取り画像信号のデータ転送方向をそれぞれ逆転させる 処理が必要となる。
また、 このような凸レンズ 1 2では、 受光素子 1 0 aに画像が結像するように 焦点深度が調整されている。 すなわち、 各凸レンズ 1 2から受光素子 1 O aまで の光路長さは、 上記焦点深度に応じて画像の結像が受光素子 1 0 aの表面に収ま るような多少の偏差を許容する寸法範囲内で形成することができる。 さらに、 各 凸レンズ 1 2は、 所定の結像倍率をもって画像を受光素子例に結像することがで きる。 このようにすることにより、 1つの読み取り集積回路 1 0に形成するべき 所定個数の受光素子列の長さを短縮して、 読み取り集積回路 1 0を小型化するこ とができる。
本実施形態においてはまた、 光学レンズとして、 セルフオックレンズに比較し て焦点深度が深い非球面凸レンズ 1 2が用いられているので、 読み取り原稿 Dか ら受光素子にかけての光路長さの設定にそれほど厳密さを要せず、 へッ ド全体の 製造コストの低減を図ることができるとともに、 画像読み取り面からの読み取り 原稿の多少の浮き上がりに対応して、 これを適切に読み取ることができるという 利点を享受することができる。 また、 本実施形態においては、 凸レンズ 1 2を通 過した反射光を 2回反射させて受光素子 1 0 aに略垂直に入射させているので、 受光素子による画像読み取り効率をより高めることができる。
なお、 この実施形態においては、 第 2の基板 7の一方の主面に読み取り用集積 回路 1 0と書き込み用集積回路 1 1とを各別に設けているが、 もちろん、 図 1 4 および図 1 5を参照して説明したような、 読み書きのための制御回路が一体化さ れた集積回路を用いてもよい。
図 1 9ないし図 2 2は、 本願発明に係る画像読み書きヘッ ドの第 4、 第 5およ び第 6の実施形態を示す要部断面図である。 これらの図においても、 既に説明し た実施形態との相違点のみ以下に説明し、 共通する事項については、 すでに説明 した各図におけると同一の符号を付して詳細な説明は省略する。
図 1 9に示す第 4の実施形態は、 図 1 7に代表的に示される第 3の実施形態を 変形してものであつて、 第 3の実施形態において光学レンズとして用いた非球面 凸レンズに代えて、 セルフオックレンズアレイ 1 2を用い、 また、 読み書きのた めの制御回路が一体化された集積回路 1 0が第 2の基板 7の一方の主面に搭載さ れている。 この場合においても、 セルフオックレンズアレイを通過した反射光が、 反射カバー体 1 3の内面に形成された第 1反射面 1 3 cおよび第 2反射面 1 3 d で 2回反射させられた後、 集積回路 1 0上の受光素子に略直角に入射させられて いる。 したがって、 受光素子による画像読み取り効率が高められる。
図 2 0および図 2 1に示す第 5の実施形態もまた、 図 1 7に代表的に示される 第 3の実施形態を変形したものであつて、 光学レンズを通過後の反射光を 2回反 射させるための手段として、 鏡面による反射面に代えて、 プリズム 1 4によって 第 1および第 2の反射面 1 4 a， 1 4 bを実現したものである。 プリズム 1 4は、 たとえば、 透明樹脂による成形品を用いることができる。 このようなプリズム 1 4を用いることにより、 反射面 1 4 a , 1 4 bを全反射面とすることができるこ と力、ら、 反射効率が高められるほか、 レンズ 1 2から受光素子までの物理的な距 雠を延長して、 第 2の基板 7における受光素子を備えた集積回路 1 0の配置位置 に自由度を持たせることができるという利点を享受することができる。 なお、 こ のプリズム 1 4は、 図 2 1に示すように反射カバ一体 1 3に嵌め込み保持させる ことにより、 組立ての容易化を図ることができる。
図 2 2に示す第 6の実施形態は、 図 2に代表的に示される第 1の実施形態を変 形したものであって、 レンズ 1 2を通過した反射光を反射カバー体 1 3の内面に 形成した鏡面による反射面に代え、 いわゆる三角プリズム 1 4により、 全反射に よる反射面を形成したものである。 この場合も、 反射効率の向上を図ることがで きるとともに、 レンズ 1 2から受光素子までの物理的な距離を延長して、 第 2の 基板 7における受光素子を備えた集積回路 1 0の配置位置に自由度を持たせるこ とができるという利点を享受することができる。 なお、 この場合にも、 プリズム は、 図 2 2に示すように反射カバー体 1 3に嵌め込み保持させることにより、 組 立ての容易化を図ることができる。

Claims

言青求の範囲 . ケーシングの一面に設定された画像読み取り面上の読み取り原稿からの反射 光を光学レンズを介して受光することにより上記読み取り原稿上の画像を読み 取る複数の受光素子を備えた読み取り用集積回路と、 ケーシングにおける上記 画像読み取り面と異なる面に配置され、 発熱することにより記録用紙上に画像 を形成させる複数の発熱素子と、 これら発熱素子を駆動制御する書き込み用集 積回路とを備えた画像読み書きへッドであって、
上記読み取り用集積回路、 上記発熱素子および上記書込み用集積回路は、 上 記ケーシングに保持させた基板の主面に設けられているとともに、 上記光学レ ンズを通過した上記反射光を上記受光素子に入射させるための反射手段が設け られていることを特徴とする、 画像読み書きへッド。 . 上記読み取り用集積回路を動作させるためのクロック信号と上記書き込み用 集積回路を動作させるためのクロック信号とを同一のクロック信号で共用した、 請求項 1に記載の画像読み書きへッド。 . 上記読み取り用集積回路における読み取り画像信号の転送方向と、 上記書き 込み用集積回路における記録画像データの転送方向を一致させることにより、 上記読み織り画像信号を 2値化して上記記録画像デ一夕とするコピー時に、 上 記記録用紙上に画像を正しく形成できるようにした、 請求項 1に記載の画像読 み書きへッド。 . 上記読み取り用集積回路と上記書き込み用集積回路とは、 1つのチップに一 体化されている、 請求項 1のいずれかに記載の画像読み書きへッド。 . 上記ケ一シングにおける上記基板の発熱素子の背後に位置する部位には、 上 記ケーシングよりも熱伝導率の大きな材料からなる吸熱部材が設けられている、 請求項 1に記載の画像読み書きへッド。
6 . 上記光学レンズは、 セルフオックレンズアレイである、 請求項 1に記載の兩 像読み書きへッ ド。
7 . 上記光学レンズは、 複数の非球面凸レンズから構成されている、 請求項 1に 記戟の画像読み書きへッ ド。
8 . 上記反射手段は、 上記光学レンズを通過した上記反射光を 1回反射させて上 記受光素子に傾斜状に入射させる、 請求項 1に記載の画像読み書きへッ ド。
9 . 上記反射手段は、 上記光学レンズを通過した上記反射光を複数回反射させて 上記受光素子に垂直または略垂直に入射させる、 請求項 1に記載の画像読み書 きへッ ド。
10. 上記反射手段は、 1または複数の鏡面によって形成されている、 請求項 8に 記載の画像読み書きへッ ド。
11. 上記鏡面は、 上記ケーシングとは別体のカバー部材の内面に形成されており、 力、つ、 このカバー部材は、 上記基板上に搭載された読み取り用集積回路および 書き込み用集積回路を覆っている、 請求項 1 0に記載の画像読み書きヘッド。
12. 上記反射手段は、 プリズムによって形成されている、 請求項 8に記載の画像 読み書きへッ ド。
13. 上記プリズムは、 透明樹脂成形品であり、 上記ケーシングまたは上記基板上 に搭載された読み取り用集積回路および書き込み用集積回路を覆うカバー部材 に嵌合保持されている、 請求項 1 2に記載の画像読み書きへッ ド。
14. 読み取り原稿からの反射光を受光することにより上記読み取り原稿上の画像 を読み取る複数の受光素子と、 発熱することにより記録用紙上に画像を形成さ せる複数の発熱としとを備えた画像読み書きへッ ドを制御する画像読み書きへ ッ ド用集積回路であって、
上記複数の受光素子と、 上記複数の受光素子からの出力を順次取り出す受光 素子制御回路と、 記録画像に応じて上記複数の発熱素子に選択的に通電する発 熱とし制御回路とが 1つのチップに形成されていることを特徴とする、 画像読 み書きへッ ド用集積回路。
15. 上記複数の受光素子を上記チップの表面の一側縁近傍に配置し、 信号用およ び電源用の全てのパッ ドを上記チップの表面の他側縁近傍に配置した、 請求項 1 4に記載の画像読み書きへッ ド用集積回路。
16. 上記受光素子制御回路におけるタイミング制御のためのクロック信号と上記 発熱素子制御回路におけるタイミング制御のためのクロック信号とを 1つのク ロック信号で共用した、 請求項 1 5に記載の画像読み書きへッ ド用集積回路。
PCT/JP1997/002642 1996-07-30 1997-07-29 Tete de lecture/ecriture d'images et circuit integre pour cette tete WO1998005158A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP97933072A EP0917341B1 (en) 1996-07-30 1997-07-29 Image reading/writing head
US09/230,676 US6222581B1 (en) 1996-07-30 1997-07-29 Picture reading/writing head and integrated circuit used for the same
JP50870098A JP3703851B2 (ja) 1996-07-30 1997-07-29 画像読み書きヘッドおよびこれに用いる集積回路
DE69726578T DE69726578T2 (de) 1996-07-30 1997-07-29 Bildlese/aufzeichnungskopf

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP20014396 1996-07-30
JP8/200143 1996-07-30
JP8/231581 1996-09-02
JP23158196 1996-09-02
JP27062796 1996-10-14
JP8/270627 1996-10-14
JP17133797 1997-06-27
JP9/171337 1997-06-27

Publications (1)

Publication Number Publication Date
WO1998005158A1 true WO1998005158A1 (fr) 1998-02-05

Family

ID=27474372

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/002642 WO1998005158A1 (fr) 1996-07-30 1997-07-29 Tete de lecture/ecriture d'images et circuit integre pour cette tete

Country Status (6)

Country Link
US (1) US6222581B1 (ja)
EP (1) EP0917341B1 (ja)
JP (1) JP3703851B2 (ja)
CN (1) CN1147122C (ja)
DE (1) DE69726578T2 (ja)
WO (1) WO1998005158A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1093290A1 (en) * 1998-05-29 2001-04-18 Rohm Co., Ltd. Image read/write integral head, and image processor equipped with the same
EP1098506A1 (en) * 1998-07-13 2001-05-09 Rohm Co., Ltd. Wall-hung image processor
EP1109396A1 (en) * 1998-07-31 2001-06-20 Rohm Co., Ltd. Integrated image read/write head, and image processor with the read/write head
EP1119184A1 (en) * 1998-07-13 2001-07-25 Rohm Co., Ltd. Integrated image read/write head and image processor with the head

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308560A (ja) * 2000-04-27 2001-11-02 Mitsubishi Electric Corp ホルダおよびこれを備えた携帯電話
DE20300170U1 (de) * 2003-01-08 2003-11-20 Trw Automotive Safety Sys Gmbh Gassackmodul
JP2005115084A (ja) * 2003-10-08 2005-04-28 Canon Inc 画像形成装置
US20070285740A1 (en) * 2006-05-02 2007-12-13 Rohm Co., Ltd. Image sensor module
JP6682839B2 (ja) * 2015-12-14 2020-04-15 セイコーエプソン株式会社 画像読取装置及び半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61152160A (ja) * 1984-12-26 1986-07-10 Hitachi Ltd フアクシミリ装置
JPH0236258U (ja) * 1988-08-31 1990-03-08
JPH0370459U (ja) * 1989-11-09 1991-07-15
JPH0686010A (ja) * 1992-08-31 1994-03-25 Matsushita Electric Ind Co Ltd 信号変換装置
JPH0733067U (ja) * 1993-11-25 1995-06-16 日通工株式会社 原稿読み取り出力装置
JPH08184916A (ja) * 1994-12-29 1996-07-16 Kyocera Corp 読取装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137368A (en) * 1980-03-29 1981-10-27 Konishiroku Photo Ind Co Ltd Copying apparatus
EP0074719B1 (en) * 1981-08-11 1986-03-12 Xerox Corporation Imaging device
DE3339256A1 (de) * 1982-11-01 1984-05-10 Canon K.K., Tokio/Tokyo Bildeingabevorrichtung
DE3347071A1 (de) 1983-08-31 1985-03-14 Bayer Ag, 5090 Leverkusen Thermoplastische formmassen auf basis von polysiloxan-polycarbont-blockcopolymeren
US4706128A (en) * 1983-12-14 1987-11-10 Canon Kabushiki Kaisha Image reading and converting apparatus
JPS6336648A (ja) * 1986-07-31 1988-02-17 Ricoh Co Ltd 入出力装置
JP2717249B2 (ja) * 1987-12-29 1998-02-18 セイコーインスツルメンツ株式会社 画像読取印字装置
JP2663177B2 (ja) 1989-08-07 1997-10-15 キヤノン株式会社 偏平ブラシレスモータ
US5162916A (en) * 1990-07-02 1992-11-10 Xerox Corporation Compact read/write scanner
JPH04282952A (ja) 1991-03-12 1992-10-08 Hitachi Ltd ファクシミリ装置，記録読み取り素子並びに駆動用ｉｃ
JP2777000B2 (ja) * 1991-06-27 1998-07-16 ローム株式会社 イメージセンサ
JP2815130B2 (ja) * 1992-11-04 1998-10-27 キヤノン株式会社 レンズアレイ及びそれを用いた密着型イメージセンサー
US5902993A (en) * 1992-12-28 1999-05-11 Kyocera Corporation Image scanner for image inputting in computers, facsimiles word processor, and the like
JP2968662B2 (ja) 1993-05-07 1999-10-25 ローム株式会社 読取・プリント兼用ヘッド
KR0125137B1 (ko) * 1993-10-14 1997-12-01 미타라이 하지메 밀착형 이미지센서
JP3516316B2 (ja) 1995-07-17 2004-04-05 高砂熱学工業株式会社 乾燥室用空調システム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61152160A (ja) * 1984-12-26 1986-07-10 Hitachi Ltd フアクシミリ装置
JPH0236258U (ja) * 1988-08-31 1990-03-08
JPH0370459U (ja) * 1989-11-09 1991-07-15
JPH0686010A (ja) * 1992-08-31 1994-03-25 Matsushita Electric Ind Co Ltd 信号変換装置
JPH0733067U (ja) * 1993-11-25 1995-06-16 日通工株式会社 原稿読み取り出力装置
JPH08184916A (ja) * 1994-12-29 1996-07-16 Kyocera Corp 読取装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0917341A4 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1093290A1 (en) * 1998-05-29 2001-04-18 Rohm Co., Ltd. Image read/write integral head, and image processor equipped with the same
EP1093290A4 (en) * 1998-05-29 2005-07-20 Rohm Co Ltd INTEGRATED PICTURE AND READING HEAD AND ALSO EQUIPPED IMAGE PROCESSOR
EP1098506A1 (en) * 1998-07-13 2001-05-09 Rohm Co., Ltd. Wall-hung image processor
EP1119184A1 (en) * 1998-07-13 2001-07-25 Rohm Co., Ltd. Integrated image read/write head and image processor with the head
EP1119184A4 (en) * 1998-07-13 2002-03-06 Rohm Co Ltd INTEGRATED READ / WRITE HEAD FOR IMAGES AND IMAGE PROCESSOR EQUIPPED WITH THIS HEAD
KR100388678B1 (ko) * 1998-07-13 2003-06-25 로무 가부시키가이샤 화상판독/기록 일체헤드, 및 이를 구비한 화상처리장치
EP1098506A4 (en) * 1998-07-13 2005-01-05 Rohm Co Ltd PROCESSOR OF WALL IMAGES
US6864999B1 (en) 1998-07-13 2005-03-08 Rohm Co., Ltd. Integrated image-reading/writing head and image processing apparatus incorporating the same
US7156569B1 (en) 1998-07-13 2007-01-02 Rohm Co., Ltd. Wall-mounting image processing apparatus
EP1109396A1 (en) * 1998-07-31 2001-06-20 Rohm Co., Ltd. Integrated image read/write head, and image processor with the read/write head
EP1109396A4 (en) * 1998-07-31 2002-03-13 Rohm Co Ltd INTEGRATED IMAGE READING / WRITING HEAD, AND IMAGE PROCESSOR WITH WRITING READING HEAD
US6952289B1 (en) 1998-07-31 2005-10-04 Rohm Co., Ltd. Integrated image reading/writing head, and image processing apparatus incorporating the same

Also Published As

Publication number Publication date
EP0917341A4 (en) 1999-07-14
EP0917341A1 (en) 1999-05-19
CN1226353A (zh) 1999-08-18
EP0917341B1 (en) 2003-12-03
DE69726578D1 (de) 2004-01-15
US6222581B1 (en) 2001-04-24
CN1147122C (zh) 2004-04-21
DE69726578T2 (de) 2004-11-04
JP3703851B2 (ja) 2005-10-05

Similar Documents

Publication Publication Date Title
JPH07203125A (ja) 画像読み取り装置
WO1998005158A1 (fr) Tete de lecture/ecriture d&#39;images et circuit integre pour cette tete
KR100359638B1 (ko) 화상처리장치
KR100420936B1 (ko) 화상판독기록 일체헤드 및 이를 구비한 화상처리장치
US6376822B1 (en) Image reading apparatus
KR100376014B1 (ko) 화상판독기록 일체헤드 및 이것을 구비한 화상처리장치
JP2868673B2 (ja) 入出力デバイス
JPH1051587A (ja) 画像読み書きヘッド
JP2001339574A (ja) 画像読み取り装置
US5260813A (en) Image reading apparatus in which a series of semiconductor chips are electrically connected to each other
JP4008630B2 (ja) 画像読み書き一体ヘッドおよびこれを備えた画像処理装置
US5216524A (en) Complete-contact type image sensor
JP2953595B2 (ja) 密着イメージセンサ
JP3703967B2 (ja) 画像読み書き一体ヘッド
JP3802236B2 (ja) 画像読み書き一体ヘッド、およびこれを備えた画像処理装置
JPH01184167A (ja) 光プリントヘッド
JPH10285331A (ja) イメージセンサおよびこのイメージセンサを用いた情報処理装置
JP2009044511A (ja) イメージセンサ
JPH1158813A (ja) Ｌｅｄ書き込み用光源装置
JPH09247360A (ja) 密着型イメージセンサユニット
JPH07183995A (ja) 読取装置
JP2004040820A (ja) イメージセンサおよびこのイメージセンサを用いた情報処理装置
JPS60140971A (ja) 複写装置
JPH06310693A (ja) イメージセンサ及び画像読取装置
JPH03120948A (ja) 密着型イメージセンサ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 97196860.8

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09230676

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1997933072

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1997933072

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1997933072

Country of ref document: EP