WO1994025953A1 - Device and method for displaying image and computer - Google Patents

Device and method for displaying image and computer Download PDF

Info

Publication number
WO1994025953A1
WO1994025953A1 PCT/JP1994/000707 JP9400707W WO9425953A1 WO 1994025953 A1 WO1994025953 A1 WO 1994025953A1 JP 9400707 W JP9400707 W JP 9400707W WO 9425953 A1 WO9425953 A1 WO 9425953A1
Authority
WO
WIPO (PCT)
Prior art keywords
display device
dots
lines
crt display
synchronizing signal
Prior art date
Application number
PCT/JP1994/000707
Other languages
English (en)
French (fr)
Inventor
Satoru Shirai
Original Assignee
Melco Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US08/360,826 priority Critical patent/US5736971A/en
Application filed by Melco Inc. filed Critical Melco Inc.
Priority to EP94914560A priority patent/EP0647932B1/en
Priority to DE69431827T priority patent/DE69431827T2/de
Publication of WO1994025953A1 publication Critical patent/WO1994025953A1/ja

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/02Graphics controller able to handle multiple formats, e.g. input or output formats

Definitions

  • the present invention relates to a video display device, a video display method, and a computer.
  • the present invention relates to a device that displays a predetermined number of dots and a number of lines of video on a connected CRT display device.
  • a video display device that displays video on a CRT display device generally uses a video controller (CRTC) that can set the resolution (dots X lines) of the video to be displayed to some extent.
  • a video controller has registers for setting the frequency of the horizontal and vertical synchronizing signals included in the video signal, and is connected to a bus such as a computer.
  • a value corresponding to the number of displayable dots and lines of the connected CRT display device is set as a default value or by the CPU.
  • the video controller based on the value set in the register, converts the video signal having the horizontal synchronization signal and the vertical synchronization signal of the frequency corresponding to the number of dots and the number of lines that can be displayed by the CRT display device. Create and display the desired video on the CRT display.
  • a CRT display device with a variable number of display dots and lines called a multi-sink has been proposed
  • a normal CRT display device has a display dot number and a line number.
  • the number of lines are fixed (640 dots x 400 lines, etc.), and the image display device can display, for example, 64 dots x 480 lines. If a compatible signal is output, the image cannot be displayed normally.
  • the horizontal synchronization frequency increases (vertical).
  • the synchronization frequency will be lower). Since the common output is not used for the video signal output side and the CRT display device side, the two signals cannot be completely identical. Therefore, in the CRT display device, the horizontal image is synchronized with the horizontal synchronization signal so that the video is properly arranged in the horizontal direction of the screen by the video signal interposed between the horizontal synchronization signals. Is taking. In the vertical direction, synchronization is similarly achieved using a vertical synchronization signal. Therefore, it is possible to display properly even if the frequency of the horizontal and vertical synchronizing signals is slightly shifted, but if a video signal with a frequency exceeding the allowable range is input, The images are out of sync and the video flows.
  • An image display device and a computer according to the present invention have an object to solve such a problem and to enable display of an image whose number is equal to or more than the number of displayable dots or lines inherent in a CRT display device.
  • a video display device of the present invention outputs a video signal having a horizontal synchronization signal and a vertical synchronization signal, and outputs the video signal to an external CRT display device by using the original number of dots of the CRT display device.
  • a video display device for displaying an image with a number of dots or a number of lines larger than the number of lines, wherein at least one of the horizontal synchronizing signal and the vertical synchronizing signal is displayed.
  • An initial frequency setting means for setting an initial value corresponding to the number of lines or the number of dots with which the CRT display device can synchronize at the beginning of display, and at least the set horizontal synchronizing signal. Or a setting for gradually changing the frequency of the vertical synchronizing signal to a value corresponding to the number of lines or the number of dots that is larger than the number of lines or the number of dots inherent in the CRT display device.
  • frequency changing means I have.
  • the video display device has a register for setting a horizontal synchronizing signal and a vertical synchronizing signal, and the initial frequency setting means and the set frequency changing means are means for setting a value in the register. May be provided.
  • the CRT display device receives an externally input video signal corresponding to the original number of dots or the number of lines of the CRT display device and the CRT display device by the initial frequency setting means and the set frequency changing means.
  • the video display device at least two or more connectors having different pin arrangements for outputting a video signal adjusted by the initial frequency setting unit and the set frequency changing unit to the CRT display device are provided. It is also possible to provide a configuration provided. Further, in the video display device described above, the video display device is attached to an expansion slot of a computer, and the set frequency changing unit is configured to control the computer to set a target frequency of the horizontal synchronization signal or the vertical synchronization signal. A configuration in which the value is gradually changed may be adopted.
  • the initial frequency setting means synchronizes the frequency of the horizontal synchronization signal or the vertical synchronization signal of the video signal to be output with the CRT display device at the beginning of the display. And the initial value corresponding to the number of lines and dots that can be used, and synchronize the horizontal or vertical direction on the CRT display device. If the initial frequency setting means sets a value that allows synchronization in both the horizontal and vertical directions, the image on the CRT display device is displayed correctly. Of course, in the other of the horizontal direction and the vertical direction, it is not always possible to synchronize, and images may flow.
  • the setting frequency changing means of the video display device gradually increases the frequency of the horizontal synchronization signal or the vertical synchronization signal, and may increase the number of lines or the number of dots which are larger than the number of dots inherent in the CRT display device. In other words, change over time to a value corresponding to the number of dots.
  • the internal synchronizing circuit works to keep the frequency deviation within the allowable range and keeps synchronizing.
  • the CRT display device cannot synchronize at all, but once the frequency is changed after synchronizing with a normal value in either direction once, However, it is possible to display an image different from the original number of lines or the number of dots.
  • the video display device of the present invention there is an excellent effect that it is possible to try an environment with a high resolution without changing the hardware of the CRT display device.
  • the video display device is mounted on an extended slot accessible from a processor. If a computer has an expansion slot to which a self-video display device can be installed, if an image display device is installed in this expansion slot, images with different numbers of dots or lines will be displayed. be able to.
  • the video display method of the present invention outputs a video signal having a horizontal synchronizing signal and a vertical synchronizing signal, and outputs the video signal to an external CRT display device with a larger number of dots than the original dot number of the CRT display device or a larger number of lines
  • the frequency of the horizontal synchronization signal or vertical synchronization signal is gradually changed to a value corresponding to the number of lines or the number of dots that is larger than the number of lines or dots originally intended for the CRT display device.
  • the CRT display device The gist is to display an image on the CRT display device with the number of dots larger than the original number of dots or the number of lines or the number of lines.
  • the secondary change of the target value is provided as a function of a device driver incorporated in an operating system of a computer, and when the operating system is started, the device is changed at the time of startup. It can be configured to be executed as a part of the initial processing of the driver.
  • the frequency of the horizontal synchronizing signal or the vertical synchronizing signal of the video signal output to the CRT display device can be synchronized in the initial stage of the display. Initial value corresponding to the number of possible lines and dots Therefore, the horizontal or vertical synchronization of the CRT display device is established. After that, the frequency of the horizontal sync signal or vertical sync signal is gradually increased to correspond to the number of lines or dots larger than the original number of lines or dots of the CR display device.
  • the internal synchronization circuit works to synchronize the frequency deviation within the allowable range on the CRT display device side.
  • a video signal with a frequency separated from the normal value is output from the beginning, no synchronization can be achieved, but after synchronizing with the normal value in one direction and changing the frequency, For example, an image different from the original number of lines or the number of dots can be displayed.
  • the video display method of the present invention it is possible to test an image having a large number of lines or dots inherent in the CRT display device, that is, an environment having a high resolution, without changing hardware for the CRT display device. It has an excellent effect of being able to see it.
  • FIG. 1 is a schematic configuration diagram of a graphic board 20 according to an embodiment of the present invention
  • FIG. 2 is a schematic diagram of a computer 40 equipped with the graphic board 20 and a CRT display device 50. Explanatory diagram showing the state of connection between
  • FIG. 3 is a block diagram illustrating the internal configuration of the CRTC22
  • FIG. 4 is an explanatory diagram showing the relationship between the registers inside the CRTC 22 and the display
  • FIG. 5 is a flowchart showing a process executed by the converter 40 to change the number of display lines.
  • FIG. 1 is a block diagram showing a schematic configuration of a graphic board 20 as an embodiment.
  • the graphics board 20 is mounted on an expansion slot of a computer, and is electrically connected to a convenience bus by a connector CN1.
  • the expansion slot is directly accessible from the CPU built into the computer.
  • Dress bus ADB, data bus DB, control signal bus CTRLS, etc. are connected.
  • the graphic board 20 operates by receiving these signals and power from the computer.
  • the graphic board 20 adopts a CRTC 22, which has a higher function than the CRTC of the main unit, and a large-capacity and high-speed DRAM 24 for expanding image data, and a interface with the main unit.
  • an inverter 38 that inverts the reset signal of the CRTC 22 so as to match the logic of the CRTC 22.
  • the micro relay 34 switches between output of an external analog RGB signal (usually a signal from the computer) input via the connector CN2 and output of an analog RGB signal from the CRTC 22. It is a thing.
  • the graphic board 20 of the embodiment includes two output connectors C N3 and C N4 having different bin arrangements for outputting video signals. The connection of these connectors will be briefly described. As shown in FIG. 2, the graphic board 20 is mounted on an expansion slot provided on the back of the computer 40, and the connectors CN2, CN3, and CN4 are provided. It will be exposed on the back of 40.
  • the output connector CNP for analog RGB provided in the computer 40 is directly connected to the input connector CNR of the CRT display device 50 before the graphic board 20 is mounted.
  • connection cable 42 Disconnect the connection cable 42 from the output connector CNP, and connect it to the connector CN3 on the graphic board 20.
  • another cable 44 is used to connect the connector CNP of the connector 40 to the connector CN2 of the graphic board 20.
  • the video signal output by 0 can be selectively output to the CRT display device 50.
  • Switching of the microphone port relay 34 and the data selector circuit 36 is assigned to a predetermined I 0 address assigned to the graphic port 20. When the I 0 address is accessed, the output of the address decoder 28 becomes active, and the micro relay 34 and the data selector circuit 36 are driven by this signal. Therefore, if a program for accessing the I0 address is prepared on the computer 40 side, it is easy to switch the display.
  • the connection inside the graphic port 20 will be briefly described.
  • the upper 8 bits of the address bus (24 bits in total from A0 to A23) on the computer side are directly connected to the address inputs A16 to A23 of CRTC22.
  • the lower 16 bits indicate that the I0 address (defined) used by this CRTC 22 overlaps with the address already defined on the computer side. It is connected to a bus converter circuit 26 that converts 0 addresses. Further, a control signal CTRLS for controlling data read / write via the bus is also connected to the bus converter circuit 26.
  • the lower 16 bits of the address bus and the control signal CTRLS are connected to an address decoder 28 in addition to the pass converter circuit 26.
  • the address decoder 28 is a circuit for generating a signal for driving the micro relay 34 and the data selector circuit 36 described above. When a predetermined data is written from the computer 40 to a predetermined address, Switch its output.
  • the DRAM 24 consists of two 4K chips of 256 KX 16 bits, and the CRTC 22 is an address bus MAO to 8, RAS and CAS signals, and a 4-bit light source. Connected by enable signal WE0 to WE3, output enable signal 0E, and 32-bit data bus MD0 to MD31.
  • the analog RGB signal, the horizontal synchronizing signal HSYNC, and the vertical synchronizing signal VSYNC output from the CRTC 22 are connected to the connectors CN 3 and CN 4 via the micro relay 34 and the data selection circuit 36 as described above.
  • CRTC 22 is a VGA graphic manufactured by CIRRUS LOG IC.
  • a chip called the FIC Controller CL-1 GD542X was used.
  • This CRT C22 has functions such as an interface circuit with a computer, a graphic control function that handles graphics, and a memory in addition to the function as a normal CRTC. It has a memory control function to control access to the data, a pallet DAC function for analog RGB signals, etc., and almost all of the necessary graphics control in one chip. It has the function of The internal configuration of this CRTC 22 is shown as a block diagram in FIG.
  • the CRTC 22 is a CPU interface that controls the interface with the signal on the computer 40 side, and temporarily transfers harmful data from the computer 40 side.
  • CPU that includes a CPU buffer 62, a graphic controller 64 that draws graphics based on the written data, and an image generated by a graphic controller 64.
  • Memory controller 66 that controls memory such as writing data to DRAM 24, CRTC core 70 that reads information stored in DRAM 24 through memory controller 66 and converts it into video signals, cursor Video FIF 072 that sequentially stores image data read out from the DRAM 24 for image display, including an image display, and an attribute controller that controls the attributes of the displayed image (inversion, underline, color, etc.) 74, de Pallet DAC 76 that converts digital data into analog RGB signals, dual clock generation circuit that generates all the clocks required inside CRTC 22 using the original oscillation frequency from oscillator 30 7 8 Is provided.
  • the memory controller 66 is composed of a memory sequencer 67, a memory arbitrator 68, and a bit BLT 69, and is generated by the graphic controller 64. Control is performed such as writing image data to the DRAM 24 and reading data stored in the DRAM 24 in accordance with display timing. Since the writing of data from the computer 40 and the drawing of the accompanying image are not synchronized with the timing of reading the image data for display by the CRT C core 70, these You need a function to make adjustments.
  • the bit BLT 69 is for performing rapid drawing of a rectangular image, and contributes to speeding up of drawing when a large number of windows are drawn.
  • the CR TC 22 has various registers for image display in the CRT C core 70.
  • FIG. 4 is an explanatory diagram showing the relationship between the effective display screen and various registers realizing this in the CRTC 22.
  • the CRT display device 50 displays 30 screens (frames) per second, but requires horizontal scanning by an electron gun and horizontal return from the end to the next scanning start end. Also, since a vertical scan and a vertical regression to return from the end to the start of the next screen are necessary, a predetermined area (temporal period) is outside the effective display screen. Required.
  • the horizontal length of the effective display screen is set in the register CR 1, and the vertical length is set in the register CR 12 similarly. The setting is performed using a maximum of 10 bits of data.
  • the lower shelf of FIG. 4 shows which bit of each register is defined by which bit. [] Indicates the bit position in the register.
  • Register CR2 Horizontal blanking start timing
  • the computer 40 realizes an appropriate display by writing a value corresponding to the characteristics of the CRT display device 50 into these registers.
  • the horizontal regression signal and the vertical displacement signal will be output repeatedly, but the 640
  • the repeat interval is 40.3 ⁇ SEC for horizontal rotation and 17.73 mSEC for vertical regression.
  • the frequency of this repetition is called the horizontal synchronizing frequency and the vertical synchronizing frequency, respectively. In the embodiment, they are 24.8 KH 256.4 Hz, respectively.
  • the computer 40 performs the processing shown in FIG. 5 to display 640 X 480 on the CRT display device 50 of 640 dots X 400 lines. Perform When starting up the system at a specific OS, the computer 40 incorporates a device driver for image display, and executes a synchronous frequency stepping processing routine shown in FIG.
  • the value corresponding to the frequency corresponding to 640 dots (24.8 kHz) is set, while for the vertical synchronization frequency, the value corresponding to 47.8 kHz is set.
  • the corresponding value is set as an initial value in each register of the graphic board 20 (step S100).
  • the reason why the frequency (56.4 Hz) corresponding to 400 lines is not set for the vertical synchronization frequency is as follows.
  • the frequency adjustment is performed only for the horizontal synchronization frequency. We want the final number of lines to be 520 by adding the number of surplus lines that are not displayed (40), so the vertical repetition time T V calculated from the horizontal synchronization frequency of 24.8 KHz is
  • the screen display is turned on (step S110), and the display is started.
  • the horizontal synchronization frequency is an appropriate value of the CRT display device 50
  • the CRT display device 50 synchronizes in the horizontal direction. Since the video is not synchronized in the vertical direction, the video is not completely normal. .
  • step S120 it is determined whether the horizontal and vertical synchronization frequencies have reached the target values.
  • the target values of the horizontal and vertical synchronization frequencies are the frequencies corresponding to 640 dots ⁇ 480 lines (27.4 kHz> 52.6 Hz).
  • the judgment in step S120 is ⁇ 0 J, and the processing shifts to step S130 to perform processing for increasing the horizontal synchronization frequency.
  • the rate of increase of the synchronization frequency is about 1.0 percent.
  • the computer 40 executes a process of performing nothing for a predetermined number of times, thereby performing a process of waiting for a predetermined time (step S140).
  • the waiting time in the example is about 14 mSEC.
  • step S120 the determination as to whether the synchronization frequency has reached the target value is performed again.
  • the horizontal and vertical synchronizing frequencies eventually reach the target values, and the determination in step S120 becomes ⁇ S”.
  • the process ends.
  • the horizontal synchronization frequency to 27.4 kHz
  • the vertical repetition time T V becomes
  • the frequency of the horizontal synchronization signal and the vertical synchronization signal of the video signal output from the graphic board 20 to the CRT display device 50 becomes 640 dots X 400 lines of the horizontal synchronization signal.
  • the display changes from the value corresponding to the display to the value corresponding to the display of 640 dots X 480 lines over time.
  • the CRT display device 50 cannot synchronize, but as in the embodiment, the synchronization is once performed by the normal value in the horizontal direction. If the frequency is gradually increased after taking, even if the video has the number of lines increased by 20%, it can be displayed normally in most cases.
  • a display environment in which the vertical resolution of 640 dots X 480 lines is added to the display environment can be realized without adding hardware other than the graphic board 20.
  • the CRT display device 50 in order to change from the 640 ⁇ 400 environment to the 640 ⁇ 480 environment, the CRT display device 50 must be replaced or an expensive multi-sync type CRT display device must be prepared in advance.
  • the graphic board 20 of the present embodiment it is not necessary to change the hardware to be used for the CRT display device, and the user only needs to arrange the graphic board 20. You can immediately try out a high-resolution environment.
  • the initial value of the horizontal and vertical synchronization frequencies may be set to a value corresponding to 640 x 400, and both the horizontal and vertical synchronization frequencies may be gradually changed.
  • the initial value of the horizontal and vertical synchronizing frequencies may be set slightly higher than the theoretical value according to the characteristics of the CRT display device used.
  • the present invention can also be applied to a video display device for a CRT display device having an S resolution of 640 X400 or higher.
  • the number of dots in the horizontal direction can be increased.
  • a configuration in which the horizontal and vertical synchronization frequencies are gradually increased by software or hardware on the graphic board 20 without depending on the software of the computer 40, and a video display device integrated with the computer. A built-in configuration is also suitable.

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Synchronizing For Television (AREA)

Description

明細害 映像表示装置および映像表示方法ならびにコ ンピュータ 【技術分野】
本発明は、 接続された CRT表示装置に所定ド ヅ ト数およびライ ン数の映像を 表示する装置に関する。
【背景技術】
C R T表示装置に映像を表示す映像表示装置は、 表示する映像の解像度 (ドッ ト数 Xライ ン数) をある程度自由に設定可能なビデオコ ン ト ローラ (CRTC) を使用するのが一般的である。 こ う したビデオコ ン ト ローラは、 映像信号に含ま れる水平同期信号, 垂直同期信号の周波数などを設定するレジス タを備え、 コン ビュータなどのバスに接続されている。 ビデオコン ト ローラのこのレジスタには, 接続された C R T表示装置の表示可能ドッ ト数およびライ ン数に応じた値が、 デ フ 才ル ト値と してあるいは C PUによって、 設定される。 ビデオコン ト ローラは, レジス タに設定された値に基づいて、 C R T表示装置が表示可能なドッ ト数およ びライ ン数に対応した周波数の水平同期信号, 垂直同期信号を有する映像信号を 作り出し、 CRT表示装置に所望の映像を表示するのである。
近年、 グラ フ ィ カル ·ユーザー · イ ンタ フヱース (GU I ) の普及などに伴い、 表示ドッ ト数ゃライ ン数を増加して、 少な く とも 640ドッ ト X480ライ ン程 度の表示を行ないたいという要求が高まっている。 そこで、 最近では、 既存のコ ンピュータの拡張スロ ッ トに装着して従来より ドッ ト数および/またはライ ン数 の高い表示を行なおう とする映像表示装置が提案されている。
しかしながら、 この映像表示装置を使用するユーザーの立場では、 映像表示装 置を追加しても、 C R T表示装置の表示可能ドッ ト数およびライ ン数が対応して いなければ、 表示ド ッ ト数およびライ ン数を增加するこ とができないという問題 があった。 マルチシン クなどと呼ばれる表示ドッ ト数およびラィ ン数可変の C R T表示装置も提案されてはいるが、 通常の CRT表示装置は、 表示ドッ ト数およ びラ イ ン数が固定された値 ( 6 4 0 ドッ ト X 4 0 0 ラ イ ンなど) となっており、 映像表示装置が、 例えば 6 4 0 ドッ ト X 4 8 0ライ ンの表示に対応した信号を出 力すると、 映像を正常に表示することができない。
この点をもう少し検討する。 時間当たりに表示する映像の枚数 (フ レーム数) が固定されていれば、 表示ドッ ト数 (縦方向にはライ ン数) が増加するという こ とは、 水平同期周波数は萵くなる (垂直同期周波数は低くなる) ということであ る。 映像信号を出力する側と C R T表示装置側とで共通のク口 ッ クを使用してい る訳ではないので、 両者の信号が完全に一致することはありえない。 そこで、 C R T表示装笸では、 水平方向の画像については、 水平同期信号を基準と して、 水 平同期信号の間に入っている映像信号により映像が画面水平方向に適正に配置さ れるよう同期を取っている。 垂直方向については、 垂直同期信号を用いて、 同様 に同期を取っている。 従って、 水平, 垂直同期信号の周波数の僅かなずれに対し ては、 適正に表示を行なうことが可能となっているが、 対応可能な許容範囲を越 える周波数の映像信号が入力されると、 画像の同期が取れず、 映像が流れてしま うのである。
本発明の映像表示装置およびコ ン ピュータは、 こう した問題を解決し、 C R T 表示装置本来の表示可能ドッ ト数またはライ ン数以上の映像の表示を可能とする ことを目的とする。
【発明の開示】
上述の課題を解決するために、 本発明の映像表示装置は、 水平同期信号, 垂直 同期信号を有する映像信号を出力して、 外部の C R T表示装置に、 該 C R T表示 装置本来の ド ッ ト数も し くはライ ン数より大きな ドッ ト数もし くはラ イ ン数で映 像を表示する映像表示装置であって、 前記水平同期信号, 垂直同期信号のうち少 な く とも一方の周波数を、 前記 C R T表示装置が表示の初期において同期をとる ことが可能なラ イ ン数もし くはドッ ト数に対応した初期値に設定する初期周波数 設定手段と、 少なく とも該設定された水平同期信号もし くは垂直同期信号の周波 数を、 前記 C R T表示装置本来のラ イ ン数もし くはドッ ト数より大きなラ イ ン数 も し くはドッ ト数に対応した値へと漸次変更する設定周波数変更手段とを備えて いる。
こ こで、 前記映像表示装置において、 水平同期信号や垂直同期信号を設定する レ ジス夕を有し、 前記初期周波数設定手段および設定周波数変更手段は、 該レ ジ ス タに値を設定する手段を有する構成とすることもできる。 また、 前記映像表示 装置において、 外部から入力された前記 C R T表示装置本来の ドッ ト数もし くは ラィ ン数に対応した映像信号と、 前記初期周波数設定手段と前記設定周波数変更 手段とにより該 C R T表示装置本来のライ ン数もし くはドッ ト数より大きなライ ン数も し く はド ッ ト数に対応した値に調整された映像信号とを切り換えて該. C R T表示装置に出力する切換手段を備えた構成とすることもできる。 あるいは、 前 記映像表示装置において、 前記初期周波数設定手段と前記設定周波数変更手段と により調整された映像信号を前記 C R T表示装置に出力するためのピ ン配列が異 なる少なく とも 2以上のコネクタを備えた構成とすることもできる。 さらに、 前 記映像表示装置において、 コンビュータの拡張ス口 ッ トに装着されてなり、 前記 設定周波数変更手段は、 前記コ ン ピュータが、 前記水平同期信号もし くは垂直同 期信号の周波数の目標値を漸次変更してゆ く構成を有する構成とすることもでき る。
こ う して構成された映像表示装置は、 初期周波数設定手段が、 出力する映像信 号の水平同期信号もし くは垂直同期信号の周波数を、 まず C R T表示装置が表示 の初期において同期をとるこ とが可能なライ ン数およびドッ ト数に対応した初期 値とし、 C R T表示装置における水平方向もしくは垂直方向の同期をとる。 初期 周波数設定手段が、 水平および垂直の両方向について同期をとることが可能な値 を設定すれば、 C R T表示装置の映像は正し く表示される。 もとより、 水平方向, 垂直方向の他方については、 必ずしも同期をとれるとは限らないから、 映像が流 れるこ とも有り得る。
その後、 映像表示装置の設定周波数変更手段は、 水平同期信号もし くは垂直同 期信号の周波数を漸次増加し、 C R T表示装置本来のライ ン数もし くはドッ ト数 より大きなラ イ ン数もし くは ドッ ト数に対応した値へと、 時間をかけて変更して い く。 この時、 C R T表示装置側では、 許容範囲内の周波数のずれに対しては、 内部の同期回路が働いて、 同期をと り続ける。 即ち、 最初から正常値から隔たつ た周波数の映像信号を出力すると、 C R T表示装置は一切の同期をとることがで きないが、 一旦いずれかの方向に対して正常値によって同期をとつた後に、 周波 数を変更してゆけば、 本来のライ ン数も し くはドッ ト数と異なる映像を表示する ことが可能となる。
したがって、 本発明の映像表示装置によれば、 C R T表示装置に関するハー ド ゥ二ァの変更が必要な く、 解像度の高い環境を試してみることができる という優 れた効果を奏する。
本発明のコ ン ピュータは、 前記映像表示装置を、 プロセ ッサからアクセス可能 な拡張ス D ッ トに装着してなる。 前 己映像表示装置を装着可能な拡張スロッ トを 有するコン ピュータでは、 この拡張スロ ッ トに映像表示装置を装着すれば、 ドッ ト数も し くはラ イ ン数を変更した映像を表示することができる。
本発明の映像表示方法は、 水平同期信号, 垂直同期信号を有する映像信号を出 力して、 外部の C R T表示装置に、 該 C R T表示装置本来のドッ ト数もし くはラ イ ン数より大きなドッ ト数もしくはライ ン数で映像を表示する映像表示方法であ つて、 前記水平同期信号, 垂直同期信号のうち少なく とも一方の周波数を、 前記 C R T表示装置が表示の初期に同期をとることが可能なライ ン数もし くはドッ ト 数に対応した初期値に設定し、 該設定された初期値に対応したライ ン数もし くは ドッ ト数に同期をとつた後、 少なく とも該設定された水平同期信号もし くは垂直 同期信号の周波数を、 前記 C R T表示装置本来のラ イ ン数もし くはドッ ト数より 大きなライ ン数もし くはドッ ト数に対応した値へと渐次変更し、 前記 C R T表示 装置本来の ドッ ト数もしくはライ ン数より大きな ドッ ト数もし くはライ ン数で該 C R T表示装置に映像を表示することを要旨とする。
ここで、 前記映像表示方法において、 目標値の渐次変更が、 コンピュータのォ ペレ一テ ィ ングシステムに組み込まれたデバイス ドライバの機能として用意され、 該オペレーテ ィ ングシステムの立ち上げ時に、 該デバイ ス ドライバの初期処理の —部と して実行される構成とするこ ともできる。
こ う して構成された映像表示方法では、 まず、 C R T表示装置に出力する映像 信号の水平同期信号もし くは垂直同期信号の周波数を、 C R T表示装置が表示の 初期において同期をとるこ とが可能なライ ン数およびド ッ ト数に対応した初期値 と し、 C R T表示装置における水平方向もし くは垂直方向の同期をとる。 その後' 水平同期信号も し く は垂直同期信号の周波数を漸次増加し、 C R Τ表示装置本来 のラ イ ン数もし くはドッ ト数より大きなラ イ ン数もし くは ド " ト数に対応した値 へと、 時間をかけて変更してい く。 C R T表示装置側では、 許容範囲内の周波数 のずれに対して、 内部の同期回路が働いて、 同期をとり铳ける。 C R T表示装置 は、 最初から正常値から隔たった周波数の映像信号を出力すると、 一切の同期を とることができないが、 一且いずれかの方向に対して正常値によって同期をとつ た後に、 周波数を変更してゆけば、 本来のラ イ ン数もし くはド ッ ト数と異なる映 像を表示することができる。
したがって、 本発明の映像表示方法によれば、 C R T表示装置に関するハード ゥユアの変更を必要とせずに、 C R T表示装置本来のライ ン数もしくはドッ ト数 と大きな映像、 即ち解像度の高い環境を試してみることができるという優れた効 果を奏する。
【図面の簡単な説明】
図 1 は、 本発明の一実施例であるグラフ ィ ッ クボード 2 0の概略構成図、 図 2は、 グラ フ ィ ッ クボー ド 2 0を装着したコンビュータ 4 0 と C R T表示装 置 5 0 との間の接続の様子を示す説明図、
図 3は、 C R T C 2 2の内部構成を例示するブロ ック図、
図 4は、 C R T C 2 2内部のレ ジス タと表示との関係を示す説明図、
図 5は、 表示のラィ ン数を変更するためにコ ン ビ -一タ 4 0が実行する処理を 示すフローチ ヤ一トである。
【発明を実施するための最良の形態】
本発明の好適な実施例について説明する。 図 1 は、 実施例と してのグラフ イ ツ クボー ド 2 0の概略構成を示すプロ ック図である。
このグラフ ィ ッ クボ一 ド 2 0は、 コ ン ピ ュータの拡張スロ ッ トに装着され、 コ ネクタ C N 1 により、 コ ン ビユー夕のバスと電気的に接続される。 拡張スロ ッ ト には、 コ ン ビュ一タに内蔵された C P Uから直接ァクセス可能とするために、 ァ ドレスバス A D B, データバス D B, コ ン ト ロール信号バス C T R L Sなどが接 続されている。 グラフ ィ ッ クボー ド 20は、 コン ピュータからこれらの信号およ び電源の供給を受けて動作する。
グラ フ ィ ッ クボー ド 20は、 コンビュ一夕本体の C R T Cより高機能な C RT C 22採用し、 画像データを展開する大容量かつ萵速な D RAM 24、 コン ビュ 一夕側とのパスィ ンタフヱースをとるバスコ ンバー夕回路 26、 ビデオ信号の切 替用のア ドレスデコーダ 28、 CRTC 22の基準クロ ック C LKを生成する発 振器 30、 C RTC 22にアナ口グ RGB用の基準電流を供給する定電流回路 3 2、 RGB信号の切替を行なう 3回路のマイ クロ リ レー 34、 同じ く水平同期信 号および垂直同期信号を切り替える 3回路 X 2のデータセレク タ回路 36、 コ ン ピュータからのリセ ッ ト信号を C RTC 22の論理に合わせるために反転するィ ンバータ 38などを備える。 マイ クロリ レー 34は、 コネクタ CN2を介して入 力される外部からのアナログ RGB信号 (通常コ ンピュータ本体からの信号) を 出力するか C RTC 22からのアナ口グ R G B信号を出力するかを切り替えるも のである。
以下の鋭明では、 アナログ RGB信号と水平同期信号 H SYNC, 垂直同期信 号 V S YN Cとを併せて映像信号と呼ぶ。 なお、 実施例のグラフ イ ツ クボー ド 2 0は、 映像信号の出力用と して、 ビン配列の異なる 2つの出力用コネクタ C N 3 , C N4を備える。 これらのコネクタの接铰について簡単に説明する。 グラフ イ ツ クボー ド 20は、 図 2に示すように、 コ ン ピュータ 40の背面に用意された拡張 ス ロ ッ トに実装され、 コネク タ C N 2, CN 3, C N 4力;、 コン ビユー夕 40の 背面に露出した状態となる。 コン ピュータ 40に用意されたアナログ R GB用の 出力用コネク タ CNPは、 グラフ ィ ックボー ド 20実装前には、 CRT表示装置 50の入力用コ ネク タ CNRに直接接続されている。
この接続ケーブル 42を出力用コネクタ CNPから外し、 グラフ ィ ッ クボー ド 20のコネ ク タ CN 3に接続する。 また、 別のケ一ブル 44により、' コ ン ビ ユ ー 夕 40のコ ネク タ C NPと グラ フ ィ ッ クボー ド 20のコネクタ CN2とを接続す る。 この結果、 マイ クロ リ レー 34およびデータセレク タ回路 36を駆動するこ とにより、 コ ン ピュータ 40が出力する従来の映像信号とグラフ ィ ッ クボー ド 2 0が出力する映像信号を選択的に CRT表示装置 50に出力可能となる。 マイ ク 口 リ レー 34およびデータセレク タ回路 36の切替は、 グラフ ィ ッ クポー ド 20 に割り当てられた所定の I 0ア ドレスに割り当てられている。 この I 0ア ドレス をアクセスすると、 ア ドレスデコーダ 28の出力がアクティブとなり、 この信号 によってマイ クロ リ レー 34, データセレク タ回路 36は駆動される。 従って、 コ ンピュータ 40側にこの I 0ァ ドレスをアクセスするプログラムを用意すれば、 表示を切り替えるこ とは容易である。
グラフ ィ ッ クポー ド 20の内部の接続について、 簡単に説明する。 コンビユー タ側のア ドレスバス ( A 0ないし A 23の計 24ビッ ト) のうち上位の 8ビッ ト は、 そのまま CRTC 22のア ドレス入力 A 16ないし A23に接続されている。 —方、 下位 1 6ビッ トは、 この C R T C 22が使用する I 0ア ドレス (定義済み) がコンピュータ側で既に定義されている番地と重なつていることから、 コン ビュ 一夕側からの I 0ァ ドレスを変換するバスコ ンバータ回路 26に接続されている。 また、 バスによるデータのリードライ トなどを司るコン トロール信号 C TR L S も、 このバス コ ンバータ回路 26に接烷されている。
ア ドレスバスの下位 16ビッ トおよびコ ン ト ロール信号 C T R L Sは、 パスコ ンバータ回路 26の他、 ア ドレスデコーダ 28にも接続されている。 ア ドレスデ コーダ 28は、 上述したマイ クロ リ レー 34, データセレクタ回路 36を駆動す る信号を生成する回路であり、 コ ン ピュータ 40から所定のァ ドレスに所定のデ —タが書き込まれると、 その出力を切り換える。
DRAM24は、 256 KX 1 6ビッ ト構成の 4メガのチッ プ 2個から構成さ れており、 C RTC 22とは、 ア ドレスバス MAOないし 8、 RAS, CASの 信号、 4ビッ トのライ トイ ネーブル信号 WE 0ないし W E 3、 アウ ト プッ トイ ネ ―ブル信号 0 E、 32ビッ トのデータバス MD 0ないし MD 31により、 接続さ れている。
CRTC 22が出力するアナログ RGB信号および水平同期信号 HSYNC, 垂直同期信号 VSYNCは、 上述した通り、 マイ クロ リ レー 34, データセレク 夕回路 36を介してコネク タ C N 3 , CN4に接続されている。
C R T C 22は、 実施例では、 C I R R U S LOG I C社製の VGA グラ フ ィ ッ クコ ン ト ローラ C L一 GD 542Xというチップを採用した。 この CRT C 22は、 通常の C R T Cと しての機能に加えて、 コ ン ピ ュータとのイ ン タ フ エ ース回路、 グラフ ィ ッ クを取り扱う グラフ ィ ッ クコ ン ト ロール機能、 メモリに対 するァ ク セスを制御するメ モ リ コ ン ト ロール機能、 アナログ RGB信号のための パレ ツ ト D A C機能などを備え、 1チッ プでグラフ ィ ッ ク コ ン ト ロールに必要な ほとんど総ての機能を有する。 この C R T C 22の内部構成を、 図 3にブロ ッ ク 図として示す。
CRTC 22は、 図示するように、 コンピュータ 40側の信号とのイ ンタフ エ ースを司る C PUイ ン タ フ -一ス 60、 コ ン ピュー タ 40側からの害き込みデー タを一時的に蓄える C PU香込バッ フ ァ 62、 書き込まれたデータによってグラ フ ィ ッ クを描画する グラ フ ィ ッ ク コ ン ト ロー ラ 64、 グラ フ ィ ッ ク コ ン ト ローラ 64が生成した画像データを DR AM24に書き込むといったメ モ リの制御を行 なうメモリ コン トローラ 66、 DRAM 24に記憶された情報をメモリ コン ト 口 ーラ 66を介して読み出しビデオ信号に変換する CRTCコア 70、 カーソルの 表示を含み DRAM24から画像表示用に読み出した画像データを順次蓄えるビ デォ F I F 072、 表示画像の属性 (反転、 ア ン ダーラ イ ン、 色彩など) を制御 するァ ト リ ビュー ト コ ン トローラ 74、 デジタルデータをアナログ RGB信号に 変換するパレ ツ ト D A C 76、 発振器 30からの原発振周波数を用いて C R T C 22内部で必要とされる総てのクロ ッ クを生成するデュアルク口 ック生成回路 7 8を備える。
メ モ リ コ ン ト ローラ 66は、 詳し くは、 メ モ リ シーケ ンサ 67, メ モ リァービ ト レータ 68, ビッ ト B LT 69からなり、 グラフ ィ ッ クコ ン ト ローラ 64によ り生成された画像データを DRAM24に書き込んだり、 DRAM24に記憶さ れたデ一タを表示タイ ミ ングに合わせて読み出すといった制御を行なっている。 コ ン ピ ュータ 40側からのデータの書込とこれに伴う画像の描画のタイ ミ ングは, CRT Cコア 70により表示用に画像データを読み出すタイ ミ ン グに同期してい ないので、 これらの調整を行なう機能が必要となるのである。 なお、 ビッ ト B L T 69は、 矩形画像の萵速描画を行なうものであり、 ウ ィ ン ド ウを多数描く場合 など、 描画の高速化に寄与する。 この CR T C 22は、 CRT Cコア 70に、 画像表示用の各種レジス タを備え る。 コ ンピュータ 40側からは、 これらのレジス タに適切な値を書き込むこ とに より、 CRT表示装置 50の画像表示ェ リ ァに適合した映像信号を出力させるこ とができる。 図 4は、 有効表示画面と C R T C 22においてこれを実現する各種 レジス タ との関係を示す説明図である。
CRT表示装置 50は、 1秒間に 30枚の画面 (フ レーム) を表示するが、 電 子銃による水平方向の走査とその終端から次の走査開始端まで戻るための水平回 帰とが必要であるこ と、 同様に垂直方向の走査とその終端から次の画面の開始端 まで戻るための垂直回帰とが必要であることから、 有効表示画面の外に所定の頟 域 (時間的な期間) が必要となる。 有効表示画面の水平方向の長さはレジス タ C R 1に、 同じ く垂直方向長さはレジス タ CR 1 2に、 各々設定される。 なお、 設 定は、 最大 1 0ビッ トのデータにより行なわれるが、 各ビツ トがどのレジス タの どのビッ トにより定義されるかを、 図 4の下棚に示している。 [] 内は、 レジス タ内のビッ ト位置を示す。
レジスタ CR 1 , C R 1 2以外のレジス タ とそのレジス タによ り設定されてる タイ ミ ングとのおおよその対応関係は、 次の通りである。
レジス タ CR 2 : 水平ブラ ンキングの開始タイ ミ ング
レジスタ C R4 : 水平回帰の開始タイ ミ ング
レジス タ C R 5 : 水平回'周の終了タイ ミ ング
レジスタ C R 3 : 水平ブラ ンキングの終了タイ ミ ング
レジスタ C R 0 : 水平方向の トータル
レジスタ C R 1 5 :垂直ブランキングの開始タイ ミ ング
レジスタ C R 1 0 : 垂直回'周の開始タイ ミ ング
レジスタ C R 1 1 : 垂直回帰の終了タイ ミ ング
レジス タ C R 1 6 :垂直ブランキングの終了タイ ミ ング
レ ジ ス タ C R 6 : 垂直方向の ト ータル
従って、 コンピュータ 40側は、 C R T表示装置 50の特性に合わせた値をこ れらのレジスタに書き込むことにより、 適正な表示を実現する。 水平回帰の信号 や垂直回倚の信号は繰り返し出力されることになるが、 実施例で用いた 640 ド ッ ト X 40 0ライ ンの CRT表示装置 50に対する場合、 この緣り返しの間隔は- 水平回^で 40. 3 ^SEC 、 垂直回帰で 1 7. 73mSEC である。 この繰り返し の周波数を、 それぞれ水平同期周波数、 垂直同期周波数といい、 実施例では、 そ れぞれ 24. 8 KH 2 56. 4H zである。
—方、 640 ドッ ト X 480ライ ンの表示を行なおう とすると、 それぞれ 36 ,
5 SIC ( 27. 4 KH z ) 、 1 9. 0 mSEC (52. 6 H z ) である。 しかし'
640 ドッ ト X 400ライ ンの CRT表示装置 50に対して、 この同期周波数の 映像信号を最初から送信する と、 C RT表示装置 50は、 同期が取れず、 画像は 流れて、 正常な表示を得るこ とはできない。 同期周波数の通常の許容範囲から、 はずれているからである。
そこで、 本実施例のダラ フ ィ ッ クボー ド 20では、 コ ン ピュータ 40側が図 5 に示す処理を行なう こ とで、 640 ドッ ト X 400ライ ン仕様の C R T表示装置 50で 640 X 480の表示を行なう。 コ ンピュータ 40には、 特定の O Sでシ ステムを起動する場合、 画像表示用のデバィス ドライバが組み込まれており、 0 Sの立ち上げ時に、 図 5に示す同期周波数漸增処理ルーチンを実行する。
このルーチンが起動されると、 まず、 水平同期周波数については、 640 ド ッ トに対応した周波数 ( 24. 8 KH z ) に対応した値を、 一方垂直同期周波数に ついては、 47. 8 H zに対応した値を、 初期値としてそれぞれグラフ ィ ッ クボ ー ド 20の各レジスタに設定する (ステ ッ プ S 1 00) 。 ここで、 垂直同期周波 数について 400ライ ンに対応した周波数 ( 56. 4H z ) を設定しないのは、 次の理由による。 本実施例では、 周波数の調整は、 水平同期周波数についてのみ 行なう。 最終的なライ ン数は、 表示されない剰余のライ ン数 (40本) を加えて 520本と したいので、 水平同期周波数 24. 8 KH zから計算される垂直方向 の繰り返し時間 T Vは、
T V = ( 1 /24. 8 K) X 520
= 2 0. 9 mSEC
従って、 周波数 f Vは、
f v = l /T v = 47. 8 H z
となる。 続いて、 画面表示をォンと し (ステ ッ プ S 1 1 0) 、 表示を開始する。 この時 点では、 水平同期周波数は、 C RT表示装置 50の適正値となっていることから, 水平方向については C RT表示装置 50は同期を取る。 垂直方向については同期 が取れないので、 完全に正常な映像とはならない。 。
続いて、 水平, 垂直同期周波数が目標値となったか否かを判断する (ステ ッ プ S 1 20) 。 こ こで、 水平, 垂直同期周波数の目標値とは、 640 ドッ ト X48 0ライ ンに対応した周波数 (27. 4KH z > 52. 6 H z ) である。 起動直後 には、 当然目標値とはなっていないので、 ステ ッ プ S 1 20での判断は ΓΝ 0 J となり、 処理はステッブ S 1 30に移行し、 水平同期周波数を渐增する処理を行 なう。 同期周波数增加の割合は 1. 0バーセン ト程度である。 梡いて、 コンビュ ータ 40は何も行なわない処理を所定回数実行することで所定時間待機する処理 を行なう (ステップ S 1 40) 。 実施例における待機時間は、 およそ 1 4mSEC である。
その後、 ステ ップ S 1 20に昃り、 同期周波数が目摞値になつたか否かの判断 を再度実行する。 ステップ S 1 20ないしステッ プ S 1 40の処理を繰り返すこ とにより、 やがて水平, 垂直同期周波数は目標値になり、 ステ ッ プ S 1 20での 判断は ΓΥΕ S」 となって、 本ルーチンの処理は終了する。 ここでは、 水平同期 周波数を 27. 4KH zとすることで、 垂直方向の繰り返し時間 T Vは、
T V = ( 1 /27. 4 K) X 520
= 1 8. 97 mSEC
となり、 周波数 f Vは、
f v = l /Tv = 52. 6 H z
となる。
以上説明した処理ルーチンを実行する と、 グラフ ィ ッ クボー ド 20から C R T 表示装置 50に出力される映像信号の水平同期信号、 垂直同期信号の周波数は、 水平同期信号が 640 ドッ ト X 400ライ ンの表示に対応した値から、 時間をか けて 640 ドツ ト X 480ライ ンの表示に対応した値に切り替わってゆく。 C R T表示装置 50は、 水平方向について一旦同期が正し く取られれば、 その後の同 期信号の変動に対しては、 内部の同期回路が働いて、 ある程度広い範囲に亘つて 映像を正し く表示し続ける。 即ち、 最初から正常値に対して大き く隔たった周波 数の映像信号を出力すると、 CRT表示装置 50は同期を取ることができないが, 実施例のように、 水平方向について一旦正常値によって同期を取った後に、 周波 数を漸増してゆけば、 ライ ン数を 2割増加した映像であっても、 ほとんどの塌合 正常に表示することができる。
従って、 640 ドッ ト X 480ライ ンという垂直方向の解像度が 2别增加した 表示環境を、 グラフ ィ ックボー ド 20以外のハードウ -ァの追加無しに実現する こ とができる。 従来は、 640 X 400の環境から 640 X 480の環境に変更 するには、 C R T表示装置 50も取り替えるか、 予め高価なマルチ シ ンクタイ ブ の C RT表示装慝を揃えておかねばならなかった。 これに対して、 本実施例のグ ラ フ ィ ッ クボー ド 20によれば、 C RT表示装置に閲するハードウ -ァの変更が 必要な く、 使用者は、 グラフ ィ ッ クボード 20のみ揃えれば、 直ちに解像度の高 い環境を試してみることができるのである。
以上本発明の実施例について鋭明したが、 本発明はこう した実施例に何等限定 されるものではなく、 本発明の要旨を逸脱しない範囲内において、 種々なる態様 で実施し得ることは勿論である。 例えば水平方向, 垂直方向の同期周波数の初期 値を 640 X 400に対応した値としておき水平同期周波数, 垂直同期周波数を 共に漸次変更してゆく構成としてもよい。 また、 使用する CRT表示装置の特性 に合わせて水平, 垂直同期周波数の初期値を理論値よりやや くする構成として もよい。 640 X400より S解像度の C R T表示装置用の映像表示装置にも適 用することができる。 また、 水平方向のドッ ト数を増加するこも差し支えない。 更に、 水平, 垂直同期周波数の漸増をコンビュータ 40のソフ ト ウユアによらず グラフ ィ ッ クボード 20上のソフ トウ アもしくはハー ドウ -ァにより実現する 構成や、 映像表示装置をコ ン ピュータに一体に組み込んだ構成なども、 好適であ る。

Claims

請求の範囲
1 . 水平同期信号, 垂直同期信号を有する映像信号を出力して、 外部の C R T表 示装置に、 該 C R T表示装置本来の ドッ ト数もし くはラ イ ン数より大きな ドッ ト 数もし くはライ ン数で映像を表示する映像表示装置であって、
前記水平同期信号, 垂直同期信号のうち少なく とも一方の周波数を、 前記 C R T表示装置が表示の初期において同期をとることが可能なライ ン数もし くはドッ ト数に対応した初期値に設定する初期周波数設定手段と、
少な く とも該設定された水平同期信号も し くは垂直同期信号の周波数を、 前記 C R T表示装置本来のラ イ ン数もし くはドッ ト数より大きなラ イ ン数もし くはド ッ ト数に対応した値へと漸次変更する設定周波数変更手段と
を備えた映像表示装還。
2 . 請求項 1記載の映像表示装置であって、 水平同期信号や垂直同期信号を設定 するレ ジス タを有し、 前記初期周波数設定手段および設定周波数変更手段は、 該 レ ジス タに値を設定する手段を有する映像表示装置。
3 . 請求項 1記載の映像表示装置であって、
外部から入力された前記 C R T表示装置本来の ドッ ト数もし くはライ ン数に対 応した映像信号と、 前記初期周波数設定手段と前記設定周波数変更手段とにより 該 C R T表示装置本来のライ ン数も し くは ドッ ト数より大きなラ イ ン数もし くは ド ッ ト数に対応した値に調整された映像信号とを切り換えて該 C R T表示装置に 出力する切換手段を備えた映像表示装置。
4 . 請求項 1記載の映像表示装置であって、 前記初期周波数設定手段と前記設定 周波数変更手段とにより賙整された映像信号を前記 C R T表示装置に出力するた めのビ ン配列が異なる少な く とも 2以上のコネクタを俯えた映像表示装置。
5 . 請求項 1記載の映像表示装置であって、 コンピュータの拡張ス口 ッ トに装着 されてなり、 前記設定周波数変更手段は、 前記コ ン ピュータが、 前記水平同期信 号もし くは垂直同期信号の周波数の目樣値を漸次変更してゆく構成である映像表 示装置。
6 . 請求項 1記載の映像表示装置を、 プロセッサからア ク セス可能な拡張スロ ッ ト に装着してなる コ ン ピュー タ。
7 . 水平同期信号, 垂直同期信号を有する映像信号を出力して、 外部の C R T表 示装置に、 該 C R T表示装置本来の ドッ ト数もし くはラ イ ン数より大きなドッ ト 数もし くはライ ン数で映像を表示する映像表示方法であって、
前記水平同期信号, 垂直同期信号のうち少なく とも一方の周波数を、 前記 C R T表示装置が表示の初期に同期をとることが可能なラ イ ン数もし くはドッ ト数に 対応した初期値に設定し、
該設定された初期値に対応したラ イ ン数もし くはドッ ト数に同期をとつた後、 少な く とも該設定された水平同期信号もし くは垂直同期信号の周波数を、 前記 C R T表示装置本来のラ イ ン数もし くはドッ ト数より大きなライ ン数もし くはドッ ト数に対応した値へと漸次変更し、
前記 C R T表示装置本来のドッ ト数もし くはラ イ ン数より大きなドッ ト数もし くはライ ン数で該 C R T表示装置に映像を表示する映像表示方法。
8 . 請求項 7記載の映像表示方法であって、 目標値の漸次変更が、 コ ン ピュータ のオペレーテ ィ ン グシステムに組み込まれたデバイス ドライバの機能として用意 され、 該オペ レーテ ィ ン グシ ステムの立ち上げ時に、 該デバイス ドライバの初期 処理の一部として実行される映像表示方法。
PCT/JP1994/000707 1993-04-27 1994-04-27 Device and method for displaying image and computer WO1994025953A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US08/360,826 US5736971A (en) 1993-04-27 1994-04-04 Method and apparatus for increasing resolution of a computer graphics display
EP94914560A EP0647932B1 (en) 1993-04-27 1994-04-27 Device and method for displaying image and computer
DE69431827T DE69431827T2 (de) 1993-04-27 1994-04-27 Bildwiedergabevorrichtung und -verfahren und rechner.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5125440A JP2956738B2 (ja) 1993-04-27 1993-04-27 映像表示装置およびコンピュータ
JP5/125440 1993-04-27

Publications (1)

Publication Number Publication Date
WO1994025953A1 true WO1994025953A1 (en) 1994-11-10

Family

ID=14910145

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1994/000707 WO1994025953A1 (en) 1993-04-27 1994-04-27 Device and method for displaying image and computer

Country Status (5)

Country Link
US (1) US5736971A (ja)
EP (1) EP0647932B1 (ja)
JP (1) JP2956738B2 (ja)
DE (1) DE69431827T2 (ja)
WO (1) WO1994025953A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3344197B2 (ja) * 1996-03-08 2002-11-11 株式会社日立製作所 映像信号の処理装置及びこれを用いた表示装置
JPH1039841A (ja) * 1996-07-19 1998-02-13 Nec Corp 液晶表示装置
KR100283574B1 (ko) * 1996-08-27 2001-03-02 윤종용 모니터 화면 사이즈 제어 회로 및 그 제어방법
TW312764B (en) * 1997-02-05 1997-08-11 Acer Peripherals Inc Method and device for calibrating monitor mode
US6300980B1 (en) * 1997-02-19 2001-10-09 Compaq Computer Corporation Computer system design for distance viewing of information and media and extensions to display data channel for control panel interface
US6011592A (en) * 1997-03-31 2000-01-04 Compaq Computer Corporation Computer convergence device controller for managing various display characteristics
US6313822B1 (en) * 1998-03-27 2001-11-06 Sony Corporation Method and apparatus for modifying screen resolution based on available memory
JP2004514147A (ja) * 2000-11-17 2004-05-13 レクロイ コーポレイション 波形処理のためのストリーミングアーキテクチャ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392169A (ja) * 1986-07-24 1988-04-22 マイクロヴアイテツク ピ−エルシ− 水平偏向装置
JPH01295297A (ja) * 1988-05-23 1989-11-28 Mitsubishi Electric Corp ディジタル制御ディスプレイモニター
JPH02259690A (ja) * 1989-03-30 1990-10-22 Matsushita Electric Ind Co Ltd 水平偏向周波数切換装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4574279A (en) * 1982-11-03 1986-03-04 Compaq Computer Corporation Video display system having multiple selectable screen formats
JPH0786743B2 (ja) * 1984-05-25 1995-09-20 株式会社アスキー ディスプレイコントローラ
JPH083698B2 (ja) * 1986-12-11 1996-01-17 ヤマハ株式会社 画像処理装置
CA2041819C (en) * 1990-05-07 1995-06-27 Hiroki Zenda Color lcd display control system
JPH0686315A (ja) * 1990-10-11 1994-03-25 Nec Ic Microcomput Syst Ltd 文字表示装置
JP2502829B2 (ja) * 1991-03-22 1996-05-29 松下電器産業株式会社 画像表示装置
DE69320123T2 (de) * 1992-09-07 1999-01-07 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Fernsehsignalverarbeitungsschaltung
US5544315A (en) * 1993-05-10 1996-08-06 Communication Broadband Multimedia, Inc. Network multimedia interface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392169A (ja) * 1986-07-24 1988-04-22 マイクロヴアイテツク ピ−エルシ− 水平偏向装置
JPH01295297A (ja) * 1988-05-23 1989-11-28 Mitsubishi Electric Corp ディジタル制御ディスプレイモニター
JPH02259690A (ja) * 1989-03-30 1990-10-22 Matsushita Electric Ind Co Ltd 水平偏向周波数切換装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0647932A4 *

Also Published As

Publication number Publication date
EP0647932A4 (en) 1996-05-22
EP0647932A1 (en) 1995-04-12
US5736971A (en) 1998-04-07
DE69431827T2 (de) 2003-09-11
JP2956738B2 (ja) 1999-10-04
EP0647932B1 (en) 2002-12-04
JPH06314074A (ja) 1994-11-08
DE69431827D1 (de) 2003-01-16

Similar Documents

Publication Publication Date Title
USRE41480E1 (en) Video display apparatus with on-screen display pivoting function
KR100853210B1 (ko) 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치
JPH05303348A (ja) Lcdビデオ信号インタフェース装置
KR20020062292A (ko) 단일 수평 주사 범위 crt 모니터
JPH1115425A (ja) 表示モード切り替え制御ディスプレイ
WO1994025953A1 (en) Device and method for displaying image and computer
JP4921642B2 (ja) 情報処理装置および表示制御方法
JPH0373897B2 (ja)
JP3505038B2 (ja) ディスプレイ装置およびコンピュータシステム
JP2002032063A (ja) 液晶表示装置およびウィンドウ表示拡大制御方法
JP3070333B2 (ja) 画像表示装置
JPH10333656A (ja) 画像表示装置、画像表示方法、並びに、記憶媒体
CN212257922U (zh) Lvds转接装置
JP3985451B2 (ja) 画像処理装置および画像表示装置
JPH0816128A (ja) ディスプレイ装置
JPH0895535A (ja) 表示制御装置およびその装置におけるピクセルクロック切り替え方法
JP2506959B2 (ja) 表示デ―タ処理装置
JP2003044025A (ja) 表示機構
JPH08140019A (ja) 画像表示装置
KR20000014526A (ko) 저해상도 화상 데이터를 확대 표시하는 고해상도 액정 표시 장치 및 그 방법
JPH0792934A (ja) 記憶回路、アドレス信号発生回路及びフラットパネル駆動回路
KR930007011B1 (ko) 고해상도용 전용카드 및 vga카드 영상데이타 처리회로
KR19980060010A (ko) 디이 신호를 동기로 한 제어 신호 생성 회로
JPH05265425A (ja) テキスト画面グラフィックコントローラ
CN101166280A (zh) 利用信号同步的影像输出装置及其方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 08360826

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1994914560

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1994914560

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1994914560

Country of ref document: EP