JP2003044025A - 表示機構 - Google Patents
表示機構Info
- Publication number
- JP2003044025A JP2003044025A JP2001232052A JP2001232052A JP2003044025A JP 2003044025 A JP2003044025 A JP 2003044025A JP 2001232052 A JP2001232052 A JP 2001232052A JP 2001232052 A JP2001232052 A JP 2001232052A JP 2003044025 A JP2003044025 A JP 2003044025A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- control mechanism
- control command
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
機構の表示方式に準拠した形式の表示データを、当該一
方の表示制御機構とは異なる表示方式を採用した他方の
表示制御機構に表示させることのできる表示機構を提供
する。 【解決手段】 第2の表示制御機構15が、システムバ
ス11から第2の表示制御機構15の表示方式に準拠し
た形式の表示データと制御コマンドを受け取り、これら
を第1の表示制御機構13の表示方式に準拠した形式の
表示データおよび制御コマンドに変換する。第1の表示
制御機構13は、システムバス11から第1の表示制御
機構13の表示方式に準拠した形式の表示データと制御
コマンドを受け取って表示データをフレームメモリ16
に書き込むことが可能であるとともに、上記第2の表示
制御機構15からの表示データと制御コマンドを受け取
って当該表示データをフレームメモリ16に書き込み、
外部の表示装置18に表示するように制御を行う。
Description
なる2つの表示制御機構を備えた表示機構に関する。
A(eXtended Graphics Array),QUXGA(Quad-Ul
tra-XGA)など、表示制御方式の異なる様々な仕様の表
示機構が存在する。一つのコンピュータシステムで表示
制御方式の異なる複数の種類の表示機構を利用するには
次のような方式が考えられる。
において、101はコンピュータ本体のシステムバスで
あり、このシステムバス101にコンピュータ本体のC
PU103、メモリ105の他、表示制御方式が異なる
第1の表示機構201および第2の表示機構301が接
続されている。
に表示するデータを保持するフレームメモリ203と、
このフレームメモリ203に表示データを書き込み、か
つ読み出して表示装置208に表示させる制御を行う表
示制御機構206と、この表示制御機構206をシステ
ムバス101に接続するバス制御部205とを備える。
一方、第2の表示機構301も同様に、フレームメモリ
303、表示制御機構306およびバス制御部305で
構成されている。
合は、システムバス101を通じて第1の表示機構20
1の表示方式に準拠した形式の表示データと制御コマン
ドが第1の表示機構201へ与えられる。第1の表示機
構201は、バス制御部205を通じてシステムバス1
01から表示データと制御コマンドを取り込む。システ
ムバス101から取り込まれた表示データと制御コマン
ドは表示制御機構206に与えられる。表示制御機構2
06は制御コマンドに従って、フレームメモリ203に
指定された表示モードで表示データを書き込み、完成し
たイメージを読み出し、たとえばデジタル信号をアナロ
グ信号に変換するなどして表示装置208に表示させる
制御を行う。
せる場合も第1の表示機構201の場合と同様に、シス
テムバス101を介して第2の表示機構301の表示方
式に準拠した形式の表示データと制御コマンドが第2の
表示機構301へ与えられる。そして第2の表示機構3
01の表示制御機構306が、当該制御コマンドに従っ
てフレームメモリ303に指定された表示モードで表示
データを書き込み、完成したイメージを読み出し、たと
えばデジタル信号をアナログ信号に変換するなどして表
示装置308に表示させる制御を行う。
ンピュータシステムで表示制御方式の異なる複数の種類
の表示機構を利用するとなると、たとえば、一方の表示
機構の表示方式がVGA、他方の表示機構の表示方式が
QUXGAである場合のように、各表示機構の間で表示
データの形式や制御コマンドの体系に互換性がない場
合、使用する各表示機構を切り替える度にコンピュータ
本体側から表示機構に与える表示データの形式および制
御コマンドの体系を変更する必要があった。
のもので、一方の表示制御機構の表示方式に準拠した形
式の表示データを、当該一方の表示制御機構とは異なる
表示方式を採用した他方の表示制御機構に表示させるこ
とのできる表示機構を提供することを目的とする。
ために、この発明の表示機構は、コンピュータ本体のシ
ステムバスに接続される表示機構において、フレームメ
モリと、前記コンピュータ本体のシステムバスより第1
の表示方式に準拠した形式の表示データおよび制御コマ
ンドを取り込み、当該制御コマンドに従って前記表示デ
ータを前記フレームメモリに書き込み、かつ読み出して
表示装置に表示させる第1の表示制御機構と、前記コン
ピュータ本体のシステムバスより第2の表示方式の表示
データおよび制御コマンドを受け取り、当該表示データ
および制御コマンドを前記第1の表示方式の表示データ
および制御コマンドに変換して前記第1の表示制御機構
へ出力する変換手段を備えた第2の表示制御機構とを有
してなるものである。
表示方式に準拠した形式の表示データを、当該第2の表
示制御機構とは異なる表示方式を採用した第1の表示制
御機構にて表示させることができる。また、コンピュー
タ本体のシステムバスより取り込んだ表示データと、第
2の表示制御機構より取り込んだ表示データのどちらも
第2の表示制御機構で表示することが可能であり、複数
の種類の表示方式の表示データを一つの表示装置に表示
することができる。
の変換手段が、表示データの表示形態を設定する設定部
を有し、この設定部の設定内容に従って前記第1の表示
制御機構を制御するための制御コマンドを生成してなる
ものである。
表示方式に準拠した形式から第1の表示制御機構の表示
方式に準拠した形式に変換した表示データの表示形態、
たとえば表示画素数、表示位置、拡大・縮小率等を高い
自由度でユーザが選択することができる。
の実施形態を説明する。
構を含むコンピュータシステムの構成を示すブロック図
である。
システムバスであり、このシステムバス11にはコンピ
ュータ本体のCPU12、メモリ14の他、CRTディ
スプレイ、液晶ディスプレイなどの表示装置18にデー
タを表示させる制御を行う表示機構10が接続されてい
る。
の異なる第1の表示制御機構13および第2の表示制御
機構15と、第1の表示制御機構13および第2の表示
制御機構15をシステムバス11と接続するバス制御部
17と、第1の表示制御機構13によって表示データの
読み書きがされるフレームメモリ16とを備える。
第1の表示制御機構13または第2の表示制御機構15
に対する表示データと制御コマンドを取り込み、第1の
表示制御機構13または第2の表示制御機構15へ選択
的に出力する。
7によってシステムバス11から取り込まれた第2の表
示制御機構15の表示方式に準拠した形式の表示データ
および制御コマンドを第1の表示制御機構13の表示方
式に準拠した形式の表示データおよび制御コマンドに変
換して第1の表示制御機構13に出力する。
を有している。第1の入力系統として、第1の表示制御
機構13は、バス制御部17を通じてシステムバス11
から第1の表示制御機構13の表示方式に準拠した形式
の表示データと制御コマンドを受け取り、当該制御コマ
ンドに従って当該表示データをフレームメモリ16に書
き込む。また、第2の入力系統として、第1の表示制御
機構13は上記第2の表示制御機構15からの表示デー
タと制御コマンドを受け取り、当該制御コマンドに従っ
て当該表示データをフレームメモリ16に書き込む。そ
して第1の表示制御機構13は、フレームメモリ16上
に描画し終えた表示データを読み出し、たとえばデジタ
ル信号をアナログ信号に変換するなどして外部の表示装
置18に表示するように制御を行う。
示す。同図に示すように、第2の表示制御機構15は判
定回路21、表示データ変換回路22および制御コマン
ド変換回路23を有している。第2の表示制御機構15
は、バス制御部17を通じてシステムバス11から第2
の表示制御機構15の表示方式に準拠した形式の表示デ
ータと制御コマンドを受け取ることが可能であり、この
受け取った表示データと制御コマンドを判定回路21に
て判定し、表示データを表示データ変換回路22へ、制
御コマンドを制御コマンド変換回路23に各々振り分け
る。
御機構15の表示方式に準拠した形式の表示データを第
1の表示制御機構13の表示方式に準拠した形式の表示
データに変換して第1の表示制御機構13へ出力する。
制御機構15の表示方式に準拠した形式の制御コマンド
を第1の表示制御機構13の表示方式に準拠した形式の
制御コマンドに変換して第1の表示制御機構13へ出力
する。
は、表示画素数、表示位置、拡大/縮小率などの表示形
態を設定する設定部24が設けられており、この設定部
24の内容はユーザの操作によって編集可能となってい
る。制御コマンド変換回路23はこの設定部24に設定
された表示形態に従って制御コマンドの生成を行うよう
になっている。
ピュータシステムにおいて、第2の表示制御機構15の
表示方式に準拠した形式の表示データを第1の表示制御
機構13にて表示させる場合の動作を、第2の表示制御
機構15の表示方式が解像度640×480画素のVGA、第
1の表示制御機構13の表示方式が解像度3200×2400画
素QUXGAである場合において説明する。
によってシステムバス11からVGAデータと制御コマ
ンドを取り込む。第2の表示制御機構15は、まず判定
回路21にてそのデータが表示データであるか制御コマ
ンドであるかを判定し、表示データを表示データ変換回
路22へ、制御コマンドを制御コマンド変換回路23に
各々振り分ける。表示データ変換回路22は、VGAデ
ータをQUXGAデータに変換して第1の表示制御機構
13へ出力する。
のメモリアドレス空間と画面との関係、解像度3200×24
00画素のQUXGAデータのメモリアドレス空間と画面
との関係を夫々示す。
して一つのまとまったメモリ空間が割り当てられる一
方、QUXGAでは、たとえば画面が2(縦)×2
(横)に分割されており、これらの分割画面に対してメ
モリ空間が一つ一つ割り当てられている。A0,B0,
C0,D0は個々のメモリ空間の先頭アドレスである。
UXGAデータ(解像度3200×2400画素)に変換した例
を図4に示す。同図において、符号41が表示データの
領域である。
制御コマンドをQUXGA制御コマンドに変換して第1
の表示制御機構13へ出力する。また、このとき制御コ
マンド変換回路23は設定部24に設定された表示画素
数、表示位置、拡大/縮小率に従って制御コマンドの生
成を行う。
フォルト値である場合の表示データ変換例である。設定
部24のデフォルト値は、表示画素数=無効値,表示位
置=アドレスA0を先頭,拡大/縮小率=1とする。
御機構15の表示データ変換回路22より出力された表
示データを、第2の表示制御機構15の制御コマンド変
換回路23より与えられた制御コマンドに従ってフレー
ムメモリ16に書き込む。そして第1の表示制御機構1
3は、このフレームメモリ16に描画したイメージを読
み出し、外部の表示装置18に表示させる。
示データの他の変換例を示す。
定され、その他の設定値がデフォルトの場合の例であ
り、符号51が表示データの領域である。この変換は、
QUXGAデータを縦横ともに2.5倍に拡大し、フレ
ームメモリ16のアドレスA0から順に書き込むことに
よって行われる。
ドレスD0を先頭、表示画素数=デフォルト値の場合の
変換例である。同図において、符号61が表示データの
領域である。
面の中心、表示画素数=デフォルト値の場合の変換例
で、符号71が表示データの領域である。
おける設定部24の表示画素数、表示位置、拡大/縮小
率等の設定値を変更することによって、表示データの形
式を変換する際に、その表示形態を高い自由度でユーザ
が選択することができる。
示機構を含むコンピュータシステムによれば、第2の表
示制御機構15の表示方式に準拠した形式の表示データ
を、当該第2の表示制御機構15とは異なる表示方式を
採用した他方の第1の表示制御機構13にて表示させる
ことができる。また、第1の表示制御機構13は、シス
テムバス11より取り込んだ表示データと、第2の表示
制御機構15より取り込んだ表示データのどちらも表示
することが可能であり、複数の種類の表示方式の表示デ
ータを共通の表示装置18に表示することができる。
定されるものではなく、本発明の要旨を逸脱しない範囲
内において種々変更を加え得ることは勿論である。
ータをQUXGAデータに変換して表示するものとした
が、その逆方向の表示データの変換は勿論、その他様々
な種類の表示方式どうしの間で表示データを変換するも
のにも適用が可能である。
機構のなかの第2の表示制御機構15の構成を示す図で
ある。同図に示すように、この第2の表示制御機構15
は、MPU(マイクロプロセッサユニット)25によ
り、コンピュータ本体のシステムバスから第2の表示制
御機構15に準拠した形式の表示データおよび制御コマ
ンドを受け取り、これらを第1の表示制御機構13の表
示方式に準拠した形式の表示データおよび制御コマンド
に変換して第1の表示制御機構13へ出力するように構
成されたものである。
第2の表示制御機構の表示方式に準拠した形式の表示デ
ータを、当該第2の表示制御機構とは異なる表示方式を
採用した第1の表示制御機構にて表示させることができ
る。また、表示画素数、表示位置、拡大/縮小率等の設
定値を変更することによって、第2の表示制御機構の表
示方式に準拠した形式の表示データを第1の表示制御機
構の表示方式に準拠した形式の表示データに変換する際
に、その表示形態を高い自由度でユーザが選択すること
ができる。
ピュータシステムの構成を示すブロック図である。
ある。
アドレス空間と画面との関係を示す図である。
果の例を示す図である。
伴う変換結果の例を示す図である。
よび表示位置指定を伴う変換結果の例を示す図である。
よび表示位置指定を伴う他の変換結果の例を示す図であ
る。
第2の表示制御機構の構成を示す図である。
る。
Claims (4)
- 【請求項1】 コンピュータ本体のシステムバスに接続
される表示機構において、 フレームメモリと、 前記コンピュータ本体のシステムバスより第1の表示方
式に準拠した形式の表示データおよび制御コマンドを取
り込み、当該制御コマンドに従って前記表示データを前
記フレームメモリに書き込み、かつ読み出して表示装置
に表示させる第1の表示制御機構と、 前記コンピュータ本体のシステムバスより第2の表示方
式の表示データおよび制御コマンドを受け取り、当該表
示データおよび制御コマンドを前記第1の表示方式の表
示データおよび制御コマンドに変換して前記第1の表示
制御機構へ出力する変換手段を備えた第2の表示制御機
構とを具備することを特徴とする表示機構。 - 【請求項2】 請求項1記載の表示機構において、 前記第2の表示制御機構の変換手段が、 前記コンピュータ本体のシステムバスより取り込んだデ
ータが表示データであるか制御コマンドであるかを判定
する判定回路と、 この判定回路によって判定された第2の表示方式の表示
データを前記第1の表示方式の表示データに変換して前
記第1の表示制御機構へ出力する表示データ変換回路
と、 前記判定回路によって判定された制御コマンドを前記第
1の表示方式の制御コマンドに変換して前記第1の表示
制御機構へ出力する制御コマンド変換回路とを具備する
ことを特徴とする表示機構。 - 【請求項3】 請求項1記載の表示機構において、 前記第2の表示制御機構の変換手段が、マイクロプロセ
ッサユニットであることを特徴とする表示機構。 - 【請求項4】 請求項1記載の表示機構において、 前記第2の表示制御機構の変換手段が、 表示データの表示形態を設定する設定部を有し、この設
定部の設定内容に従って前記第1の表示制御機構を制御
するための制御コマンドを生成することを特徴とする表
示機構。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001232052A JP3862976B2 (ja) | 2001-07-31 | 2001-07-31 | 表示機構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001232052A JP3862976B2 (ja) | 2001-07-31 | 2001-07-31 | 表示機構 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003044025A true JP2003044025A (ja) | 2003-02-14 |
JP3862976B2 JP3862976B2 (ja) | 2006-12-27 |
Family
ID=19064026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001232052A Expired - Lifetime JP3862976B2 (ja) | 2001-07-31 | 2001-07-31 | 表示機構 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3862976B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009539192A (ja) * | 2006-05-30 | 2009-11-12 | エーティーアイ・テクノロジーズ・ユーエルシー | 複数のグラフィックスサブシステムと低減電力消費モードとを有する装置、ソフトウェアおよび該装置の動作方法 |
CN101939761A (zh) * | 2007-12-13 | 2011-01-05 | Ati技术无限责任公司 | 包括至少两图形处理器的装置中的设定控制 |
KR101565562B1 (ko) | 2007-12-13 | 2015-11-03 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 다수의 그래픽 서브시스템 및 감소된 전력 소비 모드들을 구비한 연산 장치를 위한 드라이버 아키텍쳐, 소프트웨어 및 방법 |
-
2001
- 2001-07-31 JP JP2001232052A patent/JP3862976B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009539192A (ja) * | 2006-05-30 | 2009-11-12 | エーティーアイ・テクノロジーズ・ユーエルシー | 複数のグラフィックスサブシステムと低減電力消費モードとを有する装置、ソフトウェアおよび該装置の動作方法 |
CN101939761A (zh) * | 2007-12-13 | 2011-01-05 | Ati技术无限责任公司 | 包括至少两图形处理器的装置中的设定控制 |
JP2011507080A (ja) * | 2007-12-13 | 2011-03-03 | エーティーアイ・テクノロジーズ・ユーエルシー | 少なくとも2つのグラフィックプロセッサを有するデバイスにおける設定制御 |
KR101565562B1 (ko) | 2007-12-13 | 2015-11-03 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 다수의 그래픽 서브시스템 및 감소된 전력 소비 모드들을 구비한 연산 장치를 위한 드라이버 아키텍쳐, 소프트웨어 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP3862976B2 (ja) | 2006-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5254984A (en) | VGA controller for displaying images having selective components from multiple image planes | |
USRE41480E1 (en) | Video display apparatus with on-screen display pivoting function | |
US5598525A (en) | Apparatus, systems and methods for controlling graphics and video data in multimedia data processing and display systems | |
US5764201A (en) | Multiplexed yuv-movie pixel path for driving dual displays | |
JP3268779B2 (ja) | ビデオウィンドウのための可変ピクセルデプスおよびフォーマット | |
JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
TW200421245A (en) | Device for driving a display apparatus | |
JPH09237177A (ja) | 動画表示方法 | |
JP2007214659A (ja) | Osd装置 | |
JP2003044025A (ja) | 表示機構 | |
JP2003348447A (ja) | 画像出力装置 | |
JP2002032063A (ja) | 液晶表示装置およびウィンドウ表示拡大制御方法 | |
JP2005031640A (ja) | ホストによるグラフィックス表示装置への柔軟なアクセスを可能にするグラフィックスコントローラー | |
JP3862983B2 (ja) | 表示機構およびコンピュータシステム | |
JP2010048976A (ja) | 信号処理装置および信号処理方法 | |
JP3985451B2 (ja) | 画像処理装置および画像表示装置 | |
JP2000330502A (ja) | 液晶マルチディスプレイ装置 | |
JP2002182639A (ja) | 画像処理装置 | |
JP2000305546A (ja) | 半導体メモリおよび画像表示装置 | |
JP5125205B2 (ja) | データ信号処理装置、画像処理装置、画像出力装置、および、データ信号処理方法 | |
JP3297475B2 (ja) | 表示制御装置及び方法 | |
JP2000259143A (ja) | マルチウィンドウ制御装置 | |
JPH02137070A (ja) | 画像処理装置 | |
JP2576029B2 (ja) | 表示制御装置 | |
KR0123276B1 (ko) | 하드웨어적인 스크롤 장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |