JP2000305546A - 半導体メモリおよび画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 旧来との互換性を維持しつつ、２次元画像処
理における表示制御回路−メモリ間およびＣＰＵ−表示
制御回路間のアクセス頻度を減少させ、画像表示を高速
化する。 【解決手段】 半導体メモリ５は、インタフェース１
０、メモリセルアレイ１１、ＹＵＶ−ＲＧＢ変換回路１
２１、αブレンド回路１２２および制御回路１２４を有
する。ＹＵＶ−ＲＧＢ変換回路１２１は、ＹＵＶとＲＧ
Ｂとの画像フォーマットの変換を行う。αブレンド回路
１２２は、αブレンディング処理を行う。制御回路１２
４は、インタフェース１０との間で制御コマンドおよび
画像データの授受、メモリセルアレイ１１の画像データ
の読出し／書込み、ＹＵＶ−ＲＧＢ変換回路１２１およ
びαブレンド回路１２２における画像データのフォーマ
ット変換、並びにブレンディングおよびそれらにかかわ
る画像データの転送を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データを処理
し表示に供する画像処理システムに係り、特に画像処理
が施される画像データの格納に好適な半導体メモリおよ
び該半導体メモリを用いて画像の処理表示を行う画像表
示装置に関する。

【０００２】

【従来の技術】画像処理システムは、画像データに種々
の処理を施して所定の形態で出力する。このような画像
処理システムの典型が、処理した画像データをディスプ
レイに表示する画像表示装置である。

【０００３】既存の画像処理システムにおいて、例え
ば、ＤＶＤ（ディジタルビデオディスク）システムにお
けるサブピクチャを処理するためには、半透明のブレン
ディング処理が必要である。すなわち、ある画像データ
に若干の処理を施して他の画像データに重畳し、あたか
も半透明の物体の背後に他の物体に重なって配置されて
いるかのように、２つの画像データをブレンドする処理
を行う。

【０００４】また、ＴＶ（テレビジョン）出力等、多く
の画像の処理形態に対応するため、画像フォーマットも
多様化している。一般に、画像の重ね合わせなどの画像
合成処理を行うためには、合成する画像データの画像フ
ォーマットが一致していなければならない。したがっ
て、画像フォーマットを所要の処理形態に対応させた
り、画像フォーマットを一致させたりするための画像フ
ォーマットの変換が必要となる。

【０００５】これらの画像のブレンディング処理や画像
フォーマット変換処理に際しては、例えば画像が半導体
メモリに格納されている場合、［半導体メモリからのデ
ータ読み出し］−［データ比較／更新］−［半導体メモ
リへのデータ書き戻し］の一連の操作を一組として、同
様の操作が繰り返し行われる。このような操作は、ホス
トバスおよびメモリバスにおけるバースト転送を阻害
し、平均転送速度を低下させる要因となる。また、画像
フォーマットの変換処理は、ＣＰＵ（中央処理装置）に
よって行われているため、ＣＰＵの時間占有率が高くな
り、システム全体の性能低下につながる。

【０００６】すなわち、従来の画像処理システムにおい
ては、次のような手順で画像処理を行っていた。

【０００７】(a) ２次元画像の矩形転送（Ｂｌｔ） 既存の画像処理システムにおいては、画像の矩形領域の
ブロック転送、つまり矩形転送、は、画像表示ＬＳＩ
（大規模集積回路）等のようなハードウェアを用いて構
成される画像表示用の表示制御回路によって行われてい
た。

【０００８】例えば、半導体メモリの領域Ａに書き込ま
れている画像データａを他の領域Ｂに転送する場合に
は、画像表示ＬＳＩが、半導体メモリの領域Ａの画像デ
ータａを読み込んで、そのデータを半導体メモリの領域
Ｂに書き込む。

【０００９】(b) ２次元半透明画像のブレンディング 既存の画像処理システムにおいては、２次元画像の半透
明ブレンディングを行う機能は、矩形転送と同様に、画
像表示ＬＳＩ等のようなハードウェアを用いて構成され
る画像表示用の表示制御回路によって実現されていた。

【００１０】例えば、半導体メモリの領域Ｃに書き込ま
れている画像データｃを他の領域Ｄの画像データｄと重
ね合わせる場合には、画像表示ＬＳＩが、領域Ｃの画像
データｃを読み込み、この画像データｃを領域Ｄの画像
データｄと重ね合わせた後、その結果を元の領域Ｃに上
書きする。

【００１１】(c) 画像フォーマット変換 既存の画像処理システムにおいては、画像データのフォ
ーマットの変換は、ＣＰＵの処理によって行われてい
た。

【００１２】例えば、半導体メモリの領域Ｅに格納され
ているＹＵＶフォーマットの画像データｅをＲＧＢフォ
ーマットにフォーマット変換して、他の領域Ｄに書き込
む場合には、ＣＰＵが画像表示ＬＳＩを経由して領域Ｅ
の画像データｅを読み込む。領域Ｅから読み込まれたＹ
ＵＶフォーマットの画像データｅは、ＣＰＵによってＲ
ＧＢフォーマットに変換され、画像表示ＬＳＩを経由し
て半導体メモリの他の領域Ｆに書き込まれる。

【００１３】また、特開平８−５５２３７号公報および
特開平７−１３４７７６号公報には、従来の画像処理シ
ステムの例が示されている。

【００１４】特開平７−１３４７７６号公報において
は、いわゆるグラフィックスワークステーションにおけ
る画像レンダリングシステムを構成するグラフィックス
アクセラレータのブレンディング処理部分の構成が示さ
れている。グラフィックスアクセラレータは、上述した
画像処理ＬＳＩに相当するが、この場合、グラフィック
スアクセラレータは、ＣＰＵに相当するワークステーシ
ョンプロセッサに接続されるグラフィックスサブシステ
ムとして構成されている。

【００１５】特開平８−５５２３７号公報に示された構
成においては、画像処理ＬＳＩとフレームバッファ用メ
モリ装置との間に、画像データを転送するためのレンダ
リングバスを有するとともに、フレームバッファ用メモ
リ装置に対して、ブレンディング方法を定義する制御バ
スを有している。

【００１６】

【発明が解決しようとする課題】上述したように、従来
の画像処理システムにおいては、画像データのフォーマ
ット変換、ブレンディングおよび転送等の処理を、ＣＰ
Ｕ並びに該ＣＰＵと画像データを格納する半導体メモリ
等との間に設けられた画像処理ＬＳＩ等の表示制御回路
の少なくとも一方で行っていたため、これら各部間のバ
スおよびＣＰＵの占有時間が長くなり、システム全体の
性能を低下させている。

【００１７】本発明は、上述した事情に鑑みてなされた
もので、画像データを格納する半導体メモリに画像処理
演算機能を内蔵させて、該画像処理演算機能を内蔵しな
いものとの互換性を維持しつつ、２次元画像処理におけ
る表示制御回路−メモリ間およびＣＰＵ−表示制御回路
間のアクセス頻度を減少させ、画像表示を高速化し得る
半導体メモリおよび画像表示装置を提供することを目的
とする。

【００１８】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点に係る半導体メモリは、画像デ
ータを格納するメモリセルアレイと、画像データのフォ
ーマットを変換するフォーマット変換部と、２次元画像
のブレンディング処理を行うブレンディング処理部と、
外部との間で制御コマンドおよび画像データの授受を行
うインタフェースと、前記外部との間で前記インタフェ
ースを介して制御コマンドおよび画像データを授受し、
受信した制御コマンドに基づいて、受信した画像データ
を前記メモリセルアレイへ格納する格納動作、および前
記メモリセルアレイに格納された前記画像データを読み
出して外部へ送出する読出し動作を行うとともに、受信
した制御コマンドに基づいて、前記メモリセルアレイに
格納された画像データを読み出し前記フォーマット変換
部による画像データのフォーマット変換を施して前記メ
モリセルアレイへ書き込むフォーマット変換動作、前記
メモリセルアレイに格納された画像データを読み出し前
記ブレンディング処理部によるブレンディング処理を施
して前記メモリセルアレイへ書き込むブレンディング動
作、および前記メモリセルアレイに格納された画像デー
タを読み出し読み出した画像データを前記メモリセルア
レイ内の他の領域へ書き込む転送動作、の少なくともい
ずれかを選択的に行う制御部と、を具備する。

【００１９】前記制御部は、前記メモリセルアレイに格
納された前記画像データの読出しに際し、制御コマンド
と共に指定された領域についてのみ処理する手段を含ん
でいてもよい。

【００２０】本発明の第２の観点に係る画像表示装置
は、画像データを格納する半導体メモリと、該半導体メ
モリを用いて前記画像データの表示を行う表示制御回路
と、を備え、且つ前記半導体メモリは、画像データを格
納するメモリセルアレイと、画像データのフォーマット
を変換するフォーマット変換部と、２次元画像のブレン
ディング処理を行うブレンディング処理部と、前記表示
制御回路との間で制御コマンドおよび画像データの授受
を行うインタフェースと、前記表示制御回路との間で前
記インタフェースを介して制御コマンドおよび画像デー
タを授受し、受信した制御コマンドに基づいて、受信し
た画像データを前記メモリセルアレイへ格納する格納動
作、および前記メモリセルアレイに格納された前記画像
データを読み出して外部へ送出する読出し動作を行うと
ともに、受信した制御コマンドに基づいて、前記メモリ
セルアレイに格納された画像データを読み出し前記フォ
ーマット変換部による画像データのフォーマット変換を
施して前記メモリセルアレイへ書き込むフォーマット変
換動作、前記メモリセルアレイに格納された画像データ
を読み出し前記ブレンディング処理部によるブレンディ
ング処理を施して前記メモリセルアレイへ書き込むブレ
ンディング動作、および前記メモリセルアレイに格納さ
れた画像データを読み出し読み出した画像データを前記
メモリセルアレイ内の他の領域へ書き込む転送動作、の
少なくともいずれかを選択的に行う制御部と、を具備す
る。

【００２１】前記制御部は、前記メモリセルアレイに格
納された前記画像データの読出しに際し、制御コマンド
と共に指定された領域についてのみ処理する手段を含ん
でいてもよい。

【００２２】本発明の半導体メモリおよび画像表示装置
においては、画像データを格納する半導体メモリに、メ
モリセルアレイ、フォーマット変換部、ブレンディング
処理部および制御部を内蔵し、該制御部によって、画像
処理ＬＳＩ等の表示制御回路との間で制御コマンドおよ
び画像データを授受し、受信した制御コマンドに基づい
て、受信した画像データを前記メモリセルアレイへ格納
する格納動作、および前記メモリセルアレイに格納され
た前記画像データを読み出して前記表示制御回路へ送出
する読出し動作を行うとともに、受信した制御コマンド
に基づいて、前記メモリセルアレイに格納された画像デ
ータを読み出しフォーマット変換部による画像データの
フォーマット変換を施して前記メモリセルアレイへ書き
込むフォーマット変換動作、前記メモリセルアレイに格
納された画像データを読み出し前記ブレンディング処理
部によるブレンディング処理を施して前記メモリセルア
レイへ書き込むブレンディング動作、および前記メモリ
セルアレイに格納された画像データを読み出し読み出し
た画像データを前記メモリセルアレイ内の他の領域へ書
き込む転送動作、の少なくともいずれかを選択的に行
う。

【００２３】このようにして、画像データを格納する半
導体メモリに画像処理演算機能を内蔵させて、２次元画
像処理における表示制御回路−メモリ間およびＣＰＵ−
表示制御回路間のアクセス頻度を減少させることによ
り、画像処理演算機能を内蔵しないものとの互換性を維
持しつつ、画像表示を高速化する。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００２５】図１および図２を参照して本発明による画
像表示システムの第１の実施の形態を説明する。

【００２６】図１は、本発明の第１の実施の形態に係る
画像表示システムの構成を示している。

【００２７】図１に示す画像表示システムは、ＣＰＵ
（中央処理装置）１、ホストバス２、画像表示ＬＳＩ
３、メモリバス４および半導体メモリ５を具備してい
る。

【００２８】ＣＰＵ１は、いわゆるホストＣＰＵであ
り、画像表示システムのシステム動作を制御する。画像
処理ＬＳＩ３は、例えばグラフィックアクセラレータで
あり、画像を表示に供するための表示制御回路を構成す
る。半導体メモリ５は、画像データを格納する。ＣＰＵ
１と画像処理ＬＳＩとはホストバス２により結合され、
画像処理ＬＳＩ３と半導体メモリ５とは、メモリバス４
により結合されている。

【００２９】画像処理ＬＳＩ３は、２次元画像処理回路
６、ホストインタフェース（ホストＩ／Ｆ）７、メモリ
インタフェース（メモリＩ／Ｆ）８および表示回路９を
有する。

【００３０】２次元画像処理回路６は、画像データに対
する２次元画像処理を行う。この場合、半導体メモリ５
に２次元画像処理機能の一部を内蔵している場合には、
半導体メモリ５に搭載された機能を利用しつつ２次元画
像処理を実行する。

【００３１】ホストインタフェース７は、ＣＰＵ１に結
合されたホストバス２と、この画像処理ＬＳＩ３との間
のインタフェース機能を有し、メモリインタフェース８
は、半導体メモリ５に結合されたメモリバス４と、この
画像処理ＬＳＩ３との間のインタフェース機能を有す
る。

【００３２】表示回路９は、この画像処理ＬＳＩ３から
ディスプレイ（図示せず）等へ画像出力を供給する。す
なわち、表示回路９は、ホストバス２を介してＣＰＵ１
から供給される画像データ、メモリバス４を介して半導
体メモリ５から供給される画像データ、および２次元画
像処理回路６から供給される画像データを画像出力とす
る。

【００３３】半導体メモリ５は、インタフェース１０、
メモリセルアレイ１１および追加回路１２を有する。

【００３４】インタフェース１０は、この半導体メモリ
５をメモリバス４に結合して、画像処理ＬＳＩ３との間
のデータ転送におけるデータの授受を行う。メモリセル
アレイ１１は、一般的なＳＤＲＡＭ（Synchronous Dyna
mic Random Access Memory）あるいはＳＧＲＡＭ（Sync
hronous Graphics Random Access Memory）等を構成す
るメモリセルアレイからなり、画像データ等を格納す
る。追加回路１２は、画像データの格納に通常用いられ
る半導体メモリに対して、この実地の形態において追加
される回路であり、フォーマット変換、ブレンディング
および転送等の２次元画像処理のための機能を達成す
る。

【００３５】図２に半導体メモリ５の詳細な構成を示
す。図２に示す半導体メモリ５は、上述したインタフェ
ース１０およびメモリセルアレイ１１に加えて、追加回
路１２として、ＹＵＶ−ＲＧＢ変換回路１２１、αブレ
ンド回路１２２、ＦＩＦＯ（first in-first out）１２
３および制御回路１２４を有している。

【００３６】ＹＵＶ−ＲＧＢ変換回路１２１は、ＹＵＶ
フォーマットとＲＧＢフォーマットとの間で画像フォー
マットの変換を行う。αブレンド回路１２２は、αブレ
ンディング、すなわち半透明成分αを持つサブピクチャ
等のオーバレイを行う。ＦＩＦＯ１２３は、例えば３２
ピクセルぶんのデータを保持可能に構成され、αブレン
ド回路１２２における画像データの処理等の際の受信デ
ータのバッファリングをする。制御回路１２４は、イン
タフェース１０との間で制御コマンドおよび画像データ
の授受、メモリセルアレイ１１の画像データの読出し／
書込み、ＹＵＶ−ＲＧＢ変換回路１２１およびαブレン
ド回路１２２における画像データのフォーマット変換、
並びにブレンディングおよびそれらにかかわる画像デー
タの転送を制御する。

【００３７】次に、上述のように構成した画像表示シス
テムの動作を、図３〜図５を参照して説明する。

【００３８】まず、ＤＶＤシステムにおけるサブピクチ
ャを表示する場合などに用いられる２次元画像の半透明
オーバレイ機能を実現する際の動作について図３に示す
処理フローの模式図を参照して説明する。

【００３９】ＤＶＤ媒体であるＤＶＤ（ディスク）の記
録情報はＣＰＵ１によって読み出されデコードされてＹ
ＵＶフォーマットの画像データが得られる（ステップＳ
１）。このＹＵＶフォーマットの画像データ１９が、ホ
ストバス２、画像表示ＬＳＩ３およびメモリバス４を経
由して転送され（ステップＳ２）、半導体メモリ５内部
のメモリセルアレイ１１に格納される（ステップＳ
３）。その際、制御回路１２４はインタフェース１０か
ら受け取ったデータをそのままの形でメモリセルアレイ
１１に書き込む。

【００４０】次に、ＣＰＵ１によってデコードされた半
透明成分αを持つサブピクチャのＹＵＶフォーマットの
画像データ２０を、先の画像データ１９にオーバレイす
る操作を行う。それに先立って、ＣＰＵ１は、画像表示
ＬＳＩ３を介してαブレンディングを指令する制御コマ
ンド、画像データ１９のメモリアドレス、および画像デ
ータ２０のサイズを示すサイズ情報を半導体メモリ５に
対して発行する（ステップＳ４）。

【００４１】制御回路１２４は、αブレンディングを指
令する制御コマンドであるαブレンドコマンドを受け取
ると、それに続いて画像表示ＬＳＩ３から与えられる画
像データ２０のサイズ情報を内部のカウンタに設定する
（ステップＳ５）。

【００４２】次に、ＣＰＵ１からサブピクチャの画像デ
ータ２０の最初のピクセルのＹＵＶαデータが、画像表
示ＬＳＩ３を介して転送される（ステップＳ６）。制御
回路１２４は受け取ったデータを順次ＦＩＦＯ１２３に
転送する。制御回路１２４は、画像データ２０のＹＵＶ
αデータを１ピクセル毎にＦＩＦＯ１２３から受け取
り、αブレンド回路１２２に送る。αブレンド回路１２
２は、ＦＩＦＯ１２３に格納されたＹＵＶフォーマット
の画像データ２０と、メモリセルアレイ１１に格納され
ているＹＵＶフォーマットの画像データ１９を画像デー
タ２０におけるα値に従って、αブレンディング処理を
行う。αブレンド回路１２２で処理されたデータはメモ
リセルアレイ１１に格納されている画像データ１９に上
書きされる。１ピクセルの処理が終了すると制御回路１
２４内部のカウンタの値を１デクリメントする（ステッ
プＳ７）。

【００４３】制御回路１２４は、カウンタの値が０でな
ければ（ステップＳ８）、続くピクセルデータをＣＰＵ
１から画像表示ＬＳＩ３およびインタフェース１０を介
して読み出し、ＦＩＦＯ１２３に転送し、次のピクセル
の処理を行う。

【００４４】カウンタの値が０となった場合（ステップ
Ｓ８）、制御回路１２４はＣＰＵ１からのステータスコ
マンド（ステップＳ９）に応答して終了ステータスを発
行する（ステップＳ１０）。

【００４５】終了ステータス発行後、制御回路１２４は
通常のＳＤＲＡＭ／ＳＧＲＡＭ互換の動作モードとな
る。

【００４６】また、例えば、αブレンド回路１２２でＹ
ＵＶフォーマットの画像データ１９と画像データ２０と
がαブレンディングされたＹＵＶフォーマットのＤＶＤ
画像データ２１をＲＧＢフォーマットの画像データ２２
にオーバレイする場合を考える。画像データ２２に画像
データ２１をオーバレイするためには、画像データ２１
の画像フォーマットが画像データ２２の画像フォーマッ
トに一致していなければならない。このため、画像デー
タ２１の画像フォーマットをＹＵＶフォーマットからＲ
ＧＢフォーマットへ変更して、画像データ２２の画像フ
ォーマットに一致させる必要がある。すなわち、画像デ
ータ２１についてＹＵＶフォーマットからＲＧＢフォー
マットへのフォーマット変換、つまりＹＵＶ−ＲＧＢフ
ォーマット変換、が必要となる。このＹＵＶ−ＲＧＢフ
ォーマット変換の処理の流れを図４を参照しながら説明
する。

【００４７】ＹＵＶ−ＲＧＢフォーマット変換を行う場
合には、該当するコマンドと、画像データ２１が格納さ
れている領域の先頭アドレス、画像サイズおよびフォー
マット変換後の画像データ２２が格納されるアドレスと
をＣＰＵ１から画像表示ＬＳＩ３経由で半導体メモリ５
に対して発行する（ステップＳ１１）。制御回路１２４
はインタフェース１０からフォーマット変換のコマンド
を受け取ると、該コマンドをデコードし、画像データ２
１のサイズを内部のカウンタに設定する。次に、メモリ
セルアレイ１１から画像データ２１を先頭アドレスから
１ピクセルづつ順に読み出して、ＹＵＶ−ＲＧＢ変換回
路１２１に送る。ＹＵＶ−ＲＧＢ変換回路１２１では、
制御回路１２４から送られてきたＹＵＶフォーマットの
画像データ２１をＲＧＢフォーマットに変換し、メモリ
セルアレイ１１の画像データ２２用に確保された領域に
順次書き込む。制御回路１２４は１ピクセルのフォーマ
ット変換が終了すると内部のカウンタを１デクリメント
する（ステップＳ１２）。

【００４８】制御回路１２４は、カウンタの値が０でな
ければ（ステップＳ１３）、続くピクセルデータをメモ
リセルアレイ１１から読み出して、ＹＵＶ−ＲＧＢ変換
回路１２１に送り、次のピクセルの処理を行う。カウン
タの値が０となった場合（ステップＳ１３）、制御回路
１２４はＣＰＵ１からのステータスコマンド（ステップ
Ｓ１４）に応答して終了ステータスを発行する（ステッ
プＳ１５）。ＣＰＵ１はフォーマット変換処理の終了を
ステータスコマンドに対する戻り値によって判断する。
終了ステータスを発行した後、制御回路１２４は通常の
ＳＤＲＡＭ／ＳＧＲＡＭ互換の動作モードとなる。

【００４９】また、例えば、メモリセルアレイ１１の所
定領域に格納された画像データ２３を他の領域に転送し
て画像データ２４とする場合を考える。この操作は、画
像データ２３の画像データ２４領域へのブロック転送で
あり、そのブロック転送処理の流れを図５を参照しなが
ら説明する。

【００５０】画像データ２３から画像データ２４への転
送の際には、ＣＰＵ１から、ブロック転送コマンド（Ｂ
ｌｔコマンド）と、画像データ２３の先頭アドレス、サ
イズ、および転送先の画像データ２４のアドレスとを制
御回路１２４に発行する（ステップＳ２１）。制御回路
１２４はブロック転送コマンドを受け取ると、該コマン
ドをデコードし、画像データ２３のサイズを内部のカウ
ンタに設定する。次にメモリセルアレイ１１から該当す
る画像データ２３を読み込み、メモリセルアレイ１１の
指定された画像データ２４の領域に上書きする。制御回
路１２４は１ピクセルの転送が終了すると内部のカウン
タを１デクリメントする（ステップＳ２２）。

【００５１】制御回路１２４は、カウンタの値が０でな
ければ（ステップＳ２３）、続くピクセルデータをメモ
リセルアレイ１１から読み出して、転送先の領域に書込
み、次のピクセルの処理を行う。ブロック転送処理は制
御回路１２４内部のカウンタの値が０になった時点で終
了し（ステップＳ２３）、制御回路１２４はＣＰＵ１か
らのステータスコマンド（ステップＳ２４）に応答して
終了ステータスを発行する（ステップＳ２５）。ＣＰＵ
１は転送処理の終了をステータスコマンドに対する戻り
値によって判断する。終了ステータスを発行した後、制
御回路１２４は通常のＳＤＲＡＭ／ＳＧＲＡＭ互換の動
作モードに戻る。

【００５２】このように、半導体メモリ５にαブレンド
回路１２２およびＹＵＶ−ＲＧＢ変換回路１２１を付加
することにより、２次元画像の半透明オーバレイや画像
フォーマット変換におけるメモリバスの負荷を軽減す
る。

【００５３】半透明オーバレイ処理におけるメモリバス
の負荷の軽減について詳述する。先に述べた既存の画像
表示システムでは、半透明オーバレイの処理機能が画像
処理ＬＳＩ側に搭載されており、半導体メモリに格納さ
れている画像に半透明画像をαブレンディングする場
合、画像表示ＬＳＩは半導体メモリに格納されている画
像を読み込み、αブレンディングを施した後に、更新さ
れたデータを半導体メモリの画像に上書きする。この処
理における半導体メモリに対するアクセスは、１ピクセ
ルあたり、書込みが２回、そして読込みが１回必要とな
る。したがって、６４０×４８０の３０７２００ピクセ
ルの画像に半透明画像をオーバーレイする為には３０
７，２００×３＝９２１，６００回のアクセスが必要で
ある。これに対して、上述した本発明による半導体メモ
リ５を使用することにより、半導体メモリ５へのアクセ
スは、１ピクセルあたり、画像データの書込みが２回、
コマンドの書込みが２回、そしてステータス読み込みが
１回必要となる。例えば、６４０×４８０の画像では６
１４，４０３回のアクセスが必要である。よって、アク
セス回数を約３０％低減することができる。

【００５４】ＹＵＶ−ＲＧＢ変換におけるホストバスお
よびメモリバスの負荷の軽減について詳述する。先に述
べた既存の画像表示システムでは、ＹＵＶ−ＲＧＢ変換
はＣＰＵによって行われており、半導体メモリに格納さ
れているＹＵＶフォーマットの画像データ（例えば画像
サイズ３２０×２４０ピクセル）をＲＧＢフォーマット
に変換するためには、半導体メモリからＣＰＵが画像デ
ータをメモリバスおよびホストバスを経由して読み込
み、変換後のデータをメモリバスおよびホストバスを経
由して半導体メモリに書き込む。このために、例えばＭ
ＰＥＧ１フォーマットの３２０×２４０ピクセルの画像
データを考えるとホストバスおよびメモリバスにそれぞ
れ１５３，６００回、のアクセスが発生する。これに対
して、本発明による半導体メモリ５を使用することによ
り、ＣＰＵ１から画像表示ＬＳＩ３を経由しての半導体
メモリ５へのアクセスはコマンドが２回、そしてステー
タスが１回の合計３回に削減される。

【００５５】さらに、この半導体メモリ５を用いれば、
矩形ブロック転送におけるメモリバスの負荷を軽減する
こともできる。

【００５６】矩形ブロック転送におけるメモリバスの負
荷の軽減について詳述する。先に述べた既存の画像表示
システムでは、矩形領域のブロック転送機能は画像表示
ＬＳＩが有している。半導体メモリに格納されている例
えば３２０×２４０ピクセルの矩形領域を、別の領域に
ブロック転送する場合、画像表示ＬＳＩが半導体メモリ
のデータを一旦読み込み、他の領域に書き込む。そのた
め、３２０×２４０ピクセルの場合には、メモリバスへ
の１５３，６００回のアクセスが発生する。本発明によ
る半導体メモリ５を使用することにより、ＣＰＵ１から
画像表示ＬＳＩ３を経由しての半導体メモリ５へのアク
セスは、コマンド２回およびステータス１回の合計３回
に削減される。

【００５７】次に、本発明による画像表示システムの第
２の実施の形態を説明する。図６は、本発明の第２の実
施の形態に係る画像表示システムの構成を示している。

【００５８】図２に示す画像表示システムは、画像表示
ＬＳＩ２７に半導体メモリ５を制御するための構成を搭
載した点において図1に示したシステムと相違してい
る。

【００５９】図３に示す画像表示システムは、図１に示
したのと同様のＣＰＵ１、ホストバス２、メモリバス４
および半導体メモリ５に加えて、図１の画像表示ＬＳＩ
３と若干相違する画像表示ＬＳＩ２７を具備している。

【００６０】画像表示ＬＳＩ２７は、図１と同様の２次
元画像処理回路６、ホストインタフェース７、メモリイ
ンタフェース８および表示回路９に加えて、半導体メモ
リ５を制御するための制御回路３０およびキャッシュメ
モリ３１を搭載している。

【００６１】制御回路３０およびキャッシュメモリ３１
を画像表示ＬＳＩ２７に搭載させることにより、半導体
メモリ５における２次元画像のオーバレイ処理における
ＣＰＵ１の画像処理ＬＳＩ２７に対するデータ転送を纏
めて行うことが可能となり、ＣＰＵ１の占有時間を削減
することができる。すなわち、制御回路３０およびキャ
ッシュメモリ３１を画像表示ＬＳＩ２７に搭載すること
により、画像表示システムにおける画像処理の性能を向
上させることが可能となる。

【００６２】

【発明の効果】以上説明したように、本発明によれば、
画像データを格納する半導体メモリに画像処理演算機能
を内蔵させて、該画像処理演算機能を内蔵しないものと
の互換性を維持しつつ、２次元画像処理における表示制
御回路−メモリ間およびＣＰＵ−表示制御回路間のアク
セス頻度を減少させ、画像表示を高速化し得る半導体メ
モリおよび画像表示装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る画像表示シス
テムの構成を示すブロック図である。

【図２】図１の画像表示システムにおける半導体メモリ
の詳細な構成を示すブロック図である。

【図３】図１の画像表示システムにおけるαブレンディ
ング処理の動作を説明するための模式的フローチャート
である。

【図４】図１の画像表示システムにおける画像フォーマ
ット変換の動作を説明するための模式的フローチャート
である。

【図５】図１の画像表示システムにおけるブロック転送
処理の動作を説明するための模式的フローチャートであ
る。

【図６】本発明の第２の実施の形態に係る画像表示シス
テムの構成を示すブロック図である。

【符号の説明】

１ 中央処理装置（ＣＰＵ） ２ ホストバス ３，２７ 画像表示ＬＳＩ（大規模集積回路） ４ メモリバス ５ 半導体メモリ ６ ２次元画像処理回路 ７ ホストインタフェース ８ メモリインタフェース ９ 表示回路 １０ インタフェース １１ メモリセルアレイ １２ 追加回路 ３０ 制御回路 ３１ キャッシュメモリ １２１ ＹＵＶ−ＲＧＢ変換回路 １２２ αブレンド回路 １２３ ＦＩＦＯ １２４ 制御回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】画像データを格納するメモリセルアレイ
   と、 画像データのフォーマットを変換するフォーマット変換
   部と、 ２次元画像のブレンディング処理を行うブレンディング
   処理部と、 外部との間で制御コマンドおよび画像データの授受を行
   うインタフェースと、 前記外部との間で前記インタフェースを介して制御コマ
   ンドおよび画像データを授受し、受信した制御コマンド
   に基づいて、受信した画像データを前記メモリセルアレ
   イへ格納する格納動作、および前記メモリセルアレイに
   格納された前記画像データを読み出して外部へ送出する
   読出し動作を行うとともに、受信した制御コマンドに基
   づいて、前記メモリセルアレイに格納された画像データ
   を読み出し前記フォーマット変換部による画像データの
   フォーマット変換を施して前記メモリセルアレイへ書き
   込むフォーマット変換動作、前記メモリセルアレイに格
   納された画像データを読み出し前記ブレンディング処理
   部によるブレンディング処理を施して前記メモリセルア
   レイへ書き込むブレンディング動作、および前記メモリ
   セルアレイに格納された画像データを読み出し読み出し
   た画像データを前記メモリセルアレイ内の他の領域へ書
   き込む転送動作、の少なくともいずれかを選択的に行う
   制御部と、を具備することを特徴とする半導体メモリ。
2. 【請求項２】前記制御部は、前記メモリセルアレイに格
   納された前記画像データの読出しに際し、制御コマンド
   と共に指定された領域についてのみ処理する手段を含む
   ことを特徴とする請求項１に記載の半導体メモリ。
3. 【請求項３】画像データを格納する半導体メモリと、該
   半導体メモリを用いて前記画像データの表示を行う表示
   制御回路と、を備え、且つ前記半導体メモリは、 画像データを格納するメモリセルアレイと、 画像データのフォーマットを変換するフォーマット変換
   部と、 ２次元画像のブレンディング処理を行うブレンディング
   処理部と、 前記表示制御回路との間で制御コマンドおよび画像デー
   タの授受を行うインタフェースと、 前記表示制御回路との間で前記インタフェースを介して
   制御コマンドおよび画像データを授受し、受信した制御
   コマンドに基づいて、受信した画像データを前記メモリ
   セルアレイへ格納する格納動作、および前記メモリセル
   アレイに格納された前記画像データを読み出して外部へ
   送出する読出し動作を行うとともに、受信した制御コマ
   ンドに基づいて、前記メモリセルアレイに格納された画
   像データを読み出し前記フォーマット変換部による画像
   データのフォーマット変換を施して前記メモリセルアレ
   イへ書き込むフォーマット変換動作、前記メモリセルア
   レイに格納された画像データを読み出し前記ブレンディ
   ング処理部によるブレンディング処理を施して前記メモ
   リセルアレイへ書き込むブレンディング動作、および前
   記メモリセルアレイに格納された画像データを読み出し
   読み出した画像データを前記メモリセルアレイ内の他の
   領域へ書き込む転送動作、の少なくともいずれかを選択
   的に行う制御部と、を具備することを特徴とする画像表
   示装置。
4. 【請求項４】前記制御部は、前記メモリセルアレイに格
   納された前記画像データの読出しに際し、制御コマンド
   と共に指定された領域についてのみ処理する手段を含む
   ことを特徴とする請求項３に記載の画像表示装置。