JP2007072346A

JP2007072346A - 画像データ出力回路及び半導体集積回路

Info

Publication number: JP2007072346A
Application number: JP2005261716A
Authority: JP
Inventors: Yasushi Kamijo; 裕史上條
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-09-09
Filing date: 2005-09-09
Publication date: 2007-03-22

Abstract

【課題】ティアリングを防止するとともに、メモリの記憶容量を小さくすることが可能な画像データ出力回路等を提供する。
【解決手段】メモリ書込み制御処理部３６は、動画像ラインデータの書込み先として、メモリ３７内の２つの動画像ラインデータ格納領域４２、４３を交互に利用する。メモリ読出し制御処理部３８は、静止画像データの先頭から動画像表示領域の直前までの画素データを読み出して出力し、その後、動画像ラインデータがメモリ書込み制御処理部３６に供給されている間に、動画像ラインデータ格納領域のいずれかに書込みが完了されている動画像ラインデータ、並びに、静止画像データの当該動画像ラインデータと次の動画像ラインデータとの間の画素データを読み出して出力し、その後、静止画像データの動画像表示領域の直後から末尾までの画素データを読み出して出力する。
【選択図】図２

Description

本発明は、背景画像としての静止画像の所定領域に動画像を重ねた画像を表示するための画像データを出力する画像データ出力回路及び半導体集積回路に関する。

現在、携帯電話装置等において、背景画像としての静止画像の所定領域に動画像を重ねた画像を表示することが行われている。このような場合、画像メモリへの動画像データの書込みタイミングと画像メモリからの動画像データの読出しタイミングとが非同期であることに起因して、ティアリング（tearing）と呼ばれる表示乱れが発生することがある。

このような事情に鑑み、本出願人は、このティアリングを防止すること等が可能な画像表示装置等を提案した（例えば、下記特許文献１参照）。

特許文献１記載の画像表示装置によれば、ティアリングを防止することができるが、画像メモリを複数の動画用メモリ空間と静止画用メモリ空間とに分割する必要がある。換言すれば、画像メモリが、複数の動画用メモリ空間及び静止画用メモリ空間に相当する記憶容量を必要とする。

特開２００４−２５２１０２号公報（第１頁、図１）

そこで、上記の点に鑑み、本発明は、ティアリングを防止するとともに、メモリの記憶容量を小さくすることが可能な画像データ出力回路を提供することを目的とする。また、本発明は、そのような画像圧縮回路を具備する半導体集積回路を提供することを更なる目的とする。

以上の課題を解決するため、本発明に係る画像データ出力回路は、背景画像としての静止画像の所定領域に動画像を重ねた画像を表示するための画像データを出力する画像データ出力回路であって、静止画像データの１フレームを格納するための静止画像データ格納領域と、動画像データの１フレームを構成する複数の動画像ラインデータを格納するための複数の動画像ラインデータ格納領域とを有するメモリと、複数の動画像ラインデータの供給を受けて、複数の動画像ラインデータを複数の動画像ラインデータ格納領域に書き込むメモリ書込み制御処理部と、複数の動画像ラインデータがメモリ書込み制御処理部に供給されていない間及び／又はメモリ書込み制御処理部が複数の動画像ラインデータ格納領域に書き込みを行っていない間に、静止画像データを構成する複数の画素データの内の先頭から所定領域の直前までの画素データを読み出して出力し、その後、複数の動画像ラインデータがメモリ書込み制御処理部に供給されている間及び／又はメモリ書込み制御処理部が複数の動画像ラインデータ格納領域に書き込みを行っている間に、複数の動画像ラインデータ格納領域のいずれかに書込みが完了されている動画像ラインデータ、並びに、静止画像データを構成する複数の画素データの内の当該動画像ラインデータと次の動画像ラインデータとの間の画素データを読み出して出力し、その後、複数の動画像ラインデータがメモリ書込み制御処理部に供給されていない間及び／又はメモリ書込み制御処理部が複数の動画像ラインデータ格納領域に書き込みを行っていない間に、静止画像データを構成する複数の画素データの内の所定領域の直後から末尾までの画素データを読み出して出力するためのメモリ読出し制御処理部とを具備する。

この画像データ出力回路において、メモリが、複数の動画像ラインデータの内の２ライン分の動画像ラインデータを格納するための２つの動画像ラインデータ格納領域を有しており、メモリ書込み制御処理部が、複数の動画像ラインデータの書込み先として、２つの動画像ラインデータ格納領域を交互に利用し、メモリ読出し制御処理部が、複数の動画像ラインデータがメモリ書込み制御処理部に供給されている間及び／又はメモリ書込み制御処理部が２つの動画像ラインデータ格納領域の一方に書き込みを行っている間に、２つの動画像ラインデータ格納領域の内の他方の動画像ラインデータ格納領域に格納されている動画像ラインデータ、並びに、静止画像データを構成する複数の画素データの内の当該動画像ラインデータと次の動画像ラインデータとの間の画素データを読み出して出力するようにしても良い。

また、外部から供給される動画像データにスケーリング及び／又はトリミングを含むリサイズ処理を施してメモリ書込み制御処理部に出力するためのリサイズ処理部を更に具備するようにしても良い。

また、外部又はリサイズ処理部から供給される動画像データにフォーマット変換を施してメモリ書込み制御処理部に出力するためのフォーマット変換処理部を更に具備するようにしても良い。

また、本発明に係る半導体集積回路は、本発明に係る画像データ出力回路を具備する。

以下、図面を参照しながら、本発明を実施するための最良の形態について説明する。なお、同一の構成要素には同一の参照符号を付して、説明を省略する。

図１は、本発明の一実施形態としてのＬＣＤコントローラＬＳＩを用いた携帯電話装置の概要を示す図である。本実施形態は、本発明をＬＣＤコントローラＬＳＩに適用したものである。図１において、携帯電話装置１は、通信機能部１０と付加機能部２０とに大別される。通信機能部１０は、アンテナ１１にて送受信される信号を処理する公知の各種ブロックを有する。通信機能部１０の全ブロックについて説明を省略するが、ベースバンドＬＳＩ１２は、主として音声などを処理するプロセッサであり、携帯電話装置１には必ず搭載されている。このベースバンドＬＳＩ１２には、ベースバンドエンジン（ＢＢＥ）やアプリーションプロセッサ等が搭載されている。付加機能部２０は、通信機能部１０のベースバンドＬＳＩ１２に接続されたホストＣＰＵ（中央演算ユニット）２１を有する。このホストＣＰＵ２１には、ＬＣＤコントローラＬＳＩ２２が接続されている。ＬＣＤコントローラＬＳＩ２２は、ＬＣＤモジュール２３と、ＣＣＤカメラ２４とに接続されている。

ＬＣＤコントローラＬＳＩ２２は、ホストＣＰＵ２１から供給される静止画像データをＬＣＤモジュール２３に出力する静止画像表示モードと、静止画像の所定領域にＣＣＤカメラ２４から供給される動画像データによって表される動画像を重ねた画像を表示するための画像データをＬＣＤモジュール２３に出力する動画像表示モードとを有する。

図２は、ＬＣＤコントローラＬＳＩ２２の内部構成の概要を示す図である。図２に示すように、このＬＣＤコントローラＬＳＩ２２は、ホストインタフェース部３１と、レジスタ群３２と、カメラインタフェース部３３と、リサイズ処理部３４と、フォーマット変換処理部３５と、メモリ書込み制御処理部３６と、メモリ３７と、メモリ読出し制御処理部３８とを具備する。

レジスタ群３２は、複数のレジスタを有する。これら複数のレジスタは、ホストＣＰＵ２１のアドレス空間にマッピングされていることとしても良い。
メモリ３７は、静止画像データの１フレームを格納するための静止画像データ格納領域４１と、動画像データを構成する動画像ラインデータを格納するための２つの動画像ラインデータ格納領域４２、４３とを有する。

ホストインタフェース部３１は、ホストＣＰＵ２１から指示データ（コマンド）を受信する。ホストインタフェース部３１によって受信された指示データは、レジスタ群３２に書き込まれ、カメラインタフェース部３３、リサイズ処理部３４、フォーマット変換処理部３５、メモリ書込み制御処理部３６、及び、メモリ読出し制御処理部３８によって参照される。カメラインタフェース部３３、リサイズ処理部３４、フォーマット変換処理部３５、メモリ書込み制御処理部３６、及び、メモリ読出し制御処理部３８は、レジスタ群３２に格納されている指示データに従って動作する。なお、ＬＣＤコントローラＬＳＩ２２の静止画像表示モードと動画像表示モードとの切換えも、レジスタ群３２への指示データの書込みによって行われる。また、動画像を重ねるための静止画像上の領域の指定も、レジスタ群３２への指示データの書込みによって行われる。

ホストインタフェース部３１は、ＬＣＤコントローラＬＳＩ２２が静止画像表示モードである場合に、ホストＣＰＵ２１から静止画像データを受信する。なお、ＬＣＤコントローラＬＳＩ２２が動画像表示モードである場合には、ホストＣＰＵ２１からの静止画像データの送信は行われない。ホストインタフェース部３１によって受信された静止画像データは、メモリ書込み制御処理部３６に送られ、メモリ書込み制御処理部３６によってメモリ３７の静止画像データ格納領域４１に書き込まれる。

カメラインタフェース部３３は、ＬＣＤコントローラＬＳＩ２２が動画像表示モードである場合に、ＣＣＤカメラ２４から動画像データを受信する。なお、ＬＣＤコントローラＬＳＩ２２が静止画像表示モードである場合には、ＣＣＤカメラ２４からの動画像データの送信は行われない。カメラインタフェース部３３によって受信された動画像データは、リサイズ処理部３４に送られ、スケーリング（scaling）及び／又はトリミング（trimming）される。スケーリング及び／又はトリミングの指示は、レジスタ群３２への指示データの書込みにより行われる。

リサイズ処理部３４によってスケーリング及び／又はトリミングされた動画像データは、フォーマット変換処理部３５に送られ、フォーマット変換される。フォーマット変換処理部３５は、例えば、供給される動画像データのフォーマットがＹＵＶ４２２フォーマットである場合に、この動画像データをＲＧＢフォーマットに変換する。なお、これらのフォーマットは一例であり、フォーマット変換処理部３５に供給され又はフォーマット変換処理部３５から出力される動画像データのフォーマットがＹＣｂＣｒ等の他のフォーマットであっても良い。

フォーマット変換処理部３５によってフォーマット変換された動画像データは、メモリ書込み制御処理部３６に送られる。メモリ書込み制御処理部３６は、フォーマット変換処理部３５から供給される動画像データを構成する複数の動画像ラインデータの書込み先として、２つの動画像ラインデータ格納領域４２、４３を交互に利用する。すなわち、動画像データを構成する複数の動画像ラインデータは、動画像ラインデータ格納領域４２、４３に交互に書き込まれる。

メモリ読出し制御処理部３８は、ＬＣＤコントローラＬＳＩ２２が静止画像表示モードである場合に、静止画像データ格納領域４１に格納されている静止画像データを読み出してＬＣＤモジュール２３に出力する。

次に、ＬＣＤコントローラＬＳＩ２２の動画像表示モード時の動作について説明する。図３は、動画像表示モード時におけるＣＣＤカメラ２４、リサイズ処理部３４、メモリ書込み制御処理部３６、及び、メモリ読出し制御処理部３８の出力タイミングを示すタイミングチャートである。なお、ここでは、図４に示すように、静止画像データ格納領域４１に格納されている静止画像データが複数の画素データ（０，０）〜（Ｘ_１，Ｙ_１）で構成されているものとし、この静止画像データによって表される静止画像５０は、３つの領域５１〜５３に塗り分けられているものとする。さらに、リサイズ処理部３４が、トリミングを行うものとし、トリミング後の動画像データを重ねる動画像表示領域が、領域５２内の（Ｘ_２，Ｙ_２）〜（Ｘ_３，Ｙ_３）であるものとする。

動画像表示モード開始後において、図３に示すように、ＣＣＤカメラ２４は、動画像フレームデータを順次出力する（図３中の時刻ｔ_３〜ｔ_４、時刻ｔ_５〜ｔ_７、時刻ｔ_１０〜ｔ_１１参照）。
メモリ読出し制御処理部３８は、ＣＣＤカメラ２４から動画像フレームデータが送信される前の時刻ｔ_１〜ｔ_２において、静止画像データを構成する画素データの内の先頭（０，０）から動画像表示領域の直前（Ｘ_２−１，Ｙ_２）までの画素データを読み出し、ＬＣＤモジュール２３に出力する。図５（ａ）は、時刻ｔ_１〜ｔ_２においてＬＣＤモジュール２３に出力された画素データを示す図である。

時刻ｔ_３〜ｔ_４において、ＣＣＤカメラ２４は、動画像フレームデータを出力するが、この動画像フレームデータは、廃棄される。これは、動画像表示モード開始後に動作可能な時間（時刻ｔ_１〜ｔ_３）が比較的短く、一方、動画像表示領域の先頭（Ｘ_２，Ｙ_２）の位置によっては、静止画像データを構成する画素データの内の先頭（０，０）〜の直前（Ｘ_２−１，Ｙ_２）までの画素データの数が多くなる。従って、静止画像データを構成する画素データの内の先頭（０，０）〜の直前（Ｘ_２−１，Ｙ_２）までの画素データのＬＣＤモジュール２３への出力が時刻ｔ_１〜ｔ_３の間に完了しないことが起こり得るためである。なお、動画像表示領域の先頭（Ｘ_２，Ｙ_２）が所定の範囲内（時刻ｔ_１〜ｔ_３とメモリ読出し制御処理部３８のデータ読出し・出力速度及びＬＣＤモジュール２３のデータ受信速度によって定まる）となるように設定されることとしておけば、時刻ｔ_３〜ｔ_４においてＣＣＤカメラ２４から出力される動画像フレームデータを廃棄せずに利用することが可能である。

時刻ｔ_５において、ＣＣＤカメラ２４は、次の動画像フレームデータの出力を開始する。この動画像フレームデータには、スケーリングのための間引き処理がリサイズ処理部３４によって行われ、メモリ書込み制御処理部３６に送られる。メモリ書込み制御処理部３６は、間引き処理後の動画像ラインデータを動画像ラインデータ格納領域４２、４３の内の一方の動画像ラインデータ格納領域に書き込む。動画像ラインデータの一方の動画像ラインデータ格納領域へのメモリ書込み制御処理部３６による書き込みが完了すると、メモリ読出し制御処理部３８は、一方の動画像ラインデータ格納領域に格納されている動画像ラインデータ、並びに、静止画像データを構成する複数の画素データの内の当該動画像ラインデータと次の動画像ラインデータとの間の画素データ（Ｘ_３＋１，Ｙ_２）〜（Ｘ_１，Ｙ_２）及び（０，Ｙ_２＋１）〜（Ｘ_２−１，Ｙ_２＋１）を読み出し、ＬＣＤモジュール２３に出力する。なお、メモリ読出し制御処理部３８が一方の動画像ラインデータ格納領域に格納されている動画像ラインデータを読み出している間、メモリ書込み制御処理部３６は、次の動画像ラインデータを他方の動画像ラインデータ格納領域に書き込むことができる。このように、メモリ読出し制御処理部３８が読出しをおこなっている動画像ラインデータ格納領域とメモリ書込み制御処理部３６が書込みを行っている動画像ラインデータ格納領域が異なるため、ティアリングが生ずることはない。図５（ｂ）は、時刻ｔ_１〜ｔ_６においてＬＣＤモジュール２３に出力された画素データを示す図である。

時刻ｔ_６〜ｔ_７までの間、リサイズ処理部３４、メモリ書込み制御処理部３６、及び、メモリ読出し制御処理部３８は、同様の動作を繰り返す。

時刻ｔ_７において、最後の動画像ラインデータのＬＣＤモジュール２３への出力が完了すると（図５（ｃ）参照）、時刻ｔ_７〜ｔ_８において、メモリ読出し制御処理部３８は、静止画像データを構成する複数の画素データの内の動画像表示領域の直後（Ｘ_３＋１，Ｙ_３）から末尾（Ｘ_１，Ｙ_１）までの画素データを読み出して出力する。図５（ｄ）は、時刻ｔ_１〜ｔ_８においてＬＣＤモジュール２３に出力された画素データを示す図である。

時刻ｔ_８〜ｔ_９において、メモリ読出し制御処理部３８は、時刻ｔ_１〜ｔ_２と同様の動作を行い、時刻ｔ_１０〜ｔ_１１において、リサイズ処理部３４、メモリ書込み制御処理部３６、及び、メモリ読出し制御処理部３８は、時刻ｔ_５〜ｔ_７と同様の動作を行う。以後、リサイズ処理部３４、メモリ書込み制御処理部３６、及び、メモリ読出し制御処理部３８は、同様の動作を繰り返す。

上記においては、リサイズ処理部３４がスケーリングを行う場合について説明したが、次に、リサイズ処理部３４がトリミングを行う場合について説明する。図６は、リサイズ処理部３４がトリミングを行う場合におけるＣＣＤカメラ２４、リサイズ処理部３４、メモリ書込み制御処理部３６、及び、メモリ読出し制御処理部３８の出力タイミングを示すタイミングチャートである。

動画像表示モード開始後において、図６に示すように、ＣＣＤカメラ２４は、動画像フレームデータを順次出力する（図６中の時刻ｔ_２３〜ｔ_２４、時刻ｔ_２５〜ｔ_３０、時刻ｔ_３１〜ｔ_３６参照）。
メモリ読出し制御処理部３８は、ＣＣＤカメラ２４から動画像フレームデータが送信される前の時刻ｔ_２１〜ｔ_２２において、静止画像データを構成する画素データの内の先頭から動画像表示領域の直前までの画素データを読み出し、ＬＣＤモジュール２３に出力する。

時刻ｔ_２３〜ｔ_２４において、ＣＣＤカメラ２４は、動画像フレームデータを出力するが、この動画像フレームデータは、廃棄される。

時刻ｔ_２５において、ＣＣＤカメラ２４は、次の動画像フレームデータの出力を開始する。リサイズ処理部３４は、ＣＣＤカメラ２４から送信された動画像フレームデータの一部（時刻ｔ_２６〜ｔ_２７の間にＣＣＤカメラ２４から出力された部分）をメモリ書込み制御処理部３６に出力する。メモリ書込み制御処理部３６は、リサイズ処理部３４から送られた動画像データを構成する動画像ラインデータを動画像ラインデータ格納領域４２、４３に交互に書き込む。動画像ラインデータの一方の動画像ラインデータ格納領域へのメモリ書込み制御処理部３６による書き込みが完了すると、メモリ読出し制御処理部３８は、一方の動画像ラインデータ格納領域に格納されている動画像ラインデータ、並びに、静止画像データを構成する複数の画素データの内の当該動画像ラインデータと次の動画像ラインデータとの間の画素データを読み出し、ＬＣＤモジュール２３に出力する。なお、メモリ読出し制御処理部３８が一方の動画像ラインデータ格納領域に格納されている動画像ラインデータを読み出している間、メモリ書込み制御処理部３６は、次の動画像ラインデータを他方の動画像ラインデータ格納領域に書き込むことができる。このように、メモリ読出し制御処理部３８が読出しをおこなっている動画像ラインデータ格納領域とメモリ書込み制御処理部３６が書込みを行っている動画像ラインデータ格納領域が異なるため、ティアリングが生ずることはない。

時刻ｔ_２７において、最後の動画像ラインデータのＬＣＤモジュール２３への出力が完了すると、時刻ｔ_２７〜ｔ_２８において、メモリ読出し制御処理部３８は、静止画像データを構成する複数の画素データの内の動画像表示領域の直後から末尾までの画素データを読み出して出力する。

時刻ｔ_２８〜ｔ_２９において、メモリ読出し制御処理部３８は、時刻ｔ_２１〜ｔ_２２と同様の動作を行い、時刻ｔ_３２〜ｔ_３３において、リサイズ処理部３４、メモリ書込み制御処理部３６、及び、メモリ読出し制御処理部３８は、時刻ｔ_２６〜ｔ_２７と同様の動作を行う。以後、リサイズ処理部３４、メモリ書込み制御処理部３６、及び、メモリ読出し制御処理部３８は、同様の動作を繰り返す。

このように、ＬＣＤコントローラＬＳＩ２２によれば、メモリ書込み制御処理部３６が、複数の動画像ラインデータの書込み先として、２つの動画像ラインデータ格納領域４２、４３を交互に利用し、メモリ読出し制御処理部３８が、メモリ書込み制御処理部３６が動画像ラインデータ格納領域４２、４３の一方に書き込みを行っている間に、動画像ラインデータ格納領域４２、４３の内の他方の動画像ラインデータ格納領域に格納されている動画像ラインデータ、並びに、静止画像データを構成する複数の画素データの内の当該動画像ラインデータと次の動画像ラインデータとの間の画素データを読み出して出力する。従って、メモリ読出し制御処理部３８が読み出しを行っている動画像ラインデータ格納領域の内容が読み出し中に書き換えられることがないので、ティアリングを防止することができる。また、メモリ３７が、静止画像データの１フレームを格納するための静止画像データ格納領域４１と、動画像データを構成する動画像ラインデータを格納するための２つの動画像ラインデータ格納領域４２、４３とを有していれば足りるので、メモリ３７の記憶容量を少なくすることができる。

なお、ここでは、メモリ３７が、２つの動画像ラインデータ格納領域４２、４３を有することとしているが、３つ以上の動画像ラインデータ格納領域を有していても良い。これは、メモリ読出し制御処理部３８のデータ読出し・出力速度、ＬＣＤモジュール２３のデータ受信速度が遅い場合に有効である。

本発明は、背景画像としての静止画像の所定領域に動画像を重ねた画像を表示するための画像データを出力する画像データ出力回路において利用可能である。この画像データ出力回路は、ＬＣＤコントローラ等の半導体集積回路において利用可能であり、さらに、携帯電話装置等に組み込み可能である。

携帯電話装置の概要を示す図。本発明の一実施形態としてのＬＣＤコントローラＬＳＩの概要を示す図。図２のＬＣＤコントローラＬＳＩ２２のタイミングチャート。図２の静止画像データ格納領域４１に格納されている静止画像データの図。図２のメモリ読出し制御処理部３８から出力された画像データを示す図。図２のＬＣＤコントローラＬＳＩ２２のタイミングチャート。

符号の説明

１携帯電話装置、１０通信機能部、１１アンテナ、１２ベースバンドＬＳＩ、２０付加機能部、２１ホストＣＰＵ、２２ＬＣＤコントローラＬＳＩ、２３ＬＣＤモジュール、２４ＣＣＤカメラ、３１ホストインタフェース部、３２レジスタ群、３３カメラインタフェース部、３４リサイズ処理部、３５フォーマット変換処理部、３６メモリ書込み制御処理部、３７メモリ、３８メモリ読出し制御処理部、４１静止画像データ格納領域、４２、４３動画像ラインデータ格納領域

Claims

背景画像としての静止画像の所定領域に動画像を重ねた画像を表示するための画像データを出力する画像データ出力回路であって、
静止画像データの１フレームを格納するための静止画像データ格納領域と、動画像データの１フレームを構成する複数の動画像ラインデータを格納するための複数の動画像ラインデータ格納領域とを有するメモリと、
前記複数の動画像ラインデータの供給を受けて、前記複数の動画像ラインデータを前記複数の動画像ラインデータ格納領域に書き込むメモリ書込み制御処理部と、
前記複数の動画像ラインデータが前記メモリ書込み制御処理部に供給されていない間及び／又は前記メモリ書込み制御処理部が前記複数の動画像ラインデータ格納領域に書き込みを行っていない間に、前記静止画像データを構成する複数の画素データの内の先頭から前記所定領域の直前までの画素データを読み出して出力し、その後、前記複数の動画像ラインデータが前記メモリ書込み制御処理部に供給されている間及び／又は前記メモリ書込み制御処理部が前記複数の動画像ラインデータ格納領域に書き込みを行っている間に、前記複数の動画像ラインデータ格納領域のいずれかに書込みが完了されている動画像ラインデータ、並びに、前記静止画像データを構成する複数の画素データの内の当該動画像ラインデータと次の動画像ラインデータとの間の画素データを読み出して出力し、その後、前記複数の動画像ラインデータが前記メモリ書込み制御処理部に供給されていない間及び／又は前記メモリ書込み制御処理部が前記複数の動画像ラインデータ格納領域に書き込みを行っていない間に、前記静止画像データを構成する複数の画素データの内の前記所定領域の直後から末尾までの画素データを読み出して出力するためのメモリ読出し制御処理部と、
を具備する画像データ出力回路。
前記メモリが、前記複数の動画像ラインデータの内の２ライン分の動画像ラインデータを格納するための２つの動画像ラインデータ格納領域を有しており、
前記メモリ書込み制御処理部が、前記複数の動画像ラインデータの書込み先として、前記２つの動画像ラインデータ格納領域を交互に利用し、
前記メモリ読出し制御処理部が、前記複数の動画像ラインデータが前記メモリ書込み制御処理部に供給されている間及び／又は前記メモリ書込み制御処理部が前記２つの動画像ラインデータ格納領域の一方に書き込みを行っている間に、前記２つの動画像ラインデータ格納領域の内の他方の動画像ラインデータ格納領域に格納されている動画像ラインデータ、並びに、前記静止画像データを構成する複数の画素データの内の当該動画像ラインデータと次の動画像ラインデータとの間の画素データを読み出して出力する、請求項１記載の画像データ出力回路。
外部から供給される動画像データにスケーリング及び／又はトリミングを含むリサイズ処理を施して前記メモリ書込み制御処理部に出力するためのリサイズ処理部を更に具備する、請求項１又は２記載の画像データ出力回路。
外部又は前記リサイズ処理部から供給される動画像データにフォーマット変換を施して前記メモリ書込み制御処理部に出力するためのフォーマット変換処理部を更に具備する、請求項１〜３のいずれか１項に記載の画像データ出力回路。
請求項１〜４のいずれか１項に記載の画像データ出力回路を具備する半導体集積回路。