一般に、携帯電話機などの携帯情報端末の表示装置には、液晶ディスプレイ(Liquid Crystal Display:LCD)が採用されている。この種の液晶ディスプレイは、液晶表示パネル及びドライバ回路などを含む予めモジュール化されたLCD表示装置として提供され、画像データを生成するホストコントローラとの間にLCDコントローラ(表示コントローラ)を介在させて使用される。LCDコントローラは、ホストコントローラで生成された画像データを格納するビデオRAMを内蔵し、このビデオRAM内の画像データを所定のタイミングで読み出して、LCD表示装置3へ出力している。
また、最近の携帯電話機では、液晶ディスプレイの大型化や高精細化、描画更新速度の高速化に対応するために、ホストコントローラ内には、ホストプロセッサに加えて、表示プロセッサが導入されている。表示プロセッサは、従来はホストプロセッサが行っていた画像データの生成や転送を高速に実行する表示処理専用の回路であり、ホストプロセッサによる表示系の処理負荷を軽減することによって、携帯電話機全体のパフォーマンスを向上させている。
図6は、従来の携帯情報端末の要部について一構成例を示したブロック図であり、ホストコントローラ1、LCDコントローラ2、LCD表示装置3、I/O(Input/Output)コントローラ4及びデータ記憶部12,13が示されている。また、パラレル通信線51は、ホストコントローラ1及びLCDコントローラ2を接続している唯一のデータ通信線であり、これらのコントローラ間における全てのデータ通信が、パラレル通信線51を介して行われている。
ホストコントローラ1は、ホストプロセッサ10及び表示プロセッサ11により構成される。表示プロセッサ11は、ホストプロセッサ10の指示に基づいて、液晶表示パネル33に表示させる画像データを生成し、パラレル通信線51を介して、LCDコントローラ2へ高速転送する。また、ホストプロセッサ10によって生成されたLCDコントローラ2及びLCD表示装置3の制御データも、一旦、ホストプロセッサ10から表示プロセッサ11へ送られた後、パラレル通信線51を介して、LCDコントローラ2へ出力される。
LCDコントローラ2は、画像データを記憶するビデオRAM(VRAM)24と、制御データを記憶するレジスタ群27を備えている。表示プロセッサ11から転送される画像データは、通信部20によって受信され、VRAM書込部23によってビデオRAM24に書き込まれる。また、ビデオRAM24内に保持されている画像データは、所定のタイミングで画像データ出力部25によって読み出され、LCD表示装置3へ出力される。一方、表示プロセッサ11から出力される制御データは、通信部20によって受信され、レジスタ書込部26によってレジスタ群27に書き込まれる。このレジスタ群27内には、制御データとして、書込制御データ、出力制御データ及びLCD制御データが保持されている。
書込制御データは、VRAM書込部23の動作を規定する制御データであり、例えば、書き込みを開始する画素位置、書き込み範囲、書き込み方向などの情報が含まれている。VRAM書込部23は、この書込制御データに基づいて、ビデオRAM24のアドレスを自動生成し、表示プロセッサ11から連続して入力される画像データをビデオRAM24へ書き込んでいく。このため、書込制御データは、表示プロセッサ11によって生成され、一連の画像データの転送に先立って、LCDコントローラ2へ出力される。
出力制御データは、画像データ出力部25の動作を規定する制御データである。画像データ出力部25は、この出力制御データに基づいて、ビデオRAM24内の画像データをLCD表示装置3へ出力するタイミングを調整している。
LCD制御データは、LCD表示装置3内の通信部31やドライバ回路32の動作を規定する制御データであり、制御データ出力部28によってLCD表示装置3へ送信される。なお、出力制御データ及びLCD制御データは、ホストプロセッサ10によって生成され、表示プロセッサ11を介してLCDコントローラ2へ入力される。
I/Oコントローラ4は、シリアル通信線50を介して、ホストプロセッサ10に接続され、ホストプロセッサ10から出力される周辺機器制御データに基づいて、図示しない周辺機器に対する信号入出力や制御を行っている。この周辺機器には、例えば、USB機器やSDカードのように、携帯電話機に対して着脱可能に取り付けられる外部装置だけでなく、携帯電話機内に予め組み込まれている内部装置も含まれる。
図7のステップS201〜S207は、図6の携帯情報端末における電源投入後の動作の一例を示したフローチャートである。電源が投入されると、まず、ホストプロセッサ10の初期化処理が行われ、ホストプロセッサ10が動作を開始する(ステップS201)。次に、ホストプロセッサ10の指示に基づいて、I/Oコントローラ4、表示プロセッサ11が順次に初期化され、動作を開始する(ステップS202,S203)。
ホストプロセッサ10が、プログラム記憶部13から表示プロセッサ11用のプログラムあるいはマイクロコードを読み出し、表示プロセッサ11内のメモリに書き込み(ダウンロード)を行うことによって、表示プロセッサ11が起動されると、ホストプロセッサ10が、表示プロセッサ11及びパラレル通信線51を介して、LCDコントローラ2を初期化する(ステップS204)。例えば、LCDコントローラ2内部のマスタークロックMCLKを生成する図示しないPLL(Phase Locked Loop)、LCDコントローラ2の各端子、ビデオRAM24などが初期化される。次に、ホストプロセッサ10が、表示プロセッサ11及びパラレル通信線51を介して、LCDコントローラ2内のレジスタ群27に対し、書込制御データ、出力制御データ及びLCD制御データを書き込み(ステップS205)、更に、表示プロセッサ11がビデオRAM24に対して画像データを書き込む(ステップS206)。
この様にして画像表示のための準備が全て完了すれば、ホストプロセッサ10から、表示プロセッサ11及びパラレル通信線51を介して、LCDコントローラ2へ表示開始が指示され、LCD表示装置3において、ビデオRAM24内の画像データに基づく画像表示が開始される(ステップS207)。なお、画面表示開始後における画像データの更新時には、LCDコントローラ2に対し、書込制御データ及び画像データの書き込みのみが行われる。
上述した通り、電源投入によってホストプロセッサ10が起動されても、LCD表示装置3による画像表示が開始されるには、更に、表示プロセッサ11の初期化、表示プロセッサ11用プログラム或いはマイクロコードのダウンロード、LCDコントローラ2の初期化、各種の制御データ及び画像データのLCDコントローラ2への転送を順次に行わなければならない。このため、画像表示が開始されるまでに要する時間が長いという問題があった。
また、携帯電話機では待ち受け動作時の消費電流を抑えるための手法として、ユーザが一定時間キー操作を行わない場合、或いはフリップを閉じている間はLCD表示をOFFにしたスタンバイ状態に入っている。スタンバイ状態中に、ユーザがキー入力を行ったり、フリップを開いたりすると携帯電話機はスタンバイ状態から通常動作状態に復帰し、LCD表示装置3による画像表示が再開されることになるが、その場合でも、表示プロセッサ11の初期化、表示プロセッサ11用プログラム或いはマイクロコードのダウンロード、LCDコントローラ2の初期化、各種の制御データ及び画像データのLCDコントローラ2への転送を順次に行わなければならず、画像表示が再開されるまでに要する時間が長いという問題があった。
特に、最近の携帯電話機は、ホストコントローラ1内に表示プロセッサ11を導入し、液晶ディスプレイの大型化や高精細化に対応しているが、このような変化に伴って、表示プロセッサ11からLCDコントローラ2へ転送すべき画像データのデータ量が増大し、また、LCDコントローラ2内のビデオRAM24の容量も増大している。このため、画像表示が開始されるまでに要する時間が更に長くなっている。
本発明は、上記の事情に鑑みてなされたものであり、携帯情報端末において、電源投入あるいはスタンバイ状態から復帰するための操作からLCD表示装置による画像表示が開始されるまでの時間を短縮することを目的とする。特に、データ通信線の数を増大させたり、回路構成を複雑化させることなく、電源投入あるいはスタンバイ状態から復帰するための操作から画像表示が開始されるまでの時間を短縮することを目的とする。また、この様な携帯情報端末を提供することを目的とする。
本発明に係る携帯情報端末は、画像表示を行う表示装置と、画像データを生成するホストコントローラと、上記表示装置及び上記ホストコントローラ間に介在させる表示コントローラとにより構成され、上記ホストコントローラ及び上記表示コントローラが、第1データ通信線及び第2データ通信線によって接続されるとともに、以下のような特徴を有している。
第1の本発明による携帯情報端末は、上記表示コントローラが、上記ホストコントローラから入力される画像データを記憶するビデオRAMと、上記ホストコントローラから入力される書込制御データ及び出力制御データを記憶するレジスタ群と、上記書込制御データに基づいて、上記画像データの書き込み時に、書き込み先となる上記ビデオRAMのアドレスを生成するVRAM書込部と、上記出力制御データに基づいて、上記ビデオRAM内に保持されている画像データを上記表示装置へ出力する画像データ出力部とを備え、上記ホストコントローラが、上記書込制御データの出力後に、上記画像データを上記第1データ通信線へ出力するとともに、上記画像データの出力中に、上記出力制御データを上記第2データ通信線へ出力するように構成される。
表示コントローラ及びホストコントローラが、2つのデータ通信線によって接続され、ホストコントローラは、書込制御データをレジスタ群に書き込んだ後に、第1データ通信線を介して、画像データを表示コントローラへ出力する際、当該画像データの出力中に、第2データ通信線を介して、レジスタ群へ出力制御データを出力している。このため、画像データの転送期間中に、出力制御データの転送も行うことができ、表示装置による画像表示の開始までに要する時間を短縮させることができる。
第2の本発明による携帯情報端末は、上記表示コントローラが、上記ホストコントローラから入力される画像データを記憶するビデオRAMと、上記ホストコントローラから入力される書込制御データ及び表示制御データを記憶するレジスタ群と、上記書込制御データに基づいて、上記画像データの書き込み時に、書き込み先となる上記ビデオRAMのアドレスを生成するVRAM書込部と、上記レジスタ群内に保持されている上記表示制御データを上記表示装置へ出力する制御データ出力部とを備え、上記ホストコントローラが、上記書込制御データの出力後に、上記画像データを上記第1データ通信線へ出力するとともに、上記画像データの出力中に、上記表示制御データを上記第2データ通信線へ出力するように構成される。
表示コントローラ及びホストコントローラが、2つのデータ通信線によって接続され、ホストコントローラは、書込制御データをレジスタ群に書き込んだ後に、第1データ通信線を介して、画像データを表示コントローラへ出力する際、当該画像データの出力中に、第2データ通信線を介して、レジスタ群へ表示制御データを出力している。このため、画像データの転送期間中に、表示制御データの転送も行うことができ、表示装置による画像表示の開始までに要する時間を短縮させることができる。
第3の本発明による携帯情報端末は、上記表示コントローラが、周辺機器制御データに基づいて、当該携帯情報端末に着脱可能に接続される周辺機器との間で信号入出力を行う周辺機器制御部を備え、上記レジスタ群が、上記第2データ通信線を介して、上記ホストコントローラから入力される上記周辺機器制御データを保持するように構成される。
この様な構成により、表示コントローラへ出力制御データ又は表示制御データを転送する際、周辺機器制御データの転送に用いられる第2データ通信線を用いることにより、ホストコントローラに接続されているデータ通信線の数を増大させることなく、画像データの転送と同時に、出力制御データや表示制御データを転送することができる。
第4の本発明による携帯情報端末は、上記第1データ通信線が、パラレル通信を行うための通信線からなり、上記第2データ通信線が、シリアル通信を行うための通信線からなり、第1データ通信線のビットレートが、第2データ通信線よりも高くなるように構成される。
この様な構成により、ホストコントローラによって生成される画像データについては、第1データ通信線を介して高速転送し、ホストコントローラによって生成される出力制御データや表示制御データについては、第2データ通信線を介して転送することができる。このため、画像データのビットレートを低下させることなく、画像データの転送中に、出力制御データや表示制御データを表示コントローラに転送することができる。
なお、後述するLCD表示装置3は、上記表示装置の一例であり、LCDコントローラ2Nは、上記表示コントローラの一例であり、LCD制御データは、上記表示制御データの一例であって、本発明は、LCD表示装置を有する携帯電話機に限定されない。
本発明によれば、ホストコントローラが、第1データ通信線を介して、画像データをビデオRAMに転送する際、当該画像データの転送中に、第2データ通信線を介して、出力制御データや表示制御データをレジスタ群に転送している。このため、これらの制御データを転送するための時間が不要となり、電源投入、あるいはスタンバイ状態から復帰するための操作から表示装置による画像表示の開始までの時間を短縮することができる。
また、表示コントローラ内に周辺機器制御部が設けられ、周辺機器制御データが表示コントローラへ転送される際に用いられる第2データ通信線を介して、出力制御データや表示制御データも表示コントローラへ転送される。このため、ホストコントローラに接続されているデータ通信線の数を増大させることなく、画像データの転送と同時に、出力制御データや表示制御データを転送することができる。
図1は、本発明の実施の形態による携帯情報端末の概略構成例を示したブロック図であり、ここでは、携帯情報端末の一例として携帯電話機が示されている。ホストコントローラ1は、プログラム記憶部13に保持されているプログラムに基づいて動作し、携帯電話機を構成する各ブロックの制御を行っている。無線通信部14は、図示しない基地局との間で無線通信を行っており、ユーザは、送受話器17を用いて通話することができる。この様な通話処理や発着信処理は、ホストコントローラ1によって制御される。また、ユーザがキー操作を行った場合、キー操作部16からの操作信号に基づいて、ホストコントローラ1が予め定められた処理を実行する。また、カメラ部15による撮影された画像データは、ホストコントローラ1によって画像データ記憶部12に一旦格納され、JPEG形式など既存の画像圧縮方式にしたがって圧縮された後、フラッシュメモリあるいはSDカードなどの不揮発性のメモリに格納される。
さらに、LCD表示装置3に画面表示される画像データも、ホストコントローラ1によって生成される。例えば、ホストコントローラ1がSDRAM、フラッシュメモリ、あるいはSDカードなどに保持されている画像データを読み出し、この画像データを加工することによって、画面表示すべき画像データが生成され、画像データ記憶部12に格納される。この様にして生成された画像データは、一旦、LCDコントローラ2Nに蓄積され、所定のタイミングでLCD表示装置3へ出力される。また、LCDコントローラ2Nは、ホストコントローラ1の指示に基づいて、周辺機器に対する信号入出力や制御も行っている。
図2は、図1の携帯電話機の要部について更に詳細に示したブロック図であり、画面表示に関連する各ブロック、すなわち、ホストコントローラ1、LCDコントローラ2N、LCD表示装置3、画像データ記憶部12及びプログラム記憶部13が示されている。つまり、図1の携帯電話機に内蔵されている表示システムの一構成例を示したブロック図である。
図中のLCDコントローラ2Nは、従来のLCDコントローラ2及びI/Oコントローラ4の機能を統合した半導体デバイスである。このLCDコントローラ2Nは、ホストコントローラ1とは異なる半導体デバイスとして与えられ、ホストコントローラ1及びLCD表示装置3の間に介在させるとともに、ホストコントローラ1及び図示しない周辺機器の間にも介在させるように配置されている。また、ホストコントローラ1及びLCDコントローラ2N間は、2つのデータ通信線、すなわち、シリアル通信線50及びパラレル通信線51によって接続されている。なお、本明細書における半導体デバイスとは、単一の半導体基板上に形成され、プリント基板上へ固着するまでは互いに独立している回路素子を意味するものとする。
シリアル通信線50は、ホストプロセッサ10及びLCDコントローラ2N間においてシリアル通信を行うためのデータ通信線である。ここでは、ホストプロセッサ10からのクロック信号を伝送するクロック信号線SCL(Serial Clock Line)と、データ信号を送受信伝送するためのデータ信号線SDA(Serial Data line)で構成され、2線式の通信規格I2C(登録商標)が採用されているものとする。
パラレル通信線51は、表示プロセッサ11及びLCDコントローラ2N間においてパラレル通信を行うためのデータ通信線である。ここでは、LCDコントローラ2Nに対するアクセスであることを示すチップセレクト信号線CSと、書き込み先としてビデオRAM24又はレジスタ群27を指定するセレクト信号線RSPと、データの取り込みタイミングを示すライト信号線WRBと、データ読み出しタイミングを示すリード信号線RDBと、複数のデータ信号線D0〜D7とによって構成され、8ビットのデータを同時に送受信することができるが、アドレス線は省略されているものとする。
画像データ記憶部12は、画像データを保持している記憶装置であり、例えば、ホストコントローラ1のクロック信号に同期して動作するSDRAM(Synchronous Dynamic RAM)が用いられる。この画像データは、ホストプロセッサ10又は表示プロセッサ11によって読み出され、表示プロセッサ11において所望の画像処理が行われることにより、LCDコントローラ2Nに蓄積可能な画像データが生成される。なお、画像データとは、静止画像や動作画像を規定しているピクセルデータやベクトルデータ、又は、これらの集合体であるものとする。
プログラム記憶部13は、プログラムやデータを保持している記憶装置であり、例えば、電気的に書き換え可能な不揮発性の半導体メモリであるフラッシュメモリが用いられる。ホストプロセッサ10は、プログラム記憶部13から読み出したプログラムを逐次実行している。また、ホストプロセッサ10は、表示プロセッサ11を初期化した後、プログラム記憶部13から表示プロセッサ11用のプログラムあるいはマイクロコードを読み出し、表示プロセッサ11内のメモリに書き込みを行う。
ホストコントローラ1は、ホストプロセッサ10及び表示プロセッサ11により構成される。なお、ホストプロセッサ10及び表示プロセッサ11は、異なる半導体デバイスとして構成することもできるが、一つの半導体デバイスとして構成することもできる。
表示プロセッサ11は、画像データ記憶部12から読み出された画像データに基づいて、画面表示させる画像データを生成している。例えば、MPEG4、H.263などの形式でエンコードされた動画像データをフレームごとの画像データに展開するデコード処理や、画像データの拡大処理、縮小処理、回転処理、反転処理、フォーマット変換処理、色空間補正処理、重ね合わせ処理などを行っている。この様にして生成された画像データは、パラレル通信線51を介して、LCDコントローラ2Nへ高速転送される。その際、表示プロセッサ11は、一連の画像データの転送に先立って、VRAM書込部23の動作を規定する書込制御データをLCDコントローラ2Nへ出力する。
ホストプロセッサ10は、シリアル通信線50を介して、LCDコントローラ2Nに制御データを出力し、表示プロセッサ11が行う上記処理を除き、LCDコントローラ2N及びLCD表示装置3に対する様々な制御を行っている。ここでは、LCDコントローラ2Nに対し、画像データ出力部25の動作を規定する出力制御データ、LCD表示装置3の動作を規定するLCD制御データ、周辺機器制御部29の動作を規定する周辺機器制御データを出力している。また、携帯電話機に電源が投入された場合、まず最初に、ホストプロセッサ10が初期化される。そして、表示プロセッサ11及びLCDコントローラ2Nの初期化は、ホストプロセッサ10の指示に基づいて行われる。
LCDコントローラ2Nは、表示用通信部21、制御用通信部22、VRAM書込部23、ビデオRAM24、画像データ出力部25、レジスタ書込部26、レジスタ群27、制御データ出力部28及び周辺機器制御部29により構成される。
表示用通信部21は、パラレル通信線51に接続され、表示プロセッサ11から送出された画像データ及び書込制御データの受信処理を行っている。表示用通信部21は、パラレル通信線51に含まれるセレクト信号線RSPに基づいて、受信データが画像データ又は書込制御データのいずれであるのかを判別し、画像データの場合にはVRAM書込部23へ出力し、書込制御データの場合にはレジスタ書込部26へ出力する。
制御用通信部22は、シリアル通信線50に接続され、ホストプロセッサ10から送出された出力制御データ、LCD制御データ及び周辺機器制御データの受信処理を行っている。これらのデータは、制御用通信部22からレジスタ書込部26へ出力される。
VRAM書込部23は、レジスタ群27内の書込制御データに基づいて、一連の画像データをビデオRAM24に順次に書き込んでいる。表示プロセッサ11から転送される一連の画像データは、その画素位置が連続領域を形成していることから、VRAM書込部23は、書込制御データに基づいて、書き込み先となるビデオRAM24上のアドレスを生成し、画像データの高速書き込みを行っている。この書込制御データは、例えば、画像データのフォーマットや、ビデオRAM24への書き込みを開始する画素位置、書き込み方向、書き込み範囲、書き込み禁止許可などの情報からなる。
ビデオRAM24は、画像データを書き換え可能に記憶する半導体記憶装置であり、表示用通信部21の受信した画像データがVRAM書込部23の指定する画素位置に対応づけて格納される。このビデオRAM24内に格納されている画像データは、画像データ出力部25によって読み出され、LCD表示装置3へ出力される。なお、ビデオRAMは、書き込み時のオーバーヘッドを低減するための入力バッファが設けられており、平均書き込み速度はレジスタ群27よりも速い。
画像データ出力部25は、データ通信線53を介して、LCD表示装置3に接続されており、レジスタ群27内の出力制御データに基づいて、ビデオRAM24から読み出した画像データを加工するとともに、レジスタ群27内の出力制御データに基づくタイミングにて、加工後の画像データをデータ通信線53へ出力している。この出力制御データには、例えば、画像データのカラーパレット、転送速度、フォーマット、水平垂直信号の出力タイミング、画素データの出力タイミングなどの情報が含まれている。また、データ通信線53による画像データの伝送には、RGB666のパラレル通信や、LVDS(Low Voltage Differential Signaling:低電圧差動伝送)方式が採用され、例えば、毎秒60フレームのフレームレートで画像データが転送される。
レジスタ群27は、制御データを保持する複数のレジスタで構成される書き換え可能な半導体記憶装置であり、レジスタ書込部26は、ホストコントローラ1から入力された制御データをレジスタ群27に書き込む動作を行っている。すなわち、パラレル通信線51を介して表示プロセッサ11から入力された書込制御データや、シリアル通信線50を介してホストプロセッサ10から入力された、出力制御データ、LCD制御データ及び周辺機器制御データは、レジスタ書込部26によって、レジスタ群27内のいずれかのレジスタに書き込まれる。その際、ホストプロセッサ10及び表示プロセッサ11からのレジスタ群27に対するデータ書き込みに競合が生じれば、これらのデータ書き込みについて調停が行われる。
制御データ出力部28は、データ通信線52を介して、LCD表示装置3に接続されており、レジスタ群27内のLCD制御データをLCD表示装置3へ出力している。このLCD制御データには、データ通信線53を介してLCD表示装置3へ入力される画像データを除く様々な制御情報が含まれている。例えば、表示データの転送速度やフォーマット情報、水平垂直信号の出力タイミング、画素データの出力タイミングなどの情報や、LCD表示装置3内のドライバ回路32の電圧制御、ガンマ補正などの情報が含まれており、これらの情報がLCD表示装置3へ出力される。
周辺機器制御部29は、周辺機器制御データに基づいて、図示しない周辺機器に対する信号入出力や制御を行っており、例えば、USBトランシーバ、信号レベルを変換するレベルシフタとしての機能を有している。つまり、図6に示した従来の携帯電話機におけるI/Oコントローラ4に相当する。なお、この周辺機器制御部29が対象とする周辺機器には、USB機器やSDカードのように着脱可能に取り付けられる外部装置だけでなく、携帯電話機内に予め組み込まれている内部装置も含まれる。
LCD表示装置3は、LCDコントローラ2NのビデオRAM24から転送される画像データを画面表示する表示装置である。このLCD表示装置3は、データ通信線53を介して画像データを受信する通信部31と、受信した画像データに基づいて液晶表示パネル33を駆動するドライバ回路32と、表示画面を有する液晶表示パネル33によって構成される。なお、通信部31及びドライバ回路32は、異なる半導体デバイスとして構成することもできるが、一つの半導体デバイスとして構成することもできる。
通信部31及びドライバ回路32は、データ通信線52を介して入力されるLCD制御データに基づいて動作している。また、通信部31は、LCDコントローラ2Nから画像データを正しく受信できなかった場合、受信エラーを通知する制御信号として、インタラプト信号(割り込み信号)を生成し、LCDコントローラ2N或いはホストコントローラ1へ出力する。
図3のステップS101〜S107は、図2の携帯情報端末における電源投入後の動作の一例を示したフローチャートである。また、図4は、電源投入後の動作の一例を示したシーケンス図である。
電源が投入されると、まず最初に、ホストプロセッサ10が初期化され、動作を開始する(ステップS101)。起動されたホストプロセッサ10は、表示プロセッサ11及びLCDコントローラ2Nの初期化を開始する(ステップS102及びS103)。これらの初期化処理は、その一部又は全部が同時に実行される。
表示プロセッサ11は、初期化された後、ホストプロセッサ10によって、プログラム記憶部13から読み出された表示プロセッサ11用のプログラムあるいはマイクロコードが表示プロセッサ11内のメモリに書き込まれることで動作可能な状態になる。また、LCDコントローラ2Nの初期化処理は、図示しないPLL設定、LCDコントローラ2Nの端子設定、ビデオRAM24の初期化処理などからなる。ビデオRAM24の初期化処理は、全ての記憶領域に対し、予め定められた所定値、例えば、8ビットのFFh又は00hが書き込まれることによって行われる。このようなビデオRAM24の初期化処理は、ホストプロセッサ10が制御用通信部22を介してレジスタ群27に対して、VRAM24の全領域に書き込む値、および全領域への書き込み許可情報を書き込むことで開始され、LCDコントローラ2N内で自動的に実行されるため、表示プロセッサ11の初期化が完了し、表示用通信線51が使用可能な状態になる前に実行することが可能である。このため、ホストプロセッサ10は、表示プロセッサ11の初期化処理の完了を待つことなく、LCDコントローラ2Nの初期化処理を開始し、表示プロセッサ11及びLCDコントローラ2Nの初期化処理を同時に実行させている。
ホストプロセッサ10は、初期化処理が完了した表示プロセッサ11に対し、LCDコントローラ2Nへの書込制御データの転送、及び画像データの生成処理を指示する(ステップS104及び105)。
表示プロセッサ11によって生成された画像データは、初期化処理の完了したLCDコントローラ2N内のビデオRAM24へ書き込まれる。すなわち、表示プロセッサ11からLCDコントローラ2Nへ書込制御データが転送され、レジスタ群27に書き込まれた後に、一連の画像データが転送され、ビデオRAM24に順次に書き込まれる(ステップS106)。
一方、ホストプロセッサ10は、LCDコントローラ2Nに対し、出力制御データ及びLCD制御データの転送を開始する(ステップS106)。つまり、パラレル通信線51を介して、表示プロセッサ11からビデオRAM24へ一連の画像データが書き込まれている期間中に、シリアル通信線50を介して、ホストプロセッサ10からレジスタ群27へ出力制御データ及びLCD制御データが書き込まれる。
一般に、画像データのデータ量は、出力制御データ及びLCD制御データのデータ量よりも遙かに多い。このため、表示プロセッサ11による画像データの転送が完了した時点で、出力制御データ及びLCD制御データの転送や、LCD制御データのLCD表示装置3への出力は既に完了し、LCDコントローラ2N及びLCD表示装置3は、画像表示のための準備が完了している。従って、その後に、ホストプロセッサ10からLCDコントローラ2Nへ表示開始指令が出力されると、LCD表示装置3の表示画面上に、ビデオRAM24内の画像データに基づく画像表示が開始される(ステップS107)。
本実施の形態によれば、ホストコントローラ1及びLCDコントローラ2Nを2つのデータ通信線50,51により接続し、表示プロセッサ11の初期化処理の完了前であっても、LCDコントローラの初期化処理を開始することができる。このため、表示プロセッサ11及びLCDコントローラ2Nの初期化処理を同時に実行し、電源投入から画像表示が開始されるまでの時間を短縮することができる。特に、LCDコントローラ2N内のビデオRAM24の初期化処理が、その記憶容量に応じた時間を要する場合に、特に効果的である。
また、本実施の形態によれば、パラレル通信線51を介して行われる表示プロセッサ11からビデオRAM24への画像データの転送中に、シリアル通信線50を介して、ホストプロセッサ10からレジスタ群27へ出力制御データ及びLCD制御データの転送を行っている。このため、出力制御データ及びLCD制御データを転送するための時間が不要となり、電源投入から画像表示が開始されるまでの時間を短縮することができる。
また、出力制御データ及びLCD制御データの転送に用いられるシリアル通信線50は、周辺機器制御データを転送するためのデータ通信線であるため、ホストコントローラ1に接続されているデータ信号線の数を増大させることなく、上記効果を実現することができる。
なお、本実施の形態では、パラレル通信線51を介して行われる表示プロセッサ11からビデオRAM24への画像データの転送中に、シリアル通信線50を介して、ホストプロセッサ10からレジスタ群27へ出力制御データ及びLCD制御データの転送を行う場合の例について説明したが、図5のようにLCDコントローラ2Nの初期化処理が、表示プロセッサ11の初期化処理よりも先に完了する場合は、表示プロセッサ11の初期化処理中に、シリアル通信線50を介して、ホストプロセッサ10からレジスタ群27へ出力制御データ及びLCD制御データの転送を行うことによって、電源投入から画像表示が開始されるまでの時間を短縮することも可能である。
また、本実施の形態では、ホストコントローラ1及びLCDコントローラ2Nを2つのデータ通信線50,51により接続することによって、電源投入から画像表示が開始されるまでの時間を短縮する手順について説明したが、スタンバイ状態からの復帰についても同様の手順を適用することができる。
すなわち、スタンバイ状態では、LCD表示装置3、表示プロセッサ11及びLCDコントローラ2Nに対する電源供給又はクロック供給を遮断することによって省電力化が図られている。このため、スタンバイ状態からの復帰時についても、電源投入後と同様の手順にて、表示プロセッサ11及びLCDコントローラ2Nの初期化処理を同時に行ったり、表示プロセッサ11の初期化中或いは表示プロセッサ11からビデオRAM24への画像データの転送中に、ホストプロセッサ10からレジスタ群27へ出力制御データ及びLCD制御データの転送を行うことによって、スタンバイ状態から復帰するための操作から画像表示が開始されるまでの時間を短縮することができる。
また、本実施の形態では、書込制御データが、パラレル通信線51を介して、LCDコントローラ2Nへ転送される場合の例について説明したが、本発明は、この様な場合に限定されない。すなわち、シリアル通信線50を介して、書込制御データがLCDコントローラ2Nへ転送される携帯情報端末の場合であっても本発明を適用することができる。また、2つのデータ通信線50,51がいずれもパラレル通信線、又は、いずれもシリアル通信線である場合にも適用することができる。