WO1992015094A1 - Schaltung zum erzeugen eines binärsignals aus einem ternären signal - Google Patents

Schaltung zum erzeugen eines binärsignals aus einem ternären signal Download PDF

Info

Publication number
WO1992015094A1
WO1992015094A1 PCT/EP1992/000233 EP9200233W WO9215094A1 WO 1992015094 A1 WO1992015094 A1 WO 1992015094A1 EP 9200233 W EP9200233 W EP 9200233W WO 9215094 A1 WO9215094 A1 WO 9215094A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
comparators
output
circuit
pulses
Prior art date
Application number
PCT/EP1992/000233
Other languages
English (en)
French (fr)
Inventor
Werner Scholz
Original Assignee
Deutsche Thomson-Brandt Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Thomson-Brandt Gmbh filed Critical Deutsche Thomson-Brandt Gmbh
Priority to JP50351592A priority Critical patent/JP3643589B2/ja
Priority to EP92903583A priority patent/EP0571411B1/de
Priority to DE59200627T priority patent/DE59200627D1/de
Priority to KR1019930702423A priority patent/KR100285509B1/ko
Publication of WO1992015094A1 publication Critical patent/WO1992015094A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/16—Conversion to or from representation by pulses the pulses having three levels
    • H03M5/18—Conversion to or from representation by pulses the pulses having three levels two levels being symmetrical with respect to the third level, i.e. balanced bipolar ternary code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals

Definitions

  • the invention is based on a circuit according to the preamble of claim 1.
  • a three-state ternary signal is sampled from the tape.
  • a binary signal with only two states is to be generated from this signal.
  • Level evaluators are necessary for the evaluation in order to detect the low and high level of the signal.
  • a Schmitt trigger is generally used as the level decider.
  • Such circuits require automatic gain control (AGC) in order to maintain the optimal trigger points.
  • AGC automatic gain control
  • the automatic balancing of the trigger points in known circuits only takes place when the binary signal is free of DC voltage.
  • the invention has for its object to provide a circuit for level decision, in which the maintenance of the optimal trigger points on the ternary signal requires neither an automatic gain control (AGC) nor the DC voltage freedom of the binary signal.
  • AGC automatic gain control
  • This object is achieved in that the signal is applied to oppositely polarized inputs of two comparators, that the same polarized inputs of the comparators are connected to a common bias voltage, that the difference between the two bias voltages is regulated by the mean value of the output voltages of the comparators is that the mean pulse width of the output voltages is approximately constant.
  • the output pulses of the two comparators are preferably fed to the two inputs of an RS flip-flop.
  • the output pulses of the two comparators are combined with a gate.
  • the mean value of the output voltage of the gate is preferably fed as an input voltage to the same inputs of the two comparators as a bias voltage.
  • the output pulses of the gate can be fed to a circuit for regenerating the bit clock.
  • the pulse width can be changed by setting the preload difference.
  • the bias voltage difference and thus the threshold value position are expediently carried out in such a way that the bit error rate is as low as possible.
  • Fig. 1 is an overview circuit diagram for recovery
  • Fig. 5 shows an inventive circuit
  • Fig. 1 shows an arrangement for generating a binary signal from a signal obtained by scanning a binary recording track.
  • Fig. 2 shows the associated waveforms.
  • the magnetic track contains the bit pattern in binary form, ie in the form of oppositely magnetized areas N (north pole) and S (south pole).
  • the playback voltage is induced in the playback head by the flow change between the areas N and S. This voltage represents approximately the differentiated bit pattern.
  • the pulses generated by the magnetization changes between the north pole N and the south pole S become in the equalization circuit E narrowed and as far as possible freed from the influences of the neighboring pulses.
  • the result is represented by signal A1.
  • the signal A2 is obtained by integrating the signal A1.
  • a simple zero crossing detector is used as the level decision PE, which is largely independent of the level.
  • the binary signal B contains low-frequency spectral components and large runlength values, it is cheaper to evaluate the ternary signal A1 directly with the level decider.
  • a Schmitt trigger can be used, which detects the positive and negative pulses alternately.
  • Fig. 4 shows the operation of this Heidelbergun ⁇ .
  • the circuit contains a comparator K with a binary output. By returning the output signal to one of the inputs, a hysteresis of the trigger point is generated and the threshold value is alternately placed in the level range of the positive and negative pulses.
  • the potentiometer P the trigger points can be set so that the bit error rate is as low as possible.
  • the disadvantage of this circuit compared to the zero crossing detector is the level dependency.
  • an automatic gain control for the ternary signal A1 is required.
  • the automatic balancing of the trigger points in the circuit according to FIG. 3 only takes place when the binary signal B is free of DC voltage.
  • the ternary signal A1 is inherently DC-free.
  • the signal A1 is fed to the circuit via the emitter follower 1.
  • the circuit contains two comparators with 2, 3 with binary output.
  • the direct inputs (+) of the two comparators 2, 3 receive the bias voltage Uo via the resistors 8, 9.
  • the inverting (-) inputs receive the regulated bias voltage U1 via the resistors 10,11.
  • the signal A1 is fed to the direct input of the comparator 2 via the capacitor 4 and the inverting input of the comparator 3 via the capacitor 5.
  • the other two inputs of the comparators 2, 3 are connected to ground via the capacitors 6 and 7. As shown in FIG. 6, the negative pulses from A1 at the output of the comparator 2 generate the pulse voltage C1 and the positive pulses from A1 the pulse voltage C2 at the output of the comparator 2.
  • the pulses C1 and C2 are combined to form the pulse voltage C.
  • the mean value of the voltage C is a measure of the position of the threshold value at the inputs of the comparators 2, 3. Since the pulses of the ternary signal A1 have a relatively low slope, the pulses of the voltage C become wider the closer the threshold value is the center line of signal A1. Via the low-pass filter 13, the average value of the voltage C is fed to the amplifier 14, which supplies the bias voltage U1. When the pulses C become wider, the voltage U1 drops. This shifts the threshold value so that the pulses C become narrower again. The control thus ensures that a certain average pulse width of the pulses C is maintained. The greater the amplification of the amplifier 14, the more accurate the pulse width of C is.
  • Compliance with the pulse width of C corresponds to compliance with a certain threshold value relative to the pulse height, and is therefore independent of the pulse amplitude.
  • the optimum threshold value for example the minimum bit error rate, is set with the potentiometer 15.
  • the position of the threshold value also depends on the frequency of the level transitions in the binary signal. However, this is constant by means of a fixed recording signal.
  • the time constant of the control loop is chosen so that a sufficiently constant mean value is obtained.
  • the original binary signal which corresponds to the magnetization pattern of the recording track or the recording current, is obtained in the circuit according to FIG. 5 in that the Pulse voltages C1 and C2 are supplied to the RS flip-flop formed by gates 16 and 11. 6, the signal B is generated at the output of the flip-flop. With the aid of this signal, the bit clock can be regenerated in a PLL circuit and the signal B can be prepared for further processing by sampling with the bit clock.
  • Signal C which contains one pulse for each level transition of signal B, is also suitable for the regeneration of the bit clock.
  • the circuit described only generates the signal for the regeneration of the bit clock.
  • the bit clock is then used to sample the ternary signal A1 with the aid of an A / D converter.
  • the binary signal can then be re-scanned with increased interference immunity by special processing of the sample values.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Manipulation Of Pulses (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Selective Calling Equipment (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

Bei der Wiedergabe magnetisch aufgezeichneter Binärsignale wird vom Band ein Siganl abgetastet, das aus Impulsen besteht, die bezüglich einer Mittellinie abwechselnd positiv und negativ gerichtet sind. Für die Wiedergewinnung des Binärsignals sind Pegelentscheider notwendig, die die Low- und High-Pegel des Signals detektieren. Bekannte Schaltungen benötigen eine AGC und sind nur für gleichspannungsfreie Binärsignale geeignet. Aufgabe ist es, eine Schaltung zu schaffen, die keine AGC benötigt und auch für Binärsignale mit Gleichspannungsanteil geeignet ist. Das Signal wird an zwei Komparatoren (2, 3) angelegt, wobei die Differenz zwischen den angelegten Vorspannungen durch den Mittelwert der Ausgangsspannungen (C1, C2) der Komparatoren geregelt und die mittlere Impulsbreite der Ausgangspannungen etwa konstant ist. Insbesondere für einen Videorecorder mit digitaler Signalaufzeichnung.

Description

Schaltung zum Erzeugen eines Binärsignals aus einem
ternären Signal
Die Erfindung geht aus von einer Schaltung gemäß dem Oberbegriff des Anspruchs 1.
Bei der Wiedergabe magnetisch aufgezeichneter Digitalsignale wird vom Band ein ternäres Signal mit drei Zuständen abgetastet. Aus diesem Signal soll ein binäres Signal mit nur zwei Zuständen erzeugt werden. Für die Auswertung sind Pegelentscheider notwendig, um den Low- und High-Pegel des Signals zu detektieren. Bei bekannten Schaltungen wird als Pegelentscheider im allgemeinen ein Schmitt-Trigger verwendet. Derartigen Schaltungen benötigen eine automatische Verstärkungsregelung (AGC = automatic gain control), um die optimalen Triggerpunkte einzuhalten. Außerdem erfolgt die automatische Symmetrierung der Triggerpunkte in bekannten Schaltungen nur dann, wenn das binäre Signal gleichspannungsfrei ist.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung zur Pegelentscheidung zu schaffen, bei der die Einhaltung der optimalen Triggerpunkte am ternären Signal weder eine automatische Verstärkungsregelung (AGC) noch die Gleichspannungsfreiheit des Binärsignals erfordert.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß das Signal an entgegengesetzt gepolte Eingänge von zwei Komparatoren angelegt ist, daß jeweils gleich gepolte Eingänge der Komparatoren an eine gemeinsame Vorspannung angeschlossen sind, daß die Differenz zwischen den beiden Vorspannungen durch den Mittelwert der Ausgangsspannungen der Komparatoren so geregelt ist, daß die mittlere Impulsbreite der Ausgangsspannungen etwa konstant ist.
Zur Bildung des Binärsignals werden die Ausgangsimpulse der beiden Komparatoren vorzugsweise den beiden Eingängen eines R-S-Flip-Flop zugeführt. Zur Regelspannungserzeugung werden die Ausgangsimpulse der beiden Komparatoren mit einem Gatter zusammengefaßt. Vorzugsweise wird der Mittelwert der Ausgangsspannung des Gatters über einen Verstärker gleichen Eingängen der beiden Komparatoren als Vorspannung zugeführt. Die Ausgangsimpulse des Gatters können einer Schaltung zur Regenerierung des Bittaktes zugeführt werden. Durch eine Einstellmöglichkeit für die Vorspannungsdifferenz kann die Impulsbreite verändert werden. Die Einstellung der Vorspannungsdifferenz und damit die Schwellwertlage erfolgt zweckmäßigerweise so, daß sich eine möglichst geringe Bitfehlerrate ergibt.
Die bekannte Schaltung und ein Ausführungsbeispiel der erfindungsgemäßen Schaltung werden im folgenden anhand der Zeichnung erläutert. Darin zeigen
Fig . 1 ein Übersichtsschaltbild zur Wiedergewinnung
aufgezeichneter Digitalsignale,
Fig . 2 Kurven zur Erläuterung der Schaltung nach
Fig. 1,
Fig. 3 eine bekannte Schaltung zur Pegelentscheidung,
Fig. 4 Kurven zur Erläuterung der Schaltung nach
Fig. 3,
Fig . 5 eine erfindungsgemäß atisgebildete Schaltung und
Fig. 6 Kurven zur Erläuterung der Schaltung nach Fig. 5.
Fig. 1 zeigt eine Anordnung zur Erzeugimg eines Binärsignals aus einem Signal, das durch Abtastung einer binären Aufzeichnungspur gewonnen ist.
Fig. 2 zeigt die zugehörigen Signalverläufe. Die Magnetspur enthält das Bitmuster in binärer Form, d.h. in Form entgegengesetzt magnetisierter Bereiche N (Nordpol) und S (Südpol). Im Wiedergabekopf wird durch die Flußänderung zwischen den Bereichen N und S die Wiedergabespannung induziert. Diese Spannung stellt etwa das differenzierte Bitmuster dar. Die durch die Magnetisierungsänderungen zwischen dem Nordpol N und dem Südpol S erzeugten Impulse werden in der Entzerrungs schaltung E verschmälert und möglichst weitgehend von den Einflüssen der Nachbarimpulse befreit. Das Ergebnis ist durch das Signal A1 dargestellt. Durch Integration des Signals A1 wird das Signal A2 gewonnen. Um aus A2 das binäre Signal B zu erzeugen, wird als Pegelentscheider PE ein einfacher Nulldurchgangsdetektor verwendet, der weitgehend pegelunabhängig ist. Sofern das binäre Signal B tieffrequente Spektralanteile und große Runlength-Werte enthält, ist es günstiger, das ternäre Signal A1 direkt mit dem Pegelentscheider auszuwerten. Hierzu kann z . P . ein Schmitt-Trigger verwendet werden, der abwechselnd die positiven und negativen Impulse erfaßt.
Fig. 3 zeigt eine Schmitt-Triggerschaltung, und
Fig. 4 die Arbeitsweise dieser Schaltunα. Die Schaltung enthält einen Komparator K mit binärem Ausgang. Durch Rückführung des Ausgangssignals auf einen der Eingänge wird eine Hysterese des Triggerpunktes erzeugt und damit der Schwellwert abwechselnd in den Pegelbereich der positiven und negativen Impulse gelegt. Mit Hilfe des Potentiometers P können die Triggerpunkte so eingestellt werden, daß sich eine möglichst geringe Bitfehlerrate ergibt. Der Nachteil dieser Schaltung gegenüber dem Nulldurchgangsdetektor besteht in der Pegelabhängigkeit. Um die optimalen Triggerpunkte einzuhalten, ist eine automatische Verstärkungsregelung für das ternäre Signal A1 erforderlich. Außerdem erfolgt die automatische Symmetrierung der Triggerpunkte in der Schaltung nach Fig. 3 nur dann, wenn das binäre Signal B gleichspannungsfrei ist. Das ternäre Signal A1 ist dagegen von Natur aus gleichspannungsfrei.
In Fig. 5 wird das Signal A1 der Schaltung über den Emitterfolger 1 zugeführt. Die Schaltung enthält zwei Komparatoren mit 2, 3 mit binärem Ausgang. Die direkten Eingänge (+) der beiden Komparatoren 2, 3 erhalten die Vorspannung Uo über die Widerstände 8, 9. Die invertierenden (-) Eingänge erhalten die geregelte Vorspannung U1 über die Widerstände 10,11. Das Signal A1 wird dem direkten Eingang des Komparators 2 über den Kondensator 4 und dem invertierenden Eingang des Komparators 3 über den Kondensator 5 zugeführt. Die anderen beiden Eingänge der Komparatoren 2, 3 sind über die Kondensatoren 6 und 7 wechselstrommäßig an Masse gelegt. Wie Fig. 6 zeigt, erzeugen die negativen Impulse von A1 am Ausgang des Komparators 2 die Impulsspannung C1 und die positiven Impulse von A1 die Impulsspannung C2 am Ausgang des Komparators 2. Mit dem Gatter 12 werden die Impulse C1 und C2 zur Impulsspannung C zusammengefaßt. Der Mittelwert der Spannung C ist ein Maß für die Lage des Schwellwertes an den Eingängen der Komparatoren 2 , 3. Da die Impulse des ternären Signals A1 eine verhältnismäßig geringe Flankensteilheit aufweisen, werden die Impulse der Spannung C um so breiter, je dichter der Schwellwert an der Mittellinie des Signals A1 liegt. Über den Tiefpaß 13 wird der Mittelwert der Spannung C dem Verstärker 14 zugeführt, der die Vorspannung U1 liefert. Wenn die Impulse C breiter werden, sinkt die Spannung U1. Dadurch wird der Schwellwert so verschoben, daß die Impulse C wieder schmaler werden. Die Regelung bewirkt also die Einhaltung einer bestimmten mittleren Impulsbreite der Impulse C. Die Einhaltung der Impulsbreite von C ist um so genauer, je größer die Verstärkung des Verstärkers 14 ist. Die Einhaltung der Impulsbreite von C entspricht der Einhaltung eines bestimmten Schwellwertes relativ zui Impulshöhe, ist also unabhängig von der Impulsamplitude. Die Einstellung des optimalen Schwellwertes, bei dem sich z.B. die minimale Bitfehlerrate ergibt, erfolgt mit dem Potentiometer 15. Die Lage des Schwellwertes ist hier allerdings auch von der Häufigkeit der Pegelübergänge im Binärsignal abhängig. Diese ist jedoch bei einem festgelegten Aufzeichnungssignal mit Mittel konstant. Die Zeitkonstante der Regelschleife wird so gewählt, daß sich ein genügend konstanter Mittelwert einstellt.
Das ursprüngliche Binärsignal, das dem Magnetisierungsmuster der Aufzeichnungspur bzw. dem Aufzeichnungsstrom entspricht, wird in der Schaltung nach Fig. 5 dadurch gewonnen, daß die Impulsspannungen C1 und C2 dem aus den Gattern 16 und 11 gebildeten R-S-Flip-Flop zugeführt werden. Am Ausgang des Flip-Flop entsteht also, wie Fig. 6 zeigt, das Signal B. Mit Hilfe dieses Signals kann in einer PLL-Schaltung der Bittakt regeneriert und das Signal B durch Abtastung mit dem Bittakt für die Weiterverarbeitung aufbereitet werden. Für die Regenerierung des Bittaktes ist auch das Signal C geeignet, das je Pegelübergang des Signals B einen Impuls enthält.
Es ist auch möglich, daß die beschriebene Schaltung nur das Signal für die Regenerierung des Bittaktes erzeugt. Dabei wird dann der Bittakt verwendet, um das ternäre Signal A1 mit Hilfe eines A/D-Wandlers abzutasten. Durch eine spezielle Verarbeitung der Abtastwerte kann dann das Binärsignal mit erhöhter Störsicherheit wiedercrewonnen werden.

Claims

P a t e n t a n s p r ü c h e
1. Schaltung zum Erzeugen eines Binärsignals (E, C) aus einem ternären Signal, das durch Übertragunςi eines Binärsignals über einen Hochpaß- oder Tiefpaß-Kanal entstanden ist, insbesondere bei der Abtastung eines Aufzeichnungsträgers mit binärer Aufzeichnung, und Impulse enthält, die bezüglich einer Mittelinie abwechselnd positiv und negativ gerichtet sind, dadurch gekennzeichnet, daß das Signal ( A1) an entgegengesetzt gepolte Eingänge (+, -) von zwei Komparatoren (2/ 3) anαelegt ist, daß jeweils gleich gepolte Eingänge (+ bzw. -) der Korparatoren (2, 3) an eine gemeinsame Vorspannung (U0. U1. angeschlossen sind, daß die Differenz zwischen den beiden Vorspannungen durch den Mittelwert der Ausgangsspannungen (C1, C2 ) der Komparatoren geregelt und die mittlere Impulsbreite der Ausgangsspannungen etwa konstant ist.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangsimpulse der beiden Komparatoren
(2, 3) zur Bildung des Binärsignals (E) an die Eingängen eines R-S-Flip-Flop (16, 17) angelegt sind.
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangsimpulse der beiden Komparatoren
(2, 3) mit einem Gatter (12) zusammengefaßt sind.
4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der Mittelwert der Ausgangsspannunα des Gatters (12) an einen Verstärker und die Ausgangsspannung (U1 ) des Verstärkers (14) an gleiche Eingänge der beiden Komparatoren (2, 3) als Vorspannung angelegt ist.
5. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Ausgangsimpulse des Gatters (12) an eine Schaltung zur Regenerierung des Bittaktes angelegt, sind.
6. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine Einstellmöglichkeit (15) für die Impulsbreite vorgesehen ist, und daß die Einstellung auf eine möglichst geringe Bitfehlerrate erfolgt.
PCT/EP1992/000233 1991-02-15 1992-02-04 Schaltung zum erzeugen eines binärsignals aus einem ternären signal WO1992015094A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP50351592A JP3643589B2 (ja) 1991-02-15 1992-02-04 ３進信号から２進信号を生成する回路
EP92903583A EP0571411B1 (de) 1991-02-15 1992-02-04 Schaltung zum erzeugen eines binärsignals aus einem ternären signal
DE59200627T DE59200627D1 (de) 1991-02-15 1992-02-04 Schaltung zum erzeugen eines binärsignals aus einem ternären signal.
KR1019930702423A KR100285509B1 (ko) 1991-02-15 1992-02-04 3진신호로부터 2진신호를 발생시키기 위한 회로

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4104645.5 1991-02-15
DE4104645A DE4104645A1 (de) 1991-02-15 1991-02-15 Schaltung zum erzeugen eines binaersignals aus einem ternaeren signal

Publications (1)

Publication Number Publication Date
WO1992015094A1 true WO1992015094A1 (de) 1992-09-03

Family

ID=6425101

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP1992/000233 WO1992015094A1 (de) 1991-02-15 1992-02-04 Schaltung zum erzeugen eines binärsignals aus einem ternären signal

Country Status (7)

Country Link
EP (1) EP0571411B1 (de)
JP (1) JP3643589B2 (de)
KR (1) KR100285509B1 (de)
AT (1) ATE112881T1 (de)
DE (2) DE4104645A1 (de)
ES (1) ES2064164T3 (de)
WO (1) WO1992015094A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4343252A1 (de) * 1993-12-17 1995-06-22 Thomson Brandt Gmbh Schaltung zum Dekodieren von 2T-vorkodierten Binärsignalen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3225946A1 (de) * 1981-07-10 1983-02-03 Victor Company Of Japan, Ltd., Yokohama, Kanagawa Magnetische wiedergabeanordnung fuer ein digitales signal
EP0084358A2 (de) * 1982-01-18 1983-07-27 Tandberg Data A/S Verfahren und Schaltungsanordnung zum Bewerten von Lesesignalen eines Magnetschichtspeichers
GB2217957A (en) * 1988-04-27 1989-11-01 Philips Electronic Associated Circuit arrangement for producing a binary signal

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4346411A (en) * 1981-02-17 1982-08-24 International Business Machines Corporation Amplitude sensitive three-level detector for derivative read back channel of magnetic storage device
US4837642A (en) * 1988-01-12 1989-06-06 Ampex Corporation Threshold tracking system
DD269964A1 (de) * 1988-02-29 1989-07-12 Eaw Berlin Treptow Friedrich E Anordnung zur decodierung eines 3-pegelcodes 3pc in einem 2-pegelcode mit taktrueckgewinnung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3225946A1 (de) * 1981-07-10 1983-02-03 Victor Company Of Japan, Ltd., Yokohama, Kanagawa Magnetische wiedergabeanordnung fuer ein digitales signal
EP0084358A2 (de) * 1982-01-18 1983-07-27 Tandberg Data A/S Verfahren und Schaltungsanordnung zum Bewerten von Lesesignalen eines Magnetschichtspeichers
GB2217957A (en) * 1988-04-27 1989-11-01 Philips Electronic Associated Circuit arrangement for producing a binary signal

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Band. 15, Nr. 12, Mai 1973 H. H. Ottesen et al: "ADAPTIVE DC RESTORATION ", *
Patent Abstracts of Japan, Band 12, Nr 245, P729, Zusammenfassung von JP 63- 37867, publ 1988-02-18 *

Also Published As

Publication number Publication date
EP0571411B1 (de) 1994-10-12
KR930703677A (ko) 1993-11-30
KR100285509B1 (ko) 2001-04-02
JPH06505111A (ja) 1994-06-09
JP3643589B2 (ja) 2005-04-27
ES2064164T3 (es) 1995-01-16
DE59200627D1 (de) 1994-11-17
EP0571411A1 (de) 1993-12-01
ATE112881T1 (de) 1994-10-15
DE4104645A1 (de) 1992-08-20

Similar Documents

Publication Publication Date Title
DE69631959T2 (de) Schaltung zur vorbehandlung von lesesignalen eines mr-kopfes
DE112010005302B4 (de) Digitalisierungsschaltung zur Verarbeitung eines Erfassungssignals
DE69616472T2 (de) Ein Lesekanal für zumindest teilweises Verschieben nichtlinearer Signaleffekte, die mit der Benutzung von magnetoresistiven Köpfen zusammenhängen
DE3325411C2 (de)
DE102006058011B3 (de) Konzept zum Auslesen eines analogen Sensorausgangssignals
DE69129669T2 (de) Daten-Wiedergabeschaltung
DE4020875A1 (de) Verfahren und schaltungsanordnung zum umwandeln von analogen lesesignalen in digitale signale
DE2713443A1 (de) Analog-digital-wandler, der ein pulsdichtemoduliertes ausgangssignal liefert
DE102008029620A1 (de) Infrarot-Empfängerschaltung
EP0571411B1 (de) Schaltung zum erzeugen eines binärsignals aus einem ternären signal
DE3333574A1 (de) Datenextraktionsschaltung
DE3408101C2 (de) Störunterdrückungsschaltung
DE3586363T2 (de) Digital/analog-wandler.
DE69709441T2 (de) Einfacher Kanal/Dekodierer für Pulspositionsmodulation
DE3602508A1 (de) Verfahren und schaltungsanordnung zur feststellung einer phasenstreuung in einem digitalsignal
DE3120448C2 (de)
DE2827420A1 (de) Schaltungsanordnung zur regelung der frequenzbandbreite einer differenzierschaltung
EP0131823A2 (de) Einrichtung zur Aufzeichnung und Rückgewinnung binärer Signale auf einem magnetischen Informationsträger
EP0599120A1 (de) Signalregenerator für Binärsignale
EP0492325B1 (de) Verfahren und Schaltung zur Regenerierung des binären Bitstroms aus einem ternären Signal
DE3420927A1 (de) Einrichtung zur aufzeichnung und rueckgewinnung binaerer signale auf einem magnetischen informationstraeger
DE19715275A1 (de) Gerät zum Beschreiben oder Lesen optischer Aufzeichnungsträger
EP0291693B1 (de) Videogerät mit einem abtastbaren Aufzeichnungsträger
DE19824056A1 (de) Gerät zur Wiedergabe oder Aufzeichnung von Daten oder Informationen
DE3844119C2 (de)

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LU MC NL SE

WWE Wipo information: entry into national phase

Ref document number: 1992903583

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1019930702423

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1992903583

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1992903583

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: CA