DE3586363T2 - Digital/analog-wandler. - Google Patents

Description

HINTERGRUND DER ERFINDUNG GEBIET DER ERFINDUNG
• Die vorliegende Erfindung bezieht sich allgemein auf einen Digital-Analog-Wandler des Integriertyps (im auch folgenden einfach als D/A-Wandler bezeichnet), der Stromversorgungsquellen enthält. Insbesondere betrifft die Erfindung einen D/A-Wandler, der geeignet ist für die Verwendung in einem Wiedergabegerät für digital aufgezeichnete Signale, das einen breiten Dynamikbereich zur Wiedergabe eines in Digitalform aufgezeichneten Signals aufweist.
BESCHREIBUNG DES STANDS DER TECHNIK
• In den letzten Jahren sind auf dem Markt Geräte für die Aufzeichnung und/oder Wiedergabe von Audiosignalen auf digitaler Basis erhältlich, wie z.B. digitale Audiodiskspieler, typischerweise Kompaktdiskspieler (CD- Spieler), digitale Audiobandspieler (DAT-Spieler) und ähnliche.
• Fig. 1 der beigefügten Zeichnung zeigt in einem Blockdiagramm ein typisches der bisher bekannten Wiedergabegeräte für digital aufgezeichnete Signale zur Wiedergabe eines Signals, das in digitaler Form in dem oben erwähnten System aufgezeichnet wurde. Bezüglich Fig.1 bezeichnet das Bezugszeichen 101 ein Aufnahmemedium zur optischen oder magnetischen Aufzeichnung von Signalen (d.h. mit Hilfe von optischen oder magnetischen Aufzeichnungsmitteln), das Bezugszeichen 102 einen Wiedergabe- oder pick-up-Kopf zum optischen oder magnetischen Auslesen des auf dem Aufnahmemedium 101 aufgezeichneten Signals, das Bezugszeichen 103 einen Wiedergabeverstärker zur Durchführung der Vergleichmäßigung der Wellenform elektrischer Signale, die von dem Wiedergabekopf 102 erzeugt werden, sowie zur Verarbeitung von Datenabtastungen in Vorbereitung für die Umwandlung in digitale Code und ähnliche Verarbeitungsprozesse, das Bezugszeichen 104 einen digitalen Signalverarbeitungskreis zur Durchführung von Verarbeitungsprozessen zum Zwecke der Beseitigung von Überschneidungen, zur Feststellung und Korrektur von Fehlern und von ähnlichen Verarbeitungsprozessen, das Bezugszeichen 105 einen Stromquellenkreis für die Digital-Analog(D/A)-Umsetzung, der einen konstanten Strom für eine Zeitspanne liefert, die dem Wert des von dem digitalen Signalverarbeitungskreis 104 erzeugten digitalen Signals entspricht, das Bezugszeichen 106 einen Integrator zum Integrieren des Ausgangsstromes der Stromquelle 105, das Bezugszeichen 107 einen Abtastkreis für das Abtasten des Analogausgangs des Integrators 106 zu einem geeigneten Zeitpunkt, nachdem der analoge Ausgang eine Analogspannung entsprechend dem eingegebenen digitalen Wert erreicht hat, das Bezugszeichen 108 ein Tiefpaßfilter (oder LPF) zur Eliminierung von Fehlsignalen, die möglicherweise in der Abtastperiode des Abtastkreises auftreten können, und endlich das Bezugszeichen 109 einen Ausgang für das reproduzierte Analogsignal, das der aufgezeichneten Information bzw. den aufgezeichneten Daten entspricht.
• Die Beschreibung wird sich nun auf den Digital-Analog-Wandler des Integrationstyps konzentrieren, der von der Stromquelle 105 für die D/A- Umsetzung und dem Integrator 106 gebildet wird.
• Allgemein ist der D/A-Wandler vom Integrationstyp so angeordnet, daß er den Konstantstrom integriert, der von der Stromquelle 105 für eine Zeitspanne geliefert wird, die in Abhängigkeit vom digitalen Eingangssignal bestimmt ist, um dadurch ein entsprechendes analoges Ausgangssignal zu erzeugen.
• Eine Anordnung für einen D/A-Umsetzer des Integrationstyps ist in seinem Funktionsblockdiagramm in Fig. 2 gezeigt. Eine ähnliche Anordnung eines solchen D/A-Wandlers ist in der japanischen Patentanmeldung Veröffentlichung Nr. 4116/63 beschrieben. Bezugnehmend auf Fig. 2, bezeichnet Nummer 1 einen Eingang für ein digitales Signal, 2 einen Eingang für ein Taktsignal, 3 einen Zähler und 4 einen Schalter für Unterbrechung oder Durchschaltung eines Stroms, der von einer Konstantstromquelle 5 geliefert wird. Nummer 6 bezeichnet einen Steuerkreis, 7 einen Operationsverstärker, der den Hauptteil des Integrators darstellt, 8 einen Kondensator, 9 einen Rückstellschalter zur Entladung der in dem Kondensator gespeicherten elektrischen Ladung und 10 einen Ausgang für das analoge Ausgangssignal des Integrators.
• Im Betrieb wird zunächst der Rückstellschalter 9 geschlossen, um die Entladung der im Kondensator 8 gespeicherten elektrischen Ladung zu ermöglichen. Zur gleichen Zeit wird das dem Eingang 1 zugeführte digitale Datensignal in den Zähler 3 geladen. Hierauf wird der Zähler 3 entsprechend dem Taktsignal, das dem Taktsignaleingang 2 zugeführt wird, betrieben und veranlaßt dadurch den Schalter 4 für eine Zeitspanne geschlossen zu sein, die den im Zähler geladenen digitalen Daten entspricht, wobei Strom aus der Konstantstromquelle 5 in den Kondensator 8 fließen kann. In der Zwischenzeit steigt die Ausgangsspannung, die von dem Integrator bestehend aus dem Operationsverstärker 7 und dem Kondensator 8 erzeugt wird und am Ausgang 10 erscheint, mit einer vorbestimmten Steilheit an. Bei Öffnen des Schalters 4 wird die Ausgangsspannung des Integrators auf einem konstanten Wert gehalten. Durch die oben kurz beschriebene Wirkungsweise wird die D/A-Umsetzung verwirklicht, um eine analoge Ausgangsspannung entsprechend dem eingebenen digitalen Datenwert zu erhalten. In diesem Zusammenhang wird bemerkt, daß die Umsetzungzeit T durch die folgende Gleichung beschrieben werden kann:
• T = 2N x fclk
• worin N die Bitzahl des D/A-Umsetzers und fclk die Taktfrequenz bedeutet, die dem Zähler 3 zugeführt wird. Dementsprechend ist zur Realisierung eines D/A-Umsetzers, dessen Bitzahl N = 16 ist und dessen Umsetzungszeit ungefähr 10 us, die folgende Bedingung zu erfüllen:
• fclk 6.6 GHz
• Eine Taktfrequenz von so hohem Wert ist bei dem derzeitigen Stand der Technologie der integrierten Schaltkreise schwierig zu realisieren. Es sollte hier erwähnt werden, daß mit dem Begriff "Umsetzungszeit T" die Zeit gemeint ist, die erforderlich ist zur Umsetzung eines digitalen Signals von N Bits, von denen jedes beispielsweise eine logische "1" ist, in ein entsprechendes analoges (Spannungs)-Signal.
• Eine andere Anordnung eines D/A-Wandlers vom Integrationstyp mit 16 Bits, der es erlaubt, die Taktfrequenz des betrachteten Zählers zu senken, ist in Fig. 3 der beigefügten Zeichnung dargestellt. Eine ähnliche Struktur dieses D/A-Wandlers ist in einem Artikel beschrieben mit dem Titel "16-Bit IC A-D, D-A converter of Low Distortion Factor for Digital Audio Applications" (Nikkei Electronics, 18. Januar 1982, Seiten 193-203). In Fig. 3 sind Teile, die zu denen in Fig. 1 gezeigten funktionell äquivalent sind, mit gleichen Bezugszeichen versehen. Nummer 11 bezeichnet eine Konstantstromquelle, die für die Integration der 8 Bits höherer Ordnung der digitalen Eingangsdaten vorgesehen ist, 12 eine Konstantstromquelle, die für die Integration der 8 Bits niedrigerer Ordnung vorgesehen ist, 13 bezeichnet einen Schalter für wahlweise Unterbrechung und Durchschaltung eines Stromes von der Konstantstromquelle 11 vorgesehen für die 8 Bits höherer Ordnung, 14 einen Schalter für wahlweise Unterbrechung und Durchschaltung eines Stromes von der Konstantstromquelle 12 vorgesehen für die 8 Bits niedrigerer Ordnung, 15 bezeichnet einen Zähler zur Feststellung der Zeitspanne während der der Schalter 13, vorgesehen in Verbindung mit der Integration der 8 Bits höherer Ordnung, geschlossen ist, 16 bezeichnet einen Zähler zur Feststellung der Zeitspanne während der der Schalter 14 für die Integration der 8 Bits niedrigerer Ordnung geschlossen ist, 17 bezeichnet einen Steuerkreis zur Bestimmung der Zeiten, zu denen die Zähler 15 und 16 und der Schalter 9 gesteuert werden, 18 bezeichnet einen Eingang für das Signal von digitalen Daten, die die 8 Bits der höheren Ordnung enthalten, 19 bezeichnet einen Eingang für das Signal von digitalen Daten, die die 8 Bits niedrigerer Ordnung enthalten, und 20 bezeichnet einen Eingang für Taktsignale.
• Die GB-A-2 090 706 beschreibt einen Umsetzer, der ein Beispiel für den in Fig. 3 der vorliegenden Patentschrift veranschaulichten ist.
• Fig. 4 zeigt ein Zeitdiagramm zur Veranschaulichung der Arbeitsweise des D/A-Wandlers vom Integrationstyp, wie er in Fig. 3 dargestellt ist. In Fig. 4 gibt die Kurve 21 die Wellenform des analogen Ausgangssignals des Integrators wieder, 22 bezeichnet die Durchschaltzeit des Entladungs- oder Rückstellschalters 9, 23 bezeichnet die Durchschaltzeit des Schalters 13 für die 8 Bits höherer Ordnung, 24 bezeichnet die Durchschaltzeit des Schalters 14 für die 8 Bits niedrigerer Ordnung, und 25 bezeichnet die Zeitspanne, in der das Analogsignal als Resultat der D/A-Umsetzung ausgegeben wird.
• Im einzelnen ist beim Betrieb des D/A-Wandlers des Integrationstyps nach Fig. 3 der Schalter 9 am Beginn der Durchschaltzeit 22 geschlossen, so daß die im Kondensator 8 gespeicherte elektrische Ladung entladen wird. Zur selben Zeit werden die digitalen Daten von 16 Bits aufgeteilt in Bitreihen höherer und niedrigerer Ordnung, die je aus 8 Bits bestehen, die in die Zähler 15 und 16 über Eingänge 18 bzw. 19 geladen werden. Hierauf werden die Schalter 13 und 14 eingeschaltet (d.h. durchlässig gemacht) für die Zeitspanne entsprechend den in den Zählern 15 bzw. 16 plazierten Daten. Die Werte der konstanten Ströme, die von den Konstantstromquellen 11 und 18 für die 8 Bits der höheren Ordnung bzw. der 8 Bits der niedrigeren Ordnung geliefert werden, werden mit dem Verhältnis von 2&sup8; zu 1 gewichtet. Während der Stromdurchschaltzeiten 23 und 24, bestimmt als Funktion der Daten, die von den 8 Bits höherer Ordnung bzw. den 8 Bits niedrigerer Ordnung vorgegeben werden, wird der Kondensator 8 mit den Strömen, die von den Konstantstromquellen 11 bzw. 12 geliefert werden, aufgeladen, um hierdurch die Wellenform 21 am analogen Ausgang des Integrators zu erzeugen. Das Analogsignal, das auf diese Weise am analogen Ausgang 10 erscheint, stellt den Analogwert dar, der von der D/A-Umsetzung der eingegebenen digitalen Daten resultiert, und wird den folgenden Stufen während der Ausgabezeit 25 zugeführt.
• Durch Verwendung von zwei Konstantstromquellen für die 8 Bits höherer Ordnung bzw. die 8 Bits niedrigerer Ordnung der digitalen Daten, die aus 16 Bits bestehen, und durch die Gewichtung der zugeordneten Ströme mit dem oben erwähnten Verhältnis, kann die Taktfrequenz f'clk für die Zähler auf einen praktisch realisierbaren Wert wie folgt vermindert werden:
• f'clk = 2&sup8;/10 us 25 MHz.
• Jedoch in beiden D/A-Wandlern des Integrationstyps nach den Fig. 2 und 3 enthält die Spannungswellenform des Signals am Ausgang 10 des Integrators nur positive Signalamplituden relativ zum Erdpotential, an das der nichtinvertierende Eingang des Operationsverstärkers 7 des Integrators gekoppelt ist, wie aus Fig. 4 ersichtlich. Mit anderen Worten, Ausschläge oder Änderungen des Ausgangsspannungssignals des Integrators sind auf einen Bereich zwischen dem Erdpotential und einem bestimmten positiven Wert beschränkt.
• Jedoch unter Berücksichtigung der Tatsache, daß das mittlere Potential der Wechselstromsignale, wie Audiosignale oder ähnliche, im allgemeinen das Erdpotential ist, und daß die Quellenspannung des Operationsverstärkers zwei Komponenten enthält, die einander im absoluten Wert gleich sind, jedoch gegensätzliche Polaritäten haben, ist es wünschenswert, daß das Ausgangsspannungssignal des Integrators um das mittlere Potential schwingen oder variieren sollte, welches gleich dem Erdpotential ist. In diesem Zusammenhang kann es leicht geschehen, daß das oben genannte Problem dadurch gelöst werden kann, daß man den Pegel des nichtinvertierenden Eingangs des Operationsverstärkers 7 niedriger als das Erdpotential legt. In diesem Fall jedoch wird die tatsächliche Realisierung des Kreises ein weiteres Problem herbeiführen in Verbindung mit den Spannungen, die erforderlich sind für den Betrieb oder die Versorgung verschiedener Stromkreiselemente wie z.B. Transistoren und dergleichen, die die Schalter 4, 13 und 14 und die Konstantstromquellen 5, 11 und 12 bilden, was es in der Praxis schwierig macht, den Pegel des nichtinvertierenden Eingangs des Operationsverstärkers 7 des Integrators niedriger als das Erdpotential zu machen.
• Aus diesem Grund ist die Schaltungsanordnung gemäß dem oben erwähnsten Artikel "16- Bit IC A-D, D-A Converter of low Distortion Factor for Digital Audio Application", so vorgesehen, daß das am Ausgang des Integrators erzeugte Audiosignal als ein Spannungssignal behandelt wird, das innerhalb eines Bereichs zwischen dem Erdpotential und einem gegebenen positiven Pegel variiert oder schwingt; und daß nachfolgend eine Zusatzspannung hinzugefügt wird, so daß das Erdpotential den Mittelpegel des Audiosignals darstellt.
• Im Fall der oben erwähnten Anordnung kann jedoch die Leistungs- und Verarbeitungsfähigkeit des Operationsverstärkers, der den Integrator darstellt, nicht effektiv und voll ausgenutzt werden. Insbesondere, da das Ausgangssignal des Integrators sich nur in der positiven Spannungsregion befindet, ist die Ausgangsspannung des Operationsverstärkers auf die Hälfte der maximalen Spannung reduziert, die den Operationsverstärker passieren kann. Mit anderen Worten, der dynamische Bereich des Analogsignals, der von dem D/A-Umsetzer produziert wird, ist in unerwünschter Weise eingeengt, was einen schweren Nachteil bedeutet.
• Als Versuch, die Einschränkung des dynamischen Bereichs zu mildern, ist ein D/A-Umsetzer von solcher Struktur vorgeschlagen worden, daß der Kondensator 8 extern aufgeladen wird in der Zeitspanne, in der der Rückstellschalter 9 gemäß den Fig. 2 und 3 geschlossen ist, d.h. während der Durchschaltzeit 22 nach Fig. 4, und zwar in solchem Ausmaß, daß der Ausgangspegel des Operationsverstärkers 7 des Integrators niedriger als das Erdpotential wird, gefolgt von einer Integrationsoperation des Stromes bzw. der Ströme, die von der Konstantstromquelle 5 oder den Quellen 11 und 12 geliefert werden. Eine Stromkreisanordnung dieses D/A-Umsetzers ist in Fig. 5 der beigefügten Zeichnung dargestellt, in der Teile oder Elemente äquivalent zu denen in Fig. 1 bis 4 gezeigten mit gleichen Bezugszeichen versehen sind. Eine ähnliche Schaltungsanordnung ist beschrieben in einem Artikel mit dem Titel "Bipolar LSI Technologies for Domestic Applications Aiming at Miniaturized Chip of High Speed and High Integration Density", (Nikkei Electronics, 20. Juni 1983, Seiten 189 -193). Unter Bezugnahme auf Fig. 5 hat ein Operationsverstärker 92 seinen Ausgang mit Hilfe eines Schalters 91 mit dem invertierenden Eingang eines Operationsverstärkers 7 verbunden. Der Vergleichsverstärker 92 hat einen invertierenden Eingang, der mit dem Ausgang des Vergleichsverstärkers 92 mit Hilfe eines Schalters 91 verbunden ist. Außerdem ist der nichtinvertierende Eingang des Vergleichsverstärkers 92 mit dem Verbindungspunkt zwischen in Reihe geschalteten Widerständen 93 und 94 verbunden, wobei das andere Ende des Widerstands 93 an eine Bezugsspannungsquelle VREF angeschlossen ist, während das andere Ende des Widerstands 94 mit dem Ausgang des Operationsverstärkers 7 verbunden ist. Ein Kondensator 8 ist zwischen den invertierenden Eingang und die Ausgänge des Operationsverstärkers 7 geschaltet, wie im Falle des D/A-Wandlers gemäß den Fig. 2 und 3. Im Betrieb wird angenommen, daß die Spannung, die am Ausgang 10 des Integrators erscheint, während einer Zeitspanne entsprechend der Analogsignalausgangszeit 25 (Fig. 4) einen positiven Wert hat. Im Anschluß an diese Zeit wird der Schalter 91 gesteuert von einem Steuerkreis 171 geschlossen, und zwar am Beginn der Zeitspanne, die der Durchschaltzeit 22 gemäß Fig. 4 entspricht. In der Eingangsphase dieser Zeitspanne ist die Spannung, die dem nichtinvertierenden Eingang des Operationsverstärkers 92 zugeführt ist, eine positive Spannung, deren Wert bestimmt ist in Übereinstimmung mit der positiven Bezugsspannung VREF, der positiven Ausgangsspannung am Ausgang 10 des Integrators und dem Widerstandsverhältnis der Widerstände 93 und 94. Andererseits, da der invertierende Eingang des Operationsverstärkers 7 so eingestellt wird, daß er dessen nichtinvertierenden Eingangspegel hat, d.h. das Erdpotential ist der invertierende Eingang des Operationsverstärkers 92 auch auf Erdpotential. Dementsprechend wird in der Eingangsphase dieser Zeitspanne eine große Potentialdifferenz über dem Eingang des Operationsverstärkers 92 erscheinen, was dazu führt, daß der Operationsverstärker 92 über den Schalter 91 einen großen Strom an den Kondensator 8 liefert, so daß der Kondensator 8 mit erhöhter Geschwindigkeit geladen wird, wobei die Spannung am Ausgang 10 des Integrators schnell auf einen negativen Wert abfällt. Der D/A-Wandler dieses Typs wird jedoch von einem Nachteil beeinträchtigt, der nunmehr erläutert wird.
• Da der Kondensator 8 während der Rückstellperiode plötzlich mit elektrischer Ladung beaufschlagt wird, d.h. in der Periode, in der der Schalter 91 geschlossen ist, wird der Augenblicksstrom während der Rückstellperiode übermäßig groß, insbesondere wenn der Kondensator 8 eine große Kapazität hat, was es schwierig macht, diesen Stromkreis in einer IC-(integrated circuit)-Konfiguration zu verwirklichen.
• Da die Amplitude des Analogsignals, das die Anderung in der Ausgangsspannung des Integrators repräsentiert, gleich dem Wert ist, den man erhält durch Dividieren des Produktes der Stromwerte der Konstantstromquellen und der Integrationszeit durch den Kapazitätswert des Kondensators 8, kann der Konstantstromwert nicht unabhängig vom Wert des Kondensators 8 in dem Schaltungsaufbau festgelegt werden.
• Außerdem wird sich wegen parasitärer Kapazitäten der Schalter 13 und 14 im Schaltbetrieb dieses Schalters eine Verzögerung einstellen. Um diese Verzögerung zu vermeiden, wird dem minimalen Stromwert der Konstantstromquelle 12 eine Begrenzung auferlegt, so daß diese einen verhältnismäßig großen Wert haben muß. Außerdem muß, da der maximale Augenblicksstrom, der während der Rückstellperiode fließt, im Hinblick auf den maximal zulässigen Strom des integrierten Schaltkreises beschränkt sein muß, auch der Wert des Kondensators 8 entsprechend begrenzt sein, was wiederum bedeutet, daß der Stromwert der Konstantstromquelle 11 in Abhängigkeit von der Amplitude des Analogsignals begrenzt ist. Als Ergebnis kann das Verhältnis der Stromwerte zwischen den Konstantstromquellen 11 und 12 nicht frei gewählt werden, was einen Nachteil bedeutet.
• Auf diese Weise hat die Realisierung des zuvor beschriebenen D/A- Wandlers in einer IC-Konfiguration nur geringe Freiheit im Design und kann in manchen Anwendungen unpraktikabel werden.
• Der Artikel "A 14 Bit Dual-ramp DAC for Digital-audio Systems", veröffentlicht im IEEE Journal of Solid-State Circuits, Band SC-17, Nr. 6, Dezember 1982 beschreibt ein D/A-Wandlersystem, das auf einer Doppelrampentechnik basiert. Das System besteht aus Integriereinrichtungen, Konstantstromerzeugern mit zugehöriger Steuerschaltung und Rückstellmitteln.
ZUSAMMENFASSUNG DER ERFINDUNG
• Es ist daher Ziel der vorliegenden Erfindung, einen D/A-Wandler zu schaffen, bei dem die Nachteile der oben beschriebenen Wandler des Stands der Technik überwunden werden. Ein anderes Ziel der vorliegenden Erfindung ist es, einen D/A-Wandler zu schaffen, der einen breiten dynamischen Bereich aufweist. Ein weiteres Ziel der Erfindung ist es, einen D/A-Wandler zu schaffen, dessen maximaler Augenblicksstrom während der Rückstellzeit auf einen kleinen Wert beschränkt ist, was einen großen Bemessungsspielraum ermöglicht, und bei dem der Mittelpegel des Analogsignals, das vom Integrator ausgegeben wird, in der Nähe des Erdpotentials liegt.
• In Anbetracht dieses und anderer Ziele, die im Verlauf der Beschreibung ersichtlich werden, ist entsprechend einem Aspekt der vorliegenden Erfindung ein Digital-Analog-(oder D/A)-Wandler vorgesehen, der enthält eine erste Konstantstromquelle, einen Schalter für das Durchschalten eines konstanten Stromes von der ersten Konstantstromquelle für eine Zeitspanne, die in Abhängigkeit von digitalen Daten bestimmt ist, eine zweite Konstantstromquelle zur Erzeugung eines Stroms, der in einer Richtung entgegengesetzt zu der des von der ersten Konstantstromquelle erzeugten Stromes fließt, einen Schalter für das Durchschalten des Stromes von der zweiten Konstantstromquelle für eine vorbestimmte konstante Zeitspanne, und einen Integrator, wobei das Mittelniveau des Analogsignals, das vom Integrator geliefert wird, in die Nähe des Erdpotentials gelegt wird durch Integrieren der Summe des ersten und des zweiten Konstantstroms.
• Die Ziele der vorliegenden Erfindung werden erreicht mit Hilfe eines Wandlers wie in den Ansprüchen definiert.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
• Die obigen und andere Ziele, Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung bevorzugter Ausführungsbeispiele der Erfindung, in Verbindung mit den zugehörigen Zeichnungen, offensichtlich, worin:
• Fig. 1 ein Blockdiagramm ist, das schematisch eine Anordnung von bisher bekannten Geräten zur Wiedergabe digital aufgezeichneter Signale zeigt,
• Fig. 2 ein Schaltungsdiagramm ist, das einen bekannten D/A-Wandler vom Integrationstyp zeigt,
• Fig. 3 ein Stromkreisdiagramm eines anderen, bisher bekannten D/A- Wandlers vom Integrationstyp zeigt,
• Fig. 4 ein Zeitfolgediagramm ist, das zur Darstellung der Wirkungsweise des D/A-Wandlers nach Fig. 3 nützlich ist,
• Fig. 5 ein Schaltkreisdiagramm ist, das einen weiteren bekannten D/A- Wandler vom Integrationstyp zeigt,
• Fig. 6 ein Schaltkreisdiagramm ist, das den Aufbau eines D/A-Wandlers vom Integrationstyp entsprechend einem Ausführungsbeispiel der Erfindung zeigt,
• Fig. 7 und 8 Zeitfolgediagramme zeigen, die für die Darstellung der Wirkungsweise des D/A-Wandlers nach Fig. 6 nützlich sind,
• Fig. 9 ein Schaltkreisdiagramm ist, das einen D/A-Wandler entsprechend einem weiteren Ausführungsbeispiel der Erfindung zeigt,
• Fig. 10 ein Zeitfolgediagrannn zeigt, das für die Darstellung der Wirkungsweise des D/A-Wandlers nach Fig. 9 nützlich ist,
• Fig. 11 ein Schaltkreisdiagramm ist, das noch ein anderes Ausführungsbeispiel der Erfindung zeigt,
• Fig. 12 ein Schaltkreisdiagramm ist, das ein weiteres Ausführungsbeispiel der Erfindung zeigt,
• Fig. 13 ein Schaltkreisdiagramm ist, das noch ein weiteres Ausführungsbeispiel der Erfindung zeigt, und
• Fig. 14 ein Schaltkreisdiagramm ist, das noch ein weiteres Ausführungsbeispiel der Erfindung zeigt.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
• Die Erfindung wird nun im Detail zunächst in Verbindung mit dem bevorzugten Ausführungsbeispiel nach Fig. 6 beschrieben, in dem gleiche oder äquivalente Teile oder Elemente, wie die in Fig. 2, mit gleichen Bezugszeichen versehen sind. Bezugnehmend auf Fig. 6 bezeichnet 26 eine Konstantstromquelle mit einer Stromrichtung entgegengesetzt zu der der Konstantstromquelle 5, 27 bezeichnet einen Schalter für wahlweises Durchschalten und Sperren des Konstantstroms, der von der Konstantstromquelle 26 geliefert wird, und 28 bezeichnet einen Steuerkreis zur Steuerung der Arbeitsweise der Schalter 9 und 27 und des Zählers 3, der den Schalter 4 steuert.
• Die Konstantstromquelle 26 hat einen Pol mit Erde verbunden, während der andere mit dem invertierenden Eingang des Operationsverstärkers 7 über den Schalter 27 verbunden ist.
• Fig. 7 zeigt ein Zeitfolgediagramm zur Veranschaulichung der Wirkungsweise des D/A-Wandlers vom Integrationstyp nach Fig. 6. Bezugnehmend auf Fig. 7 bezeichnet eine Kurve 29 eine analoge Ausgangswellenform des Integrators, der allgemein mit 106 in Fig. 6 bezeichnet ist, eine Kurve 30 gibt eine analoge Ausgangswellenform wieder, die vom Integrator 106 in dem angenommenen Fall erzeugt wird, daß die Konstantstromquelle 5 nicht vorhanden wäre, 32 bezeichnet eine Einschalt- oder Durchschaltzeit, in der der Schalter 9 für die Entladung der elektrischen Ladung des Kondensators 8 geschlossen oder eingeschaltet ist, 33 bezeichnet eine Durchschaltzeit des Schalters 4, die in Abhängigkeit von den digitalen Eingangsdaten variiert, 34 bezeichnet eine Durchschalt- oder Einschaltzeit des Schalters 27 und 35 bezeichnet eine Zeitspanne, in der das Analogsignal, das aus der D/A-Wandlung resultiert, ausgegeben wird. Die Ausgangsspannung des Integrators wird entlang der Ordinate in Fig. 7 abgenommen, während die Zeit auf der Abszisse aufgetragen ist.
• Es sollte beachtet werden, daß die analogen Wellenformen 30 und 31 nur zur bequemeren Beschreibung dargestellt sind, und daß die tatsächliche analoge Ausgangswellenform des Integrators 106 nur die ist, die durch die Kurve 29 repräsentiert ist.
• Im Betrieb ist der Schalter 9 während der Durchschaltzeit 32 geschlossen, was die Entladung der im Kondensator 8 gespeicherten elektrischen Ladung verursacht. Zugleich werden die digitalen Daten in den Zähler 3 eingegeben. Anschließend wird der Integrator 106 mit einem Strom aus der Konstantstromquelle 5 gespeist, wenn der Schalter 4 für die Durchschaltzeit 33 in Abhängigkeit von den in den Zähler 3 eingegebenen Daten geschlossen ist. Dann muß das Ausgangssignal, das am Ausgang 10 des Integrators erscheint, die analoge Wellenform 30 haben. Andererseits, angenommen, daß der Schalter 27 für eine vorbestimmte Zeitspanne unter der Steuerung des Steuerkreise 28 geschlossen ist, wird dann der Integrator 106 mit einem Strom von der Konstantstromquelle 26 versorgt. Dann muß das analoge Ausgangssignal, das am Ausgang 10 des Integrators erscheint, die Wellenform 31 haben. Im tatsächlichen Betrieb jedoch sind die Stromschalter 4 und 27 gleichzeitig eingeschaltet. Dementsprechend hat das analoge Ausgangssignal, das am Ausgang 10 des Integrators erscheint, die analoge Wellenform 29, die der Summe aus der Addition der analogen Wellenformen 30 und 31 entspricht. Da die Durchschaltzeit 34 des Schalters 27 konstante Länge hat, die von der Steuerschaltung 28 bestimmt ist, während die Durchschalt- oder Einschaltzeit des Stromschalters 4 in Abhängigkeit von den digitalen Daten, die in den Zähler 3 eingegeben wurden, bestimmt ist, ergibt sich, daß das Analogsignal 29 als eine Funktion der digitalen Daten variiert, wie im Fall der D/A-Wandler des Integrationstyps aus dem Stand der Technik. In diesem Zusammenhang können die Stromwerte der Konstantstromquelle 26 und die Durchschalt- oder Einschaltzeit des Schalters 27 so eingestellt werden, däß das Analogsignal, das am Ausgang 10 aufgrund der eingegebenen digitalen Daten erscheint, im wesentlichen auf Erdpotential ist, wenn die eingegebenen digitalen Daten einem Analogsignal entsprechen, das eine Amplitude gleich der Hälfte der vollen Amplitudenwerte hat. Diese Einstellung kann durch eine Methode vorgenommen werden, die noch beschrieben wird, beispielsweise in Verbindung mit Fig. 8, wobei die Ausgangsspannung entlang der Ordinate und die Zeit t entlang der Abszisse gelesen wird. In Fig. 8 bezeichnen 29-35 die gleichen Gegenstände, die durch diese Bezugszeichen in Fig. 7 bezeichnet sind. Wie man aus Fig. 8 erkennt, für den Fall, daß die Durchschalt - oder Einschaltzeit 34 des Schalters 27 gleich der Zeitspanne eingestellt wird, die erforderlich ist für die Umsetzung von Daten, die dem Analogsignal des vollen Amplitudenwerts entsprechen, ist es möglich, den Mittelpegel der analogen Ausgangswellenform 29 des Integrators zusammenfallen zu lassen mit dem Erdpotential durch Auswahl des Stromwerts der Konstantstromquelle 26 im wesentlichen in Höhe des halben Stromwerts der Konstantstromquelle 5. Genauer, da der absolute Wert der Neigung der Kurve 30 während der Zeitspanne 33 so eingestellt wird, daß sie doppelt so groß wie die der Kurve 31 ist, wie in Fig. 7 ersichtlich, ist die Wellenform 29, die aus der Zusammensetzung der Wellenformen 30 und 31 durch Durchschalten des Schalters 4 während der Zeitspanne 33 entsprechend der Hälfte der Durchschaltzeit 34 des Schalters 27 entsteht, auf dem Wert 0 Volt, d.h. auf dem Erdpotential während der Zeitspanne 35. In entsprechender Weise kann man, durch Verwendung des D/A-Wandlers vom Integrationstyp entsprechend dem vorliegenden Ausführungsbeispiel der Erfindung, ein Wiedergabegerät für digital aufgezeichnete Signale realisieren, ohne daß dies von einer Verminderung des dynamischen Bereichs begleitet wird und ohne däß man einen übermäßig großen Strom für die sofortige Aufladung des Kondensators 8 während einer kurzen Zeitspanne wie der Rückstellzeit benötigt.
• Fig. 9 zeigt einen D/A-Wandler vom Integrationstyp entsprechend einem weiteren Ausführungsbeispiel der Erfindung, und Fig. 10 zeigt ein Zeitfolgediagramm zur Veranschaulichung der Wirkungsweise des D/A-Wandlers. In beiden Figuren haben die gleichen Teile und Gegenstände wie die in Fig. 3 und 4 die gleichen Bezugszeichen. In Kürze, das vorliegende Ausführungsbeispiel besteht in der Anwendung der Erfindung auf einen D/A-Wandler, bei dem die Taktfrequenz für die Integration durch die Verwendung von Zählern 15 bzw. 16 für die 8 Bits höherer Ordnung bzw. 8 Bits niedrigerer Ordnung der digitalen Eingangsdaten von 16 Bit verringert wird, wie bereits in Verbindung mit Fig. 3 beschrieben. Bezugnehmend auf Fig. 9 bezeichnet 36 eine Konstantstromquelle, die so angeordnet ist, daß sie einen Konstantstrom in einer Richtung entgegengesetzt zu der der Konstantstromquellen 11 und 12 bezüglich des Kondensators 8 erzeugt, 37 bezeichnet einen Schalter für das Durchschalten oder Unterbrechen der Konstantstromquelle 36 und 38 bezeichnet einen Steuerkreis zum Steuern der Schalter 9 und 37 und der Zähler 15 und 16. In Fig. 10 bezeichnet 39 eine analoge Ausgangswellenform, die am Ausgang 10 des Integrators erzeugt wird, 40 bezeichnet eine analoge Wellenform, die am Ausgang 10 in dem Fall entsteht, daß die Stromschalter 13 und 14 mit den Konstantstromquellen 11 bzw. 12 nicht durchgeschaltet haben, und 41 bezeichnet eine Zeitspanne, in der der Schalter 37 leitet (d.h. eingeschaltet ist). Es sollte hier beachtet werden, daß die analogen Wellenformen 21 und 40 hier nur zur bequemeren Beschreibung dargestellt sind. Nur die Wellenform 39 stellt den wirklichen Ausgang des Integrators dar. Die Kurve 21 stellt eine analoge Wellenform dar, die den digitalen Daten entspricht und in dem angenommenen Fall entsteht, daß die Konstantstromquelle 36 nicht vorhanden ist. Diese Wellenform 21 kann auf die Weise abgeleitet werden, wie sie oben in Verbindung mit dem Wandler nach dem Stand der Technik gemäß den Fig. 3 und 4 beschrieben ist. Die Wellenform 40 stellt den Ausgang des Integrators in dem angenommenen Fall dar, daß die Konstantstromquellen 11 und 20 nicht vorhanden sind.
• Im Betrieb fließt, gleichzeitig mit der Erzeugung der Wellenform 21, ein Strom aus der Konstantstromquelle 36 zum Integrator während der Durchschaltzeit des Schalters 37 (vgl. die Kurve 40). Demzufolge ist das Analogsignal, das im Ausgang 10 des Integrators erzeugt wird, die analoge Wellenform 39, die der Summe aus der Addition der analogen Wellenformen 21 und 40 entspricht. Wie man aus Fig. 10 erkennt, wenn die Wellenform 39, die aus der D/A-Wandlung entsteht, in eine anschließende Stufe während der Zeitspanne 25 übertragen wird, entspricht der Wert der analogen Wellenform 39 dem Wert der Wellenform 21 abwärts in negativer Richtung, um den Wert der Wellenform 40 zu diesem Zeitpunkt verschoben. Die Wellenform 40 ist konstant unabhängig von den eingegebenen digitalen Daten, während Wellenform 21 in Abhängigkeit von den digitalen Daten während der Zeitspanne 25 Wertänderungen unterliegt. Demzufolge kann man, mit der Schaltanordnung gemäß Fig. 9, am Ausgang 10 des Integrators die analoge Wellenform 39 erhalten, deren Wert oder Pegel den eingegebenen digitalen Daten entspricht und abwärts, d.h. in negative Richtung, verschoben ist, um den Wert oder Pegel, der von der Wellenform 40 gegeben ist. Um den analogen Ausgang auf dem Erdpotential zur Verarbeitung der Eingabe von digitalen Daten einzustellen, welches dem Analogwert mit einer Amplitude gleich der Hälfte der vollen Amplitude entspricht, kann die oben in Verbindung mit Fig. 8 beschriebene Prozedur angewendet werden. Genauer, durch Einstellen der Durchschaltzeit des Schalters 37 derart, daß sie übereinstimmt mit der Zeit, die für das Umsetzen der Daten entsprechend einem Analogsignal mit dem höchstmöglichen Amplitudenwert erforderlich ist (z.B. durch Einstellen der Durchschaltzeit des Schalters 37 doppelt so lang als die Zeitspanne, die nötig ist, um das digitale Signal umzusetzen, das dem Analogsignal mit einer Amplitude gleich der Hälfte der Höchstamplitude entspricht), kann der Mittelpegel der analogen Wellenform 39, die vom Integrator ausgegeben wird, mit dem Erdpotential zusammenfallen, vorausgesetzt, daß der Stromwert der Konstantstromquelle 36 etwa der Hälfte des Stromes aus der Konstantstromquelle 11 entspricht, die für die Integration der wichtigeren Bits der digitalen Daten unter den gewichteten Quellen 11 und 12 vorgesehen ist.
• Fig. 11 zeigt einen D/A-Wandler vom Integrationstyp entsprechend einem weiteren Ausführungsbeispiel der Erfindung.
• Im Fall des vorliegenden Ausführungsbeispieles werden drei Konstantstromquellen verwendet, um die Taktfrequenz für den Integriervorgang weiter zu vermindern. Genauer, die Konstantstromquellen sind vorgesehen für sechs Bits der höheren Ordnung, fünf Bits einer mittleren Ordnung und fünf Bits einer niedrigeren Ordnung eines digitalen Eingangssignals aus 16 Bits, wobei die drei Stromquellen hinsichtlich des Stroms gewichtet sind im Verhältnis 1024 : 32 : 1 in der Reihenfolge der Bedeutung der Bits. Im einzelnen bezeichnet 42 die Konstantstromquelle für die Bits der höheren Ordnung; 43 die Konstantstromquelle für die Bits der mittleren Ordnung; 44 die Konstantstromquelle für die Bits der niedrigeren Ordnung; 45 einen Schalter für wahlweises Durchschalten und Unterbrechen des Stroms der Quelle für die Bits der höheren Ordnung; 46 einen Schalter für wahlweises Durchschalten und Unterbrechen des Stroms der Quelle für die Bits der mittleren Ordnung, 47 einen Schalter für wahlweises Durchschalten und Unterbrechen des Stroms der Quelle für die Bits der niedrigeren Ordnung; 48 einen Zähler für die Bits höherer Ordnung zur Steuerung des Schalters 45; 49 einen Zähler für die Bits mittlerer Ordnung zur Steuerung des Schalters 46; 50 einen Zähler für die Bits niedrigerer Ordnung zur Steuerung des Schalters 47; 51 einen Eingang für die Bits höherer Ordnung von digitalen Daten; 52 einen Eingang für die Bits mittlerer Ordnung der digitalen Daten; 53 einen Eingang für die Bits niedrigerer Ordnung von digitalen Daten; 54 einen Eingang für ein Taktsignal; 55 eine Konstantstromquelle zur Lieferung eines konstanten Stroms an den Kondensator 8 in der Richtung entgegengesetzt zu der der Ströme der gewichteten Stromquellen 42, 43 und 44; 56 einen Schalter für Durchschalten und Unterbrechen der Konstantstromquelle 55 für eine vorbestimmte konstante Zeitspanne; und 57 einen Steuerkreis zum Steuern der Schalter 9 und 56 und der Zähler 44, 49 und 50. Im Betrieb, gleichzeitig mit der Entladung der elektrischen Ladung aus dem Kondensator 8 mittels des Schalters 9, werden die eingegebenen digitalen Daten in die Bits höherer Ordnung, die Bits mittlerer Ordnung und die Bits niedrigerer Ordnung getrennt, um in die zugeordneten Zähler 48, 49 und 50 eingegeben zu werden. Dann werden die Konstantstromquellen 42, 43 und 44 mit dem Integrator für Zeitspanne verbunden, die den Inhalten entsprechen, die in die zugeordneten Zähler 48, 49 bzw. 50 eingegeben wurden, während konstanter Strom aus der Quelle 55 an den Integrator über den Schalter 46 für eine vorbestimmte konstante Zeitspanne geliefert wird. Als Ergebnis entsteht am Ausgang 10 des Integrators eine analoge Wellenform, deren Mittelpegel im wesentlichen auf dem Erdpotential liegt. Der D/A- Wandler nach Fig. 11 unterscheidet sich von dem der Fig. 9 nur dadurch, daß die Zahl der Stromquellen, die für die Integration von Strömen in Abhängigkeit von den eingegebenen digitalen Daten dienen, im Falle des Ausführungsbeispiels nach Fig. 9 von drei auf 2 geändert ist. Das Prinzip des Betriebs ist gleich wie beim letzteren.
• Fig. 12 zeigt noch ein weiteres Ausführungsbeispiel der Erfindung in Anwendung auf ein System, bei dem eine Vielzahl von Daten aufeinanderfolgend in digitaler Signalform aufgezeichnet werden, wie z.B. ein System, in dem ein Audiosignal stereophonisch auf einer einzelnen Spur eines Aufnahmemediums derart aufgezeichnet wird, daß die Audiosignalkomponenten von zwei Kanälen, d.h. linken und rechten Kanälen, abwechselnd aufgezeichnet werden. Im Fall des D/A-Wandlers nach Fig. 12 ist angenommen, daß zwei Arten oder Ketten von Daten oder Informationen aufgezeichnet werden. Entsprechend sind zwei Integratoren vorgesehen, wobei einer besteht aus den Elementen 7, 8, 9 und 10, während der andere aus den Äquivalenten 7', 8', 9' und 10' besteht. In Fig. 12 bezeichnet 58 einen Schalter zum Umschalten der Ströme zwischen dem Paar von Integratoren, wobei die Ströme bestimmt werden durch die Stromschalter 45, 46 und 47, die für Zeitspannen einzuschalten sind, die in Abhängigkeit von den Bitinhalten in den zugeordneten Bitzählern 48, 49 bzw. 50 bestimmt sind, 59 bezeichnet einen Schalter zum Umschalten des Einschaltsignals zwischen den Schaltern 9 bzw. 9' der zwei Integratoren, 60 bezeichnet eine Konstantstromquelle zur Lieferung eines vorbestimmten konstanten Stroms in einer Richtung entgegengesetzt zu der der Ströme, die von den Konstantstromquellen 42, 43 und 44 bezüglich der Kondensatoren 8 und 8' geliefert werden, 61 bezeichnet einen Schalter zum Umschalten des Stroms von der Konstantstromquelle 60 zwischen den beiden Integratoren zu einem vorbestimmten Intervall und 62 bezeichnet einen Steuerkreis zur Steuerung der Schalter 9, 9', 58, 59 und 61 und der Zähler 48, 49 und 50.
• Wenn die Summe der Rückstellzeit 22 und der Ausgabezeit 25 für das Übertragen des Ausgangsanalogsignals des Integrators auf eine nachfolgende Stufe im wesentlichen gleich der Zeitspanne 44 eingestellt wird (der Zeitspanne, in der die Ströme von Konstantstromquellen 11, 12 und 36 integriert werden im Falle eines D/A-Wandlers nach Fig. 9 bzw. die Zeitspanne, in der die Ströme von den Quellen 42, 43, 44 und 55 oder 60 integriert werden im Falle eines D/A-Wandlers nach den Fig. 11 und 12), kann die Umwandlung von zwei Ketten digitaler Information in Analogsignale durch die Verwendung eines Paars von Integratoren leicht erreicht werden.
• Detaillierter beschrieben, der Ausgang des einen Integrators wird auf die nachfolgende Stufe übertragen, während Integration auf der Basis der einen digitalen Daten von dem anderen Integrator durchgeführt wird, worauf die elektrische Ladung die in dem mit dem besagten einen Integrator zusammenarbeitenden Kondensator gespeichert ist, entladen wird. Darauf wird der analoge Datensignalausgang des besagten anderen Integrators in die nachfolgende Stufe übertragen und die elektrische Ladung des zugeordneten Kondensators entladen, während die Integration auf der Basis der anderen digitalen Daten bei dem besagten einen Integrator durchgeführt wird.
• Mit der Schaltungsanordnung nach Fig. 12 können die Zeiten für die Verarbeitung von zwei Ketten von Daten relativ lang gewählt werden verglichen mit dem Fall, wo die Verarbeitung von zwei Ketten von Information mit Hilfe eines einzigen Integrators auf einer Zeitserienbasis durchgeführt wird, wobei die digitalen Daten mit hoher Genauigkeit in ein analoges Signal umgewandelt werden können. In diesem Zusammenhang ist es wichtig zu bemerken, daß die Konstantstromquelle 60, die dazu bestimmt ist, Strom in der Gegenrichtung zu liefern, wie oben in bezug auf Fig. 11 beschrieben, elektrisch mit dem Integrator verbunden ist, der zu dieser Zeit aktiv ist, während der Mittelpegel des Analogsignalausgangs vom Integrator auf etwa Erdpotential gelegt werden kann, was etwa den gleichen vorteilhaften Effekt bringt wie im Fall des D/A- Wandlers gemäß den Fig. 9 und 11. Genauer, unter der Kontrolle des Steuerkreises 62 werden die Schalter 58 und 61 auf zugeordnete Kontakte A während der Hälfte einer vorbestimmten Zeitspanne geschlossen, was dazu führt, daß die Ströme von den Konstantstromquellen 42, 43 und 44 an den Kondensator 8 für Zeitspannen fließen, die in Abhängigkeit von den digitalen Daten bestimmt sind, die in den zugeordneten Zählern 48, 49 bzw. 50 enthalten sind, und zwar durch den Kontakt A des Schalters 58, während zur selben Zeit ein konstanter Strom von der Konstantstromquelle 60 an den Kondensator 8 durch den Kontakt A des Schalters 61 fließt, wobei ein analoges Datensignal am Ausgang 10 des Integrators (7, 8, 9) erhalten wird. Da der Schalter 59 am Kontakt A zu dieser Zeit geschlossen ist, wird der Schalter 9 fehlerfrei geöffnet. Während der nächsten halben Zeitspanne werden die Schalter 58, 59 und 61 an den entsprechenden Kontakten B geschlossen, um das Analogsignal am Ausgang 10 erscheinen zu lassen, damit man es an die nachfolgende Stufe transferieren kann, was gefolgt ist vom Schließen des Schalters 9 in Abhängigkeit von dem Signal, das ihm vom Schaltkreis 62 über den Schalter 59 geliefert wird, um dadurch die elektrische Ladung, die im Kondensator 8 gespeichert ist, zu entladen.
• Zu dieser Zeit wird der Kondensator 8' mit den Strömen aufgeladen, die von den Konstantstromquellen 60, 42, 43 und 44 geliefert werden, was dazu führt, daß ein Analogsignal entsprechend den eingegebenen digitalen Daten am Ausgang 10' erscheint.
• Man erkennt nun, daß es möglich ist, den Mittelpegel der analogen Ausgangswellen wenigstens ungefähr mit dem Erdpotential zusammenfallen zu lassen, indem man den Strom der Konstantstromquelle 60 abwechselnd den Integratoren (7, 8, 9; 7', 8', 9') durch den Umschalter 61 zuführt, was wiederum bedeutet, daß ein Wiedergabegerät für ein digital aufgezeichnetes Signal verwirklicht werden kann, ohne daß dadurch eine Reduktion im dynamischen Bereich entsteht.
• Obwohl die Integration in Abhängigkeit von den digitalen Daten mit Hilfe von drei Stromquellen für drei verschiedene Bitgruppen der digitalen Daten im Falle des D/A-Wandlers nach Fig. 12 durchgeführt wird, versteht sich von selbst, daß eine ähnliche Wirkung mit einer Anordnung erreicht werden kann, in der zwei Stromquellen verwendet werden, wie im Fall des D/A-Wandlers gemäß Fig. 9.
• Noch ein weiteres Ausführungsbeispiel der Erfindung ist in Fig. 13 gezeigt.
• In dieser Figur bezeichnet 63 einen Schalter und 64 einen Steuerkreis. Der D/A-Wandler entsprechend dem vorliegenden Ausführungsbeispiel ist charakterisiert durch die zusätzliche Verwendung eines Schalters 63 zwischen der Konstantstromquelle 60 und dem Schalter 61 im D/A- Wandler nach Fig. 12, um es zu ermöglichen, die Stromversorgung von der Konstantstromquelle 60 zu unterbrechen oder die äquivalente Strommenge zu variieren (d.h. das Produkt von Strom und Zeit). Genauer, im Falle des D/A-Wandler nach Fig. 11 und 13 müssen die Stromwerte der Konstantstromquellen 42, 43 und 44 im Verhältnis 1024 : 32 : 1 mit der gewünschten Genauigkeit eingestellt werden. In diesem Zusammenhang, wenn die Stromwerte gemessen werden müssen, um sicherzustellen, daß die gewünschte Genauigkeit eingehalten wird, können nur die Werte der Ströme von den Quellen 42, 43 und 44, geliefert durch Umschalten der Schalter 45, 46 und 47 und mit Addition des Stromwertes von der Konstantstromquelle 60 gemessen werden, falls die Schalter 58 und 61 miteinander gekoppelt sind. Um die Messung mit vernünftiger Genauigkeit zu erhalten, ist es nötig, den Schalter 63 zu öffnen.
• Des weiteren entsteht kein Problem, soweit die periodische Umschaltung der Schalter 58, 59 und 61 in einer vorbestimmten konstanten Beziehung mit dem periodischen Eingang des Taktsignals 54 bleibt. In Fällen, wo diese Beziehung sich ändert, kann der Schalter 63 korrespondierend zu Änderungen in diesem Verhältnis abgeschaltet werden, um dadurch die Mittellinie der analogen Ausgangswellenform mit dem Erdpotential zusammenfallen zu lassen.
• Es wird beispielsweise angenommen, daß die Schaltfrequenz und die Taktfrequenz in solcher Beziehung stehen, daß der Mittelpegel der analogen Ausgangswellenform auf dem Erdpotential liegt, und daß die Taktfrequenz darauf um die Hälfte vermindert wird, bei unveränderter Schaltfrequenz. Dann wird nur die Zeitspanne, in der Integration in Abhängigkeit von den digitalen Daten durchgeführt wird, auf die Hälfte reduziert. Als Folge davon liegt der Höchstwertpegel des analogen Ausgangssignals in der Nähe des E dpotentials. Um so eine unerwünschte Situation zu vermeiden, wird vorgeschlagen, den Schalter 63 mit einer Frequenz umzuschalten, die doppelt so hoch ist wie die Schaltfrequenz des Schalters 61, wenn die Taktfrequenz auf die Hälfte reduziert wird. Dann kann die Zeitspanne, während der der Strom der-Konstantstromquelle 60 durch den Schalter 61 fließt, auf die Hälfte reduziert werden (was im Sinne der Äquivalenz bedeutet, daß der Stromwert der Konstantstromquelle 60 auf die Hälfte reduziert wird), was gestattet, den Mittelpegel der analogen Wellenform, die aus dem Integrator ausgegeben wird, in die Nähe des E dpotentials zu legen.
• Wie aus der obigen Beschreibung verständlich wird, ist es möglich, den Mittelpegel des analogen Ausgangssignals des Integrators wenigstens annähernd auf das E dpotential zu setzen, indem man eine zusätzliche Stromquelle vorsieht, die für eine vorbestimmte Zeitspanne einen Strom in den Kondensator des Integrators fließen läßt, dessen Richtung entgegengesetzt zu dem Strom ist, der von der Konstantstromquelle oder den Konstantstromquellen erzeugt wird und in Abhängigkeit von den digitalen Eingangsdaten integriert wird.
• Fig. 14 zeigt in einem Schaltungsdiagramm einen wesentlichen Teil des D/A-Wandlers gemäß Fig. 13. In Fig. 14 bezeichnen 65-74 NPN Transistoren, 75-79 PNP-Transistoren, 80 eine Konstantstromquelle, 81 und 82 Spannungsquellen, 83-89 Widerstände. Die Transistoren 67-69 und die Widerstände 83-85 stellen im Zusammenwirken mit der Konstantstromquelle 80, den Transistoren 71 und 72 und dem Widerstand 87 Spiegelstromkreise dar, die als Konstantstromquellen 42, 43 bzw. 44 dienen, während die Transistoren 65 und 66 den Schalter 45 bilden. Um die Konstantstromquelle 60 vor schädlichen Einflüssen wie der Temperaturdrift zu schützen, besteht eine Konstantstromquelle aus dem Transistor 70, dessen Basis mit der Basis des Transistors 72 und dem Widerstand 86 so verbunden ist, daß der Kollektorstrom des Transistors 70 den gleichen Temperaturgang wie die Ströme der Konstantstromquelie 42, 43 und 44 aufweist, und auf der Grundlage des Kollektorstroms des Transistors 70 erzeugt der Spiegelstromkreis 60, bestehend aus den Transistoren 75, 76 und 77 und den Widerständen 88 und 90, einen konstanten Strom aus dem Kollektor des Transistors 77, der den gleichen Temperaturgang aufweist wie der Kollektorstrom des Transistors 70. Obwohl der Schalter 63, bestehend aus den Transistoren 73 und 74, zwischen dem Spiegelstromkreis, bestehend aus den Transistoren 75, 76 und 77 und den Widerständen 88 und 89, und dem Transistor 70 liegt, ist es auch möglich, den Schalter 63 durch einen PNP-Transistorschalter zu realisieren, ähnlich dem Schalter bestehend aus den Transistoren 78 und 79, und den Schalter 63 zwischen den Transistor 77 und den Schalter 61 zu legen.
• Wie man aus der obigen Beschreibung erkennt, hat die Erfindung einen D/A-Wandler vom Integrationstyp geschaffen, der wegen des Fehlens plötzlicher Aufladung in der Rückstellzeit erhöhten Freiraum für die Bemessung bietet, und in dem der Mittelpegel des analogen Ausgangssignals aus dem Integrator wenigstens annähernd auf Erdpotential eingestellt werden kann, wodurch ein Wiedergabegerät für digital aufgezeichnete Signale mit erhöhtem Dynamikbereich verwirklicht werden kann.

Claims (7)

1. Digital-Analog-Umsetzer zur Umsetzung eines digitalen Signals in ein analoges Signal, enthaltend:

a) eine Integriereinrichtung (7, 8; 7', 8') zum Integrieren eines Eingangsstromes und zur Abgabe eines resultierenden analogen Signals (29; 39);

b) eine an die Integriereinrichtung angeschlossene Einrichtung (9; 9') zur Rückstellung des Eingangsstromes während einer der Integrationszeit vorhergehenden Rückstellzeit (32; 22);

c) eine erste Einrichtung (5; 11, 12; 42, 43, 44) zur Erzeugung eines konstanten Stromes, die der Integriereinrichtung einen ersten vorbestimmten konstanten Strom in einer ersten vorbestimmten Richtung zuführt;

d) eine erste Schalteinrichtung (4; 13, 14; 45, 46, 47) zur Steuerung einer Zeitdauer (33) während der der erste vorbestimmte Strom der Integriereinrichtung zugeführt wird; und

e) eine erste Schaltsteuereinrichtung (3; 15, 16; 48, 49, 50), die auf das digitale Signal anspricht, um bei Beginn der Integrationszeit und während der Zeitdauer (33) in Abhängigkeit von dem digitalen Signal die erste Schalteinrichtung leitend zu machen,

dadurch gekennzeichnet, daß außerdem vorgesehen sind:

f) eine zweite Einrichtung zur Erzeugung eines konstanten Stromes einschließlich einer zweiten Konstantstromquelle (26; 36; 55; 60), die der Integriereinrichtung einen zweiten vorbestimmten konstanten Strom in einer zweiten Richtung entgegengesetzt zu der ersten vorbestimmten Richtung zurührt;

g) eine zweite Schalteinrichtung (27; 37; 56; 61; 63) zur Steuerung einer vorbestimmten Zeitdauer (34), während der der zweite vorbestimmte konstante Strom der Integriereinrichtung zugeführt wird; und

h) eine zweite Schaltsteuereinrichttmg (28; 38; 57; 62; 64) zur Steuerung der zweiten Schalteinrichtung zur selben Zeit, da die erste Schalteinrichtung eingeschaltet ist, und um die zweite Schalteinrichtung bei Beginn der Integrationszeit und während der vorbestimmten Zeitdauer (34) leitend zu machen.

2. Digital-Analog-Umsetzer nach Anspruch 1, worin die Integriereinrichtung mehrere Integratoren (7, 8 und 7', 8') und die Rückstelleinrichtung Rückstellkreise (9, 9') enthalten, die an je einen zugeordneten Integrator angeschlossen sind, wobei die zweite Schalteinrichtung eine drifte Schalteinrichtung (58, 61) enthält, die den Integratoren abwechselnd einen Strom zuführen, der die Summe des ersten und zweiten vorbestimmten konstanten Stromes ist, und wobei die zweite Schaltsteuereinrichtung (62; 64) Mittel zur Umschaltung der dritten Schalteinrichtung (58, 61) in Abhängigkeit von der Informationsart enthält, die das digitale Signal überträgt, und wobei die Zahl der Informationsarten gleich der Zahl der Integratoren ist.

3. Digital-Analog-Umsetzer nach Anspruch 2, wobei die zweite Schalteinrichtung außerdem eine vierte Schalteinrichtung (63) zwischen der zweiten Konstantstromquelle (60) und der dritten Schalteinrichtung (61) enthält zur Steuerung von Zuführung und Unterbrechung des zweiten vorbestimmten konstanten Stromes, wobei die zweite Schaltsteuereinrichtung (64) Mittel zur voneinander unabhängigen Steuerung der dritten Schalteinrichtung (61) und der vierten Schalteinrichtung (63) enthält.

4. Digital-Analog-Umsetzer nach Anspruch 3, gekennzeichnet durch seine Verwendung in einem Wiedergabegerät für digital aufgezeichnete Signale, zum Zwecke der Wiedergabe eines in digitaler Form aufgezeichneten Signals, wobei ein Informationssignal in ein digitales Signal zur Aufzeichnung auf einem Autzeichnungsträger, wie einer Diskette, einem Band oder dergleichen auf optischem oder magnetischem Weg umgesetzt wird, und wobei das auf optischem oder magnetischem Weg von dem Aufzeichnungsträger ausgelesene digitale Signal, oder ein von Übertragungsmitteln wie elektromagnetischen Wellen übertragene digitale Signal, empfangen und nach einer Verarbeitung des digitalen Signals zur Feststellung und Korrektur von Fehlern, durch Digital-Analog-Umsetzung in ein analoges Signal wiederhergestellt wird.

5. Digital-Analog-Umsetzer nach Anspruch 1, wobei die erste Einrichtung zur Erzeugung eines konstanten Stromes N Konstantstromquellen (42, 43, 44) enthält, und die Summe der von den N Konstantstromquellen erzeugten Ströme den ersten vorbestimmten konstanten Strom darstellt;

wobei die erste Schalteinrichtung N Schalter (45, 46, 47) enthält, welche je eine Zeitdauer steuern, während der der von einer zugeordneten der N Konstantstromquellen (42, 43, 44) erzeugte konstante Strom der Integriereinrichtung zugeführt wird;

und wobei die erste Schaltsteuereinrichtung N Zähler (48, 49, 50) enthält, die je einen zugeordneten der N Schalter (45, 46, 47) schließen, wenn eine zugeordnete der N Bit-Gruppen, in die das digitale Signal unterteilt ist, in den Zähler eingegeben wird, für eine Zeitdauer entsprechend den digitalen Daten, die durch diese Bit- Gruppe repräsentiert sind.

6. Digital-Analog-Umsetzer nach Anspruch 1, wobei die Integriereinrichtung einen Operationsverstärker (7) und einen Kondensator (8) enthält, der zwischen einen Umkehreingang und den Ausgang des Operationsverstärkers geschaltet ist, und die Rückstelleinrichtung einen Rückstellschalter (9) parallel zum Kondensator (8) enthält, und wobei der Operationsverstärker (7) einen nichtumkehrenden Eingang aufweist, dem das Potential eines Bezugspols zugeführt ist, und der Rückstellschalter (9) unter der Steuerung des zweiten Schaltsteuerkreises (28) während der Rückstellzeit in der Anfangsphase jedes Digital-Analog-Umsetzungszyklus elektrische Ladung aus dem Kondensator (8) entlädt, und wobei der erste Schaltsteuerkreis einen Zähler (3) enthält, der die erste Schalteinrichtung (4) schließt, wenn das digitale Signal für eine Zeitdauer entsprechend dem digitalen Signal beginnend am Ende der Rückstellzeit (32) in den Zähler (3) eingegeben wird, und wobei die zweite Schalteinrichtung (27) unter der Steuerung des zweiten Schaltsteuerkreises (28) für die am Ende der Rückstellzeit (32) beginnende vorbestimmte Zeit (34) geschlossen wird, wobei der Operationsverstärker (7) an seinem Ausgang das analoge Signal erzeugt, das der am Kondensator (8) von der Summe des ersten und zweiten vorbestimmten Stromes (26, 27) erzeugten Spannung entspricht.

7. Digital-Analog-Umsetzer nach Anspruch 1, wobei die Integriereinrichtung einen Operationsverstärker (7) und einen Kondensator (8) enthält, der zwischen einen Umkehreingang und den Ausgang des Operationsverstärkers geschaltet ist, und die Rückstelleinrichtung einen Rückstellschalter (9) parallel zum Kondensator enthält, und wobei der Operationsverstärker einen nichtumkehrenden Eingang aufweist, dem das Potential eines Bezugspols zugefährt ist, und der Rückstellschalter unter der Steuerung des zweiten Schaltsteuerkreises (57) während der Rückstellzeit in der Anfangsphase jedes Digital- Analog-Umsetzungszyklus elektrische Ladung aus dem Kondensator (8) entlädt;

wobei die erste Einrichtung zur Erzeugung konstanter Ströme N Konstantstromquellen (42, 43, 44) enthält und der erste vorbestimmte konstante Strom durch die Summe der von den N Konstantstromquellen erzeugten Ströme dargestellt ist, und wobei die erste Schalteinrichtung N Schalter (45, 46, 47) enthält, welcher je eine Zeitdauer steuert, während der konstante Strom von einer zugeordneten Konstantstromquelle (42, 43 oder 44) der Integriereinrichtung zugeführt wird;

wobei die erste Schaltsteuereinrichtung N Zähler (48, 49, 50) enthält, die je einen zugeordneten der N Schalter (45, 46, 47) schließen, wenn eine zugeordnete der Bit-Gruppen, in welche die das digitale Signal darstellenden Bits unterteilt sind, in den Zähler eingegeben wird für eine Zeitdauer entsprechend den digitalen Daten, durch die am Ende der Rückstellzeit beginnende Bit-Gruppe repräsentiert sind;

wobei die zweite Schalteinrichtung (56) unter der Steuerung des zweiten Schaltsteuerkreises (57) für eine am Ende der Rückstellzeit beginnende vorbestimmte Zeit geschlossen wird, und der Operationsverstärker (7) an seinem Ausgang ein analoges Signal erzeugt, das der von der Summe des ersten und zweiten vorbestimmten konstanten Stromes an dem Kondensator erzeugten Spannung entspricht.