WO1991006166A1 - Demodulateur numerique - Google Patents

Demodulateur numerique Download PDF

Info

Publication number
WO1991006166A1
WO1991006166A1 PCT/JP1990/001350 JP9001350W WO9106166A1 WO 1991006166 A1 WO1991006166 A1 WO 1991006166A1 JP 9001350 W JP9001350 W JP 9001350W WO 9106166 A1 WO9106166 A1 WO 9106166A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
reference signal
data
angle
modulated wave
Prior art date
Application number
PCT/JP1990/001350
Other languages
English (en)
French (fr)
Inventor
Shigeki Saito
Original Assignee
Nippon Telegraph And Telephone Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1282610A external-priority patent/JPH0767117B2/ja
Application filed by Nippon Telegraph And Telephone Corporation filed Critical Nippon Telegraph And Telephone Corporation
Priority to EP90915174A priority Critical patent/EP0451289B1/en
Priority to DE69033596T priority patent/DE69033596T2/de
Priority to CA002044252A priority patent/CA2044252C/en
Publication of WO1991006166A1 publication Critical patent/WO1991006166A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2275Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/233Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0046Open loops
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0063Elements of loops
    • H04L2027/0065Frequency error detectors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0063Elements of loops
    • H04L2027/0067Phase error detectors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0071Control of loops
    • H04L2027/0079Switching between loops

Definitions

  • the present invention is applied to a circuit for demodulating a data signal from an angle-modulated wave transmitted by angle-modulating a carrier with a data signal.
  • it relates to digital demodulation that has excellent error rate characteristics under thermal noise and fusing, and that can achieve low power consumption, miniaturization, economy, and no adjustment.
  • a synchronous detector and a delay detector have been well known. Synchronous detectors are known to provide the best performance in theory, but sometimes delay detectors may be more advantageous in circuits with high-speed fusing such as mobile communications.
  • Fig. 39 is a basic block diagram of the synchronous detector.
  • an angle-modulated wave is input from an input terminal 301 to a carrier-wave reproducing circuit 302, and a signal synchronized with the carrier of the angle-modulated wave is reproduced.
  • a detection circuit 303 to which an angle-modulated wave is input from the input terminal 301 similarly detects the angle-modulated wave using the reproduced carrier output from the carrier recovery circuit 302, and transmits the detection output from the output terminal 304.
  • the carrier recovery circuit 302 can recover a carrier from which random FM noise generated at the time of thermal noise fusing has been removed, ideal synchronous detection can be performed.
  • the characteristics of the delay detector under thermal noise are inferior to those of synchronous detection, but the characteristics are better than that of synchronous detection under high-speed fusing where abrupt phase fluctuation occurs.
  • FIG. 40 is a basic block configuration diagram of the delay detector.
  • the angle-modulated wave is input from an input terminal 311 to a delay circuit 312, delayed by one or two symbols of data, and similarly delayed by a detection circuit 313 to which the angle-modulated wave is input from an input terminal 311.
  • the detected output multiplied by the angle-modulated wave and reproduced from the phase difference is output from the output terminal 314.
  • Such a delay detector is configured to detect an angle-modulated wave that is input based on the phase of the angle-modulated wave one symbol or two symbols earlier, and does not require carrier regeneration. Simplifies configuration, but requires a delay line equivalent to one or two symbols of data.
  • a configuration is generally adopted in which a shift register shown in FIG. 41 is used to delay an angle-modulated wave. I have.
  • a reference register 315 is a shift register that uses the output of the fixed oscillator 316 as a clock, and corresponds to the delay circuit 312.
  • FIG. 42 is a block diagram of a demodulation circuit using a digital signal processing detection circuit.
  • the angle-modulated wave is input from input terminal 321 to multipliers 322 ⁇ and 3222, and is detected (quasi-synchronous detection) with a signal having substantially the same frequency as the carrier frequency.
  • the fixed oscillator 323 generates a signal having substantially the same frequency as the carrier frequency, and inputs the signal to the multiplier 32 ⁇ as it is and to the multiplier 3222 via the 7 ⁇ 2 shift circuit 324.
  • Multipliers 322,, 322 2 I signal and the U word No. is the output of via a mouth one Pasufi filter (LPF) 325 .. 325 2, respectively analog Di digital converter (AZD) 326,, 326 2 are inputted to the de-digitization Is done.
  • Each digital signal is input to a digital signal processing detection circuit 327, and synchronous detection or delayed detection is performed by the digital signal processing.
  • various detectors can be configured by the program of the digital signal processing detection circuit 327.
  • the present invention solves the above problems, reduces the effects of various types of noise, can obtain good demodulation characteristics even under fusing, and realizes a simplified circuit and reduced power consumption.
  • Another object of the present invention is to provide a digital demodulator that can be configured as an unadjusted and complete digital integrated circuit.
  • the present invention generates a predetermined reference signal corresponding to a received angle-modulated wave.
  • a digital signal demodulator comprising: a reference signal generating means for causing the reference signal; and a detection circuit for detecting the angle-modulated wave based on the reference signal.
  • Phase difference detecting means for detecting the phase difference of the reference signal, outputting the phase difference data, capturing the phase difference data, predicting a newly set phase of the reference signal, and selecting the phase according to the reception level of the angle-modulated wave.
  • Reference signal phase prediction means for outputting the obtained reference signal phase prediction data, and reference signal control means for taking in the reference signal phase prediction data and generating a reference signal having a specified phase from the input signal. It is characterized.
  • the reference signal generating means captures the phase difference data, detects a frequency error between the carrier of the angle-modulated wave and the reference signal, and outputs a frequency error data as frequency error data.
  • a frequency error compensating data generating means for fetching the frequency error data and outputting frequency error compensating data for controlling the phase of the reference signal in accordance with the frequency error; and a reference outputted by the reference signal phase predicting means.
  • An adding means for adding the signal phase prediction data and the frequency error compensation data and sending the added data to the reference signal control means can be included.
  • the frequency error compensation data generating means can provide a means for controlling the value of the frequency error compensation data so as not to exceed a predetermined value.
  • the present invention provides a digital demodulator comprising: a reference signal generating means for generating a predetermined reference signal according to a received angle modulated wave; and a detection circuit for detecting the angle modulated wave with the reference signal.
  • the reference signal generation means detects a phase difference between the phase of the reference signal and the phase of the angle-modulated wave, and outputs phase difference data.
  • Phase shift data that detects the amount of shift from the modulation phase that can be taken during timing and outputs phase shift data Converting means for generating carrier phase variation data corresponding to the carrier phase variation using the phase shift data and the memory output data, and holding the carrier phase variation data over a predetermined number of identification times in the past;
  • a reference signal phase prediction means having a memory for outputting reference signal phase prediction data for predicting the phase of the reference signal at the next identification timing using the address as an address input, and fetching the reference signal phase prediction data
  • reference signal control means for generating a reference signal having a designated phase from the input clock.
  • the reference signal phase predicting means may include, for the phase shift data over a predetermined number of identification timings in the past, the phase over a number of identification timings according to the reception level of the angle-modulated wave.
  • An averaging circuit that outputs the average value of the deviation data as reference signal phase average data, and outputs the memory output data or the reference signal phase average data at the next identification timing according to the reception level.
  • a selection circuit that outputs the reference signal phase prediction data.
  • the present invention provides a phase difference distribution detecting means for taking in the phase difference data, latching at each identification timing, and detecting a distribution state of the phase difference, and detecting the carrier wave according to the phase difference distribution data.
  • Frequency drift detection means for calculating the amount and / or direction of the frequency drift can be provided.
  • the frequency drift detection means controls so as to output the drift amount when the drift amount exceeds a predetermined drift amount, and performs the drift by measurement at specified time intervals.
  • O include means to control re-measurement when head orientation is uncertain o
  • the present invention provides an angular modulation method in which the amplitude of the angularly modulated wave from the transmitting side does not become zero, and the detected signal is modulated by a clock regeneration preamble having a clock frequency component. 1 symbol while receiving a wave Means for measuring the frequency of the angularly modulated wave or the frequency-converted angularly modulated wave within a time corresponding to an integral multiple of the period of the angularly modulated wave.
  • a fixed oscillation means for generating two signals having substantially the same frequency as the carrier of the received angle-modulated wave and having mutually different phases ⁇ 2, and a quasi-synchronous detection of the angle-modulated wave with the two signals.
  • Synchronous detection means analog-to-digital conversion means for digitizing an output signal of the quasi-synchronous detection means, reference signal generation means for generating a predetermined reference signal corresponding to the angle-modulated wave, A digital signal processing and detection circuit for detecting an output signal of the analog digital conversion means with a signal, respectively, wherein the reference signal generation means comprises: a phase of the reference signal; A phase difference detection unit that detects a phase difference from a phase, and outputs phase difference data; captures the phase difference data; predicts a newly set phase of the reference signal; Reference signal phase prediction means for outputting reference signal phase prediction data selected in accordance with the reception level of the angle modulation, fetching the reference signal phase prediction data, and generating a reference signal having a designated phase.
  • Reference signal control means generated from the input clock can
  • the phase difference detecting means of the reference signal generating means detects a phase difference between the phase of the reference signal and the phase of the angle-modulated wave, and outputs phase difference data.
  • the reference signal phase prediction means captures the phase difference data, predicts a new phase of the reference signal, and outputs reference signal phase prediction data selected according to the reception level of the angle modulated wave.
  • the reference signal control means fetches the reference signal phase prediction data and generates a reference signal having a designated phase from the input mask.
  • the frequency error detecting means of the reference signal generating means captures the phase difference data, detects a frequency error between the carrier of the angle modulated wave and the reference signal, outputs the frequency error data, and outputs frequency error compensation data.
  • the present invention can reduce the influence of various noises, obtain good demodulation characteristics especially under fusing, and further simplify the circuit and reduce power consumption. It has an excellent effect that can be realized and configured as a non-adjustable and complete digital integrated circuit.
  • FIG. 1 is a block diagram of a digital demodulator according to a first embodiment of the present invention.
  • FIG. 2 is a block diagram of a digital demodulator according to a second embodiment of the present invention.
  • FIG. 3 is a detailed block diagram of the digital demodulator according to the first embodiment of the present invention.
  • FIG. 4 is a diagram for explaining the operation of the phase difference detecting means of the digital demodulator according to the first embodiment of the present invention.
  • FIG. 5 is a timing chart of each signal of the phase difference detecting means of the digital demodulator according to the first embodiment of the present invention.
  • FIG. 6 is a diagram showing a signal phase in a signal space of a QPSK signal.
  • FIG. 7 is a diagram showing the phase of a QPSK signal when passing through a line having fusing.
  • FIG. 8 is a block diagram of a reference signal phase predicting means of the digital demodulator according to the first embodiment of the present invention.
  • FIG. 9 is a block diagram showing a block configuration of an averaging circuit using an adder of a reference signal phase predicting means of the digital demodulator according to the first embodiment of the present invention.
  • FIG. 10 is a detailed block diagram of a digital demodulator according to a second embodiment of the present invention.
  • FIG. 11 is a diagram showing a detection phase of a QPSK signal when a frequency error exists between a carrier of an angle-modulated wave and a reference signal.
  • FIG. 12 is a block diagram of another phase difference detecting means of the digital demodulator according to the first and second embodiments of the present invention.
  • FIG. 13 is a diagram showing the operation of another phase difference detecting means of the digital demodulator according to the first and second embodiments of the present invention.
  • FIG. 14 is a timing chart of each signal of other phase difference detecting means of the digital demodulator according to the first and second embodiments of the present invention.
  • FIG. 15 is a block diagram of a digital demodulator according to a third embodiment of the present invention.
  • FIG. 16 is a detailed block diagram of a digital demodulator according to a third embodiment of the present invention.
  • FIG. 17 is a diagram for explaining the operation of the phase difference detecting means of the digital demodulator according to the third embodiment of the present invention.
  • FIG. 18 is a time chart of each signal of the phase difference detecting means of the digital demodulator according to the third embodiment of the present invention.
  • FIG. 19 is a diagram for explaining the conversion operation of the phase shift data conversion means of the digital demodulator according to the third embodiment of the present invention.
  • Fig. 20 is a diagram showing the phase fluctuation of a carrier under random FM noise.
  • FIG. 21 is a detailed block diagram of a digital demodulator according to a fourth embodiment of the present invention.
  • FIG. 22 is a block diagram of an averaging circuit of a digital demodulator according to a fourth embodiment of the present invention.
  • FIG. 23 is a block diagram of a digital demodulator according to a fifth embodiment of the present invention.
  • FIG. 24 is a detailed block diagram of a digital demodulator according to a fifth embodiment of the present invention.
  • Fig. 25 is a diagram for explaining frequency drift.
  • FIG. 26 is a diagram showing an output example (phase difference distribution state) of the phase difference distribution detecting means when a negative frequency drift exists.
  • FIG. 27 is a diagram showing a phase region in which the number of times an angle-modulated wave is detected with respect to a drift frequency is maximum.
  • FIG. 28 is a block diagram of a circuit for detecting a phase region in which the number of detections of the angle modulation wave is maximum.
  • Fig. 29 is a diagram showing the number of times an angle-modulated wave is detected in the phase region specified for the drift frequency.
  • Fig. 30 is a diagram showing the difference in the number of times of detection of angle-modulated waves in the two phase regions specified for the drift frequency.
  • FIG. 31 is a detailed block diagram of a digital demodulator according to a sixth embodiment of the present invention.
  • FIG. 32 is a diagram for explaining the operation of the phase difference judgment circuit of the digital demodulator according to the sixth embodiment of the present invention.
  • FIG. 33 is a detailed block diagram of a digital demodulator according to a seventh embodiment of the present invention.
  • FIG. 34 is a diagram for explaining the modulation principle of the 4-shift QPS ⁇ modulation method.
  • FIG. 35 is a diagram illustrating a preamble generation operation in the ⁇ 4 shift QPS S modulation scheme.
  • FIG. 36 is a diagram showing a change in an instantaneous frequency of a modulated wave during transmission of a preamble signal.
  • FIG. 37 is a block diagram of a digital demodulator according to an eighth embodiment of the present invention.
  • FIG. 38 is a block diagram of a digital demodulator according to a ninth embodiment of the present invention.
  • Figure 39 shows the basic block diagram of a synchronous detector.
  • Fig. 40 is a basic block diagram of the delay detector.
  • Fig. 41 is a basic block diagram of a digital delay detector.
  • Figure 42 is a block diagram of a demodulation circuit using a digital signal processing detection circuit.
  • Latch circuit, 43, 44, 47 Averaging circuit, 45, 57, 68, 103: Multiplexer, 46: Phase correction circuit, 48: Memory, 49: Selection circuit, 50, 107: Clock Clock generator, 51, 5... Reference signal generation means, 53... Frequency divider, 61... Frequency error detection means, 62, 66... Addition circuit, 63... Frequency error compensation data generation means, 67... Addition , 69 ... Addition means, 70 ... Phase shift means, 90, 90 '... Phase difference distribution detection means, 93 ... Phase difference classification circuit, 95, 223 ... Counter, 97 ...
  • Phase difference judgment circuit 100, 100' ... Frequency drift detection means, 101: subtractor, 105: up-down counter, 108: timer circuit, 109: count number detection circuit, 211: preamble generation circuit, 213: modulator, 215... Modulation wave output terminal, 221... Modulation wave input terminal, 222... Limiter amplifier, 225... Gate signal generation circuit, 226... Timer, 227... Timer clock, 229... Reference signal frequency conversion circuit, 230: Reference signal input terminal, 231: Detector, 233: Clock regeneration data generation circuit, 235, 604: Clock regeneration circuit, 302: Carrier regeneration circuit, 316, 323: Fixed oscillator, 325: Low-pass filter ( LPF), 326 ...
  • LPF Low-pass filter
  • Analog digital converter 327 ... Digital signal processing and detection circuit, 334 ... 4 doubling circuit, 335 ... Loop filter, 400 ... Reference signal generation means, 500 ... Frequency Drift detection circuit, 601 —Limiter, 602: Digital oscillator, 603: Direct phase quantization circuit, 605: Reference signal phase estimation circuit, 606: Frequency drift detection circuit, 607: Decoding circuit, 608: Phase likelihood detection means .
  • FIG. 2 is a block diagram of a digital decoder according to the first embodiment.
  • FIG. 2 is a block diagram of the digital decoder according to the first embodiment of the present invention.
  • FIG. 3 is a detailed block diagram of a digital decoder according to an embodiment of the present invention.
  • FIG. 10 is a detailed block diagram of a digital decoder according to a second embodiment of the present invention.
  • the digital decoder comprises: a reference signal generating means 400 for generating a predetermined reference signal corresponding to a received angle-modulated wave; A detection circuit for detecting a wave.
  • the reference signal generation means 400 detects a phase difference between the phase of the reference signal and the phase of the angle-modulated wave, and outputs the phase difference data to the phase difference detection means 30.
  • a reference signal phase predicting means 40 for capturing the phase difference data, predicting a newly set phase of the reference signal, and outputting reference signal phase prediction data selected according to the reception level of the angle-modulated wave;
  • a clock generator 50 and reference signal control means 51 which takes in the reference signal phase prediction data and generates a reference signal having a designated phase from an input clock.
  • the reference signal generation means 400 captures the phase difference data, detects a frequency error between the carrier of the angle-modulated wave and the reference signal, and outputs frequency error data as frequency error data.
  • Frequency error compensation data generating means 63 for taking in error data and outputting frequency error compensation data for controlling the phase of the reference signal in accordance with the frequency error; and a reference signal phase outputted from the reference signal phase estimating means 40.
  • phase difference detecting means 30 includes a flip flop 31 and a shift tray.
  • the reference signal generating means 51 includes a frequency divider 53, a shift register 55, and a multiplexer 57.
  • the frequency error compensation data generating means 63 includes a latch circuit 65 and an adder 67.
  • FIG. 4 is a diagram for explaining the operation of the phase difference detecting means of the digital decoder according to the first embodiment of the present invention.
  • FIG. 5 is a time chart of each signal of the phase difference detecting means of the digital decoder according to the first embodiment of the present invention.
  • FIG. 6 is a diagram showing the signal phase of the QPSK signal in the signal space.
  • FIG. 7 is a diagram showing the phase of a QPSK signal when passing through a line in which fading exists.
  • FIG. 8 is a block diagram of a reference signal phase predicting means of the digital demodulator according to the first embodiment of the present invention.
  • FIG. 9 is a block diagram of a block diagram of an averaging circuit using an adder of reference signal phase estimating means of the digital decoder according to the first embodiment of the present invention.
  • FIG. 11 is a diagram showing the detection phase of the Q P S ⁇ signal when a frequency error exists between the carrier of the angle-modulated wave and the reference signal.
  • the angle-modulated wave input to the input terminal 11 is converted into a binary quantized digital signal (duty ratio is 50%), whose amplitude fluctuation has already been removed by a limiter circuit and the like. It has been converted. Therefore, only the phase is input to the input terminal 11 as a modulated signal.
  • the angle-modulated wave input to the input terminal 11 is detected by the reference signal whose phase has been reset by the detection circuit 20 and a signal obtained by performing a two-phase shift on the reference signal.
  • output terminal 13 as a Q, it is output to the 13 2.
  • the reference signal 21 is a ⁇ 2 shift circuit for shifting the reference signal ⁇ 2 phase.
  • these two reference signals serve as detection axes orthogonal to each other in the same manner as the recovered carrier in the synchronous detection, and in this embodiment, the flip-flops are used.
  • 23 2 is configured to operate as a phase comparator.
  • the angle-modulated wave input from the input terminal 11 is branched and input to the flip-flops 31, to 31 civilof the phase difference detection means 30.
  • the reference signal whose phase is reset is is entered in the shift register 33 of the phase difference detection unit 30, the phase shift signal C output, -C n canvas Li Ppufuro-up 31, is supplied as the clock of to 31 n.
  • disadvantageous Ppufuro-up 31 the phase difference data d output from to 31 ", ⁇ d n is taken into reference signal phase prediction means 40 receiving level (channel condition) is input as the selection information o
  • the clock generator 50 generates a clock of a single frequency asynchronously with the carrier of the input angle-modulated wave.
  • the clock output from the clock generator 50 is input to the frequency divider 53 of the reference signal control means 51 and the shift register 55 to which the frequency-divided signal output from the frequency divider 53 is input.
  • the plurality of phase-shifted signals output from the shift register 55 are input to the multiplexer 57 that selects one of the signals based on the reference signal phase prediction data output from the reference signal phase prediction means 40, and the phase of the set phase is Output as a reference signal.
  • the shift register 33 is used as a phase shift circuit included in the phase difference detection means 30, and the operation clock is used as a reference signal by the reference signal control means 51. This configuration is shared with the clock used for signal generation.
  • phase difference detecting means 30 Flip ports 31, to 31 of the phase difference detecting means 30.
  • the phase shift signals C 1,..., C n output from the shift register 33 are used as clock inputs, and the input angle modulated waves are latched.
  • the phase difference between the reference signal whose phase has been reset and the angle-modulated wave can be detected from the phase difference data output from each flip-flop 31, to 31 °.
  • the modulation phase of the received angle-modulated wave is C, as shown in FIG. If it is taking the value of ⁇ relative to the fall between the phase shift signals C 3 and Utsurishoshin No. C 4 (phase shift region d). That is, as shown in FIG. 5, when the rising Ejji of the received angle-modulated wave is located between the rise of the phase signal C 3 and Utsurishoshin No. C 4 is disadvantageous flop 31, to 31.
  • the reference signal phase predicting means 40 predicts the phase of the reference signal to be newly set from the past phase difference data according to the state of the line, and sends the reference signal phase prediction to the reference signal generating means 51 at each identification timing. Output as data. Details will be described later.
  • the frequency of the frequency-divided signal obtained from the frequency divider 53 is set so as to be substantially equal to the carrier of the angle-modulated wave.
  • the shift register 55 is used as a phase shift circuit of the frequency-divided signal, and the quad generator 50 outputs the shift register 55 to the shift register 55.
  • a predetermined phase shift is given to the frequency-divided signal with the time accuracy of one cycle, and the reference signal phase estimating means 40 outputs from the obtained plural phase-shifted signals.
  • the multiplexer 57 selects a phase corresponding to the reference signal phase prediction data.
  • the reference signal phase predicting means 40 predicts the phase of the reference signal.
  • the principle, method and configuration of the embodiment will be described with reference to FIGS. 6 to 9.
  • the angle-modulated wave is, for example, a QPSK signal
  • the signal phase in the signal space is indicated by only four phase points as shown in FIG.
  • the CI PSK signal is band-limited by a roll-off filter
  • the modulation phase changes smoothly around the four phase points, but even in that case, if attention is paid only to the optimal discrimination timing, the four Indicated only by phase points.
  • the phase of the reference signal is I-axis or 1-axis, that is, the phase difference with the angle modulated wave is
  • the present means calculates the amount of phase shift for setting the phase of the reference signal on the I-axis or the Q-axis from the phase difference between the reference signal and the angle-modulated wave.
  • the calculated amount of phase shift is sent as reference signal phase prediction data to the multiplexer 57 in the reference signal generating means 51 for each identification timing, and is selected by selecting one of the outputs of the shift register 55. Each time, the phase of the reference signal is reset.
  • the identification timing is determined by thermal noise and random FM noise generated during fusing.
  • the time phase fluctuates from the four phase points 1 to 4. Therefore, since the phase shift amount of the reference signal is also affected by these noises, the phase shift amount obtained by removing the influence of the noise from the value of the phase shift amount calculated for each of the past multiple identification timings. It is necessary to predict the amount of data for each identification timing. Only However, these prediction methods differ depending on the type of noise. For example, with respect to thermal noise, the phase fluctuation due to noise becomes random, so that it may be averaged. On the other hand, for random FM noise, a phase error simply occurs in the same direction, so it is better to predict the phase so that it always follows the phase fluctuation caused by this.
  • FIG. 8 and FIG. 9 are block diagrams of the reference signal phase predicting means 40.
  • first and second embodiments are configuration examples in the case of considering the past four symbols of phase difference data.
  • phase difference data including phase fluctuation due to noise output from the phase difference detection means 30 is input to the phase shift amount conversion circuit 41, and the phase shift amount for each symbol is calculated.
  • This data Cakra Tutsi circuit 42, for each identification data I Mi ring, 42 2, 42 3 are latches, phase shift amount of 4 symbols including the latest phase shift amount is obtained.
  • the averaging circuit 43,, 43, which averages 2 symbols, and the averaging circuit 44, which averages 2 and 4 symbols passes the phases of 1 symbol, 2 symbol average, and 4 symbol average. The amount of shift can be obtained.
  • FIG. 9 shows an averaging circuit using an adder. Input A. AA i and inputs BD to B i, the adder outputs S i + I to SD are taken out as outputs of the averaging circuit.
  • random FM noise becomes dominant when the reception level is high. Can be changed as appropriate. That is, when the reception level is low, it is better to average a large amount of data in order to remove the influence of thermal noise.
  • the reception level is high, only the latest phase shift amount is used to follow the phase noise due to random FM noise. This is because the phase of the reference signal determined by the latest phase shift amount is It is based on the assumption that it is closest to the phase of the optimal detection axis in the mining.
  • the multiplexer 45 selects the phase shift amount of one symbol.
  • the averaging operation may be a method using a least squares method or the like. Detection by these averagings has characteristics close to those of Costas loop-type synchronous detection.
  • the method of predicting the phase of the reference signal from the amount of phase shift of one symbol is effective when random FM noise is dominant, but this detection method is equivalent to the conventional one-symbol delay detection.
  • Characteristic if the phase fluctuation of the random FM noise can be predicted with higher accuracy from the past phase difference data, it is expected that the detection characteristics can be further improved.
  • the processing of such advanced prediction operations is complicated and ⁇ , so that a digital signal processor is generally used.
  • the phase of the next symbol is almost predicted by detecting several bits of phase fluctuation, the information of the phase fluctuation is used as an address, and a memory that stores the predicted value of the phase of the next symbol is used.
  • the circuit configuration can be simplified.
  • the first and second embodiments are applied to other modulated signals whose detection phases such as polyphase iSK are known in advance.
  • the same applies to the case where the phase of a QPSK signal is applied to a ⁇ / 4 shift QPSK signal in a fixed direction at each discrimination timing.
  • the phase of the modulated signal shifts by ⁇ ⁇ 4 after the identification timing, so if the axis that serves as the detection reference for detection is shifted by ⁇ ⁇ 4 at a time, the signal can be viewed from the detection axis. Is equivalent to the C1 PSK signal.
  • the reference signal phase prediction means 40 predicts the phase of the reference signal at the next identification timing, until the next identification timing.
  • the phase of the reference signal may be shifted due to a frequency error during one of the symbols, which may hinder stable detection operation. Therefore, in such a case, an operation for canceling the phase shift of the reference signal due to the frequency error is required.
  • the digital demodulator shown in FIG. 10 Based on the detected frequency error data, the digital demodulator shown in FIG. 10 generates data that cancels the phase shift of the reference signal due to the frequency error, and adds it to the reference signal phase prediction data to add the reference signal phase prediction data.
  • the configuration for inputting to the control means 51 is characterized.
  • the frequency error detecting means 61 is The frequency error data ⁇ is detected from the output phase difference data and sent to the frequency error compensation data generating means 63.
  • the phase of the reference signal and the phase of the angle-modulated wave at the discrimination timing have a predetermined phase relationship as shown in FIG. 11 (a).
  • the phase of the angle-modulated wave is always detected by rotating in one direction as shown in FIG. 11 (b). Since this rotation is proportional to the frequency error, the frequency error can be obtained by observing this ⁇ . This can be detected by averaging over several symbols even in the presence of noise.
  • the reference signal output from the reference signal control means 51 and having its phase reset is branched and input to the clock terminal of the latch circuit 65 of the frequency error compensation data generation means 63.
  • the output of the decimal part of the latch circuit 65 is input to an adder 67 together with the frequency error data output from the frequency error detection means 61, and the added output is input to the latch circuit 65.
  • the output of the integer portion of the switch circuit 65 is added to the reference signal phase prediction data output from the reference signal phase prediction means 40 by an adder 69 and supplied to the multiplexer 57 of the reference signal control means 51.
  • the cut-off frequency of the cut-off generator 50 is f.
  • the frequency of the reference signal is f r
  • M is the frequency division number of the frequency divider 53. If the frequency i r of the reference signal is substantially equal to the carrier frequency f c , the frequency division number m of the frequency divider 53 may be fixed. However, if there is a frequency error in the meantime, in order to make the frequency fr of the reference signal the carrier frequency fc, the frequency division number must be
  • the reference signal phase prediction data in the reference signal phase prediction means 40 is directly changed. That is, the reference signal phase prediction data is adjusted for each symbol so that the phase of the predicted reference signal is offset by the amount of phase shifted between symbols due to a frequency error. Since the reference signal phase prediction data from the reference signal phase prediction means 40 is output at each identification timing, if the symbol period is long, the phase error may increase and the detection characteristics may be degraded. This is effective when the phase error between symbols is within the allowable range.
  • the frequency error data can be detected by measuring the reception frequency with the output clock of the mouthpiece generator 50. This method can detect the frequency error at high speed.
  • the frequency error compensation data generating means 63 when the level of the modulated wave is low or is not received in the frequency error compensation data generating means 63, correct frequency error compensation data cannot be obtained due to noise, phase synchronization is lost, and the detection characteristics deteriorate. . Therefore, in such a case, in order to prevent loss of synchronization, the value of the frequency error compensation data is frozen with the value at that time by an external control signal.
  • FIG. 12 shows a block diagram of another phase detector of the digital demodulator according to the first and second embodiments of the present invention.
  • Fig. 13 is a diagram showing the operation of another phase detection means of the digital demodulator according to the first and second embodiments of the present invention
  • Fig. 14 is a diagram showing the operation of the first embodiment and the second embodiment of the present invention 12 is a timing chart of each signal of another phase detection means of the digital demodulator of the second embodiment.
  • the reference signal control means is constituted by a counter with a shift function.
  • the phase difference detecting means is composed of two latches.
  • FIGS. 13 and 14 show the principle of operation.
  • the output of the II bit of the power supply with the shift function indicates the phase obtained by dividing the carrier wave by 2 ⁇ .
  • the phase of the angle modulation wave with respect to the reference signal output from the shift function power center can be known.
  • a value obtained by latching this phase data for each symbol timing is defined as phase difference data.
  • Other operations are the same as those of the first embodiment shown in FIG.
  • the first embodiment and the second embodiment can all be realized by a digital circuit for the operations of detecting the angle-modulated wave, reproducing the carrier for detection, and compensating for the frequency error.
  • a carrier extraction filter voltage-controlled oscillator, analog-to-digital converter, delay line, or other analog-to-analog components.
  • the fixed oscillator is externally connected, and the rest is a complete chip. It can be realized as a digital integrated circuit. Therefore, it is possible to eliminate the need for adjustment and to reduce power consumption, thereby reducing costs.
  • the digital demodulators of the first embodiment and the second embodiment can be applied to a modulated signal whose detection phase that can be taken at the time of identification is known.
  • the conventional method of controlling the phase of the reference signal enables conventional cost-based synchronous detection, delayed detection, and other types of detection. It is easy to appropriately change the detection method according to the line conditions.
  • frequency drift can be compensated only by controlling the phase of the reference signal, and stable detection can always be performed.
  • FIG. 15 is a block diagram of a digital demodulator according to a third embodiment of the present invention.
  • FIG. 16 is a detailed block diagram of a digital demodulator according to the third embodiment of the present invention.
  • the angularly modulated wave input to the input terminal 11 is a digital signal (duty ratio of 50%) that has already been subjected to amplitude quantization by a limiter circuit or the like and has been subjected to binary quantization. %). Therefore, the input terminal 11 is input as a signal in which only the phase is modulated.
  • the angle modulated wave input to the input terminal 11, the multiplier 26 of the detection circuits 20, and Tautau Zeta 2 phase shift the phase Re reference signal and its having been reset at 26 2 is detected by the signal, the output terminal 13 as a detection signal I and the detection signal Q, respectively, are output to the 13 2.
  • the reference board 23 is a ⁇ 2 shift circuit for shifting the reference signal by ⁇ 2 phase. Further, these two reference signals serve as detection axes orthogonal to each other similarly to the regenerated carrier in synchronous detection. Note that this configuration corresponds to the QPS ⁇ signal, but the third embodiment is similarly applicable to other synchronous detectors.
  • the angle-modulated wave input from the input terminal 11 is branched and input to flip-flops 31, to 31 ⁇ of the phase difference detection means 30.
  • the reference signal whose phase is re-set is entered into the phase shift circuit 33 of the phase difference detection unit 30, the phase signals C output, -C "Canvas re-flops 31, each of to 31 n
  • the phase difference data between the angle-modulated wave output from the flip-flops 3 to 31 and the reference signal whose phase has been reset is taken into the phase shift data conversion means 37. It is.
  • the phase shift data conversion means 37 converts the phase difference data into a shift amount from the modulation phase which can be originally taken at the time of identification, and The phase shift data is sent to the reference signal phase predicting means 40.
  • the reference signal phase estimating means 40 includes a phase correction circuit 46, a latch circuit 43, and a memory 48, and the phase correction circuit 46 outputs a reference signal output from the memory 48 together with the phase shift data.
  • the phase prediction data is input and converted into a carrier phase fluctuation data corresponding to the phase of the carrier wave that fluctuated during one symbol, and then output.
  • La Tutsi circuit 43 latches circuit 43 to hold the carrier phase variation data over several symbols in response to the identification Ti Mi ring signal has to 43 3, the conveyance of the output (the number symbols of each latches circuit (Wave phase fluctuation data) is output as the address of memory 48.
  • the memory 48 stores reference signal phase prediction data at the next symbol identification timing using the carrier phase fluctuation data of several symbols as an address.
  • the clock generator 50 generates a single-frequency clock asynchronously with the carrier of the input angle-modulated wave.
  • the clock output from the clock generator 50 is input to the frequency divider 53 of the reference signal control means 51 and the shift register 55 to which the frequency-divided signal output from the frequency divider 53 is input.
  • the plurality of phase-shifted signals output from the shift register 55 are reset via a multiplexer 57 which selects one of the signals based on the reference signal phase prediction data output from the memory 48 of the reference signal phase prediction means 40. It is output as the reference signal of the phase determined.
  • FIG. 17 is a diagram for explaining the operation of the phase difference detecting means of the digital demodulator according to the third embodiment of the present invention.
  • FIG. 18 is a time chart of each signal of the phase difference detecting means of the digital demodulator according to the third embodiment of the present invention.
  • FIG. 19 is a diagram for explaining the conversion operation of the phase shift data conversion means of the digital demodulator according to the third embodiment of the present invention.
  • FIG. 20 is a diagram showing phase fluctuation of a carrier under random FM noise.
  • flip-flops 3 to 31 n of the phase difference detecting means 30 are shown. Uses the phase signals C and -C infrastructureoutput from the shift register 33 as clock inputs and latches the input angle-modulated waves, respectively. From the output data, the phase difference between the reference signal whose phase has been reset and the angle-modulated wave can be detected.
  • the half cycle of the reference signal becomes 11.25 (360 / 32) 16 was shifted by degrees phase shift signal C, -C 16 is obtained.
  • these phase-shifted signals C 1 to C 16 one cycle of the reference signal is divided into 32 phase regions as shown in FIG. If the operation clock of the phase shift circuit (shift register) 33 is made high-speed, it can be divided into more phase regions.
  • the modulation phase of the received angle-modulated wave is the phase-shifted signal C as shown in FIG. If the value of is taken with reference to, it will be between the phase shift signal C 6 and the phase shift signal C 7 . That is, as shown in FIG. 17, when the rising Ejji of the received angle-modulated wave is located between the rise of the phase signal C 6 and the phase shift signal C 7 is unfavorable Tsu Pufu Lock flop 31 , ⁇ 31.
  • phase difference data output from Cci, d 2 ... (! 16] becomes [0 0 0 0 0 0 1 1 1 1 1 1 1 1].
  • the phase difference data is the angle Since everything differs depending on the phase of the modulated wave, the phase difference between the angle-modulated wave and the reference signal can be obtained from the phase difference data.
  • the detection signal I output from the detection circuit 20 is a function of cosi &
  • the detection signal Q can be represented by a function of sin, arc tan () may be calculated from each signal.
  • the phase shift data conversion means 37 converts the phase difference data obtained by the phase difference detection means 30 into four transforms indicated by thick lines in FIG. Converts to the deviation from the tuning phase point (? RZ 4, 3 ⁇ 4, 5 ⁇ 4, 7 ⁇ / 4). For example, when the angle-modulated wave shown in FIG. 18 is input and the phase difference data [0 0 0 0 0 0 1 1 1 1 1 1 1] is obtained, as shown in FIG. Is converted to [1 3] ([1 1 0 1] in binary). This conversion process can be realized by a simple logic circuit. By this operation, the phase difference between the modulation phase of the carrier and the reference signal is obtained regardless of any of the four modulation phases.
  • the reference signal phase predicting means 40 predicts the phase of the reference signal to be newly set from the past phase difference data, and outputs the reference signal phase predicting data to the reference signal generating means 51 for each identification timing.
  • the reference signal phase prediction means 40 When random FM noise is generated under fusing, the ( ⁇ phase of the carrier fluctuates with time.
  • Fig. 20 shows an example. The horizontal axis shows the time in symbol units, and the vertical axis shows the time. Indicates the relative value of the carrier wave phase Since the conventional delay detector is equivalent to performing detection with reference to the phase of the carrier wave one symbol before, the phase of the carrier wave fluctuates by 45 degrees or more between one symbol
  • the reference signal phase prediction means 40 of the demodulator of the third embodiment predicts the phase of the carrier of the next symbol based on the past phase fluctuation of the carrier, and based on the predicted phase.
  • the phase of the quasi-signal is reset, that is, the phase transition due to random FM noise is predicted, and the phase fluctuation in the next symbol is predicted, instead of the feedback operation that removes the detected phase difference as in the conventional configuration.
  • This is a feed-forward operation that sets the phase of the reference signal so that it can be killed, so even if the phase of the carrier wave fluctuates by more than 45 degrees during one symbol, the error is prevented by predicting it. be able to.
  • the memory 48 of the reference signal phase prediction means 40 data indicating the amount of phase fluctuation of the carrier wave for the past m symbols is taken as an address, and the data of the next symbol is The reference signal phase prediction data at the identification timing is stored. That is, if the phase fluctuation amount of the carrier over the past m symbols is obtained, the memory 48 can predict the phase of the reference signal (the carrier in the case of synchronous detection) in the next symbol.
  • the third symbol and the fourth symbol are Can be predicted to be +7. If this predicted value is correct, the phase difference between the angle-modulated wave and the reference signal reset based on the predicted value in the next symbol will be approximately equal to ⁇ 4 soil i X ⁇ ⁇ 2 and the phase deviation The transfer data is 0. Since the amount of phase fluctuation of the carrier at this time is equal to the predicted value (reference signal phase predicted data), this value must be set in the latch circuit 43 as a new input address of the memory 48. Can be.
  • the phase difference between the angle-modulated wave and the reference signal shifts from ⁇ 4 iX ⁇ ⁇ 2, and the phase An unpredictable error is detected. Therefore, by adding the error and the value predicted in the memory 48 by the phase correction circuit 46, the actual phase fluctuation amount of the carrier wave can be obtained. If the predicted value is too large, the phase shift will be in the negative direction. Therefore, if the data is represented by complements, the amount of phase fluctuation of the actual carrier wave is calculated by the addition process as described above. Can be requested.
  • the reference signal phase prediction data stored in the memory 48 is determined based on the carrier phase fluctuation measured in advance, or the spline interpolation is performed based on the carrier phase fluctuation data at a plurality of identification timings. Determined by interpolative or other mathematical calculations.
  • the frequency of the frequency-divided signal obtained from the frequency divider 53 is set so as to be substantially equal to the carrier of the angle-modulated wave.
  • a shift register 55 is used as a phase shift circuit for the frequency-divided signal, and a clock output from the clock generator 50 is supplied to the shift register 55.
  • a predetermined phase shift is given to the frequency-divided signal with a time accuracy of one cycle, and a phase corresponding to the reference signal phase prediction data output by the reference signal phase prediction means 40 is obtained from a plurality of obtained phase shifted signals. Is selected by the multiplexer 57.
  • FIG. 21 shows a block diagram of a digital demodulator according to a fourth embodiment of the present invention.
  • FIG. 22 is a block diagram of the averaging circuit of the digital demodulator according to the fourth embodiment of the present invention.
  • the configurations of the detection circuit 20, the phase difference detection means 30, the phase shift data conversion means 37, the clock generator 50 and the reference signal control means 51 are shown in FIG. This is the same as each part of the embodiment, and the difference is the configuration of the reference signal phase predicting means 40 '.
  • the reference signal phase estimating means 40 includes an averaging circuit 47 to which the phase shift data is input, in addition to the position complementing circuit 46, the latch circuit 43, and the memory 48 of the reference signal phase estimating means 40, and A selection circuit 49 is provided for selecting the output of the averaging circuit 47 or the output of the memory 46 and outputting it as reference signal phase prediction data.
  • the averaging circuit 47 and the latch circuit 43 receive the identification timing signal, and the averaging circuit 47 and the selection circuit 49 receive the reception level data indicating the line status.
  • the averaging circuit 47 averages the phase shift data over the past II identification timings and outputs the result as reference signal phase average data.
  • n 4
  • phase shift data Cakra Tutsi circuit 61, for each identification Thailand Mi ring, 61 2, 61 3 are latches, latest phase shift amount Complex Umate 4 symbols of the phase The shift amount is obtained. Further from each value, 2 averaging circuit 62 which takes the symbol,, 62 via the 2 and 4 averaging circuit 66 which takes the symbol, one symbol, the average of the 2 symbols, 4 averages the phase shift of the symbol You can get the quantity.
  • random FM noise becomes dominant when the reception level is high.
  • thermal noise becomes dominant when the reception level is low
  • random FM noise becomes dominant when the reception level is high.
  • the reception level is low, it is better to average a large amount of data in order to remove the influence of thermal noise.
  • the reception level is high, only the latest phase shift amount is used to follow the phase noise due to random FM noise. This is based on the assumption that the phase of the reference signal determined by the latest amount of phase shift is closest to the phase of the optimal detection axis in the next identification timing.
  • the reception level when the reception level is low, the average phase shift amount of 4 symbols is taken, when the reception level is an intermediate value, the average phase shift amount of 2 symbols is taken, and when the reception level is high, the phase shift amount of 1 symbol is taken. Is selected by the multiplexer 68 so that
  • Reference signal phase predicting means 40 'using averaging circuit 47 having such a configuration. Selects the output data from the memory 48 or the output data from the averaging circuit 47 according to the reception level, and sends it to the reference signal generation means 51 as reference signal phase prediction data at the next identification timing.
  • the value of the number of averages n in the averaging circuit 47 should be reduced to 1 as the reception level increases, and the output of the memory 48 should be selected at a higher reception level as random FM noise becomes dominant.
  • an error rate characteristic equivalent to that of synchronous detection can be obtained in the low reception level region, and an error rate characteristic superior to that of synchronous detection or delay detection can be obtained in the high reception level region.
  • the third and fourth embodiments can be applied to other modulated signals, such as polyphase PSK, whose detection phase is known in advance. . It should be noted that when applied to a PSK signal having eight or more phases, it is possible to cope by increasing the number of detection axes of the detection circuit 20.
  • the phase of the reference signal can follow the phase transition of the random FM noise under fusing, the detection characteristics are improved and the data error rate can be reduced.
  • the configuration that optimally selects the reference signal phase prediction means for predicting the phase at the next identification timing of the reference signal in accordance with the reception level and other line conditions provides good detection characteristics over a wide reception level range. Error rate characteristic) can be obtained.
  • FIG. 23 is a block diagram of a digital demodulator according to a fifth embodiment of the present invention.
  • FIG. 24 is a detailed plot of the digital demodulator according to the fifth embodiment of the present invention.
  • the amplitude fluctuation of the angle-modulated wave input to the input terminal 11 is already removed by a limiter circuit and the like, and It is assumed that the digital signal has been converted to a value-quantized digital signal (duty ratio is 50%). Therefore, the input terminal 11 is input as a signal in which only the phase is modulated.
  • the angle-modulated wave input to the input terminal 11 is detected by the reference signal whose phase has been reset by the detection circuit 20 and a signal obtained by shifting the phase of the reference signal by ⁇ 2.
  • the reference board 21 is a shift circuit that shifts the reference signal ⁇ 2 by two phases. Further, two reference signal This plays a role of detection axis likewise perpendicular to each other and the recovered carrier in synchronous detection, the configuration in this embodiment is disadvantageous Ppufu-up 23, 23 2 operates as a phase comparator is there.
  • the angle-modulated wave input from the input terminal 11 is branched and input to the flip-flops 81 and to 81 civilof the phase difference detection means 80.
  • the reference signal whose phase has been reset is
  • the phase shift signals C 1,..., C n which are input to and output from the shift register 83 of the phase difference detection means 80, are supplied as clocks of flip-flops 8 to 81.
  • Phase difference data D l to D n of the unfavorable Ppufu port Tsu angle modulated wave and the phase shift signals output from the flop 8 to 81 n is transmitted to the phase difference distribution detection means 90.
  • the input phase difference data D is La Tutsi by the identification Thailand Mi ring in to D n Gala Tutsi circuit 91, and sends the La Tutsi output to the phase difference classification circuit 93.
  • FIG. 25 is a diagram for explaining the frequency drift.
  • FIG. 26 is a diagram showing an output example (phase difference distribution state) of the phase difference distribution detecting means when a negative frequency drift exists.
  • FIG. 27 is a diagram showing a phase region in which the number of times the angle modulation wave is detected with respect to the drift frequency is maximum.
  • FIG. 28 is a block diagram of a circuit for detecting a phase region in which the number of times of detection of the angle modulation wave is maximum.
  • FIG. 29 is a diagram showing the number of times an angle-modulated wave is detected in a phase region designated for a drift frequency.
  • FIG. 30 is a diagram showing the difference in the number of times of detection of the angle-modulated wave in the two phase regions specified for the drift frequency.
  • the shift register 83 sets the phase of the input reference signal to C.
  • These phase signals C, by -C 8, 1 cycle of the reference signal as shown in FIG. 4 is divided into 16 phase regions a to p.
  • the modulation phase of the received angle-modulated wave changes as shown in FIG. Be between phase signals C 3 and the phase shift signal C 4 as reference (phase region d)
  • the rising E Tsu di angle modulated wave received as shown in FIG. 5 is the phase shift signal C 3 and moves the case located between the rise of the phase signal C 4, each full re Ppufu opening-up 81, the phase difference data [D, D 2 - D 8] output from to 81 8, [0 0 0 1 1 1 1 1].
  • the phase difference between the angle modulated wave and the reference signal can be obtained from the phase difference data.
  • the latch circuit 91 latches each phase difference data output from the phase difference detecting means 80 at each identification timing.
  • the phase difference classifying circuit 93 detects which position of the phase area a to p the angle modulated wave is based on the latch output. Here, a pulse is generated at the terminal indicating the phase region (d) where the phase of the angle-modulated wave is located.
  • the phase difference classifying circuit 93 can be easily configured with a simple sequential circuit.
  • the angle-modulated wave is, for example, a 1PSK signal
  • the four phases (books) shown in FIG. 25 can be detected at the identification timing.
  • the detected phase shifts in the positive or negative direction.
  • the detection phase ( ⁇ ) shifts in the positive direction
  • a negative drift occurs, the detection phase ( ⁇ ) shifts in the negative direction.
  • FIG. 26 shows an output example of the phase difference distribution detecting means 90 when there is a negative frequency drift.
  • the horizontal axis is the phase region, and the vertical axis is the number of detections of the angle-modulated wave counted by the counter 95 to 95 m .
  • the number of times an angle-modulated wave is detected in the phase regions a, e, i, and m is added.
  • the dashed line is a distribution where no frequency Dori oice, since the peak modulation phase is a C 2 and C 6 against the half cycle of the carrier wave, the phase region b (f, j, n ) And the phase region c (g, k, o).
  • the solid line is the distribution when there is a negative frequency drift, and the region where the phase of the angle-modulated wave is detected is shifted to the right from the center phase region. If the frequency drift is positive, shift to the left.
  • the frequency drift detection means 100 estimates the frequency drift amount of the carrier wave based on the output of the phase difference distribution detection means 90.
  • FIG. 24 is a diagram showing a phase region (vertical axis) in which the number of times the angle-modulated wave is detected with respect to the drift frequency (horizontal axis) is maximum.
  • the phase region was degenerated into four, a, b, c, and d. Therefore, the phase region a includes the phase regions e, i, and m, and the same applies to other phase regions.
  • the magnitude of the frequency drift (earth ⁇ f) can be estimated.
  • the smaller the size of the phase region divided at this time the smaller the estimation error of the frequency drift.
  • FIG. 28 shows an example of a circuit configuration for detecting a phase region in which the number of times the angle-modulated wave is detected (each output of the phase difference distribution detecting means 90) is maximum.
  • the difference between the number of detections j_ of the first phase region a and the number of detections ⁇ _ of the phase region b of the second subject is calculated by the subtractor 101, and the multiplexer 103, Select the larger data (_ _ or b).
  • the subtractor 61 2 takes the difference between the output of the multiplexer 103, and the number of detections ⁇ _ of the third phase region c, and the multiplexer 103 2 calculates the difference between the code data F, and _ or _ ⁇ . Select the larger data.
  • subtractor 101 takes the difference between the detected number _ phase regions d of the output of the multiplexer 103 2 and 4 trial th 3, the multiplexer 103 3 _ by the code data F 2, _ ⁇ or capital ⁇ The data with the larger _ is selected, and finally the phase region with the largest number of detections is detected. Outputs the number of times G appears.
  • the code data of the subtracters 10 to 101 3 [F. , F,, F 2 ], it is possible to detect which phase region has the maximum number of detections.
  • correction of the carrier frequency drift can be performed by directly controlling the frequency of the reference signal.
  • the distribution of the phase difference with respect to the frequency drift can be known in advance by using the delay time of the delay circuit, so that the number of detections (count value) is the maximum.
  • the data corresponding to the frequency drift can be created from the data in the phase domain.
  • the data obtained here can be used to control the amount of delay of a delay circuit in a detection circuit, for example, so that correction can be made to the frequency drift of the carrier.
  • FIG. 29 is a diagram showing the number of detections (vertical axis) of the angle-modulated wave in the designated phase region with respect to the drift frequency ( ⁇ axis).
  • the amount of frequency drift can be estimated from data measured in advance.
  • the conversion circuit from the number of times of detection to the amount of frequency drift can be easily configured by using a memory that stores the measured data. (Method 3)
  • FIG. 30 is a diagram showing a difference (vertical axis) between the number of detections of the angle modulation wave in the two designated phase regions with respect to the drift frequency (horizontal axis).
  • the two phase regions have a phase region on both sides of the modulation phase (for example, the same phase region).
  • the direction of the frequency drift can be detected by observing the sign of the difference in the number of detections.
  • this method does not directly estimate the frequency drift amount, but if a reference signal is supplied from the outside and the angle modulation wave is detected by the reference signal, the frequency of the reference signal is directly detected. Is controlled in such a way that is gradually changed in the direction in which the frequency drift of the carrier is corrected. Also, for example, if the delay amount of the delay circuit in the detection circuit is gradually changed in the direction to correct the frequency drift based on this data, a fixed delay with the frequency drift corrected The volume can be almost converged. The correction error at this time depends on the width of the delay amount to be changed.
  • FIG. 31 is a detailed block diagram of the digital demodulator of the sixth embodiment.
  • FIG. 32 is a diagram for explaining the operation of the phase difference judging circuit of the digital demodulator according to the sixth embodiment of the present invention. '
  • the configurations of the detection circuit 20 and the phase difference detecting means 80 are common to the fifth embodiment shown in FIG. 24, and are omitted here.
  • the phase difference determination circuit 97 in the phase difference distribution detecting means 90 ′ generates a rise of the angle modulated wave based on the phase difference data between the angle modulated wave output from the phase difference detecting means 80 and the reference signal.
  • this phase difference determination circuit 97 can be constituted by a simple sequential circuit, similarly to the phase difference classification circuit 93.
  • the time during which the phase of the angle-modulated wave stays in the phase region is almost equal to the time when it stays in the phase region.
  • the direction of the foot (positive or negative) can be determined.
  • the frequency drift detecting means 100 ′ for performing such a determination process includes a clock generator 107 for supplying a clock to the end down counter 105, the up down counter 105, a timer circuit 108, and an up / down counter 105. And a count number detection circuit 109 for detecting the number of counts.
  • the up / down counter 109 responds to the output of the phase difference judging circuit 97 when the phase of the angle-modulated wave stays in the phase region ⁇ , and the clock output from the clock generator 107 is output to the up-counter. Counts down the clock when it stays in the phase domain.
  • the count number detection circuit 109 monitors the number of counts of the up / down counter 105, and when the number of force in the up or down direction exceeds a predetermined value, the corresponding output terminal lllu, 111. Sends a detection pulse to With this detection pulse, the positive / negative (direction) of the frequency drift can be determined.
  • the timer circuit 108 when the up / down counter 105 counts the clock output from the clock generator 107, the timer circuit 108 also starts counting the clock. At this time, if the number of counts of the timer circuit 108 reaches the set value of the timer circuit before the number of counts of the up-counter 105 exceeds the predetermined value of the count number detection circuit 109, the timer circuit is activated. Reset the up-down counter 105 and count it again. In this case, the output terminals lllu and 111. Does not send a detection pulse. By inserting the timer circuit 108 in this manner, a certain range of frequency error can be allowed, and stable control of frequency drift compensation can be performed. If a reference signal is supplied from the outside and the angle modulation wave is detected using the reference signal, control is performed to directly change the frequency of the reference signal little by little in the direction in which the carrier wave frequency drift is corrected. .
  • the delay amount of the delay circuit in the detection circuit should be gradually changed in the direction to correct the frequency drift based on this data.
  • the frequency drift can be made to substantially converge to the corrected delay amount.
  • the correction error at this time depends on the width of the delay amount to be changed.
  • phase difference detecting means 80, the phase difference distribution detecting means 90, 90 'and the frequency drift detecting means 100, 100' described above can all be configured as digital circuits, and can be configured by digital signal processing. It is possible to obtain frequency drift information.
  • the angle-modulated wave detector in which the frequency drift of the carrier has a large influence on the detection is described.
  • the frequency drift detection circuit of the embodiment does not depend on the modulation method.
  • the frequency drift detection circuits of the fifth embodiment and the sixth embodiment detect the phase difference between the modulated wave and the reference signal by digital processing, and determine the frequency drift of the carrier wave from the phase difference distribution.
  • This is a configuration that obtains data proportional to the data, and can be realized entirely by digital circuits. In other words, no analog parts are required, and only a fixed oscillator, which is the clock for phase shift means and frequency drift detection means, is externally provided, and the rest is implemented as a complete one-chip digital integrated circuit. can do. Therefore, it is possible to eliminate the need for adjustment and to reduce power consumption, thereby reducing costs.
  • the data obtained by the frequency drift detection circuits of the fifth and sixth embodiments are fed back to a circuit capable of changing the frequency of the reference signal of the detector, so that the frequency drift of the carrier wave is obtained. Correct foot And a stable detection operation can be realized. Furthermore, if a feedback loop is configured to connect this data to a circuit that can vary the frequency of the reference signal, correction can always be performed even if the frequency drift of the carrier changes over time.
  • FIG. 33 is a detailed block diagram of the digital demodulator according to the seventh embodiment of the present invention.
  • a preamble generating circuit 211 on the transmitting side generates a preamble signal suitable for performing reproduction on the receiving side. That is, a preamble signal is generated in which the amplitude of the modulated wave does not become zero and the signal after detection includes a peak frequency component such as a repetition of “0” and “1”. This preamble signal is added before transmission data in actual transmission, modulates a carrier in modulator 213, and is output from modulated wave output terminal 215.
  • the modulated wave is input from the modulated wave input terminal 221 to the counter 223 via the limiter amplifier 222 on the receiving side, and the frequency of the modulated wave is measured.
  • the counter 223 is configured to count the edge (rising or falling) of the modulated wave only for a gate time corresponding to the gate signal output from the gate signal generating circuit 225.
  • the gate signal generation circuit 225 includes a timer 226 and a timer clock 227, and generates a signal corresponding to an integral multiple of the period of one symbol of the modulated wave.
  • the reference signal frequency conversion circuit 229 converts the frequency of the modulated wave measured by the counter 223 into the frequency (intermediate frequency) of a reference signal serving as a reference for detection. This reference signal frequency is subjected to predetermined correction processing according to the drift and the like, and is input from the reference signal input terminal 230.
  • the reference signal is input by the detector 231 via the limiter amplifier 222. It is used for detecting modulated waves.
  • a modulated wave is formed by the in-phase component and the quadrature component of the reference signal. Phase detection and output as I signal and Q signal respectively. These detection outputs are input to the clock reproduction circuit 235 via the clock reproduction data generation circuit 233.
  • FIG. 34 is a diagram for explaining the modulation principle of the 4-shift 1PS modulation scheme.
  • FIG. 35 is a diagram for explaining the preamble generation operation in the ⁇ 4 shift QPSK modulation method.
  • FIG. 36 is a diagram showing a change in an instantaneous frequency of a modulated wave during transmission of a preamble signal.
  • FIG. 34 (a) is a signal space diagram showing the modulation phase of the QPSK modulation signal
  • FIG. The rZ 4 shift QPSK is a modulation method in which the QPSK is rotated 7 ⁇ / 4 in a fixed direction at each symbol timing.
  • the phase shifts by ⁇ 4 at each symbol timing, so if the detection reference axis is shifted by ⁇ 4 at the time of detection, the signal moves from the detection axis to IP Very similar to S ⁇ . Therefore, when detecting the ⁇ 4 shift QPS S signal, the phase of the reference signal is shifted by ⁇ 4 with respect to the carrier at each discrimination timing.
  • the preamble generation circuit 211 in the modulator 213?
  • a pattern of the preamble signal is generated such that the modulation phase has the locus shown in FIG. 35 (a).
  • the preamble signal exists in a number of ways depending on a mapping method for determining which phase of the carrier is assigned to the input signal in the modulator 213, but when the shift QP SK is used, It is preferable that the locus of the phase of the modulated wave uses the pattern shown in FIG. 35 (a).
  • the counter 223 measures the frequency of the modulated wave modulated by such a preamble signal.
  • the instantaneous frequency of the modulated wave modulated by the preamble signal changes periodically with one symbol as shown in FIG. 36 because of the modulation by the clock recovery preamble. Therefore, if the frequency is measured using a time that is an integral multiple of this period as the gate time, the average frequency of the modulated wave can be obtained without variation.
  • the timer 226 and the timer clock 227 of the gate signal generation circuit 225 in measuring the frequency of the modulated wave, first, the timer 226 and the timer clock 227 of the gate signal generation circuit 225 generate a gate signal corresponding to a time corresponding to an integral multiple of the symbol period, and generate the gate signal.
  • the edge of the modulated wave is counted by the power counter 223 for the gate time indicated by. Note that the measurement accuracy in this case is determined by the measurement time. For example, if 1 Hz accuracy is required, a measurement time of 1 second or more is required.
  • the frequency of the modulated wave can be measured and converted into the frequency of the reference signal while the preamble for reproducing the clock of the seventh embodiment is being transmitted. This eliminates the need to set a preamble signal, which was required to measure the transmission, and can increase transmission efficiency.
  • the modulation wave frequency can be measured with a simple digital circuit using a counter or the like, it is easy to increase the speed, realize no adjustment, and reduce power consumption. Accumulation times It is possible to easily reduce the costs associated with the road and other factors.
  • the frequency of the reference signal is measured at high speed, and based on the result, drift or the like is performed. It is used for the configuration to detect the modulated wave in the optimum state using the reference signal corrected correspondingly.
  • FIG. 37 is a block diagram of a digital demodulator according to an eighth embodiment of the present invention.
  • Fig. 37 shows that it can be configured by a digital circuit at the intermediate frequency, and can also be configured by a digital operation processing circuit after quasi-synchronous detection and conversion to baseband.
  • FIG. 38 is a block diagram of a digital demodulator according to a ninth embodiment of the present invention.
  • the digital demodulator comprises a direct phase quantum circuit 603 for detecting the relative phase of the modulation signal with respect to the reproduction reference signal by detecting the modulation signal with the reproduction reference signal as bit digital data. From the detected relative phase data, a reference signal phase estimating circuit 605 for estimating the phase of a reference signal appropriate for detecting the next symbol, and a frequency drift from relative phase data detected in a plurality of past symbols Frequency drift detection circuit 606 that detects the frequency and estimates the frequency of an appropriate reference signal to compensate for this, and the reference signal whose phase is finely controlled according to the estimated phase value and the frequency value.
  • Digital oscillator 602 generated from fixed oscillator, and phase to output phase likelihood data indicating quality of composite data from detected relative phase data It is provided with likelihood detecting means 608 (Japanese Patent Application No. 1-75918, PCT / JP90 / 00393. Diversity receiving circuit).
  • the ninth embodiment has excellent error rate characteristics under thermal noise and fusing by controlling the mobile communication of the reproduction reference signal instantaneously according to the amount of phase change of the detected modulated wave. Power consumption, miniaturization, economy, and no adjustment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

明 細 書 ディ ジタル復調器
〔技術分野〕
本発明はデータ信号により搬送波を角度変調して伝送された角度 変調波からデータ信号を復調する回路に利用する。 特に、 熱雑音下 およびフュージング下において優れた誤り率特性を有し、 かつ低消 費電力化、 小形化、 経済化および無調整化が図れるディ ジタル復調 に関する。
〔背景技術〕
ディ ジタル角度変調波を復調するための検波器としては、 従来か ら同期検波器および遅延検波器がよく知られている。 同期検波器は, 理論的には最も優れた特性が得られることが知られているが、 移動 通信のような^速フユージングが存在する回線では遅延検波器の方 が有利な場合もある。
第 39図は同期検波器の基本のプロ ック構成図である。
第 39図において、 角度変調波は入力端子 301 から搬送波再生回路 302 に入力され、 その角度変調波の搬送波に同期した信号が再生さ れる。 一方、 同様に入力端子 301 から角度変調波が入力される検波 回路 303 では、 搬送波再生回路 302 から出力される再生搬送波を用 いて角度変調波の検波を行い、 出力端子 304 からその検波出力を送 出する。 ここで、 搬送波再生回路 302 において、 熱雑音ゃフヱージ ング時に発生するラ ンダム F M雑音を除去した搬送波が再生できれ ば理想的な同期検波を行うことができる。
ところで、 現在用いられている搬送波再生回路は、 主に熱雑音の 影響を除去するように構成されたものが多く、 熱雑音が多い条件下 では安定した搬送波を再生することができるが、 フエ一ジング時に 発生するラ ンダム F M雑音のように位相が急激に変動する場合には、 再生搬送波の位相が追従できず特性が劣化していた。
一方、 遅延検波器では、 熱雑音下での特性は同期検波に比べて劣 化するが、 急激な位相変動が発生する高速のフ ュージング下におい ては同期検波よりも良好な特性を示す。
第 40図は遅延検波器の基本のプロック構成図である。
第 40図において、 角度変調波は入力端子 311 から遅延回路 312 に 入力され、 データの 1 シンボルあるいは 2 シンボル分遅延され、 同 様に入力端子 311 から角度変調波が入力される検波回路 313 で遅延 した角度変調波と乗算され、 その位相差から再生された検波出力が 出力端子 314 から送出される。
このような遅延検波器は、 1 シンボルまたは 2 シンボル前の角度 変調波の位相を基準として入力される角度変調波を検波する構成で あり、 搬送波再生が不要であるので同期検波器に比べて回路構成が 簡単になるが、 データの 1 シンボルまたは 2 シンボルに相当する遅 延線が必要になっている。
ところが、 精度が高くかつ集積回路化に適した遅延線を製作する ことは容易ではないので、 第 41図に示すシフ ト レジスタを用いて角 度変調波を遅延させる構成が一般的にとられている。 第 41図におい て、 参照審号 315 は、 固定発振器 316 の出力をクロックとするシフ ト レジスタであり、 遅延回路 312 に相当する。
第 42図は、 ディ ジタ ル信号処理検波回路を用いた復調回路のプロ ック構成図である。
第 42図において、 角度変調波は入力端子 321 から乗算器 322 ι 、 322 2 に入力され、 搬送波周波数とほぼ同じ周波数の信号で検波 ( 準同期検波) される。 固定発振器 323 は、 搬送波周波数とほぼ同じ 周波数の信号を発生し、 乗算器 32^にはそのまま、 乗算器 322 2 に は 7τ Ζ 2 シフ ト回路 324 を介して入力させる。 乗算器 322 , 、 322 2 の各出力である I信号および U言号は、 口一パスフィ ルタ ( L P F ) 325 .. 3252を介して、 それぞれアナログディ ジタル変換器 (A Z D ) 326 , 、 326 2 に入力されてディ ジタル化される。 各ディ ジタル信 号は、 ディ ジタル信号処理検波回路 327 に入力され、 ディ ジタル信 号処理により同期検波または遅延検波が行われる。 なお、 この方法 は、 ディ ジタル信号処理検波回路 327 のプログラムによって各種の 検波器を構成することができる。
ところで、 検波器を移動無線機に搭載する場合には、 熱雑音の他 にフ エ一ジング時に発生するラ ンダム F M雑音を考慮しなければな らず、 従来の同期検波器では上述した問題点が支障になっていた。 さらに、 同期検波器では、 搬送波を再生するために電圧制御発振器 が必要であるが、 量産するときに特性の揃った電圧制御発振器を製 作することが困難にであり、 その調整作業が容易ではなかった。 ま た、 集積回路化する場合に、 電圧制御発振器はディ ジタル化するこ とが困難であるとともに特性のバラツキが生じやすかつた。
一方、 遅延検波器では、 遅延量の精度を高めるためには、 非常に 多段のシフ ト レジスタを高速動作させる必要があるが、 それに伴つ て消費電力が大きく なる問題点があった。 また、 シフ ト レジスタの 入力クロ ックと して固定発振器を使用すると、 角度変調波の搬送波 の周波数がド リ フ ト した場合には安定な検波を行うことが困難にな つ こ 、/
本発明は上記の問題点を解決するもので、 各種の雑音の影響を低 減し、 特にフュージング下においても良好な復調特性を得ることが でき、 さらに回路の簡単化および消費電力の低減を実現し、 かつ無 調整および完全なディ ジタル集積回路として構成することが可能な ディ ジタル復調器を提供することを目的とする。
〔発明の開示〕
本発明は、 受信された角度変調波に応じた所定の基準信号を発生 させる基準信号発生手段と、 この基準信号で前記角度変調波を検波 する検波回路とを備えたディ ジタル復調器において、 前記基準信号 発生手段は、 前記基準信号の位相と前記角度変調波の位相との位相 差を検出し、 位相差データを出力する位相差検出手段と、 前記位相 差データを取り込み、 前記基準信号の新たに設定する位相を予測し、 前記角度変調波の受信レベルに応じて選択された基準信号位相予測 データを出力する基準信号位相予測手段と、 前記基準信号位相予測 データを取り込み、 指定された位相を有する基準信号を入カク口ッ クから生成する基準信号制御手段とを含むことを特徵とする。
また、 本発明は、 前記基準信号発生手段は、 前記位相差データを 取り込み、 前記角度変調波の搬送波と前記基準信号との周波数誤差 を検出し、 周波数誤差データとして出力する周波数誤差検出手段と、 この周波数誤差データを取り込み、 その周波数誤差に応じて前記基 準信号の位相を制御する周波数誤差補償用データを出力する周波数 誤差補償用データ生成手段と、 前記基準信号位相予測手段が出力す る基準信号位相予測データと、 前記周波数誤差補償用データとを加 算し、 その加算データを前記基準信号制御手段に送出する加算手段 とを含むことができる。
さらに、 本発明は、 前記周波数誤差補償用データ生成手段は前記 周波数誤差補償用データの値が所定値を超えないように制御する手 段を舍むことができる。
また、 本発明は、 受信された角度変調波に応じた所定の基準信号 を発生させる基準信号発生手段と、 この基準信号で前記角度変調波 を検波する検波回路とを備えたディ ジタル復調器において、 前記基 準信号発生手段は、 前記基準信号の位相と前記角度変調波の位相と の位相差を検出し、 位相差データを出力する位相差検出手段と、 前 記位相差データを取り込み、 識別タィ ミ ング時に取りうる変調位相 からの偏移量を検出し、 位相偏移データを出力する位相偏移データ 変換手段と、 前記位相偏移データおよびメ モリ出力データを用いて 搬送波の位相変動に対応する搬送波位相変動データを生成し、 過去 所定数の識別タイ ミ ングにわたる前記搬送波位相変動データを保持 し、 それをア ドレス入力として次の識別タイ ミ ングにおける基準信 号の位相を予測する基準信号位相予測データを出力するメ モリを有 する基準信号位相予測手段と、 前記基準信号位相予測データを取り 込み、 指定された位相を有する基準信号を入力クロ ックから生成す る基準信号制御手段とを舍むことができる。
さらに、 本発明は、 前記基準信号位相予測手段は、 過去所定数の 識別タイ ミ ングにわたる位相偏移データに対して、 前記角度変調波 の受信レベルに応じた数の識別タイ ミ ングにわたる前記位相偏移デ 一夕の平均値を基準信号位相平均データとして出力する平均化回路 と、 前記受信レベルに応じて、 メ モ リの出力データまたは前記基準 信号位相平均データを次の識別タイ ミ ングにおける基準信号位相予 測データとして出力する選択回路とを含むことができる。
また、 本発明は、 前記位相差データを取り込み、 識別タイ ミ ング ごとにラ ツチし、 前記位相差の分布状態を検出する位相差分布検出 手段と、 この位相差分布データに応じて前記搬送波の周波数ド リ フ トのド リ フ ト量およびまたはド リ フ ト方向を算出する周波数ド リ フ ト検出手段とを備えることができる。
さらに、 本発明は、 前記周波数ド リ フ ト検出手段は、 あらかじめ 定められた ド リフ ト量を超える場合にはそのドリ フ ト量を出力する ように制御し、 規定時間ごとの測定によってド リ フ トの方向が定ま らない場合には再測定を行うように制御する手段を含むことができ o
また、 本発明は、 送信側からの前記角変調波の振幅が零にならず、 かつ検波後の信号がク口ック周波数成分を有するクロ ッ ク再生用プ リ アンブルで変調された角変調波を受信している間に、 1 シンボル の周期の整数倍に相当する時間内で前記角変調波または周波数変換 された角変調波の周波数を測定する手段を備えることができる。
さらに、 受信された角度変調波の搬送波とほぼ同じ周波数で互い に位相が ττ Ζ 2異なる二つの信号を発生させる固定発振手段と、 こ の二つの信号で前記角度変調波を準同期検波する準同期検波手段と、 この準同期検波手段の出力信号をディ ジタル化するアナ口グディ ジ タル変換手段と、 前記角度変調波に応じた所定の基準信号を発生す る基準信号発生手段と、 この基準信号で前記アナログディ ジタル変 換手段の出力信号をそれぞれ検波するディ ジタル信号処理検波回路 とを備えたディ ジタル復調器において、 前記基準信号発生手段は、 前記基準信号の位相と前記角度変調波の位相との位相差を検出し、 位相差データを出力する位相差検出手段と、 前記位相差データを取 り込み、 前記基準信号の新たに設定する位相を予測し、 前記角度変 調波の受信レベルに応じて選択された基準信号位相予測データを出 力する基準信号位相予測手段と、 前記基準信号位相予測データを取 り込み、 指定された位相を有する基準信号を入カクロ ックから生成 する基準信号制御手段とを舍むことができる。
本発明の前記技術的手段の作用について説明する。
基準信号発生手段の位相差検出手段は基準信号の位相と前記角度 変調波の位相との位相差を検出し、 位相差データを出力する。 基準 信号位相予測手段はこの位相差データを取り込み、 基準信号の新た に設定する位相を予測し、 角度変調波の受信レベルに応じて選択さ れた基準信号位相予測データを出力する。 基準信号制御手段はこの 基準信号位相予測データを取り込み、 指定された位相を有する基準 信号を入カク口 ックから生成する。
また、 基準信号発生手段の周波数誤差検出手段は前記位相差デー タを取り込み、 角度変調波の搬送波と基準信号との周波数誤差を検 出し、 周波数誤差データとして出力し、 周波数誤差補償用データ生 成手段はこの周波数誤差データを取り込み、 その周波数誤差に応じ て前記基準信号の位相を制御する周波数誤差補償用データを出力し、 加算手段は基準信号位相予測手段が出力する基準信号位相予測デー 夕と、 前記周波数誤差補償用データとを加算し、 その加算データを 基準信号制御手段に送出する。
以上説明したように、 本発明は、 各種の雑音の影響を低減し、 特 にフエ一ジング下においても良好な復調特性を得ることができ、 さ らに回路の簡単化および消費電力の低減を実現し、 かつ無調整およ 'び完全なディ ジタル集積回路として構成することができる優れた効 果カ ある。
〔図面の簡単な説明〕
第 1図は本発明第一実施例ディ ジタル復調器のプロ ッ ク構成図。 第 2図は本発明第二実施例ディ ジタル復調器のプロ ック構成図。 第 3図は本発明第一実施例ディ ジタル復調器の詳細なプロ ック構 成図。
第 4図は本発明第一実施例ディ ジタル復調器の位相差検出手段の 動作を説明する図。
第 5図は本発明第一実施例ディ ジタル復調器の位相差検出手段の 各信号のタィ ムチャー ト。
第 6図は Q P S K信号の信号空間上の信号位相を示す図。
第 7図はフュージングの存在する回線を通過したときの Q P S K 信号の位相を示す図。
第 8図は本発明第一実施例ディ ジタル復調器の基準信号位相予測 手段のプロ ッ ク構成図。
9図は本発明第一実施例ディ ジタル復調器の基準信号位相予測 手段の加算器を用いた平均化回路のプロ ック構成図。
第 10図は本発明第二実施例ディ ジタル復調器の詳瑯なプロッ ク構 成図。 第 11図は角度変調波の搬送波と基準信号とに周波数誤差が存在し たときの Q P S K信号の検波位相を示す図。
第 12図は本発明第一実施例および第二実施例ディ ジタル復調器の 他の位相差検出手段のプロッ ク構成図。
第 13図は本発明第一実施例および第二実施例ディジタル復調器の 他の位相差検出手段の動作を示す図。
第 14図は本発明第一実施例および第二実施例ディ ジタル復調器の 他の位相差検出手段の各信号のタ ィ ムチャ ー ト。
第 15図は本発明第三実施例ディ ジタル復調器のブ σ ック構成図。 第 16図は本発明第三実施例ディ ジタル復調器の詳細なブ口ック構 成図。
第 17図は本発明第三実施例ディ ジタル復調器の位相差検出手段の 動作を説明する図。
第 18図は本発明第三実施例ディ ジタル復調器の位相差検出手段の 各信号のタィ 厶チャ ー ト。
第 19図は本発明第三実施例ディ ジタ ル復調器の位相偏移データ変 換手段の変換動作を説明する図。
第 20図はラ ンダム F M雑音下の搬送波の位相変動を示す図。
第 21図は本発明第四実施例ディ ジタ ル復調器の詳細なプロック構 成図。
第 22図は本発明第四実施例ディ ジタル復調器の平均化回路のブ口 ッ ク構成図。
第 23図は本発明第五実施例ディ ジタル復調器のブ πック構成図。 第 24図は本発明第五実施例ディ ジタル復調器の詳細なブ口ック構 成図。
第 25図は周波数ドリ フ トを説明する図。
第 26図は負の周波数ドリフ 卜が存在するときの位相差分布検出手 段の出力例 (位相差分布状態) を示す図。 第 27図はドリ フ ト周波数に対して角度変調波が検出される回数が 最大となる位相領域を示す図。
第 28図は角度変調波の検出回数が最大となる位相領域を検出する 回路のプロッ ク構成図。
第 29図はド リ フ ト周波数に対して指定した位相領域における角度 変調波の検出回数を示す図。
第 30図はド リ フ ト周波数に対して指定した二つの位相領域におけ る角度変調波の検出回数の差を示す図。
第 31図は本発明第六実施例ディ ジタ ル復調器の詳細なブ π ッ ク構 成図。
第 32図は本発明第六実施例ディ ジタル復調器の位相差判定回路の 動作を説明する図。
第 33図は本発明第七実施例ディ ジタル復調器の詳細なプロ ック構 成図。
第 34図は 4 シフ ト Q P S Κ変調方式の変調原理を説明する図。 第 35図は ττ Ζ 4 シフ ト Q P S Κ変調方式におけるプリァンブル生 成動作を説明する図。
第 36図はプリ了 ンブル信号伝送時の変調波の瞬時周波数の変化を 示す図。
第 37図は本発明第八実施例ディ ジタル復調器のブ η ッ ク構成図。 第 38図は本発明第九実施例ディ ジタル復調器のブ口 ッ ク構成図。 第 39図は同期検波器の基本のプロ ック構成図。
第 40図は遅延検波器の基本のプロ ック構成図。
第 41図はディ ジタル形遅延検波器の基本のブ口 ック構成図。
第 42図はディ ジタル信号処理検波回路を用いた復調回路のプロ ッ ク構成図。
各図面内の符号と要素名との対応は次のとおりである。
11、 301 、 311 、 321 …入力端子、 13、 304 、 31 …出力端子、 20、 303 、 313 …検波回路、 21、 324 、 333 …? r Z 2 シフ ト回路、 23、 31、 81···フ リ ッ プフ ロ ッ プ、 312 …遅延回路、 322 …乗算器、 30、 30' 、 80…位相差検出手段、 33、 55、 73、 83、 315 …シフ ト レ ジスタ、 37…位相偏移データ変換手段、 40、 40' …基準信号位相予 測手段、 41…位相シフ ト量変換手段、 42、 43、 61、 65、 91…ラ ッ チ 回路、 43、 44、 47…平均化回路、 45、 57、 68、 103 …マルチプレク サ、 46…位相補正回路、 48…メ モ リ、 49…選択回路、 50、 107 …ク ロ ッ ク発生器、 51、 5 …基準信号生成手段、 53…分周器、 61…周 波数誤差検出手段、 62、 66…加算回路、 63…周波数誤差補償用デ— タ生成手段、 67…加算器、 69…加算手段、 70…位相シフ ト手段、 90、 90' …位相差分布検出手段、 93…位相差分類回路、 95、 223 …カウ ンタ、 97…位相差判定回路、 100 、 100 ' …周波数ドリ フ ト検出手 段、 101 …減算器、 105 …アッ プダウ ンカ ウ ンタ、 108 …タ イ マ回 路、 109 …カ ウ ン ト数検出回路、 211…プリアンブル生成回路、 213 …変調器、 215 …変調波出力端子、 221 …変調波入力端子、 222 … リ ミ ッタ増幅器、 225 …ゲー ト信号生成回路、 226 …タィマ、 227 …タ イ マ用クロック、 229 …基準信号周波数変換回路、 230 …基準 信号入力端子、 231 …検波器、 233 …クロック再生用データ生成回 路、 235 、 604 …クロッ ク再生回路、 302 …搬送波再生回路、 316 、 323 …固定発振器、 325 …ローパスフ ィ ルタ ( L P F ) 、 326 …ァ ナログディ ジタ ル変換器 (A Z D ) 、 327 …ディ ジタ ル信号処理検 波回路、 334 … 4遁倍回路、 335 …ループフ ィ ルタ、 400 …基準信 号発生手段、 500 …周波数ド リ フ ト検出回路、 601—リ ミ ッタ、 602 …ディ ジタ ル発振器、 603 …直接位相量子化回路、 605 …基準信号 位相推定回路、 606 …周波数ドリ フ ト検出回路、 607 …復号回路、 608 …位相尤度検出手段。
〔発明を実施するための最良の形態〕
本発明の実施例について図面を参照して説明する。 第 1図は本発 明第一実施例ディ ジタル復号器のプロック構成図である。 第 2図は 本発明第一実施例ディ ジタル復号器のブ口 ック構成図である。 第 3 図は本発明一実施例ディ ジタル復号器の詳細なプロ ッ ク構成図であ る。 第 10図は本発明第二実施例ディ ジタル復号器の詳細なプロ ッ ク 構成図である。
第 1図〜第 3図および第 10図において、 ディ ジタル復号器は、 受 信された角度変調波に応じた所定の基準信号を発生させる基準信号 発生手段 400 と、 この基準信号で前記角度変調波を検波する検波回 路 20とを備える。
ここで本発明の特徵とするところは、 基準信号発生手段 400 は、 前記基準信号の位相と前記角度変調波の位相との位相差を検出し、 位相差データを出力する位相差検出手段 30と、 前記位相差データを 取り込み、 前記基準信号の新たに設定する位相を予測し、 前記角度 変調波の受信レベルに応じて選択された基準信号位相予測データを 出力する基準信号位相予測手段 40と、 クロ ッ ク発生器 50と、 前記基 準信号位相予測データを取り込み、 指定された位相を有する基準信 号を入カク口 ッ クから生成する基準信号制御手段 51とを含むことに ある。
また、 基準信号発生手段 400 は、 前記位相差データを取り込み、 前記角度変調波の搬送波と前記基準信号との周波数誤差を検出し、 周波数誤差データとして出力する周波数誤差検出手段 61と、 この周 波数誤差データを取り込み、 その周波数誤差に応じて前記基準信号 の位相を制御する周波数誤差補償用データを出力する周波数誤差補 償用データ生成手段 63と、 基準信号位相予測手段 40が出力する基準 信号位相予測データと、 前記周波数誤差補償用データとを加算し、 その加算データを基準信号生成手段 51に送出する加算手段 69とを含 も
さらに、 位相差検出手段 30は、 フ リ ップフロ ップ 31と、 シフ ト レ ジスタ 33とを含み、 基準信号生成手段 51は、 分周器 53と、 シフ ト レ ジスタ 55と、 マルチプレクサ 57とを含む。
また、 周波数誤差補償用データ生成手段 63は、 ラ ッチ回路 65と、 加算器 67とを含む。
このような構成のディ ジタル復号器の動作について説明する。 第 4図は本発明第一実施例ディ ジタル復号器の位相差検出手段の 動作を説明する図である。 第 5図は本発明第一実施例ディ ジタル復 号器の位相差検出手段の各信号のタイムチャー トである。 第 6図は Q P S K信号の信号空間上の信号位相を示す図である。 第 7図はフ エージングの存在する回線を通過したときの Q P S K信号の位相を 示す図である。 第 8図は本発明第一実施例ディ ジタル復調器の基準 信号位相予測手段のブ α ック構成図である。 第 9図は本発明第一実 施例ディ ジタル復号器の基準信号位相予想手段の加算器を用いた平 均化回路のプロ ック構成図である。 第 11図は角度変調波の搬送波と 基準信号とに周波数誤差が存在したときの Q P S Κ信号の検波位相 を示す図である。
第 3図において、 入力端子 11に入力される角度変調波は、 リ ミ ッ タ回路その他によりすでに振幅変動が取り除かれ、 二値量子化され たディ ジタル信号 (デューティ比は 50%とする) に変換されている ものとする。 したがって、 入力端子 11には位相のみが変調された信 号として入力される。
第 3図において、 入力端子 11に入力された角度変調波は、 検波回 路 20で位相が再設定された基準信号およびそれを 2位相シフ ト した信号により検波され、 それぞれ検波信号 Iおよび検波信号 Qと して出力端子 13 , 、 132 へ出力される。 ここで、 参照審号 21は、 基 準信号 ττ Ζ 2位相シフ ト させる ττ Ζ 2 シフ ト回路である。 また、 こ の二つの基準信号は、 同期検波における再生搬送波と同様に互いに 直交する検波軸の役目を果たし、 本実施例ではフ リ ップフロップ 23 23 2 が位相比較器と して動作する構成である。
入力端子 11から入力された角度変調波は、 分岐して位相差検出手 段 30のフ リ ップフ口 ップ 31 , 〜31„ に入力される。 また、 位相が再 設定された基準信号は、 位相差検出手段 30のシフ ト レジスタ 33に入 力され、 出力される各移相信号 C , 〜C n がフ リ ップフロ ップ 31 , 〜31 n の各クロ ックとして供給される。 フ リ ップフロ ップ 31 , 〜31„ から出力される位相差データ d , 〜 d n は、 受信レベル (回線状況) が選択情報と して入力される基準信号位相予測手段 40に取り込まれ o
クロ ッ ク発生器 50は、 入力される角度変調波の搬送波とは非同期 で、 単一周波数のク口 ックを発生する。 クロ ッ ク発生器 50が出力す るクロ ッ クは、 基準信号制御手段 51の分周器 53および分周器 53が出 力する分周信号が入力されるシフ ト レジスタ 55に入力される。 シフ ト レジスタ 55が出力する複数の位相シフ ト した信号は、 基準信号位 相予測手段 40が出力する基準信号位相予測データによりその一つを 選択するマルチプレクサ 57を介して、 ί設定された位相の基準信号 と して出力される。
なお、 本第一実施例および第二実施例では、 位相差検出手段 30に 含まれる位相シフ ト回路としてシフ ト レジスタ 33が用いられており、 その動作クロ ッ クを基準信号制御手段 51で基準信号の生成に供され るクロックと共用する構成である。
次に、 各手段の動作について説明する。
位相差検出手段 30のフ リ ップフ口 ップ 31 , 〜31。 は、 シフ ト レジ スタ 33から出力される各移相信号 C , 〜C n をク ロ ッ ク入力として、 入力される角度変調波をそれぞれラ ツチする。 各フ リ ップフロ ップ 31 , 〜31„ が出力する位相差データから、 位相が再設定された基準 信号と角度変調波との位相差が検出できる。
たとえば、 搬送波の周波数を 455kHzと し、 シフ ト レジスタ 33の動 作ク ϋッ クが 455kHz x 16として 8段のシフ ト レジスタを用いれば、 基準信号の半周期を 22. 5 (360/16)度ずっシフ ト した 8個の移相信号 C , 〜C 8 が得られる。 これらの移相信号 〜C 8 により、 第 4 図に示すように基準信号の 1周期が 16の位相領域に分割される。
ここで、 受信された角度変調波の変調位相が、 第 4図に示すよう に、 C。 を基準として øの値をとるとすれば移相信号 C 3 と移相信 号 C 4 の間 (移相領域 d ) になる。 すなわち、 第 5図に示すように、 受信された角度変調波の立ち上がりェッジが移相信号 C 3 と移相信 号 C 4 の立ち上がりの間に位置する場合には、 フ リ ップフロップ 31 , 〜31。 ( n = 8 ) から出力される位相差動データ C d , d 2 d 8 〕 は、 〔 0 0 0 1 1 1 1 1〕 となる。 この位相差データは角度変調波 の位相によってすベて異なるので、 この位相差データから角度変調 波と基準信号との位相差を求めることができる。
基準信号位相予測手段 40は、 過去の位相差データから新たに設定 すべき基準信号の位相を回線の状況に応じて予測し、 識別タイ ミ ン グごとに基準信号生成手段 51へ基準信号位相予測データとして出力 する。 詳しく は後述する。
基準信号制御手段 51では、 分周器 53から得られる分周信号の周波 数が角度変調波の搬送波とほぼ等しくなるように設定され、 その分 周信号に所定の位相シフ トを与えて基準信号の位相を設定する。 な お、 本第一実施例および第二実施例では、 分周信号の位相シフ ト回 路と してシフ ト レジスタ 55が用いられ、 このシフ ト レジスタ 55にク 口 ッ ク発生器 50が出力するク口ックが供給され、 その一周期の時間 精度で分周信号に所定の位相シフ トを与え、 得られた複数の位相シ フ ト した信号から、 基準信号位相予測手段 40が出力する基準信号位 相予測データに応じた位相のものをマルチプレクサ 57で選択する構 成である。
以下、 基準信号位相予測手段 40における基準信号の位相を予測す る原理、 方法および実施例構成について、 第 6図〜第 9図を参照し て説明する。
角度変調波が例えば Q P S K信号の場合には、 信号空間上におけ る信号位相は、 第 6図に示すように 4つの位相点のみで示される。 なお、 CI P S K信号をロールオフフィ ルタで帯域制限すれば、 変調 位相は四つの位相点を中心に滑らかに変化するが、 その場合でも最 適識別タイ ミ ングにおいてのみ注目すれば、 やはり四つの位相点の みで示される。 復調側で基準信号の位相を I軸または 1軸、 すなわ ち角度変調波との位相差が
7r Z 4 + k 7r Z 2 ( kは整数)
の位置に常に設定できれば、 この四つの位相を安定に検波できる。 ただし、 ττ Ζ 2の不確定性は差動符号化方式を用いれば許容できる。
このとき、 基準信号と角度変調波との位相差が ττ Ζ 4 + k 2 と異なる場合には、 その差を検出し、 基準信号の位相をその差だけ シフ 卜することにより、 基準信号の位相を I軸または Q軸に合わせ ることができる。 このように、 本手段では基準信号と角度変調波と の位相差から、 基準信号の位相を I軸または Q軸に設定するための 位相シフ ト量を算出する。 算出された位相シフ ト量は、 識別タィ ミ ングごとに基準信号生成手段 51内のマルチプレクサ 57に基準信号位 相予測データとして送られ、 シフ ト レジスタ 55の出力の一つを選択 することによりそのつど基準信号の位相が再設定される。
基準信号の位相の予測原理は以上示した通りであるが、 移動通信 の場合には、 熱雑音やフユ一ジング時に発生するラ ンダム F M雑音 によって、 第 7図に示すように、 識別タィ ミ ング時の位相が四つの 位相点①〜④から変動する。 したがって、 基準信号の位相シフ ト量 もこれらの雑音の影響を受けるために、 過去の複数の識別タイ ミ ン グごとに算出された位相シフ ト量の値から、 雑音の影響を取り除い た位相シフ ト量を識別タィ ミ ングごとに予測する必要がある。 しか し、 これらの予測方法は雑音の種類によって異なり、 例えば熱雑音 に対しては、 雑音による位相変動はラ ンダムになるのでそれを平均 化すればよい。 一方、 ラ ンダム F M雑音に対しては、 単に同一方向 に位相誤差が生じるので、 常にこれによつて生じる位相変動に追従 するように位相を予測した方がよい。
第 8図および第 9図は、 基準信号位相予測手段 40のプロック構成 図である。
なお、 本第一実施例および第二実施例は、 過去の 4 シンボル分の 位相差データを考慮した場合の構成例である。
第 8図において、 位相差検出手段 30から出力される雑音による位 相変動を含んだ位相差データが位相シフ ト量変換回路 41に入力され、 シンボルごとの位相シフ ト量が算出される。 このデータは、 識別タ ィ ミ ングごとに各ラ ツチ回路 42 , 、 422 、 423 にラ ッチされ、 最新 の位相シフ ト量を含めて 4 シンボル分の位相シフ ト量が得られる。 さらに各値から、 2 シンボルの平均をとる平均化回路 43 , 、 432 お よび 4 シンボルの平均をとる平均化回路 44を介して、 1 シンボル、 2 シンボルの平均、 4 シンボルの平均の各位相シフ ト量を得ること ができる。 なお、 第 9図は、 加算器を用いた場合の平均化回路を示 す。 入力 A。 〜A i および入力 B D 〜B i に対して、 加算器出力の S i + I 〜S D を平均化回路の出力として取り出す構成である。
と ころで、 一般的に受信レベルが低いと熱雑音が支配的となり、 受信レベルが高いとラ ンダム F M雑音の方が支配的になるために、 回線状況として受信レベルを利用してその予測方法を適宜に変える ことができる。 すなわち、 受信レベルが低いときには、 熱雑音の影 響を除去するために多くのデータを平均化した方がよい。 また、 受 信レベルが高いときには、 ラ ンダム F M雑音による位相雑音に追従 するために、 最新の位相シフ ト量のみを使用する。 なお、 これは最 新の位相シフ ト量によって決まる基準信号の位相が、 次の識別タイ ミ ングにおける最適な検波軸の位相に最も近いという仮定に基づい ている。
本第一実施例および第二実施例では、 受信レベルが低いときには 4 シンボルの平均位相シフ ト量をとり、 受信レベルが中間値のとき には 2 シンボルの平均位相シフ ト量をとり、 受信レベルが高いとき には 1 シンボルの位相シフ ト量をとるよ うに、 マルチプレク サ 45に よって選択する。
平均化によってさらに多くのシンボルにわたる位相シフ ト量を考 慮すれば、 熱雑音下の特性は向上すると考えられる。 また、 平均化 の操作は、 最小二乗法を用いる方法その他を用いるものであっても よい。 これらの平均化による検波は、 コ スタ スループ形の同期検波 に近い特性となる。
一方、 1 シンボルの位相シフ ト量から基準信号の位相を予測する 方法は、 ラ ンダム F M雑音が支配的な場合に有効であるが、 この検 波法は従来の 1 シンボル遅延の遅延検波と同等の特性となる。 この 場合には、 過去の位相差データからラ ンダム F M雑音の位相変動を より高精度に予測できれば、 さらに検波特性を向上させることがで きると予想される。 このような高度の予測操作はその処理が複雑で δるので、 一般的にはディ ジタル信号処理プロセッサが用いられる。 しかし、 数ビッ トの位相変動の検出により、 次のシンボルの位相が ほぼ予測されるならば、 その位相変動の情報をア ドレスとし、 次の シンボルの位相の予測値を記憶させたメモリを用いて回路構成の簡 単化を図ることができる。
以上、 C1 P S Κ信号を例に 十'て説明したが、 本第一実施例およ び第二実施例はその他の多相 i S Kなどの検波位相があらかじめ既 知である変調信号に対して適用可能である。 たとえば、 Q P S K信 号の位相を識別タイ ミ ングごとに一定方向に π / 4 シフ ト しすこ π / 4 シフ ト Q P S Κ信号に適用した場合においても同様である。 すな わち、 変調信号は、 識別タィ ミ ング後に位相が π Ζ 4 シフ トするの で、 検波を行うときの検波基準となる軸を ττ Ζ 4ずつシフ トすれば、 その検波軸からみると信号の動きは C1 P S K信号と等価となる。 し たがって、 本回路において、 ττ Ζ 4 シフ ト Q P S Κ信号を検波する 場合には、 検波軸となる基準信号を識別タイ ミ ングごとに 4 シ フ トするような周波数に変更する。 これは、 クロック発生器 50のク ロ ッ ク周波数を変更すれば容易に対応可能である。 なお、 8相以上 の P S Κ信号に適用する場合には、 検波回路 20の検波軸の数を増や すことにより対応可能である。
このように、 本実施例構成では、 従来のコスタスループ形の同期 検波器および遅延検波器としての動作だけでなく、 それらの中間的 な動作やその他の検波についても可能であり、 かつ回線状況に適応 して検波方式を適宜変更することが容易である。 また、 これらの回 路は、 完全なディ ジタル集積回路として実現することができる。
ところで、 基準信号と角度変調波の搬送波との周波数誤差が大き くなると、 基準信号位相予測手段 40で次の識別タイ ミ ングにおける 基準信号の位相が予測されても、 次の識別タィ ミ ングまでの 1 シン ボルの間に周波数誤差によって基準信号の位相がずれてしまい、 安 定な検波動作に支障が生じることがある。 したがって、 そのような 場合には周波数誤差による基準信号の位相のずれを打ち消す操作が 必要になる。
第 10図に示すディ ジタル復調器は、 検出された周波数誤差データ に基づいて、 周波数誤差による基準信号の位相のずれを打ち消すデ 一夕を発生させ、 基準信号位相予測データに加算して基準信号制御 手段 51へ入力させる構成を特徵とする。
なお、 ここでは第 3図に示したディ ジタル復調基準の構成に付加 された部分について示す。
第 10図において、 周波数誤差検出手段 61は、 位相差検出手段 30が 出力する位相差データから周波数誤差データ《を検出し、 周波数誤 差補償用データ生成手段 63に送出する。
基準信号の位相と識別タイ ミ ングにおける角度変調波の位相は、 雑音がない Q P S K信号の場合には、 第 11図 (a)に示すように所定の 位相関係となる。 ここで、 基準信号と角度変調波の搬送波との間に 周波数誤差が存在すると、 第 11図 (b)に示すように角度変調波の位相 は常に 1方向に回転して検出される。 この回転量 は周波数誤差に 比例するので、 この ^を観測すれば周波数誤差を求めることができ る。 これは、 雑音がある状態でも数シンボルにわたって平均化すれ ば検出可能である。
基準信号制御手段 51から出力される位相が再設定された基準信号 は、 分岐して周波数誤差補償用データ生成手段 63のラ ッチ回路 65の クロ ック端子に入力される。 ラ ッチ回路 65の小数部分の出力は、 周 波数誤差検出手段 61から出力される周波数誤差データ "とともに加 算器 67に入力され、 その加算出力がラ ッチ回路 65に入力される。 ラ ツチ回路 65の整数部分の出力は、 加算器 69で基準信号位相予測手段 40が出力する基準信号位相予測データに加算され、 基準信号制御手 段 51のマルチプレクサ 57に供給される。
ここで、 ク口 ッ ク発生器 50のク口ッ ク周波数を f 。 、 基準信号の 周波数を f r とすると、
f o Z f r = m
の関係がある (mは分周器 53の分周数) 。 基準信号の周波数 i r が 搬送波周波数 f c にほぼ等しいければ、 分周器 53の分周数 mは固定 にすればよい。 しかし、 その間に周波数誤差があると、 基準信号の 周波数 f r を搬送波周波数 f c にするためには、 分周数を
f o f r = m + a ( a < 1 )
にしなければならない。 すなわち、 逆にク ロ ッ ク発生器 50の出カク ロ ッ クを分周数 mで分周し続けた場合には、 基準信号の 1周期の波 形が得られるごとに《だけ分周数に誤差が生ずることが意味してい o
したがって、 基準信号の周期ごとにこの 「《」 を加算器 67とラ ッ チ回路 65を用いて積算し、 その絶対値が 「 1」 以上になった場合に、 それを加算器 69を介して基準信号位相予測手段 40から出力される基 準信号位相予測データに加算し、 基準信号生成手段 51から出力され る基準信号の位相シフ ト量を加減する。 このような構成により、 周 波数誤差による位相シフ トを打ち消すことができる。
なお、 周波数誤差を補償する出力としては、 本実施例構成の他に、 基準信号位相予測手段 40における基準信号位相予測データを直接変 更する構成が可能である。 すなわち、 予測した基準信号の位相に周 波数誤差によって 1 シンボル間にシフ トする位相量だけ相殺するよ うに、 シンボルごとに基準信号位相予測データを加減する。 なお、 基準信号位相予測手段 40からの基準信号位相予測データは識別タィ ミ ングごとに出力されるので、 シンボルの周期が長いと位相誤差が 増加して検波特性を劣化させる場合があるので、 1 シンボル間の位 相誤差が許容範囲となる場合には有効である。
また、 周波数誤差データ "は、 受信周波数をク口ッ ク発生器 50の 出力ク ロ ッ クで測定することにより検出することができる。 この方 法は、 高速に周波数誤差を検出することができる。
また、 周波数誤差補償用データ生成手段 63において、 変調波のレ ベルが低くなったり受信されない場合に、 雑音によって正しい周波 数誤差補償用データが得られず、 位相同期が外れ検波特性が劣化す る。 したがって、 このような場合に、 同期外れを防ぐために、 周波 数誤差補償用データの値を外部からの制御信号によってそのときの 値のまま凍結する。
さらに、 出力データ値の範囲が広すぎると、 誤った周波数で同期
(フ ォ ールス D ックと呼んでいる) を起こすことが生じるので、 周 波数誤差補償用データの値が所定の範囲を越えないように制御する ( 第 12図は本発明第一実施例および第二実施例のディ ジタル復調器 の他の位相検波手段のブ σ ッ ク構成図である。 第 13図は本発明第一 実施例および第二実施例のディ ジタル復調器の他の位相検波手段の 動作を示す図である。 第 14図は本発明第一実施例および第二実施例 のディ ジタ ル復調器の他の位相検波手段の各信号のタィ ムチ ャー ト め 。
第 12図において、 基準信号制御手段は、 シフ ト機能付カ ウ ンタで 構成される。 位相差検出手段は、 二つのラ ッチ化で構成される。 こ れらの動作原理を第 13図および第 14図に示す。 シフ ト機能付力ゥ ン 夕の II ビッ 卜の出力は、 搬送波を 2 η 分割した位相を示す。 シフ ト 機能付力ゥンタから出力される η ビッ トの値を角度変調波でラ ッチ することによって、 シフ ト機能付力ゥンタから出力される基準信号 に対する角度変調波の位相を知ることができる。 この位相データを シンボルタィ ミ ングごとにラ ッチした値を位相差データとする。 そ の他の動作は、 第 3図に示す第一実施例と同様である。
上述したように、 第一実施例および第二実施例は角度変調波の検 波、 検波用搬送波の再生、 および周波数誤差補償の動作をすベてデ イ ジタル回路により実現させることができる。 すなわち、 搬送波抽 出用フ ィ ルタ、 電圧制御発振器、 アナ口グディ ジタル変換器、 遅延 線その他のアナ口グ部品が不要となり、 固定発振器のみを外付けす るだけで、 その他は完全な 1 チップのディ ジタル集積回路として実 現することができる。 したがって、 無調整化および消費電力の低減 が可能となり、 コス トを低下させることができる。
また、 第一実施例および第二実施例のディ ジタル復調器は、 識別 タィ ミ ング時に取りうる検波位相が既知である変調信号に対して適 用可能である。 また、 基準信号の位相の制御方法により、 従来のコ スタス形同期検波や遅延検波、 さらに他の検波も可能であり、 かつ 回線状況に適応して検波方式を適宜変更することが容易である。 ま た、 周波数ドリ フ トに対しても基準信号の位相制御のみで補償可能 であり、 常に安定した検波を行うことができる。
第 15図は本発明第三実施例ディ ジタル復調器のプロ ック構成図で ある。 第 16図は本発明第三実施例ディ ジタル復調器の詳細なプロ ッ ク図である。 なお、 本第三実施例では、 入力端子 11に入力される角 度変調波は、 リ ミ ッタ回路その他により既に振幅変動が取り除かれ、 二値量子化されたディ ジタル信号 (デューティ比は 50%とする) に 変換されているものとする。 したがって、 入力端子 11には位相のみ が変調された信号として入力される。
第 16図において、 入力端子 11に入力された角度変調波は、 検波回 路 20の各乗算器 26 , 、 262 で位相が再設定された基準信号およびそ れを ττ Ζ 2位相シフ ト した信号により検波され、 それぞれ検波信号 I および検波信号 Qとして出力端子 13 , 、 132 へ出力される。 ここ で、 参照審号 23は、 基準信号に ττ Ζ 2位相シフ ト させる ττ Ζ 2 シフ ト回路である。 また、 この二つの基準信号は、 同期検波における再 生搬送波と同様に互いに直交する検波軸の役目を果たす。 なお、 こ の構成は Q P S Κ信号に対応するものであるが、 他の同期検波器に おいても本第三実施例は同様に成立する。
入力端子 11から入力された角度変調波は、 分岐して位相差検出手 段 30のフ リ ップフ口 ップ 31 , 〜31η に入力される。 また、 位相が再 設定された基準信号は、 位相差検出手段 30の位相シフ ト回路 33に入 力され、 出力される各位相信号 C , 〜C„ がフ リ ップフロップ 31 , 〜31 n の各ク ロ ッ ク として供給される。 フ リ ップフロ ップ 3 〜31, から出力される角度変調波と位相が再設定された基準信号との位相 差データは、 位相偏移データ変換手段 37に取り込まれる。
位相偏移データ変換手段 37は、 この位相差データから識別タイ ミ ング時に本来とりうるべき変調位相からの偏移量に変換し、 その位 相偏移データが基準信号位相予測手段 40に送出される。
基準信号位相予測手段 40は、 位相補正回路 46、 ラ ッチ回路 43およ びメ モ リ 48により構成され、 位相補正回路 46には、 位相偏移データ とともにメ モ リ 48が出力する基準信号位相予測データが入力され、 1 シンボル間に変動した搬送波の位相に対応する搬送波位相変動デ 一夕に変換して出力する。 ラ ツチ回路 43は、 識別タィ ミ ング信号に 応じて数シンボルにわたる搬送波位相変動データを保持するラ ッチ 回路 43 , 〜433 を有し、 各ラ ッチ回路の出力 (数シンボル分の搬送 波位相変動データ) をメ モ リ 48のア ドレスとして出力する。 メ モ リ 48には、 この数シンボル分の搬送波位相変動データをァ ドレスとし て、 次のシンボルの識別タイ ミ ングにおける基準信号位相予測デー タが格納されている。
クロ ック発生器 50は、 入力される角度変調波の搬送波とは非同期 で、 単一周波数のクロックを発生する。 クロック発生器 50が出力す るクロ ックは、 基準信号制御手段 51の分周器 53および分周器 53が出 力する分周信号が入力されるシフ ト レジスタ 55に入力される。 シフ ト レジスタ 55が出力する複数の位相シフ ト した信号は、 基準信号位 相予測手段 40のメ モリ 48が出力する基準信号位相予測データにより その一つを選択するマルチプレクサ 57を介して、 再設定された位相 の基準信号として出力される。
次に、 各手段の動作について説明する。
第 17図は本発明第三実施例ディ ジタル復調器の ·位相差検出手段の 動作を説明する図である。 第 18図は本発明第三実施例ディ ジタル復 調器の位相差検出手段の各信号のタイムチャー トである。 第 19図は 本発明第三実施例ディ ジタル復調器の位相偏移データ変換手段の変 換動作を説明する図である。 第 20図はラ ンダム F M雑音下の搬送波 の位相変動を示す図である。
第 16図において、 位相差検出手段 30のフ リ ップフロ ップ 3 〜31n は、 シフ ト レジスタ 33から出力される各位相信号 C , - C„ をクロ ック入力として、 入力される角度変調波をそれぞれラ ッチする。 各 フ リ ップフ口ップ 3 〜31。 が出力するデータから、 位相が再設定 された基準信号と角度変調波との位相差が検出できる。
たとえば、 搬送波の周波数を 455kHzとし、 シフ ト レジスタ 33とし て用いたシフ ト レジスタの動作ク口 ックが 455kHzx32とした 16段の シフ ト レジスタを用いれば、 基準信号の半周期を 11.25 (360/32) 度 ずつシフ ト した 16個の移相信号 C , 〜C 16が得られる。 これらの移 相信号 C , 〜C 16により、 第 17図に示すように基準信号の 1周期が 32の位相領域に分割される。 なお、 位相シフ ト回路 (シフ ト レジス タ) 33 の動作クロ ックを高速にすれば、 さらに多くの位相領域に分 割することができる。
こ こで、 受信された角度変調波の変調位相が、 第 17図に示すよう に、 移相信号 C。 を基準として の値をとるとすれば移相信号 C 6 と移相信号 C 7 の間になる。 すなわち、 第 17図に示すように、 受信 された角度変調波の立ち上がりェッジが移相信号 C 6 と移相信号 C 7 の立ち上がりの間に位置する場合には、 フ リ ッ プフ ロ ッ プ 31, 〜31。
(n -16) から出力される位相差データ Cci , d 2 …(! 16〕 は、 〔 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 ] となる。 この位相差データは 角度変調波の位相によってすベて異なるので、 この位相差データか ら角度変調波と基準信号との位相差を求めることができる。
なお、 角度変調波を位相シフ ト し、 これらの信号で位相が再設定 された基準信号をラ ツチしても同様である。 さらに、 検波回路 20が 出力する検波信号 Iは cosi&の関数であり、 また検波信号 Qは sin の関数で表すことができるので、 各信号から arc tan( ) を計算 してもよい。
位相偏移データ変換手段 37は、 QP S K信号の場合には、 位相差 検出手段 30で得られた位相差データを第 19図に太線で示す四つの変 調位相点 (?rZ 4、 3 ττΖ 4、 5 ττΖ 4、 7 ΤΓ / 4 ) からの偏移量 に変換する。 たとえば、 第 18図に示した角度変調波が入力され、 位 相差データ 〔 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1〕 が得られた場合 には、 第 19図に示すように位相偏移データ 〔一 3〕 ( 2進数では 〔 1 1 0 1〕 ) に変換される。 なお、 この変換処理は、 簡単な論理回 路により実現可能である。 この操作により、 四つの変調位相のいず れにも無関係に、 搬送波の変調位相と基準信号との位相差が求まる。 基準信号位相予測手段 40は、 過去の位相差データから新たに設定 すべき基準信号の位相を予測し、 識別タイ ミ ングごとに基準信号生 成手段 51へ基準信号位相予測データとして出力する。
以下、 基準信号位相予測手段 40の動作について詳しく説明する。 フヱージ ング下においてラ ンダム FM雑音が発生すると、 搬送波 の (^相は時間的に変動する。 第 20図はその一例である。 横軸はシ ン ボルを単位とした時間を示し、 縦軸は搬送波位相の相対値を示す。 従来の遅延検波器では、 1 シンボル前の搬送波の位相を基準とし て検波を行うのと等価であったために、 1 シンボル間に搬送波の位 相が 45度以上変動すると誤りが発生した。 本第三実施例の復調器の 基準信号位相予測手段 40では、 搬送波の過去の位相変動の様子から 次のシンボルの搬送波の位相を予測し、 その予測位相に基づいて基 準信号の位相を再設定する。 すなわち、 従来構成のように検出され た位相差を除去するフイー ドバッ ク動作ではなく、 ラ ンダム FM雑 音による位相遷移を予測し、 次のシンボルにおいて位相変動を相殺 できるように、 基準信号の位相を設定するフィードフォ ヮー ド動作 である。 したがって、 1 シンボル間に搬送波の位相が 45度以上変動 する場合においても、 それを予測することにより誤りの発生を防ぐ ことができる。
基準信号位相予測手段 40のメモリ 48には、 過去 mシンボル分の搬 送波の位相変動量を示すデータをァド レスと して、 次のシンボルの 識別タイ ミ ングにおける基準信号位相予測データが格納されている。 すなわち、 過去の mシンボルにわたつて搬送波の位相変動量が求め られれば、 メ モリ 48によって次のシンボルにおける基準信号 (同期 検波では搬送波) の位相を予測できる。
例えば、 第 20図において第一シンボルと第二シンボルとの位相変 動量が + 2、 第二シンボルと第三シンボルとの位相変動量が + 4の 場合には、 第三シンボルと第四シンボルとの位相変動量は + 7 と予 測することができる。 この予測値が正しければ、 次のシンボルにお いて角度変調波とその予測値に基づいて再設定された基準信号との 位相差は、 ほぼ π 4 土 i X ττ Ζ 2に等しくなり、 位相偏移データ は 0 となる。. このときの搬送波の位相変動量は、 予測値 (基準信号 位相予測データ) と等しくなるので、 この値をメ モ リ 48の新たな入 力ア ド レスとしてラ ッチ回路 43に設定することができる。
一方、 次のシンボルにおける位相変動量を正しく予測できなかつ た場合は、 角度変調波と基準信号との位相差は Ζ 4土 i X ττ Ζ 2 より偏移し、 位相偏移データとして搬送波の位相変動の予測しえな かった誤差分が検出される。 したがって、 この誤差分とメ モリ 48に おいて予測した値とを位相補正回路 46で加算することにより、 実際 の搬送波の位相変動量を求めることができる。 なお、 予測値が大き すぎた場合には、 位相偏移は負の方向となるために、 そのデータを 補数で表しておけば上述した場合と同様に、 加算処理により実際の 搬送波の位相変動量を求めることができる。
ここで、 本第三実施例では、 ラ ッチ回路 43としてラ ッチ回路 43 , 〜433 を用い、 3 シンボル分の搬送波位相変動データが保持される 構成を示す。
また、 メ モ リ 48に格納される基準信号位相予測データは、 あらか じめ測定した搬送波の位相変動に基づいて決定するか、 または複数 の識別タィ ミ ングにおける搬送波位相変動データからスプライ ン補 間法その他の数学的計算によって決定する。
基準信号制御手段 51では、 分周器 53から得られる分周信号の周波 数が角度変調波の搬送波とほぼ等しく なるように設定され、 その分 周信号に所定の位相シフ トを与えて基準信号の位相を設定する。 な お、 本第三実施例では、 分周信号の位相シフ ト回路としてシフ ト レ ジスタ 55が用いられ、 このシフ ト レジスタ 55にク ロ ッ ク発生器 50が 出力するクロックが供給され、 その一周期の時間精度で分周信号に 所定の位相シフ トを与え、 得られた複数の位相シフ ト した信号から、 基準信号位相予測手段 40が出力する基準信号位相予測データに応じ た位相のものをマルチプレクサ 57で選択する構成である。
このような構成により、 ラ ンダム F M雑音下において、 搬送波の 位相変動が 1 シンボル間に 45度を越える場合においても、 予測され た適切な基準信号で角度変調波の検波を行うことができ、 誤りを低 減させることができる。
第 21図は本発明第四実施例ディ ジタル復調器のプロ ッ ク構成 で ある。 第 22図は本発明第四実施例ディ ジタル復調器の平均化回路の プロッ ク構成図である。
本第四実施例では、 検波回路 20、 位相差検出手段 30、 位相偏移デ —タ変換手段 37、 クロ ック発生器 50および基準信号制御手段 51の構 成は、 第 16図に示した実施例各部と同様であり、 相違するところは、 基準信号位相予測手段 40' の構成である。
基準信号位相予測手段 40' は、 基準信号位相予測手段 40の位相補 正回路 46、 ラ ッチ回路 43およびメ モ リ 48に加えて、 位相偏移データ が入力される平均化回路 47、 および平均化回路 47の出力またはメモ リ 46の出力を選択し、 基準信号位相予測データとして出力する選択 回路 49を備える。 なお、 平均化回路 47およびラ ッチ回路 43には、 識 別タイ ミ ング信号が入力され、 平均化回路 47および選択回路 49には、 回線状況を示す受信レベルデータが入力される。 平均化回路 47は、 過去 II個の識別タイ ミ ングにわたる位相偏移デ ータの平均化を行い、 基準信号位相平均データとして出力する。 な お、 2進数で表示された二つのデータの平均化処理は、 二つのデー タを加算した後に、 最下位ビッ ト方向に 1 ビッ ト シフ ト したデータ を取り出す加算回路を用いた構成で実現可能である。 また、 これら を組み合わせることにより、 nを 4、 8、 16と増やすことができる。 第 22図に n = 4に対応する平均化回路の一例を示す。
第 22図において、 位相偏移データは、 識別タイ ミ ングごとに各ラ ツチ回路 61 , 、 612 、 613 にラ ッチされ、 最新の位相シフ ト量を舍 めて 4 シンボル分の位相シフ ト量が得られる。 さらに各値から、 2 シンボルの平均をとる加算回路 62 , 、 622 および 4 シンボルの平均 をとる加算回路 66を介して、 1 シンボル、 2 シンボルの平均、 4 シ ンボルの平均の各位相シフ ト量を得ることができる。
ところで、 一般的に受信レベルが低いと熱雑音が支配的となり、 受信レベルが高いとラ ンダム F M雑音の方が支配的となるために、 回線状況として受信レベルを利用してその予測方法を適宜に変える ことができる。 すなわち、 受信レベルが低いときには、 熱雑音の影 響を除去するために多くのデーダを平均化した方がよい。 また、 受 信レベルが高いときには、 ランダム F M雑音による位相雑音に追従 するために、 最新の位相シフ ト量のみを使用する。 なお、 これは最 新の位相シフ ト量によって決まる基準信号の位相が、 次の識別タィ ミ ングにおける最適な検波軸の位相に最も近いという仮定に基づい ている。
こ こでは、 受信レベルが低いときには 4 シンボルの平均位相シフ ト量をとり、 受信レベルが中間値のときには 2 シンボルの平均位相 シフ ト量をとり、 受信レベルが高いときには 1 シンボルの位相シフ ト量をとるように、 マルチプレクサ 68によって選択する。
このような構成の平均化回路 47を用いた基準信号位相予測手段 40' は、 受信レベルに応じてメモリ 48からの出力データまたは平均化回 路 47からの出力データを選択し、 次の識別タイ ミ ングにおける基準 信号位相予測データとして基準信号生成手段 51に送出する。
すなわち、 受信レベルが高く なるに従って平均化回路 47における 平均化の個数 nの値を 1 まで小さ く し、 さらにラ ンダム F M雑音が 支配的となるほど高い受信レベルにおいてはメモリ 48の出力を選択 することにより、 低受信レベル領域では同期検波と同等の誤り率特 性が得られ、 また高受信レベル領域では同期検波または遅延検波よ りも優れた誤り率特性を得ることができる。
以上、 Q P S K信号を例に挙げて説明したが、 本第三実施例およ び第四実施例はその他の多相 P S Kなどの検波位相があらかじめ既 知である変調信号に対して適用可能である。 なお、 8相以上の P S K信号に適用する場合には、 検波回路 20の検波軸の数を増やすこと により対応可能である。
上述したように、 第三実施例および第四実施例は、 フ ュージング 下において基準信号の位相がラ ンダム F M雑音の位相遷移に追従で きるので、 検波特性が改善されデータ誤り率の低減が可能となる。 また、 受信レベルその他の回線状況に応じて、 基準信号の次の識 別タイ ミ ングにおける位相を予測する基準信号位相予測手段を最適 に選択する構成により、 広い受信レベル範囲にわたって良好な検波 特性 (誤り率特性) を得ることができる。
また、 本第三実施例および第四実施例の回路に用いた基準信号位 相予測手段は、 メ モ リその他のディ ジタル回路により実現すること ができ、 ァ ド レス回路やディ ジタル信号処理プロセ ッサを用いた構 成に比べて回路の簡単化が容易であるとともに、 無調整化および消 費電力の低減が可能となり、 コ ス トを低下させることができる。 第 23図は本発明第五実施例ディ ジタ ル復調器のブ口 ック構成図で ある。 第 24図は本発明第五実施例ディ ジタル復調器の詳細なプロ ッ ク構成図である。
なお、 本第五実施例では、 第 3図に示す第一実施例と同様に入力 端子 11に入力される角度変調波は、 リ ミ ッタ回路その他によりすで に振幅変動が取り除かれ、 二値量子化されたディ ジタル信号 (デュ 一ティ比は 50%とする) に変換されているものとする。 したがって、 入力端子 11には位相のみが変調された信号として入力される。
第 24図において、 入力端子 11に入力された角度変調波は、 検波回 路 20で位相が再設定された基準信号およびそれを ττ Ζ 2位相シフ ト した信号により検波され、 それぞれ検波信号 Iおよび検波信号 CIと して出力端子 13 , 、 132 へ出力される。 ここで、 参照審号 21は、 基 準信号 ττ Ζ 2位相シフ トさせる シフ ト回路である。 また、 こ の二つの基準信号は、 同期検波における再生搬送波と同様に互いに 直交する検波軸の役目を果たし、 本実施例ではフ リ ップフ ップ 23 , 232 が位相比較器として動作する構成である。
入力端子 11から入力された角度変調波は、 分岐して位相差検出手 段 80のフ リ ップフ口 ップ 81 , 〜81„ に入力される。 また、 位相が再 設定された基準信号は、 位相差検出手段 80のシフ ト レジスタ 83に入 力され、 出力される各移相信号 C , 〜C n がフ リ ップフロップ 8 〜81„ の各ク ロ ッ ク として供給される。 シフ ト レジスタ 83から出力 される各移相信号 C 1 ~ C n に応じてラ ッチされる。 各フ リ ップフ 口 ップ 8 〜81 n から出力される角度変調波と各移相信号との位相 差データ D l 〜D n は、 位相差分布検出手段 90に送出される。
位相差分布検出手段 90では、 入力された位相差データ D , 〜D n がラ ツチ回路 91で識別タイ ミ ングによりラ ツチされ、 そのラ ツチ出 力を位相差分類回路 93に送出する。 位相差分類回路 93で得られた各 分類出力は、 対応するカウ ンタ 95 , 〜95<„ に送出されてカウ ン ト処 理が行われる。 各カウンタ 95! 〜95m の出力は、 周波数ドリ フ ト検 出手段 100 に送出される。 次に、 各手段の動作について説明する。
第 25図は周波数ドリ フ トを説明する図である。 第 26図は負の周波 数ド リ フ トが存在するときの位相差分布検出手段の出力例 (位相差 分布状態) を示す図である。 第 27図はド リ フ ト周波数に対し角度変 調波が検出される回数が最大となる位相領域を示す図である。 第 28 図は角度変調波の検出回数が最大となる位相領域を検出する回路の プロ ック構成図である。 第 29図はドリ フ ト周波数に対して指定した 位相領域における角度変調波の検出回数を示す図である。 第 30図は ド リ フ ト周波数に対して指定した二つの位相領域における角度変調 波の検出回数の差を示す図である。
シフ ト レジスタ 83では、 入力される棊準信号の位相を C。 として その半周期を n等分し、 移相信号 C , 〜C n を生成するが、 η == 8 として 8段のシフ ト レジスタ 83を用いれば、 基準信号の半周期を 22. 5 (360/16)度ずつシフ ト した 8個の移相信号 C > 〜C 8 が得られる。 これらの移相信号 C , 〜C 8 により、 第 4図に示すように基準信号 の 1周期が 16の位相領域 a〜 pに分割される。
8相の移相信号 C , 〜C 8 に ¾して位相差検出手段 80では、 8個 のフ リ ップフロ ップ 81 , ~ 818 で入力される角度変調波がそれぞれ ラ ツチされる。
ここで、 受信された角度変調波の変調位相が、 第 4図に示すよう にじ。 を基準として移相信号 C 3 と移相信号 C 4 の間 (位相領域 d ) になり、 第 5図に示すように受信された角度変調波の立ち上がりェ ッジが移相信号 C 3 と移相信号 C 4 の立ち上がりの間に位置する場 合には、 各フ リ ップフ口 ップ 81 , 〜818 から出力される位相差デー タ 〔D , D 2 — D 8 〕 は、 〔 0 0 0 1 1 1 1 1〕 となる。 この位相 差データは角度変調波の位相によってすベて異なるので、 この位相 差データから角度変調波と基準信号との位相差を求めることができ る o 位相差分布検出手段 90では、 ラ ツチ回路 91が位相差検出手段 80か ら出力される各位相差データを識別タイ ミ ングごとにラ ッチする。 位相差分類回路 93は、 そのラ ツチ出力をもとに角度変調波が位相領 域 a〜pのどの位置にあるかを検出する。 ここでは、 角度変調波の 位相が位置する位相領域 (d)を示す端子にパルスを発生させる。 なお、 この位相差分類回路 93は、 簡単な順序回路で容易に構成可能である。 各位相領域に対応した各カウ ンタ 95 , ~ 95m ( m = 16) は、 所定の 期間で、 位相差分類回路 93から出力される各パルスをそれぞれ力ゥ ン トする。 このような構成により、 各位相領域 a〜 pにおいて角度 変調波の位相が検出される分布を観測することができる。
ここで、 角度変調波が例えば 1 P S K信号の場合には、 識別タイ ミ ングでは第 25図に示す四つの位相 (書) が検出できる。 ところが、 角度変調波の搬送波に周波数ドリ フ トが生じると、 その検出位相は 正の方向または負の方向に偏移する。 たとえば、 正のドリ フ トが生 ずると正の方向に検出位相 (〇) が偏移し、 また負のドリ フ トが生 ずると負の方向に検出位相 (◎) が偏移する。
第 26図は、 負の周波数ドリ フ トが存在するときの位相差分布検出 手段 90の出力例を示す。 横軸に位相領域をとり、 縦軸にカウ ンタ 95 , 〜95m でカウ ン トされる角度変調波の検出回数をとる。 ただし、 Q P S K信号の場合には、 四つの変調位相を縮退させるために、 例え ば位相領域 a、 e、 i、 mで角度変調波が検出された回数が加えて ある。 第 26図において、 破線は周波数ドリ フ トがない場合の分布で あり、 そのピークは変調位相が搬送波の半周期に対して C 2 および C 6 であるので、 位相領域 b ( f 、 j、 n ) と位相領域 c ( g、 k、 o ) である。 一方、 実線は負の周波数ドリフ トがある場合の分布で あり、 角度変調波の位相が検出される領域が中心の位相領域から右 側にシフ ト している。 また、 正の周波数ドリ フ トの場合には左側に シフ トする。 に、 周ま数ドリ フ ト検出手段 100 が、 位相差分布検出手段 90の 出力により搬送波の周波数ドリ フ ト量を推定する推定方法について 説明する。
なお、 ここでは 3通りの方法について説明する。
〔方法 1〕
第 24図は、 ドリ フ ト周波数 (横軸) に対して角度変調波が検出さ れる回数が最大となる位相領域 (縦軸) を示す図である。 ただし、 位相領域は a、 b、 c、 dの四つに縮退させた。 したがって、 位相 領域 aとは位相領域 e、 i、 mを舍むものとし、 他の位相領域にお いても同様である。
第 27図に示すように、 位相差分布検出手段 90の出力 (カウ ンタ 95 ι 〜95m の各出力値) から最大となる位相領域を検出することにより、 周波数ドリ フ トの大きさ (土△ f ) を推定することができる。 ただ し、 このときに分割された位相領域の大きさが小さいほど、 周波数 ド リ フ トの推定誤差は小さ くなる。
ここで、 角度変調波が検出される回数 (位相差分布検出手段 90の 各出力) が最大となる位相領域を検出する回路構成について、 第 28 図にその一例を示す。
第 28図において、 減算器 101 ,で 1番目の位相領域 aの検出回数 j_ と 2審目の位相領域 bの検出回数^ _との差をとり、 その符号データ F 0 によってマルチプレクサ 103 ,がその大きい方のデータ (_ _ある いは b ) を選択する。 次に、 減算器 612 でマルチプレクサ 103 ,の出 力と 3番目の位相領域 cの検出回数^ _との差をとり、 その符号デー タ F , によってマルチプレクサ 1032が _または _ ^と との大きい方 のデータを選択する。 次に、 減算器 1013でマルチプレクサ 1032の出 力と 4審目の位相領域 dの検出回数 _との差をとり、 その符号デー タ F 2 によってマルチプレクサ 1033が _、 _ ^または と^ _との大き い方のデータを選択し、 最終的に最も検出回数が多い位相領域の検 出回数値 Gを出力する。
したがって、 この回路構成では、 各減算器 10 〜1013の符号デー タ 〔 F。 、 F , 、 F 2 〕 により、 どの位相領域の検出回数が最大と なるかを検出できる。 なお、 第 28図の構成では各減算器 lO lOla の 2入力の上段の入力値が下段の入力値に比べて大きい場合には F i = 0となり、 その逆に下段の入力値が多い場合には F i = 1 となる。
ここで、 [Fn F i Fa J - C l l O;! となれば、 _く 、 b_<_c_. く丄であり、 位相領域 cでの検出回数が最大となること がわ力、る
外部から基準信号が供給され、 その基準信号で角度変調波の検波 を行う構成であれば、 直接基準信号の周波数を制御することにより、 搬送波の周波数ドリ フ トに対する補正を行うことができる。
また、 検波回路に遅延回路を用いる構成では、 周波数ドリ フ トに 対する位相差の分布は、 遅延回路の遅延時間を用いてあらかじめ計 算で知ることができるので、 検出回数 (カウント値) が最大となる 位相領域のデータから周波数ドリ フ トに相当するデータを作成する ことができる。
なお、 ここで得られたデータは、 例えば検波回路内の遅延回路の 遅延量の制御に用いることにより、 搬送波の周波数ドリ フ トに対す る補正を行うことができる。
〔方法 2〕
第 29図は、 ドリ フ ト周波数 (撗軸) に対して、 指定した位相領域 における角度変調波の検出回数 (縦軸) を示す図である。
指定した位相領域における角度変調波の検出回数を観測すること により、 あらかじめ測定したデータから逆に周波数ドリ フ ト量を推 定することができる。 なお、 検出回数から周波数ドリフ ト量への変 換回路は、 測定したデータを格納するメモリを用いれば容易に構成 可能である。 〔方法 3〕
第 30図は、 ドリ フ ト周波数 (横軸) に対して、 指定した二つの位 相領域における角度変調波の検出回数の差 (縦軸) を示す図である。 なお、 二つの位相領域には、 変調位相を中心としてその両側の位相 領域 (例えば位相領域わと じ) をとる。
第 30図に示すように、 検出回数の差の正負の符号を観測すること により、 周波数ドリ フ トの方向を検出することができる。
ところで、 この方法は、 周波数ドリ フ ト量を直接推定するもので はないが、 外部から基準信号が供給され、 その基準信号で角度変調 波の検波を行う構成であれば、 直接基準信号の周波数を搬送波の周 波数ド リ フ トが補正される方向に少しずつ変更する制御を行う。 ま た、 例えば検波回路内の遅延回路の遅延量をこのデータをもとに、 周波数ドリ フ トを補正する方向に少しずつ変更していけば、 周波数 ド リ フ トが補正された一定の遅延量にほぼ収束させることができる。 なお、 このときの補正誤差は変更する遅延量の幅に依存する。
第 31図は本第六実施例ディ ジタル復調器の詳細なブ o ック構成図 である。 第 32図は本発明第六実施例ディ ジタル復調器の位相差判定 回路の動作を説明する図である。 '
なお、 本第六実施例では、 第 24図に示す第五実施例に対して、 検 波回路 20および位相差検出手段 80の構成は共通であり、 ここでは省 略する。
第 31図において、 位相差分布検出手段 90' における位相差判定回 路 97は、 位相差検出手段 80から出力される角度変調波と基準信号と の位相差データに基づいて、 角度変調波の立ち上がりェッ ジが第 32 図に示す位相領域《に存在するか、 また位相領域^に存在するかを 判定する (ただし、 角度変調波は C1 P S K信号とする) 。 なお、 こ の位相差判定回路 97は、 位相差分類回路 93と同様に簡単な順序回路 によって構成可能である。 ここで、 搬送波の周波数ド リ フ トがない場合には、 角度変調波の 位相が位相領域 に滞在する時間と、 位相領域 に滞在する時間が ほぼ等しくなるので、 これらを比較することにより周波数ドリ フ ト の方向 (正負) を判定することができる。
このような判定処理を行う周波数ドリフ ト検出手段 100 ' は、 了 ップダウ ンカウ ンタ 105 、 アップダウ ンカウ ンタ 105 にクロ ッ クを 供給するク口 ッ ク発生器 107 、 タイマ回路 108 およびアップダウン カウ ンタ 105 のカウ ン ト数を検出するカウ ン ト数検出回路 109 によ り構成される。
アップダウンカウ ンタ 109 は、 位相差判定回路 97の出力に応じて、 角度変調波の位相が位相領域《に滞在しているときは、 クロ ッ ク発 生器 107 が出力するクロ ッ クをァップカウ ン ト し、 それが位相領域 に滞在しているときは、 クロ ッ クをダウンカウン トする。 カウン ト数検出回路 109 は、 アップダウ ンカウ ンタ 105 のカウ ン ト数を監 視し、 アツプ方向またはダウン方向の各力ゥン ト数が所定値を越え たときに、 各対応する出力端子 l l l u 、 111。 に検出パルスを送出 する。 この検出パルスにより周波数ド リ フ トの正負 (方向) を判定 することができる。
ただし、 アップダウンカウ ンタ 105 がク ロ ッ ク発生器 107 が出力 するク ロ ッ クをカウ ン トするとき、 同時にタイマ回路 108 もクロッ クのカウ ン トを開始する。 このとき、 アップダウ ンカウ ンタ 105 の カウ ン ト数が力ゥン ト数検出回路 109 の所定値を越える前に、 タィ マ回路 108 のカウン ト数がタィマ回路の設定値に達するとタイマ回 路はアップダウ ンカウンタ 105 をリセッ ト し再カウン トさせる。 こ の場合、 出力端子 l l l u 、 111。 には検出パルスは送出されない。 このようにタイマ回路 108 を挿入することによって、 ある範囲の周 波数誤差は許容することが可能となり、 安定な周波数ドリフ ト補償 の制御が可能となる。 外部から基準信号が供給され、 その基準信号で角度変調波の検波 を行う構成であれば、 直接基準信号の周波数を搬送波の周波数ド リ フ トが補正される方向に少しずつ変更する制御を行う。
また、 検波回路と して遅延検波回路が用いられる場合には、 検波 回路内の遅延回路の遅延量をこのデータをもとに、 周波数ドリ フ ト を補正する方向に少しずつ変更していけば、 周波数ドリ フ トが補正 された一定の遅延量にほぽ収束させることができる。 なお、 このと きの補正誤差は変更する遅延量の幅に依存する。
以上示した位相差検出手段 80、 位相差分布検出手段 90、 90' およ び周波数ド リ フ ト検出手段 100 、 100 ' は、 すべてディ ジタル回路 として構成することができ、 ディ ジタル信号処理により周波数ド リ フ ト情報を得ることが可能である。
なお、 以上説明した第五実施例および第六実施例では、 搬送波の 周波数ド リ フ トがその検波に与える影響が大きい角度変調波の検波 器について説明したが、 本第五実施例および第六実施例の周波数ド リ フ ト検出回路はその変調方式に依存するものではない。
上述したように、 第五実施例および第六実施例の周波数ド リ フ ト 検出回路は、 ディ ジタル処理により変調波と基準信号の位相差を検 出し、 その位相差分布から搬送波の周波数ドリ フ トに比例したデー タを得る構成であり、 すべてディ ジタル回路により実現させること ができる。 すなわち、 アナログ部品が不要となり、 位相シフ ト手段 および周波数ドリ フ ト検出手段のクロ ックとなる固定発振器のみを 外付けするだけで、 その他は完全な 1 チップのディ ジタル集積回路 と して実現することができる。 したがって、 無調整化および消費電 力の低減が可能となり、 コス トを低下させることができる。
なお、 本第五実施例および第六実施例の周波数ド リ フ ト検出回路 で得られたデータは、 検波器の基準信号の周波数を可変できる回路 にフィー ドバックすることにより、 搬送波の周波数ド リ フ トを補正 することができ、 安定した検波動作を実現させることが可能になる。 さらに、 このデータを基準信号の周波数を可変できる回路に接続す るフ ィ ー ドバックループを構成すれば、 搬送波の周波数ドリ フ トが 時間的に変化した場合にも常に補正を行うことができる。
第 33図は本発明第七実施例ディジタル復調器の詳細なブ D ック構 成図である。
第 33図において、 送信側におけるプリアンブル生成回路 211 では、 受信側でク口ック再生を行うのに適したプリアンブル信号を生成す る。 すなわち、 変調波の振幅が零にならず、 かつ検波後の信号が 「 0」 と 「 1 」 の繰り返しのようなク口ック周波数成分を含むプリァ ンブル信号を生成する。 このプリアンブル信号は、 実際の伝送では 送信データの前に付加され、 変調器 213 において搬送波を変調し、 変調波出力端子 215 から出力される。
この変調波は、 受信側において、 変調波入力端子 221 から リ ミ ッ タ増幅器 222 を介してカウンタ 223 に入力され、 変調波の周波数が 測定される。 なお、 カウンタ 223 は、 ゲー ト信号生成回路 225 が出 力するゲー ト信号に応じたゲー ト時間のみ、 変調波のェッジ (立上 りまたは立下り) をカ ウ ン トする構成である。 ゲー ト信号生成回路 225 は、 タイマ 226 およびタ イ マ用クロ ック 227 により構成され、 変調波の 1 シンボルの周期の整数倍の時間に相当する信号を発生す る ο
基準信号周波数変換回路 229 は、 カ ウ ンタ 223 で測定された変調 波の周波数から検波の基準となる基準信号の周波数 (中間周波数) に変換する。 この基準信号周波数は、 ドリ フ トその他に応じた所定 の補正処理が施されて基準信号入力端子 230 から入力され、 その基 準信号が検波器 231 でリ ミ ッタ増幅器 222 を介して入力される変調 波の検波に用いられれる。
検波器 231 では、 基準信号の同相成分および直交成分で変調波を 位相検波し、 それぞれ I信号および Q信号として出力する。 これら の検波出力は、 クロ ッ ク再生用データ生成回路 233 を介してクロ ッ ク再生回路 235 に入力される。
以下、 各回路の動作について、 7Γ Ζ 4 シフ ト IP S K変調方式を 例として説明する。
第 34図は 4 シフ ト 1P S Κ変調方式の変調原理を説明する図 である。 第 35図は ττΖ 4 シフ ト QP S K変調方式におけるプリアン ブル生成動作を説明する図である。 第 36図はプリァンブル信号伝送 時の変調波の瞬時周波数の変化を示す図である。
第 34図 (a)は QP S K変調信号の変調位相を示す信号空間図であり、 第 34図 (b)は? rZ 4 シフ ト QP S Kではこの QP S Kをシンボルタイ ミ ングごとに一定方向に、 7Γ/ 4ずつ回転させる変調方式である。 この変調方式では、 シンボルタイ ミ ングごとに位相が πΖ 4 シフ 卜するので、 検波を行うときの検波基準となる軸を ττΖ 4ずつシフ トすれば、 その検波軸からみると信号の動きは IP S Κとよく似て いる。 したがって、 ττΖ 4 シフ ト QP S Κ信号を検波する場合には、 基準信号の位相を搬送波に対して識別タイ ミ ングごとに ττΖ 4 シフ ト させる。
プリ アンブル生成回路 211 では、 変調器 213 において? rZ 4 シフ ト QP S K変調された場合に、 変調位相が第 35図 (a)に示す軌跡とな るようにプリアンブル信号のパタ一ンを生成する。 このときのプリ アンブル信号は、 変調器 213 で入力信号を搬送波のどの位相に割り 当てるかを決めるマッ ビングの方法によつて幾通りも存在するが、 シフ ト QP S Kを用いた場合には、 変調波の位相の軌跡が第 35図 (a)に示すパタ―ンを用いることが好適である。
このプリ アンブル信号で変調された変調波は、 タイ ミ ングごとに πΖ 4 シフ トする基準信号で検波された場合には、 基準信号の位相 を固定させて考えれば、 第 35図 (b)に示す対角線の二つの変調位相の 間を交互に変化する変調波と等価となる。 このとき、 検波器 231 か ら出力される I信号および Q信号ともに、 シンボルごとに状態が変 化する信号 ( 「 1」 と 「 0」 の繰り返しの信号) となり、 この二つ の信号のいずれか一方の信号をク口 ック再生用データ生成回路 233 を介してク ロ ッ ク再生回路 235 に入力すれば、 クロ ック再生を行う ことができる。
カウ ンタ 223 では、 このようなプリアンブル信号で変調された変 調波の周波数が測定される。 なお、 プリアンブル信号で変調された 変調波の瞬時周波数は、 クロック再生用プリアンブルによる変調の ために、 第 36図に示すように 1 シンボルを周期として周期的に変化 する。 したがって、 この周期の整数倍の時間をゲー ト時間として周 波数を測定すれば、 バラツキなく変調波の平均周波数を求めること ができる。
すなわち、 変調波の周波数測定は、 まずゲー ト信号生成回路 225 のタイマ 226 およびタイマ用クロック 227 で、 シンボルの周期の整 数倍に相当する時間に応じたゲー ト信号を生成し、 このゲート信号 で示されるゲ一 ト時間だけ力ゥンタ 223 で変調波のェッジをカウン トする。 なお、 この場合の測定精度は測定時間によって決まる。 例 えば、 1 Hzの精度が要求されるならば、 1秒以上の測定時間が必要 となる。
上述したように、 本第七実施例ク口 ック再生用プリアンブルが伝 送されている間に、 変調波の周波数を測定し、 基準信号の周波数に 変換することができるので、 基準信号の周波数を測定するために必 要とされていたプリアンブル信号の設定が不要となり、 伝送効率を 高めることができる。
また、 変調波周波数の測定は、 カ ウ ンタその他を利用した簡単な ディ ジタル回路で実現できるので、 高速化が容易であるとともに、 無調整を実現し、 また消費電力の低減が可能となり、 さらに集積回 路化に伴うコス トの低減その他を容易に達成することができる。
なお、 本第七実施例は、 移動通信や衛星通信において、 信号がバ ース ト状に伝送される場合に、 基準信号の周波数測定を高速に行い、 その結果に基づいてドリ フ トその他に対応して補正した基準信号を 用い、 最適な状態で変調波を検波するための構成に利用される。
第 37図は本発明第八実施例ディ ジタ ル復調器のプロ ッ ク構成図で ある。 第 37図は中間周波数においてディ ジタル回路によっても構成 可能であり、 また準同期検波しベースバンドに変換した後でもディ ジタル演算処理回路によつて構成可能であることを示す。
第 38図は本発明第九実施例ディ ジタル復調器のブ口 ッ ク構成図で ある。 第 38図において、 ディ ジタル復調器は、 再生基準信号で変調 信号を検波することによって、 再生基準信号に対する変調信号の相 対位相をビッ トのディ ジタルデータで検出する直接位相量子回路 603 と、 検出した相対位相データから次のシンボルにおいて検波を行う のに適切な基準信号の位相を推定する基準信号位相推定回路 605 と、 過去の複数のシンボルにおいて検出した相対位相データから、 周波 数ドリ フ ト量を検出し、 これを補償するための適切な基準信号の周 波数を推定する周波数ドリ フ ト検出回路 606 と、 推定した位相値お よび周波数値に応じて位相がこまかく制御された基準信号を固定発 振器から生成す ディ ジタル発振器 602 と、 検出した相対位相デー タから複合データの品質を示す位相尤度データを出力する位相尤度 検出手段 608 とを備える (特願平 1-75918 、 PCT/JP90/00393. ダイ バーシチ受信回路) 。
本第九実施例は検波した変調波の位相の変動量に応じて瞬時に再 生基準信号の移動通信を制御することにより、 熱雑音下およびフ ュ 一ジング下で優れた誤り率特性を有し、 かつ低消費電力化、 小形化、 経済化および無調整化が図れる。

Claims

請求の範囲
1. 受信された角度変調波に応じた所定の基準信号を発生させる基 準信号発生手段と、
この基準信号で前記角度変調波を検波する検波回路と
を備えたディ ジタル復調器において、
前記基準信号発生手段は、
前記基準信号の位相と前記角度変調波の位相との位相差を検出し、 位相差データを出力する位相差検出手段と、
前記位相差データを取り込み、 前記基準信号の新たに設定する位 相を予測し、 前記角度変調波の受信レベルに応じて選択された基準 信号位相予測データを出力する基準信号位相予測手段と、
前記基準信号位相予測データを取り込み、 指定された位相を有す る基準信号を入カク口ックから生成する基準信号制御手段と
を含むことを特徵とするディ ジタル復調器。
2. 前記基準信号発生手段は、
前記位相差データを取り込み、 前記角度変調波の搬送波と前記基 準信号との周波数誤差を検出し、 周波数誤差データとして出力する 周波数誤差検出手段と、
この周波数誤差データを取り込み、 その周波数誤差に応じて前記 基準信号の位相を制御する周波数誤差補償用データを出力する周波 数誤差補償用データ生成手段と、
前記基準信号位相予測手段が出力する基準信号位相予測データと- 前記周波数誤差補償用データとを加算し、 その加算データを前記基 準信号制御手段に送出する加算手段と
を含む請求項 1記載のディ ジタル復調器。
3. 前記周波数誤差補償用データ生成手段は前記周波数誤差補償用 データの値が所定値を超えないように制御する手段を含む請求項 2 記載のディ ジタル復調器。
4. 受信された角度変調波に応じた所定の基準信号を発生させる基 準信号発生手段と、
この基準信号で前記角度変調波を検波する検波回路と
を備えたディ ジタル復調器において、
前記基準信号発生手段は、
前記基準信号の位相と前記角度変調波の位相との位相差を検出し、 位相差データを出力する位相差検出手段と、
前記位相差データを取り込み、 識別タィ ミ ング時に取り うる変調 位相からの偏移量を検出し、 位相偏移データを出力する位相偏移デ 一夕変換手段と、
前記位相偏移データおよびメ モ リ出力データを用いて搬送波の位 相変動に対応する搬送波位相変動データを生成し、 過去所定数の識 別タイ ミ ングにわたる前記搬送波位相変動データを保持し、 それを ァ ドレス入力と して次の識別タィ ミ ングにおける基準信号の位相を 予測する基進信号位相予測データを出力するメ モリを有する基準信 号位相予測手段と、
前記基準信号位相予測データを取り込み、 指定された位相を有す る基準信号を入カク口 ックから生成する基準信号制御手段と
を含むことを特徵とするディ ジタル復調器。
5. 前記基準信号位相予測手段は、
過去所定数の識別タィ ミ ングにわたる位相偏移データに対して、 前記角度変調波の受信レベルに応じた数の識別タイ ミ ングにわたる 前記位相遷移データの平均値を基準信号位相平均データとして出力 する平均化回路と、
前記受信レベルに応じて、 メモ リの出力データまたは前記基準信 号位相平均データを次の識別タイ ミ ングにおける基準信号位相予測 データとして出力する選択回路と を含む請求項 4記載のディ ジタル復調器。
6. 前記位相差データを取り込み、 識別タィ ミ ングごとにラッチし、 前記位相差の分布状態を検出する位相差分布検出手段と、
この位相差分布データに応じて前記搬送波の周波数ドリ フ トのド リ フ ト量およびまたはドリ フ ト方向を算出する周波数ドリ フ ト検出 手段と
を備えた請求項 1または 4記載のディ ジタル復調器。
7. 前記周波数ドリ フ ト検出手段は、
あらかじめ定められたド リ フ ト量を超える場合にはそのドリ フ ト 量を出力するように制御し、 規定時間ごとの測定によってドリ フ ト の方向が定まらない場合には再測定を行う用に制御する手段
を含む請求項 6記載のディ ジタル復調器。
8. 送信側からの前記角度変調波の振幅が零にならず、 かつ検波後 の信号がク口ック周波数成分を有するク口ック再生用プリアンブル で変調された角度変調波を受信している間に、 1 シンボルの周期の 整数倍に相当する時間内で前記角度変調波または周波数変換された 角度変調波の周波数を測定する手段
を備えた請求項 1または 4記載のディ ジタル復調器。
9. 受信された角度変調波の搬送波とほぼ同じ周波数で互いに位相 が ττ Ζ 2異なる二つの信号を発生させる固定発振手段と、
この二つの信号で前記角度変調波を準同期検波する準同期検波手 段と、
この準同期検波手段の出力信号をディ ジタル化するアナ口グディ ジタル変換手段と、
前記角度変調波に応じた所定の基準信号を発生する基準信号発生 手段と、
この基準信号で前記アナ口グディ ジタル変換手段の出力信号をそ れぞれ検波するディ ジタル信号処理検波回路と を備えたディ ジタル復調器において、
前記基準信号発生手段は、
前記基準信号の位相と前記角度変調波の位相との位相差を検出し、 位相差データを出力する位相差検出手段と、
前記位相差データを取り込み、 前記基準信号の新たに設定する位 相を予測し、 前記角度変調波の受信レペルに応じて選択された基準 信号位相予測データを出力する基準信号位相予測手段と、
前記基準信号位相予測データを取り込み、 指定された位相を有す る基準信号を入カク σ ックから生成する基準信号制御手段と
を含むことを特徵とするディ ジタル復調器。
PCT/JP1990/001350 1989-10-23 1990-10-19 Demodulateur numerique WO1991006166A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP90915174A EP0451289B1 (en) 1989-10-23 1990-10-19 Reference signal generator and digital demodulator including the same
DE69033596T DE69033596T2 (de) 1989-10-23 1990-10-19 Referenzsignalgenerator und diesen enthaltenden digitaler Demodulator
CA002044252A CA2044252C (en) 1989-10-23 1990-10-19 Digital demodulator

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP1/275662 1989-10-23
JP27566289 1989-10-23
JP1/280063 1989-10-27
JP28006389 1989-10-27
JP1/282610 1989-10-30
JP1282610A JPH0767117B2 (ja) 1989-10-30 1989-10-30 ディジタル復調器

Publications (1)

Publication Number Publication Date
WO1991006166A1 true WO1991006166A1 (fr) 1991-05-02

Family

ID=27336282

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1990/001350 WO1991006166A1 (fr) 1989-10-23 1990-10-19 Demodulateur numerique

Country Status (5)

Country Link
US (1) US5260975A (ja)
EP (1) EP0451289B1 (ja)
CA (1) CA2044252C (ja)
DE (1) DE69033596T2 (ja)
WO (1) WO1991006166A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1072417C (zh) * 1993-04-08 2001-10-03 摩托罗拉公司 直接相位数字化设备及方法
EP2406915B1 (en) * 2009-03-11 2020-04-15 QUALCOMM Incorporated Wideband phase modulator

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1001580A1 (en) * 1991-03-20 2000-05-17 Sony Corporation Demodulator for differential phase shift keying signal using a maximum likelihood sequence estimator
GB2260046B (en) * 1991-09-26 1995-02-15 Northern Telecom Ltd Optical communications systems
KR960014411B1 (ko) * 1991-12-13 1996-10-15 모토로라 인코포레이티드 직접 위상 계수화 장치 및 방법
US5376894A (en) * 1992-12-31 1994-12-27 Pacific Communication Sciences, Inc. Phase estimation and synchronization using a PSK demodulator
JPH06205062A (ja) * 1993-01-08 1994-07-22 Nec Corp 遅延検波回路
TW234796B (ja) * 1993-02-24 1994-11-21 Advanced Micro Devices Inc
US5444639A (en) * 1993-09-07 1995-08-22 Rockwell International Corporation Angular rate sensing system and method, with digital synthesizer and variable-frequency oscillator
US5834950A (en) * 1994-03-17 1998-11-10 3Com Corporation Phase detector which eliminates frequency ripple
JPH07321862A (ja) * 1994-05-25 1995-12-08 Matsushita Electric Ind Co Ltd ディジタル変調波復調装置
US6023491A (en) * 1994-06-21 2000-02-08 Matsushita Electric Industrail Co., Ltd. Demodulation apparatus performing different frequency control functions using separately provided oscillators
JP3390272B2 (ja) * 1994-11-10 2003-03-24 沖電気工業株式会社 同期検波回路
JP3118384B2 (ja) * 1994-12-05 2000-12-18 株式会社ケンウッド 受信信号変調方式識別回路
US5590140A (en) * 1994-12-30 1996-12-31 Lucent Technologies Inc. Clock recovery extrapolation
JP3575883B2 (ja) * 1995-09-18 2004-10-13 三菱電機株式会社 ディジタル復調器
JPH0983588A (ja) * 1995-09-18 1997-03-28 Mitsubishi Electric Corp 復調器及び変復調システム及び復調方法
US5663666A (en) * 1996-02-21 1997-09-02 Hewlett-Packard Company Digital phase detector
US5710732A (en) * 1996-04-22 1998-01-20 Samsung Electronics Co., Ltd. Calculating the average of four integer numbers rounded away from zero in a single instruction cycle
US5751617A (en) * 1996-04-22 1998-05-12 Samsung Electronics Co., Ltd. Calculating the average of two integer numbers rounded away from zero in a single instruction cycle
EP0820173A3 (en) * 1996-07-16 2001-01-24 Matsushita Electric Industrial Co., Ltd. QAM receiver with baseband compensation for phase and frequency errors
US5917739A (en) * 1996-11-14 1999-06-29 Samsung Electronics Co., Ltd. Calculating the average of four integer numbers rounded towards zero in a single instruction cycle
US6007232A (en) * 1996-11-14 1999-12-28 Samsung Electronics Co., Ltd. Calculating the average of two integer numbers rounded towards zero in a single instruction cycle
DE19732894C2 (de) * 1997-07-30 1999-11-11 Siemens Ag Verfahren und Anordnungen zum schnellen Synchronisieren zweier Trägersignale
JP3504470B2 (ja) * 1997-09-18 2004-03-08 日本放送協会 Afc回路、キャリア再生回路および受信装置
JPH11284677A (ja) * 1998-03-27 1999-10-15 Nec Corp 復調器とこれを用いたディジタル無線通信システム
US6163208A (en) * 1998-12-15 2000-12-19 Ga-Tek Inc. One bit digital phase shift keyed carrier recovery and demodulator circuit
CN1157030C (zh) 1999-01-06 2004-07-07 皇家菲利浦电子有限公司 具有频偏校正转动装置的解调器
GB9901965D0 (en) * 1999-01-29 1999-03-17 Geo Sensor Corp Angle demodulation
JP2001016284A (ja) * 1999-07-01 2001-01-19 Nec Saitama Ltd 移動機用復調装置および移動機用復調方法
US6925136B1 (en) * 2001-08-29 2005-08-02 The United States Of America As Represented By The Secretary Of The Navy Simultaneous frequency and phase synchronizer
US7184506B2 (en) * 2002-03-30 2007-02-27 Broadcom Corporation Frequency drift and phase error compensation in a VOFDM receiver
US7215705B2 (en) 2003-03-17 2007-05-08 Intel Corporation Reducing phase noise in phase-encoded communications signals
US7512188B1 (en) * 2003-04-10 2009-03-31 Xilinx, Inc. Phase shift keying signaling for integrated circuits
US7328230B2 (en) * 2004-03-26 2008-02-05 Intel Corporation SIMD four-data element average instruction
US7412473B2 (en) * 2004-09-01 2008-08-12 Ceva D.S.P. Ltd. Arithmetic circuitry for averaging and methods thereof
DE102004047398B3 (de) * 2004-09-29 2006-02-16 Infineon Technologies Ag Gemeinsamer Detektor für Taktphase und Trägerphase
US7764741B2 (en) * 2005-07-28 2010-07-27 Broadcom Corporation Modulation-type discrimination in a wireless communication network
US7747177B2 (en) * 2005-08-15 2010-06-29 Alcatel-Lucent Usa Inc. Coherent phase-shift-keying
DE102005041455A1 (de) * 2005-08-31 2007-03-15 Abb Patent Gmbh Automatisierungstechnische Einrichtung
DE102005043485A1 (de) 2005-09-13 2007-03-15 Abb Patent Gmbh Automatisierungstechnische Einrichtung
DE102005043478A1 (de) * 2005-09-13 2007-03-15 Abb Patent Gmbh Automatisierungstechnische Einrichtung
DE102005043482A1 (de) * 2005-09-13 2007-03-15 Abb Patent Gmbh Automatisierungstechnische Einrichtung
DE102005043481A1 (de) * 2005-09-13 2007-03-15 Abb Patent Gmbh Automatisierungstechnische Einrichtung
US7764886B2 (en) 2005-11-28 2010-07-27 Alcatel Lucent Burst mode optical receiver
US7865088B2 (en) 2006-05-12 2011-01-04 Alcatel Lucent Burst mode optical receiver
US7929866B2 (en) 2005-11-28 2011-04-19 Alcatel Lucent Passive optical network media access controller assisted clock recovery
US7711273B2 (en) 2006-03-03 2010-05-04 Alcatel-Lucent Usa Inc. Optical quadrature-amplitude modulation receiver
US7688918B2 (en) 2006-07-07 2010-03-30 Alcatel-Lucent Usa Inc. Recursive phase estimation for a phase-shift-keying receiver
RU2577192C1 (ru) * 2015-02-11 2016-03-10 Межрегиональное общественное учреждение "Институт инженерной физики" Некогерентный демодулятор бинарного цифрового сигнала с мягким итеративным декодированием данных
TWI682387B (zh) * 2018-10-24 2020-01-11 新唐科技股份有限公司 多音調通訊系統、多音調訊號解調變裝置及其方法
US11381430B2 (en) * 2020-03-19 2022-07-05 Cypress Semiconductor Corporation Phase/frequency tracking transceiver

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5535545A (en) * 1978-09-04 1980-03-12 Nec Corp Digital phase synchronous circuit
JPH01115250A (ja) * 1987-10-29 1989-05-08 Yagi Antenna Co Ltd 復調搬送波生成方式
JPH01117451A (ja) * 1987-10-30 1989-05-10 Nec Corp 復調回路
JPH01228355A (ja) * 1988-03-09 1989-09-12 Nippon Telegr & Teleph Corp <Ntt> 同期検波器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4308505A (en) * 1979-06-13 1981-12-29 Trw, Inc. Frequency detector device and method
CA1246707A (en) * 1984-02-20 1988-12-13 Botaro Hirosaki Apparatus for cancelling periodic carrier phase jitters
DE3443924A1 (de) * 1984-12-01 1986-06-05 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum ableiten eines stellsignals
JPH0787476B2 (ja) * 1988-10-07 1995-09-20 日本電気株式会社 復調装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5535545A (en) * 1978-09-04 1980-03-12 Nec Corp Digital phase synchronous circuit
JPH01115250A (ja) * 1987-10-29 1989-05-08 Yagi Antenna Co Ltd 復調搬送波生成方式
JPH01117451A (ja) * 1987-10-30 1989-05-10 Nec Corp 復調回路
JPH01228355A (ja) * 1988-03-09 1989-09-12 Nippon Telegr & Teleph Corp <Ntt> 同期検波器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0451289A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1072417C (zh) * 1993-04-08 2001-10-03 摩托罗拉公司 直接相位数字化设备及方法
EP2406915B1 (en) * 2009-03-11 2020-04-15 QUALCOMM Incorporated Wideband phase modulator

Also Published As

Publication number Publication date
US5260975A (en) 1993-11-09
EP0451289A4 (en) 1993-05-12
CA2044252C (en) 1999-08-17
EP0451289A1 (en) 1991-10-16
EP0451289B1 (en) 2000-07-26
DE69033596T2 (de) 2001-04-19
CA2044252A1 (en) 1991-04-24
DE69033596D1 (de) 2000-08-31

Similar Documents

Publication Publication Date Title
WO1991006166A1 (fr) Demodulateur numerique
US5440267A (en) Demodulator
US5809009A (en) Demodulator apparatus for digital radio communication receiver providing pseudo-coherent quadrature demodulation based on periodic estimation of frequency offset
CA2025232C (en) Carrier recovery system
US5581582A (en) Automatic frequency control method and apparatus therefor
US7492836B2 (en) Wireless data communication demodulation device and demodulation method
EP0637883B1 (en) Carrier recovery circuit for offset QPSK demodulators
JPH0951296A (ja) 交差偏波間補償方法及び交差偏波間補償装置
JP2000049882A (ja) クロック同期回路
JPH11177644A (ja) ビットタイミング再生回路
JP2009188759A (ja) 差動位相偏移変調(DifferentialPhaseShiftKeying)された信号の復調回路、それを利用した無線機器
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
JP3592489B2 (ja) クロックタイミング再生方法および回路
JP3185725B2 (ja) 搬送波再生回路
JP3817166B2 (ja) シンボルタイミング検出回路及び多値位相変調信号の受信装置
JP3865893B2 (ja) 復調回路
JP4375032B2 (ja) Qam送信システムおよびqam受信装置
JP3629059B2 (ja) Mlse型等化器を用いた復調装置
JPH09130440A (ja) 検波回路装置
JPH03205940A (ja) ディジタル復調器
JP2005123709A (ja) クロック再生回路
JP4411110B2 (ja) キャリア再生回路
JPH11122318A (ja) Afc回路
JPH0630063A (ja) デジタル復調器
JPH03143142A (ja) ディジタル復調器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB SE

WWE Wipo information: entry into national phase

Ref document number: 1990915174

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2044252

Country of ref document: CA

WWP Wipo information: published in national office

Ref document number: 1990915174

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1990915174

Country of ref document: EP