JPH0630063A

JPH0630063A - デジタル復調器

Info

Publication number: JPH0630063A
Application number: JP4181055A
Authority: JP
Inventors: Akio Kosaka; 小坂　　明雄; Toshinori Iinuma; 敏範飯沼
Original assignee: Tokyo Sanyo Electric Co Ltd; Tottori Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Current assignee: Tokyo Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Priority date: 1992-07-08
Filing date: 1992-07-08
Publication date: 1994-02-04

Abstract

(57)【要約】【目的】本発明は、周波数オフセットやフェージング
により生ずる位相誤差成分を除去するデジタル復調器を
構成することを目的とする。【構成】本発明によれば、デジタル位相変調された信
号を入力端子１に入力し、入力された信号の振幅をリミ
ッタ２により論理レベルに変換する。一方、発振器３か
らのクロック信号に基づき計数するカウンタ５の計数値
を前記リミッタ２の出力信号に応答してラッチ回路６が
保持し、前記ラッチ回路６の出力を１シンボル区間の時
間だけ遅延回路７が遅延して、前記ラッチ回路６の出力
と前記遅延回路７の出力とを減算回路８が減算して位相
変化データを出力する。前記位相変化データに対して、
位相補償回路１０が位相補償を行い、復号回路１２がデ
ータを再生する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタル復調器に関す
る。

【０００２】

【従来の技術】従来、伝送媒体を効率的に利用するため
に、デジタルの情報信号（ベースバンド信号）で搬送波
信号を変調し復調することが行われている。斯る変調の
方式としては、デジタルのベースバンド信号に応じて搬
送波信号の振幅を変化させる振幅変調方式（ＡＳＫ）、
ベースバンド信号に応じて搬送波の周波数を偏移させる
周波数変調方式（ＦＳＫ）、ベースバンド信号に応じて
搬送波の位相を変化させる位相変調方式（ＰＳＫ）、ベ
ースバンド信号に応じて搬送波の振幅及び位相をそれぞ
れ独立して変化させる直交振幅変調方式（ＱＡＭ）など
の種々の方式が用いられている。

【０００３】このようにベースバンド信号に応じて変調
された搬送波信号（変調波信号）Ｓ（ｔ）は、一般に次
のように表わすことができる。

【０００４】

【数１】

【０００５】数式１から明らかなように、変調波信号
は、２つの直交した成分で表わすことが出来、直交検波
器等の復調回路にてベースバンド信号を復調することが
できる。尚、上式の第１項は変調波信号の同相（Ｉ相）
成分、第２項は変調波信号の直交位相（Ｑ相）成分と一
般に称される。デジタル位相変調信号を全デジタル回路
で復調するデジタル復調器として、特開平３−１８８７
３７号報に開示された復調方式によるデジタル復調器が
ある。図１３は、同方式におけるデジタル復調器の従来
例のブロック図である。

【０００６】図１３において、１０１はデジタル位相変
調信号入力端子、１０２はシンボルクロック信号入力端
子、１０３は入力されたデジタル位相変調信号の振幅を
一定にするリミッタ、１０４はリミッタ１０３の出力信
号に応答してシンボルクロック信号をサンプルする同期
化回路、１０５は搬送波信号の整数倍の周波数を発振す
る発振器、１０６は発振器１０５の出力に基づき計数す
るカウンタ、１０７はカウンタ１０６の出力を同期化回
路１０４の出力に応答して保持するラッチ回路、１０８
は同期化回路１０４の出力に応答して、ラッチ回路１０
７の出力を入力し遅延させる遅延回路、１０９はラッチ
回路１０７の出力と遅延回路１０８の出力とを入力して
１シンボル区間の位相の変化を比較演算する比較演算回
路、１１０は比較演算回路によって再生されたデータを
出力する再生データ出力端子である。

【０００７】次に動作について説明するが、最初に日本
のデジタル方式自動車電話システムの標準規格（ＲＣＲ
ＳＴＤ−２７）の変調方式であるπ／４シフトＱＰＳ
Ｋ変調方式について説明する。まず、入力のデジタルの
シリアル信号は、２ビットのパラレル信号である（Ｘ _k,
Ｙ_k）なるシンボルに変換される。信号フォーマットの
先頭ビットから２ビット毎に変調シンボルとする。

【０００８】入力シリアル信号から（Ｘ_k,Ｙ_k）への変
換（２値／４値変換）は下記に従う。

【０００９】

【表１】

【００１０】さらに（Ｘ_k,Ｙ_k）は、差動符号化され直
交信号（Ｉ_k,Ｑ_k）に変換される。（Ｘ _k,Ｙ_k）から（Ｉ
_k,Ｑ_k）への変換は次式のようになる。

【００１１】

【数２】

【００１２】但し、ΔΦ(Ｘ_k,Ｙ_k)＝ΔΦ_kは次表のよう
に規定されている。

【００１３】

【表２】

【００１４】このようにして得られたＩ_k、Ｑ_k信号は、
各々独立に低域通過フィルタによってベースバンド帯域
制限がかけられ、直交変調器に供給されるＩ相成分ｉ
（ｔ）、Ｑ相成分ｑ（ｔ）が生成される。ここでシンボ
ル周期をＴとし、ｔ＝ｋ・Ｔの位相をΦ（ｔ）＝Φ_kと
すると、

【００１５】

【数３】

【００１６】となり、その１シンボル前、すなわちｔ＝
ｋ・Ｔ−Ｔの位相をΦ（ｔ）＝Φ_k-1とすると、

【００１７】

【数４】

【００１８】となる。数式２、数式３、数式４より、

【００１９】

【数５】

【００２０】となる。数式５を変形すると

【００２１】

【数６】

【００２２】となる。従って、数式６より、π／４シフ
トＱＰＳＫ変調信号を復調する際、シンボル判定点にて
位相Φ_kと１シンボル前の位相Φ_k-1を検出し、位相Φ_k
より位相Φ_k-1を引くことによって１シンボル区間での
位相変化ΔΦ(Ｘ_k,Ｙ_k)を求めることができ、位相差Δ
Φ(Ｘ_k,Ｙ_k)より表２に従いＸ_k、Ｙ_kを求め、・・・・
ａ_n-1，ａ _n，ａ_n+1，ａ_n+2・・・・のシリアル信号を復
調することができる。

【００２３】図１３において動作を説明すると、リミッ
タ１０３はデジタル位相変調信号入力端子１０１より入
力されたデジタル位相変調信号の振幅を制限し、矩形波
状の論理レベルに変換する。また、同期化回路１０４は
シンボルクロック信号入力端子１０２より入力されたシ
ンボルクロック信号をリミッタ１０３の出力信号の立ち
上がりに応答してサンプルする。尚、このシンボルクロ
ック信号は、立ち上がりタイミングがデータのサンプリ
ングタイミング（シンボル判定点）に規定されている矩
形波信号である。このサンプルされたシンボルクロック
信号、つまり同期化回路１０４の出力信号の立ち上がり
はデジタル位相変調信号のゼロクロス点に一致してい
る。

【００２４】一方、発振器１０５は、デジタル位相変調
信号の搬送波周波数のｎ倍（ｎは整数）の周波数のクロ
ック信号を発振するように設定されているので、発振器
１０５のクロックを１／ｎ分周するカウンタ１０６の出
力は搬送波の１周期の位相をｎ分割したものが得られ
る。発振器１０５のクロック信号を入力して駆動するカ
ウンタ１０６の計数値は同期化回路１０４の出力の立ち
上がりでラッチ回路１０７に保持される。この計数値が
数式３のデジタル位相変調信号の位相Φ_kを表してい
る。

【００２５】ラッチ回路１０７の出力は、さらに遅延回
路１０８に入力され、同期化回路１０４の出力の立ち上
がりで遅延回路１０８に保持される。この遅延された値
が数式４の１シンボル前の位相Φ_k-1を表している。ラ
ッチ回路１０７の出力（Φ_k）と遅延回路１０８の出力
（Φ_k-1）は比較演算回路１０９に入力され１シンボル
区間の位相の変化ΔΦ(Ｘ_k,Ｙ_k)を検出し、表２に従い
シンボルデータを復調し、２ビットのシンボルデータを
パラレル／シリアル変換によりシリアルデータに変換
し、復調データを得る。この復調データを再生データ出
力端子１１０に出力する。

【００２６】また、発振器１０５の周波数をデジタル位
相変調信号の搬送波周波数のｎ倍に設定しているので位
相の分解能は２π／ｎとなる。従って発振器１０５の周
波数をデジタル位相変調信号の搬送波周波数に比べ十分
高く取れば、必要な位相計測の分解能を得ることができ
る。尚、図１３の発振器１０５から出力されるクロック
信号の周波数が、入力信号として受信したデジタル位相
変調信号の搬送波周波数の丁度ｎ倍に設定されている限
り、正確な位相変化データを得ることが出来る。

【００２７】

【発明が解決しようとする課題】然し乍ら、移動通信シ
ステムにおいては、送信側と受信側は別々の発振器を持
ってシステムが構成されている。このように別々の発振
器を持っているので、図１３に於ける発振器１０５の出
力するクロック信号の周波数を、入力信号として受信し
たデジタル位相変調信号の搬送波周波数の丁度ｎ倍に設
定することは不可能となる。このように送信側と受信側
との間に周波数オフセットがある場合、位相変化データ
にオフセット量に相当する位相誤差成分が発生するとい
う問題点がある。

【００２８】更に、送信側と受信側との間の周波数オフ
セットだけでなく、移動通信においてはフェージングに
伴い、搬送波周波数がシフトし、結果的に前述する位相
誤差成分を生ずる。本発明は、周波数オフセットやフェ
ージングにより生ずる位相誤差成分を除去することを目
的とする。

【００２９】

【課題を解決するための手段】上記の課題に鑑み、本発
明は、位相変化データを得て復調データを再生する遅延
検波型復調回路において、位相変化データより位相誤差
を検出し、検出した位相誤差を除去する位相補償手段を
備えたことを特徴とする。また、本発明は、前記位相補
償手段が、位相変化データの位相誤差を検出する位相誤
差検出回路と、前記位相誤差検出回路の出力を平均化す
る平均化回路と、前記平均化回路の出力に応じてアップ
／ダウンカウントが行われる第１の可逆カウンタと、位
相誤差を含む位相変化データより前記第１の可逆カウン
タの出力を減算する第２の減算回路とを具備し、フィー
ドバックループを構成することを特徴とする。

【００３０】更に、本発明は、前記平均化回路が、前記
位相誤差検出回路の出力に応じてアップ／ダウンカウン
トを行う第２の可逆カウンタと、前記第２の可逆カウン
タの出力が所定値になると前記第２の可逆カウンタをプ
リセット値にリセットするリセット回路を具備すること
を特徴とする。

【００３１】

【作用】本発明によれば、デジタル位相変調された信号
の位相を量子化して位相データを出力し、前記位相デー
タを１シンボル区間の時間だけ遅延させて、前記位相デ
ータより１シンボル区間遅延した位相データを減算し１
シンボル区間の位相変化データを得て、前記１シンボル
区間の位相変化データに対して位相補償を行う。

【００３２】前記位相補償は、位相変化データの位相誤
差を検出し、検出した位相誤差を平均化し、前記平均化
した値に応じて位相誤差データを増減し、前記１シンボ
ル区間の位相変化データに対して前記位相誤差データの
減算を行う。前記平均化は、前記位相誤差に応じてアッ
プ／ダウンカウントを行い、この値が所定値になった
ら、初期値にリセットする。

【００３３】

【実施例】図１は、本発明の一実施例を示すブロック図
である。図１において、１はデジタル位相変調信号が入
力される入力端子、２は入力されたデジタル位相変調信
号の振幅を制限し、２値のデジタル信号に変換するリミ
ッタ、３はクロック信号を生成する発振器、４はクロッ
ク信号が入力されるクロック信号入力端子、５はクロッ
ク信号に基づき計数して、位相情報となる計数値を出力
するカウンタ、６はリミッタ２の出力に応答してカウン
タ５の計数値（位相情報）を保持するラッチ回路、７は
ラッチ回路６で保持された計数値をデータクロック信号
により１シンボル区間の時間遅延させる遅延回路、８は
ラッチ回路６が保持した計数値と遅延回路７により１シ
ンボル区間の時間遅延した計数値とをデータクロック信
号の周期で減算処理する減算回路、９は所定周期のシン
ボルクロックで減算回路８の出力の位相変化データをサ
ンプリングするサンプリング回路、１０は位相変化デー
タに対して位相補償を行う位相補償回路、１１は減算回
路８の出力を入力することによりシンボルクロック信
号、該信号を逓倍したデータクロック信号を再生するＰ
ＬＬ回路、１２は位相補償回路１０の出力の位相補償し
た位相変化データをデコードし、シンボルデータを形成
導出し、シンボルデータをパラレル／シリアル変換し
て、シリアルデータを再生データとして出力する復号回
路である。１３は復号回路１２の出力の再生データが出
力される再生シリアルデータ出力端子、１４はＰＬＬ回
路１１の出力のデータクロック信号が出力される再生デ
ータ用クロック出力端子である。

【００３４】次に動作について図２を用いて説明する。
ここでは、入力信号として４２ｋｂｉｔ／ｓで搬送波周
波数４５０ｋＨｚのπ／４シフトＱＰＳＫ信号を考え
る。入力端子１に図２のＡのようなデジタル位相変調信
号が入力されると、デジタル位相変調信号はリミッタ２
により図２のＢのような２値のデジタル信号に変換され
る。

【００３５】一方では、発振器３のクロック信号に基づ
きカウンタ５は計数を行い、図２のＣのような位相情報
を出力する。例えば、発振器３のクロック信号の周波数
をデジタル位相変調信号の搬送波周波数４５０ｋＨｚの
３２倍の１４．４ＭＨｚとすると、カウンタ５は１／３
２分周して５ビットパラレルの計数値を得る。この場
合、カウンタ５の出力である位相情報出力は、図２のＣ
のような滑らかな値でなく、実際は図３のように階段状
の値となる。

【００３６】カウンタ５の出力である位相情報出力は１
０進表示で０〜３１の値が図８に示すような位相を示
す。この図８に於て位相情報出力の値０〜３１は、位相
角が減少する方向に向かってカウントアップされている
ことに注意を要する。このカウンタ５の計数値を、リミ
ッタ２の出力の立ち上がりに応答してラッチ回路６がラ
ッチし、図２のＤのような瞬時位相データを得る。そし
てラッチ回路６の出力の保持された瞬時位相データを遅
延回路７により１シンボル区間遅延させると、図２のＥ
のような１シンボル前の位相データが得られる。ラッチ
回路６の出力の瞬時位相データから遅延回路７の出力の
１シンボル前の位相データを減算回路８で減算し、図２
のＦのような１シンボル時間の位相変化データが得られ
る。但し、本実施例では遅延回路７及び減算回路８をデ
ータクロックに応答して作動させている関係上、遅延出
力及び減算出力はデータクロック周期でのみ導出され、
リミッタ出力の全ての立ち上がり出力に応答して導出さ
れることはない。

【００３７】減算回路８の出力の位相変化データをシン
ボルクロックに同期させると図４のようなアイパターン
となる。図４に示すように位相変化データはシンボル判
定点（立ち上がり部分）において３π／４、π／４、−
π／４、−３π／４の４値に収束する。また、図４に示
す位相変化データのゼロクロス点は平均的に、シンボル
判定点間の中央にあると見なせるので、ＰＬＬ回路１１
は、位相変化データの符号反転タイミングとシンボルク
ロック信号立ち下がりタイミングが平均的に一致する様
にシンボルクロック信号の位相を制御している。さらに
ＰＬＬ回路１１はシンボルクロックを逓倍（２逓倍）し
たデータクロック信号を形成し、クロック出力端子１４
にこのデータクロックを出力する。

【００３８】斯様なＰＬＬ回路の一例を図６に示す。位
相比較回路１５により入力信号（位相変化データの符号
反転タイミング）と出力信号（シンボルクロック信号）
の位相差を検出し、これを”進み”と”遅れ”の２値で
表わし、プリセット値としてＮが設定される可逆カウン
タ１６を加算または減算させる。可逆カウンタ１６の内
容が２Ｎになると−、０になると＋の制御信号を発生
し、この信号の発生とともに可逆カウンタの値をＮにリ
セットする。位相制御回路１８は、クロック信号入力端
子４から入力クロック信号を入力し、可逆カウンタ１６
の出力に従って通過するクロック信号の数を制御してい
る。即ち、位相制御回路１８は可逆カウンタ１６が＋信
号を発するとクロック信号に１パルスを付加し、−信号
を発するとクロック信号より１パルスを除去し、位相を
制御する。分周回路１９、２０は、パルス数を制御され
た位相制御出力を計数して分周出力の位相タイミングを
制御する。こうして、シンボルクロック信号と位相変化
データの符号反転タイミングが平均的にほぼ同期するよ
うに制御される。

【００３９】遅延回路７は、独立したクロック信号で駆
動しても良いが、ＰＬＬ回路１１の出力であるデータク
ロック信号を用いることにより、遅延回路７、減算回路
８、ＰＬＬ回路１１でフィードバックループを構成し、
確実な動作が期待できる。一方、入力されたデジタル位
相変調信号の搬送波周波数が、前述したように発振器３
の周波数の丁度１／３２であると、サンプリング回路９
は入力された位相変化データをＰＬＬ回路１１の出力の
シンボルクロック信号の立ち上がりでラッチし、３π／
４、π／４、−π／４、−３π／４の４値のいずれかで
あるラッチ出力を、位相補償回路１０を介して復号回路
１２に供給する。復号回路１２は、位相変化が３π／
４、π／４、−π／４、−３π／４の４値に対する２ビ
ットのシンボルデータを表２に従いデコードし、この２
ビットのシンボルデータをパラレル／シリアル変換する
ことによって受信したリアルデータを再生し、出力端子
１３に出力する。

【００４０】次に位相補償回路１０の補償動作について
説明する。図７に位相補償回路の一例を示す。一般的に
移動通信ではフェージングに伴ったランダムＦＭ雑音の
影響による搬送波周波数変動、及び送信機と受信機との
基準発振器の周波数の差に起因する周波数偏差△ω_cが
生じる。周波数偏差△ω_cを考慮すると数式１は次のよ
うになる。

【００４１】

【数７】

【００４２】数式７よりｔ＝ｋＴの時の位相をθ（ｔ）
＝θ_kとすると、

【００４３】

【数８】

【００４４】となり、１シンボル前、即ちｔ＝ｋＴ−Ｔ
のときの位相をθ（ｔ）＝θ_k-1とすると、

【００４５】

【数９】

【００４６】となる。１シンボル区間の位相変化△θ_k
は、

【００４７】

【数１０】

【００４８】となる。周波数偏差△ω_cＴがある場合、
ラッチ回路６の出力はθ_kとなり、遅延回路７の出力は
θ_k-1となるので、減算回路８の出力は△θ_kとなる。そ
して数式１０より、入力されるデジタル位相変調信号の
搬送波周波数に周波数偏差△ω_cがある場合の位相変化
データのアイパターンは、図５のようになる。このよう
に、入力されるデジタル位相変調信号の搬送波周波数に
周波数偏差△ω_cがある場合、図５に示すように位相変
化データはシンボル判定点において３π／４＋△ω
_cＴ、π／４＋△ω_cＴ、−π／４＋△ω_cＴ、−３π／
４＋△ω_cＴの４値に収束し、全ての位相変化データに
直流成分△ω_cＴ即ち位相誤差成分が重畳される。

【００４９】減算回路８の出力である１シンボル区間の
位相変化データをシンボル判定点においてサンプリング
回路９にてサンプルすると、図９に示すような１０進表
示で０〜３１の位相変化データを得る。この図９に丸印
で示す様に正規の位相変化データは、π／４に”２８”
が、３π／４に”２０”が、−π／４に”４”が、−３
π／４に”１２”が対応する。しかし、得られる位相変
化データに前述する位相誤差成分が含まれる場合、その
値は前述する正規の４値以外の値となる。

【００５０】この位相誤差成分は、搬送波周波数より発
振器の周波数の方が低くなると、正規の値より図９に於
て位相変化データが時計方向に偏り、逆に高くなると正
規の値より反時計方向に偏ることになる。そこで、位相
誤差成分が正規の値より時計方向に偏った場合には、正
の位相誤差データが生じ、反時計方向に偏った場合には
負の位相誤差データが生じる。

【００５１】尚、正の位相誤差データが生じると云うこ
とは、図８の計数値と位相量の関係より明らかな様に負
の位相誤差成分が生じることを意味し、位相データの符
号と実際の誤差成分の符号は逆の関係になっている。本
実施例では、図９に於て正規の各位相データを中心にし
て破線で分割したπ／２の角範囲の位相誤差データを検
出して、位相変化データより減算することにより、位相
誤差成分を除去するものである。

【００５２】図１０は位相誤差データの検出原理を説明
するための図表であり、第１欄に位相変化量（角度）、
第２欄に第１欄の各位相変化量に対応する位相変化デー
タ（減算回路出力）を１０進と２進で表現している。
尚、この図に於ても位相変化量と位相変化データの増加
は互いに逆方向となっている。図１０の第３欄は２進の
位相変化データの下位３ビット分の値を１０進と２進で
表現するものである。この第３欄と、図９の破線で囲ま
れたπ／２の角範囲を対比すると、それぞれの角範囲に
於て下位３ビットの値が丁度０〜７の範囲で変化してい
ることが判る。

【００５３】そこで、本実施例では、下位３ビットが０
〜３のとき＋の位相誤差成分が発生しているものと見做
し、５〜７のとき−の位相誤差成分が発生していると見
做して、減算すべき位相誤差成分のレベルを変化させて
いる。以下、本実施例の位相補償動作について図７の回
路図に従い説明する。図示する位相補償回路は、位相誤
差成分の符号を検出して、可逆カウントすることにより
誤差成分の傾向を捕らえて、検出すべき位相誤差データ
に修正を加えつつ、位相変化データより位相誤差データ
を減算除去する閉ループ回路で構成される。

【００５４】図７では補償済みの位相変化データの下位
３ビットを入力する、位相誤差検出回路２４は、入力し
た値が１０進表現で４のとき、位相誤差検出回路２４は
位相誤差がないものとして検出出力を発生せず、入力値
が０〜３のとき、＋の検出出力を発生し、入力値が５〜
７のとき、−の検出出力を発生する。位相誤差検出回路
２４の検出出力を入力する第２可逆カウンタ２５は、＋
の検出信号が入力されるとアップカウントを行い、−の
検出信号が入力されるとダウンカウントを行う。この第
２可逆カウンタ２５は初期値をＭにセットされており、
計数値が２Ｍになるとカウントアップパルスを出力し、
計数値が０になるとカウントダウンパルスを出力し、リ
セット回路２６は何れかのカウントパルスが発生したと
き第２可逆カウンタ２５の値をＭにリセットする。

【００５５】カウントパルスを入力する第１可逆カウン
タ２７は、カウントアップパルスが入力されるとアップ
カウントを行い、カウントダウンパルスが入力されると
ダウンカウントを行う。尚、第１可逆カウンタ２７は、
初期状態で０にセットされている。また、第１可逆カウ
ンタ２７の計数値は、位相誤差検出範囲に合わせて＋４
〜−３に制限されている。即ち、現在の出力が＋４であ
る場合にカウントアップパルスが入力されても＋５とは
ならずに＋４のままとなる。同様にして、現在の出力が
−３である場合にカウントダウンパルスが入力されても
−４とはならず−３のままとなる。このように制限する
ことにより誤動作を防ぐ。第１可逆カウンタ２７の出力
は位相誤差データとして、位相変化データと共に減算回
路２３に入力され、位相変化データより位相誤差データ
を減算されて補償済み位相変化データに変換される。こ
うして、減算回路２３、位相誤差検出回路２４、第２可
逆カウンタ２５、リセット回路２６、第１可逆カウンタ
２７でフィードバックループを形成して、位相補償を行
う。

【００５６】尚、この位相補償は、サンプリングの後段
であっても前段であっても良く、遅延検波型復調回路で
あれば従来のような構成に採用しても有効であり、本実
施例の構成にのみ有効なものではないことを付言してお
く。前述した実施例の復調回路は、回路内でシンボルク
ロック信号を形成するタイプの復調回路に本発明を採用
するものであるが、予め形成されたシンボルクロックを
利用する従来例の様な復調回路に本発明を採用すること
も当然可能であり、図１２は前述する従来例の復調回路
に本発明を採用する他の実施例を示す。尚、図１２の各
構成要素については図１及び図１３の構成要素として開
示されており、符号を共通にして重複説明を割愛する。

【００５７】次に本実施例の位相補償回路による周波数
オフセット補償効果について説明する。図１０より位相
補償可能な位相誤差Δω_CＴは、４π／１６〜−３π／
１６である。これを周波数オフセットΔｆ_Cとして表現
すると、ＲＣＲＳＴＤ−２７ではＴ＝１／（２１×１
０³）ｓｅｃであることより、

【００５８】

【数１１】

【００５９】となる。数式１１より位相誤差Δω_CＴと
周波数オフセットΔｆ_Cの関係は図１１に示す様な関係
となる。この図１１より周波数オフセットΔｆ_Cが２６
２５〜−１９６８.７５Ｈｚであれば周波数オフセット
補償が可能となることが判る。例えば本実施例のように
入力されるデジタル位相変調信号の搬送波周波数が４５
０ｋＨｚである場合、周波数オフセットΔｆ_Cによって
搬送波周波数が４５２．６２５〜４４８.０３１２５ｋ
Ｈｚになっても周波数オフセット補償により、正確な復
調動作をすることが出来、搬送波周波数が４５０ｋＨｚ
である場合に比較し遜色のないものとなる。

【００６０】斯くして本発明による動作は達成される
が、本実施例のπ／４シフトＱＰＳＫ信号以外の他のデ
ジタル位相変調方式でも実現可能である。また、本実施
例ではハードによって本発明を構成しているが、ハード
の一部をソフトに替えても実現可能であることは云うま
でもない。更に、本実施例は必要に応じて変更可能であ
ることも付言しておく。

【００６１】

【発明の効果】本発明によれば、デジタル位相変調され
た信号の位相を量子化して位相データを出力し、前記位
相データを１シンボル区間の時間だけ遅延させて、前記
位相データより１シンボル区間遅延した位相データを減
算し１シンボル区間の位相変化データを得て、前記１シ
ンボル区間の位相変化データに対して位相補償を行うよ
うにしたので、１シンボル区間の位相変化データに含ま
れる、周波数オフセットに起因する位相誤差を取り除く
ことができる。

【００６２】また、前記位相補償は位相変化データの位
相誤差を検出し、平均化して、前記平均化した値に対し
位相誤差データを増減し、前記１シンボル区間の位相変
化データに対して前記位相誤差データを減算し位相補償
を行うようにしたので、入力されたデジタル位相変調信
号に含まれる位相ノイズの影響を平均化することによっ
て抑えることができる。

【００６３】更に、前記平均化は前記位相誤差に対しア
ップ／ダウンカウントを行い、この値が一定の値になっ
たらリセットするので、均一に平均化できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】本発明の動作を説明する図である。

【図３】本発明の位相分解能が２π／３２の場合の位相
情報出力を示す図である。

【図４】本発明のデジタル位相変調信号の搬送波周波数
に周波数偏差がない場合の位相変化データのアイパター
ンを示す図である。

【図５】本発明のデジタル位相変調信号の搬送波周波数
に周波数偏差が△ω_cである場合の位相変化データのア
イパターンを示す図である。

【図６】ＰＬＬ回路の一例を示すブロック図である。

【図７】位相補償回路の一例を示すブロック図である。

【図８】本発明の位相分解能が２π／３２の場合の１０
進表示の位相情報出力に対する位相を示す図である。

【図９】本発明の位相分解能が２π／３２の場合の１０
進表示の１シンボル区間の位相変化データに対する位相
を示す図である。

【図１０】位相変化データと位相誤差の対応を示す図で
ある。

【図１１】周波数オフセットを示す図である。

【図１２】本発明の他の実施例を示す図である。

【図１３】従来例を示すブロック図である。

【符号の説明】

１、１０１デジタル位相変調信号入力端子２、１０３リミッタ３、１０５発振器４クロック信号入力端子５、１０６カウンタ６、１０７ラッチ回路７、１０８遅延回路８減算回路９サンプリング回路１０位相補償回路１１ＰＬＬ回路１２復号回路１３、１１０再生シリアルデータ出力端子１４再生データ用クロック出力端子１０４同期化回路１０９比較演算回路２３減算回路２４位相誤差検出回路２５可逆カウンタ２６リセット回路２７可逆カウンタ

Claims

【特許請求の範囲】

【請求項１】デジタル位相変調された信号が入力され
る入力端子と、該入力端子より入力されたデジタル位相
変調信号の位相を量子化し、位相データを出力する位相
量子化手段と、前記位相量子化手段の出力を１シンボル
区間の時間だけ遅延させる遅延手段と、前記位相量子化
手段の出力と前記遅延手段の出力とを減算する第１減算
手段と、前記第１減算手段より出力された位相変化デー
タより位相誤差を検出し、位相誤差の除去を行う位相補
償手段と、位相変化データをシンボルデータに変換する
復号手段とを具備することを特徴とするデジタル復調
器。
【請求項２】前記位相補償手段は、位相変化データの
位相誤差を検出する位相誤差検出手段と、前記位相誤差
検出手段の出力を平均化する平均化手段と、前記平均化
手段の出力に応じてアップ／ダウンカウントが行われる
第１可逆カウンタと、前記第１減算手段の出力の位相変
化データより前記第１可逆カウンタの出力を減算する第
２減算手段とを具備し、フィードバックループを構成す
ることにより位相補償を行うことを特徴とする請求項１
記載のデジタル復調器。
【請求項３】前記平均化手段は、前記位相誤差検出手
段の出力に応じてアップ／ダウンカウントを行う第２可
逆カウンタと、前記第２可逆カウンタの出力が所定値に
なると前記第２可逆カウンタを初期値にリセットするリ
セット手段を具備することを特徴とする請求項２記載の
デジタル復調器。
【請求項４】前記第１減算手段の出力の符号反転の平
均タイミングに位相が一致するシンボルクロック信号を
形成するＰＬＬ手段を具備することを特徴とする請求項
１、２、３記載のデジタル復調器。
【請求項５】前記ＰＬＬ手段により形成されたシンボ
ルクロック信号、または該シンボルクロック信号を逓倍
したデータクロック信号に応答して前記遅延手段を駆動
することを特徴とする請求項４記載のデジタル復調器。
【請求項６】前記位相量子化手段と前記ＰＬＬ手段と
を駆動するクロック信号が同一であることを特徴とする
請求項４記載のデジタル復調器。