WO1990016022A1 - Axis control system of numerical control apparatus - Google Patents

Description

明 細 書 数値制御装置の軸制御方式 技 術 分 野

本発明は数値制御装置の軸制御方式に係り、 特に複数個の マイ クロプロセッサ （C PU) が互いに異なる軸構成の軸を 補間制御する数値制御装置の軸制御方式に関する。 背 景 技 術

加工をより高速に行うために、 多数の軸又は主軸を制御す る数値制御装置が広く使用されるようになっている。 このよ うな数値制御装置は、 複数個のマイ ク ロプロセッサ （C PU) を内蔵しており、 各 C P U毎にそれぞれ制御する軸が割り当 てられている。 即ち、 各 C PUは独自の軸構成を有している。 従って、 各 C P Uの制御対象である軸は予め固定され、 補間 できる軸もその軸構成によって固定されている。

以下、 従来技術を図面を用いて説明する。 第 4図は従来の 数値制御装置の軸制御方式を示す図である。

C P U 1 1は X 1軸、 Y 1軸、 Z軸及び C軸からなる軸構 成を制御する。 C P U 2 1は X 2軸及び Y 2軸からなる軸構 成を制御する。 R OM 1 2及び 2 2は E P R OM又は E E P R〇Mで構成され、 C PU 1 1及び 2 1のシステムプロダラ 厶を格納している。 R AM 1 3及び 2 3は S R AM等で構成 され、 各種のデータ又は入出力信号を格納している。 図示し ていないが、 この他にバッテリバックアツプされた不揮発性 メモ リ、 グラフイ ツク制御回路、 表示器、 操作盤等がバス経 由で C P U 1 1及び 2 1 に接続されている。

各軸は位置制御回路、 サーボアンプ及びサーボモータで構 成されている。 各軸の構成は同じなのでここでは X 1軸につ いてのみ説明する。

位置制御回路 1 4 aは C P U 1 1からの位置指令を受けて、 サーボモータ 1 6 aを制御するための速度指令信号をサーボ アンプ 1 5 aに出力する。 サーボアンプ 1 5 aはこの速度指 令信号を増幅し、 サーボモータ 1 6 aを駆動する。

サ一ボモータ 1 6 aには、 図示していないが、 位置帰還信 号を出力する位置検出器と速度帰還信号を出力するタコジュ ネレータとがそれぞれ結合されている。 位置検出器にはパル スコーダ等が使用され、 位置帰還パルスを位置制御回路 1 4 aにフ ィ ー ドノ ッ クする。 タコジェネレータはサーボモータ

1 6 aの回転速度に応じた電圧信号をサーボアンプ 1 5 aに フィ ー ドバッ クする。

補間信号発生回路 1 7及び 2 7 はシステムクロ ックを入力 し、 それをカウントすることによつて所定のタィ ミ ングで I T P (補間） 周期信号を出力する。 この I T P (補間） 周期 信号は通常 8 m s e cである。 C P U 1 1及び 2 1 は補間周 期信号によって補間処理の時間管理を行なう。

C P U 1 1 と C P U 2 1 との間はバスで結合されており、 このバスを介してデータのやりとりが行われる。

従来の軸制御方式では、 補間処理の基準となる I T P (補 間） 周期信号がそれぞれ別々の補間信号発生回路 1 7及び 2 7によって生成されているため、 補間周期信号発生のタイ ミ ングが C P U 1 1及び 2 1の間で異なり、 C P U 1 1 は X 1 軸、 Y 1軸、 Z軸及び C軸の制御はできるが、 X 2軸及び Y 2軸の制御はできない。 逆に、 C P U 2 1 は X 2軸及び Y 2 軸の制御はできるが、 X I軸、 Y 1軸、 Z軸及び C軸の制御 はできないという問題があつた。 発 明 の 開 示

本発明はこのような点に鑑みてなされたものであり、 互い に異なる軸構成の軸を補間制御する複数個のマイ クロプロセ ッサがそれぞれ補間する軸を任意に選択することのできる数 値制御装置の軸制御方式を提供することを目的とする。

本発明では上記課題を解決するために、

互いに異なる軸構成の軸を補間制御する第 1及び第 2のマ ィ クロプロセッサと、 前記マイ クロプロセッサ毎に設けられ- 補間周期信号を発生する第 1及び第 2の補間信号発生回路と を有チる数値制御装置の軸制御方式において、 前記第 2の補 間信 ^生回路は前記第 1のマイ クロプロセッサの出力信号 及び前記第 1の補間信号発生回路の前記補間周期信号を入力 し、 これらの信号の論理によって前記第 1の補間信号癸生回 路と同期化された補間周期信号を発生することを特徴とする 数値制御装置の軸制御方式が、 提供される。

第 2の補間信号発生回路は第 1のマイ ク口プロセッサの出 力信号及び第 1の補間信号発生回路の補間周期信号を入力す る。 第 2の補間信号発生回路は第 1のマイ ク ロプロセッサの 出力信号を入力後、 第 1の補間信号発生回路の補間周期信号 を入力するまでの間、 補間周期信号を発生しない。 そして、 第 1の補間信号発生回路の補間周期信号が入力されると同時 に補間周期信号を発生する。 これによつて、 第 1及び第 2の 補間信号発生回路は同期化された補間周期信号を発生するよ うになる。 補間周期信号が同期化されると、 第 1及び第 2の マイクロプロセッサは互いの軸構成の軸の補間制御を実行す ることが可能となる。 図 面 の 簡 単 な 説 明

第 1図は本発明の一実施例である数值制御装置の軸制御方 式の概略構成を示す図、

第 2図は補間信号発生回路の詳細な構成を示す図、

第 3図 （ a ) 及び （ b ) は補間信号発生回路の動作のタイ ミ ングを示す図、

第 4図は従来の数値制御装置の軸制御方式を示す図である _c 発明を実施するための最良の形態

以下、 本発明の一実施例を図面に基づいて説明する。

第 1図は本発明の一実施例である数値制御装置の軸制御方 式の概略構成を示す図である。 第 4図と同一の構成要素には 同一の符合が付してあるので、 その説明は省略する。

本実施例では C P U 1 1の出力信号 D O及び補間信号発生 回路 1 7の補間周期信号 I T P 1を補間信号発生回路 2 7に 出力する。 補間信号発生回路 2 7はこれらの信号 D〇及び I T P 1を入力し、 補間信号発生回路 1 7 と同期化された I T P (補間） 周期信号 I T P 2を生成する。

第 2図は補間信号発生回路 2 7の詳細な構成を示す図であ ィ ンターバルタイマカウ ンタ 2 8は 1 s e cのシステム クロ ックを入力し、 8 0 0 0カウン ト毎に補間周期信号をァ ン ド回路 2 9に出力する。 アンド回路 2 9 は論理回路 3 0の 出力がハイ レベル Γ 1 j のときにイ ンタ ーバルタイマカ ウ ン タ 2 8からの補間周期信号 I T P 2を出力する。 イ ンターバ ルタイマカウ ンタ 2 8はアン ド回路 2 9からの補間周期信'号 I T P 2によってリセッ ト される。

論理回路 3 0は C P U 2 1 の I T P継続信号、 C P U 1 1 の出力信号 D O及び補間信号発生回路 1 7の補間周期信号 I T P 1を入力し、 その論理結果をァン ド回路 2 9に出力する c ここで、 I T P継続信号とは C P U 2が補間周期信号 I T P 2を受けてからその補間処理が終了した時点で出力する信 号である。 従って、 論理回路 3 0は I T P継続信号がハイ レ ベル Γ 1 j でないとアンド回路 2 9へはノヽィ レベル 「 1 j を 出力できない。

また、 論理回路 3 0は C P U 1の出力信号 D〇を入力する ことによって、 その出力をロウレベル 「 0 j にセッ トする。 c p u 1 の出力信号 Dつによってロウ レベル r 0 j にセッ ト された論理回路 3 0 は C P U 1 の補間周期信号 I T P 1を入 力することによってリ セ ッ トされ、 ハイ レベル 「 1 J をアン ド回路 2 9に出力する。 従って、 C PU 1の出力信号 DOが 論理回路 3 0に入力されると、 ィ ンターバルタイマカ ウ ンタ 2 8がハイ レベル Γ 1 j を出力しても、 ァン ド回路 2 9は補 間周期信号 I T P 2を出力できない。 そして、 補間周期信号

1 T P 1が論理回路 3 0に入力されると同時に、 アンド回路

2 9は補間周期信号 I TP 2を出力する。

以下、 図面を用いて補間信号発生回路 2 7の動作を説明す る。 第 3図 （a) 及び （b) は補間信号発生回路 2 7の動作 のタイ ミ ングを示す図である。

第 3図 （a) の場合、 補間信号発生回路 1 7の補間周期信 号 I T P 1及び補間信号発生回路 2 7の補間周期信号 I T P 2は互いに 8m s e c周期で出力されているが、 その発生タ ィ ミ ングは異なっている。 C PU 1の出力信号 DOが論理回 路 3 0に入力すると、 論理回路 3 0の出力は C PU 2の I T P继続信号とは無関係に補間周期信号 I TP 1が入力される までロウレベル 「 0 j を出力する。 そして、 補間周期信号 I

TP 1の出力と同時に、 補間周期信号 I T P 1に同期化され た補間周期信号 I T P 2が出力されるようになる。

第 3図 （b) の場合、 補間周期信号 I TP 1と I TP 2と は互いに同期化されており、 同じタイ ミ ングで発生している。 この時に、 C P U 2の補間処理に時間を要し、 C PU 2の I T P継続信号の出力が遅れた場合でも、 補間信号発生回路 2 7は補間周期信号 I TP 1 との間で同期のずれた補間周期信 号 I TP 2を出力する。 即ち、 同期化している補間信号がそ の補間処理時間によって生じる同期ずれを許容することがで きる。 このように同期がずれても、 第 3図 （ a ) と同様の動 作によって、 再び両者の補間周期信号 I T P 1及び I T P 2 を同期化することができる。

以上のように本実施例によれば、 補間信号発生回路同士の 発生タイ ミ ングが異なっていても、 容易に両者の同期化を取 ることができると共に、 同期化後でも補間処理の状況に応じ て両者のタィ ミ ングがずれても、 同期ずれの生じた状態で補 間処理を行うことができる。

上記実施例では補間信号発生回路 7を同期化する場合に ついて説明したが、 補間信号発生回路 1 7の方を同期化して もよいし、 両方に同じ構成の補間信号発生回路を設け、 いず れか一方の補間信号発生回路を同期化するようにしてもよい。 以上説明したように本発明によれば、 マイ クロプロセッサ ごとに設けられた補間信号発生回路の補間信号を同期化する ことができ、 これによつて互いに異なる軸構成の軸を補間制 御する複数個のマイ クロプロセッサがそれぞれ補間する軸を 任意に選択することができるようになる。

Claims

請 求 の 範 囲

1 . 互いに異なる軸構成の軸を補間制御する第 1及び第 2 のマイ クロプロセッサと、 前記マイクロプロセッサ毎に設け られ、 補間周期信号を発生する第 1及び第 2の補間信号発生 回路とを有する数値制御装置の軸制御方式において、

前記第 2の補間信号発生回路は前記第 1のマイ クロプロセ ッサの出力信号及び前記第 1の補間信号発生回路の前記補間 周期信号を入力し、 これらの信号の論理によって前記第 1の 補間信号発生回路と同期化された補間周期信号を発生するこ とを特徴とする数値制御装置の軸制御方式。