WO1981000474A1 - Computer pipe line control system - Google Patents
Computer pipe line control system Download PDFInfo
- Publication number
- WO1981000474A1 WO1981000474A1 PCT/JP1980/000171 JP8000171W WO8100474A1 WO 1981000474 A1 WO1981000474 A1 WO 1981000474A1 JP 8000171 W JP8000171 W JP 8000171W WO 8100474 A1 WO8100474 A1 WO 8100474A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- tag
- phase
- processing
- flow
- cycle
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000010586 diagram Methods 0.000 description 4
- KKEBXNMGHUCPEZ-UHFFFAOYSA-N 4-phenyl-1-(2-sulfanylethyl)imidazolidin-2-one Chemical compound N1C(=O)N(CCS)CC1C1=CC=CC=C1 KKEBXNMGHUCPEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000605 extraction Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3808—Instruction prefetching for instruction reuse, e.g. trace cache, branch target cache
- G06F9/381—Loop buffering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
Definitions
- the present invention has been proposed to solve such a problem in the conventional type.
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Description
明 細 書
発明の名称
計算機のハ°ィ プ ラ イ ン制御方式
技術分野
本発明は計算機のハ° ィ プラ ィ ン制御方式に関する 冃 示技術
一般に、 電子計算機をハ°ィ プラ イ ン制御方法を用 い て制御する場合には、 第 1 図に示す よ う に、 基準 ク ロ ッ ク サ イ ク ル t 0 , t l , t 2 , ..' t 6 に よ る時間 経過に従っ て、 命令 1 ¾い し命令 1 3 が処理ス テ ー ジ I し処理ス テ ー ジ YIを順次移動する 。 例えば 処理ス テージ I においては命令の取出 し力 s 処理サ ィ ク ル I a , I b l , I b 2 に よ っ て、 処理ス テー ジ II においては命令の解読が処理サ イ ク ル D , R に よ つ て、 処理ス テ ー ジ ! [ においてはオ ペ ラ ン ド の取出 し が処理サイ クル A , B 1 , B 2 に よ っ て、 処理ス テ ー ジ IVにおいては作業の実行が処理サ イ ク ル E 1 , E 2 ; E 2 Dによって、 処理ス テージ Vにおいては作 業結果のチ ; ッ クが処理サイ クル C K に よ っ て、 ま た、 処理ス テ ー ジ Wにおいては作業結果の格納が処 理サ イ ク ル に よ つ てそれぞれ行われる。
ハ°ィ プ ラ イ ン制御方式におい ては、 第 2 図に示す よ う に、 1 つ の処理フ ロ ーは、 処理サ イ ク ル の一連 に よ っ て形成される 。 該処理サイ クルの一違は、 デ
OMPI
V/IPO
コ ー ド サ イ ク ル D、 読出 しサ イ ク ル R 、 ァ ド レ ス計 算サ イ ク ル A、 オ ペ ラ ン ド取出 しサ イ ク ル Β 1 , Β 2 作業実行サ イ ク ル E l , E 2 、 作業結果のチ ヱ ッ ク のサ イ ク ル C K:、 および作業結果の書込みサ イ ク ル W力 ら成る 。 これ らの処理サ イ ク ルは フ エ.ィ ズに分 れて お ]? 、 D , R 力 フ エ イ ズ — 1 , A , B 1 がフ エ イ ズ ー 2 , B 2 , E l :^ フ ェ イ ズ - 3 , E 2 がフ エ ィ ズ - 4 , C Kか *フ ェ イ ズ - 5 , Wカ フ エ イ ズ - 6 にそれぞれ包含される 。 こ の処理フ ロ ーは、 命令レ ジ ス タ INS REG , 制御情報蓄積部 C S , フ ェ ィ ズ- 1 の タ グ レ ジ ス タ PH · 1 TAG , フ ェ イ ズ - 2 の タ グ レ ジ ス タ ΡΗ· 2 TAG , フ ェ イ ズ - 3 の タ グ レ ジ ス タ ΡΗ·3
TAG , フ ェ イ ズ - 4 の タ グ レ ジ ス タ ΡΗ·4 TAff , フエ イ ズ - 5 のタグ レ ジ ス タ ΡΗ· 5 TAG によって作動させ られる o ' '
命令の実行に必要 ¾ タ グ デー タは制御情報蓄積部 C S に蓄積されてお ])、 命令の実行に際 して命令レ ジ ス タ INS REG の デ ー タ に よ U 制御情報蓄積部 C S か ら順次読み出されてタ グ レ ジ ス タ群に供給される 第 2 図に示される従来形のハ°ィ プラ ィ ン制御方式 の作業が第 3 図に図解される 。 いま、 2 つ の作業フ
Ρ ( f 1 お よび ί 2 )力 ら成る 1 つの作業が、 1 つ の命令について、 実行される も のと する 。 このと き には、 た とえ同一の作業流れ、 例えばム ープ · キ ヤ
ΟΜΡΙ
ラ ク タ (MVC ) を繰返 し実行する場合で も、 後続する 作業フ ロ ー ごと に毎回、 所定のタ グ PH ' l TAGをフエ イ ズ - 1 ΡΗ · 1 において発生する。 しか しなが ら、 一 つの命令が終了 し、 別の命令に よ る他の作業を行う 場合には、 該他の作業のためのタ グデー タ ·を制御蓄 積部 (CS ) から取出してタ グ レ ジ ス タ に供給する こ と が必要である 。 それゆえ、 一つの命令を別の命令に 切換える場合には、 ま ず、 先に用い られていたタ グ を撤去 し、 しかる のちに新しいタ グを導入する手順 が必要にな ]? 、 その手順を行う 場合には、 余分な作 業フ 口 一 ( f 2 を実施 しなければ ¾ らないこ と に ]?、 そのための余分の時間を必要とする。 その理由 は、 次回の命令への切換えの決定は現命令の最後の 作業フ ロ ー の フ ェ イ ズ - 2 において確立されるが、 該フ ェ イ ズ - 2 においては次回の作業フ ロ ー : f 2 'の フ ェ イ ズ - 1 が既に開始されて しま っ ているからで ある 。 それゆえ、 第 2 図の方式においては装置全体 の動作速度が低下する と い う 問題点があ る。
本発明は従来形における この よ う ¾問題点を解決 し ょ う と して提案されたも のである。
発明の閧示
本発明の主な 目的は、 計算機のハ°ィ プラ イ ン制御 に際 して、 1 つの命令か ら別の命令に切換える場合 における余分 動作フ ロ ー を除去 しハ° ィ プ ラ イ ン 式
ΟΜΡΙ
計算機シ ス テ ム の動作速度を向上させる こ と にある 本発明におい ては、 処理の流れが複数個の処理ス テ一 -クを通 i? 順次進行する よ う に し、 該処理ス テ ー ジの各個に所定のタ グデー タが与え られて該処理ス テ一 ジにおいて処理が同時的に行われ、 そ-れに よ ]) 複数の処理の流れが時間.遅れを保っ て順次進行する よ う にされた計算機のハ°ィ プラ ィ ン制御方式におい て、 同一のタ ク'デー タ に .も とづ く 処理の流れを反復 実行するために、 作業フ ロ ー の第 1 の シ ー ケ ン スを 実行する過程において複数のタ グ レ ジス タ に所定の タ グデータ を蓄積 し、 同一の作業フ ロ ーが反復され る作業フ ロ ーの第 2 以降の シ ー ケ ン スを実行する過 程におい ては、 必要 タ グを該タ グ レ ジ ス タ に蓄積 されたタ グ の中カゝ ら選択 し、 第 1 の フ ェ イ ズを実行 する こ と ¾ く 第 2 の フ ェ イ ズか ら実行開始する こ と を特徵とする計算機のハ°ィ プラ イ ン制御方式が提供
^ ^しる
図面の簡単る説明
第 1 図は電子計算機のハ°ィ ブ ラ ィ ン制御動作を概 略的に示す動作系列図、
第 2 図は従来形のハ°ィ プラ イ ン制御動作を説明す るための タ グ レ ジ ス タ系列の図、
第 3 図は第 2 図のタ グ レ ジ ス タ系列の動作を説明 する動作系列図、
Ο ΡΙ _
第 4 図は本発明の一実施例 と してのハ°ィ プラ イ ン
制御方式に用い られる タ ダ レ 'ク ス タ 系列の図、
第 5 図は第 4 図のタ グ レ ジ ス タ系列の動作を説明
する動作系列図であ る。
発明を実施するための最良の形態 - 本発明の一実施例が第 4 図および第 5 図に よ つて
図解される 。 ハ°ィ プラ イ ン制御方式の 1 つのォペ レ
ー シ ョ ンにおける処理サ イ ク ル の一連が第 4 図に示
される 。 該処理サ イ ク ル の一違はデ コー ド、サ イ ク ル
D、 読出 しサ イ ク ル R 、 ア ド レ ス計算サ イ ク ル A 、
オ ペ ラ ン ド取出 しサ イ ク ル B 1 , B 2 、 作業実行サ
ィ ク ル E l , E 2 、 作業結果のチ ヱ ッ ク サ イ ク ル CK、 および作業結果の書込みサ イ ク ル Wか ら成る 。 これ
らの処理サ イ ク ルは フ ェ イ ズ に分れてお 、 D , R
がフ ェ イ ズ - 1 (ΡΗ·1 )、 A , Β 1 がフ ェ イ ズ一 2
(ΡΗ·2) 、 B 2 , E l 力 フ エイ ズ - 3 (ΡΗ·3)、 Ε 2 力; フ ェ イ ズ 一 4 (ΡΗ·4)、 C Κカ∑フ ェ イ ズ - 5 (ΡΗ'5)、
Wがフ ェ イ ズ - 6 (ΡΗ· 6)にそれぞれ包含される 。 こ
の作業は、 命令レ ジ ス タ INS REG、 制御情報蓄積部
C S 、 フ ェ イ ズ - 1 の タ グ レ ジ ス タ ΡΗ·1 TAG、 フ ェ
ィ ズ - 2 の タ グ レ ジ ス タ ΡΗ·2 TAG l , ΡΗ·2 TAG
Μ.2 , 選択制御器 SEL C0NT , 選択器 SEL , フ ェイ ズ- 3 の タ グ レ ジ ス タ PH · 3 TAG , フ ェ イ ズ - 4の タ グ レ ジ
ス タ ΡΗ·4 TAG , フ ェ イ ズ - 5 の タ グ レ ジ ス タ ΡΗ·5 TAG 一 O PI― .ヽ Λ VvIPO― «
に よ っ て作動させられる 。 フ ェ イ ズ - 2 の タ グ レ ジ ス タは、 および 2 と して、 複数個設け られて お ]? 、 選択制御器 SEL CONT の出力信号に よ ]? 制御さ れる選択器 SEL に よ D選択される 。
第 4 図の作業の 1 例が第 5 図に示される-。 1 つの 作業が 2 つの作業フ ロ ー f 11 , f 12 か ら成る もので ある と き、 フ ェ イ ズ - 1 のタグは レ ジ ス タ PH'l TAG に書込まれ、 フ ェ イ ズ - 2 のタ グは 2 つの フ ロ ー
f 11 , ί12 に対応 してそれぞれレ ジ ス タ ΡΗ·2 TAG
ί 、 レ ジ ス タ ΡΗ · 2 TAG ·ζ¾ 2 に書込まれる。 作業の フ ロ ーはフ ェ イ ズ - 1 い しフ ェ イ ズ - 5 へと順次 実施され、 作業の終了状態が検知される ま で反復さ れる 。 最初の シ ー ケ ン スである作業フ ロ ー fll , ί 12 が実行された後、 作業指令に変化が無ければ次 回のシ ー ケ ン スである作業フ ロ ー : f 21 , f 22 が作業 フ ロ ー f ll , f 12 と 同様に反復される 。 こ の場合に 作業フ ロ ー f21 においては、 フ ェ イ ズ - 2 のタグ と しては ΡΗ·2 TAG 1 が使用 さ れ、 フ ロ ー は フ エ イ ズ - 2 の ァ ド レ ス 計算 サ イ ク ル A 力 ら開始さ れる 。 す ¾わち フ ェ イ ズ - 1 の デ コ ー Pサ イ ク ル D および読出 しサ イ ク ル R は省略される 。 作業フ ロ ー ί 22 においては、 フ ェ イ ズ - 2 のタ グ と しては Ηϊ·2 TAG 2 が使用され、 フ ロ ーは フ ェ イ ズ - 2 のァ ド レ ス計算サ イ ク ル A か ら |¾始される 。 すなわちフ エ ο: ill
ィ ズ - 1 のデ コ ー ドサ イ ク ル D お よ び読出 しサ イ ク ル R は省略される 。 命令が別の命令に切換えられた 場合にはフ ロ ー ί 3 が実施される 。 フ ロ ー ί 3 にお いては、 前の作業フ ロ ーが反復されている間は、 該 反復される フ ロ ーにおいては空白の状態であ る フ エ ィ ズ - 1 において フ ェ イ ズ - 1 タ グ ΡΗ· 1 TAGを用 いて、 次回のタ グの取出 しを行う 。 フ ロ ー ί 3 にお いては、 前の作業の終'了状態が検知される までは、 デ コ ー ドサ イ ク ル D お よ び読出 しサ イ ク ル R が反復 されるが、 前の作業の終了状態が検知される と直 ち に、 別の作業フ ロ ^の切換えが行われ、 デコー ド サ イ ク ル D および読出 しサ イ ク ル R に引続 く ァ ド レ ス計算サ イ ク ル Α以後のサ イ ク ル が実施される。 例 えば、 フ ロ ー ί22 の フ ェ イ ズ - 2 において反復の終 了が検出された と きは、 該フ 口 一 : f 22 の フ ェ イ ズ- 2 に引続いて次回の フ ロ ー : f 3 の フ ェ イ ズ - 2 が直ち に開始される 。 すなわち、 従来形であ る第 3 図の動 作における よ う な余分な作業フ 口 一 {ί2' ) を実施す る こ とが無 く なる 。 それに よ ハ。ィ プ ラ イ ン式計算 機シ ス テ ム の動作速度の低下が防止される 。
フ ェ イ ズ -2 の タ グ の選択は選択制御器 SEL CONT, 選択器 SEL に よ ]9 行 う が、 該選択は フ ェ イ ズ -2 の タ グ中の選択ビ ッ ト を用いて行う ほか、 選択制御器
SEL CONT に印加される選択修正信号 S S を用いて行
Ο ΓΙ 職
う こ と がで き る。 ま た、 フ ェイ ズ -2 の タグの数は l , 2 の 2 個のみに限定される こ と く 、 3 個 以上を用いる こ と がで き る 。
OMPI _
Claims
1. 処理の流れが複数個の処理ス テー ジを通 順 次進行する よ う に し、 該処理ス テ ー ジ の各個に所定 のタ グデー タが与え られて該処理ス テー ジにおいて 処理が同時的に行われ、 それに よ 複数の処理の流 れが時間遅れを保って順次進行する よ う にされた計 算機のハ°ィ プラ イ ン制御方式において、 同一のタ ク、 デー タ に も とづ く 処理の流れを反復実行するために 作業 フ ロ ー の第 1 の シー ケ ンスを実行する過程にお いて複数のタ グ レ ジ ス タ に所定のタ グデー タ を蓄積 し、 同一の作業フ P —が反復される作業フ Π — の第 2 以降のシ ー ケ ン スを実行する過程においては、 必 要な タ グを該タ グ レ ジス タ に蓄積された タ グの中 か ら選択 し、 第 1 の フ ェ イ ズを実行する こ と ¾ く 第 2 の フ ェ イ ズから実行開始するこ と を特徵 とする計算 機のハ°ィ プ ラ イ ン制御方式。
2. 第 2 フ ェ イ ズ の タ グ レ ジ ス タ が複数個設け ら れ、 該複数個のタ グ レ ジ ス タ が選択器に よ ]?選択さ れる請求の範囲第 1 項記載の計算機のハ°ィ プラ イ ン 制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE8080901417T DE3067752D1 (en) | 1979-07-28 | 1980-07-25 | A method of pipeline control for a computer |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP79/96231 | 1979-07-28 | ||
JP9623179A JPS5621242A (en) | 1979-07-28 | 1979-07-28 | Pipeline control method for computer operation |
Publications (1)
Publication Number | Publication Date |
---|---|
WO1981000474A1 true WO1981000474A1 (en) | 1981-02-19 |
Family
ID=14159446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP1980/000171 WO1981000474A1 (en) | 1979-07-28 | 1980-07-25 | Computer pipe line control system |
Country Status (7)
Country | Link |
---|---|
US (1) | US4794518A (ja) |
EP (1) | EP0032515B1 (ja) |
JP (1) | JPS5621242A (ja) |
AU (1) | AU525682B2 (ja) |
CA (1) | CA1166756A (ja) |
DE (1) | DE3067752D1 (ja) |
WO (1) | WO1981000474A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4903196A (en) * | 1986-05-02 | 1990-02-20 | International Business Machines Corporation | Method and apparatus for guaranteeing the logical integrity of data in the general purpose registers of a complex multi-execution unit uniprocessor |
JPS6314275A (ja) * | 1986-07-04 | 1988-01-21 | Nec Corp | ベクトル演算プロセツサのスカラデ−タ演算方式 |
JP2902402B2 (ja) * | 1987-09-30 | 1999-06-07 | 三菱電機株式会社 | データ処理装置 |
JPH0766324B2 (ja) * | 1988-03-18 | 1995-07-19 | 三菱電機株式会社 | データ処理装置 |
US4875160A (en) * | 1988-07-20 | 1989-10-17 | Digital Equipment Corporation | Method for implementing synchronous pipeline exception recovery |
US5019967A (en) * | 1988-07-20 | 1991-05-28 | Digital Equipment Corporation | Pipeline bubble compression in a computer system |
JPH0719222B2 (ja) * | 1989-03-30 | 1995-03-06 | 日本電気株式会社 | ストアバッフア |
US5226131A (en) * | 1989-12-27 | 1993-07-06 | The United States Of America As Represented By The United States Department Of Energy | Sequencing and fan-out mechanism for causing a set of at least two sequential instructions to be performed in a dataflow processing computer |
WO1991010954A1 (en) * | 1990-01-19 | 1991-07-25 | Alliant Computer Systems Corporation | A risc vectorization system |
US5197132A (en) * | 1990-06-29 | 1993-03-23 | Digital Equipment Corporation | Register mapping system having a log containing sequential listing of registers that were changed in preceding cycles for precise post-branch recovery |
JP2943464B2 (ja) * | 1991-12-09 | 1999-08-30 | 松下電器産業株式会社 | プログラム制御方法及びプログラム制御装置 |
US5694564A (en) * | 1993-01-04 | 1997-12-02 | Motorola, Inc. | Data processing system a method for performing register renaming having back-up capability |
DE10034869A1 (de) * | 2000-07-18 | 2002-02-07 | Siemens Ag | Verfahren zum automatischen Gewinnen einer funktionsfähigen Reihenfolge von Prozessen und Werkzeug hierzu |
US20060090015A1 (en) * | 2004-10-26 | 2006-04-27 | Bradfield Travis A | Pipelined circuit for tag availability with multi-threaded direct memory access (DMA) activity |
US7454598B2 (en) * | 2005-05-16 | 2008-11-18 | Infineon Technologies Ag | Controlling out of order execution pipelines issue tagging |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5381032A (en) * | 1976-12-27 | 1978-07-18 | Fujitsu Ltd | Data process system |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5247976B2 (ja) * | 1973-03-16 | 1977-12-06 | ||
GB1443777A (en) * | 1973-07-19 | 1976-07-28 | Int Computers Ltd | Data processing apparatus |
US3875391A (en) * | 1973-11-02 | 1975-04-01 | Raytheon Co | Pipeline signal processor |
US3978452A (en) * | 1974-02-28 | 1976-08-31 | Burroughs Corporation | System and method for concurrent and pipeline processing employing a data driven network |
US4025771A (en) * | 1974-03-25 | 1977-05-24 | Hughes Aircraft Company | Pipe line high speed signal processor |
DE2512270A1 (de) * | 1975-03-20 | 1976-09-23 | Siemens Ag | Steuereinheit eines durch mikroprogramme steuerbaren prozessors einer datenverarbeitungsanlage und verfahren zu ihrem betrieb |
US4118776A (en) * | 1975-07-17 | 1978-10-03 | Nippon Electric Company, Ltd. | Numerically controlled machine comprising a microprogrammable computer operable with microprograms for macroinstructions and for inherent functions of the machine |
GB1506972A (en) * | 1976-02-06 | 1978-04-12 | Int Computers Ltd | Data processing systems |
US4075704A (en) * | 1976-07-02 | 1978-02-21 | Floating Point Systems, Inc. | Floating point data processor for high speech operation |
GB1527289A (en) * | 1976-08-17 | 1978-10-04 | Int Computers Ltd | Data processing systems |
JPS6019017B2 (ja) * | 1976-12-15 | 1985-05-14 | 富士通株式会社 | デ−タ処理システム |
SE435429B (sv) * | 1977-04-26 | 1984-09-24 | Ericsson Telefon Ab L M | Anordning for att mot utgaende informationsflodesgrenar forgrena ett inkommande "pipeline"-informationsflode |
JPS5466048A (en) * | 1977-11-07 | 1979-05-28 | Hitachi Ltd | Information processor |
US4228497A (en) * | 1977-11-17 | 1980-10-14 | Burroughs Corporation | Template micromemory structure for a pipelined microprogrammable data processing system |
JPS6024985B2 (ja) * | 1978-08-31 | 1985-06-15 | 富士通株式会社 | デ−タ処理方式 |
US4253147A (en) * | 1979-04-09 | 1981-02-24 | Rockwell International Corporation | Memory unit with pipelined cycle of operations |
US4310880A (en) * | 1979-09-10 | 1982-01-12 | Nixdorf Computer Corporation | High-speed synchronous computer using pipelined registers and a two-level fixed priority circuit |
JPS58129550A (ja) * | 1982-01-27 | 1983-08-02 | Toshiba Corp | 演算制御装置 |
US4594655A (en) * | 1983-03-14 | 1986-06-10 | International Business Machines Corporation | (k)-Instructions-at-a-time pipelined processor for parallel execution of inherently sequential instructions |
-
1979
- 1979-07-28 JP JP9623179A patent/JPS5621242A/ja active Granted
-
1980
- 1980-07-22 CA CA000356690A patent/CA1166756A/en not_active Expired
- 1980-07-25 DE DE8080901417T patent/DE3067752D1/de not_active Expired
- 1980-07-25 EP EP80901417A patent/EP0032515B1/en not_active Expired
- 1980-07-25 AU AU61250/80A patent/AU525682B2/en not_active Expired
- 1980-07-25 WO PCT/JP1980/000171 patent/WO1981000474A1/ja active IP Right Grant
-
1985
- 1985-09-26 US US06/780,645 patent/US4794518A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5381032A (en) * | 1976-12-27 | 1978-07-18 | Fujitsu Ltd | Data process system |
Also Published As
Publication number | Publication date |
---|---|
AU6125080A (en) | 1981-03-03 |
EP0032515A4 (en) | 1982-02-05 |
EP0032515A1 (en) | 1981-07-29 |
AU525682B2 (en) | 1982-11-18 |
DE3067752D1 (en) | 1984-06-14 |
JPS5757740B2 (ja) | 1982-12-06 |
US4794518A (en) | 1988-12-27 |
CA1166756A (en) | 1984-05-01 |
EP0032515B1 (en) | 1984-05-09 |
JPS5621242A (en) | 1981-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1981000474A1 (en) | Computer pipe line control system | |
CN1809810B (zh) | 指令控制数据处理设备 | |
JP3449186B2 (ja) | パイプラインバイパス機能を有するデータ処理装置 | |
TWI564733B (zh) | 快速向量動態記憶衝突檢測 | |
JP2620511B2 (ja) | データ・プロセッサ | |
US5119324A (en) | Apparatus and method for performing arithmetic functions in a computer system | |
JP2000293371A (ja) | マイクロプログラム制御方法及び装置 | |
JPS60101644A (ja) | ノイマン型コンピュータプログラムを実行するコントロールフローコンピュータ | |
JPS63317828A (ja) | マイクロコ−ド読み出し制御方式 | |
JP2504156B2 (ja) | 情報処理装置 | |
US7370136B2 (en) | Efficient and flexible sequencing of data processing units extending VLIW architecture | |
KR920006770B1 (ko) | 명령을 페치(fetch)하기 위한 제어 시스템 | |
JPH03269728A (ja) | パイプライン計算機における命令実行制御方式 | |
JP2761324B2 (ja) | 高速演算処理方式 | |
JPH0221612B2 (ja) | ||
JP2009054032A (ja) | 並列プロセッサ | |
JP2812610B2 (ja) | パイプライン制御方式 | |
JPH0612253A (ja) | マイクロコンピュータ | |
JPH09101889A (ja) | パイプライン演算装置 | |
JPH09223009A (ja) | データ処理装置と方法 | |
JP2573711B2 (ja) | マイクロサブルーチン制御方式 | |
JPS6057436A (ja) | 演算処理装置 | |
JP2545594B2 (ja) | オペランドデータ先取り方式 | |
JPH0218732B2 (ja) | ||
JPH0916399A (ja) | 計算機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Designated state(s): AU US |
|
AL | Designated countries for regional patents |
Designated state(s): DE FR GB |
|
WWE | Wipo information: entry into national phase |
Ref document number: 1980901417 Country of ref document: EP |
|
WWP | Wipo information: published in national office |
Ref document number: 1980901417 Country of ref document: EP |
|
WWG | Wipo information: grant in national office |
Ref document number: 1980901417 Country of ref document: EP |