JP2000293371A - マイクロプログラム制御方法及び装置 - Google Patents
マイクロプログラム制御方法及び装置Info
- Publication number
- JP2000293371A JP2000293371A JP11102157A JP10215799A JP2000293371A JP 2000293371 A JP2000293371 A JP 2000293371A JP 11102157 A JP11102157 A JP 11102157A JP 10215799 A JP10215799 A JP 10215799A JP 2000293371 A JP2000293371 A JP 2000293371A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- read
- address
- cycle
- microprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
Abstract
(57)【要約】
【課題】マイクロ命令内でＮ（Ｎ≧２）サイクル先の分
岐先アドレスを指定する方式における、マイクロプログ
ラム記憶に必要なメモリ容量を削減する。 【解決手段】マイクロ命令の読み出しサイクルよりＮ
（Ｎ≧２）サイクル先の分岐先アドレスを指定するフィ
ールドまたはＮ（Ｎ≧２）サイクル先でのマイクロプロ
グラムの終了を判定するフィールドと、次サイクルの演
算を制御するフィールドとから成るマイクロ命令を１度
に２個読み出す（１１１，１１２）。 【効果】マイクロ命令先読みにおけるマイクロプログラ
ム記憶に必要なメモリ量を少なくできる。
岐先アドレスを指定する方式における、マイクロプログ
ラム記憶に必要なメモリ容量を削減する。 【解決手段】マイクロ命令の読み出しサイクルよりＮ
（Ｎ≧２）サイクル先の分岐先アドレスを指定するフィ
ールドまたはＮ（Ｎ≧２）サイクル先でのマイクロプロ
グラムの終了を判定するフィールドと、次サイクルの演
算を制御するフィールドとから成るマイクロ命令を１度
に２個読み出す（１１１，１１２）。 【効果】マイクロ命令先読みにおけるマイクロプログラ
ム記憶に必要なメモリ量を少なくできる。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロプログラ
ム制御方式をとる情報処理装置に係り、特に制御記憶か
らマイクロ命令を高速に読み出し、マイクロプログラム
のプログラム容量を増加させることなくマイクロプログ
ラム制御によるデータ処理を行うためのマイクロプログ
ラム制御方法及び装置に関する。
ム制御方式をとる情報処理装置に係り、特に制御記憶か
らマイクロ命令を高速に読み出し、マイクロプログラム
のプログラム容量を増加させることなくマイクロプログ
ラム制御によるデータ処理を行うためのマイクロプログ
ラム制御方法及び装置に関する。
【０００２】
【従来の技術】第１の従来技術は、マイクロ命令が次ク
ロックサイクル（以下、サイクル）の分岐先アドレスを
指定するフィールド１個と演算器を制御するフィールド
１個とを備えてマイクロプログラム制御をおこなう。
ロックサイクル（以下、サイクル）の分岐先アドレスを
指定するフィールド１個と演算器を制御するフィールド
１個とを備えてマイクロプログラム制御をおこなう。
【０００３】図５〜図８により第１の従来技術における
実施例及びその実行手順を説明する。
実施例及びその実行手順を説明する。
【０００４】図６は第１の従来技術におけるマイクロ命
令のフォーマットで、マイクロ命令の分岐先のページア
ドレスフィールド６００と、次サイクルにマイクロプロ
グラムが終了するか否かを判定する終了判定フィールド
６０１と、分岐判定に使用する分岐条件フィールド６０
２と、次サイクルの演算を制御する制御フィールド６０
３から構成されている。第１の従来技術において、２個
１組のマイクロ命令によりページが構成される。
令のフォーマットで、マイクロ命令の分岐先のページア
ドレスフィールド６００と、次サイクルにマイクロプロ
グラムが終了するか否かを判定する終了判定フィールド
６０１と、分岐判定に使用する分岐条件フィールド６０
２と、次サイクルの演算を制御する制御フィールド６０
３から構成されている。第１の従来技術において、２個
１組のマイクロ命令によりページが構成される。
【０００５】図５は第１の従来技術によって実現される
マイクロプログラム制御装置のブロック構成図である。
この装置はマイクロプログラムの開始アドレスを発行す
る命令発行ユニット５０と、マイクロ命令の読出し及び
分岐をおこなう読出し／分岐ユニット５１と、加算及び
データのシフトなどの演算を実行する演算実行ユニット
５２とから構成されている。
マイクロプログラム制御装置のブロック構成図である。
この装置はマイクロプログラムの開始アドレスを発行す
る命令発行ユニット５０と、マイクロ命令の読出し及び
分岐をおこなう読出し／分岐ユニット５１と、加算及び
データのシフトなどの演算を実行する演算実行ユニット
５２とから構成されている。
【０００６】命令発行ユニット５０はマイクロプログラ
ムの開始アドレスを格納する開始アドレスレジスタ５１
０を備えている。読出し／分岐ユニット５１は、マイク
ロ命令の終了判定フィールド６０１を参照することによ
りマイクロプログラムの終了信号を発生させる終了判定
回路５３１と、マイクロプログラムの終了信号を参照し
てマイクロプログラムの開始、続行または終了を選択す
るアドレスセレクタ５２０と、マイクロ命令のページア
ドレスを格納するアドレスレジスタ５１１と、マイクロ
命令を記憶する制御記憶５３０と、前サイクルに読み出
したマイクロ命令および前サイクルの演算結果を参照す
ることにより分岐を判定する信号を発生させる分岐判定
回路５３２と、分岐を判定する信号を参照することによ
り読み出された２個のマイクロ命令の中から１個のマイ
クロ命令を選択するバンクセレクタ５２１と、マイクロ
命令の分岐条件フィールド６０２と制御フィールド６０
３を格納するデータレジスタ５１２とから構成されてい
る。制御記憶５３０は同じアドレスで指定される２個の
バンク（バンク０とバンク１）から構成されており、マ
イクロ命令のページが記憶されている。
ムの開始アドレスを格納する開始アドレスレジスタ５１
０を備えている。読出し／分岐ユニット５１は、マイク
ロ命令の終了判定フィールド６０１を参照することによ
りマイクロプログラムの終了信号を発生させる終了判定
回路５３１と、マイクロプログラムの終了信号を参照し
てマイクロプログラムの開始、続行または終了を選択す
るアドレスセレクタ５２０と、マイクロ命令のページア
ドレスを格納するアドレスレジスタ５１１と、マイクロ
命令を記憶する制御記憶５３０と、前サイクルに読み出
したマイクロ命令および前サイクルの演算結果を参照す
ることにより分岐を判定する信号を発生させる分岐判定
回路５３２と、分岐を判定する信号を参照することによ
り読み出された２個のマイクロ命令の中から１個のマイ
クロ命令を選択するバンクセレクタ５２１と、マイクロ
命令の分岐条件フィールド６０２と制御フィールド６０
３を格納するデータレジスタ５１２とから構成されてい
る。制御記憶５３０は同じアドレスで指定される２個の
バンク（バンク０とバンク１）から構成されており、マ
イクロ命令のページが記憶されている。
【０００７】次に、図７のタイムチャート及び図８のフ
ローチャートによって第１の従来技術によって実現され
るマイクロプログラム制御の実行手順を説明する。
ローチャートによって第１の従来技術によって実現され
るマイクロプログラム制御の実行手順を説明する。
【０００８】サイクル（Ｃ−１）に、命令発行ユニット
５０の中の開始アドレスレジスタ５１０に格納されてい
るマイクロプログラムの開始アドレスＡ１０が読出し／
分岐ユニット５１へ転送される。転送後、開始アドレス
Ａ１０はアドレスセレクタ５２０に入力された後に、ア
ドレスレジスタ５１１に格納される。
５０の中の開始アドレスレジスタ５１０に格納されてい
るマイクロプログラムの開始アドレスＡ１０が読出し／
分岐ユニット５１へ転送される。転送後、開始アドレス
Ａ１０はアドレスセレクタ５２０に入力された後に、ア
ドレスレジスタ５１１に格納される。
【０００９】サイクル（Ｃ０）では、アドレスレジスタ
５１１に格納されているマイクロプログラムの開始アド
レスＡ１０によって制御記憶５３０のページアドレスが
指定されて、バンク０よりマイクロ命令Ｍ１００が、バ
ンク１よりマイクロ命令Ｍ１０１が読み出される。バン
クセレクタ５２１が読み出された２個のマイクロ命令Ｍ
１００及びＭ１０１のどちらか一方を選択することによ
って、分岐動作Ｂ１０がおこなわれる。本フローチャー
ト（図８）では分岐動作Ｂ１０によってバンク０から読
み出されたマイクロ命令Ｍ１００が選択されている。選
択されたマイクロ命令Ｍ１００のページアドレスフィー
ルドＡ２０はアドレスセレクタ５２０に入力されて、ア
ドレスレジスタ５１１に格納される。一方、バンクセレ
クタ５２１によって選択されたマイクロ命令Ｍ１００の
分岐条件フィールド（図示せず）及び制御フィールドｉ
１００はデータレジスタ５１２に格納される。
５１１に格納されているマイクロプログラムの開始アド
レスＡ１０によって制御記憶５３０のページアドレスが
指定されて、バンク０よりマイクロ命令Ｍ１００が、バ
ンク１よりマイクロ命令Ｍ１０１が読み出される。バン
クセレクタ５２１が読み出された２個のマイクロ命令Ｍ
１００及びＭ１０１のどちらか一方を選択することによ
って、分岐動作Ｂ１０がおこなわれる。本フローチャー
ト（図８）では分岐動作Ｂ１０によってバンク０から読
み出されたマイクロ命令Ｍ１００が選択されている。選
択されたマイクロ命令Ｍ１００のページアドレスフィー
ルドＡ２０はアドレスセレクタ５２０に入力されて、ア
ドレスレジスタ５１１に格納される。一方、バンクセレ
クタ５２１によって選択されたマイクロ命令Ｍ１００の
分岐条件フィールド（図示せず）及び制御フィールドｉ
１００はデータレジスタ５１２に格納される。
【００１０】サイクル（Ｃ１）では、前サイクル（Ｃ
０）と同様に、制御記憶５３０のページアドレスＡ２０
を指定することによりマイクロ命令Ｍ２００及びＭ２０
１の読み出し及び分岐がおこなわれるのと共に、データ
レジスタ５１２に格納されているマイクロ命令Ｍ１００
の制御フィールドｉ１００が演算実行ユニット５２へ転
送されて、演算実行が開始される。本フローチャート
（図８）の実行手順において、動作を分かりやすくする
ために分岐動作はバンク０とバンク１を交互に選択して
いる。以上の結果、マイクロ命令はｉ１００（サイクル
Ｃ１）→ｉ２０１（サイクルＣ２）→ｉ３１０（サイク
ルＣ３）→ｉ４２１（サイクルＣ４）の順で演算実行ユ
ニットを制御している。第２の従来技術では、マイクロ
命令がＮ（Ｎ≧２）サイクル先の分岐先アドレスのフィ
ールド１個とＮ（Ｎ≧２）サイクル先の演算を制御する
フィールド１個とを備えてマイクロプログラム制御をお
こなう。これは特公平２−２１６１２号公報に記載され
ているように、前記第１の従来技術を高速化する技術で
ある。
０）と同様に、制御記憶５３０のページアドレスＡ２０
を指定することによりマイクロ命令Ｍ２００及びＭ２０
１の読み出し及び分岐がおこなわれるのと共に、データ
レジスタ５１２に格納されているマイクロ命令Ｍ１００
の制御フィールドｉ１００が演算実行ユニット５２へ転
送されて、演算実行が開始される。本フローチャート
（図８）の実行手順において、動作を分かりやすくする
ために分岐動作はバンク０とバンク１を交互に選択して
いる。以上の結果、マイクロ命令はｉ１００（サイクル
Ｃ１）→ｉ２０１（サイクルＣ２）→ｉ３１０（サイク
ルＣ３）→ｉ４２１（サイクルＣ４）の順で演算実行ユ
ニットを制御している。第２の従来技術では、マイクロ
命令がＮ（Ｎ≧２）サイクル先の分岐先アドレスのフィ
ールド１個とＮ（Ｎ≧２）サイクル先の演算を制御する
フィールド１個とを備えてマイクロプログラム制御をお
こなう。これは特公平２−２１６１２号公報に記載され
ているように、前記第１の従来技術を高速化する技術で
ある。
【００１１】図９〜図１２により第２の従来技術におけ
る実施例（Ｎ＝２の場合）及びその実行手順を説明す
る。
る実施例（Ｎ＝２の場合）及びその実行手順を説明す
る。
【００１２】図１０は第２の従来技術におけるＮ＝２の
場合のマイクロ命令のフォーマットの例で、２サイクル
先の分岐先のページアドレスである２サイクル先ページ
アドレスフィールド１０００、２サイクル先にマイクロ
命令が終了するかを判定する２サイクル先終了判定フィ
ールド１００１、２サイクル先の分岐判定に使用する２
サイクル先分岐条件フィールド１００２、２サイクル先
の演算を制御する２サイクル先制御フィールド１００３
から構成されている。第２の従来技術において４個１組
のマイクロ命令によってページが構成されている。
場合のマイクロ命令のフォーマットの例で、２サイクル
先の分岐先のページアドレスである２サイクル先ページ
アドレスフィールド１０００、２サイクル先にマイクロ
命令が終了するかを判定する２サイクル先終了判定フィ
ールド１００１、２サイクル先の分岐判定に使用する２
サイクル先分岐条件フィールド１００２、２サイクル先
の演算を制御する２サイクル先制御フィールド１００３
から構成されている。第２の従来技術において４個１組
のマイクロ命令によってページが構成されている。
【００１３】図９は第２の従来技術（Ｎ＝２の場合）に
よって実現されるマイクロプログラム制御装置のブロッ
ク構成図である。この装置は第１の従来技術と同様に命
令発行ユニット９０と、読出し／分岐ユニット９１と、
実行演算ユニット９２とから構成される。
よって実現されるマイクロプログラム制御装置のブロッ
ク構成図である。この装置は第１の従来技術と同様に命
令発行ユニット９０と、読出し／分岐ユニット９１と、
実行演算ユニット９２とから構成される。
【００１４】第２の従来技術（Ｎ＝２）の場合、第１の
従来技術と同様のマイクロプログラム制御を得るために
は、マイクロプログラム開始時に開始アドレスを発行す
るほかに、２サイクル目に実行する２個のマイクロ命令
（バンク０及びバンク１）を発行する必要がある。従っ
て、命令発行ユニット９０は、マイクロプログラムの開
始アドレスレジスタ９１０と、２サイクル目のマイクロ
命令（バンク０）を格納する２サイクル目マイクロ命令
レジスタ（バンク０）９１１及と、２サイクル目のマイ
クロ命令（バンク１）を格納する２サイクル目マイクロ
命令レジスタ（バンク１）９１２とを備えている。
従来技術と同様のマイクロプログラム制御を得るために
は、マイクロプログラム開始時に開始アドレスを発行す
るほかに、２サイクル目に実行する２個のマイクロ命令
（バンク０及びバンク１）を発行する必要がある。従っ
て、命令発行ユニット９０は、マイクロプログラムの開
始アドレスレジスタ９１０と、２サイクル目のマイクロ
命令（バンク０）を格納する２サイクル目マイクロ命令
レジスタ（バンク０）９１１及と、２サイクル目のマイ
クロ命令（バンク１）を格納する２サイクル目マイクロ
命令レジスタ（バンク１）９１２とを備えている。
【００１５】読出し／分岐ユニット９１は、２サイクル
目マイクロ命令レジスタ（バンク０）９１１と２サイク
ル目マイクロ命令レジスタ（バンク１）９１２のどちら
か一方を選択するバンクセレクタ９２０と、終了判定回
路９３１と、アドレスセレクタ９２１と、アドレスレジ
スタ９１３と、バンク００、バンク０１、バンク１０、
バンク１１の４バンクからなる制御記憶９３０と、分岐
判定回路９３２と、制御記憶９３０のバンク００とバン
ク１０から読み出されたマイクロ命令のどちらか一方を
選択するバンクセレクタ９２２と、制御記憶９３０のバ
ンク０１とバンク１１から読み出されたマイクロ命令の
どちらか一方を選択するバンクセレクタ９２３と、バン
クセレクタ９２２とバンクセレクタ９２３及びバンクセ
レクタ９２０によって選択されたマイクロ命令の中から
１個のマイクロ命令を選択するバンクセレクタ９２４
と、データレジスタ９１４とから構成されている。
目マイクロ命令レジスタ（バンク０）９１１と２サイク
ル目マイクロ命令レジスタ（バンク１）９１２のどちら
か一方を選択するバンクセレクタ９２０と、終了判定回
路９３１と、アドレスセレクタ９２１と、アドレスレジ
スタ９１３と、バンク００、バンク０１、バンク１０、
バンク１１の４バンクからなる制御記憶９３０と、分岐
判定回路９３２と、制御記憶９３０のバンク００とバン
ク１０から読み出されたマイクロ命令のどちらか一方を
選択するバンクセレクタ９２２と、制御記憶９３０のバ
ンク０１とバンク１１から読み出されたマイクロ命令の
どちらか一方を選択するバンクセレクタ９２３と、バン
クセレクタ９２２とバンクセレクタ９２３及びバンクセ
レクタ９２０によって選択されたマイクロ命令の中から
１個のマイクロ命令を選択するバンクセレクタ９２４
と、データレジスタ９１４とから構成されている。
【００１６】次に、図１１のタイムチャート及び図１２
のフローチャートによって第２の従来技術によって実現
されるマイクロプログラム制御装置の動作及び実行手順
を説明する。第２の従来技術では、読出し／分岐動作が
２サイクルにかかって実行されるために、偶数サイクル
に制御記憶９３０の読出しが開始される読出し／分岐動
作（偶数サイクル）と、奇数サイクルに制御記憶９３０
の読出しが開始される読出し／分岐動作（奇数サイク
ル）がパイプライン状に実行される。
のフローチャートによって第２の従来技術によって実現
されるマイクロプログラム制御装置の動作及び実行手順
を説明する。第２の従来技術では、読出し／分岐動作が
２サイクルにかかって実行されるために、偶数サイクル
に制御記憶９３０の読出しが開始される読出し／分岐動
作（偶数サイクル）と、奇数サイクルに制御記憶９３０
の読出しが開始される読出し／分岐動作（奇数サイク
ル）がパイプライン状に実行される。
【００１７】まず、読出し／分岐動作（偶数サイクル）
から説明すると、サイクル（Ｃ−１）に、命令発行ユニ
ット９０の中の開始アドレスレジスタ９１０に格納され
ているマイクロプログラムの開始アドレスＡ２０が読出
し／分岐ユニット９１へ転送される。転送後、開始アド
レスＡ２０はアドレスセレクタ９２１に入力された後、
アドレスレジスタ９１３に格納される。
から説明すると、サイクル（Ｃ−１）に、命令発行ユニ
ット９０の中の開始アドレスレジスタ９１０に格納され
ているマイクロプログラムの開始アドレスＡ２０が読出
し／分岐ユニット９１へ転送される。転送後、開始アド
レスＡ２０はアドレスセレクタ９２１に入力された後、
アドレスレジスタ９１３に格納される。
【００１８】サイクル（Ｃ０）では、アドレスレジスタ
９１３に格納されているマイクロプログラムの開始アド
レスＡ２０によって制御記憶９３０のページが指定され
て、２サイクル先（Ｃ２）に実行される４個のマイクロ
命令Ｍ２００（バンク００から）、Ｍ２０１（バンク０
１から）、Ｍ２１０（バンク１０から）及びＭ２１１
（バンク１１から）が読み出される。バンク００から読
み出されたマイクロ命令Ｍ２００とバンク１０から読み
出されたマイクロ命令Ｍ２１０のどちらか一方がバンク
セレクタ９２２によって選択されて、それと平行してバ
ンク０１から読み出されたマイクロ命令Ｍ２０１とバン
ク１１から読み出されたマイクロ命令Ｍ２１１のどちら
か一方がバンクセレクタ９２３によって選択されること
によって分岐動作Ｂ１０が実行される。本フローチャー
ト（図１２）では分岐動作Ｂ１０がバンク００から読み
出されたマイクロ命令Ｍ２００とバンク０１から読み出
されたマイクロ命令Ｍ２０１の組を選択している。装置
の設計によっては、分岐動作Ｂ１０は次サイクル（Ｃ
１）におこなわれることもある。
９１３に格納されているマイクロプログラムの開始アド
レスＡ２０によって制御記憶９３０のページが指定され
て、２サイクル先（Ｃ２）に実行される４個のマイクロ
命令Ｍ２００（バンク００から）、Ｍ２０１（バンク０
１から）、Ｍ２１０（バンク１０から）及びＭ２１１
（バンク１１から）が読み出される。バンク００から読
み出されたマイクロ命令Ｍ２００とバンク１０から読み
出されたマイクロ命令Ｍ２１０のどちらか一方がバンク
セレクタ９２２によって選択されて、それと平行してバ
ンク０１から読み出されたマイクロ命令Ｍ２０１とバン
ク１１から読み出されたマイクロ命令Ｍ２１１のどちら
か一方がバンクセレクタ９２３によって選択されること
によって分岐動作Ｂ１０が実行される。本フローチャー
ト（図１２）では分岐動作Ｂ１０がバンク００から読み
出されたマイクロ命令Ｍ２００とバンク０１から読み出
されたマイクロ命令Ｍ２０１の組を選択している。装置
の設計によっては、分岐動作Ｂ１０は次サイクル（Ｃ
１）におこなわれることもある。
【００１９】サイクル（Ｃ１）では、前サイクル（Ｃ
０）に分岐動作Ｂ１０によって選択された２個１組のマ
イクロ命令Ｍ２００及びＭ２０１の中からマイクロ命令
Ｍ２０１がバンクセレクタ９２４によって選択される
（分岐動作Ｂ２０）。選択されたマイクロ命令Ｍ２０１
の２サイクル先ページアドレスフィールドＡ４１はアド
レスセレクタ９２１に入力された後、アドレスレジスタ
９１３に格納される。バンクセレクタ９２４によって選
択されたマイクロ命令の２サイクル先分岐条件フィール
ド（図示せず）及び２サイクル先制御フィールド（ｉ２
０１）はデータレジスタ９１４に格納される。
０）に分岐動作Ｂ１０によって選択された２個１組のマ
イクロ命令Ｍ２００及びＭ２０１の中からマイクロ命令
Ｍ２０１がバンクセレクタ９２４によって選択される
（分岐動作Ｂ２０）。選択されたマイクロ命令Ｍ２０１
の２サイクル先ページアドレスフィールドＡ４１はアド
レスセレクタ９２１に入力された後、アドレスレジスタ
９１３に格納される。バンクセレクタ９２４によって選
択されたマイクロ命令の２サイクル先分岐条件フィール
ド（図示せず）及び２サイクル先制御フィールド（ｉ２
０１）はデータレジスタ９１４に格納される。
【００２０】サイクル（Ｃ２）では、サイクル（Ｃ０）
と同様にマイクロ命令の読出しがおこなわれるのと共
に、データレジスタ９１４に格納されている２サイクル
先制御フィールド（ｉ２０１）が演算実行ユニット９２
に転送されて、演算実行が開始される。以下、同様にし
て読出し／分岐動作（偶数サイクル）及び演算実行がお
こなわれる。本フローチャート（図１２）において、読
出し／分岐動作（偶数サイクル）によって選択されたマ
イクロ命令は、ｉ２０１（サイクルＣ２）→ｉ４２１
（サイクルＣ４）の順で演算実行ユニットを制御してい
る。
と同様にマイクロ命令の読出しがおこなわれるのと共
に、データレジスタ９１４に格納されている２サイクル
先制御フィールド（ｉ２０１）が演算実行ユニット９２
に転送されて、演算実行が開始される。以下、同様にし
て読出し／分岐動作（偶数サイクル）及び演算実行がお
こなわれる。本フローチャート（図１２）において、読
出し／分岐動作（偶数サイクル）によって選択されたマ
イクロ命令は、ｉ２０１（サイクルＣ２）→ｉ４２１
（サイクルＣ４）の順で演算実行ユニットを制御してい
る。
【００２１】読出し／分岐動作（奇数サイクル）に関し
て説明すると、サイクル（Ｃ０）に、命令発行ユニット
９０の中の２サイクル目マイクロ命令レジスタ（バンク
０）９１１及び２サイクル目マイクロ命令レジスタ（バ
ンク１）９１２に格納されている２個のマイクロ命令Ｍ
１００及びＭ１０１が読出し／分岐ユニット９１へ転送
される。転送後、２個のマイクロ命令の中からマイクロ
命令Ｍ１００がバンクセレクタ９２０によって選択され
る（分岐動作Ｂ１０）。バンクセレクタ９２０によって
選択されたマイクロ命令Ｍ１００の２サイクル先アドレ
スフィールドＡ３０は、アドレスセレクタ９２１に入力
された後、アドレスレジスタ９１３に格納される。それ
と平行して、バンクセレクタ９２０によって選択された
マイクロ命令Ｍ１００の分岐条件フィールド（図示せ
ず）及び制御フィールド（ｉ１００）は、バンクセレク
タ９２４に入力された後に、データレジスタ９１４に格
納される。
て説明すると、サイクル（Ｃ０）に、命令発行ユニット
９０の中の２サイクル目マイクロ命令レジスタ（バンク
０）９１１及び２サイクル目マイクロ命令レジスタ（バ
ンク１）９１２に格納されている２個のマイクロ命令Ｍ
１００及びＭ１０１が読出し／分岐ユニット９１へ転送
される。転送後、２個のマイクロ命令の中からマイクロ
命令Ｍ１００がバンクセレクタ９２０によって選択され
る（分岐動作Ｂ１０）。バンクセレクタ９２０によって
選択されたマイクロ命令Ｍ１００の２サイクル先アドレ
スフィールドＡ３０は、アドレスセレクタ９２１に入力
された後、アドレスレジスタ９１３に格納される。それ
と平行して、バンクセレクタ９２０によって選択された
マイクロ命令Ｍ１００の分岐条件フィールド（図示せ
ず）及び制御フィールド（ｉ１００）は、バンクセレク
タ９２４に入力された後に、データレジスタ９１４に格
納される。
【００２２】サイクル（Ｃ１）では、分岐／読出し動作
（偶数サイクル）のサイクル（Ｃ０）と同様に読出し／
分岐動作がおこなわれるのと共に、データレジスタ９１
４に格納されている制御フィールドｉ１００が演算実行
ユニット９２へ転送されて、演算実行が開始される。以
下、同様にして読出し／分岐動作（奇数サイクル）及び
演算実行がおこなわれる。本フローチャート（図１２）
において、読出し／分岐動作（奇数サイクル）によって
選択されたマイクロ命令は、ｉ１００（サイクルＣ１）
→ｉ３１０（サイクルＣ３）の順で演算実行ユニットを
制御している。
（偶数サイクル）のサイクル（Ｃ０）と同様に読出し／
分岐動作がおこなわれるのと共に、データレジスタ９１
４に格納されている制御フィールドｉ１００が演算実行
ユニット９２へ転送されて、演算実行が開始される。以
下、同様にして読出し／分岐動作（奇数サイクル）及び
演算実行がおこなわれる。本フローチャート（図１２）
において、読出し／分岐動作（奇数サイクル）によって
選択されたマイクロ命令は、ｉ１００（サイクルＣ１）
→ｉ３１０（サイクルＣ３）の順で演算実行ユニットを
制御している。
【００２３】以上の結果、パイプライン状に実行されて
いる読出し／分岐動作（偶数サイクル）と読出し／分岐
動作（奇数サイクル）を合わせると、マイクロ命令はｉ
１００（サイクルＣ１）→ｉ２０１（サイクルＣ２）→
ｉ３１０（サイクルＣ３）→ｉ４２１（サイクルＣ４）
の順で演算実行ユニット９２を制御しており、第１の従
来技術と同じ実行手順であることがわかる。
いる読出し／分岐動作（偶数サイクル）と読出し／分岐
動作（奇数サイクル）を合わせると、マイクロ命令はｉ
１００（サイクルＣ１）→ｉ２０１（サイクルＣ２）→
ｉ３１０（サイクルＣ３）→ｉ４２１（サイクルＣ４）
の順で演算実行ユニット９２を制御しており、第１の従
来技術と同じ実行手順であることがわかる。
【００２４】
【発明が解決しようとする課題】近年、メモリのアクセ
ス時間と信号転送の際の配線遅延がマイクロプロセッサ
の動作周波数を決める大きな要因になっている。
ス時間と信号転送の際の配線遅延がマイクロプロセッサ
の動作周波数を決める大きな要因になっている。
【００２５】第１の従来技術によるマイクロプログラム
制御では、マイクロ命令が次サイクルの分岐先アドレス
のフィールドを持っている。そのために制御記憶からの
マイクロ命令の読み出し、分岐条件によるマイクロ命令
の選択、分岐先アドレスの長距離転送等複数の動作から
なるマイクロ命令のアドレスの確定を１サイクル以内に
おこなわなければならないので、動作周波数がそれほど
上がらないという課題がある。
制御では、マイクロ命令が次サイクルの分岐先アドレス
のフィールドを持っている。そのために制御記憶からの
マイクロ命令の読み出し、分岐条件によるマイクロ命令
の選択、分岐先アドレスの長距離転送等複数の動作から
なるマイクロ命令のアドレスの確定を１サイクル以内に
おこなわなければならないので、動作周波数がそれほど
上がらないという課題がある。
【００２６】第２の従来技術によるマイクロプログラム
制御では、マイクロ命令の読み出しサイクルよりＮ（Ｎ
≧２）サイクル先の分岐先アドレスのフィールドとＮ
（Ｎ≧２）サイクル先に演算を制御するフィールドとを
持っている。この方式では第１の従来技術で行われてい
たマイクロ命令のアドレスの確定動作をＮ（Ｎ≧２）サ
イクルに分けておこなうことによって動作周波数に関す
る課題を解決している。
制御では、マイクロ命令の読み出しサイクルよりＮ（Ｎ
≧２）サイクル先の分岐先アドレスのフィールドとＮ
（Ｎ≧２）サイクル先に演算を制御するフィールドとを
持っている。この方式では第１の従来技術で行われてい
たマイクロ命令のアドレスの確定動作をＮ（Ｎ≧２）サ
イクルに分けておこなうことによって動作周波数に関す
る課題を解決している。
【００２７】しかし、第２の従来技術では制御記憶から
一度に読み出すマイクロ命令が２のＮ乗個あるため第１
の従来技術よりもマイクロプログラムの記憶に必要なメ
モリ容量が２の（Ｎ−１）乗倍に増大してしまうという
課題がある。
一度に読み出すマイクロ命令が２のＮ乗個あるため第１
の従来技術よりもマイクロプログラムの記憶に必要なメ
モリ容量が２の（Ｎ−１）乗倍に増大してしまうという
課題がある。
【００２８】従って、本発明の目的は第１の従来技術に
おける動作周波数に関する課題と第２の従来技術におけ
るマイクロプログラムを格納するためのメモリ容量に関
する課題を同時に解決するマイクロプログラム制御方法
及び装置を提供することである。
おける動作周波数に関する課題と第２の従来技術におけ
るマイクロプログラムを格納するためのメモリ容量に関
する課題を同時に解決するマイクロプログラム制御方法
及び装置を提供することである。
【００２９】
【課題を解決するための手段】本発明は上記目的を達成
するため、第２の従来技術（特公平２−２１６１２号公
報参照）で行われているＮ（Ｎ≧２）サイクル先の分岐
先アドレスを指定するという高速なマイクロプログラム
制御方式を使用して、特にＮサイクル先の分岐先アドレ
スのフィールドを２の（Ｎ−１）乗個と次サイクルの演
算を制御するフィールドを１個備えたマイクロ命令を１
度に２個読み出す。
するため、第２の従来技術（特公平２−２１６１２号公
報参照）で行われているＮ（Ｎ≧２）サイクル先の分岐
先アドレスを指定するという高速なマイクロプログラム
制御方式を使用して、特にＮサイクル先の分岐先アドレ
スのフィールドを２の（Ｎ−１）乗個と次サイクルの演
算を制御するフィールドを１個備えたマイクロ命令を１
度に２個読み出す。
【００３０】さらに具体的には、以下の（１）〜（３）
の手段を備える。
の手段を備える。
【００３１】（１）マイクロ命令の読み出しサイクルよ
りＮ（Ｎ≧２）サイクル先の分岐先アドレスを指定する
フィールドまたはＮ（Ｎ≧２）サイクル先でのマイクロ
プログラムの終了を判定するフィールドと、次サイクル
の演算を制御するフィールドから成るマイクロ命令を用
いて、アドレスの確定をＮサイクルに分けて実行する制
御と、次サイクルでの演算制御とを並列に行う。
りＮ（Ｎ≧２）サイクル先の分岐先アドレスを指定する
フィールドまたはＮ（Ｎ≧２）サイクル先でのマイクロ
プログラムの終了を判定するフィールドと、次サイクル
の演算を制御するフィールドから成るマイクロ命令を用
いて、アドレスの確定をＮサイクルに分けて実行する制
御と、次サイクルでの演算制御とを並列に行う。
【００３２】（２）１個のアドレスからＭ（Ｍ≧２）個
のマイクロ命令を読み出して、その中から一個の命令を
選択して実行するマイクロ命令制御によるデータ処理
を、マイクロ命令読み出しサイクルよりＮ（Ｎ≧２）サ
イクル先の分岐先アドレスを指定するフィールド数がＭ
の（Ｎ−１）乗個またはＮ（Ｎ≧２）サイクル先でのマ
イクロプログラムの終了を判定するフィールド数がＭの
（Ｎ−１）乗個と、次サイクルの演算を制御するフィー
ルド数が１個から成るマイクロ命令を用いて分岐先がＭ
個ある場合にも上記（１）と実質的に同じ制御を行う。
のマイクロ命令を読み出して、その中から一個の命令を
選択して実行するマイクロ命令制御によるデータ処理
を、マイクロ命令読み出しサイクルよりＮ（Ｎ≧２）サ
イクル先の分岐先アドレスを指定するフィールド数がＭ
の（Ｎ−１）乗個またはＮ（Ｎ≧２）サイクル先でのマ
イクロプログラムの終了を判定するフィールド数がＭの
（Ｎ−１）乗個と、次サイクルの演算を制御するフィー
ルド数が１個から成るマイクロ命令を用いて分岐先がＭ
個ある場合にも上記（１）と実質的に同じ制御を行う。
【００３３】（３）１個のアドレスからＭ（Ｍ≧２）個
のマイクロ命令を読み出して、その中から一個の命令を
選択して実行するマイクロ命令制御方式によるデータ処
理を、マイクロプログラムを複数のブロックに分割した
ときに、マイクロ命令読み出しサイクルよりＮ（Ｎ≧
２）サイクル先のブロック内の分岐先アドレスを指定す
るフィールド数がＭの（Ｎ−１）乗個またはＮ（Ｎ≧
２）サイクル先でのマイクロプログラムの終了を判定す
るフィールド数がＭの（Ｎ−１）乗個と、Ｎ（Ｎ≧２）
サイクル先の分岐先ブロックアドレスを指定するフィー
ルド数が１個と、次サイクルの演算を制御するフィール
ド数が１個から成るマイクロ命令を用いて、分岐先アド
レスを指定するフィールド長（ビット数）が上記（１）
及び（２）より小さくて済む制御を行う。
のマイクロ命令を読み出して、その中から一個の命令を
選択して実行するマイクロ命令制御方式によるデータ処
理を、マイクロプログラムを複数のブロックに分割した
ときに、マイクロ命令読み出しサイクルよりＮ（Ｎ≧
２）サイクル先のブロック内の分岐先アドレスを指定す
るフィールド数がＭの（Ｎ−１）乗個またはＮ（Ｎ≧
２）サイクル先でのマイクロプログラムの終了を判定す
るフィールド数がＭの（Ｎ−１）乗個と、Ｎ（Ｎ≧２）
サイクル先の分岐先ブロックアドレスを指定するフィー
ルド数が１個と、次サイクルの演算を制御するフィール
ド数が１個から成るマイクロ命令を用いて、分岐先アド
レスを指定するフィールド長（ビット数）が上記（１）
及び（２）より小さくて済む制御を行う。
【００３４】
【発明の実施の形態】本発明によるマイクロプログラム
制御（Ｎ＝２）の第１の実施例を図１〜図4によって説
明して、第２の実施例を図１３〜図１６によって説明す
る。
制御（Ｎ＝２）の第１の実施例を図１〜図4によって説
明して、第２の実施例を図１３〜図１６によって説明す
る。
【００３５】図２は本発明の第１の実施例におけるマイ
クロ命令のフォーマットで、２サイクル先の分岐先のペ
ージアドレスである２サイクル先ページアドレスフィー
ルド（バンクＸ０）２００及び（バンクＸ１）２０２
と、２サイクル先にマイクロプログラムが終了するかを
判定する２サイクル先終了判定フィールド（バンクＸ
０）２０１及び（バンクＸ１）２０３と、次サイクルに
分岐判定をおこなう分岐条件フィールド２０４と、次サ
イクルのマイクロ命令の制御をおこなう制御フィールド
２０５とから構成されている。本発明（Ｎ＝２）の第１
の実施例において、２個１組のマイクロ命令によってペ
ージが構成されている。
クロ命令のフォーマットで、２サイクル先の分岐先のペ
ージアドレスである２サイクル先ページアドレスフィー
ルド（バンクＸ０）２００及び（バンクＸ１）２０２
と、２サイクル先にマイクロプログラムが終了するかを
判定する２サイクル先終了判定フィールド（バンクＸ
０）２０１及び（バンクＸ１）２０３と、次サイクルに
分岐判定をおこなう分岐条件フィールド２０４と、次サ
イクルのマイクロ命令の制御をおこなう制御フィールド
２０５とから構成されている。本発明（Ｎ＝２）の第１
の実施例において、２個１組のマイクロ命令によってペ
ージが構成されている。
【００３６】図１は本発明の第１の実施例よって実現さ
れるマイクロプログラム制御装置のブロック構成図であ
る。この装置は第１の従来技術及び第２の従来技術と同
様にマイクロプログラムの開始アドレスを発行する命令
発行ユニット１０と、マイクロ命令の読出し及び分岐を
おこなう読出し／分岐ユニット１１と、加算及びデータ
シフトなどの演算を実行する演算実行ユニット１２から
構成されている。
れるマイクロプログラム制御装置のブロック構成図であ
る。この装置は第１の従来技術及び第２の従来技術と同
様にマイクロプログラムの開始アドレスを発行する命令
発行ユニット１０と、マイクロ命令の読出し及び分岐を
おこなう読出し／分岐ユニット１１と、加算及びデータ
シフトなどの演算を実行する演算実行ユニット１２から
構成されている。
【００３７】命令発行ユニット１０はマイクロプログラ
ムの開始アドレスを格納する開始アドレスレジスタ１１
０と、２サイクル目のページアドレス（バンク０）及び
２サイクル目のマイクロプログラムの終了判定信号（バ
ンク０）を格納する２サイクル目アドレスレジスタ（バ
ンク０）１１１と、２サイクル目のページアドレス（バ
ンク１）及び２サイクル目のマイクロプログラムの終了
判定信号（バンク１）を格納する２サイクル目アドレス
レジスタ（バンク１）１１２とを備えている。
ムの開始アドレスを格納する開始アドレスレジスタ１１
０と、２サイクル目のページアドレス（バンク０）及び
２サイクル目のマイクロプログラムの終了判定信号（バ
ンク０）を格納する２サイクル目アドレスレジスタ（バ
ンク０）１１１と、２サイクル目のページアドレス（バ
ンク１）及び２サイクル目のマイクロプログラムの終了
判定信号（バンク１）を格納する２サイクル目アドレス
レジスタ（バンク１）１１２とを備えている。
【００３８】読出し／分岐ユニット１１は、２サイクル
目アドレスレジスタ（バンク０）１１１と２サイクル目
アドレスレジスタ（バンク１）１１２のどちらか一方を
選択するバンクセレクタ１２０、前サイクルのマイクロ
命令の終了判定フィールドを参照することによってマイ
クロプログラムの終了判定信号を発生させる終了判定回
路１３１と、マイクロプログラムの終了判定信号を参照
してマイクロプログラムの開始、続行及び終了を選択す
るアドレスセレクタ１２１と、マイクロ命令のページア
ドレスを格納するアドレスレジスタ１１３と、マイクロ
命令の２サイクル先ページアドレスフィールドと２サイ
クル先終了判定フィールドを記憶する４個のバンク（バ
ンク００、バンク０１、バンク１０、バンク１１）から
成る制御記憶（アドレス）１３０ａと、マイクロ命令の
分岐条件フィールド及び制御フィールドを記憶する２個
のバンク（バンク０、バンク１）から成る制御記憶（制
御）１３０ｂと、前サイクルに読み出したマイクロ命令
の分岐条件フィールド２０４及び前サイクルの演算結果
を参照することによって分岐を判定する信号を発生させ
る分岐判定回路１３２と、制御記憶（アドレス）１３０
ａのバンク００とバンク１０どちらか一方を選択するバ
ンクセレクタ１２２と、制御記憶（アドレス）１３０ａ
のバンク１０とバンク１１のどちらか一方を選択するバ
ンクセレクタ１２３と、バンクセレクタ１２２によって
選択されたバンクの内容を格納する次サイクルアドレス
レジスタ（バンクＸ０）１１４と、バンクセレクタ１２
３によって選択されたバンクの内容を格納する次サイク
ルアドレスレジスタ（バンクＸ１）１１５と、制御記憶
（制御）１３０ｂのバンク０とバンク１のどちらか一方
を選択するバンクセレクタ１２４と、バンクセレクタ１
２４に選択されたバンクの内容を格納するデータレジス
タ１１６と、次サイクルアドレスレジスタ（バンクＸ
０）１１４と次サイクルアドレスレジスタ（バンクＸ
１）１１５のどちらか一方を選択するバンクセレクタ１
２５とを備えている。
目アドレスレジスタ（バンク０）１１１と２サイクル目
アドレスレジスタ（バンク１）１１２のどちらか一方を
選択するバンクセレクタ１２０、前サイクルのマイクロ
命令の終了判定フィールドを参照することによってマイ
クロプログラムの終了判定信号を発生させる終了判定回
路１３１と、マイクロプログラムの終了判定信号を参照
してマイクロプログラムの開始、続行及び終了を選択す
るアドレスセレクタ１２１と、マイクロ命令のページア
ドレスを格納するアドレスレジスタ１１３と、マイクロ
命令の２サイクル先ページアドレスフィールドと２サイ
クル先終了判定フィールドを記憶する４個のバンク（バ
ンク００、バンク０１、バンク１０、バンク１１）から
成る制御記憶（アドレス）１３０ａと、マイクロ命令の
分岐条件フィールド及び制御フィールドを記憶する２個
のバンク（バンク０、バンク１）から成る制御記憶（制
御）１３０ｂと、前サイクルに読み出したマイクロ命令
の分岐条件フィールド２０４及び前サイクルの演算結果
を参照することによって分岐を判定する信号を発生させ
る分岐判定回路１３２と、制御記憶（アドレス）１３０
ａのバンク００とバンク１０どちらか一方を選択するバ
ンクセレクタ１２２と、制御記憶（アドレス）１３０ａ
のバンク１０とバンク１１のどちらか一方を選択するバ
ンクセレクタ１２３と、バンクセレクタ１２２によって
選択されたバンクの内容を格納する次サイクルアドレス
レジスタ（バンクＸ０）１１４と、バンクセレクタ１２
３によって選択されたバンクの内容を格納する次サイク
ルアドレスレジスタ（バンクＸ１）１１５と、制御記憶
（制御）１３０ｂのバンク０とバンク１のどちらか一方
を選択するバンクセレクタ１２４と、バンクセレクタ１
２４に選択されたバンクの内容を格納するデータレジス
タ１１６と、次サイクルアドレスレジスタ（バンクＸ
０）１１４と次サイクルアドレスレジスタ（バンクＸ
１）１１５のどちらか一方を選択するバンクセレクタ１
２５とを備えている。
【００３９】制御記憶のバンクとマイクロ命令２０のフ
ォーマットを対応付けると、制御記憶（アドレス）１３
０ａのバンク００とバンク０１、制御記憶（制御）１３
０ｂのバンク０が１個のマイクロ命令を構成しており、
制御記憶（アドレス）１３０ａのバンク００にはマイク
ロ命令の２サイクル先ページアドレスフィールド（バン
クＸ０）２００及び２サイクル先終了判定フィールド
（バンクＸ０）２０１が、制御記憶（アドレス）１３０
ａのバンク０１にはマイクロ命令の２サイクル先ページ
アドレスフィールド（バンクＸ１）２０２及び２サイク
ル先終了判定フィールド（バンクＸ１）２０３が、制御
記憶（制御）１３０ｂのバンク０には分岐条件フィール
ド２０４及び制御フィールド２０５が記憶されている。
ォーマットを対応付けると、制御記憶（アドレス）１３
０ａのバンク００とバンク０１、制御記憶（制御）１３
０ｂのバンク０が１個のマイクロ命令を構成しており、
制御記憶（アドレス）１３０ａのバンク００にはマイク
ロ命令の２サイクル先ページアドレスフィールド（バン
クＸ０）２００及び２サイクル先終了判定フィールド
（バンクＸ０）２０１が、制御記憶（アドレス）１３０
ａのバンク０１にはマイクロ命令の２サイクル先ページ
アドレスフィールド（バンクＸ１）２０２及び２サイク
ル先終了判定フィールド（バンクＸ１）２０３が、制御
記憶（制御）１３０ｂのバンク０には分岐条件フィール
ド２０４及び制御フィールド２０５が記憶されている。
【００４０】同様にして、制御記憶（アドレス）１３０
ａのバンク１０とバンク１１、制御記憶（制御）１３０
ｂのバンク１が他の１個のマイクロ命令を構成してお
り、制御記憶（アドレス）１３０ａのバンク１０にはマ
イクロ命令の２サイクル先ページアドレスフィールド
（バンクＸ０）２００及び２サイクル先終了判定フィー
ルド（バンクＸ０）２０１が、制御記憶（アドレス）１
３０ａのバンク１１にはマイクロ命令の２サイクル先ペ
ージアドレスフィールド（バンクＸ１）２０２及び２サ
イクル先終了判定フィールド（バンクＸ１）２０３が、
制御記憶（制御）１３０ｂのバンク１には分岐条件フィ
ールド２０４及び制御フィールド２０５が記憶されてい
る。
ａのバンク１０とバンク１１、制御記憶（制御）１３０
ｂのバンク１が他の１個のマイクロ命令を構成してお
り、制御記憶（アドレス）１３０ａのバンク１０にはマ
イクロ命令の２サイクル先ページアドレスフィールド
（バンクＸ０）２００及び２サイクル先終了判定フィー
ルド（バンクＸ０）２０１が、制御記憶（アドレス）１
３０ａのバンク１１にはマイクロ命令の２サイクル先ペ
ージアドレスフィールド（バンクＸ１）２０２及び２サ
イクル先終了判定フィールド（バンクＸ１）２０３が、
制御記憶（制御）１３０ｂのバンク１には分岐条件フィ
ールド２０４及び制御フィールド２０５が記憶されてい
る。
【００４１】次に、図３のタイムチャート及び図４のフ
ローチャートによって、本発明の第１の実施例によって
実現されるマイクロプログラム制御装置の動作及び実行
手順を説明する。本発明では、マイクロ命令のアドレス
フィールドの読出し／分岐動作が２サイクルかかって実
行されるために、偶数サイクルに制御記憶（アドレス）
１３０ａの読出しが開始される読出し／分岐動作（偶数
サイクル）と、奇数サイクルに制御記憶（アドレス）１
３０ａの読出しが開始される読出し／分岐動作（奇数サ
イクル）がパイプライン状に実行される。
ローチャートによって、本発明の第１の実施例によって
実現されるマイクロプログラム制御装置の動作及び実行
手順を説明する。本発明では、マイクロ命令のアドレス
フィールドの読出し／分岐動作が２サイクルかかって実
行されるために、偶数サイクルに制御記憶（アドレス）
１３０ａの読出しが開始される読出し／分岐動作（偶数
サイクル）と、奇数サイクルに制御記憶（アドレス）１
３０ａの読出しが開始される読出し／分岐動作（奇数サ
イクル）がパイプライン状に実行される。
【００４２】まず、読出し／分岐動作（偶数サイクル）
から説明すると、サイクル（Ｃ−１）に、命令発行ユニ
ット１０の中の開始アドレスレジスタ１１０に格納され
ているマイクロプログラムの開始アドレスＡ１０が読出
し／分岐ユニット１１へ転送される。転送後、開始アド
レスＡ１０はアドレスセレクタ１２１に入力された後、
アドレスレジスタ１１３に格納される。
から説明すると、サイクル（Ｃ−１）に、命令発行ユニ
ット１０の中の開始アドレスレジスタ１１０に格納され
ているマイクロプログラムの開始アドレスＡ１０が読出
し／分岐ユニット１１へ転送される。転送後、開始アド
レスＡ１０はアドレスセレクタ１２１に入力された後、
アドレスレジスタ１１３に格納される。
【００４３】サイクル（Ｃ０）では、アドレスレジスタ
１１３に格納されているマイクロプログラムの開始アド
レスＡ１０によって制御記憶（アドレス）１３０ａ及び
制御記憶（制御）１３０ｂのページが指定されて、２個
のマイクロ命令Ｍ１００及びＭ１０１が読み出される。
バンクセレクタ１２２が制御記憶（アドレス）１３０ａ
から読み出された２サイクル先アドレスＡ３０（バンク
００）とＡ３２（バンク１０）のどちらか一方を選択し
て、バンクセレクタ１２３が制御記憶（アドレス）１３
０ａから読み出された２サイクル先アドレスＡ３１（バ
ンク０１）とＡ３３（バンク１１）のどちらか一方を選
択して、バンクセレクタ１２４が制御記憶（制御）１３
０ｂから読み出された制御フィールドｉ１００（バンク
０）とｉ１０１（バンク１）のどちらか一方を選択する
ことによって分岐動作Ｂ１０が行われる。本フローチャ
ートでは、分岐動作Ｂ１０が制御フィールドｉ１００、
２サイクル先ページアドレスＡ３０及びＡ３１から構成
されるマイクロ命令Ｍ１００を選択している。分岐動作
Ｂ１０の後、２サイクル先ページアドレスＡ３０（バン
ク００）は次サイクルアドレスレジスタ（バンクＸ０）
１１４に格納されて、２サイクル先ページアドレスＡ３
１（バンク０１）は次サイクルアドレスレジスタ（バン
クＸ１）１１５に格納され、制御フィールドｉ１００は
データレジスタ１１６に格納される。装置の設計によっ
ては、分岐動作Ｂ１０は次サイクル（Ｃ１）に行われる
こともある。
１１３に格納されているマイクロプログラムの開始アド
レスＡ１０によって制御記憶（アドレス）１３０ａ及び
制御記憶（制御）１３０ｂのページが指定されて、２個
のマイクロ命令Ｍ１００及びＭ１０１が読み出される。
バンクセレクタ１２２が制御記憶（アドレス）１３０ａ
から読み出された２サイクル先アドレスＡ３０（バンク
００）とＡ３２（バンク１０）のどちらか一方を選択し
て、バンクセレクタ１２３が制御記憶（アドレス）１３
０ａから読み出された２サイクル先アドレスＡ３１（バ
ンク０１）とＡ３３（バンク１１）のどちらか一方を選
択して、バンクセレクタ１２４が制御記憶（制御）１３
０ｂから読み出された制御フィールドｉ１００（バンク
０）とｉ１０１（バンク１）のどちらか一方を選択する
ことによって分岐動作Ｂ１０が行われる。本フローチャ
ートでは、分岐動作Ｂ１０が制御フィールドｉ１００、
２サイクル先ページアドレスＡ３０及びＡ３１から構成
されるマイクロ命令Ｍ１００を選択している。分岐動作
Ｂ１０の後、２サイクル先ページアドレスＡ３０（バン
ク００）は次サイクルアドレスレジスタ（バンクＸ０）
１１４に格納されて、２サイクル先ページアドレスＡ３
１（バンク０１）は次サイクルアドレスレジスタ（バン
クＸ１）１１５に格納され、制御フィールドｉ１００は
データレジスタ１１６に格納される。装置の設計によっ
ては、分岐動作Ｂ１０は次サイクル（Ｃ１）に行われる
こともある。
【００４４】サイクル（Ｃ１）では、２サイクル先ペー
ジアドレスＡ３０及びＡ３１の中から、２サイクル先ペ
ージアドレスＡ３１がバンクセレクタ１２５によって選
択されて分岐動作Ｂ２０が実行される。その後、Ｂ２０
によって選択された２サイクル先ページアドレスＡ３１
はアドレスセレクタ１２１に入力されたあと、アドレス
レジスタ１１３に格納される。この分岐動作Ｂ２０に平
行して、データレジスタ１１６に格納されている制御フ
ィールドｉ１００は演算実行ユニット１２へ転送されて
演算が開始する。以下、同様にして読出し／分岐動作
（偶数サイクル）及び演算実行がおこなわれる。本フロ
ーチャート（図４）において、読出し／分岐動作（偶数
サイクル）によって選択されたマイクロ命令は、ｉ１０
０（サイクルＣ１）→ｉ３１０（サイクルＣ３）の順で
演算実行ユニットを制御している。
ジアドレスＡ３０及びＡ３１の中から、２サイクル先ペ
ージアドレスＡ３１がバンクセレクタ１２５によって選
択されて分岐動作Ｂ２０が実行される。その後、Ｂ２０
によって選択された２サイクル先ページアドレスＡ３１
はアドレスセレクタ１２１に入力されたあと、アドレス
レジスタ１１３に格納される。この分岐動作Ｂ２０に平
行して、データレジスタ１１６に格納されている制御フ
ィールドｉ１００は演算実行ユニット１２へ転送されて
演算が開始する。以下、同様にして読出し／分岐動作
（偶数サイクル）及び演算実行がおこなわれる。本フロ
ーチャート（図４）において、読出し／分岐動作（偶数
サイクル）によって選択されたマイクロ命令は、ｉ１０
０（サイクルＣ１）→ｉ３１０（サイクルＣ３）の順で
演算実行ユニットを制御している。
【００４５】読出し／分岐動作（奇数サイクル）に関し
て説明すると、サイクル（Ｃ０）に、命令発行ユニット
１０の中の２サイクル目アドレスレジスタ（バンク０）
１１１及び（バンク１）１１２に格納されている２個の
ページアドレスＡ２０及びＡ２１が読出し／分岐ユニッ
ト１１へ転送される。転送後、２個のページアドレスＡ
２０及びＡ２１の中からバンクセレクタ１２０によって
ページアドレスＡ２０が選択される（分岐動作Ｂ１
０）。 その後、ページアドレスＡ２０は、アドレスセ
レクタ１２１に入力されたあとにアドレスレジスタ１１
３に格納される。以後、分岐／読出し動作（偶数サイク
ル）と同様に読出し／分岐動作がおこなわれる。本フロ
ーチャート（図４）において、読出し／分岐動作（奇数
サイクル）によって選択されたマイクロ命令は、ｉ２０
１（サイクルＣ２）→ｉ４２１（サイクルＣ４）の順で
演算実行ユニットを制御している。
て説明すると、サイクル（Ｃ０）に、命令発行ユニット
１０の中の２サイクル目アドレスレジスタ（バンク０）
１１１及び（バンク１）１１２に格納されている２個の
ページアドレスＡ２０及びＡ２１が読出し／分岐ユニッ
ト１１へ転送される。転送後、２個のページアドレスＡ
２０及びＡ２１の中からバンクセレクタ１２０によって
ページアドレスＡ２０が選択される（分岐動作Ｂ１
０）。 その後、ページアドレスＡ２０は、アドレスセ
レクタ１２１に入力されたあとにアドレスレジスタ１１
３に格納される。以後、分岐／読出し動作（偶数サイク
ル）と同様に読出し／分岐動作がおこなわれる。本フロ
ーチャート（図４）において、読出し／分岐動作（奇数
サイクル）によって選択されたマイクロ命令は、ｉ２０
１（サイクルＣ２）→ｉ４２１（サイクルＣ４）の順で
演算実行ユニットを制御している。
【００４６】以上の結果、パイプライン状に実行されて
いる読出し／分岐動作（偶数サイクル）と読出し／動作
（奇数サイクル）を合わせると、マイクロ命令はｉ１０
０（サイクルＣ１）→ｉ２０１（サイクルＣ２）→ｉ３
１０（サイクルＣ３）→ｉ４２１（サイクルＣ４）の順
で演算実行ユニットを制御しており、本発明の第１の実
施例が、第１の従来技術及び第２の従来技術と同じ実行
手順であることがわかる。
いる読出し／分岐動作（偶数サイクル）と読出し／動作
（奇数サイクル）を合わせると、マイクロ命令はｉ１０
０（サイクルＣ１）→ｉ２０１（サイクルＣ２）→ｉ３
１０（サイクルＣ３）→ｉ４２１（サイクルＣ４）の順
で演算実行ユニットを制御しており、本発明の第１の実
施例が、第１の従来技術及び第２の従来技術と同じ実行
手順であることがわかる。
【００４７】次に、本発明によるマイクロプログラム制
御（Ｎ＝２）の第２の実施例を図１３〜図１６により説
明する。第２の実施例は、第１の実施例に対して、制御
記憶を複数のブロックに分割して行うマイクロプログラ
ム制御である。
御（Ｎ＝２）の第２の実施例を図１３〜図１６により説
明する。第２の実施例は、第１の実施例に対して、制御
記憶を複数のブロックに分割して行うマイクロプログラ
ム制御である。
【００４８】図１４は本発明の第２の実施例におけるマ
イクロ命令のフォーマットであって、２サイクル先のブ
ロック内分岐先のブロック内ページアドレスである２サ
イクル先ブロック内ページアドレスフィールド（バンク
Ｘ０）１４００及び（バンクＸ１）１４０２と、２サイ
クル先終了判定フィールド（バンクＸ０）１４０１及び
（バンクＸ１）１４０３と、２サイクル先のブロックア
ドレスを指定する２サイクル先ブロックアドレスフィー
ルド１４０４と、分岐条件フィールド１４０５と、制御
フィールド１４０６とから構成されている。本発明の第
２実施例において、第１実施例と同様に２個１組のマイ
クロ命令によってページが構成されている。
イクロ命令のフォーマットであって、２サイクル先のブ
ロック内分岐先のブロック内ページアドレスである２サ
イクル先ブロック内ページアドレスフィールド（バンク
Ｘ０）１４００及び（バンクＸ１）１４０２と、２サイ
クル先終了判定フィールド（バンクＸ０）１４０１及び
（バンクＸ１）１４０３と、２サイクル先のブロックア
ドレスを指定する２サイクル先ブロックアドレスフィー
ルド１４０４と、分岐条件フィールド１４０５と、制御
フィールド１４０６とから構成されている。本発明の第
２実施例において、第１実施例と同様に２個１組のマイ
クロ命令によってページが構成されている。
【００４９】図１３は本発明の第２実施例よって実現さ
れるマイクロプログラム制御装置のブロック構成図であ
る。この装置は第１の従来技術、第２の従来技術及び本
発明の第１の実施例と同様に命令発行ユニット３０と、
マイクロ命令の読出し／分岐ユニット３１と、演算実行
ユニット３２とから構成されている。
れるマイクロプログラム制御装置のブロック構成図であ
る。この装置は第１の従来技術、第２の従来技術及び本
発明の第１の実施例と同様に命令発行ユニット３０と、
マイクロ命令の読出し／分岐ユニット３１と、演算実行
ユニット３２とから構成されている。
【００５０】命令発行ユニット３０は、開始アドレスレ
ジスタ１３１０と、２サイクル目のブロック内のページ
アドレス（バンク０）及び２サイクル目のマイクロプロ
グラムの終了判定信号（バンク０）を格納する２サイク
ル目アドレスレジスタ（バンク０）１３１１と、２サイ
クル目のブロック内のページアドレス（バンク１）及び
２サイクル目のマイクロプログラムの終了判定信号（バ
ンク１）を格納する２サイクル目アドレスレジスタ（バ
ンク１）１３１２と、２サイクル目のブロックアドレス
を格納する２サイクル目ブロックアドレスレジスタ１３
１７を備えている。
ジスタ１３１０と、２サイクル目のブロック内のページ
アドレス（バンク０）及び２サイクル目のマイクロプロ
グラムの終了判定信号（バンク０）を格納する２サイク
ル目アドレスレジスタ（バンク０）１３１１と、２サイ
クル目のブロック内のページアドレス（バンク１）及び
２サイクル目のマイクロプログラムの終了判定信号（バ
ンク１）を格納する２サイクル目アドレスレジスタ（バ
ンク１）１３１２と、２サイクル目のブロックアドレス
を格納する２サイクル目ブロックアドレスレジスタ１３
１７を備えている。
【００５１】読出し／分岐ユニット３１は、２サイクル
目アドレスレジスタ（バンク０）１３１１と２サイクル
目アドレスレジスタ（バンク１）１３１２のどちらか一
方を選択するバンクセレクタ１３２０と、終了判定回路
１３３１と、アドレスセレクタ１３２１と、アドレスレ
ジスタ１３１３と、マイクロ命令の２サイクル先ブロッ
ク内ページアドレスフィールド（バンクＸ０）１４００
及び（バンクＸ１）１４０２と２サイクル先終了判定フ
ィールド（バンクＸ０）１４０１及び（バンクＸ１）１
４０３とを記憶する４個のバンク（バンク００、バンク
０１、バンク１０、バンク１１）から成る制御記憶（ブ
ロック内アドレス）１３３０ａと、マイクロ命令の２サ
イクル先ブロックアドレスフィールド１４０４、マイク
ロ命令の分岐条件フィールド１４０５及び制御フィール
ド１４０６を記憶する２個のバンク（バンク０、バンク
１）から成る制御記憶（制御＋ブロックアドレス）１３
３０ｂと、分岐判定回路１３３２と、制御記憶（アドレ
ス）１３３０ａのバンク選択をおこなうバンクセレクタ
１３２２及びバンクセレクタ１３２３と、バンクセレク
タ１３２２及びバンクセレクタ１３２３によって選択さ
れた内容を格納する次サイクルアドレスレジスタ（バン
クＸ０）１３１４及び（バンクＸ１）１３１５と、制御
記憶（制御＋ブロックアドレス）１３３０ｂ用のバンク
セレクタ１３２４と、データレジスタ１３１６と、次サ
イクルアドレスレジスタ（バンクＸ０）１３１４と（バ
ンクＸ１）１３１５のどちらか一方を選択するバンクセ
レクタ１３２５とを備えている。
目アドレスレジスタ（バンク０）１３１１と２サイクル
目アドレスレジスタ（バンク１）１３１２のどちらか一
方を選択するバンクセレクタ１３２０と、終了判定回路
１３３１と、アドレスセレクタ１３２１と、アドレスレ
ジスタ１３１３と、マイクロ命令の２サイクル先ブロッ
ク内ページアドレスフィールド（バンクＸ０）１４００
及び（バンクＸ１）１４０２と２サイクル先終了判定フ
ィールド（バンクＸ０）１４０１及び（バンクＸ１）１
４０３とを記憶する４個のバンク（バンク００、バンク
０１、バンク１０、バンク１１）から成る制御記憶（ブ
ロック内アドレス）１３３０ａと、マイクロ命令の２サ
イクル先ブロックアドレスフィールド１４０４、マイク
ロ命令の分岐条件フィールド１４０５及び制御フィール
ド１４０６を記憶する２個のバンク（バンク０、バンク
１）から成る制御記憶（制御＋ブロックアドレス）１３
３０ｂと、分岐判定回路１３３２と、制御記憶（アドレ
ス）１３３０ａのバンク選択をおこなうバンクセレクタ
１３２２及びバンクセレクタ１３２３と、バンクセレク
タ１３２２及びバンクセレクタ１３２３によって選択さ
れた内容を格納する次サイクルアドレスレジスタ（バン
クＸ０）１３１４及び（バンクＸ１）１３１５と、制御
記憶（制御＋ブロックアドレス）１３３０ｂ用のバンク
セレクタ１３２４と、データレジスタ１３１６と、次サ
イクルアドレスレジスタ（バンクＸ０）１３１４と（バ
ンクＸ１）１３１５のどちらか一方を選択するバンクセ
レクタ１３２５とを備えている。
【００５２】制御記憶のバンクとマイクロ命令のフォー
マットの対応づけると、制御記憶（ブロック内アドレ
ス）１３３０ａのバンク００とバンク０１及び制御記憶
（制御＋ブロックアドレス）１３３０ｂのバンク０が１
個のマイクロ命令を構成しており、制御記憶（ブロック
内アドレス）１３３０ａのバンク００にはマイクロ命令
の２サイクル先ブロック内ページアドレスフィールド
（バンクＸ０）１４００及び２サイクル先終了判定フィ
ールド（バンクＸ０）１４０１が、制御記憶（ブロック
アドレス）１３３０ａのバンク０１にはマイクロ命令の
２サイクル先ブロック内ページアドレスフィールド（バ
ンクＸ１）１４０２及び２サイクル先終了判定フィール
ド（バンクＸ１）１４０３が、制御記憶（制御＋ブロッ
クアドレス）１３３０ｂのバンク０には２サイクル先ブ
ロックアドレス１４０４、分岐条件フィールド１４０５
及び制御フィールド１４０６が記憶されている。
マットの対応づけると、制御記憶（ブロック内アドレ
ス）１３３０ａのバンク００とバンク０１及び制御記憶
（制御＋ブロックアドレス）１３３０ｂのバンク０が１
個のマイクロ命令を構成しており、制御記憶（ブロック
内アドレス）１３３０ａのバンク００にはマイクロ命令
の２サイクル先ブロック内ページアドレスフィールド
（バンクＸ０）１４００及び２サイクル先終了判定フィ
ールド（バンクＸ０）１４０１が、制御記憶（ブロック
アドレス）１３３０ａのバンク０１にはマイクロ命令の
２サイクル先ブロック内ページアドレスフィールド（バ
ンクＸ１）１４０２及び２サイクル先終了判定フィール
ド（バンクＸ１）１４０３が、制御記憶（制御＋ブロッ
クアドレス）１３３０ｂのバンク０には２サイクル先ブ
ロックアドレス１４０４、分岐条件フィールド１４０５
及び制御フィールド１４０６が記憶されている。
【００５３】同様にして、制御記憶（ブロック内アドレ
ス）１３３０ａのバンク１０とバンク１１、制御記憶
（制御＋ブロックアドレス）１３３０ｂのバンク１が他
の１個のマイクロ命令を構成しており、制御記憶（ブロ
ック内アドレス）１３３０ａのバンク１０にはマイクロ
命令の２サイクル先ブロック内ページアドレスフィール
ド（バンクＸ０）１４００及び２サイクル先終了判定フ
ィールド（バンクＸ０）１４０１が、制御記憶（ブロッ
ク内アドレス）１３３０ａのバンク１１にはマイクロ命
令の２サイクル先ブロック内ページアドレスフィールド
（バンクＸ１）１４０２及び２サイクル先終了判定フィ
ールド（バンクＸ１）１４０３が、制御記憶（制御＋ブ
ロックアドレス）１３３０ｂのバンク１には２サイクル
先ブロックアドレスフィールド１４０４、分岐条件フィ
ールド１４０５及び制御フィールド１４０６が記憶され
ている。
ス）１３３０ａのバンク１０とバンク１１、制御記憶
（制御＋ブロックアドレス）１３３０ｂのバンク１が他
の１個のマイクロ命令を構成しており、制御記憶（ブロ
ック内アドレス）１３３０ａのバンク１０にはマイクロ
命令の２サイクル先ブロック内ページアドレスフィール
ド（バンクＸ０）１４００及び２サイクル先終了判定フ
ィールド（バンクＸ０）１４０１が、制御記憶（ブロッ
ク内アドレス）１３３０ａのバンク１１にはマイクロ命
令の２サイクル先ブロック内ページアドレスフィールド
（バンクＸ１）１４０２及び２サイクル先終了判定フィ
ールド（バンクＸ１）１４０３が、制御記憶（制御＋ブ
ロックアドレス）１３３０ｂのバンク１には２サイクル
先ブロックアドレスフィールド１４０４、分岐条件フィ
ールド１４０５及び制御フィールド１４０６が記憶され
ている。
【００５４】次に、図１５のタイムチャート及び図１６
のフローチャートによって、本発明の第２実施例によっ
て実現されるマイクロプログラム制御装置の動作及び実
行手順を説明する。本発明の第２の実施例では、本発明
の第１の実施例と同様に、読出し／分岐動作（偶数サイ
クル）と読出し／分岐動作（奇数サイクル）がパイプラ
イン状に実行される。
のフローチャートによって、本発明の第２実施例によっ
て実現されるマイクロプログラム制御装置の動作及び実
行手順を説明する。本発明の第２の実施例では、本発明
の第１の実施例と同様に、読出し／分岐動作（偶数サイ
クル）と読出し／分岐動作（奇数サイクル）がパイプラ
イン状に実行される。
【００５５】まず、読出し／分岐動作（偶数サイクル）
から説明すると、サイクル（Ｃ−１）に、命令発行ユニ
ット３０の中の開始アドレスレジスタ１３１０に格納さ
れているマイクロプログラムの開始ブロックアドレスＪ
１及び開始アドレスＡ１０が読出し／分岐ユニット３１
へ転送される。転送後、開始ブロックアドレスＪ１及び
開始アドレスＡ１０はアドレスセレクタ１３２１に入力
された後、アドレスレジスタ１３１３に格納される。
から説明すると、サイクル（Ｃ−１）に、命令発行ユニ
ット３０の中の開始アドレスレジスタ１３１０に格納さ
れているマイクロプログラムの開始ブロックアドレスＪ
１及び開始アドレスＡ１０が読出し／分岐ユニット３１
へ転送される。転送後、開始ブロックアドレスＪ１及び
開始アドレスＡ１０はアドレスセレクタ１３２１に入力
された後、アドレスレジスタ１３１３に格納される。
【００５６】サイクル（Ｃ０）では、アドレスレジスタ
１３１３に格納されているマイクロプログラムの開始ブ
ロックアドレスＪ１及び開始アドレスＡ１０によって制
御記憶（ブロック内アドレス）１３３０ａ及び制御記憶
（制御＋ブロックアドレス）１３３０ｂのページが指定
されて、２個のマイクロ命令Ｍ１００及びＭ１０１が読
み出される。バンクセレクタ１３２２が制御記憶（ブロ
ック内アドレス）１３３０ａから読み出された２サイク
ル先ブロック内アドレスＡ３０（バンク００）とＡ３２
（バンク１０）のどちらか一方を選択して、バンクセレ
クタ１３２３が制御記憶（ブロック内アドレス）１３３
０ａから読み出された２サイクル先ブロック内アドレス
Ａ３１（バンク０１）とＡ３３（バンク１１）のどちら
か一方を選択して、バンクセレクタ１３２４が制御記憶
（制御＋ブロックアドレス）１３３０ｂから読み出され
た２サイクル先ブロックアドレスＪ２（バンク０）及び
制御フィールドｉ１００（バンク０）の組か２サイクル
先ブロックアドレスＪ１（バンク１）及び制御フィール
ドｉ１０１（バンク１）の組のどちらか一方を選択する
ことによって分岐動作Ｂ１０がおこなわれる。本フロー
チャートでは、分岐動作Ｂ１０が制御フィールドｉ１０
０、２サイクル先ブロックアドレスＪ２、２サイクル先
ページアドレスＡ３０及びＡ３１から構成されるマイク
ロ命令Ｍ１００を選択している。分岐動作Ｂ１０の後、
２サイクル先ブロック内ページアドレスＡ３０（バンク
００）は次サイクルアドレスレジスタ（バンクＸ０）１
３１４に格納されて、２サイクル先ブロック内ページア
ドレスＡ３１（バンク０１）は次サイクルアドレスレジ
スタ（バンクＸ１）１３１５に格納され、制御フィール
ドｉ１００及び２サイクル先ブロックアドレスＪ２はデ
ータレジスタ１３１６に格納される。装置の設計によっ
ては、分岐動作Ｂ１０は次サイクル（Ｃ１）におこなわ
れることもある。
１３１３に格納されているマイクロプログラムの開始ブ
ロックアドレスＪ１及び開始アドレスＡ１０によって制
御記憶（ブロック内アドレス）１３３０ａ及び制御記憶
（制御＋ブロックアドレス）１３３０ｂのページが指定
されて、２個のマイクロ命令Ｍ１００及びＭ１０１が読
み出される。バンクセレクタ１３２２が制御記憶（ブロ
ック内アドレス）１３３０ａから読み出された２サイク
ル先ブロック内アドレスＡ３０（バンク００）とＡ３２
（バンク１０）のどちらか一方を選択して、バンクセレ
クタ１３２３が制御記憶（ブロック内アドレス）１３３
０ａから読み出された２サイクル先ブロック内アドレス
Ａ３１（バンク０１）とＡ３３（バンク１１）のどちら
か一方を選択して、バンクセレクタ１３２４が制御記憶
（制御＋ブロックアドレス）１３３０ｂから読み出され
た２サイクル先ブロックアドレスＪ２（バンク０）及び
制御フィールドｉ１００（バンク０）の組か２サイクル
先ブロックアドレスＪ１（バンク１）及び制御フィール
ドｉ１０１（バンク１）の組のどちらか一方を選択する
ことによって分岐動作Ｂ１０がおこなわれる。本フロー
チャートでは、分岐動作Ｂ１０が制御フィールドｉ１０
０、２サイクル先ブロックアドレスＪ２、２サイクル先
ページアドレスＡ３０及びＡ３１から構成されるマイク
ロ命令Ｍ１００を選択している。分岐動作Ｂ１０の後、
２サイクル先ブロック内ページアドレスＡ３０（バンク
００）は次サイクルアドレスレジスタ（バンクＸ０）１
３１４に格納されて、２サイクル先ブロック内ページア
ドレスＡ３１（バンク０１）は次サイクルアドレスレジ
スタ（バンクＸ１）１３１５に格納され、制御フィール
ドｉ１００及び２サイクル先ブロックアドレスＪ２はデ
ータレジスタ１３１６に格納される。装置の設計によっ
ては、分岐動作Ｂ１０は次サイクル（Ｃ１）におこなわ
れることもある。
【００５７】サイクル（Ｃ１）では、２サイクル先ブロ
ック内ページアドレスＡ３０及びＡ３１の中から、２サ
イクル先ブロック内ページアドレスＡ３１がバンクセレ
クタ１３２５によって選択されて分岐動作Ｂ２０が実行
される。その後、Ｂ２０によって選択された２サイクル
先ブロック内ページアドレスＡ３１はアドレスセレクタ
１３２１に入力されたあと、アドレスレジスタ１３１３
に格納される。この分岐動作Ｂ２０に平行して、データ
レジスタ１３１６に格納されている２サイクル先ブロッ
クアドレスフィールドＪ２はアドレスセレクタ１３２１
に入力されたあとアドレスレジスタ１３１３に格納され
て、制御フィールドｉ１００は演算実行ユニット３２へ
転送されて演算が開始する。 図１６から分かる通り、
マイクロ命令Ｍ１００で指定されるページアドレスＡ３
０及びＡ３１は、それぞれ同じブロックアドレスＪ２を
持っている。以下、同様にして読出し／分岐動作（偶数
サイクル）及び演算実行がおこなわれる。本フローチャ
ート（図１６）において、読出し／分岐（偶数サイク
ル）によって選択されたマイクロ命令は、ｉ１００（サ
イクルＣ１）→ｉ３１０（サイクルＣ３）の順で演算実
行ユニットを制御している。
ック内ページアドレスＡ３０及びＡ３１の中から、２サ
イクル先ブロック内ページアドレスＡ３１がバンクセレ
クタ１３２５によって選択されて分岐動作Ｂ２０が実行
される。その後、Ｂ２０によって選択された２サイクル
先ブロック内ページアドレスＡ３１はアドレスセレクタ
１３２１に入力されたあと、アドレスレジスタ１３１３
に格納される。この分岐動作Ｂ２０に平行して、データ
レジスタ１３１６に格納されている２サイクル先ブロッ
クアドレスフィールドＪ２はアドレスセレクタ１３２１
に入力されたあとアドレスレジスタ１３１３に格納され
て、制御フィールドｉ１００は演算実行ユニット３２へ
転送されて演算が開始する。 図１６から分かる通り、
マイクロ命令Ｍ１００で指定されるページアドレスＡ３
０及びＡ３１は、それぞれ同じブロックアドレスＪ２を
持っている。以下、同様にして読出し／分岐動作（偶数
サイクル）及び演算実行がおこなわれる。本フローチャ
ート（図１６）において、読出し／分岐（偶数サイク
ル）によって選択されたマイクロ命令は、ｉ１００（サ
イクルＣ１）→ｉ３１０（サイクルＣ３）の順で演算実
行ユニットを制御している。
【００５８】読出し／分岐動作（奇数サイクル）に関し
て説明すると、サイクル（Ｃ０）に、命令発行ユニット
３０の中の２サイクル目アドレスレジスタ（バンク０）
１３１１及び（バンク１）１３１２に格納されている２
個のページアドレスＡ２０及びＡ２１と、２サイクル目
ブロックアドレスレジスタ１３１７に格納されているブ
ロックアドレスＪ１とが読出し／分岐ユニット３１へ転
送される。転送後、２個のページアドレスＡ２０及びＡ
２１の中からバンクセレクタ１３２０によってブロック
内のページアドレスＡ２０が選択される（分岐動作Ｂ１
０）。その後、ページアドレスＡ２０及びブロックアド
レスＪ１は、アドレスセレクタ１３２１に入力されたあ
とにアドレスレジスタ１３１３に格納される。以後、分
岐／読出し動作（偶数サイクル）と同様に読出し／分岐
動作がおこなわれる。本フローチャート（図１６）にお
いて、読出し／分岐動作（奇数サイクル）によって選択
されたマイクロ命令は、ｉ２０１（サイクルＣ２）→ｉ
４２１（サイクルＣ４）の順で演算実行ユニットを制御
している。
て説明すると、サイクル（Ｃ０）に、命令発行ユニット
３０の中の２サイクル目アドレスレジスタ（バンク０）
１３１１及び（バンク１）１３１２に格納されている２
個のページアドレスＡ２０及びＡ２１と、２サイクル目
ブロックアドレスレジスタ１３１７に格納されているブ
ロックアドレスＪ１とが読出し／分岐ユニット３１へ転
送される。転送後、２個のページアドレスＡ２０及びＡ
２１の中からバンクセレクタ１３２０によってブロック
内のページアドレスＡ２０が選択される（分岐動作Ｂ１
０）。その後、ページアドレスＡ２０及びブロックアド
レスＪ１は、アドレスセレクタ１３２１に入力されたあ
とにアドレスレジスタ１３１３に格納される。以後、分
岐／読出し動作（偶数サイクル）と同様に読出し／分岐
動作がおこなわれる。本フローチャート（図１６）にお
いて、読出し／分岐動作（奇数サイクル）によって選択
されたマイクロ命令は、ｉ２０１（サイクルＣ２）→ｉ
４２１（サイクルＣ４）の順で演算実行ユニットを制御
している。
【００５９】以上の結果、パイプライン状に実行されて
いる読出し／分岐動作（偶数サイクル）と読出し／動作
（奇数サイクル）を合わせると、マイクロ命令はｉ１０
０（サイクルＣ１）→ｉ２０１（サイクルＣ２）→ｉ３
１０（サイクルＣ３）→ｉ４２１（サイクルＣ４）の順
で演算実行ユニットを制御しており、本発明の第２の実
施例が、第１の従来技術、第２の従来技術及び本発明の
第１の実施例と同じ実行手順であることがわかる。
いる読出し／分岐動作（偶数サイクル）と読出し／動作
（奇数サイクル）を合わせると、マイクロ命令はｉ１０
０（サイクルＣ１）→ｉ２０１（サイクルＣ２）→ｉ３
１０（サイクルＣ３）→ｉ４２１（サイクルＣ４）の順
で演算実行ユニットを制御しており、本発明の第２の実
施例が、第１の従来技術、第２の従来技術及び本発明の
第１の実施例と同じ実行手順であることがわかる。
【００６０】
【発明の効果】本発明によれば、第２の従来技術におけ
るマイクロプログラム制御と同等の高速性を実現し、且
つ、マイクロプログラムを記憶する制御記憶の記憶容量
が増加するという課題も解決し得る。
るマイクロプログラム制御と同等の高速性を実現し、且
つ、マイクロプログラムを記憶する制御記憶の記憶容量
が増加するという課題も解決し得る。
【００６１】例えば、２サイクル先に読み出すべきマイ
クロ命令セットのアドレスを指定する場合、マイクロ命
令中でアドレスフィールドが占める割合が２０％とする
と、第１の従来技術にくらべて第２の従来技術では２倍
の記憶容量を必要とするが、本発明では第１の従来技術
に対して１．２倍の増加にとどめることができる。ま
た、マイクロプログラムを複数のブロックに分割して、
ブロック内の分岐動作に限って本発明を適用した場合に
は、マイクロプログラム記憶容量の増加をさらに小さく
できる。
クロ命令セットのアドレスを指定する場合、マイクロ命
令中でアドレスフィールドが占める割合が２０％とする
と、第１の従来技術にくらべて第２の従来技術では２倍
の記憶容量を必要とするが、本発明では第１の従来技術
に対して１．２倍の増加にとどめることができる。ま
た、マイクロプログラムを複数のブロックに分割して、
ブロック内の分岐動作に限って本発明を適用した場合に
は、マイクロプログラム記憶容量の増加をさらに小さく
できる。
【図１】本発明の第１の実施例のマイクロプログラム制
御装置のブロック構成図。
御装置のブロック構成図。
【図２】本発明の第１の実施例で用いるマイクロ命令の
フォーマットを示す図。
フォーマットを示す図。
【図３】本発明の第１の実施例で用いるマイクロ命令実
行時のタイムチャート。
行時のタイムチャート。
【図４】本発明の第１の実施例におけるマイクロ命令実
行手順のフローチャート。
行手順のフローチャート。
【図５】第１の従来技術によるマイクロプログラム制御
装置のブロック構成図。
装置のブロック構成図。
【図６】第１の従来技術で用いるマイクロ命令のフォー
マットを示す図。
マットを示す図。
【図７】第１の従来技術におけるマイクロ命令実行時の
タイムチャート。
タイムチャート。
【図８】第１の従来技術におけるマイクロ命令実行手順
を示すフローチャート。
を示すフローチャート。
【図９】第２の従来技術によるマイクロプログラム制御
装置のブロック構成図。
装置のブロック構成図。
【図１０】第２の従来技術で用いるマイクロ命令のフォ
ーマットを示す図。
ーマットを示す図。
【図１１】第２の従来技術におけるマイクロ命令実行時
のタイムチャート。
のタイムチャート。
【図１２】第２の従来技術におけるマイクロ命令実行手
順を示すフローチャート。
順を示すフローチャート。
【図１３】本発明の第２の実施例のマイクロプログラム
制御装置のブロック構成図。
制御装置のブロック構成図。
【図１４】本発明の第２の実施例で用いるマイクロ命令
のフォーマットを示す図。
のフォーマットを示す図。
【図１５】本発明の第２の実施例におけるマイクロ命令
実行時のタイムチャート。
実行時のタイムチャート。
【図１６】本発明の第２の実施例におけるマイクロ命令
実行手順のフローチャート。
実行手順のフローチャート。
Ｃ０、Ｃ１、Ｃ２、Ｃ３、Ｃ４ … マイクロ命令の実
行サイクル Ａ１０、Ａ２０、Ａ２１、Ａ３０〜Ａ３３、Ａ４０〜Ａ
４７、Ａ５０〜Ａ５Ｆ… マイクロ命令のページアドレ
ス ｉ１００、ｉ１０１、ｉ２００、ｉ２０１、ｉ２１０、
ｉ２１１、ｉ３００〜ｉ３３１、ｉ４００〜ｉ４５１
… 演算を制御する命令 Ｍ１００、Ｍ１０１、Ｍ２００〜Ｍ２１１、Ｍ３００、
Ｍ３０１、Ｍ３１０、Ｍ３１１、Ｍ４２０、Ｍ４２１
… マイクロ命令 １０〜１２、５０〜５２、９０〜９２、３０〜３２ …
論理ユニット １１０〜１１６、５１０〜５１２、
９１０〜９１４、１３１０〜１３１７ … レジスタ １２１〜１２５、５２０、５２１、９２０〜９２４、１
３２０〜１３２５ …セレクタ １３０ａ、１３０ｂ、５３０、９３０、１３３０ａ、１
３３０ｂ … 制御記憶 １３１、１３２、５３１、５３２、９３１、９３２、１
３３１、１３３２…論理ブロック ２００〜２０５、６００〜６０３、１０００〜１００
３、１４００〜１４０６… マイクロ命令のフィール
ド。
行サイクル Ａ１０、Ａ２０、Ａ２１、Ａ３０〜Ａ３３、Ａ４０〜Ａ
４７、Ａ５０〜Ａ５Ｆ… マイクロ命令のページアドレ
ス ｉ１００、ｉ１０１、ｉ２００、ｉ２０１、ｉ２１０、
ｉ２１１、ｉ３００〜ｉ３３１、ｉ４００〜ｉ４５１
… 演算を制御する命令 Ｍ１００、Ｍ１０１、Ｍ２００〜Ｍ２１１、Ｍ３００、
Ｍ３０１、Ｍ３１０、Ｍ３１１、Ｍ４２０、Ｍ４２１
… マイクロ命令 １０〜１２、５０〜５２、９０〜９２、３０〜３２ …
論理ユニット １１０〜１１６、５１０〜５１２、
９１０〜９１４、１３１０〜１３１７ … レジスタ １２１〜１２５、５２０、５２１、９２０〜９２４、１
３２０〜１３２５ …セレクタ １３０ａ、１３０ｂ、５３０、９３０、１３３０ａ、１
３３０ｂ … 制御記憶 １３１、１３２、５３１、５３２、９３１、９３２、１
３３１、１３３２…論理ブロック ２００〜２０５、６００〜６０３、１０００〜１００
３、１４００〜１４０６… マイクロ命令のフィール
ド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 猛 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5B105 EA11 EA12 FB16 FD14 FD23
Claims (8)
- 【請求項１】マイクロプログラムの開始アドレスを指定
してマイクロ命令の発行を制御する命令発行処理と、指
定された開始アドレスに従って各サイクルにおけるマイ
クロ命令の読出しと分岐を制御する読出し／分岐処理
と、読出されたマイクロ命令を実行する命令実行処理と
を有するマイクロプログラム制御方法であって、 現読出しサイクルよりＮ（Ｎ≧２）サイクル先に読み出
すべきマイクロ命令の分岐先アドレスを指定するフィー
ルドと、Ｎサイクル先でのマイクロプログラムの終了を
判定するフィールドと、次サイクルの演算を制御するフ
ィールドとを有するマイクロ命令を用いて、（１）上記
読出し／分岐処理で、Ｎサイクル先に読出すべきマイク
ロ命令のアドレスを現読出しサイクルより最大Ｎサイク
ル以内に確定させる制御と、（２）上記命令実行処理
で、次サイクルでの演算を実行する制御と、を並列に行
う、マイクロプログラム制御方法。 - 【請求項２】マイクロプログラムの開始アドレスを指定
してマイクロ命令の発行を制御する命令発行処理と、指
定された開始アドレスに従って各サイクルにおけるマイ
クロ命令の読出しと分岐を制御する読出し／分岐処理
と、読出されたマイクロ命令を実行する命令実行処理と
を有するマイクロプログラム制御方法であって、 現読出しサイクルよりＮ（Ｎ≧２）サイクル先に読み出
すべきマイクロ命令の分岐先アドレスを指定するフィー
ルドがＭの（Ｎ−１）乗個有るかまたはＮサイクル先で
のマイクロプログラムの終了を判定するフィールドがＭ
の（Ｎ−１）乗個有り、次サイクルの演算を制御するフ
ィールドが１個有るマイクロ命令が上記読出し／分岐処
理で参照される記憶部に格納されていて、 該記憶部の１個のアドレスからＭ（Ｍ≧２）個のマイク
ロ命令を読出し、読み出したマイクロ命令の中から所望
ののマイクロ命令を選択し選択したマイクロ命令を用い
て、（１）上記読出し／分岐処理で、現読出しサイクル
よりＮサイクル先に読み出すべきマイクロ命令のアドレ
スを最大Ｎサイクル以内に確定させる制御と、（２）上
記命令実行処理で、次サイクルでの演算を実行する制御
と、を並列に行う、マイクロプログラム制御方法。 - 【請求項３】マイクロプログラムの開始アドレスを指定
してマイクロ命令の発行を制御する命令発行処理と、指
定された開始アドレスに従って各サイクルにおけるマイ
クロ命令の読出しと分岐を制御する読出し／分岐処理
と、読出されたマイクロ命令を実行する命令実行処理と
を有するマイクロプログラム制御方法であって、 マイクロプログラムを複数のブロックに分割し、現読出
しサイクルよりＮ（Ｎ≧２）サイクル先に読出すべきマ
イクロ命令の存在するブロックのアドレスを指定するフ
ィールドが１個有り、該ブロック内に在る該マイクロ命
令の分岐先アドレスを指定するフィールドがＭの（Ｎ−
１）乗個有るかまたはＮサイクル先でのマイクロプログ
ラムの終了を判定するフィールドがＭの（Ｎ−１）乗個
有り、次サイクルの演算を制御するフィールドが１個有
るマイクロ命令が上記読出し／分岐処理で参照される記
憶部に格納されていて、 該記憶部の１個のアドレスからＭ（Ｍ≧２）個のマイク
ロ命令を読出し、読出したマイクロ命令の中から所望の
マイクロ命令を選択し、選択したマイクロ命令を用い
て、（１）上記読出し／分岐処理で、現読出しサイクル
よりＮサイクル先に読出すべきマイクロ命令のアドレス
を最大Ｎサイクル以内に確定させる制御と、（２）上記
命令実行処理で、次サイクルでの演算を実行する制御
と、を並列に行う、マイクロプログラム制御方法。 - 【請求項４】マイクロプログラムの開始アドレスを指定
してマイクロ命令の発行を制御する命令発行手段と、指
定された開始アドレスに従って各サイクルにおけるマイ
クロ命令の読出しと分岐を制御する読出し／分岐手段
と、読出されたマイクロ命令を実行する命令実行手段と
を備えたマイクロプログラム制御装置であって、上記マ
イクロ命令は、現読出しサイクルよりＮ（Ｎ≧２）サイ
クル先に読み出すべきマイクロ命令の分岐先アドレスを
指定するフィールドと、Ｎサイクル先でのマイクロプロ
グラムの終了を判定するフィールドと、次サイクルの演
算を制御するフィールドとを有し、（１）上記命令発行
手段は、 上記開始アドレスを格納する第１のレジスタ手段と、 マイクロプログラムの開始より２〜Ｎサイクルの間に読
出すべきマイクロ命令のアドレスとマイクロプログラム
の開始より２〜Ｎサイクルの間のマイクロプログラムの
終了を判定する情報を格納する第２のレジスタ手段とを
有し、（２）上記読出し／分岐手段は、 前サイクルのマイクロ命令の終了判定フィールドを参照
することによりマイクロプログラムの終了判定信号を発
生させる終了判定手段と、 該終了判定信号を参照してマイクロプログラムの開始ア
ドレス、マイクロプログラムの開始より２〜Ｎサイクル
の間に読出すべきマイクロ命令のアドレス及び前サイク
ルに読出したマイクロ命令のＮサイクル先での分岐先ア
ドレスフィールドのいずれかを選択するアドレス選択手
段と、 選択されたアドレスを格納する第３のレジスタ手段と、 該マイクロ命令のＮサイクル先での分岐先アドレスを指
定するフィールドとＮサイクル先での終了を判定するフ
ィールドを記憶する第１の記憶部と、マイクロ命令の分
岐条件フィールド及び制御フィールドを記憶する第２の
記憶部とを備えて上記マイクロ命令を記憶する記憶手段
と、 前サイクルに読み出したマイクロ命令の分岐条件フィー
ルド及び前サイクルの演算結果を参照することによって
分岐を判定する信号を発生させる分岐判定手段と、 次サイクルでの演算の制御情報を格納する第４のレジス
タ手段を有し、（３）上記命令実行手段は、該制御情報
に従って次サイクルでの演算を実行する手段を有する、 マイクロプログラム制御装置。 - 【請求項５】マイクロプログラムの開始アドレスを指定
してマイクロ命令の発行を制御する命令発行手段と、指
定された開始アドレスに従って各サイクルにおけるマイ
クロ命令の読出しと分岐を制御する読出し／分岐手段
と、読出されたマイクロ命令を実行する命令実行手段と
を備えたマイクロプログラム制御装置であって、上記マ
イクロ命令は、現読出しサイクルよりＮ（Ｎ≧２）サイ
クル先に読み出すべきマイクロ命令の分岐先アドレスを
指定するフィールドがＭの（Ｎ−１）乗個有るかまたは
Ｎサイクル先でのマイクロプログラムの終了を判定する
フィールドがＭの（Ｎ−１）乗個有り、次サイクルの演
算を制御するフィールドが１個有り、（１）上記命令発
行手段は、 上記開始アドレスを格納する第１のレジスタ手段と、 マイクロプログラムの開始より２〜Ｎサイクルの間に読
出すべきマイクロ命令のアドレスとマイクロプログラム
の開始より２〜Ｎサイクルの間のマイクロプログラムの
終了を判定する情報を格納する第２のレジスタ手段とを
有し、（２）上記読出し／分岐手段は、 前サイクルのマイクロ命令の終了判定フィールドを参照
することに よりマイクロプログラムの終了判定信号を
発生させる終了判定手段と、 該終了判定信号を参照してマイクロプログラムの開始ア
ドレス、マイクロプログラムの開始より２〜Ｎサイクル
の間に読出すべきマイクロ命令のアドレス及び前サイク
ルに読出したマイクロ命令のＮサイクル先での分岐先ア
ドレスフィールドのいずれかを選択するアドレス選択手
段と、 選択されたアドレスを格納する第３のレジスタ手段と、 該マイクロ命令のＮサイクル先での分岐先アドレスを指
定するフィ ールドとＮサイクル先での終了を判定する
フィールドを記憶する第１ の記憶部と、マイクロ命令
の分岐条件フィールド及び制御フィールドを記憶する第
２の記憶部（１３０ｂ）とを備えて上記マイクロ命令を
記憶する記憶手段と、 該記憶手段における、第３のレジスタ手段に格納された
１個のアドレスからＭ（Ｍ≧２）個のマイクロ命令を読
出す手段と、 前サイクルに読み出したマイクロ命令の分岐条件フィー
ルド及び前サイクルの演算結果を参照することによって
分岐を判定する信号を発生させる分岐判定手段と、 次サイクルでの演算の制御情報を格納する第４のレジス
タ手段を有し、（３）上記命令実行手段は、該制御情報
に従って次サイクルでの演算を実行する手段を有する、
マイクロプログラム制御装置。 - 【請求項６】マイクロプログラムの開始アドレスを指定
してマイクロ命令の発行を制御する命令発行手段と、指
定された開始アドレスに従って各サイクルにおけるマイ
クロ命令の読出しと分岐を制御する読出し／分岐手段
と、読出されたマイクロ命令を実行する命令実行手段と
を備えたマイクロプログラム制御装置であって、上記マ
イクロ命令は、現読出しサイクルよりＮ（Ｎ≧２）サイ
クル先に読み出すべきマイクロ命令の分岐先ブロックア
ドレスを指定するフィールドと、Ｎサイクル先に読み出
すべきマイクロ命令のブロック内分岐先アドレスを指定
するフィールドと、Ｎサイクル先でのマイクロプログラ
ムの終了を判定するフィールドと、次サイクルの演算を
制御するフィールドとを有し、（１）上記命令発行手段
は、 上記開始アドレスを格納する第１のレジスタ手段と、 マイクロプログラムの開始より２〜Ｎサイクルの間に読
出すべきマイクロ命令のブロックアドレスを格納する第
２のレジスタ手段と、 マイクロプログラムの開始より２〜Ｎサイクルの間に読
出すべきマイクロ命令のブロック内アドレスとマイクロ
プログラムの開始より２〜Ｎサイクルの間のマイクロプ
ログラムの終了を判定する情報を格納する第３のレジス
タ手段とを有し、（２）上記読出し／分岐手段は、 前サイクルのマイクロ命令の終了判定フィールドを参照
することによってマイクロプログラムの終了判定信号を
発生させる終了判定手段と、 該終了判定信号を参照してマイクロプログラムの開始ア
ドレス、マイクロプログラムの開始より２〜Ｎサイクル
の間に読出すべきマイクロ命令のブロックアドレスで指
定されたブロックのブロック内アドレス及び前サイクル
に読出したマイクロ命令のＮサイクル先のブロックアド
レスフィールドによって指定されるブロックのブロック
内分岐先アドレスのいずれかを選択するアドレス選択手
段と、 選択されたアドレスを格納する第４のレジスタ手段と、 該マイクロ命令のＮサイクル先での分岐先アドレスを指
定するフィールドとＮサイクル先での終了を判定するフ
ィールドを記憶する第１の記憶部と、マイクロ命令の上
記ブロックアドレスを含む分岐条件フィールド及び制御
フィールドを記憶する第２の記憶部とを備えて上記マイ
クロ命令を記憶する記憶手段と、 前サイクルに読み出したマイクロ命令の上記分岐条件フ
ィールド及 び前サイクルの演算結果を参照することに
よって分岐を判定する信号 を発生させる分岐判定手段
と、 次サイクルでの演算の制御情報を格納する第４のレジス
タ手段を有し、（３）上記命令実行手段は、該制御情報
に従って次サイクルでの演算を実行する手段を有する、 マイクロプログラム制御装置。 - 【請求項７】請求項４〜６いずれか１項記載の命令発行
手段と読出し／分岐手段 と命令実行手段とをオンチッ
プＬＳＩ化してなるマイクロプログラム 制御用ＬＳ
Ｉ。 - 【請求項８】請求項１〜３いずれか１項の方法をコンピ
ュータ上で実行するためのコンピュータプログラムを記
録した記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102157A JP2000293371A (ja) | 1999-04-09 | 1999-04-09 | マイクロプログラム制御方法及び装置 |
| US09/539,898 US6715065B1 (en) | 1999-04-09 | 2000-03-31 | Micro program control method and apparatus thereof having branch instructions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102157A JP2000293371A (ja) | 1999-04-09 | 1999-04-09 | マイクロプログラム制御方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000293371A true JP2000293371A (ja) | 2000-10-20 |
Family
ID=14319903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11102157A Pending JP2000293371A (ja) | 1999-04-09 | 1999-04-09 | マイクロプログラム制御方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6715065B1 (ja) |
| JP (1) | JP2000293371A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11437032B2 (en) | 2017-09-29 | 2022-09-06 | Shanghai Cambricon Information Technology Co., Ltd | Image processing apparatus and method |
| EP3651070B1 (en) | 2018-02-13 | 2021-07-28 | Shanghai Cambricon Information Technology Co., Ltd | Computation device and method |
| US11169803B2 (en) | 2018-02-13 | 2021-11-09 | Shanghai Cambricon Information Technology Co., Ltd. | Computing device and method |
| US11630666B2 (en) | 2018-02-13 | 2023-04-18 | Shanghai Cambricon Information Technology Co., Ltd | Computing device and method |
| CN116991226A (zh) | 2018-02-14 | 2023-11-03 | 上海寒武纪信息科技有限公司 | 处理器的控制装置、方法及设备 |
| WO2019218896A1 (zh) * | 2018-05-18 | 2019-11-21 | 上海寒武纪信息科技有限公司 | 计算方法以及相关产品 |
| WO2020001438A1 (zh) | 2018-06-27 | 2020-01-02 | 上海寒武纪信息科技有限公司 | 片上代码断点调试方法、片上处理器及芯片断点调试系统 |
| WO2020042739A1 (zh) | 2018-08-28 | 2020-03-05 | 中科寒武纪科技股份有限公司 | 数据预处理方法、装置、计算机设备和存储介质 |
| EP3859488A4 (en) | 2018-09-28 | 2022-06-29 | Shanghai Cambricon Information Technology Co., Ltd | Signal processing device, signal processing method and related product |
| CN111383638A (zh) | 2018-12-28 | 2020-07-07 | 上海寒武纪信息科技有限公司 | 信号处理装置、信号处理方法及相关产品 |
| CN111831543A (zh) | 2019-04-18 | 2020-10-27 | 中科寒武纪科技股份有限公司 | 一种数据处理方法及相关产品 |
| US11934940B2 (en) | 2019-04-18 | 2024-03-19 | Cambricon Technologies Corporation Limited | AI processor simulation |
| US11676029B2 (en) | 2019-06-12 | 2023-06-13 | Shanghai Cambricon Information Technology Co., Ltd | Neural network quantization parameter determination method and related products |
| WO2020248423A1 (zh) | 2019-06-12 | 2020-12-17 | 上海寒武纪信息科技有限公司 | 一种神经网络的量化参数确定方法及相关产品 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3800293A (en) * | 1972-12-26 | 1974-03-26 | Ibm | Microprogram control subsystem |
| GB1443064A (en) * | 1973-07-18 | 1976-07-21 | Int Computers Ltd | Microprogramme unit for a data processor |
| JPS52120640A (en) * | 1976-04-02 | 1977-10-11 | Toshiba Corp | Micro program control system |
| US4373180A (en) * | 1980-07-09 | 1983-02-08 | Sperry Corporation | Microprogrammed control system capable of pipelining even when executing a conditional branch instruction |
| JPS5896349A (ja) | 1981-12-02 | 1983-06-08 | Hitachi Ltd | マイクロ命令制御のデータ処理装置 |
| US6112299A (en) * | 1997-12-31 | 2000-08-29 | International Business Machines Corporation | Method and apparatus to select the next instruction in a superscalar or a very long instruction word computer having N-way branching |
-
1999
- 1999-04-09 JP JP11102157A patent/JP2000293371A/ja active Pending
-
2000
- 2000-03-31 US US09/539,898 patent/US6715065B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6715065B1 (en) | 2004-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000293371A (ja) | マイクロプログラム制御方法及び装置 | |
| JPS6313215B2 (ja) | ||
| JPH06105429B2 (ja) | マイクロプログラム制御装置 | |
| JPS6077265A (ja) | ベクトル処理装置 | |
| KR100471794B1 (ko) | 가변파이프라인단수의데이터처리장치 | |
| US4794518A (en) | Pipeline control system for an execution section of a pipeline computer with multiple selectable control registers in an address control stage | |
| JP2008090455A (ja) | マルチプロセッサ信号処理装置 | |
| RU2066067C1 (ru) | Центральный процессор для многопроцессорной вычислительной системы | |
| WO2018138975A1 (ja) | 演算処理装置および情報処理システム | |
| US5475828A (en) | Digital processor having plurality of memories and plurality of arithmetic logic units corresponding in number thereto and method for controlling the same | |
| JP2793357B2 (ja) | 並列演算装置 | |
| US6044457A (en) | State machine controller capable of producing result per clock cycle using wait/no wait and empty signals to control the advancing of data in pipeline | |
| JPS6065342A (ja) | マイクロコンピユ−タ | |
| JP3961473B2 (ja) | ベクトル型コンピュータおよびその構成要素であるメモリアクセスリクエスト生成回路 | |
| JPH0218732B2 (ja) | ||
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JPH0338613B2 (ja) | ||
| JPS58182772A (ja) | 転送機能を有する記憶装置 | |
| JPH07104996A (ja) | マイクロプログラム制御装置 | |
| JPH06332701A (ja) | 情報処理装置 | |
| JPH04369725A (ja) | メモリアクセス制御装置及びメモリアクセス制御方法 | |
| JPH0553794A (ja) | 制御記憶制御回路 | |
| JPH1074190A (ja) | 並列プロセッサ | |
| JPH0934736A (ja) | 動作切替えコントローラ | |
| JPS6069742A (ja) | マイクロプログラム制御方法 |