JPS5896349A - マイクロ命令制御のデータ処理装置 - Google Patents
マイクロ命令制御のデータ処理装置Info
- Publication number
- JPS5896349A JPS5896349A JP56192933A JP19293381A JPS5896349A JP S5896349 A JPS5896349 A JP S5896349A JP 56192933 A JP56192933 A JP 56192933A JP 19293381 A JP19293381 A JP 19293381A JP S5896349 A JPS5896349 A JP S5896349A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- microprogram
- branch
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
- G06F9/267—Microinstruction selection based on results of processing by instruction selection on output of storage
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の利用分野
本発明に、マイクロプログラムのアドレスをその前に読
出されるマイクロプログラム内の情報として先行指定す
るマイクロプログラム制御方式に関するものである。
出されるマイクロプログラム内の情報として先行指定す
るマイクロプログラム制御方式に関するものである。
伐） 従来技術
読出すべきマイクロプログラムのアドレスを指定する方
法としては、まず、その直前のマイクロプログラム内の
情報として指定する方法がｂる。
法としては、まず、その直前のマイクロプログラム内の
情報として指定する方法がｂる。
この方法においては、第１図のようなフロー全構成する
マイクロプログラムを読出していく場合、読出されたマ
イクロプログラム２は、マイクロプログラム３．４が記
憶されているページのページ・アドレスを指定する。マ
イクロプログラム３．４は同時にアクセスされ、それと
並行して分岐条件に従ってページ内アドレスが生成され
、そｎｔ用いて記憶装置から同時に読出されるマイクロ
プログラム３．４を選択する。この方法による条件付分
岐命令の実行は容易でめるが、読出されたマイクロプロ
グラム内に書かれたアドレスで、次のマイクロプログラ
ムを読出さねばならないため、１マシンサイクル全てを
マイクロプログラムの格納された記憶装置に対するアク
セスに用いることはできない。
マイクロプログラムを読出していく場合、読出されたマ
イクロプログラム２は、マイクロプログラム３．４が記
憶されているページのページ・アドレスを指定する。マ
イクロプログラム３．４は同時にアクセスされ、それと
並行して分岐条件に従ってページ内アドレスが生成され
、そｎｔ用いて記憶装置から同時に読出されるマイクロ
プログラム３．４を選択する。この方法による条件付分
岐命令の実行は容易でめるが、読出されたマイクロプロ
グラム内に書かれたアドレスで、次のマイクロプログラ
ムを読出さねばならないため、１マシンサイクル全てを
マイクロプログラムの格納された記憶装置に対するアク
セスに用いることはできない。
上記欠点を克服する方法として、読出すべきマイクロプ
ログラムのアドレスを、その数命令（実例としては１命
令）分前のマイクロプログラム内の情報として先行指定
する方法がめる。この方法によれば、記憶装置から読出
されたアドレスがマイクロプログラムの読出しに使われ
るまでに時間的余裕がある。しかし第１図においてマイ
クロプログラム４の条件付分岐先でるるマイクロプログ
ラム６．７をマイクロプログラム２で指定しようとする
と、同じレベルにあるマイクロプログラム５も同時に指
定する必要がるる。そのためにマイクロプログラム４を
続出した時点での分岐条件だけでマイクロプログラム６
．７のどちらか一方を選択することはできない。そのた
め、条件付分岐命令の直後の１マイクロプログラムは無
操作命令とし、分岐先のアドレスは直接その条件付分岐
命令のマイクロプロンラムが指定する。即ち、マイクロ
プログラム６．７のアドレスはマイクロプログラム４が
指定し、実行時にはマイクロプログラム４と６または７
の間で無操作な命令が実行される。そのために条件付分
岐命令が実行されるごとにマイクロプログラムを１つ読
出すだけの無操作時間を設定しなければいけないという
欠点かめる。
ログラムのアドレスを、その数命令（実例としては１命
令）分前のマイクロプログラム内の情報として先行指定
する方法がめる。この方法によれば、記憶装置から読出
されたアドレスがマイクロプログラムの読出しに使われ
るまでに時間的余裕がある。しかし第１図においてマイ
クロプログラム４の条件付分岐先でるるマイクロプログ
ラム６．７をマイクロプログラム２で指定しようとする
と、同じレベルにあるマイクロプログラム５も同時に指
定する必要がるる。そのためにマイクロプログラム４を
続出した時点での分岐条件だけでマイクロプログラム６
．７のどちらか一方を選択することはできない。そのた
め、条件付分岐命令の直後の１マイクロプログラムは無
操作命令とし、分岐先のアドレスは直接その条件付分岐
命令のマイクロプロンラムが指定する。即ち、マイクロ
プログラム６．７のアドレスはマイクロプログラム４が
指定し、実行時にはマイクロプログラム４と６または７
の間で無操作な命令が実行される。そのために条件付分
岐命令が実行されるごとにマイクロプログラムを１つ読
出すだけの無操作時間を設定しなければいけないという
欠点かめる。
（３） 発明の目的
本発明は、マイクロプログラムでコントロールされるプ
ロセッサに於て、マイクロプログラムのアドレスを先行
指定することによってプログラムの格納されている記憶
装置に対するアクセス時間を動作サイクル分フルに確保
し、かつ、条件付分岐命令のマイクロプログラム・アド
レスもその他の命令と同じタイミングで指定することに
よって、全てのマイクロプログラムを動作サイクルごと
に読出すことを目的とする。
ロセッサに於て、マイクロプログラムのアドレスを先行
指定することによってプログラムの格納されている記憶
装置に対するアクセス時間を動作サイクル分フルに確保
し、かつ、条件付分岐命令のマイクロプログラム・アド
レスもその他の命令と同じタイミングで指定することに
よって、全てのマイクロプログラムを動作サイクルごと
に読出すことを目的とする。
（４）発明の総括説明
ページ・アドレス／ベージ内アドレスによるマイクロプ
ログラムのアドレス先行指定において、ページ内アドレ
スの指示音、新しく現在読出されたマイクロプログラム
内情報とその前に続出された有限個のマイクロプログラ
ムの情報と及びそれらマイクロプログラムのアドレスと
によシ論理演算して決定する機能をつけた順序回路で行
なうことで先行指定した期間のマイクロプログラムの分
岐状態が不明になることをなくシ、これにょυ条件付分
岐命令に対するそれ以降のマイクロプログラムの読出し
タイミングを条件付分岐命令ではない通常のマイクロプ
ログラムの読出しと同一に扱うことを可能にした。
ログラムのアドレス先行指定において、ページ内アドレ
スの指示音、新しく現在読出されたマイクロプログラム
内情報とその前に続出された有限個のマイクロプログラ
ムの情報と及びそれらマイクロプログラムのアドレスと
によシ論理演算して決定する機能をつけた順序回路で行
なうことで先行指定した期間のマイクロプログラムの分
岐状態が不明になることをなくシ、これにょυ条件付分
岐命令に対するそれ以降のマイクロプログラムの読出し
タイミングを条件付分岐命令ではない通常のマイクロプ
ログラムの読出しと同一に扱うことを可能にした。
（５）実施例
以下、本発明を実施例を参照して祥細に説明する。
アドレスを一命令分先行指定するマイクロプログラム制
御方式において、分岐数２（分岐するかしないかの２通
シ）の条件付分岐命令が連続して実行される場合を説明
する。第２図はこの場合のマイクロプログラムの１７０
−例を示したものでるる。マイクロプログラム８は分岐
してマイクロプログラム１０を実行するシーケンスにす
るのか、おるいは分岐せずにマイクロプログラム９′１
に実行するか全決定すると同時に、マイクロプログラム
１１〜１４のアドレスを指定（アドレスの一命令分先行
指定）する。マイクロプログラムのアドレスはページ・
アドレスとページ内アドレスとに分割し、同一ページ内
のマイクロプログラムは同時にアクセスする。マイクロ
プログラム１１〜１４のアドレスは同一ページ・アドレ
スに指定する。同一べ一ジ内のマイクロプログラムの選
択はページ内アドレスを指定することによシ実行する。
御方式において、分岐数２（分岐するかしないかの２通
シ）の条件付分岐命令が連続して実行される場合を説明
する。第２図はこの場合のマイクロプログラムの１７０
−例を示したものでるる。マイクロプログラム８は分岐
してマイクロプログラム１０を実行するシーケンスにす
るのか、おるいは分岐せずにマイクロプログラム９′１
に実行するか全決定すると同時に、マイクロプログラム
１１〜１４のアドレスを指定（アドレスの一命令分先行
指定）する。マイクロプログラムのアドレスはページ・
アドレスとページ内アドレスとに分割し、同一ページ内
のマイクロプログラムは同時にアクセスする。マイクロ
プログラム１１〜１４のアドレスは同一ページ・アドレ
スに指定する。同一べ一ジ内のマイクロプログラムの選
択はページ内アドレスを指定することによシ実行する。
各マイクロプログラムによって決定される分岐情報だけ
でページ内アドレスを生成する１ことはできない。たと
えば、マイクロプログラム８よシ分岐して−イクロプロ
グラム１０が読出された場合を考える。マイクロプログ
ラム１０はマイクロプログラム１３．１４に続くマイク
ロプログラムのアドレスを指定すると同時に、分岐する
がしないかを判断すめ。しかし、アクセスされているマ
イクロプログラムは１１〜１４でるるから、分岐するか
しないかの条件だけではマイクロプログラム１３套るい
は１４を選択することはできない。この場合、分岐１５
が実行されたことが認識されているならばマイクロプロ
グラム１３．１４の選択は可能である。
でページ内アドレスを生成する１ことはできない。たと
えば、マイクロプログラム８よシ分岐して−イクロプロ
グラム１０が読出された場合を考える。マイクロプログ
ラム１０はマイクロプログラム１３．１４に続くマイク
ロプログラムのアドレスを指定すると同時に、分岐する
がしないかを判断すめ。しかし、アクセスされているマ
イクロプログラムは１１〜１４でるるから、分岐するか
しないかの条件だけではマイクロプログラム１３套るい
は１４を選択することはできない。この場合、分岐１５
が実行されたことが認識されているならばマイクロプロ
グラム１３．１４の選択は可能である。
本発明は、現在読出されたマイクロプログラムによって
示される分岐情報と、それ以前に読出されたマイクロプ
ログラムによって示される命令の種類、及びそれらのア
ドレスを用いてページ内アドレスを生成することを特徴
としている。
示される分岐情報と、それ以前に読出されたマイクロプ
ログラムによって示される命令の種類、及びそれらのア
ドレスを用いてページ内アドレスを生成することを特徴
としている。
ページ内アドレスは、るるマイクロプログラムが指定し
なければならない同じレベルのマイクロプログラムの最
大数に対応したビット数で構成する。本実施例において
は、第２図に示すように、４つのマイクロプログラムを
指定するのが最大なので、ページ内アドレスは２ピツト
で構成される。
なければならない同じレベルのマイクロプログラムの最
大数に対応したビット数で構成する。本実施例において
は、第２図に示すように、４つのマイクロプログラムを
指定するのが最大なので、ページ内アドレスは２ピツト
で構成される。
このページ内アドレス２ビットのうち上位ビットｉＭ１
、下位ピッ）’ｔ”ＭＯとする。ページ内アドレスの指
定は、指定しようとする命令に対し１命令前に分岐する
場合Ｍ１＝１、分岐しない場合Ｍ１＝０、直前で分岐す
る場合ＭＯ＝１、分岐しない場合ＭＯ＝０とする。従っ
てマイクロ命令１１〜１２のページ内アドレスは命令１
１が「００（Ｍｌ、ＭＯの順。以下同様）、命令１２は
「０１」、命令１３は「１０」、命令１４は「１１」と
指定する。
、下位ピッ）’ｔ”ＭＯとする。ページ内アドレスの指
定は、指定しようとする命令に対し１命令前に分岐する
場合Ｍ１＝１、分岐しない場合Ｍ１＝０、直前で分岐す
る場合ＭＯ＝１、分岐しない場合ＭＯ＝０とする。従っ
てマイクロ命令１１〜１２のページ内アドレスは命令１
１が「００（Ｍｌ、ＭＯの順。以下同様）、命令１２は
「０１」、命令１３は「１０」、命令１４は「１１」と
指定する。
それぞれのマイクロプログラムのフォマット例を第３図
、第４図に示す。第３図は条件付分岐命令（第２図中の
命令８〜１０）のフオマットで、マイクロプログラムの
ページ・アドレス、分岐条件。
、第４図に示す。第３図は条件付分岐命令（第２図中の
命令８〜１０）のフオマットで、マイクロプログラムの
ページ・アドレス、分岐条件。
条件付分岐命令であることを示すＢピッ）（Ｂビット＝
１の時条件付分岐命令）、演算部の実行すべき命令よ多
構成されている。第４図は一般命令（条件付分岐命令で
ない命令）のフォマットでマイクロプログラムのアドレ
ス（ページ・アドレス。
１の時条件付分岐命令）、演算部の実行すべき命令よ多
構成されている。第４図は一般命令（条件付分岐命令で
ない命令）のフォマットでマイクロプログラムのアドレ
ス（ページ・アドレス。
ページ内アドレス）、Ｂビット（Ｈビット−〇の時一般
命令）、演算部の実行すべき命令よ多構成される。
命令）、演算部の実行すべき命令よ多構成される。
読出されたマイクロプログラム及び、その−命令分前に
読出されたマイクロプログラムの情報によって、次に胱
出すマイクロプログラムを決定する様子を第９図に示す
。ページ単位で記憶装置よシ読出すマイクロプログラム
のアドレス（ページ・アドレス）は−命令前に読出され
たマイクロプログラム内の情報４２で指定（アドレスの
一命令分先行指に）する。現在読出されたマイクログロ
グラム内のページ・アドレス４３はその次のサイクルで
の読出しアドレスとして用いられる。
読出されたマイクロプログラムの情報によって、次に胱
出すマイクロプログラムを決定する様子を第９図に示す
。ページ単位で記憶装置よシ読出すマイクロプログラム
のアドレス（ページ・アドレス）は−命令前に読出され
たマイクロプログラム内の情報４２で指定（アドレスの
一命令分先行指に）する。現在読出されたマイクログロ
グラム内のページ・アドレス４３はその次のサイクルで
の読出しアドレスとして用いられる。
上記ページ・アドレス４２で読出される１ペ一ジ分のマ
イクロプログラムを１つ選択するためのページ内アドレ
スは、−命令前に読出されたマイクロプログラム内のペ
ージ内アドレス４５、現在−読出されたマイクロプログ
ラムの分岐条件４６、条件付分岐命令かどうかを表わす
Ｂピット４９で分 生成される。また−命九声に読出されたマイクロプログ
ラム内のＢビットの悄＠４８はページ内アドレスを生成
する順序回路内に配憶されている。
イクロプログラムを１つ選択するためのページ内アドレ
スは、−命令前に読出されたマイクロプログラム内のペ
ージ内アドレス４５、現在−読出されたマイクロプログ
ラムの分岐条件４６、条件付分岐命令かどうかを表わす
Ｂピット４９で分 生成される。また−命九声に読出されたマイクロプログ
ラム内のＢビットの悄＠４８はページ内アドレスを生成
する順序回路内に配憶されている。
マイクロプログラム内で分岐条件の情報４４゜４６とペ
ージ内アドレス４５．４７は同じ位置に配置されている
が、この位置の情報がどちらの情報でめるかを判断する
のは、ページ内アドレスを生成する順序回路が現在続出
式ｔたマイクロプロググラム内のＢビット４９、及び回
路内に記憶されたＢビット情報（４８と同じ値）を用い
て行なう。
ージ内アドレス４５．４７は同じ位置に配置されている
が、この位置の情報がどちらの情報でめるかを判断する
のは、ページ内アドレスを生成する順序回路が現在続出
式ｔたマイクロプロググラム内のＢビット４９、及び回
路内に記憶されたＢビット情報（４８と同じ値）を用い
て行なう。
−命令分前に読出されたマイクロプログラム内情報のう
ち、分岐条件４４、及びマイクロ命令５０は、−命令前
に使用される。
ち、分岐条件４４、及びマイクロ命令５０は、−命令前
に使用される。
また、現在読出されたマイクロプログラム内情報のウチ
、ページ・アドレス４３、ページ内アドレス４７は次の
サイクルで用いられる。
、ページ・アドレス４３、ページ内アドレス４７は次の
サイクルで用いられる。
マイクロ命令５１ｉｄこのサイクルで演算部の制御信号
を生成するコントロール部に送られる。
を生成するコントロール部に送られる。
前述のマイクロプログラム・コントロールを、第８図に
示すクロックφ、φを用いて実行する。
示すクロックφ、φを用いて実行する。
１マシンサイクルはφ、φよ多構成される。
マイクロプログラムφコントロール系のブロック図例を
第５図に示す。アドレスレジスタ２０は多入力レジスタ
で、入力された命令のオペコードをデコードして生成さ
れるマイクロプログラムのアドレス１８と、ＲＯＭより
読出されたマイクロプログラム内の情報として指示場扛
るアドレス１９とのどちらか一方會φのタイミングでス
トアする。ストアされたアドレスはマイクロプログラム
の格納されているＲＯＭ１にアクセスする期間その値を
保持するためにアドレスレジスタ２１に再度φのタイミ
ングストアされる。このアドレスレジスタ２０，２１よ
υ構成される部分音マルチグレツクス・ユニット２２と
称することにする。入力された命令のオペコードをデコ
ードして生成されるアドレス１８は、その命令に対応す
るマイクロプログラムのシーケンスのうち、最初と２番
目とに実行するＣＲＯＭよシ読出す）マイクロプログラ
ムのアドレスを指定する。この２つのアドレスを出力す
るの’ｉｔｓ Ｐ Ｌ Ａ構成の命令デコード部（Ｉｎ
ｓｔｒｏｃｔｉｏｎ ＤＥＣＯＤＥＲ，）でおる。入力
された命令はＡＮＤアレーによシ、ある１つのライン５
８のみｔ’）Ｉ’レベルにする。（ＯＲアレー出出カラ
イン５９６０は負荷ＭＯ８によＩＨ’レベルにさ扛てい
るが、ライン５８がｌ Ｈｌになると接地され“Ｌｏと
なる。その様にして）０）（アレー内で、七のライン上
に畳込１ｎた情報が読出さｔしるのでりるが、この時、
各０凡プレー上に２マイクロプログラム分ずつのアドレ
スを畳込んでおき、こ扛らを読出すことで、マイクロプ
ログラムのシーケンスのうち、最初と２査目とに実行す
るマイクロプログラムのアドレスを指定する。
第５図に示す。アドレスレジスタ２０は多入力レジスタ
で、入力された命令のオペコードをデコードして生成さ
れるマイクロプログラムのアドレス１８と、ＲＯＭより
読出されたマイクロプログラム内の情報として指示場扛
るアドレス１９とのどちらか一方會φのタイミングでス
トアする。ストアされたアドレスはマイクロプログラム
の格納されているＲＯＭ１にアクセスする期間その値を
保持するためにアドレスレジスタ２１に再度φのタイミ
ングストアされる。このアドレスレジスタ２０，２１よ
υ構成される部分音マルチグレツクス・ユニット２２と
称することにする。入力された命令のオペコードをデコ
ードして生成されるアドレス１８は、その命令に対応す
るマイクロプログラムのシーケンスのうち、最初と２番
目とに実行するＣＲＯＭよシ読出す）マイクロプログラ
ムのアドレスを指定する。この２つのアドレスを出力す
るの’ｉｔｓ Ｐ Ｌ Ａ構成の命令デコード部（Ｉｎ
ｓｔｒｏｃｔｉｏｎ ＤＥＣＯＤＥＲ，）でおる。入力
された命令はＡＮＤアレーによシ、ある１つのライン５
８のみｔ’）Ｉ’レベルにする。（ＯＲアレー出出カラ
イン５９６０は負荷ＭＯ８によＩＨ’レベルにさ扛てい
るが、ライン５８がｌ Ｈｌになると接地され“Ｌｏと
なる。その様にして）０）（アレー内で、七のライン上
に畳込１ｎた情報が読出さｔしるのでりるが、この時、
各０凡プレー上に２マイクロプログラム分ずつのアドレ
スを畳込んでおき、こ扛らを読出すことで、マイクロプ
ログラムのシーケンスのうち、最初と２査目とに実行す
るマイクロプログラムのアドレスを指定する。
読出されｆｃ２つのマイクロプログラムのアドレス１８
は、同時に出力さｎ、６が、そｔしらに信号１９といっ
しょに選択され、どれか一つがアドレスレジスタ２０に
入力される。この選択に、マイクロプログラム内のマイ
クロ命令部で指定する。
は、同時に出力さｎ、６が、そｔしらに信号１９といっ
しょに選択され、どれか一つがアドレスレジスタ２０に
入力される。この選択に、マイクロプログラム内のマイ
クロ命令部で指定する。
マイクロプログラムのシーケンスに於て、最後から２番
目のマイクロ命令は、２つのアドレス１８のうち、マイ
クロプログラムのシーケンスで最初のアドレスがレジス
タ２０に入力されるように制御信号を出す。最後のマイ
クロ命令がもう一方のアドレスをレジスタ２０に入力さ
せるように制御信号を出す。その他のマイクロ命令は、
信号１９のアドレスをアドレスレジスタ２０に入力する
ような制御信号を出す。
目のマイクロ命令は、２つのアドレス１８のうち、マイ
クロプログラムのシーケンスで最初のアドレスがレジス
タ２０に入力されるように制御信号を出す。最後のマイ
クロ命令がもう一方のアドレスをレジスタ２０に入力さ
せるように制御信号を出す。その他のマイクロ命令は、
信号１９のアドレスをアドレスレジスタ２０に入力する
ような制御信号を出す。
１のタイミングでアドレスレジスタ２１にセットされる
情報は、信号１８による情味ならはページ・アドレス、
ページ内アドレスでり９、信号１９による情報ならば、
条件付分岐命令の場合はページ・アドレスと直前の命令
の分岐条件（第３図）、一般館令の場合はページ・アド
レスとベージ内アドレス（第４図）でるる。このうち、
直前の命令の分岐条件は、これから行なわれるマイクロ
プログラム続出しには何の影善も与えない（直前の読出
しの際、ページ内アドレスの生成に利用される）。
情報は、信号１８による情味ならはページ・アドレス、
ページ内アドレスでり９、信号１９による情報ならば、
条件付分岐命令の場合はページ・アドレスと直前の命令
の分岐条件（第３図）、一般館令の場合はページ・アド
レスとベージ内アドレス（第４図）でるる。このうち、
直前の命令の分岐条件は、これから行なわれるマイクロ
プログラム続出しには何の影善も与えない（直前の読出
しの際、ページ内アドレスの生成に利用される）。
これら情報に共通して存在するページ・アドレス２４が
φのタイミングで７１クロプログラムが記憶されている
ＲＯＭ２３をページ単位でアクセスする。一方、ページ
内アドレス２５はページ内アドレスを生成する順序回路
２６に入力さする（直前の命令の分岐条件が入力石れる
場合もおるが、この場合には前述のごとくページ内アド
レスには利用さｆＬない）。Ｊ＠序回路２６ｔＩ′ｉ、
現在実行されているマイクロプログラム２７０“分岐条
件（これが、次のサイクルでの上記情報に相当する）、
Ｂビット（第４図、第５図）の情報２８、演算ユニット
よりコンディション・レジスタ２９にセットされたコン
ディション・コード３０、及び前記ページ内アドレス２
５を用いてページ内アドレス３１を生成する。ＲＯＭ２
３より読出されたページ単位のマイクロプログラムはペ
ージ内アドレス３１によシ、その中の１つが選択妊れる
。このマイクロプログラムは先行指定のマイクロプログ
ラム・ロールユニット４５でデコードさｎ演算：＝＝ツ
）を制御する。
φのタイミングで７１クロプログラムが記憶されている
ＲＯＭ２３をページ単位でアクセスする。一方、ページ
内アドレス２５はページ内アドレスを生成する順序回路
２６に入力さする（直前の命令の分岐条件が入力石れる
場合もおるが、この場合には前述のごとくページ内アド
レスには利用さｆＬない）。Ｊ＠序回路２６ｔＩ′ｉ、
現在実行されているマイクロプログラム２７０“分岐条
件（これが、次のサイクルでの上記情報に相当する）、
Ｂビット（第４図、第５図）の情報２８、演算ユニット
よりコンディション・レジスタ２９にセットされたコン
ディション・コード３０、及び前記ページ内アドレス２
５を用いてページ内アドレス３１を生成する。ＲＯＭ２
３より読出されたページ単位のマイクロプログラムはペ
ージ内アドレス３１によシ、その中の１つが選択妊れる
。このマイクロプログラムは先行指定のマイクロプログ
ラム・ロールユニット４５でデコードさｎ演算：＝＝ツ
）を制御する。
順序回路２６によるページ内アドレスの生成論理の１例
を第６図に示す。−命令分前に続出されたマイクロプロ
グラム内で一般命令（条件付分岐命令でない命令）の場
合に先行指定されるページ内アドレス（第４図）の上位
ピットｔＰＭ１、下位ビットｔＰＭＯとする。−命令前
に順序回路２６で生成されたページ内アドレスの下位ピ
ッ）ｆＯＭＯとする。現在読出したマイクロプログラム
が一般命令（マイクロプログラム内情＠（第４図）Ｂ＝
０）で、その前の命令も一般命令（直前の命令ＯＢ信号
會ラッチしておい圧信号ＢＨ＝０）ならは、ページ内ア
ドレス’Ｍｌ、 ＭＯ’は’ＰＭＩ、ＰＭＯ’即ち、−
命令部ｎで先行指定されたアドレスとなる。
を第６図に示す。−命令分前に続出されたマイクロプロ
グラム内で一般命令（条件付分岐命令でない命令）の場
合に先行指定されるページ内アドレス（第４図）の上位
ピットｔＰＭ１、下位ビットｔＰＭＯとする。−命令前
に順序回路２６で生成されたページ内アドレスの下位ピ
ッ）ｆＯＭＯとする。現在読出したマイクロプログラム
が一般命令（マイクロプログラム内情＠（第４図）Ｂ＝
０）で、その前の命令も一般命令（直前の命令ＯＢ信号
會ラッチしておい圧信号ＢＨ＝０）ならは、ページ内ア
ドレス’Ｍｌ、 ＭＯ’は’ＰＭＩ、ＰＭＯ’即ち、−
命令部ｎで先行指定されたアドレスとなる。
また、その前の命令が条件付分岐命令（ＢＢ＝１）の場
合には、ページ内アドレス’Ｍｌ、 ＭＯ’は’ＯＭ０
．０ ’即ち、直前の命令が決定したページ内アドレス
の下位ビットが上位ビットとなシ、下位ビットＭＯは定
数ｌｏｔとなる。
合には、ページ内アドレス’Ｍｌ、 ＭＯ’は’ＯＭ０
．０ ’即ち、直前の命令が決定したページ内アドレス
の下位ビットが上位ビットとなシ、下位ビットＭＯは定
数ｌｏｔとなる。
現在、読出したマイクロプログラムが条件付分岐命令Ｃ
Ｂ＝１）の場合は、ページ内アドレスは、現在読出され
たマイクはプログラムから２命令前のマイクロプログラ
ム内マイクロ命令によって指定された演算の結果セット
されるコンディション・コード３０と現在読出されたマ
イクロプログラム２７から得られる分岐条件２８によっ
て決定される。コンディション・コードが分岐条件を情
たしている場合（分岐）のページ内アドレス１Ｍ１゜Ｍ
Ｏ’ Ｆｉ’ＯＭ０．１ ’即ち一命令前に続出したマ
イクロプログラムのページ内アドレス下位ビットが上位
ビットに、下位ビットＭＯは定数′１゛となる。一方、
分岐条件が満たされない場合、ページ内アドレス’Ｍｌ
、 ＭＯ’は’ＯＭ０．０’となる。このように、ペー
ジ内アドレスは、現在読出したマイクロプログラム１命
令前のマイクロプログラムの命令の種類（一般命令／分
岐館令）を表わす情報（ＢＢ倍信号、そのマイクロプロ
グラムのページ内アドレスの情報（ＯＭＯ）、及びその
マイクロプログラムによシ指定されたページ内アドレス
の情報（ＰＭＩ、 ＰＭＯ） ｔ−用いて生成される。
Ｂ＝１）の場合は、ページ内アドレスは、現在読出され
たマイクはプログラムから２命令前のマイクロプログラ
ム内マイクロ命令によって指定された演算の結果セット
されるコンディション・コード３０と現在読出されたマ
イクロプログラム２７から得られる分岐条件２８によっ
て決定される。コンディション・コードが分岐条件を情
たしている場合（分岐）のページ内アドレス１Ｍ１゜Ｍ
Ｏ’ Ｆｉ’ＯＭ０．１ ’即ち一命令前に続出したマ
イクロプログラムのページ内アドレス下位ビットが上位
ビットに、下位ビットＭＯは定数′１゛となる。一方、
分岐条件が満たされない場合、ページ内アドレス’Ｍｌ
、 ＭＯ’は’ＯＭ０．０’となる。このように、ペー
ジ内アドレスは、現在読出したマイクロプログラム１命
令前のマイクロプログラムの命令の種類（一般命令／分
岐館令）を表わす情報（ＢＢ倍信号、そのマイクロプロ
グラムのページ内アドレスの情報（ＯＭＯ）、及びその
マイクロプログラムによシ指定されたページ内アドレス
の情報（ＰＭＩ、 ＰＭＯ） ｔ−用いて生成される。
順序回路２６の構成例を第７図に示す。回路はコンディ
ション・コード３０９分岐条件（’ｍｃ）２８、分岐命
令ｔｈわ丁Ｂピッ）２８．１命令前のマイクロプログラ
ムが指定するページ内アドレス（凡化、ハ’ｎ＞２ｓ、
直前の命令の種類を表わすＢＢ倍信号Ｂビットをラッチ
して次のサイクルに入力する）３４．直前の命令実行時
に生成されたベージ内アドレスの上位ビットＯＭＯ（Ｍ
Ｏビットをラッチして次のサイクルに入力する）を入力
されるＡＮＤアレーと、ページ内アドレスＭｌ、 ＭＯ
を出力するＯＲアレーとから構成されるＰＬＡでるる。
ション・コード３０９分岐条件（’ｍｃ）２８、分岐命
令ｔｈわ丁Ｂピッ）２８．１命令前のマイクロプログラ
ムが指定するページ内アドレス（凡化、ハ’ｎ＞２ｓ、
直前の命令の種類を表わすＢＢ倍信号Ｂビットをラッチ
して次のサイクルに入力する）３４．直前の命令実行時
に生成されたベージ内アドレスの上位ビットＯＭＯ（Ｍ
Ｏビットをラッチして次のサイクルに入力する）を入力
されるＡＮＤアレーと、ページ内アドレスＭｌ、 ＭＯ
を出力するＯＲアレーとから構成されるＰＬＡでるる。
ＡＮＤアレーの一部３５は、分岐条件２８とコンディシ
ョン・コード３０との一致をテストする回路で、各分岐
条件ごとに３６のラインがめり、両者が一致＜Ｗ＝Ｃで
−＝１Ｌルベルの場合に分岐条件が成立するように構成
）すると２イン３６がｌＨｌレベルになるよう論理を組
んでいる。ページ内アドレスは、Ｍｌ、ＭＯ信号３１と
して出力される。
ョン・コード３０との一致をテストする回路で、各分岐
条件ごとに３６のラインがめり、両者が一致＜Ｗ＝Ｃで
−＝１Ｌルベルの場合に分岐条件が成立するように構成
）すると２イン３６がｌＨｌレベルになるよう論理を組
んでいる。ページ内アドレスは、Ｍｌ、ＭＯ信号３１と
して出力される。
回路５２，５３，５４．５５は２インバータのラッチ回
路（公知）である。
路（公知）である。
ランチ５２．５３によ、９Ｂビツト情報２８が次のサイ
クルまで保持されることを説明する。Ｂビットの信号２
８はクロックφで入力される。その値は５２の回路でラ
ッチされ、クロックφでラッチ５３に伝達される。次の
φで、ラッチ５２には次のサイクルの信号が入力される
が、ラッチ５３はラッチ５２より伝えられた値を保持し
、ＢＢ倍信号して、ＰＬＡのＡＮＤアレーに入力する。
クルまで保持されることを説明する。Ｂビットの信号２
８はクロックφで入力される。その値は５２の回路でラ
ッチされ、クロックφでラッチ５３に伝達される。次の
φで、ラッチ５２には次のサイクルの信号が入力される
が、ラッチ５３はラッチ５２より伝えられた値を保持し
、ＢＢ倍信号して、ＰＬＡのＡＮＤアレーに入力する。
こうしてＢＢ倍信号１サイクル前のＢ信号をラッチした
信号）は生成される。
信号）は生成される。
ラッチ５４．５５はφでＰＬＡのＯＲアレーよｐ出力さ
れる信号５６．５７に一ページ内アドレスＭＯ。
れる信号５６．５７に一ページ内アドレスＭＯ。
Ｍｌとして、次のサイクルのφの期間保持すると同時に
、そのページ内アドレスのうち下位ビットＭＯｔ−ＯＭ
Ｏ信号３３としてＡＮＤアレーに入力する。
、そのページ内アドレスのうち下位ビットＭＯｔ−ＯＭ
Ｏ信号３３としてＡＮＤアレーに入力する。
ＰＬＡ、ＡＮＤアレーに於て、格子点上に丸印のめる所
は入力ＩＩ（縦線３３．３４．２５．２８．３０）がｌ
Ｈｌレベルの時、出力線（横線３６．４５〜４８）を
°Ｌルベルにする。また、丸印のない格子点は、入力線
のレベルに関係なく出力線を＋ Ｈｌレベルに保つ。
は入力ＩＩ（縦線３３．３４．２５．２８．３０）がｌ
Ｈｌレベルの時、出力線（横線３６．４５〜４８）を
°Ｌルベルにする。また、丸印のない格子点は、入力線
のレベルに関係なく出力線を＋ Ｈｌレベルに保つ。
ＰＬＡ、ＯＲアレーに於て、格子点とに丸印のめる所は
入力線（ＡＮＤアレーの出力線、横＠３６゜４５〜４８
）がｌＨ’ Ｌ／ヘル（７）時、出力１ｍ （５６，５
７）’ｔ−’Ｌ’レベルにする。また、丸印のない格子
点は、入力線のレベルに関係なく出力線に’Ｈ’レベル
に保つ。
入力線（ＡＮＤアレーの出力線、横＠３６゜４５〜４８
）がｌＨ’ Ｌ／ヘル（７）時、出力１ｍ （５６，５
７）’ｔ−’Ｌ’レベルにする。また、丸印のない格子
点は、入力線のレベルに関係なく出力線に’Ｈ’レベル
に保つ。
第６図のページ内アドレスの生成論理を第７図回路が実
現することを説明する。Ｂビット＝００場合には４７．
３６のラインはｌ Ｌ １ レベルになるため、ページ
内アドレスＭｌ、ＭＯ信号３１の生成には影響を与えな
い。ライン３６は分岐条件の数だけろり、分岐条件２８
とコンディション・コード３０が合致した時だけ“Ｈル
ベルになる（但し、Ｂ＝０の時は、分岐条件〜コンディ
ション・コードに関係なく°Ｌルベル）。ＢＢｆｆｔ４
ｔ３４＝０の時には、ライン４６がＩ Ｌ ｌレベルと
なり、先行指定されたページ内アドレスＰＭＩ、ＰＭＯ
信号２５がライン４５．４８を通して出力される。また
ＢＢ倍信号１の時には、ライン４５．４８がｌ Ｌ ｌ
レベルとなシ、ページ内アドレスＭｌ（３１）はライン
４６を通してＯＭＯとなシ、ＭＯはＩＱ＋ となる。
現することを説明する。Ｂビット＝００場合には４７．
３６のラインはｌ Ｌ １ レベルになるため、ページ
内アドレスＭｌ、ＭＯ信号３１の生成には影響を与えな
い。ライン３６は分岐条件の数だけろり、分岐条件２８
とコンディション・コード３０が合致した時だけ“Ｈル
ベルになる（但し、Ｂ＝０の時は、分岐条件〜コンディ
ション・コードに関係なく°Ｌルベル）。ＢＢｆｆｔ４
ｔ３４＝０の時には、ライン４６がＩ Ｌ ｌレベルと
なり、先行指定されたページ内アドレスＰＭＩ、ＰＭＯ
信号２５がライン４５．４８を通して出力される。また
ＢＢ倍信号１の時には、ライン４５．４８がｌ Ｌ ｌ
レベルとなシ、ページ内アドレスＭｌ（３１）はライン
４６を通してＯＭＯとなシ、ＭＯはＩＱ＋ となる。
Ｂピット＝１の時には、ライフ４５，４６．４８のライ
ンがｌ ｌ、 ルベルとなり、ページ内アドレス生成に
影響を与えるのはライン４７．３６でるる。
ンがｌ ｌ、 ルベルとなり、ページ内アドレス生成に
影響を与えるのはライン４７．３６でるる。
従ってＢＢ倍信号ページ内アドレス生成に影響を与えな
くなる。ページ内アドレスの上位ビットＭｌ（３１）は
ライン４７全通して常にＯＭＯとなる。
くなる。ページ内アドレスの上位ビットＭｌ（３１）は
ライン４７全通して常にＯＭＯとなる。
−芳下位ビットに、分岐条件が成立した時にはライン３
６が１Ｈルベルになるから＋１１に、不成立の時は＋０
１になる。
６が１Ｈルベルになるから＋１１に、不成立の時は＋０
１になる。
第８図に、第２図のマイクロプログラム８以降を読出し
ていくタイム・チャートを示す。タイム・チャート内の
図番号は第５図の構成要素に対応している。Ｔ１〜Ｔ４
はそれぞれ１マシンサイクルでるる。まずＴ１ではマイ
クロプログラム８の前の命令であるマイクロプログラム
３７がマイクロプログラム９．１０のアドレス３８（ペ
ージ・アドレス）を先行指定する。マイクロプログラム
８のアドレスはマイクロプログラム３７の前のマイクロ
プログラムで指定される。マイクロプログラム３７が一
般命令（Ｂ＝０）でおるとする。マイクロプログラム８
読出しのアクセスが行なわれ、Ｔ２サイクルの最初で、
マイクロプログラム８が条件付命令でりることか読出さ
れ、Ｂビット及び分岐条件４０が第５１信号２８として
順序回路２６に伝えられる。同時にマイクロプログラム
８はマイクロプログラム１１〜１４のアドレス（ベージ
・アドレス）３９會先行指定する。マイクロプログラム
８０マイクロ命令はコントロール・ユニットに伝えられ
る。このサイクルＴ２内で、順序回路（第５図２６）は
マイクロプログラム１０ｔ−選択するページ内アドレス
ｔ１前配信号４ｏ及びマイクロプログラム３７の前のマ
イクロプログラムで指定された命令全実行した結果のコ
ンディション・コード４１を用いて生成する。マイクロ
プログラム９，１０がアクセスされ、ページ内アドレス
に従い命令１０が読出される。
ていくタイム・チャートを示す。タイム・チャート内の
図番号は第５図の構成要素に対応している。Ｔ１〜Ｔ４
はそれぞれ１マシンサイクルでるる。まずＴ１ではマイ
クロプログラム８の前の命令であるマイクロプログラム
３７がマイクロプログラム９．１０のアドレス３８（ペ
ージ・アドレス）を先行指定する。マイクロプログラム
８のアドレスはマイクロプログラム３７の前のマイクロ
プログラムで指定される。マイクロプログラム３７が一
般命令（Ｂ＝０）でおるとする。マイクロプログラム８
読出しのアクセスが行なわれ、Ｔ２サイクルの最初で、
マイクロプログラム８が条件付命令でりることか読出さ
れ、Ｂビット及び分岐条件４０が第５１信号２８として
順序回路２６に伝えられる。同時にマイクロプログラム
８はマイクロプログラム１１〜１４のアドレス（ベージ
・アドレス）３９會先行指定する。マイクロプログラム
８０マイクロ命令はコントロール・ユニットに伝えられ
る。このサイクルＴ２内で、順序回路（第５図２６）は
マイクロプログラム１０ｔ−選択するページ内アドレス
ｔ１前配信号４ｏ及びマイクロプログラム３７の前のマ
イクロプログラムで指定された命令全実行した結果のコ
ンディション・コード４１を用いて生成する。マイクロ
プログラム９，１０がアクセスされ、ページ内アドレス
に従い命令１０が読出される。
Ｔ３のサイクルでマイクロプログラム１０は信号４２で
マイクロプログラム１３．１４に続くマイクロプログラ
ムのアドレスを先行指定する。またＢビット及び分岐条
件４３を順序回路に伝える。
マイクロプログラム１３．１４に続くマイクロプログラ
ムのアドレスを先行指定する。またＢビット及び分岐条
件４３を順序回路に伝える。
この時、マイクロプログラム１００ページ内アドレスの
下位ビットは分岐した先の命令なので′１゛でめる。こ
のＴ３のサイクルでマイクロプログラム１３又は鳳４の
ページ内アドレスが生成される。
下位ビットは分岐した先の命令なので′１゛でめる。こ
のＴ３のサイクルでマイクロプログラム１３又は鳳４の
ページ内アドレスが生成される。
順序回路に入力されるのは、信号４３により、Ｂ＝１信
号と分岐条件（第５．７図２８）、信号４４によりマイ
クロプログラム３７で指定された演算の結果のコンディ
ション・コードである。先行指定されたページ内アドレ
スも入力されるが無視される。１命令前に読出したマイ
クロプログラム８が条件付分岐命令だったので、ｔｆＡ
６図内ＢＢ信号（第７図３４）は°１゛である。また、
マイクロプログラム１００ページ内アドレスの下位ビッ
トＭＯは＋１１なので、０Ｍ０＝１となる。これら条件
を＠６図に対応させると、ページ内アドレスは°１・１
（・は分岐条件及びコンディション・コードで０又＃′
ｉ、１に決められる）となる。最初に述べたように、マ
イクロプログラム１３．１４のベージ内アドレスは上位
ビットが１に指定されているため、下位ビラトラ分岐条
件に従って指定すれは、アドレスを先行指定しても、ペ
ージ内アドレスを決定することができる。マイクロプロ
グラム１１〜１４は同じＴ３のサイクルでアスセスされ
、ページ内アドレスに従い、サイクル終了時点で読出さ
れる。
号と分岐条件（第５．７図２８）、信号４４によりマイ
クロプログラム３７で指定された演算の結果のコンディ
ション・コードである。先行指定されたページ内アドレ
スも入力されるが無視される。１命令前に読出したマイ
クロプログラム８が条件付分岐命令だったので、ｔｆＡ
６図内ＢＢ信号（第７図３４）は°１゛である。また、
マイクロプログラム１００ページ内アドレスの下位ビッ
トＭＯは＋１１なので、０Ｍ０＝１となる。これら条件
を＠６図に対応させると、ページ内アドレスは°１・１
（・は分岐条件及びコンディション・コードで０又＃′
ｉ、１に決められる）となる。最初に述べたように、マ
イクロプログラム１３．１４のベージ内アドレスは上位
ビットが１に指定されているため、下位ビラトラ分岐条
件に従って指定すれは、アドレスを先行指定しても、ペ
ージ内アドレスを決定することができる。マイクロプロ
グラム１１〜１４は同じＴ３のサイクルでアスセスされ
、ページ内アドレスに従い、サイクル終了時点で読出さ
れる。
Ｂビット及びＢＢ倍信号１０１の場合には第４図内で示
されるページ内アドレス全先行指定できるので、あらゆ
るＲＯＭのアドレス領域をアクセス可能でるる。そのた
め、条件付分岐命令のアドレス配置の制約によって生ず
る空領域も、一般命令のマイクロプログラムが配置可能
でおるから、アドレス空間を無駄なく利用することがで
きる。
されるページ内アドレス全先行指定できるので、あらゆ
るＲＯＭのアドレス領域をアクセス可能でるる。そのた
め、条件付分岐命令のアドレス配置の制約によって生ず
る空領域も、一般命令のマイクロプログラムが配置可能
でおるから、アドレス空間を無駄なく利用することがで
きる。
以上、第５図の構成のマイクロプログラム・コントロー
ル系について説明したが、先行指定の時期（何命令前の
マイクロプログラムでアドレスを指定するか）、分岐数
が変った場合にも、ＢＢ信号３４．ＯＭ信号３３、及び
ページ内アドレスのビット数を拡張することにより同様
な処理が可能である。
ル系について説明したが、先行指定の時期（何命令前の
マイクロプログラムでアドレスを指定するか）、分岐数
が変った場合にも、ＢＢ信号３４．ＯＭ信号３３、及び
ページ内アドレスのビット数を拡張することにより同様
な処理が可能である。
また、マイクロプログラムをシーケンスを指定するＲＯ
Ｍと演算を指定するＲＯＭとに分けて構成した場合にも
同様な処理が可能でめる。
Ｍと演算を指定するＲＯＭとに分けて構成した場合にも
同様な処理が可能でめる。
（６） まとめ
以上説明したごとく本発明によれば、ＲＯＭ等の記憶装
置内に格納されているマイクロプログラムを先行指定し
つつ、条件付分岐命令もその他の分岐のない命令と同様
な扱いで読出しをすることが実行可能でおる。また記憶
領域のアドレス空間は、マイクロプログラムの構成を工
夫すれば１００憾有効利用できる。
置内に格納されているマイクロプログラムを先行指定し
つつ、条件付分岐命令もその他の分岐のない命令と同様
な扱いで読出しをすることが実行可能でおる。また記憶
領域のアドレス空間は、マイクロプログラムの構成を工
夫すれば１００憾有効利用できる。
条件付分岐命令の形式でサブルーチンを構成することも
可能である。
可能である。
第１図、第２図はマイクロプログラムのフローチャート
例。第３図は条件付分岐命令のマイクロプログラム・フ
オマット例、第４図は一般命令のマイクロプログラム・
フオマット例。第５図はマイクロプログラム制御回路の
ブロック図。第６図はページ内アドレス生成論理例。第
７図はページ内アドレス生成回路例。第８図はマイクロ
プログラム制御回路のタイムチャート。！９図は次のサ
イクルで読出すマイクロプログラムのアドレスを第 １
図 ｖｌ ２ 図 η ３ 図 第 Ｓ 図 第 ６ 閃 第 ７ 図 ￥Ｊ ３ 図 ｒ ｑ 図 手続補正書 事件の表示 昭和５６ 年特許願第１９２９３３ 号発明の名称 マイクロ命令制御のデータ処理装置 ｈ１１正をする者 シ、 Ｅ： ’５１０１（１式会＋１日立製作所１・
表 ｒ 三 ［１１勝 茂代 理
人 補正の内容 ２、図面１１ｇ２図〜第４図、第７図、第８図をそれぞ
れ別紙のように訂正し、第９図を削除する。 補正明細書 発明の名称 マイクロ命令制御のデータ処理装置 特許請求の範囲 １、アドレスレジスタと、一定サイクルごとに駆動され
、該レジスタにストアされたページアドレスに基づき所
定の複数のマイクロ命令を読出す記憶手段であって、各
マイクロ命令の第１のフィールドには、該各マイクロ命
令の読出しサイクルからみて該所定数のサイクルの後に
読すべき後続のマイクロ命令を指定するページアドレス
が含すれ、条件付分岐命令でない一般命令の第２のフィ
ールドには該後続命令を指定するページ内アドレスが含
まれ、゛条件付分岐命令の第２フイールドには、分岐条
件を指定する情報が含まれているものと、 該続出し動作ごとに、該続出された複数のマイクロ命令
の一つを選択する手段と、 該選択された命令を読出すためのページアドレスを該ア
ドレスレジスタにセットしたタイミングより、該所定数
のサイクルだけ遅延して該選択され九命令の第１、第２
フイールドを該レジスタにセットする、該選択動作に同
期したセット手段と、該選択されたマイクロ命令が分岐
命令のとき、該分岐命令が指定する分岐が成功か否かを
該選択された分岐命令の第２フイールドに基づき検出す
る手段と、 該選択動作の終了ごとに、次のサイクルで選択すべきマ
イクロ命令を指定するためのページ内アドレスを発生し
て該選択手段に送出するためのアドレス発生手段であっ
て、該選択手段によグ、現在までの該所定数のサイクル
の間の該検出手段の出力と現在該アドレスレジスタ内に
あるページ内アドレスとに基づき該指定のためのページ
内アドレスを発生するものとからなるマイクロ命令制御
のデータ処理装置。 ２、該アドレス発生手段は、該所定数のサイクルの間に
分岐命令がないときには、該アドレスレジメ内に現にあ
るページ内アドレスを該指定のためのページ内アドレス
として出力し、該所定数のサイクルの間に分岐命令があ
るときには、該所定数のサイクルの内、該分岐命令が存
在したサイクルと、該分岐命令に対する分岐成功検出結
果とにより、異なるページ内アドレスを発生するもので
ある第１項のデータ処理装置。 ３、該所定数は２であり、該アドレス発生手段は、現在
のサイクルで出力したページ内アドレスを記憶する手段
と、現在より一つ前のサイクルで選択された命令が分岐
命令か否かを示す信号を記憶する手段と、現在選択され
た命令が分岐命令でなく、かつ１、現在より一つ前のサ
イクルで選択された命令が分岐命令でないときには、該
アドレスレジスタに現在あるページ内アドレスを出力し
、現在選択された命令が分岐命令でなく、一つ前のサイ
）ルで選択された命令が分岐命令のときには、現在のサ
イクルで出力したページ内アドレスの一部と、１又はＯ
の内のあらかじめ定めた値からなるページ内アドレスを
出力し、現在選択された命令が分岐命令のときには、現
在のサイクルで出力したページ内アドレスの一部と、分
岐成功か否かに応じて定まるＯ又は１とからなるページ
内アドレスを出力する手段とからなる第１項のデータ処
理装置。 ４、該ページ内アドレスは２ビツトからなり、該アドレ
ス発生手段は、現在選択された命令が分岐命令でなく、
かつ、一つ前のサイクルで選択された命令が分岐命令の
とき、現在のサイクルで出力された下位ビットＯＭＯに
等しい上位ビットと、値０又は１の内あらかじめ定めた
一方の値を有する上位ビットからなるページ内アドレス
を発生し、現在選択されている命令が分岐命令のときに
は、現在のサイクルで出力された下位ビットに等しい上
位ビットと、分岐成功か否かに応じて１又は０の値とな
る下位と、トからなるページ内アドレスを生成するもの
である第３項のデータ処理装置。 発明の詳細な説明 〔発明の利用分野〕 本発明はマイクロ命令のアドレスを、その前に読出され
たマイクロ命令内の情報を用いて発生する、マイクロ命
令制御のデータ処理装置に関する。 〔従来技術〕 読出すべきマイクロ命令のアドレスを指定する方法とし
て、その直前のマイクロ命令内の情報により指定する方
法がある。この方法においては、第１図のようなマイク
ロ命令列を続出していく場合、読出された条件付分岐命
令２はマイクロ命令３．４のページアドレスを指定する
。マイクロ命令３．４はこのページアドレスにより指定
され、それと並行して、マイクロ命令２が指定する分岐
条件に従ってページ内アドレスが生成され、読出された
マイクロ命令３．４の一方をこのページ内アドレスによ
り選択する。 条件付分岐命令３．４から他のマイクロ命令５．６およ
び７へ移行することも同様に実行される。 したがって、この方法によれば、命令２．３のごとく、
連続する条件付分岐命令も実行できる。しかし、読出さ
れたｉイクロ命令内に書かれたアドレスで次のマイクロ
命令を読出さねばならないため、−マシンサイクルをマ
イクロ命令記憶装置のサイクルタイムよりかなり太きく
しなければならなくなる。 〔発明の目的〕 本発明はマイクロ命令記憶装置のサイクル時間に近いマ
シンサイクルでマイクロ命令を順次読出しつるデータ処
理装置を提供することを目的とする。 〔発明の概要〕 このため本発明では、マイクロ命令記憶装置は（ＲＯＭ
）は一定サイクルごとに駆動され、入力されるページア
ドレスにより複数個のマイクロに命令を出力し、かつ一
般のマイクロ命令は、複数個先のマイクロ命令のページ
アドレスとページ内アドレスを有する。ＲＯＭから読出
された複数のマイクロ命令の一つが一回の読出しごとに
選択される。選択されたマイクロ命令内のページアドレ
スとページ内アドレスは、上記複数個先のマイクロ命令
を読み出すタイミングでアドレスレジスタにセットされ
る。さらに、ＲＯＭから読出した複数のマイクロ命令の
選択のためのページ内アドレスの発生回路は、上記複数
と同じサイクル数の間に選択された命令の中に分岐命令
があるか否かおよび分岐命令がある場合には、それらは
分岐成功したか否かにより異なるページ内アドレスを発
生する。 〔発明の実施例〕 本発明によるマイクロ命令制御のデータプロセ、すのブ
ロック図を第５図に示す。第３図は条件付分岐のマイク
ロ命令のフォーマットで、マイクロ命令のページアドレ
スフィールド６０．分岐条件フィールド６２、条件付分
岐命令であることを示す値ｌを有するＢビットフィール
ド６４、演算部の実行を制御する制御信号フィールド６
６により構成されている。第４図は条件付分岐命令でな
い一般命令のフォーマットで、フィールド６２にはマイ
クロ命令のページ内アドレスが含まれ、Ｂビットフィー
ルド６４にはＯが含まれる点が第３図と異なる。本実施
例では、各マイクロ命令が有するページアドレスあるい
はページ内アドレスは各マイクロ命令の二つ先のマイク
ロ命令のアドレスである。 第５図において、ＲＯＭ２３はマイクロ命令を記憶する
ための４つのバンク（図示せず）を有し、入力されるペ
ージアドレス２４に基づき、各パンクから一つのマイク
ロ命令を読出すように構成されている。セレクタ２７は
こうして読出された４つのマイクロ命令の一つを、入力
されるページ内アドレス３１により選択する。このため
、ページ内アドレスは２ビツトからなる。 第５図の装置はさらに演算ユニット４６と、セレクタ２
７の出力３２をデコードして演算ユニット４６を制御す
るコントロールユニ、ト４５と、演算ユニット４６によ
る演算の結果に基づき得られる条件コードを記憶するス
テータスレジスタ２９と、複数のアドレス入力を選択す
るためのセレクタ２２と、アドレス入力ス１２０，２１
と、ページ内アドレス生成回路２６とを有する。 第５図の装置は、第８図に示すり自ツクφと、そのクロ
、りφにより制御される。クロックφはクロックφより
半マシンサイクル遅れて高しベにとなるものである。 セレクタ２２の入力は信号１８Ａ、１８Ｂ。 １９である。信号１８Ａ、１８Ｂは命令デコーダ７０に
より得られる。すなわち、実行すべき機械語命令内のオ
ペコードを命令デコーダ７０が解読し、この機械語命令
に対応するマイクロプログラムの先頭と第２番目のマイ
クロ命令のアドレス（ページアドレスとページ内アドレ
ス）１８Ａ。 １８Ｂを出力する。命令デコーダ７０はＡＮＤアレー７
２と、ＯＲアレー７４とからなる。入力されたオペコー
ドはＡＮＤアレー７２の複数の出力ラインの内の、ある
一つのライン５８のみを′Ｈ″レベルにする。ＯＲアレ
ー７４では、ライン５８上にあらかじめ書込まれた前述
の二つのマイクロ命令のページアドレス、ページ内アド
レスが出力ライン５９．６０等に読出される。 信号１９はセレクタ２７で選択されたマイクロ命令のフ
ィールド６０．６２からなる。したがって、信号１９は
、選択されたマイクロ命令が一般命令のときには、二つ
先のマイクロ命令のページアドレスとページ内アドレス
とからなり、選択されたマイクロ命令が条件付分岐命令
のときには、二つ先のマイクロ命令のページアドレスと
分岐条件とからなる。このように、信号１９の違いにか
かわらず、以下では、この信号１９をも単にアドレスと
呼ぶことがある。 セレクタ２２の制御はセレクタ２７により選択されたマ
イクロ命令のコントロールフィールド６６によりなされ
る。マイクロプログラムの最後から２番目のマイクロ命
令および最後のマイクロ命令およびこれら以外のマイク
ロ命令のコントロールフィールド６６には、それぞれア
ドレス１８Ａ％１８Ｂ％ １９の選択を指示する情報（
図示せず）が含まれていて、これらの情報が線３２を介
してセレクタ２２に入力される。この結果、セレクタ２
２は、実行中のマイクロプログラムの最後から２番目の
マイクロ命令が続出されたときに、次に実行すべきマイ
クロプログラムの先頭のマイクロ命令のアドレス１８Ａ
の選択を行い、次のサイクルで第２番目のマイクロ命令
のアドレス１８Ｂの選択を行ない、その後の複数のサイ
クルでは、アドレス１９を選択しつづける。 セレクタ２２で選択されたアドレスはクロックφに同期
してマスクアドレスレジスタ２０にセットされ、次にク
ロックφに同期してスレーブアドレスレジスタ２１に移
動される。スレーブアドレスレジスタ２１内のページア
ドレスが７２４を介してＲＯＭ２３に供給されており、
ＲＯＭ２３は、クロックφに同期して駆動され、駆動時
にレジスタ２１内にあるページアドレスを有する４つの
マイクロ命令が読出される。一方、レジスタ２１内のペ
ージ内アドレスは、アドレス生成回路２６に線２５を介
して供給され、セレクタ２７から線２８を介して入力さ
れるフィールド６２．６４とともにページ内アドレスの
生成に利用される。この生成されたページ内アドレスに
基づきＲＯＭ２３から読出された４つのマイクロ命令の
一つがセレクタ２７により選択される。コントロールユ
ニット４５は、選択されたマイクロ命令を解読して演算
ユニット４６に対して演算を指令する。演算ユニット４
６は指令された演算を実行し、演算結果を、図示しない
メモリ等に書込むとともに、必要があるときには、演算
の種類と演算結果に応じてコンディジＭ／コードを算出
し、ステータスレジスタ２９に七ッ卜する。アドレス生
成回路２６は、セレクタ２７から現に出力されている命
令が条件付分岐命令のときに、このコンディションコー
ドに基づき分岐判定を行ない、その判定結果に応じて、
異なるページ内アドレスを生成する。 以下では、第５図の装置の動作を、第２図のマイクロ命
令列について、第８図のタイムチャートを参照して、よ
り詳細に説明する。 第２図をこおいて、マイクロ命令８〜１０が条件付分岐
命令で、それ以外は一般命令である。また、同一サイク
ルにおいて読出す可能性のある複数の命令、たとえば、
命令９と１０、するいは１１〜１４、あるいは１５と１
６、あるいは１７と１８はそれぞれ同一のページアドレ
スを割りあてられている。 第２図では、条件付分岐命令８での分岐判定結果と条件
付分岐命令９又は１０での分岐判定結果により、命令１
１〜１４の一つが選択的に実行される。したがって、条
件付分岐命令８で指定するページアドレスに基づき読出
された４つの命令の一つを選択するためのページ内アド
レスはこれら二つの分岐判定結果に基づいて定める必要
がある。 このため、本実施例では、ページ内アドレスＭｌ、ＭＯ
の生成を第６図に即して行う。ここでＢビットは現在セ
レクタ２７から出力されている命令内のＢビットを表わ
し、ＢＢはそれより一つ前の命令のＢビットを表わす。 またＯＭＯは現在すでにセレクタ２７から読出されてい
る命令の選択のために生成したページ内アドレスの下位
ビットである。−勿論、現在セレクタ２７から読出され
ている命令のページ内アドレスの下位ビットにはとのＯ
ＭＯをあらかじめ割りあてられる。また。 ＰＭＩ、ＰＭＱは現在セレクタ２７から読出されている
命令の一つ前の命令が一般命令である場合に、その命令
が指定するページ内アドレスの上位ビット、下位ビット
それぞれ表わす。これらはスレーブアドレスレジスタ２
１にストアされている〇すなわち、現在セレクタ２７か
ら読出されている命令が命令３７のごとく一般命令であ
り、さらに、その前の命令３６も一般命令のと＠（Ｂ〜
ＢＢ−０）には次の命令８を選択するためのページ内ア
ドレスＭｌ、ＭＯとしては、その一つ前の命令３６が指
定するページ内アドレスＰＭＩ、ＰＭＯをそのまま出力
する。−万、現在の命令が命令８のごとく条件付分岐命
令のとき（Ｂ〜１）には分岐判定結果により、Ｍｌ、Ｍ
Ｏの特定の一方、たとえばＭＯを異ならしめる。本実施
例では、分岐成功、不成功に応じてＭＯをそれぞれ１．
０とする。ピッ）Ｍｌは命令８の一つ前の命令３７が分
岐命令でないので任意の値にきめてよいが、後述する理
由により、Ｍｌを命令８のページ内アドレスの下位ビッ
トＭＯにする。すなわち、現在セレクタ２７から読出さ
れている命令が命令９又は１０のごとく、分岐命令で、
その前の命令８も分岐命令のときには、命令８が指定す
るページアドレスに基づき読出された４つの命令１１〜
１４の一つを、分岐命令９又はｌＯでの分岐判定結果だ
けでなく、分岐命令８での分岐判定結果にも基づいて決
める必要がある。命令９での分岐判定結果に応じて次の
命令１１又は１２を区別するためには、すでに命令８に
ついて説明したように、次の命令１１，１２のページ内
アドレスの下位ピッ）ＭＯをそれぞれ０．１とすればよ
い。同様に命令１３，１４の下位ピッ）ＭＯをそれぞれ
０． １とすればよい。さらに、分岐命令８での分岐判
定結果により、命令１１．１２を命令１３．１４から区
別するためには、命令１１，１２のページ内アドレスの
上位ビ、 トＭｌを命令１３と１４の上位ピッ１１１と
区別すればよい。すなわち、命令１１〜１４の上位ピッ
）Ｍｌを命令８での分岐判定結果に依存してきれればよ
い。しかし、すでに述べたごとく、命令９．１０のペー
ジ内アドレスの下位ピッ）ＯＭＯは本実施例ではそれぞ
れ、０．１と定められるので、命令１１と１２および１
３と１４のページ内アドレスの上位ピッ）Ｍｌとして、
それぞれ、一つ前の命令９又は１０のページ内７ドレス
の下位ピッ）ＯＭＯをそのまま用いればよいことが分か
る。したがって、現在セレクタ２７から読出される命令
が分岐命令のときには前に命令８の場合に説明したよう
にして次の命令のページ内アドレスを定めれば、分岐命
令８につづく分岐命令９が現にセレクタ２７から続出さ
れているときでも、全く同じようにして、次の命令１１
又は１２のページ内アドレスを決定できる。 結局、命令１１〜１４のページ内アドレスはそれぞれ、
００．０１．１０．１１とすればよいことになる。さら
に、命令１５．１６のごとく、それぞれ現にセレクタ２
７から読出される命令１１又は１２が一般命令（Ｂ−０
）で、その一つ前の命令９が条件付分岐命令（ＢＢ−１
）のときには、命令９の分岐判定結果により、命令１５
又は１６に対するページ内アドレスを発生させる必要が
あ−る。この判定結果は命令１１又は１２の選択のため
に生成したページ内アドレスの下位ピッ）ＯＭＯに反映
されている。したがりてｓ ｎ−Ｑ、ＢＢ−１の場合に
は、生成すべきＭｌ又はＭ２の一方を一つ前の命令の選
択のために生成したＯｂ／ｉ０にすればよい。Ｍｌ又は
Ｍ２の他方は任意でよい。 ここではＢ〜１の場合と同じ（ＭｌをＯＭＯにした。ま
たＭ２はＯとした。この生成回路２６の詳細は後述する
が、現にセレクタ２７から読出されている命令の一つ前
の命令のＢピッ）ＢＢを記憶しておくとともにこの一つ
前の命令の選択のために生成したページ内アドレスの下
位とッ）ＯＭＯをストアしておき、線２８から入力され
る、現にセレクタ２７から読出されている命令のＢビ、
トおよびフィールド６２にある分岐条件と、ステータス
レジスタ２９内のコンディションコートオヨびスレーブ
アドレスレジスタ２１にあるページ内アドレスＰＭＯ，
ＰＭＩに基づき、次のマイクロ命令のページ内アドレス
Ｍｌ、ＭＱを第６図に即して発生するように構成されて
いる。 今、サイクルＴ１の前において）ＲＯＭ２３からマイク
ロ命令３７が読出され、サイクルＴ１においてクロック
φに応答してセレクタ２７がこのマイクロ命令３７が選
択されていると仮定する。 セレクタ２７は、クロックφの次の入力時点まで選択出
力を保持するように構成されている。命令３７は次のサ
イクルＴ２のクロ、りφに同期してコントロールユニッ
ト４５で解読され、演算ユニット４６が演算を実行し、
演算の種類とその結果により定まるコンディジ冒ンコー
ドヲ求メ、サイクルＴ２の終りにステータスレジスタ２
９にセットする。 以上のような命令３７の処理と並行して、命令３７内の
ページアドレスとページ内アドレスが、セレクタ２２に
ヨリ選択され、マスクアドレスレジスタ２０）こサイク
ルＴ１のクロ、りφに同期してセットされる。本発明で
は、各マイクロ命令は、二つ先のマイクロ命令のアドレ
スを指定するように構成されている。したがって、命令
３７は、命令９又は１０のいずれかのアドレスを指定す
る。 ただし、このアドレスの内、ページ内アドレスは後述す
るように、命令９又は１ｏを選択するのに用いられない
。一方、スレーブアドレスレジスタ２１には、命令３７
の次に実行される命令８のアドレスがサイクルＴ１では
すてにセットされている。このアドレスは、命令３７の
一つ前の一般命令３６により指定されたものである。ス
レーブアドレスレジスタ２１内の命令８のページアドレ
スに基づきＲＯＭ２３がサイクルＴ１のクロ、りφに同
期して読出し動作を開始する。こうして、命令８を含む
４つの命令がＲＯＭ２３のアクセス時間を経過して読出
される。本実施例では、命令８は、サイクルＴ１の終り
より少し前に読出されると仮定している。一方、命令３
７が一般命令（Ｂ−〇）であり、その一つ前の命令３６
も一般命令（ＢＢ−０）と仮定すると、ＲＯＭ２３での
読出しと並行して、アドレス生成回路２６は、レジスタ
２１から与えられた命令８に対するページ内アドレスを
そのままセレクタ２７にサイクルＴ１で出力する。こう
して、次のサイクルＴ２のクロ。 りφに応答して、セレクタ２７はマイクロ命令８を選択
する。この命令８は、命令３７と同様に次のサイクルＴ
３で実行され、必要があれば、コンディジｖａ７コード
をサイクルＴ３の終りに書きかえる。一方、ＲＯＭ２３
からの命令８の読出しと並行して、サイクルＴ１のクロ
ックφに同期して、スレーブアドレスレジスタ２１に、
マスクアドレスレジスタ２０のそのときの内容（今の例
では、命令９又は１０のアドレス）がセットされる。こ
のアドレスは、次のサイク＋Ｔ２のクロックφに同期し
てＲＯＭ２３での読出しに利用される。その結果、サイ
クルＴ２の終り近くに命令９．１゜を含む４つのマイク
ロ命令が読出される。これらの読出しと並行して、アド
レス生成回路２６は、命令９又は１０を選択するための
ページ内アドレスをサイクルＴ２で生成する。サイクル
Ｔ２ですでにセレクタ２７から出力されている命令８の
Ｂビットが１であるので、アドレス生成回路２６はサイ
クルＴ２のクロ、りφに同期して、そのときのステータ
スレジスタ２９内のコンディジ曹ンコードと線２８を介
して入力されるフィールド６２内の分岐条件とに基づき
、分岐成功か不成功かを検出し、検出結果に応じて命令
９又は１０のページ内アドレスを発生する。仮りに、命
令８のベージ内アドレスの上位、下位ビットをＡｌ、Ａ
Ｑとすると、アドレス生成回路２６は、分岐不成功又は
成功のときにそれぞれページ内アドレスＭ１、ＭＯとし
て、ＡＯｌｏおよびＡＯｌｌを出力する。 したがって、当然ながら、命令９．１０にはこれらのペ
ージ内アドレスがあらかじめ割りあてられなければなら
ない。なお、第２図のブロックの左上の記号は各命令の
ページ内アドレスを示す。 上述のごとくに生成されたページ内アドレスに基づきセ
レクタ２７は命令９又は１０をサイクルＴ３のクロック
φに応答して選択する。ここでは命令１０が選択された
と仮定する。なお、命令８の分岐の成功、不成功の検出
に用いられるコンディションコードはサイクルＴ１にお
いてステータスレジスタ２９に書込まれているもので、
これは命令３７より前の命令３６の演算の結果に依存す
る。したがって分岐命令８の少くとも二つ前の命令の演
算結果に基づき、分岐の成功又は不成功を検出すること
になる。しかし、これは実用上問題−かない。 分岐命令９．１０の読出しと並行して、それらの前に選
択された分岐命令８内のページアドレスが、サイクルＴ
２のクロ、りφに同期してマスクアドレスレジスタ２０
にセレクタ２２を介してセットされる。このページアド
レスは、命令８の二つ次の命令１１〜１４に共通なペー
ジアドレスである。これらのデータはサイクルＴ２のク
ロックφに同期してスレーブアドレスレジスタ２１にセ
ットされ、このページアドレスに基づき、サイクルＴ３
の終り頃に命令１１〜１４がＲＯＭ２３から読出される
。一方、アドレス生成回路２６はこの読出しと並行して
、これら４つの命令の一つに対するページ内アドレスを
生成する。 すなわち、セレクタ２７から線２８を介して供給される
命令１０のＢビットが１であるので、縁２８を介して供
給される命令１０の分岐条件と、ステータスレジスタ２
９内のコンディションコードとにより分岐成功か否かを
判別する。分岐不成功ならば、命令１０の選択のために
生成したページ内アドレス（今の場合、これはＡｏ、１
である）の下位ビット１を上位ピッ）Ｍｌとし、値０を
下位ピッ）ＭＯとすることにより、ページ内アドレス１
、Ｏを出力する。こうして命令１４のためのページ内ア
ドレスが生成される。一方、分岐成功のときには、Ｍ１
〜１．ＭＯ−１からなる命令１３のためのページ内アド
レスを生成する。こうして、サイクルＴ４のクロックφ
に同期してセレクタ２７が命令１３又は１４を選択する
ことができる。今、仮りに命令１３が選択されたとする
。 このとき、命令１０が指定するページアドレスに基づき
サイクルＴ３の終りに命令１７．１８を含む４つの命令
がＲＯＭ２３から読出される。このとき、アドレス生成
回路２６は命令１７のページ伺アドレスを生成する必要
がある。この生成は第６図に従がい、次のように行なわ
れる。すなわち、サイクルＴ４で現にセレクタ２７から
読出されている命令１３のＢビットは０でその一つ前の
命令１０のＢピッ）（Ｂ、Ｂ）は１であるので、生成回
路２６は命令１３のページ内アドレス１．０の内の下位
ピッ）０を上位ピッ）Ｍｌとし、０を下位ビットとする
アドレス０、Ｏを出力する。もし、命令１０の分岐判定
の結果、分岐が成功し、命令１４が選択されたときには
、生成回路２６は、ベージ内アドレスとして１．０を出
力する。したがって、命令１７，１８を含む４つの命令
の内、次に実行すべき命令を分岐命令１０での分岐判定
結果により指定することができる。 以上のようにして、条件付命令が連続する場合でも、現
在セレクタ２７から読出されている命令より一つ前の命
令により、次に読出すべきマイクロ命令を指定する方法
を適用することができる。 なお、以上の説明からも明らかなとおり、ＲＯＭ２３は
クロックφに同期して駆動され、約１サイクル後に複数
のマイクロ命令が続出される。 一方、セレクタ２７から出力されたマイクロ命令内のペ
ージアドレスがスレーブアドレスレジスタ２１にセット
されるのはセレクタ２７からその命令が出力された後の
半サイクル後である。ＲＯＭ２３は、レジスタ２１に新
たなアドレスがセットされた後半サイクル経過して駆動
されるようになりている。したがって、セレクタ２７か
ら選択された命令が指定する命令がたしかに、ニマシン
サイクル後にセレクタ２７から出力されている。このよ
うに、セレクタ２７から現に選択されている命令が指定
するページアドレスをスレーブアドレスレジスタ２１に
適当なタイミングでセットすることにより、この指定さ
れたページアドレスを有するマイクロ命令が２マシンサ
イクル後に読出すようにすることができる。本実施例で
はＲＯＭ２３のサイクルタイムとアクセスタイムが等し
いと仮定している。本実施例ではＲＯＭ２３のサイクル
タイムにほぼ等しい時間長のマシンサイクルでＲＯＭ２
３をアクセスできる。 次に第７図を参照してアドレス生成回路２６を説明する
。回ｗ！２６はアンドアレー３５Ａ、３５Ｂ、オアアレ
ー３５０からなるプログラムロジツークアレとそれへの
入出力回路からなる。各アレーにおいて、入力−と出力
線の交点による丸印はスイッチ素子を示し、ある入力線
の電圧が高レベルになると、その素子を介してこの入力
線に交叉する出力線は低レベルになる。但し、その入力
線にこの素子を介さずに交叉する出力線の電圧は高レベ
ルのままである。アンドアレー３５Ａには縁２８を介Ｌ
７てセレクタ２７から入力される分岐条件ＢＣを適当に
反転した信号と線３０を介してステータスレジスタ２９
から入力される条件コードＣＣを同じように反転した信
号とが特定の値をもつ七きのみ、特定の出力線４９又は
５０のレベルをＨレベルに保持する回路である。 図ではアンドアレー３５Ａの一例として２ビツトの分岐
条件ＢＣと２ビツトの条件コードＣＣとの一致を検出す
る回路の一部を示しである。すなわち、分岐条件ＢＣは
二つのインバータを経由して入力線２８Ａ、２８Ｂから
アレー３５Ａに入力され、これらの入力線２８Ａ１２８
Ｂと出力線４９との交点にはスイッチ素子が設けられて
いる。 同様に条件コードＣＣが二つのインバータと一３０Ａ％
３０Ｂを介してアレー３５Ａに入力され、これらの入力
線３０Ａ、３０Ｂと、出力線４９との交点にスイッチ素
子が設けられている。したがって、線４９は、分岐条件
ＢＣ，条件コードがともに“００＃に等しいときにのみ
高レベルである。 したがって、＠４９はこのような分岐条件が満たされた
ときのみ高レベルのままである。同様に線５０は分岐条
件ＢＣの値が１１０″であって、分岐条件が満たされた
ときのみ高レベルのままとなる。このようζこｉ４９．
５０は特定の分岐条件がそれぞれ満たされたときのみ高
レベルとなる。同様に分岐条件ＢＣが他の値のときに分
岐が成立したときのみ高レベルとなる出力線およびこれ
に交叉した入力線その他を設ける必要があるが簡単化の
ために図示していない。 以下では簡略化のために、分岐条件ＢＣ，条件コードが
ともにＯＯの条件で分岐が成立したか否かを記号ＢＲＩ
が１か０かで表わす。同様に、分岐条件ＢＣ，条件コー
ドがともに０１の条件で分岐が成立したか否かを記号Ｂ
Ｒ２が１か０かにより表わす。この結果、縁４９，５０
の電圧状態”４９、Ｓ、ｏは、それぞれ Ｓ４．田ＢＲＩ （１）Ｓ５ｏ
、ＢＢ２ （２）となる。 アントレー３５Ｂには、セレクタ２７から線２８を介し
て与えられるＢビットとその反転信号百がそれぞれ入力
、１ｉｌＺ ８ ｆ”、２８Ｅから入力され、スレーブ
アドレスレジスタ２１から与えられるページ内アドレス
ＰＭＯ１ＰＭＩの反転信号が入力線２５Ａ、２５Ｂより
与えられる。すでに説明したようにセレクタ２７から出
力されている命令の一つ前の命令に含まれていたページ
内アドレスがスレーブアドレスレジスタ２１にストアさ
れているので、記号ＰＭＯ，ＰＭＩが用いられる。アレ
ー３５Ｂにはさらに、線３４Ａ、３４Ｂを介して、以下
に説明するように作成された。セレクタ２７から現に出
力′されている命令の一つ前の命令に含まれていた′Ｂ
ピッ）ＢＢとその反転信号ＢＢが入力される。すなわち
、回路５２．５３は、二つの直列接続されたインバータ
と、閉ループ形成用のトランジスタからなる周知のラッ
チ回路である。 う、チ５２には線２８を介してセレクタ２７から入力さ
れる、現在すでにセレクタ２７から続出されている命令
のＢピッ）Ｂがクロックφによりスイッチオンされるト
ランジスタ６０を介して入力される。すでに述べたよう
に、セレクタ２７はクロックφに同期して動作するので
、ラッチ５２には現にセレクタ２７から出力されている
命令のＢビットＢがそのままラッチされる。ラッチ５２
の出力はクロックφによりスイッチオンされるトランジ
スタ６１を介してラッチ５３に再びラッチされる。この
ラッチ５３の出力はクロックφによりスイッチオンされ
るトランジスタ６２Ａを介して線３４の一方３４Ａに出
力される。したがって、線３４Ａ上の信号は、線２８か
ら１サイクル前に入力されたＢピット、すなわち、現在
セレクタ２７から読出されている命令の一つ前の命令の
Ｂピッ）ＢＢを表す。なゼ、線３４の他方３４Ｂには、
ラッチ５３の二つのインバータの接続点の電圧がクロッ
クφによりスイッチオンされる電圧が与えられる。この
線３４Ｂの電圧は信号丁１の反転信号ＢＢに等しい。 アンドアレー３５Ｂには、現在セレクタ２７から出力さ
れている命令の選択に用いたページ内アドレスの下位ビ
ットの反転信号ＯＭＱがクロックφでスイッチオンされ
るトランジスタ６６を線６３を介して入力される。 線４５〜４８のレベルは、これらにスイッチ素子を介し
て接続された複数の入力線の電圧がいずれも低レベルの
ときのみ高レベルとなるので、線４５〜４８の論理レベ
ル８４５〜８４８はそれぞれ以下のように表わされる。 Ｓ４５−Ｂ−ＢＢ−ＰＭＩ （３）８４
６〜Ｂ、ＢＢ−ＯＭＯ（４） ８４７−Ｂ・ＯＭ ｏ （５）Ｓ４
８−Ｂ、ＢＢ−ＰＭＯ（６） 一方、線４９．４８は、線２８Ｆを介して入力されるＢ
ビットの反転信号が低レベルでかっ、アンドアレー３５
Ａでの分岐判定の結果、分岐成功と判定されたときであ
る。したがって、縁４８．４９のレベルは、前述の記号
ＢＲＩ、ＢＢ２を用いると、 Ｓ ４９− Ｂ 、 Ｂ Ｒ１（７） Ｓ ５０− Ｂ 、 Ｂ Ｒ２（８） オアアレー３５Ｃでは線４５〜４７の電圧がいずれかが
高レベルのときに出力線５６が低レベルとなる。 したがって線５６に接続されたインバータ６５Ａの出力
０ＵＴ１は信号８４５〜８４７の論理和で表わされる。 ０ＵＴＩ−８４５＋Ｓ４６＋Ｓ４７ （９１同様
に線４８〜５０の電圧のいずれかが高レベルのときには
、出力線５７が低レベルとなる。したがって、インバー
タ６５Ｂの出力０ＵＴＯは信号８４８〜８５０の論理和
で表わされる。 ０ＵＴＯ−８４８＋８４９＋８５０ （１０）こ
れらの出力０ＵＴＩ、０ＵＴＱは、クロ、りφ２でスイ
ッチオンされるトランジスタ６５Ａ１６５Ｂを介して、
ラッチ回＠５５Ａ、５５Ｂにラッチされる。これらのラ
ッチ回路の出力Ｍｌ。 ＭＯはしたがって、出力ＯＵＴ １．０ＵＴＯを半サイ
クル遅延したものである。 これらのラッチ５５Ａ、５５Ｂの出力Ｍ１、ＭＯは次に
クロックφがトランジスタ６４Ａ、６４Ｂ１こ入力され
るまでラッチされる。したがりて、ラッチ５５Ｂの第１
段のインバータの出力は、現在セレクタ２７から出力さ
れている命令の選択に用いたページ内アドレスの下位ピ
ッ）ＯＭＯの反転信号に相当することが分かる。 このように回路２６が構成された結果、Ｂ−１のときに
は信号８４７がＯＭＯ＆こ等しくなり、式（９）からＭ
ｌはＯＭＯに等しくなる。また分岐が成功すれば、式（
７）、（８）により、信号８４７．８４８のいずれかが
１となるが、分岐不成功のときには、いずれも０となる
ため、式（１）より、Ｍｌは分岐成功か否かにより１又
は０となる。 また、Ｂ−９％ ＢＢ−１のときには式（４）より信号
８４６がＯＭＯと等しくなるため式（９）より、Ｍｌは
ＯＭＯ！こ等しくなる。また、他の信号はすべて０のた
め、ＭＱは０になる。 また、Ｂ＝ＢＢ−０のときには、式（３１％ （６）よ
り、信号８４５．８４８がそれぞれＰＭＩ、ＰＭＯに等
しいため、Ｍｌ、ＭＯはこれらに等しくなる。 以上のごとく、回路２６は第６図番こ示した区分にした
がって、次の命令を選択するためのページ内アドレスＭ
ｌ、ＭＯを出力することができる。 なお、以上の実施例においては、各命令は二つ先の命令
のアドレスを指定するこしたが、本発明はこの場合に限
定されるものでない。また、本発明は分岐数が２より大
きい場合にも通用しつることは明らかである。 〔発明の効果〕 以上のようにして、本発明によれば、各マイクロ命令で
後続のマイクロ命令のアドレスを指定することができ、
かつ、マイクロ命令記憶装置のサイクルタイムに近いマ
シンサイクルで順次複数の命令を読出すことができる。 図面の簡単な説明 第１図、第２図は条件付分岐命令を含むマイクロ命令列
の意なる例。 第３図は本発明の実施例で用いる条件付分岐命令のフォ
ーマット、 第４図は本発明の実施例で用いる一般命令のフォーマッ
ト１ 第５図は本発明の実施例の概略回路図、第６図は第５図
の実施例で使用される、ページ内アドレスの発生の仕方
を示す図、 第７図は第５図の実施例で用いるアドレス生成回路の具
体例である。 第８図は第５図の回路番こ対するタイムチャートである
。
例。第３図は条件付分岐命令のマイクロプログラム・フ
オマット例、第４図は一般命令のマイクロプログラム・
フオマット例。第５図はマイクロプログラム制御回路の
ブロック図。第６図はページ内アドレス生成論理例。第
７図はページ内アドレス生成回路例。第８図はマイクロ
プログラム制御回路のタイムチャート。！９図は次のサ
イクルで読出すマイクロプログラムのアドレスを第 １
図 ｖｌ ２ 図 η ３ 図 第 Ｓ 図 第 ６ 閃 第 ７ 図 ￥Ｊ ３ 図 ｒ ｑ 図 手続補正書 事件の表示 昭和５６ 年特許願第１９２９３３ 号発明の名称 マイクロ命令制御のデータ処理装置 ｈ１１正をする者 シ、 Ｅ： ’５１０１（１式会＋１日立製作所１・
表 ｒ 三 ［１１勝 茂代 理
人 補正の内容 ２、図面１１ｇ２図〜第４図、第７図、第８図をそれぞ
れ別紙のように訂正し、第９図を削除する。 補正明細書 発明の名称 マイクロ命令制御のデータ処理装置 特許請求の範囲 １、アドレスレジスタと、一定サイクルごとに駆動され
、該レジスタにストアされたページアドレスに基づき所
定の複数のマイクロ命令を読出す記憶手段であって、各
マイクロ命令の第１のフィールドには、該各マイクロ命
令の読出しサイクルからみて該所定数のサイクルの後に
読すべき後続のマイクロ命令を指定するページアドレス
が含すれ、条件付分岐命令でない一般命令の第２のフィ
ールドには該後続命令を指定するページ内アドレスが含
まれ、゛条件付分岐命令の第２フイールドには、分岐条
件を指定する情報が含まれているものと、 該続出し動作ごとに、該続出された複数のマイクロ命令
の一つを選択する手段と、 該選択された命令を読出すためのページアドレスを該ア
ドレスレジスタにセットしたタイミングより、該所定数
のサイクルだけ遅延して該選択され九命令の第１、第２
フイールドを該レジスタにセットする、該選択動作に同
期したセット手段と、該選択されたマイクロ命令が分岐
命令のとき、該分岐命令が指定する分岐が成功か否かを
該選択された分岐命令の第２フイールドに基づき検出す
る手段と、 該選択動作の終了ごとに、次のサイクルで選択すべきマ
イクロ命令を指定するためのページ内アドレスを発生し
て該選択手段に送出するためのアドレス発生手段であっ
て、該選択手段によグ、現在までの該所定数のサイクル
の間の該検出手段の出力と現在該アドレスレジスタ内に
あるページ内アドレスとに基づき該指定のためのページ
内アドレスを発生するものとからなるマイクロ命令制御
のデータ処理装置。 ２、該アドレス発生手段は、該所定数のサイクルの間に
分岐命令がないときには、該アドレスレジメ内に現にあ
るページ内アドレスを該指定のためのページ内アドレス
として出力し、該所定数のサイクルの間に分岐命令があ
るときには、該所定数のサイクルの内、該分岐命令が存
在したサイクルと、該分岐命令に対する分岐成功検出結
果とにより、異なるページ内アドレスを発生するもので
ある第１項のデータ処理装置。 ３、該所定数は２であり、該アドレス発生手段は、現在
のサイクルで出力したページ内アドレスを記憶する手段
と、現在より一つ前のサイクルで選択された命令が分岐
命令か否かを示す信号を記憶する手段と、現在選択され
た命令が分岐命令でなく、かつ１、現在より一つ前のサ
イクルで選択された命令が分岐命令でないときには、該
アドレスレジスタに現在あるページ内アドレスを出力し
、現在選択された命令が分岐命令でなく、一つ前のサイ
）ルで選択された命令が分岐命令のときには、現在のサ
イクルで出力したページ内アドレスの一部と、１又はＯ
の内のあらかじめ定めた値からなるページ内アドレスを
出力し、現在選択された命令が分岐命令のときには、現
在のサイクルで出力したページ内アドレスの一部と、分
岐成功か否かに応じて定まるＯ又は１とからなるページ
内アドレスを出力する手段とからなる第１項のデータ処
理装置。 ４、該ページ内アドレスは２ビツトからなり、該アドレ
ス発生手段は、現在選択された命令が分岐命令でなく、
かつ、一つ前のサイクルで選択された命令が分岐命令の
とき、現在のサイクルで出力された下位ビットＯＭＯに
等しい上位ビットと、値０又は１の内あらかじめ定めた
一方の値を有する上位ビットからなるページ内アドレス
を発生し、現在選択されている命令が分岐命令のときに
は、現在のサイクルで出力された下位ビットに等しい上
位ビットと、分岐成功か否かに応じて１又は０の値とな
る下位と、トからなるページ内アドレスを生成するもの
である第３項のデータ処理装置。 発明の詳細な説明 〔発明の利用分野〕 本発明はマイクロ命令のアドレスを、その前に読出され
たマイクロ命令内の情報を用いて発生する、マイクロ命
令制御のデータ処理装置に関する。 〔従来技術〕 読出すべきマイクロ命令のアドレスを指定する方法とし
て、その直前のマイクロ命令内の情報により指定する方
法がある。この方法においては、第１図のようなマイク
ロ命令列を続出していく場合、読出された条件付分岐命
令２はマイクロ命令３．４のページアドレスを指定する
。マイクロ命令３．４はこのページアドレスにより指定
され、それと並行して、マイクロ命令２が指定する分岐
条件に従ってページ内アドレスが生成され、読出された
マイクロ命令３．４の一方をこのページ内アドレスによ
り選択する。 条件付分岐命令３．４から他のマイクロ命令５．６およ
び７へ移行することも同様に実行される。 したがって、この方法によれば、命令２．３のごとく、
連続する条件付分岐命令も実行できる。しかし、読出さ
れたｉイクロ命令内に書かれたアドレスで次のマイクロ
命令を読出さねばならないため、−マシンサイクルをマ
イクロ命令記憶装置のサイクルタイムよりかなり太きく
しなければならなくなる。 〔発明の目的〕 本発明はマイクロ命令記憶装置のサイクル時間に近いマ
シンサイクルでマイクロ命令を順次読出しつるデータ処
理装置を提供することを目的とする。 〔発明の概要〕 このため本発明では、マイクロ命令記憶装置は（ＲＯＭ
）は一定サイクルごとに駆動され、入力されるページア
ドレスにより複数個のマイクロに命令を出力し、かつ一
般のマイクロ命令は、複数個先のマイクロ命令のページ
アドレスとページ内アドレスを有する。ＲＯＭから読出
された複数のマイクロ命令の一つが一回の読出しごとに
選択される。選択されたマイクロ命令内のページアドレ
スとページ内アドレスは、上記複数個先のマイクロ命令
を読み出すタイミングでアドレスレジスタにセットされ
る。さらに、ＲＯＭから読出した複数のマイクロ命令の
選択のためのページ内アドレスの発生回路は、上記複数
と同じサイクル数の間に選択された命令の中に分岐命令
があるか否かおよび分岐命令がある場合には、それらは
分岐成功したか否かにより異なるページ内アドレスを発
生する。 〔発明の実施例〕 本発明によるマイクロ命令制御のデータプロセ、すのブ
ロック図を第５図に示す。第３図は条件付分岐のマイク
ロ命令のフォーマットで、マイクロ命令のページアドレ
スフィールド６０．分岐条件フィールド６２、条件付分
岐命令であることを示す値ｌを有するＢビットフィール
ド６４、演算部の実行を制御する制御信号フィールド６
６により構成されている。第４図は条件付分岐命令でな
い一般命令のフォーマットで、フィールド６２にはマイ
クロ命令のページ内アドレスが含まれ、Ｂビットフィー
ルド６４にはＯが含まれる点が第３図と異なる。本実施
例では、各マイクロ命令が有するページアドレスあるい
はページ内アドレスは各マイクロ命令の二つ先のマイク
ロ命令のアドレスである。 第５図において、ＲＯＭ２３はマイクロ命令を記憶する
ための４つのバンク（図示せず）を有し、入力されるペ
ージアドレス２４に基づき、各パンクから一つのマイク
ロ命令を読出すように構成されている。セレクタ２７は
こうして読出された４つのマイクロ命令の一つを、入力
されるページ内アドレス３１により選択する。このため
、ページ内アドレスは２ビツトからなる。 第５図の装置はさらに演算ユニット４６と、セレクタ２
７の出力３２をデコードして演算ユニット４６を制御す
るコントロールユニ、ト４５と、演算ユニット４６によ
る演算の結果に基づき得られる条件コードを記憶するス
テータスレジスタ２９と、複数のアドレス入力を選択す
るためのセレクタ２２と、アドレス入力ス１２０，２１
と、ページ内アドレス生成回路２６とを有する。 第５図の装置は、第８図に示すり自ツクφと、そのクロ
、りφにより制御される。クロックφはクロックφより
半マシンサイクル遅れて高しベにとなるものである。 セレクタ２２の入力は信号１８Ａ、１８Ｂ。 １９である。信号１８Ａ、１８Ｂは命令デコーダ７０に
より得られる。すなわち、実行すべき機械語命令内のオ
ペコードを命令デコーダ７０が解読し、この機械語命令
に対応するマイクロプログラムの先頭と第２番目のマイ
クロ命令のアドレス（ページアドレスとページ内アドレ
ス）１８Ａ。 １８Ｂを出力する。命令デコーダ７０はＡＮＤアレー７
２と、ＯＲアレー７４とからなる。入力されたオペコー
ドはＡＮＤアレー７２の複数の出力ラインの内の、ある
一つのライン５８のみを′Ｈ″レベルにする。ＯＲアレ
ー７４では、ライン５８上にあらかじめ書込まれた前述
の二つのマイクロ命令のページアドレス、ページ内アド
レスが出力ライン５９．６０等に読出される。 信号１９はセレクタ２７で選択されたマイクロ命令のフ
ィールド６０．６２からなる。したがって、信号１９は
、選択されたマイクロ命令が一般命令のときには、二つ
先のマイクロ命令のページアドレスとページ内アドレス
とからなり、選択されたマイクロ命令が条件付分岐命令
のときには、二つ先のマイクロ命令のページアドレスと
分岐条件とからなる。このように、信号１９の違いにか
かわらず、以下では、この信号１９をも単にアドレスと
呼ぶことがある。 セレクタ２２の制御はセレクタ２７により選択されたマ
イクロ命令のコントロールフィールド６６によりなされ
る。マイクロプログラムの最後から２番目のマイクロ命
令および最後のマイクロ命令およびこれら以外のマイク
ロ命令のコントロールフィールド６６には、それぞれア
ドレス１８Ａ％１８Ｂ％ １９の選択を指示する情報（
図示せず）が含まれていて、これらの情報が線３２を介
してセレクタ２２に入力される。この結果、セレクタ２
２は、実行中のマイクロプログラムの最後から２番目の
マイクロ命令が続出されたときに、次に実行すべきマイ
クロプログラムの先頭のマイクロ命令のアドレス１８Ａ
の選択を行い、次のサイクルで第２番目のマイクロ命令
のアドレス１８Ｂの選択を行ない、その後の複数のサイ
クルでは、アドレス１９を選択しつづける。 セレクタ２２で選択されたアドレスはクロックφに同期
してマスクアドレスレジスタ２０にセットされ、次にク
ロックφに同期してスレーブアドレスレジスタ２１に移
動される。スレーブアドレスレジスタ２１内のページア
ドレスが７２４を介してＲＯＭ２３に供給されており、
ＲＯＭ２３は、クロックφに同期して駆動され、駆動時
にレジスタ２１内にあるページアドレスを有する４つの
マイクロ命令が読出される。一方、レジスタ２１内のペ
ージ内アドレスは、アドレス生成回路２６に線２５を介
して供給され、セレクタ２７から線２８を介して入力さ
れるフィールド６２．６４とともにページ内アドレスの
生成に利用される。この生成されたページ内アドレスに
基づきＲＯＭ２３から読出された４つのマイクロ命令の
一つがセレクタ２７により選択される。コントロールユ
ニット４５は、選択されたマイクロ命令を解読して演算
ユニット４６に対して演算を指令する。演算ユニット４
６は指令された演算を実行し、演算結果を、図示しない
メモリ等に書込むとともに、必要があるときには、演算
の種類と演算結果に応じてコンディジＭ／コードを算出
し、ステータスレジスタ２９に七ッ卜する。アドレス生
成回路２６は、セレクタ２７から現に出力されている命
令が条件付分岐命令のときに、このコンディションコー
ドに基づき分岐判定を行ない、その判定結果に応じて、
異なるページ内アドレスを生成する。 以下では、第５図の装置の動作を、第２図のマイクロ命
令列について、第８図のタイムチャートを参照して、よ
り詳細に説明する。 第２図をこおいて、マイクロ命令８〜１０が条件付分岐
命令で、それ以外は一般命令である。また、同一サイク
ルにおいて読出す可能性のある複数の命令、たとえば、
命令９と１０、するいは１１〜１４、あるいは１５と１
６、あるいは１７と１８はそれぞれ同一のページアドレ
スを割りあてられている。 第２図では、条件付分岐命令８での分岐判定結果と条件
付分岐命令９又は１０での分岐判定結果により、命令１
１〜１４の一つが選択的に実行される。したがって、条
件付分岐命令８で指定するページアドレスに基づき読出
された４つの命令の一つを選択するためのページ内アド
レスはこれら二つの分岐判定結果に基づいて定める必要
がある。 このため、本実施例では、ページ内アドレスＭｌ、ＭＯ
の生成を第６図に即して行う。ここでＢビットは現在セ
レクタ２７から出力されている命令内のＢビットを表わ
し、ＢＢはそれより一つ前の命令のＢビットを表わす。 またＯＭＯは現在すでにセレクタ２７から読出されてい
る命令の選択のために生成したページ内アドレスの下位
ビットである。−勿論、現在セレクタ２７から読出され
ている命令のページ内アドレスの下位ビットにはとのＯ
ＭＯをあらかじめ割りあてられる。また。 ＰＭＩ、ＰＭＱは現在セレクタ２７から読出されている
命令の一つ前の命令が一般命令である場合に、その命令
が指定するページ内アドレスの上位ビット、下位ビット
それぞれ表わす。これらはスレーブアドレスレジスタ２
１にストアされている〇すなわち、現在セレクタ２７か
ら読出されている命令が命令３７のごとく一般命令であ
り、さらに、その前の命令３６も一般命令のと＠（Ｂ〜
ＢＢ−０）には次の命令８を選択するためのページ内ア
ドレスＭｌ、ＭＯとしては、その一つ前の命令３６が指
定するページ内アドレスＰＭＩ、ＰＭＯをそのまま出力
する。−万、現在の命令が命令８のごとく条件付分岐命
令のとき（Ｂ〜１）には分岐判定結果により、Ｍｌ、Ｍ
Ｏの特定の一方、たとえばＭＯを異ならしめる。本実施
例では、分岐成功、不成功に応じてＭＯをそれぞれ１．
０とする。ピッ）Ｍｌは命令８の一つ前の命令３７が分
岐命令でないので任意の値にきめてよいが、後述する理
由により、Ｍｌを命令８のページ内アドレスの下位ビッ
トＭＯにする。すなわち、現在セレクタ２７から読出さ
れている命令が命令９又は１０のごとく、分岐命令で、
その前の命令８も分岐命令のときには、命令８が指定す
るページアドレスに基づき読出された４つの命令１１〜
１４の一つを、分岐命令９又はｌＯでの分岐判定結果だ
けでなく、分岐命令８での分岐判定結果にも基づいて決
める必要がある。命令９での分岐判定結果に応じて次の
命令１１又は１２を区別するためには、すでに命令８に
ついて説明したように、次の命令１１，１２のページ内
アドレスの下位ピッ）ＭＯをそれぞれ０．１とすればよ
い。同様に命令１３，１４の下位ピッ）ＭＯをそれぞれ
０． １とすればよい。さらに、分岐命令８での分岐判
定結果により、命令１１．１２を命令１３．１４から区
別するためには、命令１１，１２のページ内アドレスの
上位ビ、 トＭｌを命令１３と１４の上位ピッ１１１と
区別すればよい。すなわち、命令１１〜１４の上位ピッ
）Ｍｌを命令８での分岐判定結果に依存してきれればよ
い。しかし、すでに述べたごとく、命令９．１０のペー
ジ内アドレスの下位ピッ）ＯＭＯは本実施例ではそれぞ
れ、０．１と定められるので、命令１１と１２および１
３と１４のページ内アドレスの上位ピッ）Ｍｌとして、
それぞれ、一つ前の命令９又は１０のページ内７ドレス
の下位ピッ）ＯＭＯをそのまま用いればよいことが分か
る。したがって、現在セレクタ２７から読出される命令
が分岐命令のときには前に命令８の場合に説明したよう
にして次の命令のページ内アドレスを定めれば、分岐命
令８につづく分岐命令９が現にセレクタ２７から続出さ
れているときでも、全く同じようにして、次の命令１１
又は１２のページ内アドレスを決定できる。 結局、命令１１〜１４のページ内アドレスはそれぞれ、
００．０１．１０．１１とすればよいことになる。さら
に、命令１５．１６のごとく、それぞれ現にセレクタ２
７から読出される命令１１又は１２が一般命令（Ｂ−０
）で、その一つ前の命令９が条件付分岐命令（ＢＢ−１
）のときには、命令９の分岐判定結果により、命令１５
又は１６に対するページ内アドレスを発生させる必要が
あ−る。この判定結果は命令１１又は１２の選択のため
に生成したページ内アドレスの下位ピッ）ＯＭＯに反映
されている。したがりてｓ ｎ−Ｑ、ＢＢ−１の場合に
は、生成すべきＭｌ又はＭ２の一方を一つ前の命令の選
択のために生成したＯｂ／ｉ０にすればよい。Ｍｌ又は
Ｍ２の他方は任意でよい。 ここではＢ〜１の場合と同じ（ＭｌをＯＭＯにした。ま
たＭ２はＯとした。この生成回路２６の詳細は後述する
が、現にセレクタ２７から読出されている命令の一つ前
の命令のＢピッ）ＢＢを記憶しておくとともにこの一つ
前の命令の選択のために生成したページ内アドレスの下
位とッ）ＯＭＯをストアしておき、線２８から入力され
る、現にセレクタ２７から読出されている命令のＢビ、
トおよびフィールド６２にある分岐条件と、ステータス
レジスタ２９内のコンディションコートオヨびスレーブ
アドレスレジスタ２１にあるページ内アドレスＰＭＯ，
ＰＭＩに基づき、次のマイクロ命令のページ内アドレス
Ｍｌ、ＭＱを第６図に即して発生するように構成されて
いる。 今、サイクルＴ１の前において）ＲＯＭ２３からマイク
ロ命令３７が読出され、サイクルＴ１においてクロック
φに応答してセレクタ２７がこのマイクロ命令３７が選
択されていると仮定する。 セレクタ２７は、クロックφの次の入力時点まで選択出
力を保持するように構成されている。命令３７は次のサ
イクルＴ２のクロ、りφに同期してコントロールユニッ
ト４５で解読され、演算ユニット４６が演算を実行し、
演算の種類とその結果により定まるコンディジ冒ンコー
ドヲ求メ、サイクルＴ２の終りにステータスレジスタ２
９にセットする。 以上のような命令３７の処理と並行して、命令３７内の
ページアドレスとページ内アドレスが、セレクタ２２に
ヨリ選択され、マスクアドレスレジスタ２０）こサイク
ルＴ１のクロ、りφに同期してセットされる。本発明で
は、各マイクロ命令は、二つ先のマイクロ命令のアドレ
スを指定するように構成されている。したがって、命令
３７は、命令９又は１０のいずれかのアドレスを指定す
る。 ただし、このアドレスの内、ページ内アドレスは後述す
るように、命令９又は１ｏを選択するのに用いられない
。一方、スレーブアドレスレジスタ２１には、命令３７
の次に実行される命令８のアドレスがサイクルＴ１では
すてにセットされている。このアドレスは、命令３７の
一つ前の一般命令３６により指定されたものである。ス
レーブアドレスレジスタ２１内の命令８のページアドレ
スに基づきＲＯＭ２３がサイクルＴ１のクロ、りφに同
期して読出し動作を開始する。こうして、命令８を含む
４つの命令がＲＯＭ２３のアクセス時間を経過して読出
される。本実施例では、命令８は、サイクルＴ１の終り
より少し前に読出されると仮定している。一方、命令３
７が一般命令（Ｂ−〇）であり、その一つ前の命令３６
も一般命令（ＢＢ−０）と仮定すると、ＲＯＭ２３での
読出しと並行して、アドレス生成回路２６は、レジスタ
２１から与えられた命令８に対するページ内アドレスを
そのままセレクタ２７にサイクルＴ１で出力する。こう
して、次のサイクルＴ２のクロ。 りφに応答して、セレクタ２７はマイクロ命令８を選択
する。この命令８は、命令３７と同様に次のサイクルＴ
３で実行され、必要があれば、コンディジｖａ７コード
をサイクルＴ３の終りに書きかえる。一方、ＲＯＭ２３
からの命令８の読出しと並行して、サイクルＴ１のクロ
ックφに同期して、スレーブアドレスレジスタ２１に、
マスクアドレスレジスタ２０のそのときの内容（今の例
では、命令９又は１０のアドレス）がセットされる。こ
のアドレスは、次のサイク＋Ｔ２のクロックφに同期し
てＲＯＭ２３での読出しに利用される。その結果、サイ
クルＴ２の終り近くに命令９．１゜を含む４つのマイク
ロ命令が読出される。これらの読出しと並行して、アド
レス生成回路２６は、命令９又は１０を選択するための
ページ内アドレスをサイクルＴ２で生成する。サイクル
Ｔ２ですでにセレクタ２７から出力されている命令８の
Ｂビットが１であるので、アドレス生成回路２６はサイ
クルＴ２のクロ、りφに同期して、そのときのステータ
スレジスタ２９内のコンディジ曹ンコードと線２８を介
して入力されるフィールド６２内の分岐条件とに基づき
、分岐成功か不成功かを検出し、検出結果に応じて命令
９又は１０のページ内アドレスを発生する。仮りに、命
令８のベージ内アドレスの上位、下位ビットをＡｌ、Ａ
Ｑとすると、アドレス生成回路２６は、分岐不成功又は
成功のときにそれぞれページ内アドレスＭ１、ＭＯとし
て、ＡＯｌｏおよびＡＯｌｌを出力する。 したがって、当然ながら、命令９．１０にはこれらのペ
ージ内アドレスがあらかじめ割りあてられなければなら
ない。なお、第２図のブロックの左上の記号は各命令の
ページ内アドレスを示す。 上述のごとくに生成されたページ内アドレスに基づきセ
レクタ２７は命令９又は１０をサイクルＴ３のクロック
φに応答して選択する。ここでは命令１０が選択された
と仮定する。なお、命令８の分岐の成功、不成功の検出
に用いられるコンディションコードはサイクルＴ１にお
いてステータスレジスタ２９に書込まれているもので、
これは命令３７より前の命令３６の演算の結果に依存す
る。したがって分岐命令８の少くとも二つ前の命令の演
算結果に基づき、分岐の成功又は不成功を検出すること
になる。しかし、これは実用上問題−かない。 分岐命令９．１０の読出しと並行して、それらの前に選
択された分岐命令８内のページアドレスが、サイクルＴ
２のクロ、りφに同期してマスクアドレスレジスタ２０
にセレクタ２２を介してセットされる。このページアド
レスは、命令８の二つ次の命令１１〜１４に共通なペー
ジアドレスである。これらのデータはサイクルＴ２のク
ロックφに同期してスレーブアドレスレジスタ２１にセ
ットされ、このページアドレスに基づき、サイクルＴ３
の終り頃に命令１１〜１４がＲＯＭ２３から読出される
。一方、アドレス生成回路２６はこの読出しと並行して
、これら４つの命令の一つに対するページ内アドレスを
生成する。 すなわち、セレクタ２７から線２８を介して供給される
命令１０のＢビットが１であるので、縁２８を介して供
給される命令１０の分岐条件と、ステータスレジスタ２
９内のコンディションコードとにより分岐成功か否かを
判別する。分岐不成功ならば、命令１０の選択のために
生成したページ内アドレス（今の場合、これはＡｏ、１
である）の下位ビット１を上位ピッ）Ｍｌとし、値０を
下位ピッ）ＭＯとすることにより、ページ内アドレス１
、Ｏを出力する。こうして命令１４のためのページ内ア
ドレスが生成される。一方、分岐成功のときには、Ｍ１
〜１．ＭＯ−１からなる命令１３のためのページ内アド
レスを生成する。こうして、サイクルＴ４のクロックφ
に同期してセレクタ２７が命令１３又は１４を選択する
ことができる。今、仮りに命令１３が選択されたとする
。 このとき、命令１０が指定するページアドレスに基づき
サイクルＴ３の終りに命令１７．１８を含む４つの命令
がＲＯＭ２３から読出される。このとき、アドレス生成
回路２６は命令１７のページ伺アドレスを生成する必要
がある。この生成は第６図に従がい、次のように行なわ
れる。すなわち、サイクルＴ４で現にセレクタ２７から
読出されている命令１３のＢビットは０でその一つ前の
命令１０のＢピッ）（Ｂ、Ｂ）は１であるので、生成回
路２６は命令１３のページ内アドレス１．０の内の下位
ピッ）０を上位ピッ）Ｍｌとし、０を下位ビットとする
アドレス０、Ｏを出力する。もし、命令１０の分岐判定
の結果、分岐が成功し、命令１４が選択されたときには
、生成回路２６は、ベージ内アドレスとして１．０を出
力する。したがって、命令１７，１８を含む４つの命令
の内、次に実行すべき命令を分岐命令１０での分岐判定
結果により指定することができる。 以上のようにして、条件付命令が連続する場合でも、現
在セレクタ２７から読出されている命令より一つ前の命
令により、次に読出すべきマイクロ命令を指定する方法
を適用することができる。 なお、以上の説明からも明らかなとおり、ＲＯＭ２３は
クロックφに同期して駆動され、約１サイクル後に複数
のマイクロ命令が続出される。 一方、セレクタ２７から出力されたマイクロ命令内のペ
ージアドレスがスレーブアドレスレジスタ２１にセット
されるのはセレクタ２７からその命令が出力された後の
半サイクル後である。ＲＯＭ２３は、レジスタ２１に新
たなアドレスがセットされた後半サイクル経過して駆動
されるようになりている。したがって、セレクタ２７か
ら選択された命令が指定する命令がたしかに、ニマシン
サイクル後にセレクタ２７から出力されている。このよ
うに、セレクタ２７から現に選択されている命令が指定
するページアドレスをスレーブアドレスレジスタ２１に
適当なタイミングでセットすることにより、この指定さ
れたページアドレスを有するマイクロ命令が２マシンサ
イクル後に読出すようにすることができる。本実施例で
はＲＯＭ２３のサイクルタイムとアクセスタイムが等し
いと仮定している。本実施例ではＲＯＭ２３のサイクル
タイムにほぼ等しい時間長のマシンサイクルでＲＯＭ２
３をアクセスできる。 次に第７図を参照してアドレス生成回路２６を説明する
。回ｗ！２６はアンドアレー３５Ａ、３５Ｂ、オアアレ
ー３５０からなるプログラムロジツークアレとそれへの
入出力回路からなる。各アレーにおいて、入力−と出力
線の交点による丸印はスイッチ素子を示し、ある入力線
の電圧が高レベルになると、その素子を介してこの入力
線に交叉する出力線は低レベルになる。但し、その入力
線にこの素子を介さずに交叉する出力線の電圧は高レベ
ルのままである。アンドアレー３５Ａには縁２８を介Ｌ
７てセレクタ２７から入力される分岐条件ＢＣを適当に
反転した信号と線３０を介してステータスレジスタ２９
から入力される条件コードＣＣを同じように反転した信
号とが特定の値をもつ七きのみ、特定の出力線４９又は
５０のレベルをＨレベルに保持する回路である。 図ではアンドアレー３５Ａの一例として２ビツトの分岐
条件ＢＣと２ビツトの条件コードＣＣとの一致を検出す
る回路の一部を示しである。すなわち、分岐条件ＢＣは
二つのインバータを経由して入力線２８Ａ、２８Ｂから
アレー３５Ａに入力され、これらの入力線２８Ａ１２８
Ｂと出力線４９との交点にはスイッチ素子が設けられて
いる。 同様に条件コードＣＣが二つのインバータと一３０Ａ％
３０Ｂを介してアレー３５Ａに入力され、これらの入力
線３０Ａ、３０Ｂと、出力線４９との交点にスイッチ素
子が設けられている。したがって、線４９は、分岐条件
ＢＣ，条件コードがともに“００＃に等しいときにのみ
高レベルである。 したがって、＠４９はこのような分岐条件が満たされた
ときのみ高レベルのままである。同様に線５０は分岐条
件ＢＣの値が１１０″であって、分岐条件が満たされた
ときのみ高レベルのままとなる。このようζこｉ４９．
５０は特定の分岐条件がそれぞれ満たされたときのみ高
レベルとなる。同様に分岐条件ＢＣが他の値のときに分
岐が成立したときのみ高レベルとなる出力線およびこれ
に交叉した入力線その他を設ける必要があるが簡単化の
ために図示していない。 以下では簡略化のために、分岐条件ＢＣ，条件コードが
ともにＯＯの条件で分岐が成立したか否かを記号ＢＲＩ
が１か０かで表わす。同様に、分岐条件ＢＣ，条件コー
ドがともに０１の条件で分岐が成立したか否かを記号Ｂ
Ｒ２が１か０かにより表わす。この結果、縁４９，５０
の電圧状態”４９、Ｓ、ｏは、それぞれ Ｓ４．田ＢＲＩ （１）Ｓ５ｏ
、ＢＢ２ （２）となる。 アントレー３５Ｂには、セレクタ２７から線２８を介し
て与えられるＢビットとその反転信号百がそれぞれ入力
、１ｉｌＺ ８ ｆ”、２８Ｅから入力され、スレーブ
アドレスレジスタ２１から与えられるページ内アドレス
ＰＭＯ１ＰＭＩの反転信号が入力線２５Ａ、２５Ｂより
与えられる。すでに説明したようにセレクタ２７から出
力されている命令の一つ前の命令に含まれていたページ
内アドレスがスレーブアドレスレジスタ２１にストアさ
れているので、記号ＰＭＯ，ＰＭＩが用いられる。アレ
ー３５Ｂにはさらに、線３４Ａ、３４Ｂを介して、以下
に説明するように作成された。セレクタ２７から現に出
力′されている命令の一つ前の命令に含まれていた′Ｂ
ピッ）ＢＢとその反転信号ＢＢが入力される。すなわち
、回路５２．５３は、二つの直列接続されたインバータ
と、閉ループ形成用のトランジスタからなる周知のラッ
チ回路である。 う、チ５２には線２８を介してセレクタ２７から入力さ
れる、現在すでにセレクタ２７から続出されている命令
のＢピッ）Ｂがクロックφによりスイッチオンされるト
ランジスタ６０を介して入力される。すでに述べたよう
に、セレクタ２７はクロックφに同期して動作するので
、ラッチ５２には現にセレクタ２７から出力されている
命令のＢビットＢがそのままラッチされる。ラッチ５２
の出力はクロックφによりスイッチオンされるトランジ
スタ６１を介してラッチ５３に再びラッチされる。この
ラッチ５３の出力はクロックφによりスイッチオンされ
るトランジスタ６２Ａを介して線３４の一方３４Ａに出
力される。したがって、線３４Ａ上の信号は、線２８か
ら１サイクル前に入力されたＢピット、すなわち、現在
セレクタ２７から読出されている命令の一つ前の命令の
Ｂピッ）ＢＢを表す。なゼ、線３４の他方３４Ｂには、
ラッチ５３の二つのインバータの接続点の電圧がクロッ
クφによりスイッチオンされる電圧が与えられる。この
線３４Ｂの電圧は信号丁１の反転信号ＢＢに等しい。 アンドアレー３５Ｂには、現在セレクタ２７から出力さ
れている命令の選択に用いたページ内アドレスの下位ビ
ットの反転信号ＯＭＱがクロックφでスイッチオンされ
るトランジスタ６６を線６３を介して入力される。 線４５〜４８のレベルは、これらにスイッチ素子を介し
て接続された複数の入力線の電圧がいずれも低レベルの
ときのみ高レベルとなるので、線４５〜４８の論理レベ
ル８４５〜８４８はそれぞれ以下のように表わされる。 Ｓ４５−Ｂ−ＢＢ−ＰＭＩ （３）８４
６〜Ｂ、ＢＢ−ＯＭＯ（４） ８４７−Ｂ・ＯＭ ｏ （５）Ｓ４
８−Ｂ、ＢＢ−ＰＭＯ（６） 一方、線４９．４８は、線２８Ｆを介して入力されるＢ
ビットの反転信号が低レベルでかっ、アンドアレー３５
Ａでの分岐判定の結果、分岐成功と判定されたときであ
る。したがって、縁４８．４９のレベルは、前述の記号
ＢＲＩ、ＢＢ２を用いると、 Ｓ ４９− Ｂ 、 Ｂ Ｒ１（７） Ｓ ５０− Ｂ 、 Ｂ Ｒ２（８） オアアレー３５Ｃでは線４５〜４７の電圧がいずれかが
高レベルのときに出力線５６が低レベルとなる。 したがって線５６に接続されたインバータ６５Ａの出力
０ＵＴ１は信号８４５〜８４７の論理和で表わされる。 ０ＵＴＩ−８４５＋Ｓ４６＋Ｓ４７ （９１同様
に線４８〜５０の電圧のいずれかが高レベルのときには
、出力線５７が低レベルとなる。したがって、インバー
タ６５Ｂの出力０ＵＴＯは信号８４８〜８５０の論理和
で表わされる。 ０ＵＴＯ−８４８＋８４９＋８５０ （１０）こ
れらの出力０ＵＴＩ、０ＵＴＱは、クロ、りφ２でスイ
ッチオンされるトランジスタ６５Ａ１６５Ｂを介して、
ラッチ回＠５５Ａ、５５Ｂにラッチされる。これらのラ
ッチ回路の出力Ｍｌ。 ＭＯはしたがって、出力ＯＵＴ １．０ＵＴＯを半サイ
クル遅延したものである。 これらのラッチ５５Ａ、５５Ｂの出力Ｍ１、ＭＯは次に
クロックφがトランジスタ６４Ａ、６４Ｂ１こ入力され
るまでラッチされる。したがりて、ラッチ５５Ｂの第１
段のインバータの出力は、現在セレクタ２７から出力さ
れている命令の選択に用いたページ内アドレスの下位ピ
ッ）ＯＭＯの反転信号に相当することが分かる。 このように回路２６が構成された結果、Ｂ−１のときに
は信号８４７がＯＭＯ＆こ等しくなり、式（９）からＭ
ｌはＯＭＯに等しくなる。また分岐が成功すれば、式（
７）、（８）により、信号８４７．８４８のいずれかが
１となるが、分岐不成功のときには、いずれも０となる
ため、式（１）より、Ｍｌは分岐成功か否かにより１又
は０となる。 また、Ｂ−９％ ＢＢ−１のときには式（４）より信号
８４６がＯＭＯと等しくなるため式（９）より、Ｍｌは
ＯＭＯ！こ等しくなる。また、他の信号はすべて０のた
め、ＭＱは０になる。 また、Ｂ＝ＢＢ−０のときには、式（３１％ （６）よ
り、信号８４５．８４８がそれぞれＰＭＩ、ＰＭＯに等
しいため、Ｍｌ、ＭＯはこれらに等しくなる。 以上のごとく、回路２６は第６図番こ示した区分にした
がって、次の命令を選択するためのページ内アドレスＭ
ｌ、ＭＯを出力することができる。 なお、以上の実施例においては、各命令は二つ先の命令
のアドレスを指定するこしたが、本発明はこの場合に限
定されるものでない。また、本発明は分岐数が２より大
きい場合にも通用しつることは明らかである。 〔発明の効果〕 以上のようにして、本発明によれば、各マイクロ命令で
後続のマイクロ命令のアドレスを指定することができ、
かつ、マイクロ命令記憶装置のサイクルタイムに近いマ
シンサイクルで順次複数の命令を読出すことができる。 図面の簡単な説明 第１図、第２図は条件付分岐命令を含むマイクロ命令列
の意なる例。 第３図は本発明の実施例で用いる条件付分岐命令のフォ
ーマット、 第４図は本発明の実施例で用いる一般命令のフォーマッ
ト１ 第５図は本発明の実施例の概略回路図、第６図は第５図
の実施例で使用される、ページ内アドレスの発生の仕方
を示す図、 第７図は第５図の実施例で用いるアドレス生成回路の具
体例である。 第８図は第５図の回路番こ対するタイムチャートである
。
Claims (1)
- １、実行すべきマイクロプログラムのアドレスをその前
に読出されるマイクロプログラム内の情欅として先行指
定する制御装置において、アドレスをページ・アドレス
とページ内アドレスとに分割指定し、そのうちでページ
内アドレスは、それ以前に続出された有限個のマイクロ
プログラムに関する情報を蓄積しておき、それらと現在
読出したマイクロプログラム内の情報とを順序回路を用
いて論理演算し生成することｔ−特徴とするマイクログ
ログラム制御方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192933A JPS5896349A (ja) | 1981-12-02 | 1981-12-02 | マイクロ命令制御のデータ処理装置 |
| US06/444,711 US4494195A (en) | 1981-12-02 | 1982-11-26 | Microinstruction controlled data processor |
| DE8282111085T DE3276645D1 (en) | 1981-12-02 | 1982-12-01 | Microinstruction controlled data processor |
| KR8205402A KR880000994B1 (ko) | 1981-12-02 | 1982-12-01 | 마이크로 프로그램 제어방식 |
| EP82111085A EP0080737B1 (en) | 1981-12-02 | 1982-12-01 | Microinstruction controlled data processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192933A JPS5896349A (ja) | 1981-12-02 | 1981-12-02 | マイクロ命令制御のデータ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5896349A true JPS5896349A (ja) | 1983-06-08 |
| JPH0221612B2 JPH0221612B2 (ja) | 1990-05-15 |
Family
ID=16299407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56192933A Granted JPS5896349A (ja) | 1981-12-02 | 1981-12-02 | マイクロ命令制御のデータ処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4494195A (ja) |
| EP (1) | EP0080737B1 (ja) |
| JP (1) | JPS5896349A (ja) |
| KR (1) | KR880000994B1 (ja) |
| DE (1) | DE3276645D1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0769818B2 (ja) * | 1984-10-31 | 1995-07-31 | 株式会社日立製作所 | デ−タ処理装置 |
| JPH07104996A (ja) * | 1993-10-05 | 1995-04-21 | Kofu Nippon Denki Kk | マイクロプログラム制御装置 |
| JP2000293371A (ja) | 1999-04-09 | 2000-10-20 | Hitachi Ltd | マイクロプログラム制御方法及び装置 |
| CN106406814B (zh) * | 2016-09-30 | 2019-06-14 | 上海兆芯集成电路有限公司 | 处理器和将架构指令转译成微指令的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3900835A (en) * | 1973-09-24 | 1975-08-19 | Digital Equipment Corp | Branching circuit for microprogram controlled central processor unit |
| US3958227A (en) * | 1974-09-24 | 1976-05-18 | International Business Machines Corporation | Control store system with flexible control word selection |
| US4338661A (en) * | 1979-05-21 | 1982-07-06 | Motorola, Inc. | Conditional branch unit for microprogrammed data processor |
-
1981
- 1981-12-02 JP JP56192933A patent/JPS5896349A/ja active Granted
-
1982
- 1982-11-26 US US06/444,711 patent/US4494195A/en not_active Expired - Lifetime
- 1982-12-01 KR KR8205402A patent/KR880000994B1/ko active
- 1982-12-01 EP EP82111085A patent/EP0080737B1/en not_active Expired
- 1982-12-01 DE DE8282111085T patent/DE3276645D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| KR840003081A (ko) | 1984-08-13 |
| EP0080737B1 (en) | 1987-06-24 |
| KR880000994B1 (ko) | 1988-06-10 |
| EP0080737A1 (en) | 1983-06-08 |
| US4494195A (en) | 1985-01-15 |
| DE3276645D1 (en) | 1987-07-30 |
| JPH0221612B2 (ja) | 1990-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3781823A (en) | Computer control unit capable of dynamically reinterpreting instructions | |
| JPS6239780B2 (ja) | ||
| JPS5896349A (ja) | マイクロ命令制御のデータ処理装置 | |
| JPH05257681A (ja) | マイクロプログラム制御装置群 | |
| KR100345937B1 (ko) | 디지털 신호 프로세서 | |
| JP3055139B2 (ja) | マイクロプログラム制御方式 | |
| JPH04251331A (ja) | 情報処理装置 | |
| JPS5899843A (ja) | マイクロプログラムの条件分岐装置 | |
| JP2757388B2 (ja) | マイクロプログラム制御装置 | |
| JPS59132376A (ja) | パターン読出し試験装置 | |
| JPH0561660B2 (ja) | ||
| JPH0221331A (ja) | マイクロコンピュータのプログラム制御方式 | |
| JPH0520062A (ja) | データ処理装置 | |
| JPH0290324A (ja) | マイクロプログラム制御装置 | |
| JPH0810429B2 (ja) | マイクロプログラム制御装置 | |
| JPH07104996A (ja) | マイクロプログラム制御装置 | |
| JPS58166450A (ja) | マイクロプログラム制御装置 | |
| JPH05233379A (ja) | 実行履歴記憶装置 | |
| JPH04245537A (ja) | 情報処理装置 | |
| JPH01258044A (ja) | マイクロプログラムテスト方式 | |
| JPH01140232A (ja) | マイクロプログラム制御方式 | |
| JPS5930146A (ja) | マイクロプログラムデバツグ装置 | |
| JPS6261133A (ja) | メモリ・アクセス制御装置 | |
| JPH0553794A (ja) | 制御記憶制御回路 | |
| JPH03111935A (ja) | マイクロプログラム制御装置 |