TWM439263U - Package substrate having interposer - Google Patents

Package substrate having interposer

Info

Publication number
TWM439263U
TWM439263U TW101210641U TW101210641U TWM439263U TW M439263 U TWM439263 U TW M439263U TW 101210641 U TW101210641 U TW 101210641U TW 101210641 U TW101210641 U TW 101210641U TW M439263 U TWM439263 U TW M439263U
Authority
TW
Taiwan
Prior art keywords
interposer
layer
package substrate
disposed
board
Prior art date
Application number
TW101210641U
Other languages
English (en)
Inventor
Tzyy-Jang Tseng
Dyi-Chung Hu
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW101210641U priority Critical patent/TWM439263U/zh
Publication of TWM439263U publication Critical patent/TWM439263U/zh
Priority to EP12191602.7A priority patent/EP2669935B1/en

Links

Classifications

    • H10W70/095
    • H10W70/685
    • H10W90/401
    • H10W72/07251
    • H10W72/20
    • H10W74/15
    • H10W90/734

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

财39263 五、新型說明: 【新型所屬之技術領域】 本創歧有關於-種封裝基板,且特別是有關於 具有中介層(interposer)的封裝基板。 禋 【先前技術】 如圖1所示,係為習知覆晶式封裝結構之刊_立 圖,該封裝結構之製程係先提供一具有核心板、二 ,l〇a及第二表面l〇b之雙馬來醯亞胺_三氮雜^ (B^smaleimide-TriazimBT)封裝基板1〇,且於該封裝其 =10之第一表面1〇a形成有覆晶料5〇 ;再藉由焊錫: =1電性連接半導體晶片12之電性連接墊52 ;接著,於 該封裝基板10之第一表面l〇a與該半導體晶片12之間形 ^底膠17,以包覆該焊錫凸塊n ;又於該封裳基板ι〇^ 表面10b具有植球墊54,以藉由焊球13電性連接 為印刷電路板之另一電子裝置(未表示於圖中)。 然:為了增進該半導體晶片12的電性效能,故於該 a體日日片12的後端製程(Back-End Of Line,BEOL)中 韦將採用超低介電係數(Extreme Ιοw-k dielectric, ELK) 低介電常數(Ultra l〇w-k, ULK)之介電材料,但該i〇w_k 2’丨電材料為多孔且易脆之特性,以致於當進行覆晶封裝 \ ’在信賴度熱循環測試時,將因該封裝基板10與該半導 體曰y 1 之間的熱膨脹係數(thermal expansion coefficient, CTE)差異過大’導致該焊錫凸塊11所形成之接點易因承 又不住熱應力而產生斷裂,甚至造成該半導體晶片12發生 破壞,而降低產品可靠度。 干再者’隨著電子產品更趨於輕薄短小及功能不斷提昇 之茜^’ 5亥半導體晶片12之佈線密度愈來愈高,以奈米尺 1作單位’因而各該電性連接墊52之間的間距更小;然, 驾知封裝基板1〇之覆晶焊墊5〇之間距係以微米尺寸作單 位’而無法有效縮小至對應該電性連接墊52之間距的大 卜’導致雖有高線路密度之半導體晶片12,卻未有可配合 之封裝基板,以致於無法有效生產電子產品。 因此,如何克服習知技術中之種種問題,實已成目前 蛋欲解決的課題。 【新型内容】 本創作提供一種具中介層之封裝基板,可改善執膨服 係數差異帶來的問題。 ” 、本創作提出-種具中介層之封裝基板,包括一多層内 連線板、-絕緣支制、-中介層、—相容層以及一線路 重佈層。多層内連線板具有相對的一第一表面與—第二表 面。絕緣支撑層躲多層内連線板的—第—表面且具有一 開口區。第-表面的-部分暴露於開口區。中介層設於開 口區中的第-表面上,具有相對的_第三表面與—第四表 ,。中介層的第二表面面對多層内連線板的第—表面。中 "層的外緣侧壁與.區的内緣側壁之間具有-庵力釋放 ,隙。相容層設於中介層的第三表面與多層内連線板的第 表面之間。中介層具有多個穿孔與對麟在穿孔内的多 M439263 個導電桎,且導電柱穿過相容層並電性連接至多層内連線 板。線路重佈層設於中介層的第四表面上,並電性連接至 導電柱。 在本創作之一實施例中,封裝基板更包括〜加工終止 件,設於暴露於應力釋放間隙的部分第一表面。此外,'加 工終止件例如為一金屬環片。 在本創作之一實施例中,相容層的材質為聚醯亞胺 (polyimide)、聚苯並"惡唾(p〇iybenzoxaz〇ie)或石夕膠。 在本創作之一實施例中,封裝基板更包括—緩衝材 料’填充於應力釋放間隙。 在本創作之一實施例中,中介層的材質包括矽、玻璃 或陶瓷。 在本創作之一實施例中,絕緣支撐層的材質包括環氧 樹脂。 在本創作之一實施例中,多層内連線板的第一表面為 一絕緣層。絕緣支撐層接觸絕緣層。導電柱穿過絕緣層而 電性連接至多層内連線板的一線路層。此外,導電柱端部 例如嵌入線路層中。 基於上述,本創作的應力釋放間隙與相容層都可以緩 衝中介層與周圍元件的熱膨脹係數差異,進而提升產品的 可靠度。 為讓本創作之上述特徵和優點能更明顯易懂,下文特 舉實施例,並配合所附圖式作詳細說明如下。 M439263 【實施方式】 一立圖2是本創作一實施例的具中介層之封裝基板的剖面 不思圖。請參照圖2,本實施例的具中介層之封裝基板1〇〇 包括—多層内連線板110、一絕緣支撐層120、一中介層 13〇 相谷層170以及一線路重佈層140。多声内連線柄 π〇具有相對的-第一表s 112與一第二表面114。第:表 面112與苐二表面114大致互相平行而位於多層内連線板 • 110的相對兩側。絕緣支撐層120設於第一表面112且具 有一開口區R10。第一表面112的一部分暴露於開口區 R1〇 °中介層130設於開口區R10中的第一表面n2上。 中介層130具有相對的一第三表面13〇a與一第四表面 130B。第三表面13〇A與第四表面130B大致互相平行而 位於中介層130的相對兩側。中介層130的第三表面13〇A 面對多層内連線板110的第一表面112。 中介層130的外緣侧壁與開口區Ri〇的内緣側壁之間 具有一應力釋放間隙136。換言之,中介層130與絕緣支 • 撐層120雖然都設在多層内連線板11〇的第一表面112, 但兩者之間存在應力釋放間隙136而未互相接觸。所以, 即使在受熱時中介層130與絕緣支撐層12〇的尺寸因為熱 膨脹係數的差異而產生不同的膨脹量,也可以由應力釋放 間隙136做為缓衝而避免相互接觸,進而防止接觸時的應 力造成破壞。 相容層170設於中介層130的第三表面130A與多層 内連線板110的第一表面H2之間。中介層13〇具有多個 7 M439263 穿孔132與對應没在穿孔132内的多個導電柱134。導電 柱134穿過相容層170並電性連接至多層内連線板ιι〇。 具體而言,多層内連線板110具有許多内連線(未標示), 而導電柱134是電性連接至這些内連線。線路重佈層14〇 5又於中介層13〇的第四表面130B上,並電性連接至導電 桎134。由於相容層170的存在,即使在受熱時中介層13〇 與多層内連線板110的尺寸因為熱膨脹係數的差異而a產生 不同的膨脹量,也可以由相容層170做為緩衝 柱m與多層内連線板剩連接受到剪二免導電 ,由上述可知,本實施例的封裝基板100可有效減緩熱 膨脹係數差異所可能造成的破壞,以確保内部線路的良 好’進而提升產品的可靠度。 本實施例的相容層170的材質為聚醯亞胺、聚苯並噁 坐、矽膠或其他材質。相容層17〇的熱膨脹係數例如是介 於中介層130的熱膨脹係數與多層内連線板11〇的熱膨脹 係數之間。應力釋放間隙136内還可填充一緩衝材料16〇, 同樣有助於避免中介層130與絕緣支撐層12〇相互接觸, 進而防止接觸時的應力造成破壞。中介層13〇的材質例如 疋矽、玻璃、陶瓷或其他材質。絕緣支撐層12()的材質例 如是環氧樹脂或其他材質。 ' 本實施例中,多層内連線板的第一表面112為一絕緣 層116。絕緣支撐層120接觸絕緣層116。導電柱134穿過 絕緣層116而電性連接至多層内連線板11〇的一線路層 118。舉例而言,導電柱134端部是嵌入於線路層118中。 具體而言’多層内連線板的第一表面112實質上整個被絕 緣層116覆盍’僅在部分區域暴露出絕緣層116下方的線 路層118。因此,相容層170與絕緣支撐層12〇都是接觸 絕緣層116。本實施例的多層内連線板大致是由多層線路 層118以及線路層118之間的絕緣層疊加而成,而線路層 118之間利用導電孔(conductive via) 118A連接。另外,多 層内連線板Π0的第二表面114上還可設置多個銲球 (solder ball) 180。第二表面114上的線路層ία具有多 個電性接觸墊118B’銲球180設置在第二表面上的電 性接觸墊118B ’用以與例如印刷電路板等外部裝置連接。 圖3A至圖3C是圖2的具中介層之封裝基板的部分製 程步驟的示意圖。請先參照圖3A,首先提供中介層。 中介層130的第四表面130B上已經形成有線路重佈層 140,且中介層130的穿孔132與設在穿孔132内的導電才主 134也都已經形成。此時,導電柱134是突出於中介層13〇 的第三表面130A。 接著請參照圖3B ’將乾膜式的相容層170壓合至中介 層130的第三表面130A’並使導電柱134刺穿相容層17〇。 或者’相谷層170也可以是液態的而以塗佈的方式配置在 第三表面130A,再以加熱或其他方式固化液態的相容層 170,最終同樣讓導電柱134穿過相容層no。 曰 之後請參照圖3C ’將以上的半成品依照所需的尺寸切 割成多塊。 然後請參照圖2’例如以常見的封裝材料將圖%的半 M439263 成品包在中間而形成一塊平板。接著,依照一般的增層 (build-up)法形成絕緣層116、線路層118與導電孔U8A 等,以完成多層内連線板110。然後,例如是利用雷射或 其他加工方式將t介層130周_封展材料去除,以形成 應力釋放間隙削,關下的封裝材料就構成前述的絕緣 支撐層120。最後,再形成銲球18〇。 在前面所述形成應力釋放間隙136的步驟中,為了避 免破壞到多層内連線板110,多層内連線板11〇上對應於 應力釋放間隙136的部分可設置一加工終止件15〇。如;;匕', 可在採用雷射或其他加工方式將中介層13〇周 料去除的過程中,讓加工步驟停止在加工終= /〇 = 最終的封裝基板1GG來看m終止件15G是設置在暴露 於應力釋放間隙136的部分第一表面112上。加工終止件 150可以是-金屬環片或採用其他適當的設計。加工終止 = 150可以是在形成靠近多層内連線板的第—表面ιΐ2的 線路層118時同步形成。 ^所述,本創作在中介層_圍設計應力釋放間隙 _因此可以作為中介層與多層内連線板以及絕緣 、車:二之間的應力緩衝區。如此,可降低中介層、多層内 緣切相鋪脹餘差異所產生的熱應 ^。進確保所有紐連接的完整性,以提升產品的可靠 本創作,—屬技:非 創作之保護範二附:為J本 【圖式簡單說明】 S 2是:創結構之剖視示意圖。 示意圖。 只也例的具中介層之封裝基板的剖面 圖3A至圖3c是圖 程步驟的示意圖。 、/、中介層之封裴基板的部分製
【主要元件符號說明】 10 封農基板 10a .第一表面 10b :第二表面 11 焊錫凸塊 12 半導體晶片 13 焊球 17 底膠 50 覆晶焊塾 52 電性連接墊 54 植球塾 56 核心板 100 :封裝基板 110 :多層内連線板 M439263 112 :第一表面 114 :第二表面 116 :絕緣層 118 :線路層 118A :導電孔 118B :電性接觸墊 120 :絕緣支撐層 130 :中介層 130A :第三表面 130B :第四表面 132 :穿孔 134 :導電柱 136 :應力釋放間隙 140 :線路重佈層 150 :加工終止件 160 :緩衝材料 170 :相容層 180 :銲球 R10 .開口區 12

Claims (1)

  1. M439263 六、申請專利範圍: 1. 一種具中介層之封裝基板,包括: 一多層内連線板,具有相對的一第一表面與一第二表 面; 一絕緣支撐層,設於該第一表面且具有一開口區,其 中該第一表面的一部分暴露於該開口區; 一中介層,設於該開口區中的該第一表面上,具有相 • 對的一第三表面與一第四表面,該中介層的該第三表面面 對該多層内連線板的該第一表面,其中該中介層的外緣側 壁與該開口區的内緣側壁之間具有一應力釋放間隙; 一相容層,設於該中介層的該第三表面與該多層内連 線板的該第一表面之間,其中該中介層具有多個穿孔與對 應設在該些穿孔内的多個導電柱*且該些導電柱穿過該相 容層並電性連接至該多層内連線板;以及 一線路重佈層,設於該中介層的該第四表面上,並電 I 性連接至該些導電柱。 2. 如申請專利範圍第1項所述之具中介層之封裝基 板,更包括一加工終止件,設於暴露於該應力釋放間隙的 部分該第一表面。 3. 如申請專利範圍第2項所述之具中介層之封裝基 板,其中該加工終止件為一金屬環片。 4. 如申請專利範圍第1項所述之具中介層之封裝基 板,其中該相容層的材質為聚酿亞胺(polyimide)、聚苯 並0惡唆(polybenzoxazole)或石夕膠。 13 M439263 5. 如申請專利範圍第1項所述之具中介層之封裝基 板,更包括一緩衝材料,填充於該應力釋放間隙。 6. 如申請專利範圍第1項所述之具中介層之封裝基 板,其中該中介層的材質包括石夕、玻璃或陶曼。 7. 如申請專利範圍第1項所述之具中介層之封裝基 板,其中該絕緣支撐層的材質包括環氧樹脂。 8. 如申請專利範圍第1項所述之具中介層之封裝基 板,其中該多層内連線板的該第一表面為一絕緣層,該絕 緣支撐層接觸該絕緣層,該些導電柱穿過該絕緣層而電性 連接至該多層内連線板的一線路層。 9. 如申請專利範圍第8項所述之具中介層之封裝基 板,其中該些導電柱端部嵌入該線路層中。
TW101210641U 2012-06-01 2012-06-01 Package substrate having interposer TWM439263U (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101210641U TWM439263U (en) 2012-06-01 2012-06-01 Package substrate having interposer
EP12191602.7A EP2669935B1 (en) 2012-06-01 2012-11-07 Packaging substrate having interposer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101210641U TWM439263U (en) 2012-06-01 2012-06-01 Package substrate having interposer

Publications (1)

Publication Number Publication Date
TWM439263U true TWM439263U (en) 2012-10-11

Family

ID=47719465

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101210641U TWM439263U (en) 2012-06-01 2012-06-01 Package substrate having interposer

Country Status (2)

Country Link
EP (1) EP2669935B1 (zh)
TW (1) TWM439263U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI503932B (zh) * 2012-11-01 2015-10-11 矽品精密工業股份有限公司 設置於膠層上的半導體封裝件及其製法
US9397279B2 (en) 2013-12-27 2016-07-19 Industrial Technology Research Institute Electric conductive heat dissipation substrate
TWI578458B (zh) * 2014-07-25 2017-04-11 胡迪群 封裝基材
TWI903342B (zh) * 2024-01-04 2025-11-01 何崇文 封裝結構及其製作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114364134B (zh) * 2022-01-07 2024-04-19 井敏 一种具有pin结构的基板及其制作方法
CN117995806A (zh) * 2022-10-31 2024-05-07 奥特斯奥地利科技与系统技术有限公司 封装件和制造封装件的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI242855B (en) * 2004-10-13 2005-11-01 Advanced Semiconductor Eng Chip package structure, package substrate and manufacturing method thereof
JP2010034403A (ja) * 2008-07-30 2010-02-12 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
US8350377B2 (en) * 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
US8237257B2 (en) * 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
KR20100037300A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 내장형 인터포저를 갖는 반도체장치의 형성방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI503932B (zh) * 2012-11-01 2015-10-11 矽品精密工業股份有限公司 設置於膠層上的半導體封裝件及其製法
US9397279B2 (en) 2013-12-27 2016-07-19 Industrial Technology Research Institute Electric conductive heat dissipation substrate
TWI578458B (zh) * 2014-07-25 2017-04-11 胡迪群 封裝基材
TWI903342B (zh) * 2024-01-04 2025-11-01 何崇文 封裝結構及其製作方法

Also Published As

Publication number Publication date
EP2669935A2 (en) 2013-12-04
EP2669935A3 (en) 2017-12-27
EP2669935B1 (en) 2020-04-22

Similar Documents

Publication Publication Date Title
TWI587412B (zh) 封裝結構及其製法
TWI492680B (zh) 嵌埋有中介層之封裝基板及其製法
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
US9232657B2 (en) Wiring substrate and manufacturing method of wiring substrate
TWI418269B (zh) 嵌埋穿孔中介層之封裝基板及其製法
TWI473218B (zh) 穿孔中介板及其製法與封裝基板及其製法
TWI473551B (zh) 封裝基板及其製法
CN105990270B (zh) 电子封装件及其制法
CN103177977B (zh) 通过选择性处理暴露封装件中的连接件
TWM439263U (en) Package substrate having interposer
US9875981B2 (en) Semiconductor device having conductive vias
CN103137582B (zh) 封装件中的凸块导线直连结构
TW201517240A (zh) 封裝結構及其製法
TW201032302A (en) Package substrate structure with cavity and method for making the same
CN103579160B (zh) 半导体基板及其制法
CN104779176B (zh) 嵌埋有晶片的封装结构的制法
TWI566348B (zh) 封裝結構及其製法
CN102420213B (zh) 具有低k材料的三维集成电路结构
CN104851875B (zh) 具有硅通孔的半导体结构及其制作方法和测试方法
CN102820272A (zh) 嵌埋有电子组件的封装结构及其制法
CN105428326A (zh) 封装结构及其制法
TWI354338B (en) Carrier structure for semiconductor component and
TWI505757B (zh) A circuit board with embedded components
CN103066049A (zh) 封装基板及其制法
CN103715168B (zh) 封装结构

Legal Events

Date Code Title Description
MK4K Expiration of patent term of a granted utility model