TWI829510B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI829510B
TWI829510B TW112102163A TW112102163A TWI829510B TW I829510 B TWI829510 B TW I829510B TW 112102163 A TW112102163 A TW 112102163A TW 112102163 A TW112102163 A TW 112102163A TW I829510 B TWI829510 B TW I829510B
Authority
TW
Taiwan
Prior art keywords
aforementioned
depth
region
low
body part
Prior art date
Application number
TW112102163A
Other languages
English (en)
Other versions
TW202401739A (zh
Inventor
大辻通也
中村浩尚
大河亮介
安田英司
Original Assignee
日商新唐科技日本股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新唐科技日本股份有限公司 filed Critical 日商新唐科技日本股份有限公司
Publication of TW202401739A publication Critical patent/TW202401739A/zh
Application granted granted Critical
Publication of TWI829510B publication Critical patent/TWI829510B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導體裝置具備縱型場效電晶體，該縱型場效電晶體具有低濃度不純物層(33)、體區域(18)、朝與低濃度不純物層(33)之上表面平行之第1方向延伸之閘極溝(17)、形成在閘極溝(17)之內部之閘極絕緣膜(16)、及形成在閘極絕緣膜(16)上之閘極導體(15)，體區域(18)是由第1體部分(181)與第2體部分(182)構成，第1體部分(181)含括活性區域且深度為固定，第2體部分(182)鄰接第1體部分(181)，且在第2方向以有限之長度而具有固定在比第1體部分(181)之深度淺之位置之區間，該第2方向是在低濃度不純物層(33)之上表面中與第1方向正交的方向，在垂直於第2方向之平面之截面視中，第2體部分(182)具有不純物相對地高濃度之區域與相對地低濃度之區域沿著第1方向而交互且週期性地出現之部分。

Description

半導體裝置
發明領域
本揭示是有關於半導體裝置，尤其是有關於晶片尺寸封裝型之半導體裝置。
發明背景
在縱型場效電晶體要求令耐壓穩定化。
先行技術文獻
專利文獻
專利文獻1：日本特開2008-10723號公報
發明概要
在產品規格書有記載保障縱型場效電晶體之安全驅動之在汲極-源極間可施加之最大電壓，將其稱作規格最大電壓(額定電壓)。
若將超過規格最大電壓之電壓逐漸施加，在縱型場效電晶體之構造之某處會發生撞擊游離。此時之施加電壓是縱型場效電晶體之耐壓。縱型場效電晶體必須設計成耐壓比規格最大電壓高。
就具有閘極溝之縱型場效電晶體而言，閘極溝之前端是易於相對於電壓施加而發生撞擊游離之部位，縱型場效電晶體之耐壓是因為閘極溝之製造上之好壞而亦發生參差。
專利文獻1揭示了縱型場效電晶體之構造，顯示了體區域之端部之構造之例。
為了解決上述之課題，本揭示之半導體裝置是可面朝下安裝之晶片尺寸封裝型之半導體裝置，具備縱型場效電晶體，前述縱型場效電晶體具有：第1導電型之半導體基板，包含第1導電型之不純物；第1導電型之低濃度不純物層，在前述半導體基板上接觸而形成，包含濃度比前述半導體基板之前述第1導電型之不純物之濃度低之前述第1導電型之不純物；與前述第1導電型不同之第2導電型之體區域，形成在前述低濃度不純物層；前述第1導電型之源極區域，形成在前述體區域；閘極溝，形成從前述低濃度不純物層之上表面貫穿前述體區域而到達前述低濃度不純物層之一部分為止的深度，且朝與前述低濃度不純物層之上表面平行之第1方向延伸；閘極絕緣膜，形成在前述閘極溝之內部；及閘極導體，在前述閘極溝之內部，形成在前述閘極絕緣膜上，當以在前述低濃度不純物層之上表面中與前述第1方向正交之方向作為第2方向，以與前述第1方向、前述第2方向皆正交之方向作為第3方向時，前述體區域是由第1體部分與第2體部分構成，前述第1體部分在前述低濃度不純物層之平面視中，含括了形成有導通通道之活性區域，且從前述低濃度不純物層之上表面起算之深度為固定，前述第2體部分在前述平面視中，在包圍前述活性區域之外周區域側鄰接前述第1體部分，且在前述第2方向以有限之長度而具有區間，前述區間之從前述低濃度不純物層之上表面起算之深度固定在比前述第1體部分之深度淺之位置，在包含前述第1方向與前述第3方向之平面之截面視中，前述第2體部分具有前述第2導電型之不純物相對地高濃度之區域與前述第2導電型之不純物相對地低濃度之區域沿著前述第1方向而交互且週期性地出現之部分。
本揭示之半導體裝置亦可以是在包含前述第1方向與前述第3方向 之平面之截面視中，前述第2體部分具有淺處與深處沿著前述第1方向而交互且週期性地出現之部分。
本揭示之半導體裝置亦可以是在包含前述第2方向與前述第3方向之平面之截面視中，當以前述第1體部分之深度作為D1[μm]，以前述第2體部分之深度為固定之區間中之最靠近前述第1體部分之區間的前述第2體部分之深度作為D2[μm]，以前述體區域之下表面中之前述第1體部分之深度D1終止且連接前述第2體部分之下表面之點作為第1連接點，以位於前述第2體部分之下表面且最遠離前述第1體部分且深度D2終止之點作為第2連接點時，在包含前述第2方向與前述第3方向之平面之截面視中，前述第2體部分之深度是朝前述第2方向單調地減少，前述第2體部分具有：前述第2體部分之下表面從前述第1連接點變化到前述第2體部分之深度為D2為止的第1區間；及前述第2體部分之下表面從前述第2連接點變化到前述體區域在前述低濃度不純物層之上表面終止之點為止的第2區間，當以在前述第2方向中，從前述第1連接點至前述體區域在前述低濃度不純物層之上表面終止之點為止的長度作為L1[μm]，以在前述第2方向中，從前述第2連接點至前述體區域在前述低濃度不純物層之上表面終止之點為止的長度作為L2[μm]時，處於D2>D1×L2/L1之關係。
本揭示之半導體裝置亦可以是在包含前述第1方向與前述第3方向之平面之截面視中，當以在前述第1方向交互且週期性地出現之前述第2體部分之淺處的深度作為d21[μm]，以深處的深度作為d22[μm]，以週期作為a[μm]時，在前述第1方向中，前述第2體部分之深度為d22-(d22-d21)/4之最靠近區間是與a×D2/D1大致相等。
根據如上述之構成，可避免當在縱型場效電晶體之汲極-源極間施加了規格最大電壓以上之電壓時，因為閘極溝之好壞而有耐壓之參差，並且，可相對於規格最大電壓而確保充分之餘裕。又，由於可藉由1次之不純物注入而 較容易地且自由地控制體區域之終端構造，故可獲得降低半導體裝置之製造成本之效果。
本揭示之半導體裝置亦可以是可面朝下安裝之晶片尺寸封裝型之半導體裝置，具備縱型場效電晶體，前述縱型場效電晶體具有：第1導電型之半導體基板，包含第1導電型之不純物；第1導電型之低濃度不純物層，在前述半導體基板上接觸而形成，包含濃度比前述半導體基板之前述第1導電型之不純物之濃度低之前述第1導電型之不純物；與前述第1導電型不同之第2導電型之體區域，形成在前述低濃度不純物層；前述第1導電型之源極區域，形成在前述體區域；源極電極，與前述體區域及前述源極區域電連接；閘極溝，形成從前述低濃度不純物層之上表面貫穿前述體區域而到達前述低濃度不純物層之一部分為止的深度，且朝與前述低濃度不純物層之上表面平行之第1方向延伸；閘極絕緣膜，形成在前述閘極溝之內部；及閘極導體，在前述閘極溝之內部，形成在前述閘極絕緣膜上，當以在前述低濃度不純物層之上表面中與前述第1方向正交之方向作為第2方向，以與前述第1方向、前述第2方向皆正交之方向作為第3方向時，前述體區域是由第1體部分與第2體部分構成，前述第1體部分在前述低濃度不純物層之平面視中，含括了形成有導通通道之活性區域，且從前述低濃度不純物層之上表面起算之深度固定在D1[μm]，前述第2體部分在前述平面視中，在包圍前述活性區域之外周區域側鄰接前述第1體部分，且在前述第2方向以有限之長度而具有區間，前述區間之從前述低濃度不純物層之上表面起算之深度固定在比前述第1體部分之深度淺之D2[μm]，當以從前述低濃度不純物層之上表面至前述源極區域之下表面為止之深度作為Ds[μm]時，D2<Ds<D1，前述第1體部分之在前述第3方向上之前述第2導電型之不純物濃度曲線、及前述第2體部分之在前述第3方向上之前述第2導電型之不純物濃度曲線，是在從前述低濃度不純物層之上表面至深度D2為止之區間中，在前述第2導電型之不純物濃度為 1E19cm-3以上之範圍中為一致。
本揭示之半導體裝置亦可以是在包含前述第2方向與前述第3方向之平面之截面視中，直接接觸前述低濃度不純物層之氧化膜在前述第2方向上，是設置在比前述第1體部分與前述第2體部分之邊界更靠近前述半導體裝置之外周區域側。
本揭示之半導體裝置亦可以是在包含前述第2方向與前述第3方向之平面之截面視中，前述第2體部分之深度固定在D2之區間，是前述第2體部分之深度為固定之區間中之最靠近前述第1體部分之區間，當以在前述體區域之下表面中前述第1體部分之深度D1終止且連接前述第2體部分之下表面之點作為第1連接點，以位於前述第2體部分之下表面且最遠離前述第1體部分且深度D2終止之點作為第2連接點時，在包含前述第2方向與前述第3方向之平面之截面視中，前述第2體部分之深度是朝前述第2方向單調地減少，前述第2體部分具有：前述第2體部分之下表面從前述第1連接點變化到前述第2體部分之深度為D2為止的第1區間；及前述第2體部分之下表面從前述第2連接點變化到前述體區域在前述低濃度不純物層之上表面終止之點為止的第2區間，在包含前述第2方向與前述第3方向之平面之截面視中，前述第2體部分之前述第2區間是位於前述氧化膜之正下方。
本揭示之半導體裝置亦可以是當以在前述第2方向中，從前述第1連接點至前述體區域在前述低濃度不純物層之上表面終止之點為止的長度作為L1[μm]時，前述半導體裝置之汲極-源極間規格最大電壓BVDSS[V]處於BVDSS
Figure 112102163-A0305-02-0007-40
26.4×(L1)2-36.4×L1+31.5之關係。
根據如上述之構成，可一面降低體區域與源極電極之接觸電阻，一面避免當在縱型場效電晶體之汲極-源極間施加了規格最大電壓以上之電壓時，因為閘極溝之好壞而有耐壓之參差，並且，可相對於規格最大電壓而確保 充分之餘裕。
本揭示之半導體裝置亦可以是在包含前述第2方向與前述第3方向之平面之截面視中，與前述閘極導體同電位之閘極配線構造在前述第2方向中，只設置在比前述第2體部分更靠近前述半導體裝置之外周區域側。
根據如上述之構成，由於可以是在體區域之終端部不易被來自閘極配線之電場影響，故可獲得令縱型場效電晶體之耐壓在目標之範圍穩定化之效果。
本揭示之半導體裝置亦可以是在前述第3方向中，前述閘極溝之內部之前述閘極導體之上表面是比前述源極區域與前述體區域之界面更位於上部，從前述閘極導體之上表面至前述源極區域與前述體區域之界面為止的長度、及從前述體區域與前述低濃度不純物層之界面至前述閘極溝之前端為止的長度的和，在前述半導體裝置之面內為一定。
根據如上述之構成，因為縱型場效電晶體之閾值電壓Vth[V]之製造參差是受到抑制，故可提高起因於Vth參差之製造良率。
本揭示之目的是提供可令縱型場效電晶體之耐壓穩定化，並且顯示相對於規格最大電壓而確保了充分之餘裕之耐壓之半導體裝置
1:半導體裝置
10:電晶體(第1縱型場效電晶體)
11:第1源極電極
12,13:第1源極電極之一部分
14:第1源極區域
15:第1閘極導體
15a:閘極導體配線
16:第1閘極絕緣膜
17:第1閘極溝
18:第1體區域
18A:第1連接部(第1連接區域)
18a:第1體部分與第2體部分之邊界
18a1:第1連接點
18a2:第2連接點
18b:主接合(PN接面、體區域之下表面)
19:第1閘極電極
20:電晶體(第2縱型場效電晶體)
21:第2源極電極
22,23:第2源極電極之一部分
24:第2源極區域
25:第2閘極導體
26:第2閘極絕緣膜
27:第2閘極溝
28:第2體區域
28A:第2連接部(第2連接區域)
29:第2閘極電極
30:金屬層
32:半導體基板
33:低濃度不純物層或漂移層
34:層間絕緣層
35:鈍化層
36:氧化膜
40:半導體層
90:電晶體與電晶體之邊界線
112:第1活性區域
116:第1源極電極墊
119:第1閘極電極墊
122:第2活性區域
126:第2源極電極墊
129:第2閘極電極墊
181:第1體部分
182:第2體部分
A1:第1區域
A2:第2區域
a1:週期
a2:光阻之開口部之寬
BVDSS:耐壓
D1,D2,Ds,d21,d22:深度
IDS:汲極-源極間電流
L1,L2:長度
p1,p2:不純物濃度
Pos1:淺處
Pos2:深處
VDS:汲極-源極間電壓
Vth:閾值
X:第2方向
Y:第1方向
Z:第3方向
z1,z2:濃度一致之深度
θ1,θ2:角度
圖1是顯示實施形態1之半導體裝置之構造之一例的截面示意圖。
圖2A是顯示實施形態1之半導體裝置之構造之一例的平面示意圖。
圖2B是顯示在實施形態1之半導體裝置流動之主電流的截面示意圖。
圖3A是實施形態1之第1電晶體之大致單位構成的平面示意圖。
圖3B是實施形態1之第1電晶體之大致單位構的立體示意圖。
圖4是顯示實施形態1之半導體裝置之構造之一例的平面示意圖。
圖5A是以實施形態1之半導體裝置來顯示半導體裝置之外周之構造之一例的截面示意圖。
圖5B是將圖5A之一部分擴大的截面示意圖。
圖5C是將進行撞擊游離像之模擬的結果重疊在圖5A所示之半導體裝置之外周之構造的截面示意圖。
圖6是顯示令實施形態1之半導體裝置之第1體部分與第2體部分之深度差改變時之各自之構造之耐壓與第1體部分、第2體部分之深度差之關係的圖表。
圖7是顯示實施形態1之半導體裝置之製造過程之一步驟之狀態的截面示意圖。
圖8是顯示實施形態1之半導體裝置之製造過程之一步驟之狀態的截面示意圖。
圖9是顯示實施形態1之半導體裝置之製造過程之一步驟之狀態的截面示意圖。
圖10A是顯示模擬實施形態1之半導體裝置之構造之結果的截面示意圖。
圖10B是將模擬實施形態1之半導體裝置之摻雜濃度之結果予以繪製的圖表。
圖10C是將模擬實施形態1之半導體裝置之摻雜濃度之結果予以繪製的圖表，是將圖10B之一部分擴大顯示的圖表。
圖10D是將圖10A之一部分予以強調表現的截面示意圖。
圖11A是以實施形態2之半導體裝置來顯示半導體裝置之外周之 構造之一例的截面示意圖。
圖11B是將圖11A之一部分擴大的截面示意圖。
圖11C是將進行撞擊游離像之模擬的結果重疊在圖11A所示之半導體裝置之外周之構造的截面示意圖。
圖11D是顯示實施形態2之半導體裝置之在半導體裝置之外周之構造之一例的截面示意圖。
圖12是模擬實施形態2之半導體裝置之第1體部分與第2體部分之第2導電型之不純物曲線之結果。
圖13A是令實施形態2之半導體裝置之第2體部分之長度改變時之各自之構造之撞擊游離像之模擬結果。
圖13B是顯示令實施形態2之半導體裝置之第2體部分之長度改變時之各自之構造之VDS-IDS之關係的圖表。
圖13C是顯示令實施形態2之半導體裝置之第2體部分之長度改變時之各自之構造之耐壓與第2體部分之長度之關係的圖表。
圖14是以比較例之半導體裝置來顯示半導體裝置之外周之構造之一例的截面示意圖。
圖15A1是顯示比較例之半導體裝置之製造過程的截面示意圖。
圖15A2是顯示比較例之半導體裝置之製造過程的截面示意圖。
圖15A3是顯示比較例之半導體裝置之製造過程的截面示意圖。
圖15A4是顯示比較例之半導體裝置之製造過程的截面示意圖。
圖15A5是顯示比較例之半導體裝置之製造過程的截面示意圖。
圖15A6是顯示比較例之半導體裝置之製造過程的截面示意圖。
圖15B1是顯示實施形態2之半導體裝置之製造過程的截面示意圖。
圖15B2是顯示實施形態2之半導體裝置之製造過程的截面示意圖。
圖15B3是顯示實施形態2之半導體裝置之製造過程的截面示意圖。
圖15B4是顯示實施形態2之半導體裝置之製造過程的截面示意圖。
圖15B5是顯示實施形態2之半導體裝置之製造過程的截面示意圖。
圖16A是顯示比較例之半導體裝置之構造之一例的截面示意圖。
圖16B是顯示實施形態2之半導體裝置之構造之一例的截面示意圖。
用以實施發明之形態
[1.半導體裝置之構造]
以下是在後述之本揭示之實施形態之前先說明各實施形態之共通事項。
以雙構成來舉例說明本揭示之縱型場效電晶體。雙構成並非必要條件，亦可以是單構成之縱型場效電晶體，亦可以是三以上之構成之縱型場效電晶體。
圖1是顯示半導體裝置之構造之一例的截面圖。圖2A是其平面圖，半導體裝置之大小、形狀、電極墊之配置是一例。圖2B是示意地顯示在半導體裝置流動之主電流的截面圖。圖1及圖2B是圖2A之I-I的截面。
如圖1及圖2A所示，半導體裝置1具有半導體層40、金屬層30、在半導體層40內之第1區域A1形成之第1縱型場效電晶體10(以下亦稱作「電晶體 10」。)、及在半導體層40內之第2區域A2形成之第2縱型場效電晶體20(以下亦稱作「電晶體20」。)。在此，如圖2A所示，在半導體層40之平面視中，第1區域A1與第2區域A2是互相鄰接，將半導體裝置1以面積而二等分。在圖2A，第1區域A1與第2區域A2之虛擬之邊界線90是以虛線顯示。
半導體層40是由半導體基板32與低濃度不純物層33層積而構成。半導體基板32是配置在半導體層40之背面側，由包含第1導電型之不純物之第1導電型之矽構成。低濃度不純物層33是配置在半導體層40之表面側，接觸半導體基板32而形成，包含濃度比半導體基板32之第1導電型之不純物之濃度低之第1導電型之不純物而為第1導電型。低濃度不純物層33亦可以是例如藉由磊晶成長而形成在半導體基板32上。另，低濃度不純物層33亦是電晶體10及電晶體20之漂移層，在本說明書中有時是稱作漂移層。
金屬層30是接觸半導體層40之背面側而形成，由銀(Ag)或銅(Cu)構成。另，金屬層30亦可以微量地含有在金屬材料之製造步驟中作為不純物而混入之金屬以外之元素。又，金屬層30可以是形成在半導體層40之背面側之整面，亦可以不是形成在整面。
如圖1及圖2A所示，在低濃度不純物層33之第1區域A1形成有包含與第1導電型不同之第2導電型之不純物之第1體區域18。在第1體區域18形成有包含第1導電型之不純物之第1源極區域14、第1閘極導體15、及第1閘極絕緣膜16。
第1閘極絕緣膜16是在形成從半導體層40之上表面貫穿第1體區域18而到達低濃度不純物層33之一部分為止之深度之複數個第1閘極溝17之內部形成，第1閘極導體15是在第1閘極絕緣膜16上形成。
第1源極電極11是由一部分12與一部分13構成，一部分12是透過一部分13來與第1源極區域14及第1體區域18連接。第1閘極導體15是埋在半導體層 40之內部之埋入式閘極電極，與第1閘極電極墊119電連接。
第1源極電極11之一部分12是在面朝下安裝中之迴銲(reflow)時與焊料接合之層，作為非限定之一例，亦可以是以包含鎳、鈦、鎢、鈀中之任1者以上之金屬材料構成。亦可以在一部分12之表面施加有金等之鍍敷。
第1源極電極11之一部分13是連接一部分12與半導體層40之層，作為非限定之一例，亦可以是以包含鋁、銅、金、銀中之任1者以上之金屬材料構成。
在低濃度不純物層33之第2區域A2形成有包含第2導電型之不純物之第2體區域28。在第2體區域28形成有包含第1導電型之不純物之第2源極區域24、第2閘極導體25、及第2閘極絕緣膜26。
第2閘極絕緣膜26是在形成從半導體層40之上表面貫穿第2體區域28而到達低濃度不純物層33之一部分為止之深度之複數個第2閘極溝27之內部形成，第2閘極導體25是在第2閘極絕緣膜26上形成。
第2源極電極21是由一部分22與一部分23構成，一部分22是透過一部分23來與第2源極區域24及第2體區域28連接。第2閘極導體25是埋在半導體層40之內部之埋入式閘極電極，與第2閘極電極墊129電連接。
第2源極電極21之一部分22是在面朝下安裝中之迴銲時與焊料接合之層，作為非限定之一例，亦可以是以包含鎳、鈦、鎢、鈀中之任1者以上之金屬材料構成。亦可以在一部分22之表面施加有金等之鍍敷。
第2源極電極21之一部分23是連接一部分22與半導體層40之層，作為非限定之一例，亦可以是以包含鋁、銅、金、銀中之任1者以上之金屬材料構成。
藉由電晶體10及電晶體20之上述構成，半導體基板32是作為令電晶體10之第1汲極區域及電晶體20之第2汲極區域共用化之共用汲極區域而發 揮。低濃度不純物層33之接觸半導體基板32側之一部分有時亦作為共用汲極區域而發揮。又，金屬層30是作為令電晶體10之汲極電極及電晶體20之汲極電極共用化之共用汲極電極而發揮。
如圖1所示，第1體區域18是被具有開口之層間絕緣層34覆蓋，設有通過層間絕緣層34之開口來與第1源極區域14連接之第1源極電極11之一部分13。層間絕緣層34及第1源極電極11之一部分13是被具有開口之鈍化層35覆蓋，設有通過鈍化層35之開口來與第1源極電極11之一部分13連接之一部分12。
第2體區域28是被具有開口之層間絕緣層34覆蓋，設有通過層間絕緣層34之開口來與第2源極區域24連接之第2源極電極21之一部分23。層間絕緣層34及第2源極電極21之一部分23是被具有開口之鈍化層35覆蓋，設有通過鈍化層35之開口來與第2源極電極21之一部分23連接之一部分22。
所以，複數個第1源極電極墊116及複數個第2源極電極墊126分別是指第1源極電極11及第2源極電極21在半導體裝置1之表面部分性地露出之區域，所謂端子之部分。同樣地，1個以上之第1閘極電極墊119及1個以上之第2閘極電極墊129分別是指第1閘極電極19(未在圖1、圖2A、圖2B圖示。)及第2閘極電極29(未在圖1、圖2A、圖2B圖示。)在半導體裝置1之表面部分性地露出之區域，所謂端子之部分。
在半導體裝置1，例如，亦可以令第1導電型為N型，令第2導電型為P型，第1源極區域14、第2源極區域24、半導體基板32、及低濃度不純物層33是N型半導體，且第1體區域18及第2體區域28是P型半導體。
又，在半導體裝置1，例如，亦可以令第1導電型為P型，令第2導電型為N型，第1源極區域14、第2源極區域24、半導體基板32、及低濃度不純物層33是P型半導體，且第1體區域18及第2體區域28是N型半導體。
在以下之說明是以令第1導電型為N型，令第2導電型為P型，電晶 體10與電晶體20是所謂N通道型電晶體的情況，來說明半導體裝置1之導通動作。
另，在此是以電晶體10與電晶體20具備在功能、特性、構造等方面沒有任何差異之對稱性為前提來說明。雖然圖1、圖2A、圖2B亦是以對稱性為前提來描繪，但對本發明之晶片尺寸封裝型之雙構成之縱型場效電晶體而言，對稱性並非絕對必要之條件。
關於單構成之縱型場效電晶體，大致上亦可以當作是只形成雙構成之縱型場效電晶體之單側(電晶體10)。不過，晶片尺寸封裝型的情況下，必須在具備源極電極墊116、閘極電極墊119之半導體層40之表面側進一步設置汲極電極墊。此情況下，必須從半導體層40之表面側形成與在半導體層40之背面側具備之汲極層電連接之汲極誘出構造。
[2.縱型場效電晶體之動作]
圖3A及圖3B分別是在半導體裝置1之X方向及Y方向反覆形成之電晶體10(或電晶體20)之大致單位構成的平面圖及立體圖。在圖3A及圖3B，為了易於了解，半導體基板32、第1源極電極11(或第2源極電極21)、鈍化層35及層間絕緣層34是未圖示。
Y方向是與半導體層40(低濃度不純物層33)之上表面平行，且第1閘極溝17及第2閘極溝27延伸之方向。又，X方向是與半導體層40(低濃度不純物層33)之上表面平行且與Y方向正交之方向，Z方向是與X方向、Y方向皆正交且顯示半導體裝置1之高度方向之方向。在本揭示，有時會將Y方向表示成第1方向，將X方向表示成第2方向，將Z方向表示成第3方向。
如圖3A及圖3B所示，電晶體10具備將第1體區域18與第1源極電極11電連接之第1連接部18A。第1連接部18A是第1體區域18中之未形成第1源極區域14之區域，包含與第1體區域18相同之第2導電型之不純物。第1源極區域14與第1連接部18A是沿著Y方向交互且週期性地反覆配置。電晶體20亦同樣。
在半導體裝置1，若於第1源極電極11施加高電壓及於第2源極電極21施加低電壓，以第2源極電極21作為基準而於第2閘極電極29(第2閘極導體25)施加閾值以上之電壓，則在第2體區域28中之第2閘極絕緣膜26之附近形成導通通道。結果，主電流於第1源極電極11-第1連接部18A-第1體區域18-低濃度不純物層33-半導體基板32-金屬層30-半導體基板32-低濃度不純物層33-在第2體區域28形成之導通通道-第2源極區域24-第2源極電極21這樣之路徑流動，半導體裝置1成為導通狀態。另，在此導通路徑中之第2體區域28與低濃度不純物層33之界面有PN接面(亦稱作主接合)，作為體二極體(body diode)而發揮。又，由於此主電流流過金屬層30，故可藉由增厚金屬層30來擴大主電流路徑之截面積，降低半導體裝置1之開電阻。
同樣地，在半導體裝置1，若於第2源極電極21施加高電壓及於第1源極電極11施加低電壓，以第1源極電極11作為基準而於第1閘極電極19(第1閘極導體15)施加閾值以上之電壓，則在第1體區域18中之第1閘極絕緣膜16之附近形成導通通道。結果，主電流於第2源極電極21-第2連接部28A-第2體區域28-低濃度不純物層33-半導體基板32-金屬層30-半導體基板32-低濃度不純物層33-在第1體區域18形成之導通通道-第1源極區域14-第1源極電極11這樣之路徑流動，半導體裝置1成為導通狀態。另，在此導通路徑中之第1體區域18與低濃度不純物層33之界面有PN接面(亦稱作主接合)，作為體二極體而發揮。
[3.活性區域與外周區域(端部)]
圖4是顯示半導體裝置1之構成要件中之第1體區域18與第2體區域28、及第1活性區域112與第2活性區域122之在半導體層40(低濃度不純物層33)之平面視之形狀之一例的平面圖。雖然在圖4並未圖示，但第1閘極溝17、第2閘極溝27亦是朝Y方向延伸。
第1活性區域112是指含括當於電晶體10之第1閘極電極19(第1閘 極導體15)施加閾值以上之電壓時形成導通通道之部分之全部的最小範圍。形成導通通道之部分是複數個第1閘極溝17分別與第1源極區域14鄰接之部分。在半導體層40之平面視中，第1活性區域112是含括於第1體區域18。
第2活性區域122是指含括當於電晶體20之第2閘極電極29(第2閘極導體25)施加閾值以上之電壓時形成導通通道之部分之全部的最小範圍。形成導通通道之部分是複數個第2閘極溝27分別與第2源極區域24鄰接之部分。在半導體層40之平面視中，第2活性區域122是含括於第2體區域28。
將第1區域A1中之包圍第1活性區域112之區域稱作第1外周區域，將第2區域A2中之包圍第2活性區域122之區域稱作第2外周區域。
在本揭示，第1體區域18是在半導體裝置1之第1外周區域中於X方向與Y方向皆階段性地變淺而終止。又，第2體區域28是在半導體裝置1之第2外周區域中於X方向與Y方向皆階段性地變淺而終止。
以下是依各實施形態來說明體區域終止之形狀之特徵與效果，首先，先說明識別第1體區域18或第2體區域28之下表面亦即主接合18b之方式。另，在本揭示，體區域之下表面與主接合是相同意思。
作為識別主接合18b之方式之一例，有將半導體裝置1切斷成露出XZ面或YZ面，對包含第1外周區域或第2外周區域之截面中之一定範圍進行著色處理，且以SEM(Scanning Electron Microscope，掃描式電子顯微鏡)觀察之方法。著色處理是以將硝酸、氫氟酸、醋酸以一定比例混合之藥劑進行蝕刻之方法，藉此，包含P型之不純物之半導體區域之色彩被黑色化，可令體區域與漂移層之界面變明瞭。
作為識別主接合18b之方式之另一例，有將半導體裝置1切斷成露出XZ面或YZ面，以掃描式電容顯微鏡(SCM=Scanning Capacitance Microscopy)對包含第1外周區域或第2外周區域之截面中之一定範圍進行測定之方法。
雖然SCM難以測定觀察表面中之半導體之不純物濃度，但可高精度地測定導電型，故可映射截面中之半導體之導電型。SCM通常是以依變於載體濃度之電容變動來表示N型P型之不同，在每個測定之單位部位獲得以絕對值表示此極性之訊號強度的數值資料。
由於主接合18b之位置在原理上是既非N型亦非P型，故只要追蹤數值資料為0或0附近之位置即可。所以，以橫軸為X方向之位置，縱軸為極性之訊號強度來進行繪製的情況下，將縱軸為0之處視為主接合18b之位置亦無妨。
雖然在本揭示有標示主接合18b為平坦，但並非指一定要是經過規定之嚴格之平坦，包含通過藉由SCM獲得之曲線或藉由SEM獲得之圖像，在位置平均是大致平坦之情形。
另，以下之各實施形態之說明並非著重於半導體裝置1為雙構成一事，只要沒特別聲明，則各構成要件之記載是不區分第1與第2。賦予之號碼是代表性地使用對第1構成要件賦予之號碼。
(實施形態1)
[1-1.體區域之端部構造之形狀]
圖5A是將在本實施形態1之半導體裝置1之X方向上之外周區域之構造(以下，有時是稱作端部之構造或終端構造)之一部分示意地顯示的圖。又，圖5B是將圖5A之一部分且體區域18之端部構造之一部分擴大的圖。
另，圖5A與圖5B及後述之圖5C是省略鈍化層35與金屬層30之圖示。
當雙型之半導體裝置1的情況下，在平面視中，第1外周區域是包圍第1活性區域112，第2外周區域是包圍第2活性區域122，因此，在半導體裝置1之中央側(電晶體10與電晶體20之邊界線90之附近)亦具備類似之構造。圖5A顯示之截面示意圖可視為圖4顯示之各虛線框之從箭頭側觀看截面之共通圖。
如圖5A所示，體區域18是由第1體部分181與第2體部分182構成，第1體部分181含括了形成有導通通道之活性區域112，且從前述低濃度不純物層33之上表面起算之深度為固定，第2體部分182不包含活性區域112，在低濃度不純物層33之平面視中，在包圍活性區域112之外周區域側鄰接第1體部分181，且在X方向以有限之長度而具有區間，前述區間之從低濃度不純物層33之上表面起算之深度固定在比第1體部分181之深度淺之位置。
在包含X方向與Z方向之平面(XZ面)之截面視中，當以第1體部分181之深度(從第1體部分181之上表面至下表面亦即主接合18b為止之Z方向之長度)作為D1[μm]，在第2體部分182，以深度(從第2體部分182之上表面至下表面亦即主接合18b為止之Z方向之長度)為固定之區間中之最靠近第1體部分181之區間之深度作為D2[μm]時，D1>D2。另，在圖5A或圖5B，由於在第2體部分182，深度為固定之區間只有1處，故該區間之深度為D2。
在相同之截面視中，第1體部分181是體區域18中之體區域18之下表面18b在包含活性區域112之側且深度D1而顯示平坦形狀之部分。第2體部分182是從體區域18之下表面18b在外周區域側開始朝+Z方向上昇之點，至在外周區域側在低濃度不純物層33之上表面終止之點。
在相同之截面視中，以體區域18之下表面18b中之第1體部分181之深度D1終止且連接第2體部分182之下表面之點作為第1連接點18a1，第1體部分181與第2體部分182之邊界18a是通過第1連接點18a1之Z方向之直線。
再者，在相同之截面視中，第2體部分182包含：體區域18之下表面18b從第1連接點18a1變化到深度D2為止的、往X方向前進之長度有限的第1區間。第1連接點18a1可視為包含於第1體部分181，亦可視為包含於第2體部分182之第1區間。又，亦可將第2體部分182中之以深度D2而維持平坦之區間視為包含於第1區間。
在相同之截面視中，當以位於第2體部分182之下表面且在X方向上最遠離第1體部分181且深度D2終止之位置作為第2連接點18a2時，第2體部分182包含：從第2連接點18a2至體區域18在低濃度不純物層33之上表面終止之點為止的、往X方向前進之長度有限之第2區間。第2區間包含第2連接點18a2。
在相同之截面視中，第2體部分182中之以深度D2而維持平坦之區間被視為包含於第1區間的情況下，第2連接點18a2是體區域18之下表面18b中之連接第2體部分182之第1區間與第2區間之點。
在相同之截面視中，若以幾何學來認識第2體部分182之下表面，則第2連接點18a2是反曲之方向與第1連接點18a1相同之反曲點，可以說是最靠近第1連接點18a1之反曲點。
在相同之截面視中，第1區間之體區域18之下表面18b在深度從D1變化到D2為止，不具有深度比D1深之處。又，在相同之截面視中，第2區間之體區域18之下表面18b在深度從D2變化到零(低濃度不純物層33之上表面)為止，不具有深度比D2深之處。亦即，在相同之截面視中，第2體部分182之深度是朝X方向單調地減少。
在相同之截面視中，以第2體部分182之沿著X方向之長度作為L1[μm]。L1是從第1連接點18a1至第2體部分182在低濃度不純物層33之上表面終止之點為止之X方向上的長度。
在相同之截面視中，在第2體部分182，以第2區間之沿著X方向之長度作為L2[μm]。L2是從第2連接點18a2至第2體部分182在低濃度不純物層33之上表面終止之點為止之X方向上的長度。
又，在相同之截面視中，在比第2體部分182更半導體裝置1之外周區域側不存在顯示第2導電型之半導體區域。
雖然是後述，但D1與D2之大小關係及L1與L2之大小是決定半導 體裝置1之外周區域之主接合(亦稱作主接合端)之曲率的要素。因應於主接合端之曲率，空乏層之擴張受到影響而決定了撞擊游離之發生難易度。
[1-2.在體區域設置端部構造之效果]
在圖5C顯示使用圖5A所示之構造來模擬在汲極-源極間施加製品規格之額定電壓(在此是22V)時之撞擊游離像。在圖5C，以顏色之濃淡來表示撞擊游離率之差，將其部分性地與圖5A重疊而顯示。根據此，可得知沿著主接合18b(體區域18之下表面18b)而電場強度最強、最容易發生撞擊游離之部位是位於第2體部分182之第2區間。
由於在第2體部分182中有淺的部分(D1>D2)，故如圖5C內之白線所示，夾主接合18b之空乏層之擴張受到限制。
再者，第2連接點18a2及比其更位於外周區域側之第2區間是受到主接合18b之形狀之影響而等電位線之密度高，電場強度增大，易於發生撞擊游離。所以，第2體部分182之第2區間是相對於汲極-源極間之電壓施加而耐壓最低之構造。
使用圖5B來描述對令耐壓在第2區間變低而言有利之條件。
如圖5B所示，在XZ平面之截面視中，以將第1連接點18a1與在低濃度不純物層33之上表面中之體區域18終止之點(為了方便而將其稱作上表面終止點)連結之直線稱作直線1。以直線1與低濃度不純物層33之上表面構成之角度作為θ1，tanθ1=D1/L1。
若在汲極-源極間逐漸施加電壓，則空乏層是夾主接合18b而朝上下擴張。著眼於空乏層之下端，第1連接點18a1之空乏層下端是從主接合18b，朝-Z方向隔著一定之距離而存在。以通過此處且與直線1平行之直線作為直線3。
另，上述一定之距離是因應第1體部分181之主接合18b附近之第2導電型之不純物濃度與低濃度不純物層33之第1導電型之不純物濃度等而決定。
若假設第2體部分182之主接合18b是與直線1一致之形狀，則空乏層下端是可以以直線3來近似，此情況下，第2體部分182之空乏層下端是均一，電場強度增大之部位並不存在。
然而，若第2體部分182之主接合18b是如圖5B所示之形狀，則尤其因為第2連接點18a2比直線1更朝下方(-Z方向)突出，故包含第2連接點18a2之第2區間之空乏層之擴張是受到壓迫。結果，由於電場強度增大，故可在第2區間設置耐壓低之部位。
以將第2連接點18a2與上表面終止點連結之直線2、及低濃度不純物層33之上表面構成之角度作為θ2(tanθ2=D2/L2)，為了令第2連接點18a2比直線1更朝下方突出，宜令θ2>θ1成立。換句話說，關於在第2體部分182之深度D2，宜令D1×L2/L1<D2<D1之關係成立。
在包含活性區域112之第1體部分181，就構造上而言，耐壓低的是閘極溝17之前端附近。在閘極溝17之前端附近發生撞擊游離的情況下，耐壓是因為閘極溝17之製造上之好壞而發生參差。因此，若刻意在半導體裝置1之外周區域設置比閘極溝17之前端更易於發生撞擊游離之構造，可抑制耐壓之參差。
所以，就令電晶體10之耐壓穩定化而言，電晶體10宜刻意設計成第2體部分182之耐壓比第1體部分181之耐壓低。
亦即，宜令電晶體10之製品規格顯示之汲極-源極間之規格最大電壓(額定電壓)<第2體部分182之耐壓<第1體部分181之耐壓這樣之關係成立。
在圖6繪製第1體部分181之深度D1與第2體部分182之深度D2的差異(D1-D2[μm])、及耐壓BVDSS[V]之關係之一例。BVDSS[V]是當以汲極-源極間電流作為IDS[A]，以汲極-源極間電壓作為VDS[V]時，藉由IDS=1.0μA時之VDS，將此定義為此構造之耐壓(BVDSS=VDS@IDS=1.0μA)。圖6是令D1之值與L1、L2為首之其他參數一起固定，只有D2之值改變。
根據圖6，若D1-D2越來越大亦即第2連接點18a2變淺，則耐壓是越來越低而收斂。就令電晶體10之耐壓穩定之觀點而言，第2區間之耐壓宜為低。亦即，電晶體10之製品規格顯示之汲極-源極間之規格最大電壓<第2體部分182之耐壓<第1體部分181之耐壓這樣之關係成立。
由圖6之結果，若d=D1-D2[μm]，則汲極-源極間之規格最大電壓BVDSS宜為BVDSS≦9534×d4+7087×d3+1970×d2+249×d+31之關係。
然而，當D2變得過淺的情況下，第2區間之耐壓變得過低，有難以相對於電晶體10之規格最大電壓而確保充分之餘裕之可能性。若如上述般地令D1×L2/L1<D2之關係成立且調整d=D1-D2，可令第2區間之耐壓降低且相對於希望之規格最大電壓而確保充分之耐壓之餘裕。
又，本揭示宜為在半導體裝置1之平面視中，在比第2體部分182更半導體裝置1之外周區域側不存在顯示第2導電型之半導體區域。若在比第2體部分182更半導體裝置1之外周區域側具備顯示第2導電型之半導體區域，主接合18b會受其影響而更朝半導體裝置1之外周區域側延伸。結果，有第2體部分182之耐壓增大而抵銷本揭示所謀求之效果之可能性。
[1-3.形成體區域之端部構造之方法]
以下是說明本實施形態1之電晶體10之製造方法，尤其說明體區域18之端部構造之形成方式。
圖7是顯示在製造本實施形態1之構造之過程中，為了形成體區域18而注入第2導電型之不純物之前一瞬間之狀態的示意圖。
圖7(A)是半導體裝置1之平面(XY平面)視的示意圖，下段側分別顯示沿著在圖7(A)顯示之I-I線、II-II線而進行XZ面截面視時的示意圖。圖7(B)與圖7(C)分別是沿著圖7(A)之III-III線、IV-IV線而進行YZ面截面視時的示意圖。
在圖7(A)、(B)、(C)中，在形成體區域18之端部構造之區域先進行 了光阻之圖案化，而在Y方向交互且週期性地設置有開口部。沿著Y方向，以週期作為a1[μm]，以光阻之開口部之寬作為a2[μm]。圖8(A)、(B)、(C)是示意地表示在此狀態下注入第2導電型之不純物後一瞬間之狀態。
雖然就原理而言，第2導電型之不純物是只注入光阻開口部，但若注入是以有限之角度來進行，則可能在半導體層40被光阻被覆之區域亦有一定程度之注入。圖8(A)之下段之XZ截面圖與圖8(C)之顯示是將此考慮在內。
圖9(A)、(B)、(C)是示意地顯示從圖8(A)、(B)、(C)之狀態去除光阻後，進行了熱處理之後之狀態。注入之第2導電型之不純物因為熱而擴散，到達比剛注入後更深之位置。
就在圖7(A)中Y方向之全長未被光阻被覆之區域(III-III線)與光阻在Y方向週期性地的開口之區域(IV-IV線)而言，剛注入後之不純物之到達深度沒有顯著之差異(圖8(B)與(C))。
然而，在進行了熱處理後，在Y方向之全長未被光阻被覆之區域(III-III線)，不純物是到達深的位置，相對於此，在光阻在Y方向週期性地開口之區域(IV-IV線)，不純物是除了Z方向之外，還從注入之區域往未注入之區域，朝Y方向擴散。結果，相較於III-III線，IV-IV線之第2導電型之不純物之擴散是收斂在相對地淺之位置。
所以，如圖9(A)之下段側所示，在體區域18之端部形成第2導電型之不純物之到達深度淺之部分，其相當於第2體部分182。可藉由光阻之開口部之寬a2與週期a1等之尺寸控制及注入條件與熱處理條件之操作而控制第2體部分182之形狀，尤其主接合18b之形狀。
如以上，本實施形態1之製造方法是先進行了光阻之圖案化，藉此，可只進行1次之第2導電型之不純物之注入就同時形成第1體部分181與第2體部分182，故可減輕製造成本。
根據本實施形態1之製造方法，雖然會隨著注入條件與熱處理條件而有差異，但在半導體裝置1之平面(XY面)視中，第2體部分182包含第2導電型之不純物濃度相對地高濃度之區域與第2導電型之不純物濃度相對地低濃度之區域交互且週期性地出現之部分。
又，在YZ平面之截面視中，第2體部分182包含第2導電型之不純物濃度相對地高濃度之區域與第2導電型之不純物濃度相對地低濃度之區域交互且週期性地出現之部分。
又，在YZ平面之截面視中，第2體部分182包含淺處與深處沿著Y方向而交互且週期性地出現之部分。此時，在相同之截面視中，第2體部分182之下表面是沿著Y方向而顯示凹凸形狀。
在半導體裝置1之平面視中，第2導電型之不純物相對地高濃度之區域是對應於圖8(A)、(B)、(C)中之光阻開口之區域，這在YZ平面之截面視中是對應於第2導電型之不純物相對地高濃度之區域，再者，在YZ平面之截面視中是對應於第2體部分182沿著Y方向而週期性地產生之深處。
同樣地，在半導體裝置1之平面視中，第2導電型之不純物相對地低濃度之區域是對應於圖8(A)、(B)、(C)中之被光阻被覆之區域，這在YZ平面之截面視中是對應於第2導電型之不純物相對地低濃度之區域，再者，在YZ平面之截面視中是對應於第2體部分182沿著Y方向而週期性地產生之淺處。
圖10A顯示模擬以本製造方法製造之電晶體10之在YZ平面之截面之結果來作為一例。圖10A顯示之模擬是令光阻之圖案化之週期為0.8μm，令光阻之開口部之寬為0.2μm。雖然亦依變於製造條件，但可得知主接合18b沿著Y方向而顯示週期性之凹凸形狀，在第2體部分182包含淺處與深處沿著Y方向而交互且週期性地出現之部分。
圖10B是將模擬以相同之製造方法製造之電晶體10之摻雜濃度之 結果予以繪製，圖10C是將在圖10B中部分地框起之範圍擴大。橫軸是從半導體層40(低濃度不純物層33)之上表面起算之深度，縱軸是摻雜濃度。摻雜濃度是將不純物之導電型亦納入考量之濃度，在第1導電型之不純物濃度與第2導電型之不純物濃度相等之部位是相抵銷而值為零。亦即，值為零之處是主接合18b。
在圖10B、圖10C分別繪製圖10A所示之第2體部分182之淺處(Pos1)與第2體部分182之深處(Pos2)之在Z方向上之摻雜濃度。可得知在該舉例顯示之製造條件下，Z方向之深度之差異是以大約0.04~0.05μm之寬而出現。
使用圖10D來說明與第2體部分182之製造時之不純物注入相關之開口尺寸及主接合18b之好壞形狀之關係。
圖10D是為了促進理解而將圖10A之白框所示之範圍強調表示的示意圖。在圖10D，主接合18b之形狀是變更成類似正弦函數之形狀，圖10D內之尺寸亦以與實際尺寸不同之關係來表示。
如圖8(A)、(C)所示，在形成體區域18之端部構造之區域，光阻是圖案化而在Y方向交互且週期性地設置開口部。以沿著Y方向之週期作為a1[μm]，以光阻之開口部之寬作為a2[μm]，在圖10D，將主接合18b之相鄰之極大點連繫之距離是對應於週期a1。
由於在圖8(A)、(C)，不純物注入是在光阻之開口部進行，故在圖10D，主接合18b之各個極小點分別相當於光阻之開口部之在Y方向上之中央位置。同樣地，在圖10D，主接合18b之各個極大點分別相當於光阻之非開口部之在Y方向上之中央位置。
在YZ平面之截面視中，朝光阻之開口部注入之不純物是因為熱處理而朝位於Y方向之兩側之非注入區域擴散，因此，從光阻之開口部之中央往Y方向之兩側是不純物濃度降低且第2體部分182變淺。由於是起因於不純物之擴散，故主接合18b從各個極小點往Y方向之兩側變化至振幅之一半為止之寬，可 視為與實際之注入不純物之寬亦即光阻之開口部之寬大約同等。
所以，對應到圖10D，當以第2體部分182變淺之部分的深度作為d21[μm]，以變深之部分的深度作為d22[μm]時(亦可視為有d21<D2<d22之關係)，在Y方向中，第2體部分182之深度為d22-(d22-d21)/4之最靠近區間，是與光阻之開口部之寬a2大致一致。
在此，令n是在光阻設置開口部之重複次數，為了令第2體部分182為淺而不可以注入不純物之體積L1×(a1×n)×(D1-D2)，與在第2體部分182中因為被光阻被覆而未注入不純物之區域之體積L1×((a1-a2)×n)×D1必須是同程度。所以，a2=a1×D2/D1之關係成立。
以與圖10D之對應關係而言，在Y方向中，第2體部分182之深度成為d22-(d22-d21)/4之最靠近區間是與a1×D2/D1大致相等。在此，大致相等是指a1×D2/D1之值之1/2倍至2倍之範圍。這是考慮到注入不純物時之注入角度或熱處理條件造成之波動。
話說，以本實施形態1之製造方法製造之電晶體10之體區域18之第2導電型之不純物濃度是從低濃度不純物層33之上表面往主接合18b緩慢地降低至少1位數以上之濃度，典型而言是從1.0E18cm-3代降低至1.0E16cm-3代。第2導電型之不純物濃度曲線在第1體部分181是在Z方向容納於D1之寬，相對於此，在第2體部分182是在Z方向壓縮於D2之寬。因此，第2體部分182之第2導電型之不純物之Z方向之濃度梯度是比第1體部分181之第2導電型之不純物之Z方向之濃度梯度大。
(實施形態2)
[2-1.體區域之端部構造之形狀]
圖11A是將在本實施形態2之半導體裝置1之X方向上之外周區域之構造(以下，有時是稱作端部之構造或終端構造)之一部分示意地顯示的圖。 又，圖11B是將圖11A之一部分且體區域18之端部構造之一部分擴大的圖。
另，圖11A與圖11B及後述之圖11C是省略鈍化層35與金屬層30之圖示。
圖面中，相當於在實施形態1說明之構造物的地方是賦予相同符號，與實施形態1同樣之內容是省略說明。
本實施形態2之不同於實施形態1之處是第2體部分182之深度D2大幅地小於第1體部分181之深度D1。在圖11A之例，若以從低濃度不純物層33之上表面至第1源極區域14之下表面為止之深度作為Ds[μm]，則D2<Ds<D1。
又，在第1體部分181及第2體部分182共通，從低濃度不純物層33之上表面至深度D2為止之區域之第2導電型之不純物濃度p2[cm-3]，及在第1體部分181從深度D2至深度D1為止之區域之第2導電型之不純物濃度p1[cm-3]是大幅地相異，這亦為本實施形態2之特徵。
在圖12(A)顯示本實施形態2之第1體部分181(實線)與第2體部分182(虛線)之在深度方向上之第2導電型之不純物濃度曲線。又，在圖12(B)顯示第1體部分181(實線)與第2體部分182(虛線)之在深度方向上之第1導電型之不純物濃度曲線。圖12(A)、(B)皆是使用製程模擬而獲得之資料。
根據圖12(A)，第1體部分181之第2導電型之不純物濃度曲線(實線)與第2體部分182之第2導電型之不純物濃度曲線(虛線)是在從低濃度不純物層33之上表面至深度D2為止之區間中，在第2導電型之不純物濃度為1E19cm-3以上之範圍中為一致。
再者，根據圖12(B)，比D2深之位置之第1導電型之不純物濃度曲線是不論在第1體部分181(實線)或在第2體部分182之正下方之漂移層33(虛線)皆同等。
雖然有第1導電型之不純物存在，但第2導電型之不純物以更高濃 度而存在之範圍是作為體區域18而發揮。因此，第1體部分181之主接合18b是比D2位於下部側而到深度D1之位置為止。相對於此，第2體部分182之主接合18b是到深度D2。
另，本實施形態2亦是在比第2體部分182更半導體裝置1之外周區域側不存在顯示第2導電型之半導體區域。
話說，圖12(A)中之z1、z2分別是第1體部分181、第2體部分182之第2導電型之不純物濃度與低濃度不純物層33之第1導電型之不純物濃度一致之處。亦即，顯示各自之部分之主接合18b之位置。只要分別獲得第1導電型與第2導電型之不純物濃度曲線，即可如圖12(A)所示地由z1、z2分別識別出第1體部分181之深度D1與第2體部分182之深度D2。
[2-2.在體區域設置端部構造之效果]
在圖11C顯示使用圖11A所示之構造來模擬在汲極-源極間施加製品規格之額定電壓(在此是22V)時之撞擊游離像。在圖11C，以顏色之濃淡來表示撞擊游離率之差，將其部分性地與圖11A重疊而顯示。根據此，可得知在主接合18b中，電場強度最強、最容易發生撞擊游離之部位是位於第2體部分182之第2區間。
由於在第2體部分182中，比第1體部分181之深度D1淺的部分具有一定之長度(L1>0、D2<Ds)，故如圖11C內之白線所示，夾主接合18b之空乏層之擴張受到限制。尤其第2體部分182具有1E19cm-3以上之高濃度不純物濃度，故尤其空乏層上端易受到擴張之限制。
又，第2連接點18a2及比其更外周區域側之第2區間是受到主接合18b之形狀之影響而等電位線之密度高，電場強度增大，易於發生撞擊游離。所以，第2體部分182之第2區間是最相對於汲極-源極間之電壓施加而耐壓低之構造。
圖13A顯示以圖11A所示之構造(D2<Ds)與具有圖12(A)、(B)所示之不純物濃度曲線之構造作為基準，只有第2體部分182之長度L1以6個水準來改更時之撞擊游離之發生難易度之模擬結果。
在圖13A，與圖11C同樣地顯示模擬在汲極-源極間施加製品規格之額定電壓(在此是22V)時之撞擊游離像。又，圖13B是各水準之VDS-IDS之關係之模擬結果。VDS[V]是汲極-源極間電壓，IDS[A]是汲極-源極間電流。
在圖13A，從左邊依序為第2體部分182之長度0.7μm、0.6μm、0.5μm、0.4μm、0.3μm、0.2μm，共通的是任一者皆為在第2體部分182之第2區間最容易發生撞擊游離。然而，耐壓是依此順序而變大。
在圖13B顯示之VDS-IDS之繪製是從左邊對應該順序。若決定以IDS=1.0μA時之VDS作為此構造之耐壓(在此是BVDSS[V])，則6個水準下之耐壓是從左邊依序為BVDSS=18.9V、19.3V、19.9V、21.1V、22.9V、25.3V。若分別施加超過其之電壓來作為VDS，則想像成發生撞擊游離而體二極體發生突崩潰亦無妨。亦即，即便主接合端之不純物濃度曲線、D1、D2相同，亦可藉由令第2體部分182之長度L1變長，來將第2體部分182之耐壓往低之方向控制。
L1=0.2μm這樣之水準在實質上是相當於不存在第2體部分182中以深度D2而固定之部位的情況。雖然因為主接合端是以接近垂直之形式上昇，而可看到在終端位置易於發生撞擊游離之樣子，但此時之25.3V這樣之耐壓是與第1體部分181之耐壓相差無幾。
所以，實質上第2體部分182未發揮本揭示謀求之功能之情況下的耐壓是25.3V。電晶體10是在施加比25.3V低之電壓下沒有問題地運作，但施加超過25.3V之電壓會發生突崩潰。電晶體10之製品之規格最大電壓必須比25.3V低。
然而，如圖13A所示，若將第2體部分182設置成L1>0.2μm，由於 該部分之耐壓降低，可將第2體部分182之耐壓控制成比第1體部分181之耐壓低。所以，由於第2體部分182會比第1體部分181先發生突崩潰，故可令電晶體10之耐壓穩定化。
圖13C是將圖13B之結果以橫軸為L1，縱軸為BVDSS而繪製的圖。若將結果以近似式來表示，可得知BVDSS=26.4×(L1)2-36.4×L1+31.5(L1>0.2)。所以，當第1體部分181與第2體部分182之深度是D2<Ds，第2體部分182之長度大於0.2μm的情況下，只要採用電晶體10之耐壓低於26.4×(L1)2-36.4×L1+31.5之關係，即可令電晶體10之汲極-源極間之規格最大電壓<第2體部分182之耐壓<第1體部分181之耐壓這樣之想要之關係成立。
另，雖然上述關係式是D2<Ds<D1，且從低濃度不純物層33之上表面至深度D2為止之範圍中之第2導電型之不純物濃度曲線如圖12(A)所示之情況下的結果，但只要如圖11C所示地往更促進第2體部分182之撞擊游離之方向調整，即同樣地成立。所以，宜為D2<Ds，宜為至深度D2為止之範圍中之第2導電型之不純物濃度包含比圖12(A)所示之內容更高之部位。
如上述，本實施形態2是在體區域18中，在從低濃度不純物層33之上表面至深度D2為止之區域具備第2導電型之不純物濃度為1E19cm-3以上之高濃度之範圍。由於此高濃度層占據體區域18接觸源極電極11之位置，故亦發揮降低源極電極11與體區域18之間之接觸電阻的效果。
在本實施形態2中一律維持之D2<Ds這樣之條件是為了獲得降低該源極電極11與體區域18之間之接觸電阻之效果而必要之條件，這點是在本實施形態2之製造方法敘述。
本實施形態2可以說是令具有降低源極電極11與體區域18之接觸電阻之功能之高濃度第2導電型不純物層在體區域18之終端部突出。關於高濃度 第2導電型不純物層之在體區域18之終端部之突出，如圖11D所示，亦可以是例如令固定在深度D2之區間僅有些許。
如到此為止之敘述，可藉由在體區域18之終端部分設置長度、深度、濃度改變之第2體部分182，控制空乏層之擴張之限制，而安排電晶體10之耐壓最低之部位。第2體部分182可以是在平面視中將第1體部分181之外周繞一周般地包圍而設置，亦可以是只設置在第1體部分181之大致矩形狀之外周中之任意邊或局部性之部位。
在圖14顯示將體區域之端部構造以與本實施形態2類似之構造來形成之比較例的示意圖。在此顯示之比較例亦是在與本揭示之構成要件有對應關係之地方使用相同之賦予號碼。
比較例是在體區域18之端部令體區域18階段性地變淺。淺的部分是相當於本實施形態2之第2體部分182之構造。比較例之相當於第2體部分182之構造是藉由只有其正下方有包含比低濃度不純物層33之濃度更高濃度之第1導電型之不純物之部位，而控制成將主接合18b設置在淺的位置。
關於比較例之構造，在相當於第2體部分182之部位中，在夾主接合18b之上部之體區域18與下部之漂移層33皆有高濃度之不純物曲線。因此，與本實施形態2之構造相比，空乏層是除了上端難以擴張之外，下端亦難以擴張，更容易發生撞擊游離。由於相當於第2體部分182之部位之耐壓顯著地降低，故有難以相對於半導體裝置1之規格最大電壓而確保餘裕之特徵。
相對於此，由於本實施形態2之構造沒有第2體部分182之耐壓極端地降低之情形，故有易於相對於半導體裝置1之規格最大電壓而確保充分之餘裕之優點。
[2-3.形成體區域之端部構造之方法]
以下是說明實施形態2之電晶體10之製造方法，尤其著重於說明體 區域18之端部構造之形成方式。
圖15A1至圖15A6是表示圖14所示之比較例之構造之製造過程的示意圖，圖15B1至圖15B5是表示本實施形態2之構造之製造過程的示意圖。
如圖15A1及圖15B1所示，關於在低濃度不純物層33施加加工，比較例與本實施形態2是共通。
先說明比較例之構造之製造方法。首先，以設置相當於第2體部分182之端部構造為目的，而進行事先在作為其設置部位之低濃度不純物層33內，以比低濃度不純物層33之濃度更高之濃度注入第1導電型之不純物的步驟(圖15A2)。為了此步驟，在半導體晶圓塗布光阻，進行使用倍縮光罩而只在該設置部位開口之曝光處理。第1導電型之不純物注入是只施加在開口部分。
在圖15A2所示之步驟後，在低濃度不純物層33內，只有藉由圖15A2所示之步驟而注入了第1導電型之不純物之部位，是作為第1導電型之不純物濃度相異之部位而存在。
接著，如圖15A3所示，為了形成體區域18(相當於第1體部分181與第2體部分182之部分)，在半導體晶圓塗布光阻，使用令體區域18之設置部位開口之倍縮光罩而進行曝光處理，在開口部分注入第2導電型之不純物。
此時，在形成體區域18之範圍是以平行而一律地相同之條件來注入第2導電型之不純物。為了與在後面之別的步驟進行之第2導電型之不純物注入之條件區分，而姑且將此稱作第2條件。第2條件是調整成包含第2導電型之不純物濃度低於1E19cm-3之部分。
在圖15A3所示之步驟中，由於低濃度不純物層33是已經藉由圖15A2所示之步驟而部分性地以高濃度注入第1導電型之不純物，故只有此部分是第2導電型之不純物濃度與第1導電型之不純物濃度在相對地淺之位置相等。所以，可令主接合18b是只有此部分設置較淺。這是相當於在本實施形態2提到之 第2體部分182之部位。
比較例顯示之製造方法是之後形成閘極溝17、閘極絕緣膜16、閘極導體15、將閘極導體15與在後面之步驟形成之閘極電極19連接之閘極導體配線15a及層間絕緣層等。接著，如圖15A4所示，從體區域18之上表面選擇性地注入第1導電型之不純物而形成第1源極區域14。關於所謂之選擇性，請參考在圖3A、圖3B顯示之第1源極區域14之配置。
接著，在半導體層40之上表面，以比藉由圖15A3所示之步驟而形成之體區域18之第2導電型之不純物濃度更高之濃度，注入1E19cm-3以上之第2導電型之不純物，而形成體接觸層(圖15A5)。將此時之注入條件稱作第1條件，來與在圖15A3所示之步驟中進行之注入之條件(第2條件)區分。由於圖15A5所示之步驟是不進行光阻塗布，將半導體層40之上表面具備之氧化膜36當作光罩而進行注入，故宜將第1條件調整成不穿透氧化膜36。
比較例之製造方法是在圖15A5所示之步驟以後，經過一些步驟而形成源極電極11及閘極電極19(圖15A6)，進一步形成未圖示之鈍化層等，最後完成電晶體10。
另一方面，本實施形態2之製造方法是如圖15B1至圖15B5所示，一部分之步驟之有無與步驟順序不同於比較例之製造方法。首先，在本實施形態2之製造方法不存在與比較例之製造方法之圖15A2所示之步驟對應之過程。又，在本實施形態2之製造方法，與比較例之製造方法之圖15A3所示之步驟對應之步驟是後移到圖15B4。
本實施形態2之製造方法首先是從圖15B1所示之狀態形成閘極溝17、閘極絕緣膜16、閘極導體15、將閘極導體15與在後面之步驟形成之閘極電極19連接之閘極導體配線15a及層間絕緣層等。
接著，從低濃度不純物層33之上表面選擇性地注入第1導電型之不 純物而形成源極區域14(圖15B2)。單單只看此步驟的情況下，與比較例之製造方法之圖15A4所示之步驟並沒有差異。
接著，本實施形態2之製造方法是進行相當於比較例之製造方法之圖15A5之體接觸層之形成(圖15B3)。由於體接觸層是構成體區域18之上部，加上後述之下個步驟而以2階段來構成體區域18，故圖15B3所示之步驟可以說是體區域形成第1步驟。
在體區域形成第1步驟(圖15B3)，以將第2導電型之不純物以1E19cm-3以上之高濃度來注入之條件作為第1條件。將第1條件視為與在比較例之製造方法之圖15A5所示之步驟的注入條件同等亦無妨。體區域形成第1步驟(圖15B3)是將已經在半導體層40上形成之氧化膜36當作注入之光罩來利用。因此，不需要進行塗布光阻與用到倍縮光罩之曝光處理。除了在平面視中，不純物之注入區域不同之外，體區域形成第1步驟(圖15B3)是與比較例之製造方法之圖15A5所示之步驟沒有差異。
話說，體區域形成第1步驟(圖15B3)是必須選擇在將以後施加之熱處理之擴散列入考量之情形下，令不純物之注入深度成為D2之條件。重要的是D2<Ds。這是因為，由於在此階段已經形成源極區域14，故當D2>Ds的情況下，有電晶體10之主功能即導通通道之形成受損之可能性。
接著，本實施形態2是如圖15B4所示地進行體區域18中之第1體部分181之形成。這是體區域形成第2步驟。此時是在半導體晶圓塗布光阻，進行只有使形成第1體部分181之區域開口之曝光處理。在光阻之開口部分，以第2條件，將第2導電型之不純物注入成低於1E19cm-3之濃度。將第2條件視為與在比較例之製造方法之圖15A3所示之步驟中的注入條件同等亦無妨。
在體區域形成第2步驟(圖15B4)使用之倍縮光罩是相當於在比較例之製造方法之圖15A3所示之步驟使用之倍縮光罩。
體區域形成第2步驟(圖15B4)是將第2導電型之不純物注入在平面視中與已經在體區域形成第1步驟(圖15B3)形成之體接觸層相較之下小一圈之區域，而形成第1體部分181。在體區域形成第2步驟(圖15B4)中未被注入第2導電型之不純物之終端部分之體接觸層是第2體部分182。
另，在此，體接觸層與高濃度第2導電型不純物層是同義。
第2體部分182之長度L1是藉由控制在體區域形成第2步驟(圖15B4)使用之倍縮光罩之設計來調節。又，利用在體區域形成第1步驟(圖15B3)進行之第2導電型之不純物之注入條件來調節第2體部分182之深度D2。
本實施形態2之製造方法是在圖15B4所示之步驟以後，經過一些步驟而形成源極電極11及閘極電極19(圖15B5)，進一步形成未圖示之鈍化層等，最後完成電晶體10。
本實施形態2之製造方法換句話說是進行體區域形成第1步驟，然後進行體區域形成第2步驟之半導體裝置之製造方法，前述體區域形成第1步驟是對在平面視中形成體區域18之區域，以第1條件將第2導電型之不純物從低濃度不純物層33之上表面注入，而在從低濃度不純物層33之上表面至深度D2為止之區間形成第2導電型之不純物濃度為1E19cm-3以上之部分，前述體區域形成第2步驟是選擇在平面視中為第1體部分181之區域，以第2條件將第2導電型之不純物從低濃度不純物層33之上表面注入，而在深度D2至D1之區間形成第2導電型之不純物濃度低於1E19cm-3之部分。
又，這是令形成第2體部分182之部位在形成低濃度不純物層33以後且體區域形成第1步驟以前，沒有注入第1導電型之不純物及第2導電型之不純物的製造方法。由此，如上述，可獲得以比習知比較例還大的餘裕來相對於最大規格電壓而確保了耐壓之半導體裝置1。
本實施形態2之製造方法之優點主要有3項。
第1項是可將在比較例中，形成第2體部分182所必要之圖15A2所示之步驟，亦即1個步驟予以省略。由於可令使用之倍縮光罩減少1片，故製造方法是容易，可減輕製造成本。
第2項是如圖15B5所示，第2體部分182不配置在閘極導體配線15a之正下方。
當電晶體10之驅動時，在閘極導體配線15a施加閾值Vth[V]以上之電壓。因此，從閘極導體配線15a產生電場，有第2體部分182之耐壓從目標之設計值變化之虞。
然而，在本實施形態2之構造，直接接觸低濃度不純物層33之氧化膜36是在第2方向上，只限定於比第1體部分181與第2體部分182之邊界18a更靠近半導體裝置1之外周區域側而配置之構造。
或者，與閘極導體15同電位之閘極導體配線15a是在第2方向上，只限定於比第2體部分182更靠近半導體裝置1之外周區域側而配置之構造。
嚴謹而言，如圖11B所示，第2體部分182之第2區間亦可以位於直接接觸低濃度不純物層33之氧化膜36之正下方，但不宜位於閘極導體配線15a之正下方。又，雖然第1體部分181宜與源極電極11接觸，但在第2體部分182之第1區間亦可以是不與源極電極11接觸之構造。
如果是如上述般之構造，則第2體部分182不易被從閘極導體配線15a產生之電場影響，可獲得令耐壓穩定化之效果。
第3項是可降低用於驅動電晶體10之閾值Vth的起因於製造上之構造好壞之參差。
在本實施形態2之製造方法，如圖15B2、圖15B3、圖15B4所示，由於電晶體10之源極區域14之形成與體區域18之形成(體區域形成第1步驟與體區域形成第2步驟)是連續地進行，故低濃度不純物層33之上表面之狀態在該等步 驟之間是統一。所以，在各個步驟實施之不純物之注入不會因為個別地被低濃度不純物層33之上表面之狀態影響，而分別發生個別之參差。
將此顯示在圖16B之(1)、(2)。在源極區域14之形成(圖15B2)進行之第1導電型之不純物注入是即便注入條件相同，注入後之源極區域14之深度亦隨著低濃度不純物層33之上表面之狀態而改變。圖16B之(1)是在某上表面狀態下，源極區域14之形成相對地淺之情況之例。圖16B之(2)是在別的上表面狀態下，源極區域14之形成相對地深之情況之例。
雖然在本實施形態2之製造方法是跟著進行體區域形成第1步驟(圖15B3)與體區域形成第2步驟(圖15B4)，但由於低濃度不純物層33之上表面狀態為繼續而不變，故在圖16B之(1)之上表面狀態下，體區域18之形成亦與源極區域14同樣地相對地淺。在圖16B之(2)之上表面狀態下，體區域18之形成亦與源極區域14同樣地相對地深。
由於不論哪一個上表面狀態，源極區域14與體區域18是相同地形成較淺或形成較深，故相當於其差分之導通通道長度是不變。所以，可抑制在用於驅動電晶體10之閾值Vth發生起因於導通通道長度之參差之情形。
雖然低濃度不純物層33之上表面之狀態是亦包含半導體裝置1之面內之參差，但本實施形態2之製造方法是分別因應於該部位之上表面之狀態，故在面內亦有抑制導通通道長度之參差之效果。
相對於此，比較例之製造方法是在體區域18之形成(圖15A3)與源極區域14之形成(圖15A4)之間插入形成閘極溝17、閘極絕緣膜16、閘極導體15、閘極導體配線15a及層間絕緣層等之步驟。所以，在為了形成體區域18而注入第2導電型之不純物之時間點與為了形成源極區域14而注入第1導電型之不純物之時間點，低濃度不純物層33之上表面之狀態是改變。
將此顯示在圖16A之(1)、(2)。在體區域18之形成(圖15A3)進行之 第2導電型之不純物注入是即便注入條件相同，注入後之體區域18之深度亦隨著低濃度不純物層33之上表面之狀態而改變。圖16A之(1)是在某上表面狀態下，體區域18之形成相對地淺之情況之例。圖16A之(2)是在別的上表面狀態下，體區域18之形成相對地深之情況之例。
在比較例之製造方法，由於在之後進行之源極區域14之形成(圖15A4)，低濃度不純物層33之上表面狀態是確實地改變，故如圖16A之(1)及(2)之一起顯示，源極區域14之深度之決定是無關體區域18之深度。所以，相當於其差分之導通通道長度是沒有統一。受到構造好壞之參差與面內參差之影響，在用於驅動電晶體10之閾值Vth發生大的起因於導通通道長度之參差。
亦即，在本實施形態2之製造方法，形成源極區域14之步驟與體區域形成第1步驟與體區域形成第2步驟宜為以此順序而連續。作為其結果，形成之電晶體10是在半導體裝置1之面內，導通通道長度為一定。
上述特徵換句話說是如以下。亦即，本實施形態2之半導體裝置1是在與第1方向(Y方向)、第2方向(X方向)皆正交之第3方向(Z方向)中，閘極溝17之內部之閘極導體15之上表面是比源極區域14與體區域18之界面更位於上部，從閘極導體15之上表面至源極區域14與漂移層33之界面(主接合)為止的長度是在半導體裝置1之面內為一定。
或者，在與第1方向(Y方向)、第2方向(X方向)皆正交之第3方向(Z方向)中，閘極溝17之內部之閘極導體15之上表面是比源極區域14與體區域18之界面更位於上部，從閘極導體15之上表面至源極區域14與體區域18之界面為止的長度、及從體區域18與漂移層33之界面(主接合)18b至閘極溝17之前端為止的長度的和是在半導體裝置1之面內為一定。
另，在此提到之一定並非指嚴格之尺寸一定，而是指在任意抽出之複數個測定部位中，導通通道長度位於±10%之範圍內。只要在±10%之範圍， 對獲得本實施形態2之效果而言是沒有問題。
以上，本實施形態2之製造方法是具有3項優點而優於習知比較例之製造方法。
產業利用性
本申請案發明之具備縱型場效電晶體之半導體裝置是可作為控制電流路徑之導通狀態之裝置而廣泛地利用。
11:第1源極電極 14:第1源極區域 15a:閘極導體配線 17:第1閘極溝 18:第1體區域 18a:第1體部分與第2體部分之邊界 18a1:第1連接點 18a2:第2連接點 18b:主接合(PN接面、體區域之下表面) 19:第1閘極電極 32:半導體基板 33:低濃度不純物層或漂移層 36:氧化膜 181:第1體部分 182:第2體部分 D1,D2:深度 X:第2方向 Y:第1方向 Z:第3方向

Claims (10)

  1. 一種半導體裝置，是可面朝下安裝之晶片尺寸封裝型之半導體裝置，具備縱型場效電晶體，前述縱型場效電晶體具有：第1導電型之半導體基板，包含第1導電型之不純物；第1導電型之低濃度不純物層，在前述半導體基板上接觸而形成，包含濃度比前述半導體基板之前述第1導電型之不純物之濃度低之前述第1導電型之不純物；與前述第1導電型不同之第2導電型之體區域，形成在前述低濃度不純物層；前述第1導電型之源極區域，形成在前述體區域；閘極溝，形成從前述低濃度不純物層之上表面貫穿前述體區域而到達前述低濃度不純物層之一部分為止的深度，且朝與前述低濃度不純物層之上表面平行之第1方向延伸；閘極絕緣膜，形成在前述閘極溝之內部；及閘極導體，在前述閘極溝之內部，形成在前述閘極絕緣膜上，當以在前述低濃度不純物層之上表面中與前述第1方向正交之方向作為第2方向，以與前述第1方向、前述第2方向皆正交之方向作為第3方向時，前述體區域是由第1體部分與第2體部分構成，前述第1體部分在前述低濃度不純物層之平面視中，含括了形成有導通通道之活性區域，且從前述低濃度不純物層之上表面起算之深度為固定，前述第2體部分在前述平面視中，在包圍前述活性區域之外周區域側鄰接前述第1體部分，且在前述第2方向以有限之長度而具有區間，前述區間之從前述低濃度不純物層之上表面起算之深度固定在比前述第1體部分之深度淺之位置， 在包含前述第1方向與前述第3方向之平面之截面視中，前述第2體部分具有前述第2導電型之不純物相對地高濃度之區域與前述第2導電型之不純物相對地低濃度之區域沿著前述第1方向而交互且週期性地出現之部分。
  2. 如請求項1之半導體裝置，其中在包含前述第1方向與前述第3方向之平面之截面視中，前述第2體部分具有淺處與深處沿著前述第1方向而交互且週期性地出現之部分。
  3. 如請求項1之半導體裝置，其中在包含前述第2方向與前述第3方向之平面之截面視中，當以前述第1體部分之深度作為D1[μm]，以前述第2體部分之深度為固定之區間中之最靠近前述第1體部分之區間的前述第2體部分之深度作為D2[μm]，以前述體區域之下表面中之前述第1體部分之深度D1終止且連接前述第2體部分之下表面之點作為第1連接點，以位於前述第2體部分之下表面且最遠離前述第1體部分且深度D2終止之點作為第2連接點時，在包含前述第2方向與前述第3方向之平面之截面視中，前述第2體部分之深度是朝前述第2方向單調地減少，前述第2體部分具有：前述第2體部分之下表面從前述第1連接點變化到前述第2體部分之深度為D2為止的第1區間；及前述第2體部分之下表面從前述第2連接點變化到前述體區域在前述低濃度不純物層之上表面終止之點為止的第2區間，當以在前述第2方向中，從前述第1連接點至前述體區域在前述低濃度不純物層之上表面終止之點為止的長度作為L1[μm]，以在前述第2方向中，從前述第2連接點至前述體區域在前述低濃度不純物層之上表面終止之點為止的長度作為L2[μm]時，處於D2>D1×L2/L1之關係。
  4. 如請求項3之半導體裝置，其中在包含前述第1方向與前述第3方向之平面之截面視中，當以在前述第1方向交互且週期性地出現之前述第2體部分之淺處的深度作為d21[μm]，以深處的深度作為d22[μm]，以週期作為a[μm]時，在前述第1方向中，前述第2體部分之深度為d22-(d22-d21)/4之最靠近區間是與a×D2/D1大致相等。
  5. 一種半導體裝置，是可面朝下安裝之晶片尺寸封裝型之半導體裝置，具備縱型場效電晶體，前述縱型場效電晶體具有：第1導電型之半導體基板，包含第1導電型之不純物；第1導電型之低濃度不純物層，在前述半導體基板上接觸而形成，包含濃度比前述半導體基板之前述第1導電型之不純物之濃度低之前述第1導電型之不純物；與前述第1導電型不同之第2導電型之體區域，形成在前述低濃度不純物層；前述第1導電型之源極區域，形成在前述體區域；源極電極，與前述體區域及前述源極區域電連接；閘極溝，形成從前述低濃度不純物層之上表面貫穿前述體區域而到達前述低濃度不純物層之一部分為止的深度，且朝與前述低濃度不純物層之上表面平行之第1方向延伸；閘極絕緣膜，形成在前述閘極溝之內部；及閘極導體，在前述閘極溝之內部，形成在前述閘極絕緣膜上，當以在前述低濃度不純物層之上表面中與前述第1方向正交之方向作為第2方向，以與前述第1方向、前述第2方向皆正交之方向作為第3方向時，前述體區域是由第1體部分與第2體部分構成， 前述第1體部分在前述低濃度不純物層之平面視中，含括了形成有導通通道之活性區域，且從前述低濃度不純物層之上表面起算之深度固定在D1[μm]，前述第2體部分在前述平面視中，在包圍前述活性區域之外周區域側鄰接前述第1體部分，且在前述第2方向以有限之長度而具有區間，前述區間之從前述低濃度不純物層之上表面起算之深度固定在比前述第1體部分之深度淺之D2[μm]，當以從前述低濃度不純物層之上表面至前述源極區域之下表面為止之深度作為Ds[μm]時，D2<Ds<D1，前述第1體部分之在前述第3方向上之前述第2導電型之不純物濃度曲線、及前述第2體部分之在前述第3方向上之前述第2導電型之不純物濃度曲線，是在從前述低濃度不純物層之上表面至深度D2為止之區間中，在前述第2導電型之不純物濃度為1E19cm-3以上之範圍中為一致。
  6. 如請求項5之半導體裝置，其中在包含前述第2方向與前述第3方向之平面之截面視中，直接接觸前述低濃度不純物層之氧化膜在前述第2方向上，是設置在比前述第1體部分與前述第2體部分之邊界更靠近前述半導體裝置之外周區域側。
  7. 如請求項6之半導體裝置，其中在包含前述第2方向與前述第3方向之平面之截面視中，前述第2體部分之深度固定在D2之區間，是前述第2體部分之深度為固定之區間中之最靠近前述第1體部分之區間，當以在前述體區域之下表面中前述第1體部分之深度D1終止且連接前述第2體部分之下表面之點作為第1連接點，以位於前述第2體部分之下表面且最遠離前述第1體部分且深度D2終止之點作為第2連接點時， 在包含前述第2方向與前述第3方向之平面之截面視中，前述第2體部分之深度是朝前述第2方向單調地減少，前述第2體部分具有：前述第2體部分之下表面從前述第1連接點變化到前述第2體部分之深度為D2為止的第1區間；及前述第2體部分之下表面從前述第2連接點變化到前述體區域在前述低濃度不純物層之上表面終止之點為止的第2區間，在包含前述第2方向與前述第3方向之平面之截面視中，前述第2體部分之前述第2區間是位於前述氧化膜之正下方。
  8. 如請求項7之半導體裝置，其中當以在前述第2方向中，從前述第1連接點至前述體區域在前述低濃度不純物層之上表面終止之點為止的長度作為L1[μm]時，前述半導體裝置之汲極-源極間規格最大電壓BVDSS[V]處於BVDSS
    Figure 112102163-A0305-02-0047-42
    26.4×(L1)2-36.4×L1+31.5之關係。
  9. 如請求項5之半導體裝置，其中在包含前述第2方向與前述第3方向之平面之截面視中，與前述閘極導體同電位之閘極配線構造在前述第2方向中，只設置在比前述第2體部分更靠近前述半導體裝置之外周區域側。
  10. 如請求項1或5之半導體裝置，其中在前述第3方向中，前述閘極溝之內部之前述閘極導體之上表面是比前述源極區域與前述體區域之界面更位於上部，從前述閘極導體之上表面至前述源極區域與前述體區域之界面為止的長度、及從前述體區域與前述低濃度不純物層之界面至前述閘極溝之前端為止的長度的和，在前述半導體裝置之面內為一定。
TW112102163A 2022-03-11 2023-01-18 半導體裝置 TWI829510B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263318965P 2022-03-11 2022-03-11
US63/318,965 2022-03-11

Publications (2)

Publication Number Publication Date
TW202401739A TW202401739A (zh) 2024-01-01
TWI829510B true TWI829510B (zh) 2024-01-11

Family

ID=87936663

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112102163A TWI829510B (zh) 2022-03-11 2023-01-18 半導體裝置

Country Status (2)

Country Link
TW (1) TWI829510B (zh)
WO (1) WO2023171137A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202105737A (zh) * 2019-04-16 2021-02-01 美商半導體組件工業公司 用於溝裝置之閘極多晶矽供給結構
JP2021044275A (ja) * 2019-09-06 2021-03-18 富士電機株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP6231396B2 (ja) * 2014-02-10 2017-11-15 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202105737A (zh) * 2019-04-16 2021-02-01 美商半導體組件工業公司 用於溝裝置之閘極多晶矽供給結構
JP2021044275A (ja) * 2019-09-06 2021-03-18 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2023171137A1 (ja) 2023-09-14
TW202401739A (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
CN100349301C (zh) 功率半导体器件
US7005347B1 (en) Structures of and methods of fabricating trench-gated MIS devices
TWI380444B (en) Lateral semiconductor device using trench structure and method of manufacturing the same
JP2010028029A (ja) 半導体装置および半導体装置の製造方法
US11482601B2 (en) Methods of manufacture of termination for vertical trench shielded devices
US7649222B2 (en) Semiconductor device
KR20200017358A (ko) 전력 장치의 기판 도펀트 외부 확산 감소를 위한 산소 삽입형 Si 층
TWI450327B (zh) 功率半導體元件的製作方法
TWI730300B (zh) 橫向擴散金屬氧化物半導體裝置的製造方法及半導體裝置
US20080009118A1 (en) Metal oxide semiconductor device and fabricating method thereof
TWI829510B (zh) 半導體裝置
JPS6237965A (ja) 縦形半導体装置およびその製造方法
JPH02154469A (ja) 縦形電界効果トランジスタ
US8278198B2 (en) Semiconductor device and method of producing the same
KR102630457B1 (ko) 반도체 장치
TW201946279A (zh) 具有低隨機電報訊號雜訊之半導體元件
WO2017080004A1 (zh) 液晶显示面板及液晶显示装置
JP7085967B2 (ja) ピラー構造を有するトランジスタデバイス
TWI385802B (zh) 高壓金氧半導體元件及其製作方法
JP2015070152A (ja) 半導体装置とその製造方法
TWI835444B (zh) 半導體結構及其製造方法
US20240030339A1 (en) Termination structure
WO2024012430A1 (zh) 沟槽型双扩散金属氧化物半导体器件及其制造方法
KR100192183B1 (ko) 고전압 트랜지스터의 제조방법
JPH11177086A (ja) 縦型電界効果トランジスタとその製造方法