TWI826374B - 印刷電路板 - Google Patents

印刷電路板 Download PDF

Info

Publication number
TWI826374B
TWI826374B TW107117784A TW107117784A TWI826374B TW I826374 B TWI826374 B TW I826374B TW 107117784 A TW107117784 A TW 107117784A TW 107117784 A TW107117784 A TW 107117784A TW I826374 B TWI826374 B TW I826374B
Authority
TW
Taiwan
Prior art keywords
adhesive layer
layer
insulating layer
circuit
circuit board
Prior art date
Application number
TW107117784A
Other languages
English (en)
Other versions
TW201919456A (zh
Inventor
金基石
柳嘉映
朴昌華
金松怡
崔宥琳
沈智慧
Original Assignee
南韓商三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電機股份有限公司 filed Critical 南韓商三星電機股份有限公司
Publication of TW201919456A publication Critical patent/TW201919456A/zh
Application granted granted Critical
Publication of TWI826374B publication Critical patent/TWI826374B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

根據本發明的態樣的一種印刷電路板包括：絕緣層，具有嵌置於所述絕緣層的下表面中的第一電路；第一黏著層，夾置於所述絕緣層與所述第一電路之間；以及第二黏著層，形成於所述絕緣層的上表面上。所述第二黏著層的介電損失小於所述絕緣層的介電損失，且所述第一電路的上表面的粗糙度小於0.1微米。

Description

印刷電路板
本發明是有關於一種印刷電路板。
無線通訊技術的進步使主要用於向包括視訊廣播、視訊呼叫及檔案傳輸的各種多媒體服務提供簡單語音通訊能力的通訊服務日益改觀。此使得該些各種無線通訊服務對頻帶進行多工(multiplexing)且使用吉赫級(GHz-level)高頻頻帶。特別地，在無線通訊中考慮使用超過60吉赫的高頻頻帶。因此，開發一種可降低高頻訊號傳輸期間的訊號損失(signal loss)的印刷電路板比以往任何時候都更加重要。
韓國專利公開案第10-2011-0002112(2011年1月6日)中闡述了相關技術。
本發明旨在提供一種訊號損失降低的印刷電路板。
本發明的態樣提供一種印刷電路板，所述印刷電路板包括：絕緣層，具有嵌置於所述絕緣層的下表面中的第一電路；第 一黏著層，夾置於所述絕緣層與所述第一電路之間；以及第二黏著層，形成於所述絕緣層的上表面上。所述第二黏著層的介電損失(dielectric loss)小於所述絕緣層的介電損失，且所述第一電路的上表面的粗糙度小於0.1微米(μm)。
本發明的另一態樣提供一種由多個單元層(unit layer)構成的印刷電路板，其中所述多個單元層中的兩個單元層中的每一者彼此相鄰且彼此上下疊層，所述印刷電路板包括：絕緣層，具有嵌置於所述絕緣層的下表面中的電路；第一黏著層，夾置於所述絕緣層與所述電路之間；以及第二黏著層，形成於所述絕緣層的上表面上。所述第二黏著層的介電損失小於所述絕緣層的介電損失，且所述電路的上表面的粗糙度小於0.1微米。
10:單元層
20:層
100、200:絕緣層
110、110a、110b、210:電路
120:第一黏著層
130:第二黏著層
140:通孔
141:第一金屬層
142:第二金屬層
C1、C2:金屬箔
C0:載體
F:保護膜
圖1A至圖1D示出根據本發明實施例的印刷電路板。
圖2至圖10示出製造根據本發明實施例的印刷電路板的方法。
提供以下詳細說明是為了幫助讀者獲得對本文中所述方法、設備及/或系統的全面理解。然而，對於此項技術中具有通常知識者而言，本文中所述方法、設備及/或系統的各種改變、潤飾及等效形式將顯而易見。本文中所述操作順序僅為實例，且並非僅限於本文中所提及的該些操作順序，而是如對於此項技術中 具有通常知識者而言將顯而易見，除必定以特定次序出現的操作以外，均可有所改變。此外，為提高清晰性及明確性，可省略對對於此項技術中具有通常知識者而言眾所習知的功能及構造的說明。
本文中所述特徵可被實施為不同形式，且不應被解釋為僅限於本文中所述實例。確切而言，提供本文中所述實例是為了使此揭露內容將透徹及完整，並將向此項技術中具有通常知識者傳達本發明的全部範圍。
除非另有定義，否則本文中所使用的全部用語(包括技術用語及科學用語)的含義均與其被本發明所屬技術中具有通常知識者所通常理解的含義相同。在常用字典中所定義的任何用語應被解釋為具有與在相關技術的上下文中的含義相同的含義，且除非另有明確定義，否則不應將其解釋為具有理想化或過於正式的含義。
無論圖號如何，將對相同的或對應的元件給定相同的參考編號，且將不再對相同的或對應的元件予以贅述。在本發明的說明通篇中，當闡述特定相關傳統技術確定與本發明的觀點無關時，將省略有關詳細說明。在闡述各種元件時可使用例如「第一(first)」及「第二(second)」等用語，但以上元件不應僅限於以上用語。以上用語僅用於區分各個元件。在附圖中，可誇大、省略或簡要示出一些元件，且元件的尺寸未必反映該些元件的實際尺寸。
在下文中，將參照附圖來詳細闡述本發明的特定實施例。
圖1A至圖1D示出根據本發明實施例的印刷電路板。
參照圖1A至圖1D，根據本發明實施例的印刷電路板包括絕緣層100、第一黏著層120及第二黏著層130。
絕緣層100是由例如樹脂等絕緣材料製成。絕緣層100的樹脂可為例如(舉例而言)熱固性樹脂及熱塑性樹脂等各種材料中的任一者。舉例而言，絕緣層100可為環氧樹脂或聚醯亞胺。此處，環氧樹脂可為但不限於例如萘環氧樹脂(naphthalene epoxy resin)、雙酚A型環氧樹脂(bisphenol A type epoxy resin)、雙酚F型環氧樹脂(bisphenol F type epoxy resin)、酚醛清漆環氧樹脂(novolak epoxy resin)、甲酚酚醛清漆環氧樹脂(cresol novolak epoxy resin)、橡膠改質環氧樹脂(rubber modified epoxy resin)、環型脂肪族環氧樹脂(ring-type aliphatic epoxy resin)、矽環氧樹脂(silicon epoxy resin)、氮環氧樹脂(nitrogen epoxy resin)或燐光體環氧樹脂(phosphor epoxy resin)。
絕緣層100可具有纖維加強筋(fabric stiffener)(例如玻璃布(glass cloth))或包含於環氧樹脂或聚醯亞胺中的無機填料(例如二氧化矽)。前者的實例為預浸體(Prepreg，PPG)，而後者的實例為例如味之素構成膜(Ajinomoto Build-up Film，ABF)等構成膜。
絕緣層100的介電損失可為相對小的。舉例而言，絕緣 層100的介電損耗因數(dielectric dissipation factor)可為0.004或小於0.004。此處，介電損耗因數指代當傳輸訊號時絕緣層100所損失的電力的比率(即，介電損失)。介電損耗因數越大，則介電損失越大。
絕緣層100形成有電路110。電路110形成於絕緣層100的一個表面上且可嵌置於絕緣層100的所述一個表面中。電路110嵌置於絕緣層100的所述一個表面中可為使用載體來形成電路110所造成的結果。
電路110為被圖案化以傳送電性訊號的導體。電路110中可傳輸具有為10吉赫或高於10吉赫的電性訊號。電路110可由銅(Cu)、銀(Ag)、鈀(Pd)、鋁(Al)、鎳(Ni)、鈦(Ti)、金(Au)或鉑(Pt)或其合金製成。
電路110的與絕緣層100接觸的表面上的粗糙度(Ra)可為0.1微米或小於0.1微米。亦即，嵌置於絕緣層100的所述一個表面中的電路110的上表面及/或橫向表面的表面粗糙度(Ra)可為0.1微米或小於0.1微米。此外，電路110的下表面的粗糙度亦可為0.1微米或小於0.1微米。較佳地，電路110上可不存在表面粗糙度(即，Ra=0)。此可意指不在電路110的表面上進行粗糙度處理(roughness treatment)。
若電路110的表面上的粗糙度為小的，則「集膚效應(skin effect)」可減少。集膚效應可能因電路的表面粗糙度而增大，並可能造成訊號損失。在表面粗糙度小於0.1微米的情形中， 集膚效應可顯著低於當表面粗糙度為0.1微米或大於0.1微米時的情形，且因此，訊號損失可顯著降低。在實驗中，相較於當在電路的表面上執行了粗糙度處理(使用CZ8101)而因此表面粗糙度大於0.4微米的情形時，不執行粗糙度處理而因此表面粗糙度小於0.1微米的情形的訊號損失降低了20%至30%。
絕緣層100可更包括通孔140，通孔140穿透絕緣層100以與電路110連接。通孔140可對形成於不同層上的電路110進行電性內連線且可位於電路110的一部分處。
通孔140可由銅(Cu)、錫(Sn)、銀(Ag)、鈀(Pd)、鋁(Al)、鎳(Ni)、鈦(Ti)、金(Au)或鉑(Pt)或其合金製成。通孔140的熔點可低於電路110的熔點。通孔140可藉由進行鍍覆(plating)或藉由以金屬膏(metal paste)進行填充來形成。
通孔140可具有各種縱截面形狀，且儘管圖式中示出通孔140具有矩形形狀，然而視製造製程而定，通孔140可具有倒梯形縱截面形狀。換言之，通孔140的橫截面積可自絕緣層100的另一表面朝絕緣層100的所述一個表面減小。
由於電路110的與絕緣層100接觸的表面上存在小的粗糙度，因此在絕緣層100與電路110之間形成有第一黏著層120，以解決電路110與絕緣層100的黏著(adhesiveness)問題。亦即，絕緣層100與電路110可藉由第一黏著層120而牢固地黏著至彼此。
由於存在第一黏著層120，因此電路110與絕緣層100 之間的剝離強度(peel strength)可為0.5公斤力/公分(kgf/cm)或大於0.5公斤力/公分。
第一黏著層120形成於絕緣層100與電路110彼此交會的區域處。另外，第一黏著層120可延伸至其中絕緣層100與電路110不彼此交會的絕緣層100的所述一個表面上的區域。儘管第一黏著層120可不形成於電路110的不與絕緣層100交會的表面的一部分上，然而本發明不應僅限於此種特徵。在電路110嵌置於絕緣層100的所述一個表面中的情形中，第一黏著層120可被形成為沿絕緣層100的所述一個表面及電路110的表面起伏。
第一黏著層120可為有機薄膜。舉例而言，第一黏著層120可為含有矽烷耦合(silane coupling)的有機薄膜。此外，第一黏著層120可具有處於奈米範圍內的厚度。
在絕緣層100中形成有通孔140的情形中，通孔140可穿透第一黏著層120。
第二黏著層130形成於絕緣層100的另一表面上。第二黏著層130須提供與位於和絕緣層100不同層上的電路的黏著性(adhesiveness)。
第二黏著層130的介電損失小於絕緣層100的介電損失。特別地，第二黏著層130的介電損耗因數小於絕緣層100的介電損耗因數。若絕緣層100的介電損耗因數為0.004或小於0.004，則第二黏著層130的介電損耗因數可為0.003或小於0.003。
由於第二黏著層130的介電損耗因數小於絕緣層100的 介電損耗因數，因此訊號損失可降低。
第二黏著層130可由矽樹脂(silicon resin)製成，且第二黏著層130中可含有無機填料。藉由調整無機填料的類型及含量，第二黏著層130的介電損耗因數可變得小於絕緣層100的介電損耗因數。
第二黏著層130的厚度可大於第一黏著層120的厚度且可小於絕緣層100的厚度。第一黏著層120與第二黏著層130可彼此分隔開，且因此可不彼此進行任何接觸。
同時，在絕緣層100中形成有通孔140的情形中，通孔140可穿透第二黏著層130。
參照圖1A，根據本發明實施例的印刷電路板可包括絕緣層100、第一黏著層120、第二黏著層130且可更包括第二電路110b，絕緣層100具有嵌置於絕緣層100的下表面中的第一電路110a，第一黏著層120夾置於絕緣層100與第一電路110a之間，第二黏著層130形成於絕緣層100的上表面上，第二電路110b形成於第二黏著層130上且與第一電路110a電性連接。
此外，根據本發明實施例的印刷電路板可更包括通孔140，進而使得第一電路110a與第二電路110b可藉由通孔140彼此連接。通孔140穿透絕緣層100以與第一電路110a及第二電路110b連接，且通孔140穿透第一黏著層120與第二黏著層130二者。在此種情形中，通孔140的下表面連接至第一電路110a，且通孔140的上表面連接至第二電路110b。
第一電路110a及第二電路110b與以上所述的電路110相同。
具體而言，第一電路110a的上表面及/或橫向表面的表面粗糙度(Ra)可小於0.1微米，且第二電路110b的下表面的表面粗糙度(Ra)可小於0.1微米。第一電路110a的下表面的表面粗糙度亦可小於0.1微米。
藉由在第一電路110a的具有小的表面粗糙度的表面上形成第一黏著層120，可提供與絕緣層100的黏著性。第一黏著層120可在絕緣層100的下表面上延伸。
第二黏著層130夾置於絕緣層100與第二電路110b之間，以在絕緣層100與具有小的表面粗糙度的第二電路110b之間提供黏著性。
第二黏著層130的介電損耗因數可小於絕緣層100的介電損耗因數，且因此電路110a、110b(其中流動有高頻訊號)周圍的介電損失可降低。
第一黏著層120及第二黏著層130中的每一者的厚度可小於絕緣層100的厚度，且具體而言，第一黏著層120的厚度可小於第二黏著層130的厚度，且第一黏著層120與第二黏著層130可彼此分隔開，絕緣層100夾置於第一黏著層120與第二黏著層130之間。
第一黏著層120可為有機薄膜且可含有矽烷耦合，且第二黏著層130可為矽類樹脂材料。
參照圖1B，根據本發明實施例的印刷電路板中所包括的通孔140可包括第一金屬層141及第二金屬層142。
第一金屬層141可接觸且連接至第一電路110a，且第二金屬層可形成於第一金屬層141上。第二金屬層142可接觸且連接至第二電路110b。
第二金屬層142的熔點可低於第一金屬層141的熔點。舉例而言，第一金屬層141可主要由銅(Cu)製成，且第二金屬層142可主要由錫(Sn)製成。第一金屬層141及第二金屬層142可各自藉由進行鍍覆或藉由以金屬膏進行填充來形成。
參照圖1C及圖1D，所述印刷電路板可由多個單元層10(參見圖9)構成。所述多個單元層中彼此上下疊層的相鄰單元層中的至少兩者可各自包括絕緣層100、第一黏著層120及第二黏著層130，絕緣層100具有形成於其一個表面(例如，下表面)上的電路110，第一黏著層120夾置於絕緣層100與電路110之間，第二黏著層130形成於絕緣層100的另一表面(例如，上表面)上。
絕緣層100是由例如樹脂等絕緣材料製成。絕緣層100的樹脂可為例如但不限於熱固性樹脂及熱塑性樹脂等各種材料中的任一者。舉例而言，絕緣層100可如上所述為環氧樹脂或聚醯亞胺。
絕緣層100形成有電路110。電路110形成於絕緣層100的一個表面上且可嵌置於絕緣層100的所述一個表面中。電路110是被圖案化以傳送電性訊號的導體。電路110可由銅(Cu)、銀 (Ag)、鈀(Pd)、鋁(Al)、鎳(Ni)、鈦(Ti)、金(Au)或鉑(Pt)或其合金製成。
電路110的與絕緣層100接觸的上表面及/或橫向表面的表面粗糙度(Ra)可小於0.1微米。較佳地，在電路110的與絕緣層100接觸的表面上可不存在粗糙度。此外，電路110的下表面的表面粗糙度亦可小於0.1微米。
絕緣層100可更包括通孔140，通孔140穿透絕緣層100以與電路110連接。通孔140可對形成於不同層上的電路110進行電性內連線且可形成於電路110的一部分上。通孔140亦可由銅(Cu)、銀(Ag)、鈀(Pd)、鋁(Al)、鎳(Ni)、鈦(Ti)、金(Au)或鉑(Pt)或其合金製成且可藉由進行鍍覆或藉由以金屬膏進行填充來形成。通孔140的熔點可低於電路110的熔點。
具體而言，參照圖1D，通孔140可包括第一金屬層141及第二金屬層142。第一金屬層141可接觸且連接至電路110的上表面，且第二金屬層142可形成於第一金屬層141上。第二金屬層142接觸且連接至形成於另一單元層上的電路。
第二金屬層142的熔點可低於第一金屬層141的熔點。舉例而言，第一金屬層141可主要由銅(Cu)製成，且第二金屬層142可主要由錫(Sn)製成。第一金屬層141及第二金屬層142可各自藉由進行鍍覆或藉由以金屬膏進行填充來形成。
形成於單元層中的一者上的通孔140可與形成於另一單元層上的另一通孔140進行堆疊。在此種堆疊結構中，當將一個 通孔朝另一通孔進行投影時(或當將通孔投影於與印刷電路板平行的虛擬平面上時)，各所述通孔彼此重疊。此外，通孔可以使得各所述通孔的中心線垂直對齊的方式進行設置。
由於在電路110的與絕緣層100接觸的表面上存在小的粗糙度，因此在絕緣層100與電路110之間形成有第一黏著層120以解決電路110與絕緣層100的黏著性問題。亦即，絕緣層100與電路110可藉由第一黏著層120而牢固地黏著至彼此。舉例而言，電路110與絕緣層100之間的剝離強度可為0.5公斤力/公分或大於0.5公斤力/公分。
第一黏著層120形成於絕緣層100與電路110彼此交會的區域處(例如，電路110的上表面及/或橫向表面)。另外，第一黏著層120可延伸至其中絕緣層100與電路110不彼此交會的絕緣層100的所述一個表面(例如，絕緣層100的下表面)上的區域。在電路110嵌置於絕緣層100的所述一個表面中的情形中，第一黏著層120可被形成為沿絕緣層100的所述一個表面及電路110的表面起伏。
第一黏著層120可為有機薄膜。舉例而言，第一黏著層120可為含有矽烷耦合的有機薄膜。此外，第一黏著層120可具有處於奈米範圍內的厚度。
在絕緣層100中形成有通孔140的情形中，通孔140可穿透第一黏著層120。
第二黏著層130形成於絕緣層100的另一表面上。第二 黏著層130須提供與位於和絕緣層100不同層上的電路110的黏著性。
第二黏著層130的介電損失小於絕緣層100的介電損失。特別地，第二黏著層130的介電損耗因數小於絕緣層100的介電損耗因數。介電損耗因數指當傳輸訊號時，絕緣層100所損失的電力比率(即，介電損失)。介電損耗因數越大，則介電損失越大。
由於第二黏著層130的介電損耗因數小於絕緣層100的介電損耗因數，因此訊號損失可降低。
第二黏著層130可由矽樹脂製成，且第二黏著層130中的無機填料的含量可大於絕緣層100中的無機填料的含量。
第二黏著層130的厚度可大於第一黏著層120的厚度且可小於絕緣層100的厚度。
在任意特定單元層內，第一黏著層120與第二黏著層130可彼此分隔開且因此可彼此不進行任何接觸。儘管如此，位於不同層上的第一黏著層120與第二黏著層130仍可彼此接觸。形成於任意一個單元層上的第一黏著層120可接觸形成於和所述一個單元層相鄰的另一單元層上的第二黏著層130。特別地，形成於放置於上方的單元層上的第一黏著層120可接觸形成於位於下方的單元層上的第二黏著層130。
同時，在絕緣層中形成有通孔140的情形中，通孔140可穿透第二黏著層130。亦即，形成於任意一個單元層中的通孔 140可穿透形成於所述一個單元層上的第一黏著層120及第二黏著層130以與形成於和所述一個單元層相鄰的另一單元層上的電路110連接。
圖2至圖10示出製造根據本發明實施例的印刷電路板的方法。
在圖2中，在載體上形成電路110，且在所述載體上形成第一黏著層120(例如有機薄膜)。載體C0具有形成於所述載體的兩個表面中的任一表面上的厚膜金屬箔C1及薄膜金屬箔C2，且在厚膜金屬箔C1與薄膜金屬箔C2之間夾置有離型劑(releasing agent)。金屬箔C1、C2可為銅。
可使用例如半加成製程(semi additive process，SAP)、改良半加成製程(modified semi additive process，MSAP)、覆蓋(Tenting)等各種方法中的任一者形成電路110。
可藉由沈積(deposition)或浸漬(dipping)形成第一黏著層120。由於第一黏著層120是在形成電路110之後形成，因此第一黏著層120可不僅形成於電路110的被暴露出的表面上，而且形成於薄膜金屬箔C2的表面上。
在圖3中，在電路110上形成絕緣層100。可藉由塗佈(coating)或藉由貼附片材(sheet)來形成絕緣層100。絕緣層100的厚度可大於電路110的厚度。
在圖4中，形成第二黏著層130。第二黏著層130可疊層於絕緣層100上。由於絕緣層100的厚度大於電路110的厚度， 因此第二黏著層130與第一黏著層120可彼此分隔開。
在圖5中，形成通孔140。通孔140可穿透第一黏著層120及第二黏著層130。可藉由鍍覆金屬或藉由以金屬膏進行填充來形成通孔140，且通孔140的熔點可低於電路110的熔點。舉例而言，可利用主要由銅製成的金屬形成電路110，且可利用主要由錫製成的金屬形成通孔140。
在圖6中，在第二黏著層130上貼附保護膜F。保護膜F可為聚對苯二甲酸乙二脂(polyethylene terephthalate，PET)。
在圖7及圖8中，在保護膜F仍貼附至單元層10的條件下，自載體分離單元層10。當單元層10被自載體分離時，保護膜F保護單元層10。
在圖8中，可使用以上所述的製程多次地形成所示單元層10。
在圖9及圖10中，對多個單元層10進行點焊(tack-weld)且接著在300度或高於300度的高溫環境下對所述多個單元層10進行整體(en bloc)疊層。可藉由在最上部分處放置由最外層電路210及最外絕緣層200形成的層20來對所述多個單元層10進行整體疊層。必要時，亦可在最外絕緣層200上形成第一黏著層(圖中未示出)，在此種情形中所述第一黏著層可夾置於最外絕緣層200與最外層電路210之間且具體而言，可形成於最外層電路210的橫向表面上。
儘管本發明包括特定實例，然而對於此項技術中具有通 常知識者而言將顯而易見，在不背離申請專利範圍及其等效範圍的精神及範圍的條件下，可在該些實例中作出各種形式及細節上的變化。本文中所述實例應被視作僅用於說明意義，而非用於限制。對每一實例中的特徵或態樣的說明應被視作適用於其他實例中的相似特徵或態樣。若以不同的次序執行所述技術及/或若以不同的方式對所述系統、架構、裝置或電路中的組件加以組合及/或以其他組件或其等效組件進行替換或補充，則可達成適合的結果。因此，本發明的範圍並非由詳細說明界定，而是由申請專利範圍及其等效範圍界定，且處於申請專利範圍及其等效範圍的範圍內的所有變動皆應被視作包含於本發明中。
100‧‧‧絕緣層
110、110a、110b‧‧‧電路
120‧‧‧第一黏著層
130‧‧‧第二黏著層
140‧‧‧通孔

Claims (16)

  1. 一種印刷電路板，包括：絕緣層，具有嵌置於所述絕緣層的下表面中的第一電路；第一黏著層，夾置於所述絕緣層與所述第一電路之間；以及第二黏著層，形成於所述絕緣層的上表面上，其中所述第一黏著層設置在所述絕緣層與所述第一電路的橫向表面彼此交會的區域處，其中所述第一黏著層在所述絕緣層的所述下表面上延伸，其中所述第二黏著層的介電損失小於所述絕緣層的介電損失，且其中所述第一電路的上表面的粗糙度小於0.1微米。
  2. 如申請專利範圍第1項所述的印刷電路板，更包括：第二電路，形成於所述第二黏著層上。
  3. 如申請專利範圍第2項所述的印刷電路板，其中所述第二電路的下表面的粗糙度小於0.1微米。
  4. 如申請專利範圍第3項所述的印刷電路板，更包括：通孔，穿透所述絕緣層、所述第一黏著層及所述第二黏著層以與所述第一電路及所述第二電路連接。
  5. 如申請專利範圍第4項所述的印刷電路板，其中所述通孔包括：第一金屬層，與所述第一電路連接；以及第二金屬層，形成於所述第一金屬層上且與所述第二電路連 接，其中所述第二金屬層的熔點低於所述第一金屬層的熔點。
  6. 如申請專利範圍第1項所述的印刷電路板，所述第一黏著層及所述第二黏著層中的每一者的厚度小於所述絕緣層的厚度。
  7. 如申請專利範圍第1項所述的印刷電路板，其中所述第一黏著層與所述第二黏著層彼此分隔開。
  8. 如申請專利範圍第1項所述的印刷電路板，其中所述第一黏著層的厚度小於所述第二黏著層的厚度。
  9. 如申請專利範圍第1項所述的印刷電路板，其中所述第一黏著層是含有矽烷耦合的有機薄膜。
  10. 如申請專利範圍第1項所述的印刷電路板，其中所述第二黏著層是由矽樹脂製成。
  11. 一種印刷電路板，由多個單元層構成，所述多個單元層中的兩個單元層中的每一者彼此相鄰且彼此上下疊層，所述印刷電路板包括：絕緣層，具有嵌置於所述絕緣層的下表面中的電路；第一黏著層，夾置於所述絕緣層與所述電路之間；以及第二黏著層，形成於所述絕緣層的上表面上，其中所述第一黏著層設置在所述絕緣層與所述第一電路的橫向表面彼此交會的區域處，其中所述第一黏著層在所述絕緣層的所述下表面上延伸， 其中所述第二黏著層的介電損失小於所述絕緣層的介電損失，且其中所述電路的上表面的粗糙度小於0.1微米。
  12. 如申請專利範圍第11項所述的印刷電路板，其中所述電路的下表面的粗糙度小於0.1微米。
  13. 如申請專利範圍第11項所述的印刷電路板，其中所述多個單元層中的每一者更包括通孔，所述通孔穿透所述絕緣層以與所述電路連接，且其中所述通孔穿透所述第一黏著層及所述第二黏著層。
  14. 如申請專利範圍第13項所述的印刷電路板，其中所述通孔包括：第一金屬層，連接至所述電路的所述上表面；以及第二金屬層，形成於所述第一金屬層上，其中所述第二金屬層的熔點低於所述第一金屬層的熔點。
  15. 如申請專利範圍第13項所述的印刷電路板，形成於所述多個單元層中的一者上的所述通孔與形成於所述多個單元層中的另一者上的所述通孔堆疊在一起。
  16. 如申請專利範圍第11項所述的印刷電路板，其中形成於所述多個單元層中位於上方的一者上的所述第一黏著層接觸形成於所述多個單元層中位於下方的另一者上的所述第二黏著層。
TW107117784A 2017-11-08 2018-05-24 印刷電路板 TWI826374B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170148162A KR102494341B1 (ko) 2017-11-08 2017-11-08 인쇄회로기판
KR10-2017-0148162 2017-11-08
??10-2017-0148162 2017-11-08

Publications (2)

Publication Number Publication Date
TW201919456A TW201919456A (zh) 2019-05-16
TWI826374B true TWI826374B (zh) 2023-12-21

Family

ID=66672052

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107117784A TWI826374B (zh) 2017-11-08 2018-05-24 印刷電路板

Country Status (3)

Country Link
JP (1) JP7180833B2 (zh)
KR (1) KR102494341B1 (zh)
TW (1) TWI826374B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102214641B1 (ko) * 2018-07-16 2021-02-10 삼성전기주식회사 인쇄회로기판
KR20210092547A (ko) * 2020-01-16 2021-07-26 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
CN112331621A (zh) * 2020-11-04 2021-02-05 日月光半导体制造股份有限公司 天线半导体封装装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015913A (ja) * 1999-06-25 2001-01-19 Ibiden Co Ltd 片面回路基板とその製造方法、および多層プリント配線板の製造方法
JP2012182437A (ja) * 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
TW201417646A (zh) * 2012-09-20 2014-05-01 Kuraray Co 電路基板及其製造方法
JP2015061058A (ja) * 2013-09-20 2015-03-30 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3155743B2 (ja) 1999-05-31 2001-04-16 松下電器産業株式会社 配線基板およびその製造方法並びに多層配線基板
JP3431556B2 (ja) 1999-12-07 2003-07-28 松下電器産業株式会社 転写媒体及びその製造方法、転写媒体を用いた配線基板の製造方法
SG162619A1 (en) 2003-04-15 2010-07-29 Denki Kagaku Kogyo Kk Metal base circuit board and its production process
JP2005053966A (ja) 2003-08-05 2005-03-03 Shin Etsu Chem Co Ltd 熱硬化性オルガノポリシロキサン組成物および接着剤
KR101326999B1 (ko) 2012-03-07 2013-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
EP3140859B1 (en) 2014-05-06 2022-11-02 Intel Corporation Multi-layer package with integrated antenna
KR102333091B1 (ko) 2015-06-26 2021-12-01 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015913A (ja) * 1999-06-25 2001-01-19 Ibiden Co Ltd 片面回路基板とその製造方法、および多層プリント配線板の製造方法
JP2012182437A (ja) * 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
TW201417646A (zh) * 2012-09-20 2014-05-01 Kuraray Co 電路基板及其製造方法
JP2015061058A (ja) * 2013-09-20 2015-03-30 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板

Also Published As

Publication number Publication date
KR102494341B1 (ko) 2023-02-01
KR20190052458A (ko) 2019-05-16
JP2019087725A (ja) 2019-06-06
TW201919456A (zh) 2019-05-16
JP7180833B2 (ja) 2022-11-30

Similar Documents

Publication Publication Date Title
US9190386B2 (en) Substrate, chip package and method for manufacturing substrate
TWI795407B (zh) 天線模組
TWI826374B (zh) 印刷電路板
TW448709B (en) Low-thermal expansion circuit board and multilayer circuit board
US9756735B2 (en) Method for manufacturing printed wiring board
JP5179920B2 (ja) 多層配線基板
US9357647B2 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
US20140060896A1 (en) Printed circuit board
JP2009260334A (ja) 多層配線基板及びその製造方法
CN102286254A (zh) 具有导通孔的高剥离强度的导电胶膜及其制备方法
JP2011119722A (ja) 多層配線基板及びその製造方法
JP2007129124A (ja) 多層プリント配線基板及びその製造方法
US11051399B2 (en) Flexible printed circuit board
JP2013149808A (ja) メタルコアフレキシブル配線板およびその製造方法
KR20130134520A (ko) 직물형 다층 인쇄 회로 기판 및 이의 제조방법
US9707706B2 (en) Flexible substrate embedded with wires and method for fabricating the same
CN201336772Y (zh) 多层布线板
US11096273B2 (en) Printed circuit boards including a rigid region on which devices or connectors are to be mounted and a flexible region that is bendable, and methods of manufacturing same
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
TW200541433A (en) Multilayer wiring boards and manufacturing process thereof
CN110784993A (zh) 自由接地膜、线路板及自由接地膜的制备方法
KR20180130905A (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
KR102483613B1 (ko) 인쇄회로기판
JP2004363475A (ja) 配線基板の製造方法
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법