TWI822898B - 動態隨機存取記憶體及其製造方法 - Google Patents
動態隨機存取記憶體及其製造方法 Download PDFInfo
- Publication number
- TWI822898B TWI822898B TW108140187A TW108140187A TWI822898B TW I822898 B TWI822898 B TW I822898B TW 108140187 A TW108140187 A TW 108140187A TW 108140187 A TW108140187 A TW 108140187A TW I822898 B TWI822898 B TW I822898B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- trenches
- conformal layer
- conformal
- dielectric layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 239000004020 conductor Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims description 64
- 238000000151 deposition Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 23
- 238000000231 atomic layer deposition Methods 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims 8
- 239000000126 substance Substances 0.000 claims 2
- 239000012808 vapor phase Substances 0.000 claims 2
- 238000003860 storage Methods 0.000 abstract description 10
- 210000004027 cell Anatomy 0.000 description 42
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Composite Materials (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
本揭露書的實施例大體上關於一種儲存裝置。更具體地，於此描述的實施例大體上關於一種動態隨機存取記憶體及其製造方法。在一個實施例中，一種單元陣列包括至少一個主動區域和與主動區域相鄰的場區域。主動區域包括至少一個溝槽、設置在溝槽中的介電層、設置在介電層上的第一保形層及設置在第一保形層上的導電材料。場區域包括溝槽、設置在溝槽中的介電層、設置在介電層上的第二保形層及設置在第二保形層上的導電材料。第二保形層具有與第一保形層不同的成分。
Description
本揭露書的實施例大體上關於一種儲存裝置。更具體地，於此描述的實施例大體上關於動態隨機存取記憶體（DRAM）及其製造方法。
隨著計算技術的進步，計算裝置更小並具有增加的處理能力。因此，需要增加儲存和記憶體來滿足裝置的程式化和計算需求。藉由增加具有較小幾何形狀的儲存單元的數量來實現具有增加的儲存容量的裝置的縮小尺寸。
隨著最新一代的儲存單元密度的增加，在一些裝置中出現了間歇性故障。研究人員已將故障歸因於重複存取記憶體單元的刷新窗口內的一行記憶體單元。例如，對於32奈米（nm）處理而言，存取行的實體相鄰字元線（WL）很有可能遭受數據損壞。DRAM產業將該問題標記為行錘（row hammer）故障。
行錘故障可能導致電荷藉由重複存取一行而跨越場區域中的門（PG）穿過主動區域遷移到位元線接觸，從而導致未存取的實體相鄰行中的資料損壞。這種情況會導致資料位元故障。
因此，需要改進的DRAM和用於形成DRAM的方法。
本揭露書的實施例大體上關於一種儲存裝置。更具體地，於此描述的實施例大體上關於一種動態隨機存取記憶體(DRAM)及其製造方法。在一個實施例中，一種單元陣列包括位於主動區域中的一或多個第一溝槽、設置在一或多個第一溝槽中的第一介電層、設置在第一介電層上的第一保形層、設置在第一保形層上的第一導電材料、位於場區域中的一或多個第二溝槽、設置在一或多個第二溝槽中的第二介電層、設置在第二介電層上的第二保形層，第二保形層具有與第一保形層不同的成分及設置在第二保形層上的第二導電材料。
在另一個實施例中，一種方法包括以下步驟：在複數個第一溝槽中沉積介電層，複數個第一溝槽包括在主動區域中的複數個第二溝槽和在場區域中的複數個第三溝槽；在介電層上沉積第一保形層；在複數個第二溝槽上沉積遮罩，曝露複數個第三溝槽；移除設置在複數個第三溝槽中的第一保形層；在複數個第三溝槽中的介電層上沉積第二保形層；移除遮罩；及在複數個第一溝槽中沉積導電材料。
在另一實施例中，一種方法包括以下步驟：在複數個第一溝槽中沉積介電層，複數個第一溝槽包括在主動區域中的複數個第二溝槽和在場區域中的複數個第三溝槽；在介電層上沉積第一保形層；在複數個第二溝槽上沉積遮罩，曝露複數個第三溝槽；在複數個第三溝槽中摻雜第一保形層，以在複數個第三溝槽中形成第二保形層；移除遮罩；及在複數個第一溝槽中沉積導電材料。
本揭露書的實施例大體上關於一種儲存裝置。更具體地，於此描述的實施例大體上關於動態隨機存取記憶體（DRAM）及其製造方法。在一個實施例中，單元陣列包括至少一個主動區域和與主動區域相鄰的場區域。主動區域包括至少一個溝槽、設置在溝槽中的介電層、設置在介電層上的第一保形層及設置在第一保形層上的導電材料。場區域包括溝槽、設置在溝槽中的介電層、設置在介電層上的第二保形層及設置在第二保形層上的導電材料。第二保形層具有與第一保形層不同的成分。第二保形層是功函數層，其減少了來自相鄰主動區域的干擾，從而減少了資料位元故障。
第1A圖是根據於此所述的一個實施例的DRAM的單元陣列100的正交圖。為了清楚起見，在第1A圖中省略了位元線。單元陣列100包括複數個主動區域102和複數個場區域104。主動區域102和場區域104交替地定位。每個主動區域102包括在一或多種半導體材料107中形成的一或多個溝槽106。半導體材料107包括矽、摻雜矽或其他合適的半導體材料的一或多種。每個溝槽106包括第一部分108和第二部分110。介電層112設置在溝槽106的第一部分108上。介電層112可為氧化物，諸如氧化矽。保形層114設置在介電層112上，且導電材料116設置在保形層114上。在一個實施例中，導電材料116用作閘極（亦即，掩埋字元線）且由導電材料（諸如金屬）製成。在一個實施例中，保形層114由金屬氮化物製成。
介電層118形成在溝槽106的第二部分110上。介電層118可由與介電層112相同的材料製成。在一個實施例中，介電層118形成在溝槽106的第二部分110的側壁上和在介電層112、保形層114和導電材料116上。氮化矽層120設置在介電層118上。
每個場區域104包括淺溝槽隔離（STI）122。溝槽124形成在STI 122中。溝槽124包括第一部分126和第二部分128。介電層130設置在溝槽124的第一部分126上。介電層130可由與介電層112相同的材料製成。保形層132設置在介電層130上，且導電材料134設置在保形層132上。在一個實施例中，導電材料134由與導電材料116相同的材料製成。保形層132是功函數層，具有與保形層114不同的成分。保形層132可由金屬、摻雜的金屬氮化物或其他合適的材料製成。保形層132（其為具有與主動區域102中的保形層114不同的成分的功函數層）減小了來自相鄰主動區域102的干擾，從而減少了資料位元故障。
在溝槽124的第二部分128上形成介電層136。介電層136可由與介電層130相同的材料製成。在一個實施例中，介電層136形成在溝槽124的第二部分128的側壁上及在介電層130、保形層132和導電材料134上。氮化矽層138設置在介電層136上。在一個實施例中，主動區域102包括一行電晶體（亦即，導電材料116用作閘極），且該行電晶體藉由介電材料140與另一行電晶體隔開。在一個實施例中，介電材料140是氮化矽。
第1B圖是根據於此所述的一個實施例的第1A圖的單元陣列100的頂視圖。如第1B圖所示，單元陣列100包括設置在介電層136、氮化矽層138和介電材料140上方的複數條位元線150。單元陣列100進一步包括複數個主動區域102和複數個場區域104。每個場區域104設置在兩個主動區域102之間。場區域104中的區域152表示包括保形層132的溝槽124的位置。保形層132（其為功函數層）減小了來自相鄰主動區域102的干擾，從而減少資料位元故障。
第2圖是用於形成第1A圖的單元陣列100的方法200的流程圖。第3A圖-第3G圖顯示了在第2圖的方法的不同階段期間的第1A圖的單元陣列100的一部分的示意性橫截面圖。方法200藉由在複數個溝槽304、306中沉積介電層302而在操作202處開始，如第3A圖所示。溝槽304位於主動區域308中，且溝槽306位於場區域310中。主動區域308可為如第1A圖所示的單元陣列100的主動區域102，且場區域310可為如第1A圖所示的單元陣列的場區域104。溝槽304可為如第1A圖所示的單元陣列100的溝槽106，且溝槽306可為如第1A圖所示的單元陣列100的溝槽124。介電層302可與如第1A圖所示的單元陣列100的介電層112、118、130、136相同。可藉由任何合適的方法來沉積介電層302。在一個實施例中，介電層302是藉由原子層沉積（ALD）處理而沉積的保形層。
接下來，在操作204處，第一保形層312沉積在介電層302上，如第3B圖所示。第一保形層312可為如第1A圖所示的單元陣列100的保形層114。可藉由任何合適的方法來沉積第一保形層312。在一個實施例中，第一保形層312是藉由ALD處理而沉積的金屬氮化物層。在操作206處，在主動區域308中的溝槽304上沉積遮罩314，如第3C圖所示。遮罩314可為任何合適的遮罩。在一個實施例中，遮罩314是光阻。在一個實施例中，遮罩是多層結構。遮罩314覆蓋主動區域308的溝槽304，而曝露場區域310的溝槽306。
在操作208處，移除設置在場區域310中的溝槽306上的第一保形層312，如第3D圖所示。溝槽306中的第一保形層312的移除可藉由任何合適的方法來實現。在一個實施例中，溝槽306中的第一保形層312的移除是藉由濕式蝕刻來實現。接下來，在操作210處，第二保形層320沉積在場區域310的溝槽306中，如第3E圖所示。第二保形層320可為具有與第一保形層312不同的成分的任何層。第二保形層320是功函數層。第二保形層320可與保形層132相同。在一個實施例中，第二保形層320藉由ALD處理而沉積。
在操作212處，移除設置在主動區域308的溝槽304上的遮罩314，如第3F圖所示。可藉由任何合適的處理來移除遮罩314。在一個實施例中，藉由剝離處理來移除遮罩314。接下來，在操作214處，將導電材料322沉積在溝槽304、306中，如第3G圖所示。導電材料322可與如第1A圖所示的單元陣列100的導電材料116、134相同。可藉由任何合適的方法來沉積導電材料322。在一個實施例中，導電材料322藉由化學氣相沉積（CVD）處理而沉積。
第4圖是用於形成第1A圖的單元陣列100的方法400的流程圖。第5A圖-第5F圖顯示了在第4圖的方法的不同階段期間的第1A圖的單元陣列100的一部分的示意性橫截面圖。方法400藉由在複數個溝槽504、506中沉積介電層502而在操作402處開始，如第5A圖所示。溝槽504位於主動區域508中，且溝槽506位於場區域510中。主動區域508可為如第1A圖所示的單元陣列100的主動區域102，且場區域510可為如第1A圖所示的單元陣列的場區域104。溝槽504可為如第1A圖所示的單元陣列100的溝槽106，且溝槽506可為如第1A圖所示的單元陣列100的溝槽124。介電層502可與如第1A圖所示的單元陣列100的介電層112、118、130、136相同。介電層502可藉由任何合適的方法來沉積。在一個實施例中，介電層502是藉由ALD處理而沉積的保形層。
接下來，在操作404處，在介電層502上沉積第一保形層512，如第5B圖所示。第一保形層512可為如第1A圖所示的單元陣列100的保形層114。第一保形層512可藉由任何合適的方法來沉積。在一個實施例中，第一保形層512是藉由ALD處理而沉積的金屬氮化物層。在操作406處，在主動區域508中的溝槽504上沉積遮罩514，如第5C圖所示。遮罩514可為任何合適的遮罩。在一個實施例中，遮罩514是光阻遮罩。在一個實施例中，遮罩是多層結構。遮罩514覆蓋主動區域508的溝槽504，而曝露場區域510的溝槽506。
在操作408處，在場區域510中設置在溝槽506上的第一保形層512被摻雜有摻雜劑D，以形成第二保形層520，如第5D圖所示。摻雜劑D可為任何合適的摻雜劑。結果，第一保形層512設置在主動區域308的每個溝槽304中，而第二保形層520設置在場區域310的每個溝槽306中。與第一保形層512相比，由於第二保形層520包括摻雜劑，因此第二保形層520具有與第一保形層512不同的成分。
在操作410處，移除設置在主動區域508的溝槽504上的遮罩514，如第5E圖所示。可藉由任何適當的處理來移除遮罩514。在一個實施例中，藉由剝離處理來移除遮罩514。接下來，在操作412處，在溝槽504、506中沉積導電材料522，如第5F圖所示。導電材料522可與如第1A圖所示的單元陣列100的導電材料116、134相同。導電材料522可藉由任何合適的方法來沉積。在一個實施例中，導電材料522藉由CVD處理來沉積。
設置在場區域的溝槽中的DRAM減小了來自相鄰主動區域的干擾，從而導致資料位元故障減少，DRAM包括單元陣列（諸如單元陣列100），單元陣列具有功函數層（諸如保形層132、320、520）。單元陣列可具有4F2單元結構、6F2單元結構、8F2單元結構或其他合適的單元結構。單元陣列可用在其他存取裝置中，諸如FinCAT和奈米線裝置。
儘管前述內容涉及本揭露書的實施例，但是在不背離本揭露書的基本範圍的情況下，可設計本揭露書的其他和進一步的實施例，且本揭露書的範圍由以下的申請專利範圍決定。
100:單元陣列
102:主動區域
104:場區域
106:溝槽
107:半導體材料
108:第一部分
110:第二部分
112:介電層
114:保形層
116:導電材料
118:介電層
120:氮化矽層
122:淺溝槽隔離（STI）
124:溝槽
126:第一部分
128:第二部分
130:介電層
132:保形層
134:導電材料
136:介電層
138:氮化矽層
140:介電材料
150:位元線
152:區域
200:方法
202:操作
204:操作
206:操作
208:操作
210:操作
212:操作
214:操作
302:介電層
304:溝槽
306:溝槽
308:主動區域
310:場區域
312:第一保形層
314:遮罩
320:第二保形層
322:導電材料
400:方法
402:操作
404:操作
406:操作
408:操作
410:操作
412:操作
502:介電層
504:溝槽
506:溝槽
508:主動區域
510:場區域
512:第一保形層
514:遮罩
520:第二保形層
522:導電材料
因此，為了可詳細地理解本揭露書的上述特徵的方式，可藉由參考實施例來對上文簡要概述的本揭露書進行更特定的描述，一些實施例顯示在附隨的圖式中。然而，應注意附隨的圖式僅顯示了示例性實施例，且因此不應被認為是對其範圍的限制，並且可允許其他等效實施例。
第1A圖是DRAM的單元陣列的正交圖。
第1B圖是第1A圖的單元陣列的頂視圖。
第2圖是用於形成第1A圖的單元陣列的方法的流程圖。
第3A圖-第3G圖顯示了在第2圖的方法的不同階段期間的第1A圖的單元陣列的一部分的示意性橫截面圖。
第4圖是用於形成第1A圖的單元陣列的方法的流程圖。
第5A圖-第5F圖顯示了在第4圖的方法的不同階段期間的第1A圖的單元陣列的一部分的示意性橫截面圖。
為促進理解，在可能的情況下使用了相同的元件符號來表示圖式中共有的相同元件。可預期的是，一個實施例的元件和特徵可有益地併入其他實施例中，而無需進一步敘述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記)
無
100:單元陣列
102:主動區域
104:場區域
106:溝槽
107:半導體材料
108:第一部分
110:第二部分
112:介電層
114:保形層
116:導電材料
118:介電層
120:氮化矽層
122:淺溝槽隔離(STI)
124:溝槽
126:第一部分
128:第二部分
130:介電層
132:保形層
134:導電材料
136:介電層
138:氮化矽層
140:介電材料
Claims (30)
- 一種單元陣列，包含：一或多個第一溝槽，位於一主動區域中；一第一介電層，設置在該一或多個第一溝槽中；一第一保形層，設置在該一或多個第一溝槽中的該第一介電層上，該第一保形層包含一第一材料；一第一導電材料，設置在該一或多個第一溝槽中的該第一保形層上且直接接觸該第一保形層；一或多個淺溝槽隔離，位於一場區域中；一或多個第二溝槽，位於該一或多個淺溝槽隔離中；一第二介電層，設置在該一或多個第二溝槽中；一第二保形層，設置在該一或多個第二溝槽中的該第二介電層上，該第二保形層包含以一或多種摻雜劑摻雜的該第一材料；及一第二導電材料，設置在該一或多個第二溝槽中的該第二保形層上且直接接觸該第二保形層。
- 如請求項1所述之單元陣列，其中該第一介電層是一氧化物層。
- 如請求項2所述之單元陣列，其中該第一材料是金屬氮化物。
- 如請求項3所述之單元陣列，其中該第一導 電材料和該第二導電材料是一金屬。
- 如請求項1所述之單元陣列，其中該第二介電層是一氧化物層。
- 一種單元陣列，包含：一或多對的第一溝槽，位在一主動區域中，其中該主動區域設置在一或多對的相鄰的場區域之間，每一場區域具有在該場區域中的一淺溝槽隔離；一第一介電層，設置在該等第一溝槽之每一者上；一第一保形層，設置在該第一介電層上，該第一保形層包含一第一材料；一第一導電材料，設置在該第一保形層上且直接接觸該第一保形層；一第二溝槽，位於該等淺溝槽隔離之每一者中；一第二介電層，設置在該第二溝槽上；一第二保形層，設置在該第二溝槽中的該第二介電層上，該第二保形層包含以一或多種摻雜劑摻雜的該第一材料；及一第二導電材料，設置在該第二溝槽中的該第二保形層上且直接接觸該第二保形層。
- 如請求項6所述之單元陣列，其中該第一介電層是一氧化物層。
- 如請求項6所述之單元陣列，其中該第二介 電層是一氧化物層。
- 如請求項6所述之單元陣列，其中該第一材料是金屬氮化物。
- 如請求項6所述之單元陣列，其中該第一導電材料和該第二導電材料是一金屬。
- 一種形成單元陣列的方法，包含以下步驟：在一或多個第一溝槽中及一或多個第二溝槽中沉積一介電層，該一或多個第一溝槽位在一主動區域中，該一或多個第二溝槽設置在一或多個淺溝槽隔離中，該一或多個淺溝槽隔離位在一場區域中；在該介電層上沉積一第一保形層，該第一保形層包括一第一材料；在位於該主動區域中的該一或多個第一溝槽上沉積一遮罩；移除設置在該一或多個第二溝槽中的該第一保形層；在該一或多個第二溝槽中的該介電層上沉積一第二保形層，該第二保形層包含以一或多種摻雜劑摻雜的該第一材料；移除該遮罩；及在該一或多個第一溝槽中的該第一保形層上以及該 一或多個第二溝槽中的該第二保形層上沉積一導電材料。
- 如請求項11所述之方法，其中該介電層是一氧化物層。
- 如請求項11所述之方法，其中該介電層的沉積是藉由原子層沉積(ALD)處理而執行。
- 如請求項11所述之方法，其中該第一材料是金屬氮化物。
- 如請求項11所述之方法，其中該第一保形層的沉積是藉由原子層沉積(ALD)處理而執行。
- 如請求項11所述之方法，其中該遮罩是一光阻。
- 如請求項11所述之方法，其中該第一保形層的移除是藉由濕式蝕刻而執行。
- 如請求項11所述之方法，其中該第二保形層的沉積是藉由原子層沉積(ALD)處理而執行。
- 如請求項11所述之方法，其中該遮罩的移除是藉由濕式蝕刻而執行。
- 如請求項11所述之方法，其中該導電材料的沉積是藉由化學氣相(CVD)處理而執行。
- 一種形成單元陣列的方法，包含以下步驟： 在一或多個第一溝槽中及一或多個第二溝槽中沉積一介電層，該一或多個第一溝槽位在一主動區域中，該一或多個第二溝槽設置在一或多個淺溝槽隔離中，該一或多個淺溝槽隔離位在一場區域中；在該介電層上沉積一第一保形層，該第一保形層包含一第一材料；在位於該主動區域中的該一或多個第一溝槽上沉積一遮罩；在該一或多個第二溝槽中摻雜該第一保形層，以在該一或多個第二溝槽中形成一第二保形層，該第二保形層包含以一或多種摻雜劑摻雜的該第一材料；移除該遮罩；及在該一或多個第一溝槽中的該第一保形層上以及該一或多個第二溝槽中的該第二保形層上沉積一導電材料。
- 如請求項21所述之方法，其中該介電層是一氧化物層。
- 如請求項21所述之方法，其中該介電層的沉積是藉由原子層沉積(ALD)處理而執行。
- 如請求項21所述之方法，其中該第一材料是金屬氮化物。
- 如請求項21所述之方法，其中該第一保形 層的沉積藉由原子層沉積(ALD)處理而執行。
- 如請求項21所述之方法，其中該遮罩是一光阻。
- 如請求項21所述之方法，其中該第一保形層的移除是藉由濕式蝕刻而執行。
- 如請求項21所述之方法，其中該第二保形層的沉積是藉由原子層沉積(ALD)處理而執行。
- 如請求項21所述之方法，其中該遮罩的移除是藉由濕式蝕刻而執行。
- 如請求項21所述之方法，其中該導電材料的沉積是藉由化學氣相(CVD)處理而執行。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IN201841042056 | 2018-11-07 | ||
| IN201841042056 | 2018-11-07 | ||
| US16/243,551 US10727232B2 (en) | 2018-11-07 | 2019-01-09 | Dram and method of making |
| US16/243,551 | 2019-01-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202036848A TW202036848A (zh) | 2020-10-01 |
| TWI822898B true TWI822898B (zh) | 2023-11-21 |
Family
ID=70458916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108140187A TWI822898B (zh) | 2018-11-07 | 2019-11-06 | 動態隨機存取記憶體及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US10727232B2 (zh) |
| TW (1) | TWI822898B (zh) |
| WO (1) | WO2020096834A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI714423B (zh) * | 2020-01-08 | 2020-12-21 | 華邦電子股份有限公司 | 半導體結構及其製造方法 |
| CN113990800A (zh) * | 2020-07-27 | 2022-01-28 | 长鑫存储技术有限公司 | 半导体器件的制备方法及半导体器件 |
| CN114823675A (zh) * | 2021-01-29 | 2022-07-29 | 长鑫存储技术有限公司 | 半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170084615A1 (en) * | 2015-09-18 | 2017-03-23 | Samsung Electronics Co., Ltd. | Semiconductor device having a gate and method of forming the same |
| US10062613B1 (en) * | 2017-05-04 | 2018-08-28 | United Microelectronics Corp. | Semiconductor device and method for fabricating the same |
| TW201834031A (zh) * | 2016-12-16 | 2018-09-16 | 韓商愛思開海力士有限公司 | 具有埋藏閘結構的半導體裝置及其製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US43811A (en) * | 1864-08-09 | Straw-cutter | ||
| TW490860B (en) * | 1998-12-24 | 2002-06-11 | United Microelectronics Corp | Manufacturing of flash memory cell |
| US6194271B1 (en) * | 1999-01-25 | 2001-02-27 | United Semiconductor Corp. | Method for fabricating flash memory |
| EP1294021A1 (de) | 2001-08-31 | 2003-03-19 | Infineon Technologies AG | Kondensatoreinrichtung für eine Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung |
| US6967136B2 (en) | 2003-08-01 | 2005-11-22 | International Business Machines Corporation | Method and structure for improved trench processing |
| US7087950B2 (en) * | 2004-04-30 | 2006-08-08 | Infineon Technologies Ag | Flash memory cell, flash memory device and manufacturing method thereof |
| US7323379B2 (en) | 2005-02-03 | 2008-01-29 | Mosys, Inc. | Fabrication process for increased capacitance in an embedded DRAM memory |
| KR20100025883A (ko) * | 2008-08-28 | 2010-03-10 | 삼성전자주식회사 | 서로 다른 열산화막 두께를 갖는 소자 분리막 및 그 형성 방법 |
| US8030197B2 (en) | 2009-05-04 | 2011-10-04 | Intel Corporation | Recessed channel array transistor (RCAT) in replacement metal gate (RMG) logic flow |
| KR101987995B1 (ko) * | 2012-08-31 | 2019-06-11 | 에스케이하이닉스 주식회사 | 매립 게이트형 반도체 소자, 그 반도체 소자를 갖는 모듈 및 시스템 그리고 그 반도체 소자 제조 방법 |
| US9608000B2 (en) * | 2015-05-27 | 2017-03-28 | Micron Technology, Inc. | Devices and methods including an etch stop protection material |
| CN106876319B (zh) | 2015-12-10 | 2018-03-27 | 华邦电子股份有限公司 | 存储元件的制造方法 |
| KR102481478B1 (ko) * | 2016-06-16 | 2022-12-26 | 삼성전자 주식회사 | 반도체 장치들 및 그 형성 방법 |
| KR20180062817A (ko) * | 2016-12-01 | 2018-06-11 | 삼성전자주식회사 | 트랜치 내에 다중 라이너층을 포함하는 반도체 장치 |
| CN108962891B (zh) | 2017-05-18 | 2019-11-19 | 联华电子股份有限公司 | 用以避免列锤击问题的半导体结构及其制作方法 |
| KR102358460B1 (ko) * | 2017-08-10 | 2022-02-07 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
-
2019
- 2019-01-09 US US16/243,551 patent/US10727232B2/en active Active
- 2019-10-30 WO PCT/US2019/058802 patent/WO2020096834A1/en active Application Filing
- 2019-11-06 TW TW108140187A patent/TWI822898B/zh active
-
2020
- 2020-07-16 US US16/931,154 patent/US11456301B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170084615A1 (en) * | 2015-09-18 | 2017-03-23 | Samsung Electronics Co., Ltd. | Semiconductor device having a gate and method of forming the same |
| TW201834031A (zh) * | 2016-12-16 | 2018-09-16 | 韓商愛思開海力士有限公司 | 具有埋藏閘結構的半導體裝置及其製造方法 |
| US10062613B1 (en) * | 2017-05-04 | 2018-08-28 | United Microelectronics Corp. | Semiconductor device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020096834A1 (en) | 2020-05-14 |
| US10727232B2 (en) | 2020-07-28 |
| US11456301B2 (en) | 2022-09-27 |
| TW202036848A (zh) | 2020-10-01 |
| US20200350318A1 (en) | 2020-11-05 |
| US20200144272A1 (en) | 2020-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI822898B (zh) | 動態隨機存取記憶體及其製造方法 | |
| US10685964B2 (en) | Semiconductor structure for preventing row hammering issue in DRAM cell and method for manufacturing the same | |
| TW202008510A (zh) | 分柵式非揮發性記憶體及其製備方法 | |
| TWI798757B (zh) | 具有垂直閘極電晶體的半導體結構及其製備方法 | |
| CN114050162A (zh) | 一种铁电存储器及其制备方法 | |
| WO2023024415A1 (zh) | 存储器件及其形成方法 | |
| CN114725106A (zh) | 半导体结构及半导体结构的制备方法、存储器 | |
| CN115332253A (zh) | 半导体结构及半导体结构的制备方法 | |
| CN115188760A (zh) | 半导体结构的形成方法 | |
| CN115424983A (zh) | 半导体结构及其制备方法 | |
| TWI771104B (zh) | 具有埋入電源線與埋入訊號線的半導體結構及其製備方法 | |
| US6022786A (en) | Method for manufacturing a capacitor for a semiconductor arrangement | |
| CN115666132A (zh) | 半导体结构的制备方法及半导体结构 | |
| JP7504622B2 (ja) | 半導体記憶装置およびその製造方法 | |
| CN116471840A (zh) | 一种半导体结构的制备方法和半导体结构 | |
| CN115360194A (zh) | 存储器件以及其制造方法 | |
| CN114927523A (zh) | 半导体结构及半导体结构的制备方法 | |
| TW202221893A (zh) | 半導體記憶體元件 | |
| US7045411B1 (en) | Semiconductor device having a chain gate line structure and method for manufacturing the same | |
| CN110391185B (zh) | 制作半导体元件的方法 | |
| US10204914B2 (en) | Method for fabricating semiconductor device | |
| CN110246841B (zh) | 半导体元件及其制作方法 | |
| US8148243B2 (en) | Zero capacitor RAM with reliable drain voltage application and method for manufacturing the same | |
| KR930004985B1 (ko) | 스택구조의 d램셀과 그 제조방법 | |
| US20240064969A1 (en) | Semiconductor structure and method for fabricating same |