CN113990800A - 半导体器件的制备方法及半导体器件 - Google Patents
半导体器件的制备方法及半导体器件 Download PDFInfo
- Publication number
- CN113990800A CN113990800A CN202010733747.3A CN202010733747A CN113990800A CN 113990800 A CN113990800 A CN 113990800A CN 202010733747 A CN202010733747 A CN 202010733747A CN 113990800 A CN113990800 A CN 113990800A
- Authority
- CN
- China
- Prior art keywords
- layer
- shallow trench
- etching
- active region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 98
- 238000002955 isolation Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 29
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 23
- 239000001301 oxygen Substances 0.000 claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 7
- 239000003610 charcoal Substances 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000002861 polymer material Substances 0.000 claims description 7
- 229920005573 silicon-containing polymer Polymers 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
本公开是关于一种半导体器件的制备方法及半导体器件，涉及半导体技术领域。该方法包括：提供半导体衬底，所述半导体衬底包括浅沟槽及所述浅沟槽隔离出的有源区；在所述浅沟槽及所述有源区暴露的外表面形成含氧层；在表面包括所述含氧层的所述浅沟槽内填充设定高度的第一牺牲层，所述设定高度低于所述有源区的高度；在所述第一牺牲层的上表面形成刻蚀停止层；去除所述刻蚀停止层下方的所述第一牺牲层，以形成空气间隔；在所述浅沟槽中所述刻蚀停止层之上填充隔离层，以形成包含所述空气间隔的浅沟槽隔离结构；刻蚀所述有源区和所述浅沟槽隔离结构，以形成字线沟槽，其中所述浅沟槽隔离结构内的字线沟槽的底部高于所述设定高度。
Description
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种半导体器件的制 备方法及半导体器件。
背景技术
在亚微米技术中，浅沟槽隔离(shallow trench isolation，STI)结构 已取代了其它半导体器件隔离方法，例如需要更多宝贵面积的硅局部氧 化隔离(Local Oxidationof Silicon，LOCOS)技术。
在浅沟槽隔离工艺中，在半导体有源区(Active Area，例如可以用 于形成栅极和源极/漏极)之间的半导体衬底中形成浅沟槽，并使 MOSFET彼此电隔离。浅沟槽填充有绝缘材料，例如氧化硅，以提供电 绝缘。
相关技术中，在形成WL(wordline，字线)沟槽时，由于刻蚀选择 比，导致在有源区与STI中形成的WL沟槽的深度不同，从而使得沉积 形成的WL的金属栅极在WL沟槽的底部的深度不同，导致STI中的金 属栅极容易与有源区以及邻近的栅极发生耦合作用，形成寄生电容，进 而导致漏电流现象的发生。
此外，金属栅极的底部深度不同，同样拉长了导线的有效长度，增 加了导线电阻。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公 开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现 有技术的信息。
发明内容
本公开的目的在于克服上述现有技术的不足，提供一种半导体器件 的制备方法及半导体器件。
本公开实施例提供一种半导体器件的制备方法，所述方法包括：提 供半导体衬底，所述半导体衬底包括浅沟槽及所述浅沟槽隔离出的有源 区；在所述浅沟槽及所述有源区暴露的外表面形成含氧层；在表面包括 所述含氧层的所述浅沟槽内填充设定高度的第一牺牲层，所述设定高度 低于所述有源区的高度；在所述第一牺牲层的上表面形成刻蚀停止层； 去除所述刻蚀停止层下方的所述第一牺牲层，以形成空气间隔；在所述 浅沟槽中所述刻蚀停止层之上填充隔离层，以形成包含所述空气间隔的 浅沟槽隔离结构；刻蚀所述有源区和所述浅沟槽隔离结构，以形成字线 沟槽，其中所述浅沟槽隔离结构内的字线沟槽的底部高于所述设定高度。
在本公开的一种示例性实施例中，所述刻蚀停止层的厚度处于2nm 至10nm的范围之内。
在本公开的一种示例性实施例中，所述浅沟槽隔离结构内的字线沟 槽的底部和所述有源区内的字线沟槽的底部均与所述刻蚀停止层的上表 面齐平。
在本公开的一种示例性实施例中，在所述第一牺牲层的上表面形成 刻蚀停止层，包括：在所述第一牺牲层的上表面和对应所述有源区的所 述含氧层暴露的外表面，形成刻蚀停止层。
在本公开的一种示例性实施例中，去除所述刻蚀停止层下方的所述 第一牺牲层，以形成空气间隔，包括：在所述浅沟槽中形成刻蚀孔，所 述刻蚀孔贯穿所述刻蚀停止层；通过所述刻蚀孔灌入刻蚀液至所述第一 牺牲层内，湿法刻蚀所述刻蚀停止层下方的所述第一牺牲层。
在本公开的一种示例性实施例中，在所述浅沟槽中形成刻蚀孔，包 括：在所述浅沟槽内所述刻蚀停止层之上填充第二牺牲层，所述第二牺 牲层的上表面和所述有源区的上表面齐平；在所述第二牺牲层和所述有 源区的上方形成图案化的掩膜层，所述掩膜层在所述半导体衬底的边缘 区域形成有暴露第二牺牲层的通孔；以所述掩膜层为掩膜，刻蚀所述第 二牺牲层形成连通所述通孔的刻蚀孔，且所述刻蚀孔贯穿所述刻蚀停止 层；去除所述掩膜层。
在本公开的一种示例性实施例中，所述含氧层包括线形氧化层，氧 化物层和氮化物层堆叠结构，氧化物层、氮化物层和氧化物层堆叠结构 中的至少一种。
在本公开的一种示例性实施例中，所述第一牺牲层的材料包括氧化 物、正硅酸乙酯、旋涂有机碳、不定型碳、光刻胶以及含硅高分子材料 中的至少一种。
在本公开的一种示例性实施例中，所述隔离层包括氧化物层，氧化 物层和氮化物层堆叠结构，氧化物层、氮化物层和氧化物层堆叠结构中 的至少一种。
在本公开的一种示例性实施例中，所述方法还包括：在所述字线沟 槽内形成字线结构，所述字线结构包括栅氧化物层、阻挡层、导电层和 字线保护盖层。
在本公开的一种示例性实施例中，所述刻蚀停止层的材料包括氮化 硅、碳氮化硅和碳氮氧化硅中的至少一种。
本公开实施例提供一种半导体器件，所述半导体器件包括：半导体 衬底，其包括：浅沟槽；以及所述浅沟槽隔离出的有源区；其中，在所 述浅沟槽的底部和所述有源区的表面包括含氧层；在所述浅沟槽的设定 高度之上具有刻蚀停止层，所述刻蚀停止层和所述浅沟槽形成空气间隔， 所述设定高度低于所述有源区的高度；所述浅沟槽中所述刻蚀停止层之 上具有包含所述空气间隔的浅沟槽隔离结构，所述浅沟槽隔离结构由隔 离层填充而成；所述浅沟槽隔离结构和所述有源区内包括字线沟槽，所 述浅沟槽隔离结构内的字线沟槽的底部高于所述设定高度。
在本公开的一种示例性实施例中，所述刻蚀停止层的厚度处于2nm 至10nm的范围之内。
在本公开的一种示例性实施例中，所述浅沟槽隔离结构内的字线沟 槽的底部和所述有源区内的字线沟槽的底部均与所述刻蚀停止层的上表 面齐平。
在本公开的一种示例性实施例中，对应所述有源区的所述含氧层的 表面包括所述刻蚀停止层。
在本公开的一种示例性实施例中，所述半导体衬底的边缘区域包括 贯穿所述刻蚀停止层的刻蚀孔，所述刻蚀孔填充所述隔离层。
本公开一些实施例提供的半导体器件的制备方法，一方面，通过在 形成STI过程中，在浅沟槽内的第一牺牲层的设定高度处设置一刻蚀停 止层，使得在后续刻蚀形成WL沟槽时，通过该刻蚀停止层可以阻止WL 沟槽在STI中继续刻蚀，从而使得能够在STI结构内形成一与有源区的 WL沟槽深度接近一致的WL沟槽。由于形成的WL沟槽在有源区与STI 结构中的深度近似相同，进而可以使得后续在有源区和STI结构内形成 的WL字线的金属栅极的底部在半导体衬底内的深度近似相同，可以形 成一条接近平直的直线，从而可以改善STI结构中的WL与有源区及邻 近的WL之间形成的寄生电容，减小漏电流发生。同时，也可以缩短WL 的长度，减小导电电阻。另一方面，通过在STI结构的下部形成空气间 隔(air gap)，可以使得隔离效果更好，可以进一步起到减小寄生电容的 作用。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解 释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合 本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地， 下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人 员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他 的附图。
图1示意性示出了根据本公开的一实施例的半导体器件的制备方法 的流程图；
图2-28示意性示出了根据本公开的一实施例的半导体器件的制备方 法的流程示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式 能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反， 提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思 全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似 的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性 图解，并非一定是按比例绘制。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标 的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅 出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图 标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下” 的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于 其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过 另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表 示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表 示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外 还可存在另外的要素/组成部分/等；用语“第一”、“第二”仅作为标记使用，不是对其对象的数量限制。
图1示意性示出了根据本公开的一实施例的半导体器件的制备方法 的流程图。
如图1所示，本公开实施例提供的方法可以包括以下步骤。
在步骤S110中，提供半导体衬底，所述半导体衬底包括浅沟槽及所 述浅沟槽隔离出的有源区。
本公开实施例，提供一半导体衬底，可以用于为后续工艺提供操作 平台。半导体衬底可以采用任何用以承载半导体集成电路组成元件的底 材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆。半导体衬 底例如可以是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs) 基底或者绝缘体上锗基底等中的任意一种或者多种的组合。
其中，有源区(有源区)是用来建立晶体管主体的位置所在，在其 上形成源、漏和栅极，两个有源区之间以STI来做隔离。
在步骤S120中，在所述浅沟槽及所述有源区暴露的外表面形成含氧 层。
在示例性实施例中，所述含氧层可以包括线形氧化层(liner oxide)， 氧化物层和氮化物层堆叠结构(oxide/nitride)，氧化物层、氮化物层和氧 化物层堆叠结构(ONO结构)等中的至少一种。
其中，线形氧化层例如可以为在高温炉管中形成的氧化层。氧化物 层和氮化物层堆叠结构是指在一层氧化物层之上堆叠一层氮化物层，在 该层氮化物层之上可以再堆叠另一层氧化物层，以此类推，氧化物层和 氮化物层层层堆叠而成的结构，本公开不对氧化物层、氮化物层的层数 量、层厚度等参数进行限定。氧化物层、氮化物层和氧化物层堆叠结构 是指包括至少一个堆叠的氧化物层、氮化物层和氧化物层结构，每个氧 化物层、氮化物层和氧化物层结构包括依次堆叠的氧化物层、氮化物层 和氧化物层。
在步骤S130中，在表面包括所述含氧层的所述浅沟槽内填充设定高 度的第一牺牲层，所述设定高度低于所述有源区的高度。
在示例性实施例中，所述第一牺牲层的材料可以包括氧化物(oxide)、 正硅酸乙酯(Tetraethyl orthosilicate，TEOS)、旋涂有机碳、不定型碳、 光刻胶以及含硅高分子材料等中的至少一种。
在示例性实施例中，所述方法还可以包括：根据所述有源区内的字 线沟槽的深度设置所述设定高度。
本公开实施例中，从浅沟槽底部起，所述设定高度的取值范围例如 可以是100-160nm，但本公开并不限定于此，设定高度的设置取决于要 在有源区内形成的字线的深度，有源区内字线的深度又取决于有源区内 的字线沟槽的深度。
在步骤S140中，在所述第一牺牲层的上表面形成刻蚀停止层。
在示例性实施例中，所述刻蚀停止层的厚度可以处于2nm至10nm 的范围之内。例如，可以设置刻蚀停止层的厚度为2nm，4nm，5nm，8nm， 9nm或者10nm等中的任意一个。但本公开并不限定于此，可以根据实 际需求进行选择。
在示例性实施例中，在所述第一牺牲层的上表面形成刻蚀停止层， 可以包括：在所述第一牺牲层的上表面和对应所述有源区的所述含氧层 暴露的外表面，形成刻蚀停止层。
在示例性实施例中，所述刻蚀停止层的材料可以包括氮化硅(SiN)、 碳氮化硅(SiCN)和碳氮氧化硅(SiCON)等中的至少一种。刻蚀停止 层也可以称之为刻蚀终止层。
在步骤S150中，去除所述刻蚀停止层下方的所述第一牺牲层，以形 成空气间隔。
在示例性实施例中，去除所述刻蚀停止层下方的所述第一牺牲层， 以形成空气间隔，可以包括：在所述浅沟槽中形成刻蚀孔，所述刻蚀孔 贯穿所述刻蚀停止层；通过所述刻蚀孔灌入刻蚀液至所述第一牺牲层内， 湿法刻蚀所述刻蚀停止层下方的所述第一牺牲层。
在示例性实施例中，在所述浅沟槽中形成刻蚀孔，可以包括：在所 述浅沟槽内所述刻蚀停止层之上填充第二牺牲层，所述第二牺牲层的上 表面和所述有源区的上表面齐平；在所述第二牺牲层和所述有源区的上 方形成图案化的掩膜层，所述掩膜层在所述半导体衬底的边缘区域形成 有暴露第二牺牲层的通孔；以所述掩膜层为掩膜，刻蚀所述第二牺牲层 形成连通所述通孔的刻蚀孔，且所述刻蚀孔贯穿所述刻蚀停止层；去除 所述掩膜层。
在示例性实施例中，所述第二牺牲层的材料可以包括氧化物(oxide)、 正硅酸乙酯(Tetraethyl orthosilicate，TEOS)、旋涂有机碳、不定型碳、 光刻胶以及含硅高分子材料等中的至少一种。
在步骤S160中，在所述浅沟槽中所述刻蚀停止层之上填充隔离层， 以形成包含所述空气间隔的浅沟槽隔离结构。
具体地，可以先在浅沟槽内的刻蚀停止层的上方和下方分别填充满 第二牺牲层和第一牺牲层后，再在有源区的边缘部位刻蚀少量刻蚀孔穿 过刻蚀停止层，通过湿法刻蚀，去除STI结构内刻蚀停止层下方的第一 牺牲层，形成air gap，同时去除浅沟槽内的刻蚀停止层的上方填充的第 二牺牲层，之后可以再在包含air gap的刻蚀停止层之上填充隔离层，用 于形成包含air gap的STI结构。
在示例性实施例中，所述隔离层可以包括氧化物层(oxide)，氧化物 层和氮化物层堆叠结构(oxide/nitride)，氧化物层、氮化物层和氧化物层 堆叠结构(ONO结构)等中的至少一种。
在步骤S170中，刻蚀所述有源区和所述浅沟槽隔离结构，以形成字 线沟槽，其中所述浅沟槽隔离结构内的字线沟槽的底部高于所述设定高 度。
在示例性实施例中，所述方法还可以包括：在所述字线沟槽内形成 字线结构，所述字线结构包括栅氧化物层、阻挡层、导电层和字线保护 盖层。
在示例性实施例中，所述浅沟槽隔离结构内的字线沟槽的底部和所 述有源区内的字线沟槽的底部可以均与所述刻蚀停止层的上表面齐平。
本公开实施例中，可以采用光罩刻蚀分别在有源区和STI结构内形 成WL沟槽，由于之前是以字线在有源区的深度为参考来设置第一牺牲 层的设定高度的，然后在该设定高度的第一牺牲层之上形成刻蚀停止层， 因此，就能够防止因为刻蚀选择比导致在STI结构内的字线沟槽的深度 过深的问题，从而使得在有源区内和STI结构内的字线沟槽的深度接近。 理想情况下，可以使得有源区内和STI结构内的字线沟槽的深度相同， 即有源区内的字线沟槽的底部、STI结构内的字线沟槽的底部均与刻蚀 停止层的上表面齐平，从而使得后续工艺中，在有源区内和STI结构内 的字线的深度相同。
本公开实施方式提供的半导体器件的制备方法，一方面，通过在形 成STI过程中，在浅沟槽内的第一牺牲层的设定高度处设置一刻蚀停止 层，使得在后续刻蚀形成WL沟槽时，通过该刻蚀停止层可以阻止WL 沟槽在STI中继续刻蚀，从而使得能够在STI结构内形成一与有源区的 WL沟槽深度接近一致的WL沟槽。由于形成的WL沟槽在有源区与STI 结构中的深度近似相同，进而可以使得后续在有源区和STI结构内形成 的WL字线的金属栅极的底部在半导体衬底内的深度近似相同，可以形 成一条接近平直的直线，从而可以改善STI结构中的WL与有源区及邻 近的WL之间形成的寄生电容，减小漏电流发生。同时，也可以缩短WL的长度，减小导电电阻。另一方面，通过在STI结构的下部形成空 气间隔(air gap)，可以使得隔离效果更好，可以进一步起到减小寄生电 容的作用。
下面结合图2-28对上述实施例提供的半导体器件的制备方法进行举 例说明。
如图2-4所示，半导体衬底包括浅沟槽1以及浅沟槽隔离出的有源 区2。
在图2实施例中，在半导体衬底表面所在的平面内，可以预先定义 有相互垂直的纵向(即俯视图图2中的AA延伸方向)及横向(未图示， 即沿俯视图图2中从左至右的水平方向)，例如当浅沟槽隔离结构用于定 义存储阵列中的存储单元对应的有源区时，可以定义纵向是与字线的延 伸方向(未图示)或位线的延伸方向(如俯视图图2中的BB延伸方向)呈一定夹角的方向，横向是和纵向垂直相交的方向。当然，在本公开的其 他实施例中，也可以定义纵向是与字线的延伸方向或位线的延伸方向相 同的方向，横向和纵向垂直相交的方向。图3为图2沿AA方向的剖面 图，图4为图2沿BB方向的剖面图，BB方向与AA方向相交，可以是 有源区的延伸方向。
如图5-7所示，在浅沟槽1及有源区2暴露的外表面形成含氧层3， 例如lineroxide、oxide/nitride或ONO结构。其中，图5为俯视图，图6 为图5的剖面图，图7为图5的剖面图。
如图8-10所示，在表面包括含氧层3的浅沟槽1内填充设定高度的 第一牺牲层4，第一牺牲层4例如可以采用oxide、TEOS、旋涂有机碳、 不定型碳、光刻胶及含硅高分子材料等中的任意一种或者多种材料制成。 其中，图8为俯视图，图9为图8沿AA方向的剖面图，图10为图8沿 BB方向的剖面图。
如图11-13所示，在第一牺牲层4的上表面和对应有源区2的含氧 层3暴露的外表面，形成刻蚀停止层5。刻蚀停止层5例如可以采用SiN、 SiCN、SiCON等中的任意一种或者多种材料制成。其中，图11为俯视 图，图12为图11的剖面图，图13为图11的剖面图。
如图14-16所示，在浅沟槽内的刻蚀停止层5之上沉积第二牺牲层 6，第二牺牲层6的上表面和有源区2的上表面齐平。第二牺牲层6例如 可以采用oxide、TEOS、旋涂有机碳、不定型碳、光刻胶及含硅高分子 材料等中的任意一种或者多种材料制成。其中，图14为俯视图，图15 为图14沿AA方向的剖面图，图16为图14沿BB方向的剖面图。
如图17-19所示，通过在第二牺牲层6和有源区2的上方形成图案 化的掩膜层，掩膜层在半导体衬底的边缘区域形成有暴露第二牺牲层6 的通孔(图中未示出)，以该掩膜层为掩膜，刻蚀第二牺牲层6形成连通 该通孔的刻蚀孔7，且该刻蚀孔7贯穿刻蚀停止层5，之后可以去除该掩 膜层，从而可以利用该刻蚀孔7灌入刻蚀液至第一牺牲层4内，湿法刻 蚀去除浅沟槽1内的刻蚀停止层5之下的第一牺牲层4和浅沟槽1内的 刻蚀停止层5之上的第二牺牲层6，形成空气间隔8。其中，图17为俯 视图，图18为图17沿AA方向的剖面图，图19为图17沿BB方向的 剖面图。
图17-19实施例中，刻蚀孔7的尺寸比有源区2的宽度宽，且比相 邻有源区2的间距小。刻蚀孔7例如可以布局在有源区2构成的存储单 元阵列区的边缘。
如图20-22所示，在浅沟槽1中刻蚀停止层5之上填充隔离层9，以 形成包含空气间隔8的STI结构，有源区2边缘的刻蚀孔7也会被隔离 层9填充。隔离层9例如可以通过沉积oxide或者oxide/nitride或ONO 结构形成。其中，图20为俯视图，图21为图20沿AA方向的剖面图， 图22为图20沿BB方向的剖面图。
如图23-25所示，光罩刻蚀有源区2和包含空气间隔8的浅沟槽隔 离结构，以分别在有源区和STI结构内形成字线沟槽10，由于STI结构 的底部存在刻蚀停止层5，从而使得浅沟槽隔离结构内的字线沟槽10的 底部高于上述设定高度，即刻蚀形成STI结构内的字线沟槽10时，由于 刻蚀停止层5的存在，使得STI结构内的字线沟槽10的深度不会超过刻 蚀停止层5，使得字线沟槽在STI结构内和有源区内的深度近似相同。 同时，由于STI结构下部包含空气间隔8，因此可以进一步减小寄生电 容。其中，图23为俯视图，图24为图23沿AA方向的剖面图，图25 为图23沿BB方向的剖面图。
如图26-28所示，可以在有源区内和STI结构内的字线沟槽内，形 成栅氧化层11、阻挡层13(例如可以采用锡Tin材料制成，但本公开并 不限定于此)、导电层14(例如可以采用金属钨W材料制成，但本公开 并不限定于此)和字线保护盖层12(例如可以采用nitride)，以用于形成 有源区内和STI结构内的WL结构。其中，图26为俯视图，图27为图 26沿AA方向的剖面图，图28为图26沿BB方向的剖面图。
可以理解的是，本公开对如何在字线沟槽内形成字线沟槽的工艺、 组成结构等均不做限定。
本公开实施方式提供的半导体器件的制备方法，一方面，通过在形 成STI过程中，在浅沟槽内的第一牺牲层的设定高度处设置一刻蚀停止 层，使得在后续刻蚀形成WL沟槽时，通过该刻蚀停止层可以阻止WL 沟槽在STI中继续刻蚀，从而使得能够在STI结构内形成一与有源区的 WL沟槽深度接近一致的WL沟槽。由于形成的WL沟槽在有源区与STI 结构中的深度近似相同，进而可以使得后续在有源区和STI结构内形成 的WL字线的金属栅极的底部在半导体衬底内的深度近似相同，可以形 成一条接近平直的直线，从而可以改善STI结构中的WL与有源区及邻 近的WL之间形成的寄生电容，减小漏电流发生。同时，也可以缩短WL的长度，减小导电电阻。另一方面，通过在STI结构的下部形成空 气间隔(air gap)，可以使得隔离效果更好，可以进一步起到减小寄生电 容的作用。
本公开实施例提供的半导体器件的制备方法可以应用于具有埋入式 的栅极结构的半导体器件的制备。例如，所述半导体器件可以是动态随 机存储器(Dynamic RandomAccess Memory，DRAM)，DRAM是一种半 导体存储器件，由许多重复的存储单元组成，每个存储单元通常包括电 容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过 位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到 电容器中进行存储。
进一步地，本公开实施方式还提供了一种半导体器件，该半导体器 件可以包括半导体衬底。该半导体衬底可以进一步包括浅沟槽以及所述 浅沟槽隔离出的有源区。
其中，在所述浅沟槽的底部和所述有源区的表面可以包括含氧层。 在所述浅沟槽的设定高度之上具有刻蚀停止层，所述刻蚀停止层和所述 浅沟槽形成空气间隔，所述设定高度低于所述有源区的高度。所述浅沟 槽中所述刻蚀停止层之上具有包含所述空气间隔的浅沟槽隔离结构，所 述浅沟槽隔离结构由隔离层填充而成。所述浅沟槽隔离结构和所述有源 区内包括字线沟槽，所述浅沟槽隔离结构内的字线沟槽的底部高于所述 设定高度。
本公开实施方式提供的半导体器件，一方面，通过在形成STI过程 中，在浅沟槽内的第一牺牲层的设定高度处设置一刻蚀停止层，使得在 后续刻蚀形成WL沟槽时，通过该刻蚀停止层可以阻止WL沟槽在STI 中继续刻蚀，从而使得能够在STI结构内形成一与有源区的WL沟槽深 度接近一致的WL沟槽。由于形成的WL沟槽在有源区与STI结构中的 深度近似相同，进而可以使得后续在有源区和STI结构内形成的WL字 线的金属栅极的底部在半导体衬底内的深度近似相同，可以形成一条接 近平直的直线，从而可以改善STI结构中的WL与有源区及邻近的WL 之间形成的寄生电容，减小漏电流发生。同时，也可以缩短WL的长度，减小导电电阻。另一方面，通过在STI结构的下部形成空气间隔(air gap)， 可以使得隔离效果更好，可以进一步起到减小寄生电容的作用。
在示例性实施例中，所述刻蚀停止层的厚度可以处于2nm至10nm 的范围之内。
在示例性实施例中，所述浅沟槽隔离结构内的字线沟槽的底部和所 述有源区内的字线沟槽的底部可以均与所述刻蚀停止层的上表面齐平。
在示例性实施例中，对应所述有源区的所述含氧层的表面可以包括 所述刻蚀停止层。
在示例性实施例中，所述半导体衬底的边缘区域可以包括贯穿所述 刻蚀停止层的刻蚀孔，所述刻蚀孔填充所述隔离层。
在示例性实施例中，所述第一牺牲层的材料可以包括氧化物、正硅 酸乙酯、旋涂有机碳、不定型碳、光刻胶以及含硅高分子材料等中的至 少一种。
在示例性实施例中，在所述字线沟槽内可以包括字线结构，所述字 线结构可以包括栅氧化物层、阻挡层、导电层和字线保护盖层等。
在示例性实施例中，所述刻蚀停止层的材料可以包括氮化硅、碳氮 化硅和碳氮氧化硅等中的至少一种。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想 到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或 者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原 理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说 明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权 利要求指出。
Claims (16)
1.一种半导体器件的制备方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括浅沟槽及所述浅沟槽隔离出的有源区；
在所述浅沟槽及所述有源区暴露的外表面形成含氧层；
在表面包括所述含氧层的所述浅沟槽内填充设定高度的第一牺牲层，所述设定高度低于所述有源区的高度；
在所述第一牺牲层的上表面形成刻蚀停止层；
去除所述刻蚀停止层下方的所述第一牺牲层，以形成空气间隔；
在所述浅沟槽中所述刻蚀停止层之上填充隔离层，以形成包含所述空气间隔的浅沟槽隔离结构；
刻蚀所述有源区和所述浅沟槽隔离结构，以形成字线沟槽，其中所述浅沟槽隔离结构内的字线沟槽的底部高于所述设定高度。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述刻蚀停止层的厚度处于2nm至10nm的范围之内。
3.根据权利要求1或2所述的半导体器件的制备方法，其特征在于，所述浅沟槽隔离结构内的字线沟槽的底部和所述有源区内的字线沟槽的底部均与所述刻蚀停止层的上表面齐平。
4.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述第一牺牲层的上表面形成刻蚀停止层，包括：
在所述第一牺牲层的上表面和对应所述有源区的所述含氧层暴露的外表面，形成刻蚀停止层。
5.根据权利要求4所述的半导体器件的制备方法，其特征在于，去除所述刻蚀停止层下方的所述第一牺牲层，以形成空气间隔，包括：
在所述浅沟槽中形成刻蚀孔，所述刻蚀孔贯穿所述刻蚀停止层；
通过所述刻蚀孔灌入刻蚀液至所述第一牺牲层内，湿法刻蚀所述刻蚀停止层下方的所述第一牺牲层。
6.根据权利要求5所述的半导体器件的制备方法，其特征在于，在所述浅沟槽中形成刻蚀孔，包括：
在所述浅沟槽内所述刻蚀停止层之上填充第二牺牲层，所述第二牺牲层的上表面和所述有源区的上表面齐平；
在所述第二牺牲层和所述有源区的上方形成图案化的掩膜层，所述掩膜层在所述半导体衬底的边缘区域形成有暴露第二牺牲层的通孔；
以所述掩膜层为掩膜，刻蚀所述第二牺牲层形成连通所述通孔的刻蚀孔，且所述刻蚀孔贯穿所述刻蚀停止层；
去除所述掩膜层。
7.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述含氧层包括线形氧化层，氧化物层和氮化物层堆叠结构，氧化物层、氮化物层和氧化物层堆叠结构中的至少一种。
8.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第一牺牲层的材料包括氧化物、正硅酸乙酯、旋涂有机碳、不定型碳、光刻胶以及含硅高分子材料中的至少一种。
9.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述隔离层包括氧化物层，氧化物层和氮化物层堆叠结构，氧化物层、氮化物层和氧化物层堆叠结构中的至少一种。
10.根据权利要求1所述的半导体器件的制备方法，其特征在于，还包括：
在所述字线沟槽内形成字线结构，所述字线结构包括栅氧化物层、阻挡层、导电层和字线保护盖层。
11.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述刻蚀停止层的材料包括氮化硅、碳氮化硅和碳氮氧化硅中的至少一种。
12.一种半导体器件，其特征在于，包括：
半导体衬底，其包括：
浅沟槽；以及
所述浅沟槽隔离出的有源区；其中，
在所述浅沟槽的底部和所述有源区的表面包括含氧层；
在所述浅沟槽的设定高度之上具有刻蚀停止层，所述刻蚀停止层和所述浅沟槽形成空气间隔，所述设定高度低于所述有源区的高度；
所述浅沟槽中所述刻蚀停止层之上具有包含所述空气间隔的浅沟槽隔离结构，所述浅沟槽隔离结构由隔离层填充而成；
所述浅沟槽隔离结构和所述有源区内包括字线沟槽，所述浅沟槽隔离结构内的字线沟槽的底部高于所述设定高度。
13.根据权利要求12所述的半导体器件，其特征在于，所述刻蚀停止层的厚度处于2nm至10nm的范围之内。
14.根据权利要求12或13所述的半导体器件，其特征在于，所述浅沟槽隔离结构内的字线沟槽的底部和所述有源区内的字线沟槽的底部均与所述刻蚀停止层的上表面齐平。
15.根据权利要求12所述的半导体器件，其特征在于，对应所述有源区的所述含氧层的表面包括所述刻蚀停止层。
16.根据权利要求12所述的半导体器件，其特征在于，所述半导体衬底的边缘区域包括贯穿所述刻蚀停止层的刻蚀孔，所述刻蚀孔填充所述隔离层。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010733747.3A CN113990800A (zh) | 2020-07-27 | 2020-07-27 | 半导体器件的制备方法及半导体器件 |
| US17/599,782 US11915967B2 (en) | 2020-07-27 | 2021-05-18 | Method for manufacturing semiconductor device and semiconductor device |
| PCT/CN2021/094445 WO2022022017A1 (zh) | 2020-07-27 | 2021-05-18 | 半导体器件的制备方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010733747.3A CN113990800A (zh) | 2020-07-27 | 2020-07-27 | 半导体器件的制备方法及半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113990800A true CN113990800A (zh) | 2022-01-28 |
Family
ID=79731565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010733747.3A Pending CN113990800A (zh) | 2020-07-27 | 2020-07-27 | 半导体器件的制备方法及半导体器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11915967B2 (zh) |
| CN (1) | CN113990800A (zh) |
| WO (1) | WO2022022017A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117476451A (zh) * | 2022-07-18 | 2024-01-30 | 长鑫存储技术有限公司 | 半导体结构的制备方法、半导体结构和存储器 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6406975B1 (en) | 2000-11-27 | 2002-06-18 | Chartered Semiconductor Manufacturing Inc. | Method for fabricating an air gap shallow trench isolation (STI) structure |
| US8946048B2 (en) * | 2010-06-19 | 2015-02-03 | Sandisk Technologies Inc. | Method of fabricating non-volatile memory with flat cell structures and air gap isolation |
| US8603890B2 (en) * | 2010-06-19 | 2013-12-10 | Sandisk Technologies Inc. | Air gap isolation in non-volatile memory |
| KR101684916B1 (ko) | 2012-11-02 | 2016-12-09 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR102046976B1 (ko) * | 2012-12-04 | 2019-12-02 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
| KR102033785B1 (ko) * | 2012-12-24 | 2019-10-17 | 에스케이하이닉스 주식회사 | 매몰 금속실리사이드층을 갖는 반도체소자 및 그 제조방법 |
| KR102065475B1 (ko) | 2013-10-17 | 2020-01-13 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| US9524904B2 (en) | 2014-10-21 | 2016-12-20 | Sandisk Technologies Llc | Early bit line air gap formation |
| US9847249B2 (en) | 2014-11-05 | 2017-12-19 | Sandisk Technologies Llc | Buried etch stop layer for damascene bit line formation |
| KR102302231B1 (ko) | 2015-03-05 | 2021-09-14 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| CN106298673B (zh) | 2015-05-20 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN107946232B (zh) * | 2017-12-01 | 2023-05-26 | 长鑫存储技术有限公司 | 浅沟槽隔离结构阵列、半导体器件结构及制备方法 |
| US10727232B2 (en) * | 2018-11-07 | 2020-07-28 | Applied Materials, Inc. | Dram and method of making |
| US11183579B2 (en) * | 2019-06-17 | 2021-11-23 | SK Hynix Inc. | Semiconductor device having buried gate structure and method for fabricating the same |
| CN113990799B (zh) * | 2020-07-27 | 2022-12-16 | 长鑫存储技术有限公司 | 半导体器件的制备方法及半导体器件 |
| US11843029B2 (en) * | 2020-09-28 | 2023-12-12 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
| TWI753736B (zh) * | 2021-01-05 | 2022-01-21 | 華邦電子股份有限公司 | 動態隨機存取記憶體及其製造方法 |
| US11688433B2 (en) * | 2021-06-24 | 2023-06-27 | Fujian Jinhua Integrated Circuit Co., Ltd. | Semiconductor device and method of fabricating the same |
| US20230032102A1 (en) * | 2021-08-02 | 2023-02-02 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor structure, semiconductor structure and semiconductor memory |
| KR20230035214A (ko) * | 2021-08-30 | 2023-03-13 | 창신 메모리 테크놀로지즈 아이엔씨 | 반도체 구조 및 그 제조 방법 |
-
2020
- 2020-07-27 CN CN202010733747.3A patent/CN113990800A/zh active Pending
-
2021
- 2021-05-18 WO PCT/CN2021/094445 patent/WO2022022017A1/zh active Application Filing
- 2021-05-18 US US17/599,782 patent/US11915967B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US11915967B2 (en) | 2024-02-27 |
| US20230068421A1 (en) | 2023-03-02 |
| WO2022022017A1 (zh) | 2022-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100458772B1 (ko) | 반도체 디바이스 및 그 형성 방법 | |
| US8048737B2 (en) | Semiconductor device and method of fabricating the same | |
| US7439135B2 (en) | Self-aligned body contact for a semiconductor-on-insulator trench device and method of fabricating same | |
| KR100895568B1 (ko) | 리세스된 액세스 디바이스 형성 방법 | |
| US7084028B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| US6765272B2 (en) | Semiconductor device | |
| KR101095745B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US9159732B2 (en) | Semiconductor device with buried gate and method for fabricating the same | |
| US8164129B2 (en) | Semiconductor device enabling further microfabrication | |
| US7449382B2 (en) | Memory device and fabrication method thereof | |
| KR100652370B1 (ko) | 플로팅 바디효과를 제거한 반도체 메모리소자 및 그제조방법 | |
| KR20100091482A (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100673673B1 (ko) | Ｄｒａｍ 셀 장치 및 그 제조 방법 | |
| CN115915751A (zh) | 半导体结构的制备方法 | |
| CN114334967A (zh) | 半导体结构及半导体结构的制作方法 | |
| CN113990800A (zh) | 半导体器件的制备方法及半导体器件 | |
| CN114334969A (zh) | 半导体结构及半导体结构的制作方法 | |
| CN117119793A (zh) | 一种存储器件的制造方法及存储器件 | |
| CN113990799B (zh) | 半导体器件的制备方法及半导体器件 | |
| US20230016088A1 (en) | Semiconductor structure and fabrication method thereof | |
| KR100842905B1 (ko) | 벌크 실리콘을 이용한 더블 게이트 1-트랜지스터 디램 셀과이를 구비한 디램 소자 및 그의 제조방법 | |
| WO2014126214A1 (ja) | 半導体装置 | |
| US7205208B2 (en) | Method of manufacturing a semiconductor device | |
| CN114267640A (zh) | 半导体器件及其制备方法 | |
| KR100944357B1 (ko) | 반도체소자 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |