CN113990799B - 半导体器件的制备方法及半导体器件 - Google Patents

半导体器件的制备方法及半导体器件 Download PDF

Info

Publication number
CN113990799B
CN113990799B CN202010732615.9A CN202010732615A CN113990799B CN 113990799 B CN113990799 B CN 113990799B CN 202010732615 A CN202010732615 A CN 202010732615A CN 113990799 B CN113990799 B CN 113990799B
Authority
CN
China
Prior art keywords
layer
shallow trench
word line
active region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010732615.9A
Other languages
English (en)
Other versions
CN113990799A (zh
Inventor
张魁
应战
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010732615.9A priority Critical patent/CN113990799B/zh
Priority to PCT/CN2021/097761 priority patent/WO2022022055A1/zh
Priority to US17/599,758 priority patent/US11482446B1/en
Publication of CN113990799A publication Critical patent/CN113990799A/zh
Application granted granted Critical
Publication of CN113990799B publication Critical patent/CN113990799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开是关于一种半导体器件的制备方法及半导体器件，涉及半导体技术领域。该方法包括：提供半导体衬底，其包括浅沟槽及有源区；在浅沟槽及有源区暴露的外表面形成含氧层；在表面包括含氧层的浅沟槽内填充设定高度的第一隔离层，设定高度低于有源区的高度；在第一隔离层的上表面形成刻蚀停止层；在浅沟槽中刻蚀停止层之上填充第二隔离层，以形成浅沟槽隔离结构；刻蚀有源区和浅沟槽隔离结构，以形成字线沟槽，其中浅沟槽隔离结构内的字线沟槽的底部高于设定高度。本公开的制备方法可以利用刻蚀停止层，控制浅沟槽隔离结构内的字线沟槽的深度，使其尽量与有源区内的字线沟槽的深度保持一致。

Description

半导体器件的制备方法及半导体器件
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种半导体器件的制备方法及半导体器件。
背景技术
在亚微米技术中，浅沟槽隔离(shallow trench isolation，STI)结构已取代了其它半导体器件隔离方法，例如需要更多宝贵面积的硅局部氧化隔离(Local Oxidation ofSilicon，LOCOS)技术。
在浅沟槽隔离工艺中，在半导体有源区(Active Area，例如可以用于形成栅极和源极/漏极)之间的半导体衬底中形成浅沟槽，并使MOSFET彼此电隔离。浅沟槽填充有绝缘材料，例如氧化硅，以提供电绝缘。
相关技术中，在形成WL(wordline，字线)沟槽时，由于刻蚀选择比，导致在有源区与STI中形成的WL沟槽的深度不同，从而使得沉积形成的WL的金属栅极在WL沟槽的底部的深度不同，导致STI中的金属栅极容易与有源区以及邻近的栅极发生耦合作用，形成寄生电容，进而导致漏电流现象的发生。
此外，金属栅极的底部深度不同，同样拉长了导线的有效长度，增加了导线电阻。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术的不足，提供一种半导体器件的制备方法及半导体器件。
本公开实施例提供一种半导体器件的制备方法，所述方法包括：提供半导体衬底，所述半导体衬底包括浅沟槽及所述浅沟槽隔离出的有源区；在所述浅沟槽及所述有源区暴露的外表面形成含氧层；在表面包括所述含氧层的所述浅沟槽内填充设定高度的第一隔离层，所述设定高度低于所述有源区的高度；在所述第一隔离层的上表面形成刻蚀停止层；在所述浅沟槽中所述刻蚀停止层之上填充第二隔离层，以形成浅沟槽隔离结构；刻蚀所述有源区和所述浅沟槽隔离结构，以形成字线沟槽，其中所述浅沟槽隔离结构内的字线沟槽的底部高于所述设定高度。
在本公开的一种示例性实施例中，在所述第一隔离层的上表面形成刻蚀停止层，包括：在所述第一隔离层的上表面和对应所述有源区的所述含氧层暴露的外表面，形成刻蚀停止层；去除对应所述有源区侧壁的刻蚀停止层。
在本公开的一种示例性实施例中，在所述第一隔离层的上表面形成刻蚀停止层，包括：使用图形化沉积工艺，选择性地在所述第一隔离层的上表面形成所述刻蚀停止层。
在本公开的一种示例性实施例中，所述刻蚀停止层的厚度处于2nm至10nm的范围之内。
在本公开的一种示例性实施例中，所述浅沟槽隔离结构内的字线沟槽的底部和所述有源区内的字线沟槽的底部均与所述刻蚀停止层的上表面齐平。
在本公开的一种示例性实施例中，所述含氧层包括线形氧化层，氧化物层和氮化物层堆叠结构，氧化物层、氮化物层和氧化物层堆叠结构中的至少一种。
在本公开的一种示例性实施例中，所述第一隔离层的材料包括氧化物、正硅酸乙酯、旋涂有机碳、不定型碳、光刻胶以及含硅高分子材料中的至少一种。
在本公开的一种示例性实施例中，所述第二隔离层包括氧化物层，氧化物层和氮化物层堆叠结构，氧化物层、氮化物层和氧化物层堆叠结构中的至少一种。
在本公开的一种示例性实施例中，所述方法还包括：在所述字线沟槽内形成字线结构，所述字线结构包括栅氧化物层、阻挡层、导电层和字线保护盖层。
在本公开的一种示例性实施例中，所述刻蚀停止层的材料包括氮化硅、碳氮化硅和碳氮氧化硅中的至少一种。
在本公开的一种示例性实施例中，所述方法还包括：根据所述有源区内的字线沟槽的深度设置所述设定高度。
本公开实施例提供一种半导体器件，所述半导体器件包括：半导体衬底，其包括：浅沟槽；以及所述浅沟槽隔离出的有源区。其中，在所述浅沟槽的底部和所述有源区的表面包括含氧层；所述浅沟槽对应的含氧层上表面填充有设定高度的第一隔离层，所述设定高度低于所述有源区的高度；在所述第一隔离层的上表面包括刻蚀停止层；在所述浅沟槽中所述刻蚀停止层之上包括浅沟槽隔离结构，所述浅沟槽隔离结构由第二隔离层填充而成；所述浅沟槽隔离结构和所述有源区内包括字线沟槽，所述浅沟槽隔离结构内的字线沟槽的底部高于所述设定高度。
在本公开的一种示例性实施例中，所述刻蚀停止层的厚度处于2nm至10nm的范围之内。
在本公开的一种示例性实施例中，所述浅沟槽隔离结构内的字线沟槽的底部和所述有源区内的字线沟槽的底部均与所述刻蚀停止层的上表面齐平。
本公开一些实施例提供的半导体器件的制备方法，通过在形成STI过程中，在浅沟槽内的第一隔离层的设定高度处设置一刻蚀停止层，使得在后续刻蚀形成WL沟槽时，通过该刻蚀停止层可以阻止WL沟槽在STI中继续刻蚀，从而使得能够在STI结构内形成一与有源区的WL沟槽深度接近一致的WL沟槽。一方面，由于形成的WL沟槽在有源区与STI结构中的深度近似相同，进而可以使得后续在有源区和STI结构内形成的WL字线的金属栅极的底部在半导体衬底内的深度近似相同，可以形成一条接近平直的直线，从而可以改善STI结构中的WL与有源区及邻近的WL之间形成的寄生电容，减小漏电流发生。另一方面，也可以缩短WL的长度，减小导电电阻。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出了根据本公开的一实施例的半导体器件的制备方法的流程图；
图2示意性示出了根据本公开的一实施例的半导体器件的制备方法的流程图；
图3-25示意性示出了根据本公开的一实施例的半导体器件的制备方法的流程示意图；
图26示意性示出了根据本公开的一实施例的半导体器件的制备方法的流程图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”仅作为标记使用，不是对其对象的数量限制。
图1示意性示出了根据本公开的一实施例的半导体器件的制备方法的流程图。
如图1所示，本公开实施例提供的方法可以包括以下步骤。
在步骤S110中，提供半导体衬底，所述半导体衬底包括浅沟槽及所述浅沟槽隔离出的有源区。
本公开实施例，提供一半导体衬底，可以用于为后续工艺提供操作平台。半导体衬底可以采用任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆。半导体衬底例如可以是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等中的任意一种或者多种的组合。
其中，有源区是用来建立晶体管主体的位置所在，在其上形成源、漏和栅极，两个有源区之间以STI来做隔离。
在步骤S120中，在所述浅沟槽及所述有源区暴露的外表面形成含氧层。
在示例性实施例中，所述含氧层可以包括线形氧化层(liner oxide)，氧化物层和氮化物层堆叠结构(oxide/nitride)，氧化物层、氮化物层和氧化物层堆叠结构(ONO结构)等中的至少一种。
其中，线形氧化层例如可以为在高温炉管中形成的氧化层。氧化物层和氮化物层堆叠结构是指在一层氧化物层之上堆叠一层氮化物层，在该层氮化物层之上可以再堆叠另一层氧化物层，以此类推，氧化物层和氮化物层层层堆叠而成的结构，本公开不对氧化物层、氮化物层的层数量、层厚度等参数进行限定。氧化物层、氮化物层和氧化物层堆叠结构是指包括至少一个堆叠的氧化物层、氮化物层和氧化物层结构，每个氧化物层、氮化物层和氧化物层结构包括依次堆叠的氧化物层、氮化物层和氧化物层。
在步骤S130中，在表面包括所述含氧层的所述浅沟槽内填充设定高度的第一隔离层，所述设定高度低于所述有源区的高度。
在示例性实施例中，所述第一隔离层的材料可以包括氧化物(oxide)、正硅酸乙酯(Tetraethyl orthosilicate，TEOS)、旋涂有机碳、不定型碳、光刻胶以及含硅高分子材料等中的至少一种。
在示例性实施例中，所述方法还可以包括：根据所述有源区内的字线沟槽的深度设置所述设定高度。
本公开实施例中，从浅沟槽底部起，所述设定高度的取值范围例如可以是100-160nm，但本公开并不限定于此，设定高度的设置取决于要在有源区内形成的字线的深度，有源区内字线的深度又取决于有源区内的字线沟槽的深度。
在步骤S140中，在所述第一隔离层的上表面形成刻蚀停止层。
在示例性实施例中，所述刻蚀停止层的厚度可以处于2nm至10nm的范围之内。例如，可以设置刻蚀停止层的厚度为2nm，4nm，5nm，8nm，9nm或者10nm等中的任意一个。但本公开并不限定于此，可以根据实际需求进行选择。
在示例性实施例中，所述刻蚀停止层的材料可以包括氮化硅(SiN)、碳氮化硅(SiCN)和碳氮氧化硅(SiCON)中的至少一种。刻蚀停止层也可以称之为刻蚀终止层。
在步骤S150中，在所述浅沟槽中所述刻蚀停止层之上填充第二隔离层，以形成浅沟槽隔离结构。
在示例性实施例中，所述第二隔离层可以包括氧化物层(oxide)，氧化物层和氮化物层堆叠结构(oxide/nitride)，氧化物层、氮化物层和氧化物层堆叠结构(ONO结构)中的至少一种。
在步骤S160中，刻蚀所述有源区和所述浅沟槽隔离结构，以形成字线沟槽，其中所述浅沟槽隔离结构内的字线沟槽的底部高于所述设定高度。
在示例性实施例中，所述浅沟槽隔离结构内的字线沟槽的底部和所述有源区内的字线沟槽的底部可以均与所述刻蚀停止层的上表面齐平。
本公开实施例中，可以采用光罩刻蚀分别在有源区和STI结构内形成WL沟槽，由于之前是以字线在有源区的深度为参考来设置第一隔离层的设定高度的，然后在该设定高度的第一隔离层之上形成刻蚀停止层，因此，就能够防止因为刻蚀选择比导致在STI结构内的字线沟槽的深度过深的问题，从而使得在有源区内和STI结构内的字线沟槽的深度接近。理想情况下，可以使得有源区内和STI结构内的字线沟槽的深度相同，即有源区内的字线沟槽的底部、STI结构内的字线沟槽的底部均与刻蚀停止层的上表面齐平，从而使得后续工艺中，在有源区内和STI结构内的字线的深度相同。
本公开实施方式提供的半导体器件的制备方法，通过在形成STI过程中，在浅沟槽内的第一隔离层的设定高度处设置一刻蚀停止层，使得在后续刻蚀形成WL沟槽时，通过该刻蚀停止层可以阻止WL沟槽在STI中继续刻蚀，从而使得能够在STI结构内形成一与有源区的WL沟槽深度接近一致的WL沟槽。一方面，由于形成的WL沟槽在有源区与STI结构中的深度近似相同，进而可以使得后续在有源区和STI结构内形成的WL字线的金属栅极的底部在半导体衬底内的深度近似相同，可以形成一条接近平直的直线，从而可以改善STI结构中的WL与有源区及邻近的WL之间形成的寄生电容，减小漏电流发生。另一方面，也可以缩短WL的长度，减小导电电阻。
图2示意性示出了根据本公开的一实施例的半导体器件的制备方法的流程图。如图2所示，本公开实施例提供的方法可以包括以下步骤。
在步骤S110中，提供半导体衬底，所述半导体衬底包括浅沟槽及所述浅沟槽隔离出的有源区。
如图3-5所示，半导体衬底包括浅沟槽1以及浅沟槽隔离出的有源区2。
在图3实施例中，在半导体衬底表面所在的平面内，可以预先定义有相互垂直的纵向(即俯视图图3中的AA延伸方向)及横向(未图示，即沿俯视图图3中从左至右的水平方向)，例如当浅沟槽隔离结构用于定义存储阵列中的存储单元对应的有源区时，可以定义纵向是与字线的延伸方向(未图示)或位线的延伸方向(如俯视图图3中的BB延伸方向)呈一定夹角的方向，横向是和纵向垂直相交的方向。当然，在本公开的其他实施例中，也可以定义纵向是与字线的延伸方向或位线的延伸方向相同的方向，横向和纵向垂直相交的方向。
图4为图3沿AA方向的剖面图，图5为图3沿BB方向的剖面图，BB方向与AA方向相交，可以是有源区的延伸方向。
在步骤S120中，在所述浅沟槽及所述有源区暴露的外表面形成含氧层。
如图6-8所示，在浅沟槽1及有源区2暴露的外表面形成含氧层3，例如lineroxide、oxide/nitride或ONO结构。其中，图6为俯视图，图7为图6沿AA方向的剖面图，图8为图6沿BB方向的剖面图。
在步骤S130中，在表面包括所述含氧层的所述浅沟槽内填充设定高度的第一隔离层，所述设定高度低于所述有源区的高度。
如图9-11所示，在表面包括含氧层3的浅沟槽1内填充设定高度的第一隔离层4，第一隔离层4例如可以采用oxide、TEOS、旋涂有机碳、不定型碳、光刻胶及含硅高分子材料等中的任意一种或者多种材料制成。其中，图9为俯视图，图10为图9沿AA方向的剖面图，图11为图9沿BB方向的剖面图。
在步骤S141中，在所述第一隔离层的上表面和对应所述有源区的所述含氧层暴露的外表面，形成刻蚀停止层。
如图12-14所示，在第一隔离层4的上表面和对应有源区2的含氧层3暴露的外表面，形成刻蚀停止层5。刻蚀停止层5例如可以采用SiN、SiCN、SiCON等中的任意一种或者多种材料制成。其中，图12为俯视图，图13为图12沿AA方向的剖面图，图14为图12沿BB方向的剖面图。
在步骤S142中，去除对应所述有源区侧壁的刻蚀停止层。
如图15和16所示，去除对应有源区2侧壁的刻蚀停止层5，保留第一隔离层4表面上的刻蚀停止层5，并保留有源区2的上表面对应的含氧层3上的刻蚀停止层5。其中，图15和图16的俯视图与图12相同，图15为沿AA方向的剖面图，图16为沿BB方向的剖面图。
在步骤S150中，在所述浅沟槽中所述刻蚀停止层之上填充第二隔离层，以形成浅沟槽隔离结构。
如图17-19所示，在浅沟槽1中刻蚀停止层5之上填充第二隔离层6，以形成STI结构，第二隔离层6例如可以通过沉积oxide或者oxide/nitride或ONO结构形成。其中，图17为俯视图，图18为图17沿AA方向的剖面图，图19为图17沿BB方向的剖面图。
在步骤S160中，刻蚀所述有源区和所述浅沟槽隔离结构，以形成字线沟槽，其中所述浅沟槽隔离结构内的字线沟槽的底部高于所述设定高度。
如图20-22所示，光罩刻蚀有源区2和浅沟槽隔离结构，以分别在有源区和STI结构内形成字线沟槽7，由于STI结构的底部存在刻蚀停止层5，从而使得浅沟槽隔离结构内的字线沟槽7的底部高于上述设定高度，即刻蚀形成STI结构内的字线沟槽7时，由于刻蚀停止层5的存在，使得STI结构内的字线沟槽7的深度不会超过刻蚀停止层5，使得字线沟槽在STI结构内和有源区内的深度近似相同。其中，图20为俯视图，图21为图20沿AA方向的剖面图，图22为图20沿BB方向的剖面图。
在步骤S210中，在所述字线沟槽内形成字线结构，所述字线结构包括栅氧化物层、阻挡层、导电层和字线保护盖层。
如图23-25所示，可以在有源区内和STI结构内的字线沟槽内，形成栅氧化层8、阻挡层9(例如可以采用锡Tin材料制成，但本公开并不限定于此)、导电层10(例如可以采用金属钨W材料制成，但本公开并不限定于此)和字线保护盖层(例如可以采用nitride)，以用于形成有源区内和STI结构内的WL结构。其中，图23为俯视图，图24为图23沿AA方向的剖面图，图25为图23沿BB方向的剖面图。
可以理解的是，本公开对如何在字线沟槽内形成字线沟槽的工艺、组成结构等均不做限定。
本公开实施方式提供的半导体器件的制备方法，通过在形成STI过程中，在浅沟槽内填充设定高度的第一隔离层，该设定高度根据所需的有源区内的字线的深度设置，并在第一隔离层的上表面和对应有源区的含氧层暴露的外表面形成一刻蚀停止层，之后去除对应有源区侧壁的刻蚀停止层，从而使得在后续刻蚀形成有源区和STI结构内的WL沟槽时，通过该STI结构底部保留的刻蚀停止层可以阻止WL沟槽在STI中继续刻蚀，从而使得能够在STI结构内形成一与有源区的WL沟槽深度接近一致的WL沟槽。一方面，由于形成的WL沟槽在有源区与STI结构中的深度近似相同，进而可以使得后续在有源区和STI结构内形成的WL字线的金属栅极的底部在半导体衬底内的深度近似相同，可以形成一条接近平直的直线，从而可以改善STI结构中的WL与有源区及邻近的WL之间形成的寄生电容，减小漏电流发生。另一方面，也可以缩短WL的长度，减小导电电阻。
图26示意性示出了根据本公开的一实施例的半导体器件的制备方法的流程图。如图26所示，本公开实施例提供的方法可以包括以下步骤。
在步骤S110中，提供半导体衬底，所述半导体衬底包括浅沟槽及所述浅沟槽隔离出的有源区。
在步骤S120中，在所述浅沟槽及所述有源区暴露的外表面形成含氧层。
在步骤S130中，在表面包括所述含氧层的所述浅沟槽内填充设定高度的第一隔离层，所述设定高度低于所述有源区的高度。
图26实施例中的步骤S110-S130可以参照上述图1-25实施例的描述。
在步骤S143中，使用图形化沉积工艺，选择性地在所述第一隔离层的上表面形成所述刻蚀停止层。
与上述实施例的不同之处在于，例如可以将上述图12-图16代替为，直接使用图形化沉积工艺，选择只在第一隔离层的上表面形成刻蚀停止层，这样可以进一步简化工艺，不需要后续去除有源区侧壁的刻蚀停止层。
在步骤S150中，在所述浅沟槽中所述刻蚀停止层之上填充第二隔离层，以形成浅沟槽隔离结构。
在步骤S160中，刻蚀所述有源区和所述浅沟槽隔离结构，以形成字线沟槽，其中所述浅沟槽隔离结构内的字线沟槽的底部高于所述设定高度。
在步骤S210中，在所述字线沟槽内形成字线结构，所述字线结构包括栅氧化物层、阻挡层、导电层和字线保护盖层。
图26实施例中的步骤S150、S160和S210可以参照上述图1-25实施例的描述。
本公开实施方式提供的半导体器件的制备方法，通过在形成STI过程中，在浅沟槽内填充设定高度的第一隔离层，该设定高度根据所需的有源区内的字线的深度设置，并选择性地只在第一隔离层的上表面形成一刻蚀停止层，从而省掉了去除对应有源区侧壁的刻蚀停止层的工艺步骤，使得工艺流程更为简单。同时，使得在后续刻蚀形成有源区和STI结构内的WL沟槽时，通过该STI结构底部的刻蚀停止层可以阻止WL沟槽在STI中继续刻蚀，从而使得能够在STI结构内形成一与有源区的WL沟槽深度接近一致的WL沟槽。此外，由于形成的WL沟槽在有源区与STI结构中的深度近似相同，进而可以使得后续在有源区和STI结构内形成的WL字线的金属栅极的底部在半导体衬底内的深度近似相同，可以形成一条接近平直的直线，从而可以改善STI结构中的WL与有源区及邻近的WL之间形成的寄生电容，减小漏电流发生。另一方面，也可以缩短WL的长度，减小导电电阻。
本公开实施例提供的半导体器件的制备方法可以应用于具有埋入式的栅极结构的半导体器件的制备。
进一步地，本公开实施方式还提供了一种半导体器件，该半导体器件可以包括半导体衬底。该半导体衬底可以进一步包括浅沟槽以及所述浅沟槽隔离出的有源区。
其中，在所述浅沟槽的底部和所述有源区的表面可以包括含氧层。所述浅沟槽对应的含氧层上表面填充有设定高度的第一隔离层，所述设定高度低于所述有源区的高度。在所述第一隔离层的上表面可以包括刻蚀停止层。在所述浅沟槽中所述刻蚀停止层之上包括浅沟槽隔离结构，所述浅沟槽隔离结构由第二隔离层填充而成。所述浅沟槽隔离结构和所述有源区内包括字线沟槽，所述浅沟槽隔离结构内的字线沟槽的底部高于所述设定高度。
本公开实施方式提供的半导体器件，在浅沟槽内的第一隔离层的设定高度处包括一刻蚀停止层，通过该刻蚀停止层可以阻止WL沟槽在STI中继续刻蚀，从而使得能够在STI结构内包括一与有源区的WL沟槽深度接近一致的WL沟槽。一方面，由于形成的WL沟槽在有源区与STI结构中的深度近似相同，进而可以使得后续在有源区和STI结构内形成的WL字线的金属栅极的底部在半导体衬底内的深度近似相同，可以形成一条接近平直的直线，从而可以改善STI结构中的WL与有源区及邻近的WL之间形成的寄生电容，减小漏电流发生。另一方面，也可以缩短WL的长度，减小导电电阻。
在示例性实施例中，所述含氧层可以包括线形氧化层，氧化物层和氮化物层堆叠结构，氧化物层、氮化物层和氧化物层堆叠结构等中的至少一种。
在示例性实施例中，所述第一隔离层的材料可以包括氧化物、正硅酸乙酯、旋涂有机碳、不定型碳、光刻胶以及含硅高分子材料等中的至少一种。
在示例性实施例中，所述第二隔离层可以包括氧化物层，氧化物层和氮化物层堆叠结构，氧化物层、氮化物层和氧化物层堆叠结构等中的至少一种。
在示例性实施例中，在所述字线沟槽内可以包括字线结构，所述字线结构可以包括栅氧化物层、阻挡层、导电层和字线保护盖层。
在示例性实施例中，所述刻蚀停止层的材料可以包括氮化硅、碳氮化硅和碳氮氧化硅等中的至少一种。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (14)

1.一种半导体器件的制备方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括浅沟槽及所述浅沟槽隔离出的有源区；
在所述浅沟槽及所述有源区暴露的外表面形成含氧层；
根据所述有源区内的字线沟槽的深度设置设定高度；
在表面包括所述含氧层的所述浅沟槽内填充所述设定高度的第一隔离层，所述设定高度低于所述有源区的高度；
在所述第一隔离层的上表面形成刻蚀停止层；
在所述浅沟槽中所述刻蚀停止层之上填充第二隔离层，以形成浅沟槽隔离结构；
刻蚀所述有源区和所述浅沟槽隔离结构，以形成字线沟槽，其中所述浅沟槽隔离结构内的字线沟槽的底部高于所述设定高度，所述有源区内和所述浅沟槽隔离结构内的字线沟槽深度接近。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述第一隔离层的上表面形成刻蚀停止层，包括：
在所述第一隔离层的上表面和对应所述有源区的所述含氧层暴露的外表面，形成刻蚀停止层；
去除对应所述有源区侧壁的刻蚀停止层。
3.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述第一隔离层的上表面形成刻蚀停止层，包括：
使用图形化沉积工艺，选择性地在所述第一隔离层的上表面形成所述刻蚀停止层。
4.根据权利要求1至3任一项所述的半导体器件的制备方法，其特征在于，所述刻蚀停止层的厚度处于2nm至10nm的范围之内。
5.根据权利要求4所述的半导体器件的制备方法，其特征在于，所述浅沟槽隔离结构内的字线沟槽的底部和所述有源区内的字线沟槽的底部均与所述刻蚀停止层的上表面齐平。
6.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述含氧层包括线形氧化层，氧化物层和氮化物层堆叠结构，氧化物层、氮化物层和氧化物层堆叠结构中的至少一种。
7.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第一隔离层的材料包括氧化物、正硅酸乙酯、旋涂有机碳、不定型碳、光刻胶以及含硅高分子材料中的至少一种。
8.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第二隔离层包括氧化物层，氧化物层和氮化物层堆叠结构，氧化物层、氮化物层和氧化物层堆叠结构中的至少一种。
9.根据权利要求1所述的半导体器件的制备方法，其特征在于，还包括：
在所述字线沟槽内形成字线结构，所述字线结构包括栅氧化物层、阻挡层、导电层和字线保护盖层。
10.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述刻蚀停止层的材料包括氮化硅、碳氮化硅和碳氮氧化硅中的至少一种。
11.一种半导体器件，其特征在于，包括：
半导体衬底，其包括：
浅沟槽；以及
所述浅沟槽隔离出的有源区；其中，
在所述浅沟槽的底部和所述有源区的表面包括含氧层；
所述浅沟槽对应的含氧层上表面填充有设定高度的第一隔离层，所述设定高度低于所述有源区的高度；
在所述第一隔离层的上表面包括刻蚀停止层；
在所述浅沟槽中所述刻蚀停止层之上包括浅沟槽隔离结构，所述浅沟槽隔离结构由第二隔离层填充而成；
所述浅沟槽隔离结构和所述有源区内包括字线沟槽，所述浅沟槽隔离结构内的字线沟槽的底部高于所述设定高度，所述设定高度是根据所述有源区内的字线沟槽的深度设置的，所述有源区内和所述浅沟槽隔离结构内的字线沟槽深度接近。
12.根据权利要求11所述的半导体器件，其特征在于，所述刻蚀停止层的厚度处于2nm至10nm的范围之内。
13.根据权利要求11或12所述的半导体器件，其特征在于，所述浅沟槽隔离结构内的字线沟槽的底部和所述有源区内的字线沟槽的底部均与所述刻蚀停止层的上表面齐平。
14.根据权利要求11所述的半导体器件，其特征在于，在所述字线沟槽内包括字线结构，所述字线结构包括栅氧化物层、阻挡层、导电层和字线保护盖层。
CN202010732615.9A 2020-07-27 2020-07-27 半导体器件的制备方法及半导体器件 Active CN113990799B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010732615.9A CN113990799B (zh) 2020-07-27 2020-07-27 半导体器件的制备方法及半导体器件
PCT/CN2021/097761 WO2022022055A1 (zh) 2020-07-27 2021-06-01 半导体器件的制备方法及半导体器件
US17/599,758 US11482446B1 (en) 2020-07-27 2021-06-01 Method for manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010732615.9A CN113990799B (zh) 2020-07-27 2020-07-27 半导体器件的制备方法及半导体器件

Publications (2)

Publication Number Publication Date
CN113990799A CN113990799A (zh) 2022-01-28
CN113990799B true CN113990799B (zh) 2022-12-16

Family

ID=79731516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010732615.9A Active CN113990799B (zh) 2020-07-27 2020-07-27 半导体器件的制备方法及半导体器件

Country Status (3)

Country Link
US (1) US11482446B1 (zh)
CN (1) CN113990799B (zh)
WO (1) WO2022022055A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990800A (zh) * 2020-07-27 2022-01-28 长鑫存储技术有限公司 半导体器件的制备方法及半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265302B1 (en) 1999-07-12 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Partially recessed shallow trench isolation method for fabricating borderless contacts
US6645867B2 (en) 2001-05-24 2003-11-11 International Business Machines Corporation Structure and method to preserve STI during etching
US6734485B2 (en) * 2002-09-09 2004-05-11 Ching-Yuan Wu Vertical DRAM cell structure and its contactless DRAM arrays
JP5677187B2 (ja) 2011-05-09 2015-02-25 株式会社東芝 半導体記憶装置
JP2013026431A (ja) 2011-07-21 2013-02-04 Elpida Memory Inc 半導体装置及びその製造方法
US9859284B2 (en) * 2016-01-21 2018-01-02 Micron Technology, Inc. Semiconductor memory device having enlarged cell contact area and method of fabricating the same
CN107946232B (zh) * 2017-12-01 2023-05-26 长鑫存储技术有限公司 浅沟槽隔离结构阵列、半导体器件结构及制备方法
CN111048467A (zh) * 2018-10-11 2020-04-21 长鑫存储技术有限公司 半导体器件位线形成方法、半导体器件

Also Published As

Publication number Publication date
WO2022022055A1 (zh) 2022-02-03
US20220319908A1 (en) 2022-10-06
US11482446B1 (en) 2022-10-25
CN113990799A (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
JP7273183B2 (ja) ３次元メモリデバイスを形成するための方法
US9196543B2 (en) Structure and method for finFET device
US8624350B2 (en) Semiconductor device and method of fabricating the same
CN107424934B (zh) 鳍式场效应晶体管(finfet)中的源极/漏极区及其形成方法
US10062581B2 (en) Methods of forming an isolation structure and methods of manufacturing a semiconductor device including the same
US8610189B2 (en) Semiconductor device enabling further microfabrication
CN108630691B (zh) 三维存储器及其制造方法
KR20180060946A (ko) 반도체 디바이스 및 그 제조 방법
CN110943042A (zh) 集成电路的制作方法
US6034416A (en) Semiconductor device and method for fabricating the same
CN113437075B (zh) 一种三维存储器及其制造方法
CN113990799B (zh) 半导体器件的制备方法及半导体器件
CN111106010A (zh) 具有堆叠半导体层作为沟道的晶体管
WO2022022017A1 (zh) 半导体器件的制备方法及半导体器件
US7205208B2 (en) Method of manufacturing a semiconductor device
KR100997295B1 (ko) 반도체 기억 장치와 그의 제조 방법
CN114765171A (zh) 半导体结构及其制作方法
US12015084B2 (en) Field effect transistors with gate fins and method of making the same
KR100454854B1 (ko) 희생폴리실리콘충전스터드를사용한자기정렬중첩비트라인콘택제조방법
KR100513813B1 (ko) 몸체 접촉 이중막 실리콘 반도체 소자 제조방법
TW202329407A (zh) 包括含碳接觸柵的半導體裝置
KR20220145124A (ko) 집적회로 장치 및 그 제조 방법
KR101004527B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR19990087996A (ko) 반도체디바이스및그제조공정
KR20100001134A (ko) 새들형 핀 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant