TWI798757B - 具有垂直閘極電晶體的半導體結構及其製備方法 - Google Patents

具有垂直閘極電晶體的半導體結構及其製備方法 Download PDF

Info

Publication number
TWI798757B
TWI798757B TW110126659A TW110126659A TWI798757B TW I798757 B TWI798757 B TW I798757B TW 110126659 A TW110126659 A TW 110126659A TW 110126659 A TW110126659 A TW 110126659A TW I798757 B TWI798757 B TW I798757B
Authority
TW
Taiwan
Prior art keywords
oxide
semiconductor structure
channel structure
channel
disposed
Prior art date
Application number
TW110126659A
Other languages
English (en)
Other versions
TW202230734A (zh
Inventor
蔡鎮宇
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202230734A publication Critical patent/TW202230734A/zh
Application granted granted Critical
Publication of TWI798757B publication Critical patent/TWI798757B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本揭露提供一種半導體結構及其製備方法。該半導體結構包含：一基底、一單元胞電容器、一通道結構、一襯墊材料、一字元線以及一位元線。該單元胞電容器設置在該基底上。該通道結構設置在該單元胞電容器上，其中該通道結構包括一水平組件以及至少二垂直組件，該至少二垂直組件從該水平組件延伸，並由在該水平組件上的一溝道所隔開。該襯墊材料圍繞每一垂直組件。該字元線包圍該至少二垂直組件，並部分充填該溝道。該位元線設置在該通道結構上。

Description

具有垂直閘極電晶體的半導體結構及其製備方法
本申請案主張2020年10月26日申請之美國正式申請案第17/079,943號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體結構及其製備方法。特別是有關於一種具有垂直閘極電晶體(vertical gate transistor，VGT)的半導體結構及其製備方法。
動態隨機存取記憶體(DRAM)為一種半導體配置，用於儲存在多個個別單元胞電容器中之資料的多個位元(bits)，且該等電容器係位在一積體電路中。該等DRAM通常採用多個溝槽電容器DRAM單元胞以及多個堆疊電容器DRAM單元胞的形式。在該等堆疊電容器DRAM單元胞中，該等單元胞電容器形成在多個讀取/寫入電晶體上。製造該等讀取/寫入電晶體的一先進方法，係使用一埋入閘極電極，其係包含一閘極電極以及一字元線，而該閘極電極與該字元線係構建在一主動區中之一閘極溝槽中。
在過去的幾十年中，隨著半導體製造技術的不斷進步，電子元件的尺寸也相對應地縮小。隨著一單元胞電晶體(cell transistor)的尺寸縮減到幾納米的長度，可能會發生短通道效應(short-channel effects)，其係可能導致該單元胞電晶體的效能顯著下降。
為了克服效能問題，非常需要改進在半導體結構中之該等電晶體的製造方法。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體結構。該半導體結構包括：一基底、一單元胞電容器、一通道結構、一襯墊材料、一字元線以及一位元線。該單元胞電容器設置在該基底上。該通道結構設置在該單元胞電容器上，其中該通道結構包括一水平組件以及至少二分開的垂直組件，該至少二分開的垂直組件從該水平組件延伸。襯墊材料圍繞該至少一垂直組件設置。該字元線包圍該至少二垂直組件設置。該位元線設置在該通道結構上。
在一些實施例中，該通道結構包括非晶矽、摻雜矽、氧化銦(indium oxide，In 2O 3)、氧化鎵(gallium oxide，Ga 2O 3)、氧化鋅(zinc oxide，ZnO)、氧化銦鋅(indium zinc oxide，IZO)、氧化銦錫(indium tin oxide，ITO)、氧化銦錫鋅(indium tin zinc oxide，ITZO)或氧化銦鎵鋅(indium gallium zinc oxide，IGZO)。
在一些實施例中，該襯墊材料包括緊密的氧化矽(SiO 2)或氮化矽(Si 3N 4)。
在一些實施例中，該通道結構大致為一U形結構。
在一些實施例中，該至少二垂直組件沿著一第一方向延伸，以及該字元線沿著一第二方向延伸，該第二方向正交於該第一方向，其中該位元線沿著該第一方向延伸。
在一些實施例中，該襯墊材料插置在該字元線與該通道結構之間。
在一些實施例中，該字元線穿過該通道結構的該至少二垂直組件。
在一些實施例中，該字元線與該位元線形成一記憶體陣列，其中該記憶體陣列具有一四個正方形特徵尺寸(4F 2)的一布局。
在一些實施例中，該半導體結構還包括：一第一氧化物，設置在該至少二垂直組件之間；以及一第二氧化物，設置在該第一氧化物上，以及設置在該至少二垂直組件之間。
在一些實施例中，該第一氧化物與該第二氧化物包含氧化矽(SiO 2)。
在一些實施例中，該襯墊材料部分覆蓋該第一氧化物，以及該第二氧化物部分覆蓋該襯墊材料。
在一些實施例中，該字元線的一部分夾置在該第一氧化物與該第二氧化物之間，以及在被該襯墊材料包圍的該至少二垂直組件之間。
在一些實施例中，該第二氧化物插置在該通道結構的該至少二垂直組件之間。
在一些實施例中，該至少二垂直組件包括一第一部分以及一第二部分，分別設置在該襯墊材料的上方與該襯墊材料的下方。
在一些實施例中，該第一部分電性連接到該位元線，以及該第二部分經由該水平組件而電性連接到該單元胞電容器。
在一些實施例中，該字元線插置在該第一部分與該第二部分之間，並經由該通道結構而電性耦接到該位元線與該單元胞電容器。
本揭露之另一實施例提供一種半導體結構。該半導體結構包括：一基底、一位元線、一通道結構、一襯墊材料、一字元線以及一單元胞電容器。該位元線設置在該基底上。該通道結構設置在該位元線上，其中該通道結構包括一水平組件以及至少二分開的垂直組件，該至少二分開的垂直組件從該水平組件延伸。該襯墊材料圍繞該至少二垂直組件設置。該字元線包圍該至少二垂直組件設置。該單元胞電容器設置在該通道結構上。
本揭露之另一實施例提供一種半導體結構的製備方法。該製備方法包括：提供一基底；形成一單元胞電容器在該基底上；形成一通道材料在該單元胞電容器上；裁切該通道材料以形成一通道結構，其中該通道結構包括一水平組件以及至少二垂直組件，該至少二垂直組件位由在該水平組件上的一溝道(ditch)所隔開；形成一襯墊材料在該至少二垂直組件的各側壁上；形成一字元線以包圍被該襯墊材料所圍繞的該至少二垂直組件，並部分充填該溝道；以及形成一位元線在該通道結構上。
在一些實施例中，在該字元線形成之後，一第二氧化物形成在位在該溝道中之該字元線上以及在該第一氧化物上。
在一些實施例中，在該字元線形成之後，一第二氧化物形成在位在該溝道中之該字元線上以及在該第一氧化物上。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
現在使用特定語言描述附圖中所示之本揭露的實施例或例子。應當理解，本揭露的範圍無意由此受到限制。所描述之實施例的任何修改或改良，以及本文件中描述之原理的任何進一步應用，所屬技術領域中具有通常知識者都認為是通常會發生的。元件編號可以在整個實施例中重複，但這並不一定意味著一個實施例的特徵適用於另一實施例，即使它們共享相同的元件編號。
應當理解，雖然用語「第一(first)」、「第二(second)」、「第三(third)」等可用於本文中以描述不同的元件、部件、區域、層及/或部分，但是這些元件、部件、區域、層及/或部分不應受這些用語所限制。這些用語僅用於從另一元件、部件、區域、層或部分中區分一個元件、部件、區域、層或部分。因此，以下所討論的「第一裝置(first element)」、「部件(component)」、「區域(region)」、「層(layer)」或「部分(section)」可以被稱為第二裝置、部件、區域、層或部分，而不背離本文所教示。
本文中使用之術語僅是為了實現描述特定實施例之目的，而非意欲限制本發明。如本文中所使用，單數形式「一(a)」、「一(an)」，及「該(the)」意欲亦包括複數形式，除非上下文中另作明確指示。將進一步理解，當術語「包括(comprises)」及/或「包括(comprising)」用於本說明書中時，該等術語規定所陳述之特徵、整數、步驟、操作、元件，及/或組件之存在，但不排除存在或增添一或更多個其他特徵、整數、步驟、操作、元件、組件，及/或上述各者之群組。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係 用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
動態隨機存取記憶體(DRAM)已被開發來克服固有的縮放限制，並提高大量生產的成本效益。藉由使用一溝槽電容器結構以及一堆疊電容器結構，DRAM的按比例縮小係已顯著進步。具有一個單元胞電晶體以及一個單元胞電容器之一單元記憶體胞的一尺寸，係已藉由一記憶體陣列的一佈局的演變而縮減，該演變係為從一六方形特徵尺寸(6F 2)演變為一四方形特徵尺寸(4F 2)。尤其是，最小特徵尺寸F隨著一新世代而縮減，且當單元胞尺寸一般取αF 2時，α是一個係數，其係隨著世代的推進而減小。
6F 2與4F 2佈局之間的主要區別，在於4F 2單元胞結構是使用一垂直電晶體所實現，而6F 2單元胞結構則使用埋入通道陣列電晶體(BCAT)所實現。因為該等單元胞的最小面積，所以4F 2單元胞是具有成本效益和可擴展性之DRAM晶片的有前途架構。由於垂直電晶體的設計，4F 2單元胞可以比6F2小33%的面積所實現；因此，係縮減記憶體胞陣列的面積。該等垂直電晶體在靜態模式下表現出出色的保留特性。即使在柱型(pillar-type)通道中，也可以藉由使用漸變的接面輪廓來減少浮體效應。然而，4F 2DRAM單元胞具有顯著的缺點：結構形成所需的複雜積體製程以及由於該等垂直電晶體所產生的一浮體效應(FBE)。
在絕緣體上覆矽(SOI)技術中，一FBE是電晶體的一臨界電壓(V th)變化的現象，因為電晶體的一本體在操作期間沒有一特定的固定電壓值。當該電晶體的閘極關閉(turned off)時，一電位井(potential well)係形成在該本體區域中。電子/電洞對係由接面區中的閘極導致的汲極洩漏(gate-induced drain leakage，GIDL)所產生，而產生的該等電洞係在該本體電位井中累積。換言之，電晶體的臨界電壓係取決於其偏壓以及載子復合過程的歷史。FBE係造成一SOI金屬氧化物半導體場效電晶體(MOSFET)之一本體區域的電壓波動，其係對SOI元件的操作產生不利影響。這些不利影響中最常見的是扭結效應(kink effect)和雙載子效應(bipolar effect)。隨著元件之通道區的部分耗盡並施加高汲極電壓，在元件中所產生的一電場係導致一汲極區附近的碰撞離子化(impact ionization)。
為了在低功率應用中避免FBE並減少電晶體中的漏電流，非矽基(non-silicon-based)材料在用於4F 2單元胞結構時因為其固有的高帶隙(band gap)而表現出很高的潛力。然而，多個高溫製程可能會影響非矽基材料的電子特性。舉例來說，許多非矽基材料為熱敏性(heat sensitive)，且可能藉由該等高溫製程而分解。一單元胞電容器的製造通常包括許多高溫製程。
因此，當該等熱敏性非矽基材料使用在該等單元胞電晶體的製造中時，單元胞電容器以及單元胞電晶體的製程應該分開，且應該採用先電容製程(capacitor-first process)。然而，實際使用並不容易，因為在4F 2DRAM中存在技術困難，單元胞電晶體必須是一垂直類型。因此，對一垂直電晶體之製造方法的改進仍然存在很大的需求。
圖1A例示本揭露一些實施例之具有6F 2布局的一第一記憶體陣列A1之一部分的頂視示意圖。在圖1A中，多個字元線WL1正交於多個位元線BL1。在一些實施例中，每一字元線WL1的一寬度以及每一位元線BL1的一寬度係為1F，其中F為一最小特徵尺寸。在一些實施例中，位在任何兩個相鄰字元線WL1之間的一距離以及位在任何兩個相鄰位元線BL1之間的一距離係亦為1F。在6F 2布局中，一主動區AA1相對字元線WL1或位元線BL1的延伸方向正交地設置。在主動區AA1中，位在字元線WL1與位元線BL1交叉處的多個記憶體胞(圖未示)，係電性耦接到字元線WL1以及位元線BL1。因此，在圖1A中的單元記憶體胞之面積係大約為3F×2F = 6F 2，如矩形虛線所示。
圖1B例示本揭露一些實施例之具有4F 2布局的一第二記憶體陣列A2之一部分的頂視示意圖。在圖1B中，多個字元線WL2正交於多個位元線BL2。在一些實施例中，每一字元線WL2的一寬度以及每一位元線BL2的一寬度為1F。在一些實施例中，位在任何兩個相鄰的字元線WL2之間的一距離以及位在任何兩個相鄰的位元線BL2之間的一距離亦為1F。在4F 2布局中，一主動區AA2係設置在字元線WL2與位元線BL2交叉處。此外，一單元記憶體胞(圖未示)係位在主動區AA2中，並電性耦接到字元線WL2與位元線BL2。因此，在圖1B中的單元記憶體胞之面積係大約為2F×2F = 4F 2，如矩形虛線所示。
本揭露的一目的係提供一第一半導體結構。圖2A例示本揭露一些實施例之一第一半導體結構200的立體示意圖。在一些實施例中，第一半導體結構200具有一垂直閘極電晶體(VGT)。尤其是，第一半導體結構200具有一基底100、一單元胞電容器110、一通道結構120、一第一氧化物130、一襯墊材料140、一字元線150、一第二氧化物160以及一位元線170。單元胞電容器110設置在基底100上。通道結構120設置在單元胞電容器110上，其中，通道結構120大致為一U形結構，並包括一水平組件122以及一對垂直組件124，該對垂直組件124位在水平組件122上。一溝道(ditch)R1係隔開該對垂直組件124，並沿一第一方向D1延伸。在一些實施例中，該對垂直組件124沿著與溝道R1相同的方向延伸。第一氧化物130設置在水平組件122上，並位在通道結構120的該對垂直組件124之間。襯墊材料140包圍每一垂直組件124的一部分，且部分覆蓋第一氧化物130。字元線150包圍每一垂直組件124被襯墊材料140所包圍的一部分，且部分充填溝道R1。設置字元線150以覆蓋第一氧化物130，且部分充填溝道R1。
此外，字元線150穿過該等垂直組件124，並沿一第二方向D2延伸，而第二方向D2大致正交於第一方向D1。第二氧化物160設置在位在溝道R1中的字元線150上，以及設置在位在通道結構120內的第一氧化物130上。第二氧化物160亦覆蓋襯墊材料140位在溝道R1中的一部分。字元線150的一部分夾置在第一氧化物130與第二氧化物160之間，以及在被襯墊材料140所包圍的該對垂直組件124之間。位元線170設置在通道結構120上，並沿第一方向D1延伸。
仍請參考圖2A，在第一半導體結構200中，通道結構120的垂直組件124具有一第一部分126以及一第二部分128，其係分別設置在襯墊材料140上方以及在襯墊材料140下方。在一些實施例中，第一部分126可當作一源極或汲極端子，以及第二部分128可當作一源極或汲極端子。意即，當第一部分126當作一源極端子時，第二部分128則當作一汲極端子，依此類推。此外，字元線150的一部分可當作一閘極端子。因此，第一部分126、第二部分128以及字元線150的一部分係可形成一垂直電晶體。
此外，襯墊材料140可當作一閘極介電層，其係隔開垂直方向的電晶體與其下層的源極及汲極端子。第一部分126電性連接到位元線170，以及第二部分128經由水平組件122而電性連接到單元胞電容器110。此外，字元線150插置在第一部分126與第二部分128之間，且經由通道結構120而電性耦接到位元線170與單元胞電容器110。字元線150與位元線170可形成一記憶體陣列，該記憶體陣列係具有四個正方形特徵尺寸(4F 2)的一布局。
本揭露的另一目的係提供一第二半導體結構。圖2B例示本揭露一些實施例之一第二半導體結構300的剖視示意圖。在一些實施例中，第二半導體結構300亦具有一VGT。第二半導體結構300係類似於第一半導體結構200，除了位元線170形成在單元胞電容器110形成之前之外。在此時，位元線170形成在基底100上，以及單元胞電容器110位在字元線150與位元線170的交叉處。
本揭露的再另一目的係提供一種半導體結構的製備方法。圖3例示本揭露一些實施例之在圖2A中的第一半導體結構200之製備方法400的流程示意圖。在一些實施例中，製備方法400為一先電容製程(capacitor-first process)，例如一單元胞電容器在一位元線形成之前所形成。圖4到圖5、圖7到圖9、圖11、圖13到圖14、圖16、圖19以及圖21例示本揭露一些實施例依據在圖3中的製備方法之依序各製造階段的剖視示意圖。
請參考圖4，依據圖3中的步驟S101，係提供一基底100。在一些實施例中，基底100可為一單晶矽基底、一多晶矽基底、一化合物半導體基底或任何其他適合的基底，而化合物半導體基底係例如一矽鍺(SiGe)基底、一砷化鎵(GaAs)基底、一絕緣體上覆矽(SOI)基底。
仍請參考圖4，依據圖3中的步驟S103，一單元胞電容器110形成在基底100上。單元胞電容器110係用於儲存一電荷，其係表示資料的一位元。在一些實施例中，單元胞電容器110經由多個著陸墊(圖未示)而電性耦接到基底100。此外，該等著陸墊的材料包括鎢、銅、鋁或其合金，但並不以此為限。
應當理解，圖4中所繪示的單元胞電容器110係僅用於圖例說明目的，並未顯示出單元胞電容器110的詳細架構。在一些實施例中，單元胞電容器110至少包括一上電極112、一電容介電材料114以及一下電極116。電容介電材料114係被上電極112與下電極116所包住。在一些實施例中，上電極112與下電極116可為一導體，例如一金屬、合金或多晶矽。電容介電材料114可包含有一或多個高介電常數(high-k)介電材料，例如氧化鉿(HfO 2)、氧化鋯(ZrO 2)、氧化鉭(Ta 2O 5)、氧化鋁或類似物。在一些實施例中，單元胞電容器110可為在所屬技術領域中所熟知之任何形狀的電容器。舉例來說，單元胞電容器110可為簡單或複雜的形狀，簡單的形狀係例如一矩形，複雜的形狀係例如多個同心圓柱(concentric cylinder)或是多個多碟盤(stacked discs)。
在一些實施例中，電容器110可被沉積在基底100上的一層間介電質(圖未示)所圍繞。在一些實施例中，層間介電質主要包含氧化物，例如氧化矽、四乙氧基矽烷(tetraethyl orthosilicate，TEOS)、硼磷矽酸鹽玻璃(boron phosphorus silicate glass，BPSG)、未摻雜的矽酸鹽玻璃(undoped silicate glass，USG)或是其他適合的材料。在一些實施例中，層間介電質可依據實際製程需求而伴隨製備方法200的步驟依序形成。此外，可控制層間介電質的高度以選擇地暴露一元件。在本揭露中，為了清楚，在各圖式中並未顯示層間介電質。
請參考圖5，依據圖3中的步驟S105，一通道材料120A形成在單元胞電容器1140上。尤其是，通道材料120A所使用的製作技術，係例如一噴濺製程、一物理氣相沉積(PVD)製程或是一化學氣相沉積(CVD)製程。在一些實施例中，通道材料120A包括非晶矽、摻雜矽、金屬氧化物半導體，而金屬氧化物半導體係例如氧化銦(indium oxide，In 2O 3)、氧化鎵(gallium oxide，Ga 2O 3)、氧化鋅(zinc oxide，ZnO)、氧化銦鋅(indium zinc oxide，IZO)、氧化銦錫(indium tin oxide，ITO)、氧化銦錫鋅(indium tin zinc oxide，ITZO)或氧化銦鎵鋅(indium gallium zinc oxide，IGZO)，但並不以此為限。
圖6A例示本揭露一些實施例之圖5的立體示意圖。在一些實施例中，通道材料120A的形狀為一正方形柱(square column)、矩形柱(rectangular column)或一多邊形柱(polygonal column)。如圖6A所示的通道材料120A係覆蓋單元胞電容器110，而單元胞電容器110係插置在通道材料120A與基底100之間。在其他實施例中，如圖6B所示，通道材料120A的形狀可為一圓柱(cylinder)。
請參考圖7到圖9，依據圖3中的步驟S107，在通道材料120A上執行一凹陷形成製程。請參考圖7，一光阻層PR1形成在通道材料120A上。在一些實施例中，光阻層PR1為一正調(positive tone)光阻(正光阻)，其特徵在於使用一顯影劑(developing agent)移除多個曝光區(exposed regions)。在一些實施例中，光阻層PR1包含化學放大劑(chemical amplifier，CA)光阻。CA光阻包括一光酸產生劑(photo acid generator，PAG)，其係可被分解以在一微影曝光製程期間形成多種酸。由於一催化反應(catalytic reaction)，係可產生更多的酸。
仍請參考圖7，在光阻層PR1上執行一微影製程。使用一光遮罩MA以及一微影系統(圖未示)使光阻層PR1曝光在一輻射hv1。在一些實施例中，輻射hv1可包括一深紫外線(deep ultraviolet，DUV)輻射，但並不以此為限。光遮罩MA包括一透明部T1以及一不透明部O1。在一些實施例中，光遮罩MA可為一二元遮罩(binary mask)、一相位偏移遮罩(phase shift mask)或適合於使用在微影係的任何類型的遮罩。該曝光係包括一光化學反應，其係改變光阻層PR1之一些部分的化學特性。舉例來說，係曝光該光阻層PR1對應該等透明部T1的一些部分，且對一顯影製程變得更加容易反應。在一些實施例中，在光阻層PR1曝光之後，係可執行一後曝光烘烤(post-exposure baking，PEB)。
接著，請參考圖8，使用一適當的顯影劑以沖洗曝光的光阻層PR1。在一些實施例中，光阻層PR1的該等曝光部分係與顯影劑進行反應，並可輕易地被移除。在曝光的光阻層PR1顯影之後，一光阻圖案PR2形成在通道材料120A上。
接下來，請參考圖9，使用光阻圖案PR2當作一蝕刻遮罩以蝕刻通道材料120A。在一些實施例中，蝕刻製程為一RIE製程，其係垂直地移除通道材料的一部分。在此時，形成一溝道R1以裁切通道材料120A，因此形成一通道結構120。然後使用例如一灰化(ashing)製程锪醫濕式剝除(wet strip)製程以移除光阻圖案PR2。在一些實施例中，通道結構120大致為一U形結構，其係包括一水平組件122以及一對垂直組件124，而該對垂直組件124位在水平組件122上。此外，溝道R1亦包含在通道結構120中。在一些實施例中，垂直組件124與溝道R1係沿一第一方向D1延伸。
圖10A例示本揭露一些實施例之圖9的立體示意圖。在一些實施例中，藉由溝道R1而隔開的該等垂直組件124基本上為矩形柱。在其他的實施例中，當在如圖6B所示之圓柱通道材料120A上執行凹陷形成製程時，所形成的該等垂直子見124將是由溝道R1所隔開之近似半圓形柱(nearly semicircular columns)，如圖10B所示。在一些實施例中，溝道R1係均勻地劃分二垂直組件124，例如二垂直組件124為相同尺寸。在其他實施例中，二垂直組件124可為不同尺寸。
請參考圖11，依據圖3中的步驟S109，在通道結構120上執行一第一沉積製程。在一些實施例中，形成一第一氧化物130以部分充填溝道R1。尤其是，第一氧化物130沉積在水平組件122上，且位在通道結構120的該等垂直組件124之間。第一氧化物130的製作技術可包含一低壓化學氣相沉積(LPCVD)製程或是一電漿加強化學氣相沉積(PECVD)製程。在一些實施例中，第一氧化物130為氧化矽。在一些實施例中，第一氧化物130經由在通道結構120與第一氧化物130之間的多個金屬-氧(M-O)鍵結而提供額外的多個氧原子到通道結構120。
圖12例示本揭露一些實施例之圖11的平面示意圖。在一些實施例中，第一氧化物130呈矩形柱狀，係位於通道結構120的中央。第一氧化物130對準垂直組件124。在圖12中，單元胞電容器110插置在通道結構120與基底100之間，因此並未顯示在平面圖中。
請參考圖13到圖14，依據圖3中的步驟S111，在通道結構120上執行一加襯製程(lining process)。請參考圖13，在一些實施例中，首先，形成一襯墊材料140以共形覆蓋該等垂直組件124與第一氧化物130。在一些實施例中，襯墊材料140的製作技術可為一CVD製程。較佳者，襯墊材料140的製作技術為一原子層沉積(ALD)製程，以允許形成具有一更均勻厚度的一高度共形襯墊材料。在一些實施例中，襯墊材料140包括緊密的氧化矽(SiO 2)或氮化矽(Si 3N 4)。
接著，請參考圖14，移除襯墊材料140的一些部分以暴露垂直組件124的上部。結果，所形成的襯墊材料140係加襯在通道結構120之垂直組件124的各側壁上。此外，襯墊材料140包圍垂直組件124的一部分，且部分覆蓋第一氧化物130。在一些實施例中，垂直組件124包括一第一部分126以及一第二部分128，係分別設置在襯墊材料140的上方以及在襯墊材料140的下方。
圖15例示本揭露一些實施例之圖14的平面示意圖。在一些實施例中，襯墊材料140係呈環繞垂直組件124之一腰部的空心柱形。在一些實施例中，襯墊材料140的下表面係與第一氧化物130的上表面130為共面。在圖15中，第一氧化物130的一部分係被襯墊材料140所覆蓋，也因此並未顯示在平面圖中。
請參考圖16，依據圖3中的步驟S113，在通道結構120上執行一字元線形成製程。字元線形成製程可包括所屬技術領域中所熟知的至少一微影製程、一蝕刻製程以及一沉積製程。在一些實施例中，形成一字元線150以包圍垂直組件124被襯墊材料140所包圍的一部分。設置字元線150以覆蓋第一氧化物130，且部分充填溝道R1。在一些實施例中，字元線150沿一第二方向D2延伸，而第二方向D2大致正交於第一方向D1。在一些實施例中，字元線150的一寬度大致為1F，其中，F為一最小特徵尺寸。此外，從字元線150的一中心到位在基底100上之一相鄰字元線(圖未示)的一中心的距離，係大致為2F。字元線150的製作技術可包含一PVD製程、一CVD製程、一噴濺製程或一電鍍製程。在一些實施例中，字元線150包含鋁、銅、鎢、鈦或氮化鈦(TiN)。此外，字元線150可電性耦接到單元胞電容器110。在一些實施例中，字元線150的一上表面係與襯墊材料140的一上表面為共面。此外，字元線150的一下表面係與襯墊材料140的一下表面以及第一氧化物130的一上表面為共面。在圖16中，襯墊材料140的一側壁係被字元線150所覆蓋，也因此並未顯示在剖視圖中。
圖17例示本揭露一些實施例之圖16的平面示意圖。在一些實施例中，襯墊材料140插置在字元線150與通道結構120之間。此外，字元線150穿過通道結構120的該等垂直組件124。在一些實施例中，當一電壓施加到字元線150時，襯墊材料140之緊密的氧化矽或氮化矽係可避免字元線150洩漏電流到通道結構120。
圖18A到圖18C例示本揭露一些實施例藉由字元線150耦接之複數個通道結構120的平面示意圖。在圖18A到圖18C，圖中僅顯示通道結構120的該等垂直組件124、溝道R1以及字元線150，為清楚起見，係省略其他元件。在一些實施例中，多個通道結構120設置在基底100上，其中每一通道結構120具有一溝道R1在其中。此外，字元線150經配置以部分圍繞通道結構120的各側壁。
請參考圖18A，其係類似於圖17，字元線1501穿過每一對垂直組件124，並沿第二方向D2延伸。在一些實施例中，一節距(pitch)P1係存在該等通道結構120之間，其中節距P1等於從其中一通道結構120的一中心到一相鄰通道結構120的一中心之距離。在一些實施例中，節距P1等於2F，其中F大致為將在接下來所形成之一位元線的一寬度。
圖18B係類似於圖18A，其係僅有一處差異，在於溝道R1延第二方向D2延伸，以取代沿第一方向D1。尤其是，字元線150經配置以平行於溝道R1。在一些實施例中，如圖18B的配置係可藉由調整圖3中的步驟S107所形成。舉例來說，當執行凹陷形成製程以形成在圖10中的通道結構120時，在圖9中的通道材料120A可在一正交角度被裁切。在其他實施例中，如圖18B的配置亦可藉由調整圖3中的步驟S113所形成。舉例來說，在圖16中的字元線150係沿第一方向D1所形成，以取代沿第二方向D2。
請參考圖18C，其係類似於圖18A及圖18B，在一些實施例中，溝道R1可沿任一方向在基底100上延伸。舉例來說，溝道R1可經配置以言一第三方向D3延伸，而第三方向D3大致不同於第一方向D1與第二方向D2。在一些實施例中，第三方向D3相對於第二方向D2而形成一預定角度θ，其中預定角度θ小於90度。在一些實施例中，在圖18C中的配置可藉由調整在圖3中的步驟S107或步驟S113所形成。
請參考圖19，依據圖3中的步驟S115，在通道結構120上執行一第二沉積製程。在一些實施例中，形成一第二氧化物160以充填溝道R1。尤其是，第二氧化物160沉積在位在溝道R1中之字元線150的一部份上，以及沉積在位在通道結構120內的第一氧化物130上。在填滿溝道R1之後，在第二氧化物160上執行一化學機械研磨(CMP)製程，以使第二氧化物160的上表面不會從垂直組件124的上表面突伸。在一些實施例中，第二氧化物160的上表面係與通道結構120的上表面為共面。第二氧化物160的製作技術可包含一LPCVD製程或一PECVD製程。在一些實施例中，第二氧化物160為氧化矽。在一些實施例中，第二氧化物160經由在通道結構120與第二氧化物160之間的多個金屬-氧(M-O)鍵結而提供額外的多個氧原子到通道結構120。
圖20例示本揭露一些實施例之圖19的平面示意圖。在一些實施例中，第二氧化物160插置在通道結構120的該等垂直組件124之間。此外，第二氧化物160覆蓋襯墊材料140位在溝道R1中的一部分。在此時，字元線150的一部份150P係夾置在第一氧化物130與第二氧化物160之間。再者，該部分150P夾置在被襯墊材料140所包圍的該等垂直組件124之間。
請參考圖21，依據圖3中的步驟S117，在通道結構120上執行一位元線形成製程。位元線形成製程可包括所屬技術領域中所熟知的至少一微影製程、一蝕刻製程以及一沉積製程。在一些實施例中，一位元線170形成在通道結構120上。此外，位元線170完全覆蓋位在溝道R1內的第二氧化物160。在一些實施例中，位元線170沿第一方向D1延伸。意即，位元線170經配置以平行於溝道R1，且正交於字元線150。位元線170的製作技術可包含一PVD製程、一CVD製程、一噴濺製程或一電鍍製程。在一些實施例中，位元線170包括各式不同的導電材料，例如金屬或多晶矽。較佳者，位元線170為一金屬合金，例如矽化鎢(WSi)。此外，位元線170可電性耦接到字元線150與單元胞電容器110。位元線170可用於傳送一訊號到單元胞電容器110，以便可以讀取儲存在單元胞電容器110中的資料，或者是該訊號可儲存成資料並寫入到單元胞電容器110中。在此時，通常係形成一第一半導體結構200。
圖22例示本揭露一些實施例沿圖21之第二方向D2所視的另一剖視示意圖。在一些實施例中，通道結構120之垂直組件124的第一部分126與第二部分128可當作一垂直方向電晶體的一源極或汲極端子。意即，當第一部分126當作一源極端子時，第二部分128則當作一汲極端子，依此類推。在一些實施例中，字元線150具有一閘極部152，係設置在襯墊材料140上。閘極部152可當作電晶體的一閘極端子。在一些實施例中，第一部分126、第二部分128以及閘極部152係可形成一單元胞電晶體180，單元胞電晶體180係用於控制字元線150。此外，在閘極部152與垂直組件124之間的襯墊材料可當作一閘極介電層，以將單元胞電晶體180的閘極端子與其下層的源極及汲極端子隔開。此外，閘極介電層可避免閘極端子洩漏電流。在一些實施例中，單元胞電晶體180為一VGT或一垂直柱電晶體(vertical pillar transistor，VPT)。
圖23例示本揭露一些實施例之圖21的立體示意圖。在一些實施例中，單元胞電容器110位在字元線150與位元線170之交叉處下方。單元胞電晶體180係充當單元胞電容器110的一開關。意即，單元胞電晶體180可控制單元胞電容器110的充放電。在一些實施例中，第一部分126係電性連接到位元線170，以及第二部分128係經由水平組件122而電性連接到單元胞電容器110。因此，插置在第一部分126與第二部分128之間的字元線150，係可經由通道結構120而電性耦接到位元線170與單元胞電容器110。在一些實施例中，多個字元線150以及正交於該等字元線150的多個位元線170係形成一記憶體陣列。該記憶體陣列係大致形成具有一4F 2布局的一動態隨機存取記憶體(DRAM)。
在一些實施例中，依據製備方法200的改良，以可執行一後電容製程(capacitor-last process)。圖24例示本揭露一些實施例之第二半導體結構300的剖視示意圖。第二半導體結構300類似於第一半導體結構200，其間僅一處差異，即位元線170係在單元胞電容器110之前所形成。在此時，位元線170形成在基底100上，以及單元胞電容器110位在字元線150與位元線170的交叉處上。
在一些實施例中，第一半導體結構200與第二半導體結構300可被層間介電質所囊封。在一些實施例中，層間介電質並不需要一次就完全形成。舉例來說，層間介電質的形成可包括下列多個步驟，但並不以此為限。首先，在單元胞電容器110形成之後，層間介電質可沉積在一位面，該位面係與單元胞電容器110的上表面為共面。接著，在通道結構120形成之後，層間介電質可沉積到一位面，該位面係與第一氧化物130為共面。接下來，在字元線150形成之後，層間介電質可沉積到一位面，該位面係與通道結構120為共面。
在本揭露中，係提供具有一通道結構的一半導體結構。該通道結構與一字元線係一起形成一VGT在該半導體結構中。該半導體結構包括非矽基材料，例如ZnO、IZO、ITZO、IGZO及類似物，相較於純矽，非矽基材料矽具有交高帶隙(higher band gaps)。通常，非矽基材料為高含氧(oxygen-rich)，以使其可提供一大量的氧空缺(oxygen vacancies)。該等氧空區係供應所需的多個自由載子(free carriers)以用於一金屬氧化物半導體的電性連接。然而，多個高溫製程可能降低該等氧空缺的含量，且更進一步影響該金屬氧化物半導體的各電子特性。
因此，在本揭露中的通道結構係形成具有一水平組件以及一對垂直組件，而一溝道係隔開該對垂直組件。二氧化矽係沉積在該溝道中以接觸該通道結構。在此時，當該通道結構經歷該等高溫製程且失去其該等氧空缺時，氧化矽可以經由該通道結構以及額外提供的多個氧原子之間所形成之多個金屬-氧鍵結來補充失去的該等氧空位。此外，藉由增加多個氧原子，係可改善該通道結構的熱穩定性(thermal stability)。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
100:基底 110:單元胞電容器 112:上電極 114:電容介電質 116:下電極 120:通道結構 120A:通道材料 122:水平組件 124:垂直組件 126:第一部分 128:第二部分 130:第一氧化物 140:襯墊材料 150:字元線 150P:部分 152:閘極部 160:第二氧化物 170:位元線 180:單元胞電晶體 200:第一半導體結構 300:第二半導體結構 400:製備方法 A1:第一記憶體陣列 A2:第二記憶體陣列 AA1:主動區 AA2:主動區 BL1:位元線 BL2:位元線 D1:第一方向 D2:第二方向 D3:第三方向 hv1:輻射 MA:光遮罩 O1:不透明部 P1:節距 PR1:光阻層 PR2:光阻圖案 R1:溝道 S101:步驟 S103:步驟 S105:步驟 S107:步驟 S109:步驟 S111:步驟 S113:步驟 S115:步驟 S117:步驟 T1:透明部 WL1:位元線 WL2:位元線 θ:預定角度
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1A例示本揭露一些實施例之具有6F 2布局的一第一記憶體陣列之一部分的頂視示意圖。 圖1B例示本揭露一些實施例之具有4F 2布局的一第二記憶體陣列之一部分的頂視示意圖。 圖2A例示本揭露一些實施例之一第一半導體結構的立體示意圖。 圖2B例示本揭露一些實施例之一第二半導體結構的剖視示意圖。 圖3例示本揭露一些實施例之在圖2A中的該第一半導體結構之製備方法的流程示意圖。 圖4到圖5例示本揭露一些實施例依據在圖3中的製備方法之依序各製造階段的剖視示意圖。 圖6A例示本揭露一些實施例之圖5的立體示意圖。 圖6B例示本揭露另外一些實施例之圖5的立體示意圖。 圖7到圖9例示本揭露一些實施例依據在圖3中的製備方法之依序各製造階段的剖視示意圖。 圖10A例示本揭露一些實施例之圖9的立體示意圖。 圖10B例示本揭露另外一些實施例之圖9的立體示意圖。 圖11例示本揭露一些實施例依據在圖3中的製備方法之依序各製造階段的剖視示意圖。 圖12例示本揭露一些實施例之圖11的平面示意圖。 圖13到圖14例示本揭露一些實施例依據在圖3中的製備方法之依序各製造階段的剖視示意圖。 圖15例示本揭露一些實施例之圖14的平面示意圖。 圖16例示本揭露一些實施例依據在圖3中的製備方法之依序各製造階段的剖視示意圖。 圖17例示本揭露一些實施例之圖16的平面示意圖。 圖18A到圖18C例示本揭露一些實施例藉由一字元線耦接之複數個通道結構的平面示意圖。 圖19例示本揭露一些實施例依據在圖3中的製備方法之依序各製造階段的剖視示意圖。 圖20例示本揭露一些實施例之圖19的平面示意圖。 圖21例示本揭露一些實施例依據在圖3中的製備方法之依序各製造階段的剖視示意圖。 圖22例示本揭露一些實施例沿圖21之一第二方向所視的另一剖視示意圖。 圖23例示本揭露一些實施例之圖21的立體示意圖。 圖24例示本揭露一些實施例之一第二半導體結構的剖視示意圖。
100:基底
110:單元胞電容器
112:上電極
114:電容介電質
116:下電極
120:通道結構
122:水平組件
124:垂直組件
126:第一部分
128:第二部分
130:第一氧化物
140:襯墊材料
150:字元線
152:閘極部
160:第二氧化物
170:位元線
180:單元胞電晶體
200:第一半導體結構
D1:第一方向
D2:第二方向
P1:節距

Claims (20)

  1. 一種半導體結構，包括：一基底；一單元胞電容器，設置在該基底上；一通道結構，設置在該單元胞電容器上，其中該通道結構包括一水平組件以及至少二分開的垂直組件，該至少二分開的垂直組件從該水平組件延伸；一襯墊材料，圍繞該至少一垂直組件設置；一字元線，包圍該至少二垂直組件設置；以及一位元線，設置在該通道結構上，其中每個該等垂直組件包括分別設置在該襯墊材料上方和下方的汲極/源極端子，並且該通道結構的該水平組件連接設置於該襯墊材料下方的兩個隔開的該等汲極/源極端子。
  2. 如請求項1所述之半導體結構，其中該通道結構包括非晶矽、摻雜矽、氧化銦、氧化鎵、氧化鋅、氧化銦鋅、氧化銦錫、氧化銦錫鋅或氧化銦鎵鋅。
  3. 如請求項1所述之半導體結構，其中該襯墊材料包括緊密的氧化矽或氮化矽。
  4. 如請求項1所述之半導體結構，其中該通道結構大致為一U形結構。
  5. 如請求項1所述之半導體結構，其中該至少二垂直組件沿著一第一方向延伸，以及該字元線沿著一第二方向延伸，該第二方向正交於該第一方向，其中該位元線沿著該第一方向延伸。
  6. 如請求項1所述之半導體結構，其中該襯墊材料插置在該字元線與該通道結構之間。
  7. 如請求項1所述之半導體結構，其中該字元線穿過該通道結構的該至少二垂直組件。
  8. 如請求項1所述之半導體結構，其中該字元線與該位元線形成一記憶體陣列，其中該記憶體陣列具有一四個正方形特徵尺寸(4F2)的一布局。
  9. 如請求項1所述之半導體結構，還包括：一第一氧化物，設置在該至少二垂直組件之間；以及一第二氧化物，設置在該第一氧化物上，以及設置在該至少二垂直組件之間。
  10. 如請求項9所述之半導體結構，其中該第一氧化物與該第二氧化物包含氧化矽。
  11. 如請求項9所述之半導體結構，其中該襯墊材料部分覆蓋該第一氧化 物，以及該第二氧化物部分覆蓋該襯墊材料。
  12. 如請求項9所述之半導體結構，其中該字元線的一部分夾置在該第一氧化物與該第二氧化物之間，以及在被該襯墊材料包圍的該至少二垂直組件之間。
  13. 如請求項9所述之半導體結構，其中該第二氧化物插置在該通道結構的該至少二垂直組件之間。
  14. 如請求項9所述之半導體結構，其中該至少二垂直組件包括一第一部分以及一第二部分，分別設置在該襯墊材料的上方與該襯墊材料的下方。
  15. 如請求項14所述之半導體結構，其中該第一部分電性連接到該位元線，以及該第二部分經由該水平組件而電性連接到該單元胞電容器。
  16. 如請求項15所述之半導體結構，其中該字元線插置在該第一部分與該第二部分之間，並經由該通道結構而電性耦接到該位元線與該單元胞電容器。
  17. 一種半導體結構，包括：一基底；一位元線，設置在該基底上； 一通道結構，設置在該位元線上，其中該通道結構包括一水平組件以及至少二分開的垂直組件，該至少二分開的垂直組件從該水平組件延伸；一襯墊材料，圍繞該至少二垂直組件設置；一字元線，包圍該至少二垂直組件設置；以及一單元胞電容器，設置在該通道結構上，其中每個該等垂直組件包括分別設置在該襯墊材料上方和下方的汲極/源極端子，並且該通道結構的該水平組件連接設置於該襯墊材料下方的兩個隔開的該等汲極/源極端子。
  18. 一種半導體結構的製備方法，包括：提供一基底；形成一單元胞電容器在該基底上；形成一通道材料在該單元胞電容器上；裁切該通道材料以形成一通道結構，其中該通道結構包括一水平組件以及至少二垂直組件，該至少二垂直組件位由在該水平組件上的一溝道所隔開；形成一襯墊材料在該至少二垂直組件的各側壁上；形成一字元線以包圍被該襯墊材料所圍繞的該至少二垂直組件，並部分充填該溝道；以及形成一位元線在該通道結構上，其中每個該等垂直組件包括分別設置在該襯墊材料上方和下方的汲極/源極端子，並且該通道結構的該水平組件連接設置於該襯墊材 料下方的兩個隔開的該等汲極/源極端子。
  19. 如請求項18所述之半導體結構的製備方法，其中在該通道結構形成之後，一第一氧化物形成在該溝道中。
  20. 如請求項19所述之半導體結構的製備方法，其中在該字元線形成之後，一第二氧化物形成在位在該溝道中之該字元線上以及在該第一氧化物上。
TW110126659A 2020-10-26 2021-07-20 具有垂直閘極電晶體的半導體結構及其製備方法 TWI798757B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/079,943 2020-10-26
US17/079,943 US11563007B2 (en) 2020-10-26 2020-10-26 Semiconductor structure with vertical gate transistor

Publications (2)

Publication Number Publication Date
TW202230734A TW202230734A (zh) 2022-08-01
TWI798757B true TWI798757B (zh) 2023-04-11

Family

ID=81257123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110126659A TWI798757B (zh) 2020-10-26 2021-07-20 具有垂直閘極電晶體的半導體結構及其製備方法

Country Status (3)

Country Link
US (2) US11563007B2 (zh)
CN (1) CN114497044A (zh)
TW (1) TWI798757B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11132015B2 (en) * 2019-02-08 2021-09-28 Micron Technology, Inc. Powering clock tree circuitry using internal voltages
CN117580358A (zh) * 2022-08-04 2024-02-20 长鑫存储技术有限公司 一种半导体结构及其制备方法
CN117979686A (zh) * 2022-10-20 2024-05-03 长鑫存储技术有限公司 半导体结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201601317A (zh) * 2014-06-30 2016-01-01 台灣積體電路製造股份有限公司 垂直電晶體裝置與其形成方法
US9698272B1 (en) * 2016-03-16 2017-07-04 Kabushiki Kaisha Toshiba Transistor and semiconductor memory device
TW201814885A (zh) * 2016-10-14 2018-04-16 旺宏電子股份有限公司 三維電容及其製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643087B2 (en) * 2006-09-20 2014-02-04 Micron Technology, Inc. Reduced leakage memory cells
KR20130020333A (ko) * 2011-08-19 2013-02-27 삼성전자주식회사 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
CN110753962A (zh) * 2017-08-29 2020-02-04 美光科技公司 存储器电路
JP2021108331A (ja) * 2019-12-27 2021-07-29 キオクシア株式会社 半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201601317A (zh) * 2014-06-30 2016-01-01 台灣積體電路製造股份有限公司 垂直電晶體裝置與其形成方法
US9698272B1 (en) * 2016-03-16 2017-07-04 Kabushiki Kaisha Toshiba Transistor and semiconductor memory device
TW201814885A (zh) * 2016-10-14 2018-04-16 旺宏電子股份有限公司 三維電容及其製造方法

Also Published As

Publication number Publication date
US11563007B2 (en) 2023-01-24
TW202230734A (zh) 2022-08-01
US11659704B2 (en) 2023-05-23
US20220293604A1 (en) 2022-09-15
CN114497044A (zh) 2022-05-13
US20220130832A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
US11264454B2 (en) Integrated circuit device and method of manufacturing the same
TWI798757B (zh) 具有垂直閘極電晶體的半導體結構及其製備方法
US11700725B2 (en) Memory device and method for fabricating the same
US5612559A (en) Semiconductor device having pillar shaped transistor and a method for manufacturing the same
US10784266B2 (en) Integrated circuit device
US9048293B2 (en) Semiconductor device and method for manufacturing the same
US11043498B1 (en) Semiconductor memory device
US7449382B2 (en) Memory device and fabrication method thereof
US11647623B2 (en) Method for manufacturing semiconductor structure with buried power line and buried signal line
TWI822898B (zh) 動態隨機存取記憶體及其製造方法
KR100979362B1 (ko) 반도체 소자 및 그 제조 방법
JP4755946B2 (ja) 半導体記憶装置およびその製造方法
KR20000023521A (ko) 비트라인-스터드당 네개의 노드들 및 2 토폴로지 레벨들을갖는 6 ¼ ｆ×ｆ 디램 셀
US11437481B2 (en) Semiconductor device with T-shaped buried gate electrode and method for forming the same
US20230020173A1 (en) Semiconductor structure and method for manufacturing semiconductor structure
US11664435B2 (en) Dynamic random access memory and method of fabricating the same
CN113437069B (zh) 动态随机存取存储器及其形成方法
US11856781B2 (en) Three-dimensional memory device and method
US20240130116A1 (en) Semiconductor device
US20220352323A1 (en) Method for fabricating semiconductor device
US20230247821A1 (en) Semiconductor device and method for fabricating the same
JP2023537165A (ja) 半導体構造及びその製造方法
CN117135920A (zh) 存储器装置以及其制造方法
KR20230154692A (ko) 반도체 장치
KR20040059486A (ko) 고집적 반도체 메모리장치 및 그 제조 방법