CN117135920A - 存储器装置以及其制造方法 - Google Patents

存储器装置以及其制造方法 Download PDF

Info

Publication number
CN117135920A
CN117135920A CN202311170624.3A CN202311170624A CN117135920A CN 117135920 A CN117135920 A CN 117135920A CN 202311170624 A CN202311170624 A CN 202311170624A CN 117135920 A CN117135920 A CN 117135920A
Authority
CN
China
Prior art keywords
bit line
line contact
contact hole
spacer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311170624.3A
Other languages
English (en)
Inventor
童宇诚
张钦福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN202311170624.3A priority Critical patent/CN117135920A/zh
Publication of CN117135920A publication Critical patent/CN117135920A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种存储器装置以及其制造方法。存储器装置包括基底、位线接触孔、位线接触结构以及第一间隔件。位线接触孔至少部分设置在基底中，且位线接触孔包括第一部分、第二部分以及第三部分。第二部分位于第一部分之下且与第一部分相连，且第二部分的宽度小于第一部分的宽度。第三部分位于第二部分之下且与第二部分相连，且第三部分的宽度小于第二部分的该宽度。位线接触结构设置在位线接触孔的第一部分、第二部分以及第三部分中。第一间隔件设置在位线接触孔的第一部分中且围绕位线接触结构。如此，可改善存储器装置的制造方法的合格率。

Description

存储器装置以及其制造方法
技术领域
本发明涉及一种存储器装置以及其制造方法，特别是一种包括具有不同宽度部分的位线接触孔的存储器装置以及其制造方法。
背景技术
动态随机存取存储器(dynamic random access memory,DRAM)属于一种挥发性存储器，包含由多个存储单元(memory cell)构成的阵列区(array area)以及由控制电路构成的周边区(peripheral area)。各个存储单元是由一个晶体管(transistor)以及与所述晶体管电连接的一个电容(capacitor)构成，由所述晶体管控制所述电容中的电荷的存储或释放，来达到存储数据的目的。控制电路通过横跨阵列区并且与各个存储单元电连接的字线(word line，WL)与位线(bit line，BL)，可定址到各个存储单元来控制各个存储单元的数据的存取。为了缩小存储单元的尺寸而制造出具备更高集密度的芯片，存储器中各部件之间的距离也因此相对缩小，此状况也造成相关工艺对准的可容许误差范围变小而不利于提高制造方法的产品合格率。
发明内容
本发明提供了一种存储器装置以及其制造方法，利用具有不同部分的位线接触孔以及设置在位线接触孔中的间隔件来改善在形成位线结构与位线接触结构的工艺中发生的对准偏移对产品合格率的影响。
本发明一实施例提供一种存储器装置，其包括基底、位线接触孔、位线接触结构以及第一间隔件。位线接触孔至少部分设置在基底中，且位线接触孔包括第一部分、第二部分以及第三部分。第二部分位于第一部分之下且与第一部分相连，且第三部分位于第二部分之下且与第二部分相连。位线接触结构设置在位线接触孔的第一部分、第二部分以及第三部分中。第一间隔件设置在位线接触孔的第一部分中且围绕位线接触结构。
本发明一实施例提供一种存储器装置的制造方法，其包括下列步骤。提供基底，在基底中形成位线接触孔的第一部分，并在位线接触孔的第一部分中形成第一间隔件。在第一间隔件形成之后，在基底中形成位线接触孔的第二部分，且第二部分位于第一部分之下且与第一部分相连。在位线接触孔的第二部分形成之后，在基底中形成位线接触孔的第三部分，且第三部分位于第二部分之下且与第二部分相连。在位线接触孔中形成位线接触结构，位线接触结构形成在位线接触孔的第一部分、第二部分以及第三部分中，且第一间隔件围绕位线接触结构。
附图说明
所附图示提供对于本发明实施例更深入的了解，并纳入此说明书成为其中一部分。这些图示与描述，用来说明一些实施例的原理。需注意的是所有图示均为示意图，以说明和制图方便为目的，相对尺寸及比例都经过调整。相同的符号在不同的实施例中代表相对应或类似的特征。
图1到图11为本发明第一实施例的存储器装置的制造方法示意图，其中图1与图2为不同方向上的剖视示意图，图3为图1之后的状况示意图，图4为图2之后的状况示意图，图5为图3之后的状况示意图，图6为图5之后的状况示意图，图7为图6之后的状况示意图，图8为图7之后的状况示意图，图9为图8的状况在另一方向上的剖视示意图，图10为图8之后的状况示意图，图11为图9之后的状况示意图。
图12到图14为本发明第二实施例的存储器装置的制造方法示意图，其中图13为图12之后的状况示意图，图14为图13的状况在另一方向上的剖视示意图。
图15到图18为本发明第三实施例的存储器装置的制造方法示意图，其中图16为图15之后的状况示意图，图17为图16之后的状况示意图，图18为图17的状况在另一方向上的剖视示意图。
图19到图24为本发明第四实施例的存储器装置的制造方法示意图，其中图20为图19之后的状况示意图，图21为图20之后的状况示意图，图22为图21之后的状况示意图，图23为图22之后的状况示意图，图24为图23的状况在另一方向上的剖视示意图。
图25到图27为本发明第五实施例的存储器装置的制造方法示意图，其中图26为图25之后的状况示意图，图27为图26的状况在另一方向上的剖视示意图。
其中，附图标记说明如下：
10基底
10B底表面
10T上表面
12 隔离结构
14 栅极介电层
16 功函数层
18 导电层
18T上表面
20 字线盖层
22 遮罩层
24 遮罩层
26 遮罩层
32 间隔件
34 间隔件
36 间隔件
38 间隔件
42 导电材料
42C位线接触结构
42P图案化导电层
43阻障材料
43P图案化阻障层
44导电材料
44P图案化导电层
45遮罩材料
45P图案化遮罩层
46 遮罩图案层
52 间隔件
91 第一移除工艺
92 第二移除工艺
93 第三移除工艺
94 第四移除工艺
95 图案化工艺
101存储器装置
102存储器装置
103存储器装置
104存储器装置
105存储器装置
AA 有源区
BL 位线结构
BS1下表面
BS2下表面
BS3下表面
BS4下表面
CH 位线接触孔
D1 水平方向
D2 水平方向
D3 垂直方向
P1 第一部分
P2 第二部分
P3 第三部分
P4 第四部分
W1 宽度
W2 宽度
W3 宽度
W4 宽度
WL 字线结构
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能进一步了解本发明，下文特列举本发明的数个优选实施例，并配合附图，详细说明本发明的技术方案以及所欲达成的功效。本发明所属领域的技术人员能在不脱离本发明的精神下，参考以下所举实施例，而将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。
在下文中使用术语“形成”或“设置”来描述将材料层施加到目标物上的行为。这些术语旨在描述任何可行的层形成技术，包括但不限于热生长、溅射、蒸发、化学气相沉积、磊晶生长、电镀等。
请参阅图10和图11。图10为本发明第一实施例的存储器装置101的剖视示意图，而图11为存储器装置101在另一方向上的剖视示意图。举例来说，图10可被视为存储器装置101沿与水平方向D1以及垂直方向D3平行的一剖面绘示的剖视示意图，而图11可被视为存储器装置101沿与水平方向D2以及垂直方向D3平行的一剖面绘示的剖视示意图，但并不以此为限。如图10与图11所示，存储器装置101包括基底10、位线接触孔CH以及位线接触结构42C。位线接触孔CH至少部分设置在基底10中，且位线接触孔CH包括第一部分P1、第二部分P2以及第三部分P3。第二部分P2位于第一部分P1之下且与第一部分P1相连，而第三部分P3位于第二部分P2之下且与第二部分P2相连。位线接触结构42C设置在位线接触孔CH的第一部分P1、第二部分P2以及第三部分P3中，而第一间隔件(例如间隔件32)设置在位线接触孔CH的第一部分P1中且围绕位线接触结构42C。通过具有不同部分的位线接触孔CH以及设置在位线接触孔中的间隔件，可改善在形成位线结构与位线接触结构的工艺中发生的对准偏移对产品合格率的影响。
进一步说明，在一些实施例中，基底10可包括半导体基底，例如硅基底、磊晶硅基底、硅锗基底、碳化硅基底、硅覆绝缘(silicon-on-insulator，SOI)基底，或其他适合材料所形成的基底。此外，存储器装置101可还包括设置在基底10中的隔离结构12以及多个字线结构WL。隔离结构12可用以在基底10中定义出多个互相分离的有源区AA。举例来说，当基底10为含有硅的基底时，各有源区AA可含有硅。当硅为基底10中的主要成分时，硅也可为各有源区AA中的主要成分。隔离结构12可包括单层或多层的绝缘材料例如氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。在一些实施例中，隔离结构12可被视为浅沟槽隔离(shallow trench isolation，STI)，但并不以此为限。在一些实施例中，字线结构WL可部分设置在隔离结构12中，且字线结构WL可包括栅极介电层14、功函数层16、导电层18以及盖层20，但并不以此为限。栅极介电层14可包括高介电常数(high-k)介电材料或其他适合的介电材料。上述的high-k介电材料可包括氧化铪(hafnium oxide，HfOX)、硅酸铪氧化合物(hafnium silicon oxide，HfSiO4)、硅酸铪氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化铝(aluminum oxide，Al2O3)、氧化钽(tantalum oxide，Ta2O5)、氧化锆(zirconium oxide，ZrO2)或其他适合的高介电常数材料。功函数层16可包括氮化钛、碳化钛、氮化钽、碳化钽、碳化钨、三铝化钛、氮化铝钛或其他适合的导电功函数材料，导电层18可包括钨、铝、铜、铝化钛、钛或其他适合的电阻率相对较低的导电材料，而盖层20可包括氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。
在一些实施例中，上述的垂直方向D3可被视为基底10的厚度方向，基底10在垂直方向D3上可具有相对的上表面10T与底表面10B，而位线接触孔CH以及位线接触结构42C可设置在基底10中靠近上表面10T的部分。与垂直方向D3大体上正交的水平方向(例如方向水平D1、水平方向D2以及其他与垂直方向D3正交的方向)可大体上与基底10的上表面10T和/或底表面10B平行，但并不以此为限。在本文中所述在垂直方向D3上相对较高的位置和/或部件与基底10的底表面10B之间在方向D1上的距离可大于在垂直方向D3上相对较低的位置和/或部件与基底10的底表面10B之间在垂直方向D3上的距离，各部件的下部或底部可比此部件的上部或顶部在垂直方向D3上更接近基底10的底表面10B，在某个部件之上的另一部件可被视为在垂直方向D3上相对较远离基底10的底表面10B，而在某个部件之下的另一部件可被视为在垂直方向D3上相对较接近基底10的底表面10B。此外，在本文中所述的某个部件的上表面可包括此部件在垂直方向D3上的最上(topmost)表面，而某个部件的底表面可包括此部件在垂直方向D3上的最底(bottommost)表面，但并不以此为限。此外，在本文中所述特定部件在某方向上设置在另外两个物件之间的状况可包括但并不限于此部件在此方向上被夹设在此两个物件之间的状况。
如图10与图11所示，在一些实施例中，存储器装置101可还包括设置在基底10上的位线结构BL，且位线结构BL可通过位线接触结构42C而与有源区AA电连接，例如与有源区AA中的掺杂区(例如源极/漏极掺杂区，未绘示)电连接，但并不以此为限。在一些实施例中，位线结构BL可包括图案化导电层42P、图案化阻障层43P、图案化导电层44P与图案化遮罩层45P，位线接触结构42C与图案化导电层42P可包括金属导电材料或非金属导电材料，例如多晶硅、非晶硅或其他含硅的非金属导电材料，图案化阻障层43P可包括钛、氮化钛、氮化钨或其他适合的导电阻障材料，图案化导电层44P可包括铝、钨、铜、钛铝合金或其他适合的低电阻金属导电材料，而图案化遮罩层45P可包括氮化硅、氧化硅或其他适合的绝缘材料。在一些实施例中，位线接触结构42C与图案化导电层42P可具有相同的材料组成而彼此直接相连，但并不以此为限。此外，存储器装置101可还包括设置在位线结构BL上的间隔件52以及设置在位线结构BL与基底10之间的遮罩层。间隔件52可包括单层或多层堆叠的绝缘材料，例如氧化物绝缘材料、氮化物绝缘材料、氮氧化物绝缘材料或其他适合的绝缘材料，而遮罩层可包括多层的遮罩材料，例如遮罩层22、遮罩层24以及遮罩层26，遮罩层22、遮罩层24以及遮罩层26可在垂直方向D3上堆栈设置在位线结构BL与基底10之间，且遮罩层22、遮罩层24以及遮罩层26可包括氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。
在一些实施例中，位线接触孔CH的第一部分P1可在垂直方向D3上贯穿遮罩层26、遮罩层24以及遮罩层22而部分位于字线结构WL的盖层20中，故位线接触孔CH的第一部分P1的下表面BS1可在垂直方向D3上低于字线结构WL的上表面。此外，在一些实施例中，位线接触孔CH的第二部分P2的下表面BS2在垂直方向D3上低于第一部分P1的下表面BS1，第三部分P3的下表面BS3在垂直方向D3上低于第二部分P2的下表面BS2，第二部分P2的宽度(例如宽度W2)可小于第一部分P1的宽度(例如宽度W1)，而第三部分P3的宽度(例如宽度W3)可小于第一部分P1的宽度和/或第二部分P2的宽度。上述的宽度可被视为在水平方向(例如水平方向D1、水平方向D2以及其他与垂直方向D3正交的水平方向)上的长度，而位线接触孔CH的第一部分P1、第二部分P2以及第三部分P3可被视为在垂直方向D3上由上至下逐渐缩小的三个部分。因此，位线接触孔CH的第一部分P1、第二部分P2以及第三部分P3可在位线接触孔CH的内壁上具有阶梯状结构，但并不以此为限。在一些实施例中，位线接触孔CH的第二部分P2与第三部分P3在水平方向D1上的长度可小于相邻的两个字线结构WL之间在水平方向D1上的距离，故基底10的一部分可在水平方向D1上被夹设在位线接触结构42C与字线结构WL之间。换句话说，基底10的一部分可在水平方向D1上被夹设在位线接触孔CH的第二部分P2与字线结构WL之间，且基底10的另一部分可在水平方向D1上被夹设在位线接触孔CH的第三部分P3与字线结构WL之间。此外，位线接触结构42C的下表面(例如位线接触孔CH的第三部分P3的下表面BS3)可在垂直方向D3上高于字线结构WL的导电层18的上表面18T，但并不以此为限。在一些实施例中，也可视设计需要使位线接触结构42C的下表面在垂直方向D3上低于字线结构WL的导电层18的上表面18T。
在一些实施例中，存储器装置101可还包括第二间隔件(例如间隔件34)设置在位线接触孔CH中且围绕位线接触结构42C，间隔件34可部分设置在间隔件32上且至少部分设置在位线接触孔CH的第二部分P2中，且间隔件34的下表面(例如下表面BS2)可在垂直方向上高于位线接触孔CH的第三部分P3的下表面BS3。在一些实施例中，间隔件32可设置在位线接触孔CH的第一部分P1中而没有设置在位线接触孔CH的第二部分P2与第三部分P3中，而间隔件34可部分设置在位线接触孔CH的第一部分P1中(例如设置在间隔件32上)且部分设置在位线接触孔CH的第二部分P2中而没有设置在位线接触孔CH的第三部分P3中，但并不以此为限。间隔件32与间隔件34可分别包括单层或多层堆叠的绝缘材料，例如氧化物绝缘材料、氮化物绝缘材料、氮氧化物绝缘材料或其他适合的绝缘材料，而间隔件34的材料组成可视设计需要而与间隔件32的材料组成相同或不同。
请参阅图1到图11。图1到图11为本发明第一实施例的存储器装置的制造方法示意图，其中图1与图2为不同方向上的剖视示意图，图3为图1之后的状况示意图，图4为图2之后的状况示意图，图5为图3之后的状况示意图，图6为图5之后的状况示意图，图7为图6之后的状况示意图，图8为图7之后的状况示意图，图9为图8的状况在另一方向上的剖视示意图，图10为图8之后的状况示意图，图11为图9之后的状况示意图。如图10与图11所示，本实施例的制造方法可包括下列步骤。提供基底10，并在基底10中形成位线接触孔CH的第一部分P1。在位线接触孔CH的第一部分P1中形成第一间隔件(例如间隔件32)，并在间隔件32形成之后，在基底10中形成位线接触孔CH的第二部分P2。第二部分P2位于第一部分P1之下且与第一部分P1相连。在位线接触孔CH的第二部分P2形成之后，在基底10中形成位线接触孔CH的第三部分P3。第三部分P3位于第二部分P2之下且与第二部分P2相连。在位线接触孔CH中形成位线接触结构42C，位线接触结构42C形成在位线接触孔CH的第一部分P1、第二部分P2以及第三部分P3中，且间隔件32围绕位线接触结构42C。
进一步说明，本实施例的制造方法可包括但并不限于下列步骤。如图1与图2所示，在形成位线接触孔CH的第一部分P1之前，可在基底10中形成上述的隔离结构12与字线结构WL，并在基底10上形成遮罩层22、遮罩层24以及遮罩层26。然后，可利用移除工艺(例如但并不限于光刻工艺)将遮罩层26的一部分、遮罩层24的一部分、遮罩层22的一部分、隔离结构12的一部分、字线结构WL的一部分(例如盖层20的一部分和栅极介电层22的一部分)以及基底10的一部分移除而形成位线接触孔CH的第一部分P1。位线接触孔CH的第一部分P1可在垂直方向D3上与字线结构WL部分重叠，第一部分P1的下表面BS1可在垂直方向D3上低于基底10的上表面10T且高于导电层18的上表面18T，而第一部分P1的宽度W1可大于相邻的两个字线结构WL之间在水平方向D1上的距离。然后，如图3与图4所示，可在位线接触孔CH的第一部分P1中形成间隔件32，间隔件32可形成在第一部分P1的内侧壁上，且间隔件32可被视为形成在遮罩层22、遮罩层24以及遮罩层26的侧壁上。在一些实施例中，可通过在遮罩层26上以及在第一部分P1中共形地(conformally)形成间隔件材料层，并对此间隔件材料层进行回蚀刻(etching back)工艺，用以将形成在遮罩层26上的间隔件材料层移除且将形成在第一部分P1中的间隔件材料层部分移除而形成间隔件32，但并不以此为限。在本发明中还可视设计需要以其他适合的方法形成间隔件32。
如图3与图5所示，在形成间隔件32之后，以间隔件32为遮罩对至少一部分的基底10进行第一移除工艺91，用以移除基底10的一部分而在基底10中形成位线接触孔CH的第二部分P2。受到间隔件32的影响，第二部分P2的宽度W2可小于第一部分P1的宽度W1。在一些实施例中，第一移除工艺91可包括蚀刻工艺或其他适合的移除方法，间隔件32与遮罩层26可被视为在此蚀刻工艺中的蚀刻遮罩，而位线接触孔CH的第二部分P2可因此以自对准(self-aligned)的方式形成，但并不以此为限。如图5与图6所示，在第二部分P2形成之后，可形成第二间隔件(例如间隔件34)，间隔件34可部分形成在位线接触孔CH的第一部分P1中(例如形成在间隔件32上)且部分形成在位线接触孔CH的第二部分P2中。在一些实施例中，可通过在遮罩层26上、间隔件32上以及在位线接触孔CH的第一部分P1与第二部分P2中共形地形成间隔件材料层，并对此间隔件材料层进行回蚀刻工艺，用以将形成在遮罩层26上的间隔件材料层移除且将形成在第一部分P1和/或第二部分P2中的间隔件材料层部分移除而形成间隔件34，但并不以此为限。在本发明中还可视设计需要以其他适合的方法形成间隔件34。
如图6和图7所示，在形成间隔件34之后，以间隔件34为遮罩对至少一部分的基底10进行第二移除工艺92，用以移除基底10的一部分而在基底10中形成位线接触孔CH的第三部分P3。受到间隔件34的影响，第三部分P3的宽度W3可小于第二部分P2的宽度W2。在一些实施例中，第二移除工艺92可包括蚀刻工艺或其他适合的移除方法，间隔件34、间隔件32和/或遮罩层26可被视为在此蚀刻工艺中的蚀刻遮罩，而位线接触孔CH的第三部分P3可因此以自对准的方式形成，但并不以此为限。值得说明的是，形成位线接触孔CH的第二部分P2与第三部分P3的方法可包括但并不限于上述图3到图7所示的步骤，而本发明的位线接触孔CH的第二部分P2与第三部分P3还可视设计需要而用其他适合的方法形成。如图8与图9所示，在位线接触孔CH的第三部分P3形成之后，可依序形成导电材料42、阻障材料43、导电材料44、遮罩材料45以及遮罩图案层46，且导电材料42可填入位线接触孔CH的第一部分P1、第二部分以及第三部分P3中。然后，如图8到图11所示，可用遮罩图案层46为遮罩进行图案化工艺95，用以形成上述的位线结构BL以及位线接触结构42C。换句话说，位线结构BL与位线接触结构42C是在上述图9中所示的第二移除工艺92之后形成，在位线接触孔CH中的导电材料42可在图案化工艺95之后成为位线接触结构42C，位于位线接触孔CH之外的导电材料42可被图案化工艺95图案化而成为图案化导电层42P，阻障材料43可被图案化工艺95图案化而成为图案化阻障层43P，导电材料44可被图案化工艺95图案化而成为图案化导电层44P，而遮罩材料45可被图案化工艺95图案化而成为图案化遮罩层45P。在图案化工艺95之后，可在位线结构BL上形成间隔件52。
由于位线接触孔CH的第二部分P2与第三部分P3可利用上述的制造方法远离字线结构WL，故即使在形成位线结构BL与位线接触结构42C时发生对准偏移(例如上述的遮罩图案层46位置偏移)或工艺变异(例如上述图案化工艺95发生过蚀刻)也不会造成位线接触结构42C与字线结构WL连接，故可达到改善产品合格率的效果。此外，由于位线接触孔CH的第二部分P2与第三部分P3可利用自对准方式形成，故可不被光刻工艺的分辨率(resolution)限制而可形成尺寸相对较小的第二部分P2与第三部分P3。
下文将针对本发明的不同实施例进行说明，且为简化说明，以下说明主要针对各实施例不同的部分进行详述，而不再对相同的部分作重复赘述。此外，本发明的各实施例中相同的部件是用相同的标号进行标示，用以方便在各实施例间互相对照。
请参阅图12到图14，并请一并参阅图7。图12到图14为本发明第二实施例的存储器装置102的制造方法示意图，其中图13为图12之后的状况示意图，图14为图13的状况在另一方向上的剖视示意图。在一些实施例中，图12可被视为图7之后的状况示意图，但并不以此为限。如图7与图12所示，在本实施例的制造方法中，可在位线接触孔CH的第三部分P3形成之后将间隔件34移除而暴露出第二部分P2的下表面BS2与第三部分的下表面BS3。然后，如图12到图14所示，在位线接触孔CH中形成位线接触结构42C，并形成上述的位线结构BL以及间隔件52。换句话说，间隔件34可在形成位线接触结构42C之前被移除。在存储器装置102中，位线接触结构42C可接触第二部分P2的下表面BS2与第三部分P3的下表面BS3，故位线接触结构42C可具有阶梯状结构，例如在位线接触结构42C的下部的侧壁处具有阶梯状结构。
请参阅图15到图18，并请一并参阅图7。图15到图18为本发明第三实施例的存储器装置103的制造方法示意图，其中图16为图15之后的状况示意图，图17为图16之后的状况示意图，图18为图17的状况在另一方向上的剖视示意图。在一些实施例中，图15可被视为图7之后的状况示意图，但并不以此为限。如图16到图18所示，本实施例的制造方法可包括在形成位线接触结构42C之前，在基底10中形成位线接触孔CH的第四部分P4，第四部分P4位于第三部分P3之下且与第三部分P3相连，且位线接触结构42C还形成在位线接触孔CH的第四部分P4中。形成位线接触孔CH的第四部分P4的方法可包括但并不限于下列步骤。如图7与图15所示，可在位线接触孔CH的第三部分P3形成之后，形成第三间隔件(例如间隔件36)，间隔件36可部分形成在间隔件34上且部分形成在位线接触孔CH的第三部分P3中。在一些实施例中，可通过在遮罩层26上、间隔件34上以及在位线接触孔CH中共形地形成间隔件材料层，并对此间隔件材料层进行回蚀刻工艺，用以将形成在遮罩层26上的间隔件材料层移除且将形成在位线接触孔CH中的间隔件材料层部分移除而形成间隔件36，但并不以此为限。在本发明中还可视设计需要以其他适合的方法形成间隔件36。间隔件36可包括单层或多层堆叠的绝缘材料，例如氧化物绝缘材料、氮化物绝缘材料、氮氧化物绝缘材料或其他适合的绝缘材料，而间隔件36的材料组成可视设计需要而与间隔件34的材料组成相同或不同。
如图15与图16所示，以间隔件36为遮罩对至少一部分基底10进行第三移除工艺93，用以将基底10的一部分移除而在基底10中形成位线接触孔CH的第四部分P4。受到间隔件36的影响，第四部分P4的宽度W4小于第三部分P3的宽度W3。在一些实施例中，第三移除工艺93可包括蚀刻工艺或其他适合的移除方法，间隔件36、间隔件34、间隔件32和/或遮罩层26可被视为在此蚀刻工艺中的蚀刻遮罩，而位线接触孔CH的第四部分P4可因此以自对准的方式形成，但并不以此为限。如图16到图18所示，在位线接触孔CH的第四部分P4形成之后，可在位线接触孔CH中形成位线接触结构42C，并形成上述的位线结构BL以及间隔件52。因此，在存储器装置103中，位线接触孔CH可还包括位于第三部分P3之下且与第三部分P3相连的第四部分P4，且位线接触结构42C还设置在位线接触孔CH的第四部分P4中。第四部分P4的宽度W4可小于第一部分P1的宽度W1和/或第二部分P2的宽度W2和/或第三部分P3的宽度W3，而位线接触孔CH的第一部分P1、第二部分P2、第三部分P3以及第四部分P4可在位线接触孔CH的内壁上具有阶梯状结构。此外，存储器装置103可还包括设置在位线接触孔CH中且围绕位线接触结构42C的第三间隔件(例如间隔件36)，间隔件36部分设置在间隔件32与间隔件34上且至少部分设置在位线接触孔CH的第三部分P3中，且间隔件36的下表面(例如下表面BS3)可在垂直方向D3上高于第四部分P4的下表面BS4。间隔件36可设置在位线接触孔CH的第一部分P1、第二部分P2以及第三部分P3中而没有设置在位线接触孔CH的第四部分P4中，但并不以此为限。
请参阅图19到图24。图19到图24为本发明第四实施例的存储器装置104的制造方法示意图，其中图20为图19之后的状况示意图，图21为图20之后的状况示意图，图22为图21之后的状况示意图，图23为图22之后的状况示意图，图24为图23的状况在另一方向上的剖视示意图。如图19与图20所示，在位线接触孔CH的第三部分P3形成之后，可将间隔件34移除。然后，如图20与图21所示，在间隔件34被移除之后，可形成第四间隔件(例如间隔件38)，间隔件38可部分形成在间隔件32上且部分形成在位线接触孔CH的第二部分P2与第三部分P3中。在一些实施例中，可通过在遮罩层26上、间隔件32上以及在位线接触孔CH中共形地形成间隔件材料层，并对此间隔件材料层进行回蚀刻工艺，用以将形成在遮罩层26上的间隔件材料层移除且将形成在位线接触孔CH中的间隔件材料层部分移除而形成间隔件38，但并不以此为限。在本发明中还可视设计需要以其他适合的方法形成间隔件38。间隔件38可包括单层或多层堆叠的绝缘材料，例如氧化物绝缘材料、氮化物绝缘材料、氮氧化物绝缘材料或其他适合的绝缘材料，而间隔件38的材料组成可视设计需要而与间隔件32的材料组成相同或不同。
如图21与图22所示，以间隔件38为遮罩对至少一部分基底10进行第四移除工艺94，用以将基底10的一部分移除而在基底10中形成位线接触孔CH的第四部分P4。受到间隔件38的影响，第四部分P4的宽度W4小于第三部分P3的宽度W3。在一些实施例中，第四移除工艺94可包括蚀刻工艺或其他适合的移除方法，间隔件38、间隔件32和/或遮罩层26可被视为在此蚀刻工艺中的蚀刻遮罩，而位线接触孔CH的第四部分P4可因此以自对准的方式形成，但并不以此为限。如图22到图24所示，在位线接触孔CH的第四部分P4形成之后，可在位线接触孔CH中形成位线接触结构42C，并形成上述的位线结构BL以及间隔件52。因此，存储器装置104可还包括设置在位线接触孔CH中且围绕位线接触结构42C的间隔件38，间隔件38可设置在位线接触孔CH的第二部分P2与第三部分P3中且接触第二部分P2的下表面BS2与第三部分P3的下表面BS3。间隔件38的下表面可在垂直方向D3上高于第四部分P4的下表面BS4，且间隔件38没有设置在位线接触孔CH的第四部分P4中，但并不以此为限。
请参阅图25到图27，并请一并参阅图16。图25到图27为本发明第五实施例的存储器装置105的制造方法示意图，其中图26为图25之后的状况示意图，图27为图26的状况在另一方向上的剖视示意图。在一些实施例中，图25可被视为图16之后的状况示意图，但并不以此为限。如图16与图25所示，在形成位线接触孔CH的第四部分P4之后，可将间隔件34与间隔件36移除。然后，如图26与图27所示，可在位线接触孔CH中形成位线接触结构42C，并形成上述的位线结构BL以及间隔件52。换句话说，间隔件34与间隔件36可在形成位线接触结构42C之前被移除。在存储器装置105中，位线接触结构42C可接触第二部分P2的下表面BS2、第三部分P3的下表面BS3以及第四部分P4的下表面BS4，故位线接触结构42C可具有阶梯状结构，例如在位线接触结构42C的下部的侧壁处具有阶梯状结构。
综上所述，在本发明的存储器装置以及其制造方法中，间隔件可设置在位线接触孔的第一部分中而围绕位线接触结构，位线接触孔中位于第一部分之下的其他的部分可利用本发明的制造方法远离字线结构，从而改善在形成位线结构与位线接触结构时发生的对准偏移或工艺变异造成的影响，从而提高产品合格率。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种存储器装置，其中，包括：
基底；
位线接触孔，至少部分设置在该基底中，其中该位线接触孔包括：
第一部分；
第二部分，位于该第一部分之下且与该第一部分相连；以及
第三部分，位于该第二部分之下且与该第二部分相连；
位线接触结构，设置在该位线接触孔的该第一部分、该第二部分以及该第三部分中；以及
第一间隔件，设置在该位线接触孔的该第一部分中且围绕该位线接触结构。
2.如权利要求1所述的存储器装置，其中，该第二部分的宽度小于该第一部分的宽度。
3.如权利要求1所述的存储器装置，其中，该第三部分的宽度小于该第一部分的宽度和/或该第二部分的宽度。
4.如权利要求1所述的存储器装置，其中，还包括：
字线结构，设置在该基底中，其中该基底的一部分在水平方向上被夹设在该位线接触结构与该字线结构之间。
5.如权利要求1所述的存储器装置，其中，该位线接触孔的该第一部分、该第二部分以及该第三部分在该位线接触孔的内壁上具有阶梯状结构。
6.如权利要求1所述的存储器装置，其中，还包括：
第二间隔件，设置在该位线接触孔中且围绕该位线接触结构，其中该第二间隔件部分设置在该第一间隔件上且至少部分设置在该位线接触孔的该第二部分中，且该第二间隔件的下表面高于该第三部分的下表面。
7.如权利要求1所述的存储器装置，其中，该位线接触孔还包括：
第四部分，位于该第三部分之下且与该第三部分相连，且该位线接触结构还设置在该位线接触孔的该第四部分中。
8.如权利要求7所述的存储器装置，其中，该第四部分的宽度小于该第一部分的宽度和/或该第二部分的宽度和/或该第三部分的宽度，且该位线接触孔的该第一部分、该第二部分、该第三部分以及该第四部分在该位线接触孔的内壁上具有阶梯状结构。
9.如权利要求7所述的存储器装置，其中，还包括：
第三间隔件，设置在该位线接触孔中且围绕该位线接触结构，其中第三间隔件部分设置在该第一间隔件上且至少部分设置在该位线接触孔的该第三部分中，且该第三间隔件的下表面高于该第四部分的下表面。
10.如权利要求1所述的存储器装置，其中，该位线接触结构具有阶梯状结构。
11.一种存储器装置的制造方法，其中，包括：
提供基底；
在该基底中形成位线接触孔的第一部分；
在该位线接触孔的该第一部分中形成第一间隔件；
在该第一间隔件形成之后，在该基底中形成该位线接触孔的第二部分，其中该第二部分位于该第一部分之下且与该第一部分相连；
在该位线接触孔的该第二部分形成之后，在该基底中形成该位线接触孔的第三部分，其中该第三部分位于该第二部分之下且与该第二部分相连；以及
在该位线接触孔中形成位线接触结构，其中该位线接触结构形成在该位线接触孔的该第一部分、该第二部分以及该第三部分中，且该第一间隔件围绕该位线接触结构。
12.如权利要求11所述的存储器装置的制造方法，其中，形成该位线接触孔的该第二部分的方法包括：
以该第一间隔件为遮罩对至少一部分该基底进行第一移除工艺，用以将该基底的一部分移除而在该基底中形成该位线接触孔的该第二部分，其中该第二部分的宽度小于该第一部分的宽度。
13.如权利要求11所述的存储器装置的制造方法，其中，形成该位线接触孔的该第三部分的方法包括：
在该位线接触孔的该第二部分形成之后，形成第二间隔件，其中该第二间隔件部分形成在该第一间隔件上且部分形成在该位线接触孔的该第二部分中；以及
以该第二间隔件为遮罩对至少一部分该基底进行第二移除工艺，用以将该基底的一部分移除而在该基底中形成该位线接触孔的该第三部分，其中该第三部分的宽度小于该第二部分的宽度。
14.如权利要求13所述的存储器装置的制造方法，其中，该位线接触结构是在该第二移除工艺之后形成，且该第二间隔件围绕该位线接触结构。
15.如权利要求13所述的存储器装置的制造方法，其中，还包括：
在形成该位线接触结构之前，将该第二间隔件移除。
16.如权利要求13所述的存储器装置的制造方法，其中，还包括：
在形成该位线接触结构之前，在该基底中形成该位线接触孔的第四部分，其中该第四部分位于该第三部分之下且与该第三部分相连，且该位线接触结构还形成在该位线接触孔的该第四部分中。
17.如权利要求16所述的存储器装置的制造方法，其中，形成该位线接触孔的该第四部分的方法包括：
在该位线接触孔的该第三部分形成之后，形成第三间隔件，其中该第三间隔件部分形成在该第二间隔件上且部分形成在该位线接触孔的该第三部分中；以及
以该第三间隔件为遮罩对至少一部分该基底进行第三移除工艺，用以将该基底的一部分移除而在该基底中形成该位线接触孔的该第四部分，其中该第四部分的宽度小于该第三部分的宽度。
18.如权利要求17所述的存储器装置的制造方法，其中，还包括：
在形成该位线接触结构之前，将该第二间隔件与该第三间隔件移除。
19.如权利要求16所述的存储器装置的制造方法，其中，形成该位线接触孔的该第四部分的方法包括：
在该位线接触孔的该第三部分形成之后，将该第二间隔件移除；
在该第二间隔件被移除之后，形成第四间隔件，其中该第四间隔件部分形成在该第一间隔件上且部分形成在该位线接触孔的该第二部分与该第三部分中；以及
以该第四间隔件为遮罩对至少一部分该基底进行第四移除工艺，用以将该基底的一部分移除而在该基底中形成该位线接触孔的该第四部分，其中该第四部分的宽度小于该第三部分的宽度。
20.如权利要求11所述的存储器装置的制造方法，其中，还包括：
在形成该位线接触孔的该第一部分之前，在该基底中形成字线结构，其中该位线接触孔的该第一部分在垂直方向上与该字线结构部分重叠，且该基底的一部分在水平方向上被夹设在该位线接触结构与该字线结构之间。
CN202311170624.3A 2023-09-12 2023-09-12 存储器装置以及其制造方法 Pending CN117135920A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311170624.3A CN117135920A (zh) 2023-09-12 2023-09-12 存储器装置以及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311170624.3A CN117135920A (zh) 2023-09-12 2023-09-12 存储器装置以及其制造方法

Publications (1)

Publication Number Publication Date
CN117135920A true CN117135920A (zh) 2023-11-28

Family

ID=88856300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311170624.3A Pending CN117135920A (zh) 2023-09-12 2023-09-12 存储器装置以及其制造方法

Country Status (1)

Country Link
CN (1) CN117135920A (zh)

Similar Documents

Publication Publication Date Title
US9548300B2 (en) Semiconductor device including capacitor and method for manufacturing the same
KR20210116824A (ko) 반도체 메모리 장치 및 이의 제조 방법
KR102609519B1 (ko) 반도체 소자
US8120103B2 (en) Semiconductor device with vertical gate and method for fabricating the same
TWI771104B (zh) 具有埋入電源線與埋入訊號線的半導體結構及其製備方法
TWI798757B (zh) 具有垂直閘極電晶體的半導體結構及其製備方法
US10446556B2 (en) Method for preparing a semiconductor memory structure
US11963344B2 (en) Integrated circuit device and manufacturing method thereof
US10546862B1 (en) Integrated assemblies having spacers of low permittivity along digit-lines, and methods of forming integrated assemblies
KR20230092175A (ko) 반도체 소자
US11177215B2 (en) Integrated circuit device
US11908797B2 (en) Integrated circuit device having a bit line and a main insulating spacer with an extended portion
CN117135920A (zh) 存储器装置以及其制造方法
CN221829377U (zh) 半导体装置
CN219644493U (zh) 存储器装置
US20230422481A1 (en) Semiconductor device and method of fabricating the same
US20240298436A1 (en) Memory device and manufacturing method thereof
US20240130116A1 (en) Semiconductor device
US11825644B2 (en) Semiconductor memory device
US20220406786A1 (en) Semiconductor devices having dummy gate structures
US20230320080A1 (en) Semiconductor memory device
CN117279372A (zh) 半导体装置以及其制造方法
CN116568029A (zh) 半导体装置以及其制造方法
CN118019330A (zh) 半导体装置以及其制造方法
US20240064969A1 (en) Semiconductor structure and method for fabricating same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination