TWI821392B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI821392B
TWI821392B TW108132731A TW108132731A TWI821392B TW I821392 B TWI821392 B TW I821392B TW 108132731 A TW108132731 A TW 108132731A TW 108132731 A TW108132731 A TW 108132731A TW I821392 B TWI821392 B TW I821392B
Authority
TW
Taiwan
Prior art keywords
source
drain
strip
electrode
recess
Prior art date
Application number
TW108132731A
Other languages
English (en)
Other versions
TW202040823A (zh
Inventor
秋山千帆子
Original Assignee
日商住友電工器件創新股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商住友電工器件創新股份有限公司 filed Critical 日商住友電工器件創新股份有限公司
Publication of TW202040823A publication Critical patent/TW202040823A/zh
Application granted granted Critical
Publication of TWI821392B publication Critical patent/TWI821392B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

本發明係關於一種半導體裝置，其包括：一基板；一作用區及圍繞該作用區之一非作用區；在該作用區上之一閘極電極、一汲極電極及一源極電極；包括一汲極指及一汲極條之一汲極互連件；以及包括一源極指及一源極條之一源極互連件。該源極條在一第一方向上與該汲極條相對且該作用區位於該源極條與該汲極條之間。該源極電極包括在該第一方向上面向該汲極條之一第一側及在該第一側之一中間之一第一凹部。在該第一方向上的該第一凹部之一第一深度等於或大於在該第一方向上的該汲極條與該第一側之間的一第一間隔。

Description

半導體裝置
本發明係關於一種半導體裝置。
作為半導體裝置，例如可提及日本未審查專利公開第2001-284367號中所描述之高頻場效電晶體(FET)。日本未審查專利公開第2001-284367號中之FET包括源極歐姆電極及汲極歐姆電極。源極歐姆電極經由源極指連接至源極提取電極。汲極歐姆電極經由汲極指連接至汲極提取電極。源極指之尖端相對於源極歐姆電極縮回，並且汲極指之尖端相對於汲極歐姆電極縮回。為了改良如日本未審查專利公開第2001-284367號中所揭示之FET之高頻特性，有效的係抑制局部發熱並減小寄生電容。
根據本發明之一個實施例，提供一種半導體裝置，其包括：一基板；一作用區及圍繞該作用區之一非作用區，該作用區及該非作用區位於該基板上；在該作用區上之一閘極電極、一汲極電極及一源極電極，該閘極電極、該汲極電極及該源極電極在一第一方向上延伸；一汲極互連件，其包括具有沿著該汲極電極之一平面形狀之一圖案之一汲極指，及在該非作用區上之一汲極條，該汲極條在與該第一方向相交之一第二方 向上延伸並連接至該汲極指；以及一源極互連件，其包括具有沿著該源極電極之一平面形狀之一圖案之一源極指，及在該非作用區上之一源極條，該源極條在該第二方向上延伸並連接至該源極指。該源極條在該第一方向上與該汲極條相對且該作用區位於該源極條與該汲極條之間，該源極電極包括在該第一方向上面向該汲極條之一第一側及在該第一側之一中間之一第一凹部，並且該第一凹部之一第一深度等於或大於該汲極條與該第一側之間的一第一間隔。
1:電晶體
1A:電晶體
2:作用區
2A:作用區
2a:側
2b:側
3:閘極電極
4:汲極電極
5:源極電極
5a:側
5b:側
5c:凹部
5d:凹部
6:非作用區
7:閘極佈線
8:汲極佈線
9:源極佈線
11:閘極條
12:閘極焊墊
21:汲極指
22:汲極條
31:源極指
31a:側
31b:凹部
31c:開口
32:源極條
33:源極焊墊
41:凹部
51:凹部
100:場效電晶體(FET)
101:基板
102:半導體堆疊
103:緩衝層
104:通道層
105:障壁層
106:頂蓋層
106a:表面
111:第一SiN膜
111a:閘極開口
111b:汲極開口
111c:源極開口
112:第二SiN膜
112a:開口
112b:開口
112c:開口
113:絕緣膜
113a:開口
113b:開口
113c:開口
121:抗蝕劑
121a:開口
131:晶種層
141:抗蝕劑
141a:開口
151:電鍍層
200:電晶體
209:源極佈線
231:源極指
231a:側
232:源極條
C:寄生電容
D1:第一方向
D2:第二方向
d1:長度
d2:長度
d3:長度
d4:長度
d5:深度
d6:深度
Lgg:相鄰閘極電極之間的間隔
S1:間隔
S2:間隔
S3:間隔
S4:間隔
W1:長度
W2:長度
自參考圖式對本發明之較佳實施例之以下詳細描述，將更好地理解前述及其他目的、態樣及優點，圖式中：圖1係繪示根據實施例之半導體裝置之實例的示意性平面圖；圖2係沿著圖1之線II-II截取的橫截面圖；圖3A至圖3C係繪示根據實施例之製造電晶體之方法的圖解；圖4A至圖4C係繪示根據實施例之製造電晶體之方法的圖解；圖5係用於闡釋根據實施例之製造電晶體之方法的視圖，並且係當形成閘極電極時的示意性平面圖；圖6係用於闡釋根據實施例之製造電晶體之方法的視圖，並且係當將各開口形成於絕緣膜中時的示意性平面圖；圖7係用於闡釋根據實施例之製造電晶體之方法的視圖，並且係沿著圖6中之線VII-VII截取的橫截面圖； 圖8A及圖8B係用於闡釋根據實施例之製造電晶體之方法的視圖，並且係製造源極指之鄰近區之方法的放大視圖；圖9A及圖9B係用於闡釋根據實施例之製造電晶體之方法的視圖，並且係製造源極指之鄰近區之方法的放大視圖；圖10係繪示先前技術中之電晶體的示意性平面圖；以及圖11係根據修改實例之電晶體的示意性平面圖。
[本發明要解決之問題]
日本未審查專利公開第2001-284367號之FET之電阻值由於源極指及汲極指縮回而趨於上升。由於電阻值之增加，在FET中趨於發生局部發熱。為了減少局部發熱，可想到使源極指之尖端與源極歐姆電極對準並使汲極指之尖端與汲極歐姆電極對準。在此種情況下，例如，汲極指與源極提取電極之間的寄生電容會增加。
本發明之實施例係一種半導體裝置，其包括：作用區及圍繞作用區之外部區；在作用區上沿著第一方向延伸之閘極電極、汲極電極及源極電極；汲極佈線，其包括具有與汲極電極之平面形狀對應之形狀之汲極指，及在外部區中在與第一方向正交之第二方向上延伸並連接至汲極指之汲極條；以及源極佈線，其包括具有與源極電極之平面形狀對應之形狀之源極指，及在外部區中沿著第二方向延伸並連接至源極指之源極條，其中源極條橫越作用區位於汲極條之相對側，並且其中在源極電極及源極指中之每一者中，第一凹部設置於面向汲極條之第一側之中心部分處，並凹陷至等於或大於第一側之兩個側部分與汲極條之間的間隔的深度。源極條橫越作用區位於汲極條之相對側，源極電極及源極指中之每一者包括設 置於其面向汲極條之第一側之中間部分處的第一凹部，並且第一凹部凹陷至等於或大於第一側與汲極條之間的間隔的深度。
[本發明之效果]
根據本發明之一個態樣，可提供一種能夠抑制局部發熱及寄生電容增加之半導體裝置。
[本發明之實施例之描述]
下文將參考圖式描述根據本發明之實施例之半導體裝置之特定實例。此外，應理解，本發明並不限於此等實例，而是由申請專利範圍之範疇限定，並包括在與申請專利範圍等效之含義及範疇內的所有修改。在以下描述中，在圖式之描述中，相同元件由相同附圖標記表示，並且省略冗餘的闡釋。
圖1係繪示根據本實施例之半導體裝置之實例的示意性平面圖。為圖1中所繪示之半導體裝置的電晶體1係包括彼此並聯連接之複數個電晶體的多指電晶體，並用作例如功率裝置。電晶體1設置於作用區2中，並包括複數個閘極電極3、複數個汲極電極4及複數個源極電極5。作用區2係在平面圖中由非作用區(外部區)6圍繞之半導體區。作用區2及非作用區6中之每一者設置於稍後描述之基板101上。
複數個閘極電極3係在作用區2上沿著一個方向延伸之導體。在下文中，閘極電極3延伸之方向被稱為第一方向D1，並且在平面圖中與第一方向D1正交之方向被稱為第二方向D2。每一閘極電極3之一部分不僅在作用區2上延伸，而且在非作用區6上延伸。該等部分經由閘極佈線7相互連接。閘極佈線7具有在第二方向D2上延伸之閘極條11及連接至閘極條11之閘極焊墊12。閘極條11位於非作用區6上。閘極焊墊12經由閘極 條11位於閘極電極3之相對側。閘極電極3及閘極佈線7被同時形成。
類似於閘極電極3，複數個汲極電極4係在作用區2上沿著第一方向D1延伸之導體。沿著第一方向D1的汲極電極4之長度d1為例如350μm。長度d1與沿著第一方向D1的作用區2之長度實質上相同。沿著第二方向D2的汲極電極4之長度d2為例如20μm或更大及40μm或更小。在第二方向D2上的包夾汲極電極4之兩個閘極電極3之間的間隔為例如25μm或更大及45μm或更小。稍後描述構成汲極電極4之材料或其類似者。
汲極佈線(汲極互連件)8位於每一汲極電極4上。汲極佈線8係連接至汲極電極4之導體，並包括具有與汲極電極4之平面形狀對應之形狀之汲極指21，及連接至汲極指21之汲極條22。汲極指21之一部分不僅在作用區2上延伸，而且在非作用區6上延伸。因此，汲極指21包括位於作用區2上並具有與汲極電極4之平面形狀對應之形狀之區，及位於非作用區6上之區。汲極指21通過覆蓋汲極電極4之第二SiN膜112之開口112b及絕緣膜113之開口113a(參見稍後描述之圖2)連接至汲極電極4。汲極條22係用於連接汲極指21之導體，並沿著第二方向D2在非作用區6上延伸。汲極條22連接至汲極指21中位於非作用區6上之區。汲極指21及汲極條22被同時形成。
類似於閘極電極3及汲極電極4，複數個源極電極5係在作用區2上沿著第一方向延伸之導體。沿著第一方向D1的源極電極5之長度d3為例如350μm。沿著第二方向D2的源極電極5之長度d4為例如25μm或更大及80μm或更小。閘極電極3、源極電極5、閘極電極3及汲極電極4以此次序在第二方向D2上設置於作用區2上。稍後描述構成源極電極5之材料或其類似者。
源極佈線(源極互連件)9位於每一源極電極5上。源極佈線9係連接至源極電極5之導體，並具有：源極指31，其具有與源極電極5之平面形狀對應之形狀；源極條32，其連接至源極指31；以及源極焊墊33，其連接至源極條32。源極指31之一部分不僅在作用區2上延伸，而且在非作用區6上延伸。因此，源極指31包括位於作用區2上並具有與源極電極5之平面形狀對應之形狀之區，及位於非作用區6上之區。源極指31通過覆蓋源極電極5之第二SiN膜112之開口112c及絕緣膜113之開口113b(參見稍後描述之圖2)連接至源極電極5。源極條32係用於連接源極指31之導體，並沿著第二方向D2在非作用區6上延伸。在平面圖中，源極條32橫越作用區2位於汲極條22之相對側。在平面圖中，源極條32經由閘極條11位於作用區2之相對側。換言之，在平面圖中，閘極條11位於源極條32與作用區2之間。源極條32連接至源極指31中位於非作用區6上之區。源極焊墊33橫越源極條32位於源極指31之相對側。儘管在本實施例中源極佈線9具有複數個源極焊墊33，但是本發明並不限於此情形。源極指31、源極條32及源極焊墊33被同時形成。
接下來，將描述在平面圖中的源極電極5及源極指31之特定形狀。首先，將描述在平面圖中的源極電極5之形狀。源極電極5具有在第一方向D1上面向汲極條22之側5a(第一側)及在第一方向D1上面向閘極條11之側5b(第二側)。側5a沿著第二方向D2延伸，並具有中心部分(中間)及包夾中心部分之兩個側部分。在第二方向D2上的中心部分之長度愈長愈好。例如，中心部分相對於側5b之長度為40%或更大及90%或更小。在一個實例中，沿著第二方向D2的中心部分之長度W1為例如15μm或更大及60μm或更小，並且沿著第二方向D2的每一側部分之長度W2為例如5 μm或更大、10μm或更小。在側5a之中心部分中，設置有相對於側5a之兩個側部分凹陷之凹部5c(第一凹部)。因此，側5a之中心部分比側5a之側部分更靠近源極電極5之中心。沿著第一方向D1的汲極條22與側5a之兩個側部分之間的間隔S1為例如15μm或更大及30μm或更小。另一方面，沿著第一方向D1的凹部5c之深度d5等於或大於間隔S1，並且為例如15μm或更大及100μm或更小。
側5b與側5a類似地沿著第二方向D2延伸，並具有中心部分及包夾中心部分之兩個側部分。中心部分在第二方向D2上愈長愈好。在一個實例中，側5b之中心部分之長度與側5a之中心部分之長度W1相同。在側5b之中心部分中，設置有相對於側5b之兩個側部分凹陷之凹部5d(第二凹部)。此處，沿著第一方向D1的閘極條11與側5b之兩個側部分之間的間隔S2為例如15μm或更大及30μm或更小。另一方面，沿著第一方向D1的凹部5d之深度d6等於或大於間隔S2，並且為例如15μm或更大及100μm或更小。因此，源極電極5在平面圖中具有實質上H形形狀。沿著第一方向D1的凹部5c及5d之間的間隔S3為源極電極5之長度d3的150/350或更小。
隨後，將描述在平面圖中的源極指31之形狀。如上文所描述，源極佈線9之源極指31包括具有與源極電極5之平面形狀對應之形狀之區。源極指31具有在第一方向D1中與汲極條22對置之側31a(第五側)。側31a沿著側5a設置，並具有中心部分及包夾中心部分之兩個側部分。沿著第二方向D2的側31a之中心部分之長度與側5a之中心部分之長度W1大致相同。在側31a之中心部分處，設置有相對於側31a之兩個側部分凹陷之凹部31b(第五凹部)。沿著第一方向D1的凹部31b之深度與源極電極5之凹 部5c之深度d5大致相同。另外，源極指31具有與凹部5d重疊之開口31c。開口31c設置於作用區2及非作用區6上。在平面圖中，在第一方向D1上之開口31c自源極條32延伸至側5b。因此，源極指31在平面圖中具有實質上H形形狀。另外，開口31c亦與閘極條11重疊。沿著第一方向D1的凹部31b與開口31c之間的間隔S4與沿著第一方向D1的凹部5c及5d之間的間隔S3實質上相同。
接下來，將參考圖2描述包括於電晶體1中之一個場效電晶體(FET)之組態。圖2係沿著圖1之線II-II截取的橫截面圖。如圖2中所示，FET 100包括基板101、半導體堆疊102、第一SiN膜111、第二SiN膜112、閘極電極3、汲極電極4、源極電極5、絕緣膜113、汲極指21，及源極指31。半導體堆疊102係包括按次序為基板101、緩衝層103、通道層104、障壁層105及頂蓋層106之半導體層。FET 100係高電子遷移率電晶體(HEMT)。在通道層104中及在通道層104與障壁層105之間的界面附近，產生了二維電子氣(2DEG)。藉此，在通道層104中形成通道區。
基板101係用於晶體生長之基板。基板101之實例包括SiC基板、GaN基板，或藍寶石(Al2O3)基板。緩衝層103係用於在基板101上磊晶生長通道層104及障壁層105之緩衝層。緩衝層103由氮化物半導體製成，並且係例如AlN層。通道層104係在緩衝層103上磊晶生長之半導體層。通道層104由氮化物半導體製成，例如GaN層。障壁層105係在通道層104上磊晶生長之半導體層。障壁層105由相比於通道層104具有較高電子親和力之氮化物半導體製成，並包括例如AlGaN層、InAlN層或InAlGaN層。障壁層105可展現n型導電性。頂蓋層106係在障壁層105上磊晶生長之半導體層。頂蓋層106由氮化物半導體製成，並且係例如GaN 層。頂蓋層106可包括雜質。
第一SiN膜111係設置於頂蓋層106上之絕緣保護膜。第一SiN膜111經設置成保護半導體堆疊102之表面。如稍後所描述，自增強超過第二SiN膜112之抗蝕刻性的觀點來看，第一SiN膜111係藉由低壓化學氣相沈積(LPCVD)或電漿CVD而形成。LPCVD係一種藉由降低成膜壓力並提高成膜溫度而形成緻密膜之方法。
在第一SiN膜111中，形成閘極開口111a、汲極開口111b及源極開口111c。閘極開口111a位於汲極開口111b與源極開口111c之間。頂蓋層106曝露於閘極開口111a中。閘極開口111a之開口寬度為例如50nm或更大及600nm或更小。在汲極開口111b及源極開口111c中移除頂蓋層106，並且曝露障壁層105。
閘極電極3設置於半導體堆疊102中位於汲極電極4與源極電極5之間的區上，並通過閘極開口111a與頂蓋層106接觸。具體言之，閘極電極3至少嵌入有閘極開口111a。閘極電極3之一部分位於第二SiN膜112上。閘極電極3包括與頂蓋層106進行肖特基接觸之材料，並具有例如鎳(Ni)層及金(Au)層之堆疊式結構。在此種情況下，Ni層與頂蓋層106進行肖特基接觸。能夠與頂蓋層106進行肖特基接觸之材料之實例除了包括Ni之外亦包括鉑(Pt)及其類似者。閘極電極3之厚度為例如0.3μm或更大及1μm或更小。
汲極電極4嵌入有汲極開口111b，並設置於半導體堆疊102上。汲極電極4通過汲極開口111b與障壁層105接觸。源極電極5嵌入有源極開口111c，並設置於半導體堆疊102上。源極電極5通過源極開口111c與障壁層105接觸。汲極電極4及源極電極5係歐姆電極，並且係例如彼此 重疊之鉭(Ta)層及鋁(Al)層之合金。汲極電極4及源極電極5可為具有Ta層、Al層及位於Al層上之另一Ta層之合金。汲極電極4及源極電極5之厚度為例如0.3μm或更大及1μm。可使用鈦(Ti)層代替Ta層。
第二SiN膜112設置於第一SiN膜111上。第二SiN膜112係例如藉由電漿CVD而形成。在電漿CVD中，成膜溫度被設定為相對低的溫度(例如300℃至350℃)。藉由電漿CVD而形成之SiN膜之膜品質比藉由LPCVD而形成之SiN膜更稀疏。第二SiN膜112之厚度為例如30nm或更大及200nm或更小。
開口112a、112b、112c形成於第二SiN膜112中。開口112a位於第一SiN膜111之閘極開口111a上，並曝露閘極開口111a及第一SiN膜111之周邊。開口112a之開口寬度寬於開口111a之開口寬度。開口112b形成於第二SiN膜112中覆蓋汲極電極4之部分中，並曝露汲極電極4之上表面。開口112c形成於第二SiN膜112中覆蓋源極電極5之部分中，並曝露源極電極5之上表面。
絕緣膜113係設置於閘極電極3、汲極電極4及源極電極5上之保護膜。絕緣膜113係例如藉由電漿CVD而形成之SiN膜。絕緣膜113之厚度例如大於閘極電極3之厚度，並且為0.5μm或更小及5μm或更小。在此種情況下，可很好地保護閘極電極3。在絕緣膜113中，形成開口113a、113b。開口113a經設置成與開口112b重疊，並曝露汲極電極4之上表面。開口113a填充有構成汲極指21之導體。因此，汲極電極4通過開口112b、113a連接至汲極指21。開口113b經設置成與開口112c重疊，並曝露源極電極5之上表面。開口113b填充有構成源極指31之導體。因此，源極電極5通過開口112c、113b連接至源極指31。
接下來，將參考圖3A至圖9B描述製造電晶體1之方法。圖3A至圖3C、圖4A至圖4C、圖5至圖7、圖8A、圖8B及圖9A、圖9B係用於闡釋根據本實施例之製造電晶體1之方法的圖解。圖5係當形成閘極電極3時的示意性平面圖。圖6係當將各開口形成於絕緣膜113中時的示意性平面圖，並且圖7係沿著圖6中之線VII-VII截取的橫截面圖。圖8A及圖8B以及圖9A及圖9B係電晶體1之源極指31之鄰近區的放大視圖。
首先，如圖3A中所示，在基板101上形成包括緩衝層103、通道層104、障壁層105及頂蓋層106之半導體堆疊102。例如，用作緩衝層103之AlN層、用作通道層104之GaN層、用作障壁層105之AlGaN層及用作頂蓋層106之GaN層以此次序磊晶生長於SiC基板上。例如，半導體堆疊102係藉由金屬有機化學氣相沈積(MOCVD)而形成。然後，使半導體堆疊102之一部分不活化。藉此，在基板101上形成作用區2及非作用區6(參見圖1)。例如，藉由將離子植入至半導體堆疊102之一部分中，在該部分中形成非作用區6。替代地，可藉由移除半導體堆疊102中除了作用區2之外的部分而在基板101上形成非作用區6。在此種情況下，作用區2具有台面結構。
隨後，如圖3B中所示，形成覆蓋半導體堆疊102之表面(頂蓋層106之表面106a)之第一SiN膜111。在此步驟中，藉由LPCVD使用例如二氯矽烷氣體及氨氣作為原料而在頂蓋層106上形成第一SiN膜111。第一SiN膜111之成膜溫度之下限為例如800℃，並且其上限為例如900℃。此係極端地高於電漿CVD中之成膜溫度的溫度。然而，此溫度低於半導體堆疊102之生長溫度。
隨後，如圖3C中所示，選擇性地蝕刻第一SiN膜111之一部 分以形成汲極開口111b及源極開口111c。例如，藉由乾式蝕刻使用抗蝕劑遮罩而在第一SiN膜111中形成汲極開口111b及源極開口111c。此外，藉由乾式蝕刻使用氯基氣體作為反應氣體而移除汲極開口111b及源極開口111c中之頂蓋層106。藉此，將障壁層105曝露於汲極開口111b及源極開口111c中。此後，在汲極開口111b中形成汲極電極4，並且在源極開口111c中形成源極電極5。在此步驟中，藉由例如諸如真空蒸鍍及起離之物理氣相沈積(PVD)而形成用於汲極電極4及源極電極5之金屬(例如Ti層及Al層)。此後，為了將此等金屬用作歐姆電極，藉由在例如500℃至600℃下進行熱處理而使上述金屬合金化。
隨後，如圖4A中所示，在第一SiN膜111上形成第二SiN膜112。第二SiN膜112覆蓋第一SiN膜111、汲極電極4及源極電極5。在此步驟中，藉由電漿CVD使用例如矽烷氣體及氨氣作為原料而形成第二SiN膜112。
隨後，如圖4B中所示，在第二SiN膜112中形成開口112a，並且在第一SiN膜111中形成閘極開口111a。在此步驟中，藉由電漿蝕刻使用例如在第二SiN膜112上形成之抗蝕劑而連續地形成開口112a及閘極開口111a。用於第一SiN膜111之蝕刻條件亦適用於第二SiN膜112。因此，因為在第二SiN膜112中發生顯著的側蝕刻，所以設置於第二SiN膜112中之開口112a之開口寬度大於閘極開口111a之開口寬度。電漿蝕刻係例如反應性離子蝕刻(RIE)。例如，使用氟基氣體作為蝕刻氣體。作為氟基氣體，例如自由SF6、CF4、CHF3、C3F6及C2F6組成之群組選擇一或多者。作為在使用氟基氣體之情況下的蝕刻條件，例如分別將蝕刻氣體設定為SF6，將反應壓力設定為2.0Pa，並且將RF功率設定為100W。
隨後，如圖4C中所示，形成填充於閘極開口111a及開口112a中之閘極電極3。閘極電極3係藉由例如PVD方法及起離而形成。圖5係當形成閘極電極3時的示意性平面圖。如圖5中所示，閘極電極3與具有閘極條11及閘極焊墊12之閘極佈線7同時被形成。亦即，閘極電極3、閘極條11及閘極焊墊12由同一導體形成。如圖5中所示，在平面圖中展現實質上I形之汲極電極4及具有實質上H形之源極電極5沿著第一方向D1延伸。
隨後，如圖6及圖7中所示，在汲極電極4及源極電極5上形成具有開口113a、113b之絕緣膜113。在此步驟中，首先，藉由電漿CVD而在閘極電極3及第二SiN膜112上形成絕緣膜113。然後，藉由各種蝕刻而在絕緣膜113中形成用於曝露汲極電極4及源極電極5之開口113a、113b。此時，亦蝕刻與開口113a、113b重疊的第二SiN膜112之部分。因此，在第二SiN膜112中形成與開口113a重疊之開口112b及與開口113b重疊之開口112c。另外，在絕緣膜113中形成用於曝露閘極焊墊12之開口113c。
此處，參考圖8A及圖8B以及圖9A及圖9B，將描述形成汲極佈線8及源極佈線9之方法。下文將主要描述源極佈線9之形成方法。首先，如圖8A中所示，在絕緣膜113上形成抗蝕劑121。抗蝕劑121經設置成選擇性地形成稍後要形成之汲極佈線8及源極佈線9。在抗蝕劑121中形成開口121a。開口121a係沿著稍後要形成之源極佈線9之形狀形成。因此，開口121a至少與開口112c、113b重疊。在抗蝕劑121中，形成與開口121a不同之開口。此開口係沿著稍後要形成之汲極佈線8之形狀形成。因此，儘管未圖示，但是開口至少與開口112b、113a重疊。抗蝕劑121之厚度為 例如0.5μm或更大及2μm或更小。
隨後，如圖8B中所示，形成晶種層131。晶種層131係例如藉由諸如濺鍍之PVD而形成之導電層。除了抗蝕劑121之表面之外，晶種層131亦形成於第二SiN膜112及絕緣膜113之曝露表面上。因此，開口112b、112c、113a、113b之邊緣被晶種層131覆蓋。晶種層131具有例如Ti層及Au層之堆疊式結構。Ti層對第二SiN膜112、絕緣膜113及其類似者之曝露表面展現良好的黏附性。Au層在稍後將描述之電鍍製程中用作晶種金屬。晶種層131之厚度為例如100nm或更大及300nm或更小。
隨後，如圖9A中所示，在晶種層131上形成抗蝕劑141。抗蝕劑141經形成為使用晶種層131選擇性地執行電鍍。在抗蝕劑141中形成開口141a。開口141a係沿著稍後要形成之源極佈線9之形狀形成，此類似於抗蝕劑121之開口121a。開口141a之開口寬度大於抗蝕劑121之開口121a之開口寬度。在抗蝕劑141中，形成不同於開口141a之開口。此開口係沿著稍後要形成之汲極佈線8之形狀形成，並至少與開口112b、113a重疊。抗蝕劑141之厚度為例如3μm或更大及6μm或更小。
隨後，如圖9B中所示，執行使用晶種層131之電鍍。藉此，在自抗蝕劑141曝露之晶種層131上形成電鍍層151。電鍍層151係例如藉由電解電鍍而形成之Au層。電鍍層151之厚度足夠厚於晶種層131，並且為例如2μm或更大及5μm或更小。在一個實例中，電解電鍍係在以下條件下實行：電鍍液之溫度為60℃或更高及85℃或更低，電鍍液之流動速率為12公升/分鐘或更高及25公升/分鐘，並且電鍍期間之電流密度為0.1A/dm2或更高及0.2A/dm2或更低。電鍍液係例如青色溶液。
在形成電鍍層151之後，移除抗蝕劑141。在移除抗蝕劑 141之後，移除自電鍍層151曝露之晶種層131。例如，蝕刻被設置有晶種層131之整個表面。如上文所描述，電鍍層151足夠厚於晶種層131。因此，即使執行蝕刻，亦可僅移除自抗蝕劑141曝露之晶種層131。然後，移除抗蝕劑121。因此，形成了源極佈線9。在形成源極佈線9的同時，亦形成了汲極佈線8。經由上述步驟，形成了圖1中所示之電晶體1。
將參考圖10描述由根據上述本實施例之電晶體1獲得之功能及效果。圖10係繪示先前技術中之電晶體的示意性平面圖。如圖10中所示，先前技術中之電晶體200之源極佈線209具有在平面圖中具有實質上I形之源極指231，及連接至源極指231之源極條232。亦即，在先前技術中之源極指231中沒有設置凹部。儘管未圖示，但是源極指231具有與源極電極之平面形狀對應之形狀。此處，通常，在多指電晶體中，相鄰閘極電極之間的間隔(Lgg)被設定為100μm或更大。另外，較長的Lgg趨於抑制局部發熱。另一方面，隨著Lgg變長，在平面圖中與汲極條22對置的源極指231之側231a變長。在此種情況下，側231a與汲極條22之間的寄生電容C會增加。例如，當側231a之長度加倍時，寄生電容C增加了約30%。因此，隨著Lgg變長，雖然抑制了局部發熱，但是寄生電容C會趨於增加。
另一方面，根據本實施例之電晶體1包括具有與汲極電極4之平面形狀對應之形狀之汲極指21，及具有與源極電極5之平面形狀對應之形狀之源極指31。因此，與例如日本未審查專利公開第2001-284367號相比，有可能抑制由汲極指21及源極指31造成的電晶體1之電阻值增加。因此，可抑制電晶體1中之局部發熱。另外，源極指31具有面向汲極條22之側31a，及凹部31b，凹部31b設置於側31a之中心部分處，並凹陷至等 於或大於側31a之兩個側部分與汲極條22之間的間隔的深度。藉此，側31a之中心部分與汲極條22之間的寄生電容顯著地小於側31a之側部分與汲極條22之間的寄生電容。因此，即使Lgg變長，亦可抑制源極指31與汲極條22之間的寄生電容增加。因此，根據本實施例之電晶體1，可抑制局部發熱及寄生電容增加。
此外，源極電極5具有面向汲極條22之側5a，及凹部5c，凹部5c設置於側5a之中心部分處，並凹陷至等於或大於側5a之兩個側部分與汲極條22之間的間隔S1的深度。藉此，側5a之中心部分與汲極條22之間的寄生電容顯著地小於側5a之側部分與汲極條22之間的寄生電容。因此，即使Lgg增加，亦不僅可抑制源極指31與汲極條22之間的寄生電容增加，而且可抑制源極電極5與汲極條22之間的寄生電容增加。
如在本實施例中一樣，為汲極佈線8及源極佈線9之主要部分之電鍍層151可在以下條件下形成：電鍍液之溫度為60℃或更高及85℃或更低，電鍍液之流動速率為12公升/分鐘或更高及25公升/分鐘，並且電鍍期間之電流密度為0.1A/dm2或更高及0.2A/dm2或更低。在本實施例中，在不影響抗蝕劑121及141之範圍內，將電鍍液之溫度升高大於一般溫度。另外，將電鍍液之流動速率增加大於一般流動速率，並且將電流密度減少大於一般電流密度。因此，在本實施例中，即使對於精細圖案，亦可有利地形成電鍍層151。
根據本實施例之電晶體1包括閘極佈線7，閘極佈線7位於源極條32與作用區2之間，沿著第二方向D2延伸，並連接至閘極電極3，其中凹部5d設置於源極電極5中面向閘極佈線7之側5b之中心部分處，並凹陷至等於或大於側5b之兩個側部分與閘極佈線7之間的間隔S2的深度。 在此種情況下，側5b之中心部分與閘極佈線7之間的寄生電容亦顯著地小於側5b之側部分與閘極佈線7之間的寄生電容。因此，即使Lgg增加，亦不僅可抑制源極指31與汲極條22之間的寄生電容增加，而且可抑制源極電極5與閘極佈線7之間的寄生電容增加。
如在本實施例中一樣，源極指31可具有與凹部5d重疊之開口31c。在此種情況下，可減小源極指31與閘極佈線7之間的寄生電容。
在本實施例中，凹部5c與凹部5d之間的沿著第一方向D1之間隔S3可為沿著第一方向D1的源極電極5之長度d3的150/350或更小。在此種情況下，可很好地抑制源極電極5及汲極條22之寄生電容與源極電極5及閘極佈線7之寄生電容的總值。
接下來，將使用圖11描述上述實施例之修改實例。圖11係根據修改實例之電晶體的示意性平面圖。圖11中所示之電晶體1A具有作用區2A，作用區2A具有與該實施例之電晶體1之形狀不同的形狀。作用區2A具有台面結構，並且凹部41及51設置於作用區2A之一部分中。具體言之，在作用區2A中面向汲極條22之側2a(第三側)，設置有沿著凹部5c凹陷之凹部41(第三凹部)。因此，凹部5c之至少一部分與非作用區6重疊。在作用區2A中面向閘極條11之側2b，設置有沿著凹部5d凹陷之凹部51。因此，凹部5d之至少一部分亦與非作用區6重疊。即使藉由此類修改實例，亦可獲得與上述實施例相同之操作及效果。另外，可更好地降低電晶體1A之寄生電容。
根據本發明之半導體裝置並不限於上述實施例及修改實例，並且能夠進行各種修改。例如，儘管在上述實施例及上述修改實例中在源極電極及源極指兩者中都設置凹部，但是本發明並不限於此情形。可 在面向閘極條的汲極電極之側之中心處設置凹部。替代地，可在面向閘極條的源極電極之側之中心部分處設置凹部。在此等情況下，可進一步抑制電晶體之寄生電容增加。
相關申請案之交叉參考
本申請案主張2018年9月13日申請之日本申請案第JP2018-171589號的優先權益，該申請案之全部內容以引用之方式併入本文中。
2:作用區
3:閘極電極
4:汲極電極
5:源極電極
6:非作用區
7:閘極佈線
11:閘極條
12:閘極焊墊
D1:第一方向
D2:第二方向

Claims (14)

  1. 一種半導體裝置，其包含：一基板；一作用區及圍繞該作用區之一非作用區，該作用區及該非作用區位於該基板上；在該作用區上之一閘極電極、一汲極電極及一源極電極，該閘極電極、該汲極電極及該源極電極在一第一方向上延伸；一汲極互連件，其包括：具有沿著該汲極電極之一平面形狀之一圖案之一汲極指；及在該非作用區上之一汲極條，該汲極條在與該第一方向相交之一第二方向上延伸並連接至該汲極指；以及一源極互連件，其包括：具有沿著該源極電極之一平面形狀之一圖案之一源極指；及在該非作用區上之一源極條，該源極條在該第二方向上延伸並連接至該源極指，其中該源極條在該第一方向上與該汲極條相對且該作用區位於該源極條與該汲極條之間，其中該源極電極包括在該第一方向上面向該汲極條之一第一側及在該第一側之一中間之一第一凹部，並且其中在該第一方向上的該第一凹部之一第一深度等於或大於在該第一方向上的該汲極條與該第一側之間的一第一間隔。
  2. 如請求項1之半導體裝置，其進一步包含在該第二方向上位於該作用區與該源極條之間的一閘極條，該閘極條連接至該閘極電極，其中該源極電極包括在該第一方向上面向該閘極條之一第二側及在該第二側之一中間之一第二凹部，並且其中在該第一方向上的該第二凹部之一第二深度等於或大於在該第一方向上的該閘極條與該第二側之間的一第二間隔。
  3. 如請求項2之半導體裝置，其中該源極指包括與該第二凹部重疊之一開口。
  4. 如請求項2或3之半導體裝置，其中在該第一方向上的該第一凹部與該第二凹部之間的一第三間隔為在該第一方向上的該源極電極之一長度的150/350或更小。
  5. 如請求項1至3中任一項之半導體裝置，其中該作用區包括在該第一方向上面向該汲極條之一第三側及與該第一凹部重疊之一第三凹部。
  6. 如請求項2或3之半導體裝置，其中該作用區包括在該第一方向上面向該源極條之一第四側及與該第二凹部重疊之一第四凹部。
  7. 如請求項1至3中任一項之半導體裝置， 其中該源極指包括與該第一凹部重疊之一第五凹部。
  8. 一種半導體裝置，其包含：一作用區及圍繞該作用區之一非作用區；在該作用區上之一閘極電極、一汲極電極及一源極電極，該閘極電極、該汲極電極及該源極電極在一第一方向上延伸；一汲極互連件，其包括在該非作用區上之一汲極條，該汲極條在與該第一方向相交之一第二方向上延伸並電連接至該汲極電極；以及一源極互連件，其包括在該非作用區上之一源極條，該源極條在該第二方向上延伸並電連接至該源極電極，其中該源極條在該第一方向上與該汲極條相對且該作用區位於該源極條與該汲極條之間，其中該源極電極包括面向該汲極條之一第一側及在該第一側之一中間之一第一凹部，該第一凹部在一平面圖中自該源極電極之該第一側至一中間凹陷，並且其中在該第一方向上的該第一凹部之一第一深度等於或大於在該第一方向上的該汲極條與該第一側之間的一第一間隔。
  9. 如請求項8之半導體裝置，其進一步包含在該第二方向上位於該作用區與該源極條之間的一閘極條，該閘極條連接至該閘極電極，其中該源極電極包括在該第一方向上面向該閘極條之一第二側及在該第二側之一中間之一第二凹部，並且其中在該第一方向上的該第二凹部之一第二深度等於或大於在該第 一方向上的該閘極條與該第二側之間的一第二間隔。
  10. 如請求項9之半導體裝置，其中在該第一方向上的該第一凹部與該第二凹部之間的一第三間隔為在該第一方向上的該源極電極之一長度的150/350或更小。
  11. 如請求項9或10之半導體裝置，其中該源極互連件進一步包含在該源極電極上並連接至該源極條之一源極指，並且其中該源極指包括與該第二凹部重疊之一開口。
  12. 如請求項8至10中任一項之半導體裝置，其中該作用區包括在該第一方向上面向該汲極條之一第三側及與該第一凹部重疊之一第三凹部。
  13. 如請求項9或10之半導體裝置，其中該作用區包括在該第一方向上面向該源極條之一第四側及與該第二凹部重疊之一第四凹部。
  14. 如請求項8至10中任一項之半導體裝置，其中該源極互連件進一步包含在該源極電極上並連接至該源極條之一源極指，並且其中該源極指包括與該第一凹部重疊之一第五凹部。
TW108132731A 2018-09-13 2019-09-11 半導體裝置 TWI821392B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-171589 2018-09-13
JP2018171589A JP7155482B2 (ja) 2018-09-13 2018-09-13 半導体装置

Publications (2)

Publication Number Publication Date
TW202040823A TW202040823A (zh) 2020-11-01
TWI821392B true TWI821392B (zh) 2023-11-11

Family

ID=69773400

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108132731A TWI821392B (zh) 2018-09-13 2019-09-11 半導體裝置

Country Status (4)

Country Link
US (2) US10903323B2 (zh)
JP (1) JP7155482B2 (zh)
CN (1) CN110896099B (zh)
TW (1) TWI821392B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7155482B2 (ja) * 2018-09-13 2022-10-19 住友電工デバイス・イノベーション株式会社 半導体装置
JP7380310B2 (ja) 2019-02-28 2023-11-15 住友電工デバイス・イノベーション株式会社 電界効果トランジスタ及び半導体装置
JP7050840B2 (ja) 2020-03-12 2022-04-08 栗田工業株式会社 ボイラにおける蒸発管の腐食疲労の抑制方法
CN113838928A (zh) * 2020-06-23 2021-12-24 复旦大学 高效率高线性射频GaN功率器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159157A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置
TW201108389A (en) * 2009-08-21 2011-03-01 Toshiba Kk A high frequency circuit having a multi-chip module structure
US20120267795A1 (en) * 2011-04-21 2012-10-25 Sumitomo Electric Device Innovations, Inc. Semiconductor device
US20130109168A1 (en) * 2011-10-26 2013-05-02 Sumitomo Electric Device Innovations, Inc. Method for manufacturing semiconductor device
TW201324773A (zh) * 2011-12-07 2013-06-16 Fujitsu Ltd 化合物半導體裝置及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284367A (ja) 2000-03-29 2001-10-12 Nec Kansai Ltd 高周波用電界効果トランジスタ
JP2008034406A (ja) * 2006-06-30 2008-02-14 Sony Corp スイッチ半導体集積回路装置
KR100898474B1 (ko) * 2007-08-29 2009-05-21 주식회사 동부하이텍 반도체 소자
JP2012023212A (ja) * 2010-07-14 2012-02-02 Sumitomo Electric Ind Ltd 半導体装置
JP6018360B2 (ja) * 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
TWI445180B (zh) * 2011-09-28 2014-07-11 E Ink Holdings Inc 陣列基板及使用其之顯示裝置
CN104704616B (zh) * 2012-11-09 2017-04-19 夏普株式会社 场效应晶体管
JP6838257B2 (ja) * 2017-01-06 2021-03-03 住友電工デバイス・イノベーション株式会社 半導体装置
JP7155482B2 (ja) * 2018-09-13 2022-10-19 住友電工デバイス・イノベーション株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159157A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置
TW201108389A (en) * 2009-08-21 2011-03-01 Toshiba Kk A high frequency circuit having a multi-chip module structure
US20120267795A1 (en) * 2011-04-21 2012-10-25 Sumitomo Electric Device Innovations, Inc. Semiconductor device
US20130109168A1 (en) * 2011-10-26 2013-05-02 Sumitomo Electric Device Innovations, Inc. Method for manufacturing semiconductor device
TW201324773A (zh) * 2011-12-07 2013-06-16 Fujitsu Ltd 化合物半導體裝置及其製造方法

Also Published As

Publication number Publication date
TW202040823A (zh) 2020-11-01
CN110896099A (zh) 2020-03-20
JP7155482B2 (ja) 2022-10-19
CN110896099B (zh) 2024-05-31
US10903323B2 (en) 2021-01-26
US20210104610A1 (en) 2021-04-08
JP2020043295A (ja) 2020-03-19
US20200091302A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
TWI821392B (zh) 半導體裝置
US10553688B2 (en) Semiconductor device having field plate
US10943821B2 (en) Method of manufacturing semiconductor device
TWI772545B (zh) 半導體裝置
CN115440810A (zh) 一种半导体器件、共源共栅级联器件及其制备方法
JP6171250B2 (ja) 半導体装置
JP6978151B2 (ja) 半導体装置の製造方法および半導体装置
TW202332051A (zh) 高電子遷移率電晶體及其製作方法
JP2023167445A (ja) 半導体装置及び半導体装置の製造方法
JP7215800B2 (ja) 半導体装置の製造方法および半導体装置
TWI850334B (zh) 半導體裝置之製造方法及半導體裝置
US20240213355A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2021182524A1 (ja) 半導体デバイス及び半導体デバイスを製造する方法
US20240213122A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20230299169A1 (en) High electron mobility transistor device and manufacturing method thereof
US20240213346A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20140339568A1 (en) Semiconductor device with substrate via hole and method to form the same
JP5765143B2 (ja) 高電子移動度トランジスタとその製造方法
US9991160B2 (en) Process of forming semiconductor device having interconnection formed by electro-plating
JP2024136904A (ja) 半導体装置及び半導体装置の製造方法
KR20140111795A (ko) 전력 반도체 소자 및 패키지