TWI820418B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI820418B
TWI820418B TW110115077A TW110115077A TWI820418B TW I820418 B TWI820418 B TW I820418B TW 110115077 A TW110115077 A TW 110115077A TW 110115077 A TW110115077 A TW 110115077A TW I820418 B TWI820418 B TW I820418B
Authority
TW
Taiwan
Prior art keywords
substrate
sram
unit
bit line
front side
Prior art date
Application number
TW110115077A
Other languages
English (en)
Other versions
TW202209637A (zh
Inventor
邱奕勛
黃家恩
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202209637A publication Critical patent/TW202209637A/zh
Application granted granted Critical
Publication of TWI820418B publication Critical patent/TWI820418B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Photovoltaic Devices (AREA)
  • Die Bonding (AREA)

Abstract

一種半導體結構，包括具有一前側與一後側的基板；具有形成於基板之上述前側上的複數靜態隨機存取記憶體(SRAM)位元單元的SRAM電路，其中SRAM位元單元的每一者包括彼此交叉耦合的兩個反相器，以及包括耦接至兩個反相器的第一傳輸閘和第二傳輸閘；設置於基板的上述前側上，並連接至第一傳輸閘的第一位元線；以及設置於基板的上述後側上，並連接至第二傳輸閘的第二位元線。

Description

半導體結構及其製造方法
本揭露係有關於一種靜態隨機存取記憶體裝置，特別係有關於一種具有重新分佈之線路的靜態隨機存取記憶體裝置。
積體電路包括具有各自功能的各種電路，例如具有複數記憶體位元單元以保存資訊的記憶體電路。記憶體電路包括非揮發性(non-volatile)裝置或揮發性裝置。舉例來說，揮發性裝置包括靜態隨機存取記憶體(static-random-access memory, SRAM)裝置。具有鰭式主動區(active region)的三維電晶體通常被期望具有增強的裝置性能。形成於鰭式主動區上的那些三維場效電晶體(ield effect transistor, FET)亦稱為鰭式場效電晶體(FinFET)。其他三維場效電晶體包括閘極全環(gate-all-around, GAA)FET。為了短通道控制，那些FET需要較窄的鰭片寬度，這導致了比平面FET更小的源極/汲極區域。這會降低對準邊限(alignment margin)，並導致進一步縮小裝置間距與增加堆積密度(packing density)的問題。進一步地，當金屬互連為了改善電路選路(routing)密度而持續微縮至較小特徵尺寸時，現行之互連結構方式面臨著更緊密的金屬層間距的各種問題。舉例來說，因為考慮到可靠度，金屬線或插塞(plug)需要擴散阻障金屬層，且阻障層進一步地降低金屬線與金屬插塞的尺寸，因此存在金屬填充的問題。這些阻障金屬層將影響溝槽填充能力，並因此導致金屬電阻變差或甚至是更糟的問題，例如通孔開口或電遷移(electro-migration, EM)問題。微縮裝置尺寸的其他問題包括增加的選路電阻、增加的寄生電容、短路、漏電(leakage)、對準邊限、佈局靈活性以及堆積密度。因此，需要用於SRAM結構及其製造方法的結構與方法，以解決這些顧慮，並增強電路性能和可靠度，以及增加堆積密度。
本揭露實施例提供一種半導體結構。上述半導體結構包括具有一前側與一後側的基板；具有形成於基板之上述前側上的複數靜態隨機存取記憶體(SRAM)位元單元的SRAM電路，其中SRAM位元單元的每一者包括彼此交叉耦合的兩個反相器，以及包括耦接至兩個反相器的第一傳輸閘和第二傳輸閘；設置於基板的上述前側上，並連接至第一傳輸閘的第一位元線；以及設置於基板的上述後側上，並連接至第二傳輸閘的第二位元線。
本揭露實施例提供一種半導體結構。上述半導體結構包括具有一前側與一後側的基板；具有形成於基板之上述前側上之複數靜態隨機存取記憶體(SRAM)位元單元的SRAM電路，其中SRAM位元單元的每一者包括彼此交叉耦合的兩個反相器，以及包括耦接至兩個反相器的第一傳輸閘和第二傳輸閘；SRAM位元單元的第一單元，包括設置於基板之上述前側上並連接至第一傳輸閘的位元線，以及包括設置於基板之上述後側上並連接至第二傳輸閘的互補位元線；以及SRAM位元單元的第二單元，包括設置於基板之上述後側上並連接至第二單元之第一傳輸閘的位元線，以及包括設置於基板之上述前側上並連接至第二單元之第二傳輸閘的互補位元線。
本揭露實施例提供一種半導體結構的製造方法。上述半導體結構的製造方法包括接收積體電路佈局，積體電路佈局具有複數靜態隨機存取記憶體(SRAM)單元；辨識SRAM單元中的複數電源線與複數訊號線的複數接點特徵；將接點特徵分類為一第一群組以及一第二群組；以及修改積體電路佈局，使得接點特徵的第一群組被配置於基板的一前側上，以及使得接點特徵的第二群組以不對稱結構被配置於基板的一後側上。
以下之揭露提供許多不同實施例或範例，用以實施本揭露之不同特徵。本揭露之各部件及排列方式，其特定範例敘述於下以簡化說明。理所當然的，這些範例並非用以限制本揭露。舉例來說，若敘述中有著第一特徵成形於第二特徵之上或上方，其可能包含第一特徵與第二特徵以直接接觸成形之實施例，亦可能包含有附加特徵形成於第一特徵與第二特徵之間，而使第一特徵與第二特徵間並非直接接觸之實施例。此外，本揭露可在多種範例中重複參考數字及/或字母。該重複之目的係為簡化及清晰易懂，且本身並不規定所討論之多種實施例及/或配置間之關係。
進一步來說，本揭露可能會使用空間相對術語，例如「在…下方」、「下方」、「低於」、「在…上方」、「高於」及類似詞彙，以便於敘述圖式中一個元件或特徵與其他元件或特徵間之關係。除了圖式所描繪之方位外，空間相對術語亦欲涵蓋使用中或操作中之裝置其不同方位。設備可能會被轉向不同方位(旋轉90度或其他方位)，而此處所使用之空間相對術語則可相應地進行解讀。再進一步來說，除非另有說明，否則當一數字或一數字範圍以「大約」、「大概」或類似之用語描述，該用語旨在涵蓋包括所述數字之+/-10％內的數字。舉例來說，用語「約5奈米(nm)」所涵蓋的尺寸範圍自4.5nm至5.5nm。
本揭露提供靜態隨機存取記憶體(SRAM)裝置結構及其製造方法的各種實施例。具體來說，本揭露所提供之各種實施例中的SRAM裝置結構，具有分佈在基板之前側(frontside)與後側(backside)上電源線(power line, 例如高功率的電源線(higher power line)Vdd以及低功率的電源線(lower power line)Vss)、位元線以及字元線，使得整體裝置性能在各種權衡(trade-off)參數之間增強，例如金屬選路電阻以及寄生電容。
第1圖係根據一個實施例中本揭露的各種態樣所建構之積體電路(IC)結構100的俯視圖。在一些實施例中，積體電路結構100形成於平坦的主動區上，且包括場效電晶體(FET)。在一些實施例中，積體電路結構100形成於鰭式主動區上，且包括鰭式場效電晶體(FinFET)。在一些實施例中，積體電路結構100包括其他三維主動區，例如在基板上垂直堆疊的複數通道。對應之FET具有圍繞垂直堆疊之複數通道的閘極堆疊，因此亦被稱為閘極全環FET結構。積體電路結構100包括靜態隨機存取記憶體(SRAM)電路，具有複數SRAM位元單元104(或稱SRAM單元104)組成的SRAM陣列102，SRAM位元單元104被配置在陣列中，跨越複數行(column)與複數列(row)。積體電路結構100可進一步包括與SRAM裝置整合的其他裝置/電路模組(例如：邏輯裝置、高頻裝置、影像感測裝置、動態隨機存取記憶體(dynamic-random-access memory, DRAM)裝置、或其組合)。在本實施例中，陣列中的SRAM位元單元104的每一行沿著X方向橫越，且每一列沿著Y方向橫越。舉例來說，每一行可包括被配置在沿著X方向的一線(一行)中的N1個SRAM位元單元，而每一列可包括被配置在沿著Y方向的一線(一列)中的N2個SRAM位元單元。換句話說，SRAM陣列102包括以N1列與N2行配置的SRAM位元單元。在SRAM陣列102的一些範例中，每一行包括8、16、32、64或128個SRAM位元單元，而每一列包括4、8、16或32個SRAM位元單元。在第1圖所示的範例中，SRAM陣列102包括4行與8列。
積體電路結構100更包括角落虛擬(dummy)單元106以及邊緣條帶(edge strap)。角落虛擬單元106設置於SRAM陣列102的四個角落上，而邊緣條帶例如設置於SRAM陣列102之列邊緣上的字元線邊緣條帶(word-line edge strap)(WL邊緣條帶)108，以及設置於SRAM陣列102之行邊緣上的位元線邊緣條帶(bit-line edge strap)(BL邊緣條帶)112。WL邊緣條帶108的每一者包括沿著X方向的一線配置的複數WL邊緣單元110，而BL邊緣條帶112的每一者包括沿著Y方向的一線配置的複數BL邊緣單元114。那些邊緣條帶(WL邊緣條帶108及BL邊緣條帶112)為電路區域，並非被設計來作為SRAM位元單元，而是用於提供下文所描述的其他功能。
每個SRAM位元單元104包括交叉耦合(cross- coupled)在一起以儲存一位元資料的兩個反相器(inverter)，且進一步包括與兩個反相器電性連接的傳輸閘(pass gate)，以自SRAM位元單元讀取以及寫入至SRAM位元單元。SRAM位元單元104進一步以示意圖顯示於第2圖中，其中第2圖是根據一些實施例所建構的。SRAM位元單元104包括連接成為第一反相器的第一上拉裝置(「PU-1」)與第一下拉裝置(「PD-1」)。SRAM位元單元104更包括連接成為第二反相器的第二上拉裝置(「PU-2」)與第二下拉裝置(「PD-2」)。第一與第二反相器被交叉耦合以形成資料儲存單元。SRAM位元單元104還包括傳輸閘，電性連接至兩個反相器以用於資料讀取及寫入。在此實施例中，SRAM位元單元104包括具有第一及第二兩個傳輸閘(「PG-1」及「PG-2」)的雙埠(dual port)SRAM裝置。SRAM位元單元包括場效電晶體(FET)以形成(複數)傳輸閘與反相器。在此實施例中，每個傳輸閘(第一及第二傳輸閘PG-1、PG-2)包括一個n型FET；每個下拉裝置(第一及第二下拉裝置PD-1、PD-2)包括一個n型FET；而每個上拉裝置(第一及第二上拉裝置PU-1、PU-2)包括一個p型FET。下拉裝置、上拉裝置及傳輸閘的每一者，可包括一個以上之對應的FET或不同數量的FET，以調整SRAM位元單元的性能，例如吸收電流(sink current)、存取速度及/或裝置可靠度。舉例來說，下拉裝置中的FET的數量大於傳輸閘裝置中的FET的數量。在一些實施例中，那些額外的下拉裝置可被形成在額外的鰭式主動區中。替代性地，SRAM位元單元104被形成在垂直堆疊的複數通道上，但其上形成有SRAM位元單元104之下拉裝置的垂直堆疊通道的數量，大於用於傳輸閘裝置或上拉裝置的通道的數量。
具體來說，第一上拉裝置(PU-1)與第一下拉裝置(PD-1)的汲極電性連接在一起，定義了第一汲極節點(或第一節點)202。第二上拉裝置(PU-2)與第二下拉裝置(PD-2)的汲極電性連接在一起，定義了第二汲極節點(或第二節點)204。第一上拉裝置PU-1與第一下拉裝置PD-1的閘極電性連接在一起，並耦接至第二節點204。第二上拉裝置PU-2與第二下拉裝置PD-2的閘極電性連接在一起，並耦接至第一節點202。第一上拉裝置PU-1與第二上拉裝置PU-2的源極電性連接至電源線(電源線Vdd)。第一下拉裝置PD-1與第二下拉裝置PD-2的源極電性連接至互補(complementary)電源線(電源線Vss)。
仍舊參照第2圖，SRAM位元單元104包括雙埠：與第一傳輸閘(PG-1)相關聯的第一埠以及與第二傳輸閘(PG-2)相關聯的第二埠。傳輸閘裝置的每一者包括一個n型FET。在一些實施例中，如上所述，每個傳輸閘可包括一個以上的FET。第一傳輸閘PG-1的汲極電性連接至位元線(「BL」)。第一傳輸閘PG-1的源極電性連接至第一節點202。第一傳輸閘PG-1的閘極電性連接至字元線(「WL」)。第二傳輸閘PG-2的汲極電性連接至互補(complimentary)位元線或位元線條(bit-line bar)(「BLB」)。第二傳輸閘PG-2的源極電性連接至第二節點204。第二傳輸閘PG-2的閘極電性連接至互補字元線或字元線條(word-line bar)(「WLB」)。可藉由任何合適的技術來形成各種nFET及pFET，例如鰭式(fin-like)FET(FinFET)，包括n型FinFET(nFinFET)與p型FinFET(pFinFET)。在一個實施例中，各種nFinFET及pFinFET藉由下列製程形成：包括蝕刻半導體以形成溝槽、部分填充(例如藉由包括沉積、化學機械研磨以及蝕刻以掘入(recess)的製程)溝槽以形成淺溝槽隔離(shallow trench isolation, STI)特徵與鰭式主動區。在此實施例中更進一步，磊晶半導體層被選擇性地沉積在鰭式主動區上。在另一個實施例中，各種FinFET藉由下列製程形成：包括在半導體基板上沉積介電材料層、蝕刻介電材料層以形成其開口、在開口內的半導體基板上選擇性地磊晶生長半導體材料(例如：矽)以形成鰭式主動區與STI特徵。在另一個實施例中，各種FinFET可包括應變特徵(strained feature)以增強遷移率(mobility)及裝置性能。舉例來說，pFinFET可包括在矽基板上磊晶生長的矽鍺。nFinFET可包括在矽基板上磊晶生長的碳化矽。在另一個實施例中，使用高k值/金屬閘極技術形成各種FinFET中的閘極堆疊，其中閘極介電層包括高k值介電材料，且閘極電極包括金屬。
第3圖是根據一些實施例所建構之積體電路結構100的一部分(特別是SRAM位元單元104)的俯視圖。如第3圖所示，積體電路結構100包括形成在SRAM位元單元104之中央的n型摻雜井(n井)302。n井302可具有在X方向上定向的細長形狀，並且可在複數SRAM位元單元上沿著X方向延伸。積體電路結構100包括形成在n井302之側面中的p型摻雜井(p井)304及p井306，p井304與p井306的每一者均具有在X方向上定向的細長形狀。p井304及306亦可在複數SRAM位元單元上沿著X方向延伸。積體電路結構100包括設置於對應之摻雜井(例如：n井302、p井304以及p井306)中的各種主動區308，其上形成有各種FET。那些主動區308被隔離特徵(例如STI特徵)圍繞與定義。在一些實施例中，主動區308是在隔離特徵(例如STI特徵)上方延伸的鰭式主動區。在一些實施例中，鰭式的主動區308具有在X方向上定向的細長形狀，並且可在複數SRAM位元單元上延伸。FET的閘極310形成於主動區308上，並沿著Y方向定向。特別地，一些閘極310自n井302延伸至相鄰的p井(例如：p井304或p井306)，使得對應的FET(例如：第一上拉裝置PU-1及第一下拉裝置PD-1，或是第二上拉裝置PU-2及第二下拉裝置PD-2)共享共同(common)閘極。在此實施例中，位於n井302與p井304兩者上方的閘極310，是有關於用於n井302中之第一上拉裝置(PU-1)的pFET以及用於p井304中之第一下拉裝置(PD-1)的nFET；位於n井302與p井306兩者上方的閘極310，是有關於用於n井302中之第二上拉裝置(PU-2)的pFET以及用於p井306中之第二下拉裝置(PD-2)的nFET；用於第一傳輸閘(PG-1)的nFET形成於p井304中；而用於第二傳輸閘(PG-2)的nFET形成於p井306中。
第4A圖係根據一些實施例所建構的，積體電路結構100的一部分的截面圖，例如沿著第3圖之虛線AA’的截面圖。第4B圖係根據一些實施例所建構的，第4A圖之積體電路結構100的透視圖。在第4A圖和第4B圖中，積體電路結構100包括半導體基板402。半導體基板402包括矽。替代性地，半導體基板402包括鍺、矽鍺或其他合適之半導體材料。積體電路結構100包括各種隔離特徵404，例如淺溝槽隔離(STI)特徵。積體電路100亦包括形成在半導體基板402上的各種主動區308，例如鰭式主動區。在主動區308為鰭狀的所繪實施例中，主動區308突出至隔離特徵404上方，且被隔離特徵404所圍繞並藉由隔離特徵404彼此隔離。積體電路結構100亦包括形成在半導體基板402上的p井304及n井302。各種FET形成於主動區308上。nFET被設置在p井304內的主動區308上，而pFET被設置在n井302內的主動區308上。
源極與汲極(S/D)406被形成於主動區308上，且閘極310被形成在主動區308上並設置於對應之源極與汲極406之間。在此範例中，閘極310自p井304內的第一主動區上延伸至n井302內的第二主動區，因此作為由對應之nFET及pFET所共享的共同閘極。閘極310包括閘極介電層以及設置於閘極介電層上的閘極電極。介電間隔物408可進一步地被形成在閘極310的側壁以及主動區308的側壁上。通道是在對應之閘極310下方的主動區308的一部分。對應之源極與汲極406、閘極310、以及通道耦接成場效電晶體，例如nFET或pFET。
在各種實施例中，隔離特徵404利用適當的隔離技術，例如矽局部氧化(local oxidation of silicon, LOCOS)及/或淺溝槽隔離(STI)，以定義並且電性隔離各種區域。隔離特徵404包括氧化矽、氮化矽、氮氧化矽、其他合適之介電材料、或其組合。隔離特徵404藉由任何合適的製程形成。作為一個範例，STI特徵的形成包括：使用微影製程以曝露基板的一部分、在基板的曝露部分中蝕刻溝槽(例如：藉由使用乾式蝕刻及/或濕式蝕刻)、使用一或多種介電材料填充溝槽(例如：藉由使用化學氣相沉積製程)、以及藉由研磨製程(例如：化學機械研磨(Chemical-Mechanical Polishing, CMP)) 以平坦化基板並移除介電材料的多餘部分。在一些實施例中，被填充的溝槽可具有多層結構，例如以氮化矽或氧化矽填充的熱氧化物襯墊層(liner layer)。
在另一個實施例中，閘極310可替代地或額外地包括用於電路性能與製程整合的其他合適材料。舉例來說，閘極介電層包括高k值介電材料層，例如金屬氧化物、金屬氮化物或金屬氮氧化物。在各種實施例中，高k值介電材料層包括藉由合適之沉積方法形成的金屬氧化物：二氧化鋯(ZrO2 )、氧化鋁(Al2 O3 )、以及二氧化鉿(HfO2 )。閘極介電層可進一步包括夾設(interpose)於半導體基板402與高k值介電材料之間的界面層(interfacial layer)。
閘極電極包括金屬，例如鋁、銅、鎢、金屬矽化物、摻雜之多晶矽、其他合適之導電材料、或其組合。閘極電極可包括複數導電薄膜，複數導電薄膜被設計為例如覆蓋層(capping layer)、功函數(work function)金屬層、阻擋層(blocking layer)、以及填充金屬層(例如鋁或鎢)。設計用於功函數的複數導電薄膜分別與nFET及pFET匹配。在一些實施例中，用於nFET的閘極電極所包括的功函數金屬，具有被設計為等於或小於4.2eV的功函數的組成，而用於pFET之閘極電極所包括的功函數金屬，具有被設計為等於或大於5.2eV的功函數的組成。舉例來說，用於nFET的功函數金屬層包括鉭、鈦鋁、氮化鈦鋁或其組合。在其他範例中，用於pFET的功函數金屬層包括氮化鈦、氮化鉭或其組合。
第5圖係根據一些實施例所建構的，積體電路結構100的一部分(特別是SRAM位元單元)的俯視圖。如第5圖所示，積體電路結構100包括形成於p井304內之一數量(N)的鰭式主動區308上的兩個或更多個的第一下拉裝置(PD-1)，以及形成於p井306內之上述數量(N)的鰭式主動區308上的兩個或更多個的第二下拉裝置(PD-2)。在所繪範例中，上述數量N為2。在其他範例中，上述數量N可為3、4等。
第6圖係根據一些實施例所建構的，積體電路結構100的一部分的截面圖。在第6圖中，積體電路結構100具有垂直堆疊的通道結構，其中複數通道是垂直堆疊的。特別地，積體電路結構100包括基板602以及形成於基板602上方的複數通道604。積體電路結構100更包括形成於通道604周圍的閘極606，以及設置於閘極606兩側的源極/汲極(S/D)特徵608。具體來說，閘極606包裹環繞垂直堆疊之複數通道604中的每一者，其中通道604橫跨在設置於閘極606之兩側的S/D特徵608之間。積體電路結構100還包括其他特徵，例如夾設於閘極606與S/D特徵608之間的(一或多種介電材料的)內部間隔物610；設置於閘極606之側壁上的閘極間隔物612；摻雜井(doped well)614(例如：N井或P井)；以及層間介電(interlevel dielectric, ILD)層616。閘極606包括閘極介電層以及閘極電極。閘極介電層包括一或多種介電材料，例如高k值介電材料。閘極介電層可進一步包括位在高k值介電材料下方的界面層(例如：氧化矽)。閘極電極包括一或多種導電材料，例如覆蓋層、功函數金屬及填充金屬。因此，SRAM位元單元104的各種nFET及pFET由那些垂直堆疊的通道形成。此外，下拉裝置之通道的第一數量N1與上拉裝置之通道的第二數量N2，可被設計為彼此並不相同，以調整SRAM單元的性能。舉例來說，比值N1/N2被設計為大於1，例如N1/N2 = 2/1；3/2；5/3等。
SRAM位元單元104的那些FET進一步地連接以形成功能性的SRAM電路。第7圖係根據一些實施例所建構的，積體電路結構100的一部分的局部俯視圖。第7圖與第3圖相似，但包括根據第2圖連接FET的互連結構。互連結構包括各種導電特徵，例如分佈在複數金屬層中的接點(contact)(接點特徵)；通孔(via)(通孔特徵)以及金屬線，被配置以達成設計好的連接。
在第7圖中，第一上拉裝置PU-1及第二上拉裝置PU-2的源極連接到具有較高電壓的第一電源線(電源線Vdd)；第一下拉裝置PD-1及第二下拉裝置PD-2的源極連接至具有較低電壓的第二電源線(電源線Vss，例如：接地線)；第一傳輸閘PG-1及第二傳輸閘PG-2的汲極分別連接至位元線(BL)及互補位元線(BLB)；而第一傳輸閘PG-1及第二傳輸閘PG-2的閘極分別連接到字元線(WL)及互補字元線(WLB)。在一些實施例中，僅有字元線WL或互補字元線WLB會與相鄰的SRAM單元共享。在積體電路100的此實施例中，每個SRAM單元包括第一條的電源線Vss及第二條的電源線Vss，如第7圖所示。
那些電源線(電源線Vdd及Vss)與訊號線(位元線BL、互補位元線BLB、字元線WL及互補字元線WLB)並非都形成在積體電路結構100的前側上，而是分佈在積體電路結構100的前側與後側上。特別地，積體電路結構100包括前側互連結構與後側互連結構，前側互連結構與後側互連結構分別設置於積體電路結構100的前側與後側上，且被配置以連接上拉裝置、下拉裝置及傳輸閘的各種組件以形成SRAM位元單元104。該配置的設計考慮了各種因素及參數，包括各種導電特徵的尺寸、堆積密度、導電特徵的電阻、相鄰之導電特徵間的寄生電容、疊對偏移(overlay shifting)以及製程邊限。舉例來說，如果導電特徵過於靠近，則疊對偏移可能會導致短路及漏電問題；導電特徵的尺寸縮小，會導致電阻增加；還有寄生電容的增加；製程邊限減少等。如果導電特徵的尺寸增加，則導電特徵的電阻會降低，但相鄰之導電特徵之間的間隔會減少，導致寄生電容增加，並且降低製程邊限。如果將屏蔽導電特徵設置在相鄰的導電特徵之間，則寄生電容降低。然而，會降低堆積密度，及/或增加導電特徵的電阻。
在所繪實施例中，位元線(位元線BL及互補位元線BLB)中的一者以及電源線(電源線Vdd及Vss)中的一者形成在前側上，而位元線(位元線BL及互補位元線BLB)中的另一者以及電源線(電源線Vdd及Vss)中的另一者形成在積體電路結構100的後側上。在實施例中更進一步，位元線BL以及連接至第二下拉裝置PD-2的第二電源線(電源線Vss)形成在後側上；而互補位元線BLB以及連接到第一下拉裝置PD-1的第二電源線(電源線Vss)，還有連接到第一上拉裝置PU-1與第二上拉裝置PU-2的第一電源線(電源線Vdd)形成在後側上。積體電路結構100亦包括對接(butted)接點620以著陸(landing)在主動區及閘極上。舉例來說，一個對接接點620(第7圖左側的那個)連接至第二上拉裝置PU-2與第二下拉裝置PD-2的共同閘極，以及連接至第一上拉裝置PU-1與第一下拉裝置PD-1的汲極特徵。另一對接接點620(第7圖右側的那個)連接至第一上拉裝置PU-1與第一下拉裝置PD-1的共同閘極，以及連接至第二上拉裝置PU-2與第二下拉裝置PD-2的汲極特徵。此外，字元線(字元線WL及互補字元線WLB)可被形成在前側、後側或兩者上。舉例來說，字元線(字元線WL及互補字元線WLB)中的一者被形成在前側上，而另一者被形成在後側上。更具體地來說，相鄰的單元可被以不同方式配置，以適當地調整前側與後側兩者上的選路圖案密度。在所繪範例中，字元線WL被形成在後側上，而互補字元線WLB被形成在前側上。在此範例中更進一步，一個SRAM單元中的字元線WL與互補字元線WLB是與相鄰的單元共享的。
這在第8A圖、第8B圖及第8C圖中進一步分別顯示為沿著第7圖之虛線AA’、BB’及CC’的局部截面圖。積體電路結構100包括基板702，基板702上形成有SRAM位元單元104的各種裝置(上拉裝置、下拉裝置及傳輸閘裝置)。積體電路結構100更包括形成在基板702之前側上的前側互連結構704，以及形成在基板702之後側上的後側互連結構706。前側互連結構704可包括分佈在複數金屬層中的接點特徵710、通孔特徵712以及金屬線714，金屬層例如最靠近基板的第一金屬層、位在第一金屬層上方的第二金屬層、位在第二金屬層上方的第三金屬層，依此類推。具體來說，前側互連結構704包括接點特徵710，接點特徵710著陸在諸如源極/汲極特徵的裝置特徵上；包括通孔特徵712，著陸在接點特徵710上；以及包括金屬線714(例如：第一金屬層中的金屬線)，著陸在通孔特徵712上。特別地，金屬線714A經由通孔特徵712A與接點特徵710A向下連接至上拉裝置(第一上拉裝置PU-1及第二上拉裝置PU-2)的源極，以及向上連接到第一電源線(電源線Vdd)，因此亦被以Vdd稱呼。金屬線714B經由通孔特徵712B與接點特徵710B向下連接至下拉裝置(第一下拉裝置PD-1)的源極，以及向上連接至第二電源線(電源線Vss)，因此亦被以Vss稱呼。金屬線714C經由通孔特徵712C與接點特徵710C向下連接至傳輸閘裝置(第二傳輸閘PG-2)的汲極，以及向上連接至互補位元線(BLB)，因此亦被以BLB稱呼。金屬線714D經由通孔特徵712D與接點特徵710D向下連接至傳輸閘裝置(第一傳輸閘PG-1)的閘極電極，並向上連接至字元線(WL)，因此亦被以WL稱呼。應注意的是，為使說明清晰易懂，本文以接點特徵710統稱接點特徵710A、710B、710C以及710D、以通孔特徵712統稱通孔特徵712A、712B、712C以及712D、以及以金屬線714統稱金屬線714A、714B、714C以及714D。
後側互連結構706可包括複數金屬層，例如最靠近基板的第一金屬層、第二金屬層、第三金屬層等。具體來說，後側互連結構706包括接點特徵(亦稱為通孔特徵或後側通孔特徵)720，著陸在諸如源極/汲極特徵的裝置特徵上；以及包括金屬線722(例如：最靠近基板之第一金屬層的金屬線)，著陸在通孔特徵720上。特別地，金屬線722A經由通孔特徵720A連接至傳輸閘裝置(第一傳輸閘PG-1)的汲極以作為位元線(BL)。金屬線722B經由通孔特徵720B連接至下拉裝置(第二下拉裝置PD-2)的源極以作為第二電源線(電源線Vss)。金屬線722C經由通孔特徵720C連接至傳輸閘裝置(第二傳輸閘PG-2)的閘極電極以作為互補字元線(WLB)，因此亦被以WLB稱呼。儘管前側互連結構704顯示了一個金屬層中的金屬線，以及顯示了前側與金屬線之間的通孔特徵和接點特徵，但是本揭露亦考量了附加金屬線與附加導電特徵(例如：相鄰金屬線之間的通孔特徵)。相似地，儘管後側互連結構706顯示了單一金屬層中的金屬線，以及顯示了後側與金屬線之間的通孔特徵，但是本揭露亦考量了附加金屬線與其他導電特徵(例如接點特徵)。應注意的是，為使說明清晰易懂，本揭露以通孔特徵720統稱通孔特徵720A、720B及720C，並以金屬線722統稱金屬線722A、722B及722C。
在替代性實施例中，互補位元線BLB以及與第一下拉裝置PD-1相關之電源線Vss的金屬線以及對應之接點特徵被形成在後側上，而位元線BL、與第二下拉裝置PD-2相關之電源線Vss、還有Vdd的金屬線以及對應之接點特徵被形成在基板的前側。在一些實施例中，字元線WL被形成在後側上，而互補位元線WLB被形成在前側上，反之亦然，或者兩者都被形成在前側上。在一些實施例中，單元僅包括位元線WL或是具有與相鄰之單元共享的互補位元線WLB。進一步地，相鄰之SRAM位元單元104的位元線不對稱地配置在基板的前側與後側上。舉例來說，一個SRAM位元單元被配置為如第7圖、第8A圖及第8B圖所示的佈局，而相鄰之SRAM位元單元104被配置為如上述替代性實施例中所述的佈局。陣列中的SRAM位元單元104被相似地配置為這種非對稱佈局。這在第9A圖及第9B圖中進一步地描述及說明。根據一些實施例建構第9A圖及第9B圖，第9A圖為積體電路結構100的俯視圖，而第9B圖為積體電路結構100沿著第9A圖之虛線AA’的截面圖。為使圖式清晰易懂，一些特徵並未顯示於第9B圖。可使用相似的非對稱配置來配置一系列的附加單元。
在第9A圖及第9B圖所繪實施例中，積體電路結構100包括兩個SRAM位元單元104A及104B。每個單元包括電源線(電源線Vss及Vdd)以及位元線(位元線BL及互補位元線BLB)。特別地，第一單元104A(即：SRAM位元單元104A)包括分別用於位元線BL和電源線Vss(與第二下拉裝置PD-2有關)的金屬線(金屬線722A及722B)以及對應之接點特徵，且它們被形成在後側上。第一單元104A亦包括分別用於電源線Vss(與第一下拉裝置PD-1有關)、電源線Vdd及互補位元線BLB的金屬線(金屬線714B、714A及714C)以及對應之接點特徵，且它們被形成在基板的前側上。第一單元104A亦包括形成在基板之前側上的金屬線714D以及用於字元線WL的對應之接點特徵。
第二單元104B(即：SRAM位元單元104B)被以各種方式不對稱地設計，包括金屬線在後側與前側之間的分佈；以及金屬線的位置、尺寸和形狀。第二單元104B包括用於位元線BL和電源線Vss(與第二下拉裝置PD-2有關)的金屬線(金屬線722A2及722B2)以及對應之接點特徵。第二單元104B亦包括用於互補位元線BLB、電源線Vss(與第一下拉裝置PD-1有關)和電源線Vdd的金屬線714B2、714A2及714C2，以及對應之接點特徵。然而，用於互補位元線BLB及電源線Vss(與第一下拉裝置PD-1有關)的金屬線714C2及714B2被形成在後側上，而用於Vss(與第二下拉裝置PD-2有關)、電源線Vdd及位元線BL的金屬線722B2、714A2及722A2被形成在基板的前側上，如第9B圖所示。應注意的是，在第9B圖中以虛線顯示了未直接穿過虛線AA’所切割之截面的一些金屬線(例如：金屬線714B及714D)。在第9A圖及第9B圖中，均以虛線顯示了形成於後側上的金屬線。第二單元104B亦包括形成在基板之前側上的金屬線714D2以及用於字元線WL的對應之接點特徵。
第9C圖及第9D圖係根據一些實施例所示，積體電路結構100之特性的圖解圖式，例如第9A圖及第9B圖之一者的特性。在第9C圖及第9D圖中，如果位元線BL是形成在前側上的，則「BL0」代表位在第一金屬層中之位元線BL下方且電性連接至位元線BL的對應之接點特徵。相似地，如果互補位元線BLB是形成在前側上的，則「BLB0」代表位在第一金屬層中之互補位元線BLB下方且電性連接至互補位元線BLB的對應之接點特徵；而若互補位元線BLB被形成在前側上的第一金屬層中或是被形成在後側上，則「BLB1」代表對應之互補位元線BLB。垂直軸代表訊號(例如：電壓)，而水平軸代表路徑上的訊號(在一個範例中，例如自對應之接點特徵的頂部到底部的路徑上的訊號)。在理想情況下，訊號理應維持在保存位準(save level)而不會損失。舉例來說，如第9C圖及第9D圖所示，訊號726代表沒有損失之互補位元線BLB的理想訊號。在第9C圖中，「BL0攻擊者(attacker)」728代表因為BL0與BLB0之間的耦合而在BL0的影響下的BLB0的訊號，其中位元線BL與互補位元線BLB兩者均形成在前側。在第9D圖中，「BLB1攻擊者」730代表因為增加到互補位元線BLB訊號線中的額外電阻而在BLB1的影響下的BLB0的訊號，其中位元線BL與互補位元線BLB兩者均形成在前側。第9C圖及第9D圖顯示了BLB0的訊號因為BL0攻擊者或BLB1攻擊者而顯著地降低了。相對地，當所揭露之積體電路結構100具有非對稱位元線設計時，BLB0的對應訊號更接近於理想訊號，且來自BL0攻擊者的損失也減少了，如第9C圖所示的訊號732，或者是來自BLB1攻擊者的損失減少了，如第9D圖所示的訊號734。應注意的是，在積體電路結構100之前側與後側之間的各種導電特徵的重新分配之後，諸如接點特徵、通孔特徵及金屬線的導電特徵被調整以最佳化(optimize)間隔及尺寸。
所揭露之SRAM位元單元104的非對稱佈局具有各種考量及優點。舉例來說，因為增加的金屬尺寸，位元線具有降低的電阻；因為非對稱地分佈在前側與後側之間且相距甚遠，位元線BL與互補位元線BLB的耦合效應得以降低；以及位元線BL、互補位元線BLB、電源線Vdd、電源線Vss及對接接點620(在第9A圖及第9B圖中標記為「BCT」)之間的寄生電容配置有較大的間隔。
可藉由任何合適的方法形成前側互連結構，例如鑲嵌(damascene)製程、雙鑲嵌製程、或是用於形成鋁互連的製程。用於形成鋁互連的製程包括金屬沉積、金屬圖案化以及ILD沉積(可進一步包括CMP)。可藉由相似的方法形成後側互連結構。舉例來說，後側金屬線與對應之接點和通孔，可藉由鑲嵌製程、雙鑲嵌製程、或是用於形成鋁互連的製程來形成。那些互連結構進一步地顯示於第10A圖及第10B圖中。第10A圖及第10B圖係根據各種實施例所建構之積體電路結構100的截面圖。
在第10A圖中，積體電路結構100包括其上形成有各種裝置的基板702、前側互連結構704、以及後側互連結構706。基板702包括被配置以形成各種FET的主動區736、源極/汲極特徵406以及閘極堆疊310，各種FET例如SRAM位元單元104的上拉裝置、下拉裝置及傳輸閘裝置。前側互連結構704包括形成在前側ILD層744上的前側接點特徵740、通孔及金屬線，設置在前側且被配置以連接閘極堆疊310與一些源極/汲極特徵406。為了說明僅提供了前側接點特徵740。前側接點特徵740可進一步包括形成在源極/汲極特徵406上的矽化物特徵742，以降低接觸電阻。前側接點特徵740著陸於源極/汲極特徵406的前側表面上。
後側互連結構706包括形成於後側ILD層754上的後側接點特徵750、金屬線756及通孔(可進一步包括在其他金屬層上的金屬線)，設置在後側且被配置以連接一些源極/汲極特徵(且可包括一些閘極堆疊310)。為了說明僅提供後側接點特徵750以及金屬線756。後側接點特徵750可進一步包括形成在源極/汲極特徵406上的矽化物特徵752，以降低接觸電阻。後側接點特徵750著陸於源極/汲極特徵406的後側表面上。金屬線756著陸於後側接點特徵750上，且亦被稱為後側電力導軌(power rail)。舉例來說，金屬線756可包括第9B圖之金屬線722。後側接點特徵750著陸於源極/汲極特徵406的後側上。積體電路結構100可包括其他特徵，例如用於隔離的介電層758。
形成積體電路結構100的方法可包括形成閘極堆疊與源極/汲極特徵的前段(front-end of line, FEOL)製程；形成前側接點的中段(middle-end of line, MEOL)製程；以及形成前側互連結構704之金屬線與通孔還有鈍化層(passivation)的後段(back-end of line, BEOL)製程。上述方法更包括將一基板接合(bonding)到前側、自後側薄化基板、形成後側接點特徵750、後側金屬線756等。
積體電路結構100可被形成在具有垂直堆疊之複數通道的結構上，如第10B圖所示。在第10B圖中，前側接點特徵740被形成在一個源極/汲極特徵406上，而後側接點特徵750被形成在另一個源極/汲極特徵406上，且後側金屬線756被連接至後側接點特徵750。
在所揭露之積體電路結構100中，各種金屬線包括金屬材料，例如銅(Cu)、鋁(Al)、鎢(W)、釕(Ru)、鈷(Co)、鉬(Mo)、 或其組合；且可進一步包括阻障層，例如鈦及氮化鈦(Ti/TiN)、或是鉭及氮化鉭(Ta/TaN)。在一些範例中，阻障層可使用Ru。
在一些實施例中，可將SRAM位元單元104建構為不同的非對稱佈局以達成相似的優點。下文進一步描述一些實施例。
根據一些實施例建構第11A圖及第11B圖，第11A圖為積體電路結構100的俯視圖，而第11B圖為積體電路結構100沿著第11A圖之虛線AA’的截面圖。為使圖式清晰易懂，一些特徵並未顯示於第11B圖。可使用相似的非對稱配置來配置一系列的附加單元。特別地，相鄰之SRAM單元的電源線Vdd亦被不對稱地設計，例如在一個單元中的電源線Vdd被形成在前側，而相鄰單元中的電源線Vdd則被形成在基板的後側。
在第11A圖及第11B圖所示之所繪實施例中，積體電路結構100包括兩個SRAM位單元104A及104B。每個單元包括電源線(電源線Vss及Vdd)以及位元線(位元線BL及互補位元線BLB)。特別地，第一單元104A包括分別用於電源線Vdd、位元線BL及電源線Vss(與第二下拉裝置PD-2有關)的金屬線714A、722A與722B，以及對應之接點特徵，且它們被形成在後側上。第一單元104A亦包括分別用於電源線Vss(與第一下拉裝置PD-1有關)及互補位元線BLB的金屬線(金屬線714B及714C)，以及分對應之接點特徵，且它們被形成在基板的前側上。第一單元104A亦包括形成在基板之前側上的用於字元線WL的金屬線714D以及對應之接點特徵。
第二單元104B被以各種方式不對稱地設計，包括金屬線在後側與前側之間的分佈；以及金屬線的位置、尺寸和形狀。第二單元104B包括用於位元線BL和電源線Vss(與第二下拉裝置PD-2有關)的金屬線722A2及722B2，以及對應之接點特徵。第二單元104B亦包括用於互補位元線BLB、電源線Vss(與第一下拉裝置PD-1有關)和電源線Vdd的金屬線714B2、714A2及714C2，以及對應之接點特徵。然而，用於互補位元線BLB及電源線Vss(與第一下拉裝置PD-1有關)的金屬線714C2及714B2被形成在後側上，而用於Vss(與第二下拉裝置PD-2有關)、Vdd及位元線BL的金屬線722B2、714A2及722A2被形成在基板的前側上，如第11B圖所示。應注意的是，在第11B圖中以虛線顯示了未直接穿過虛線AA’所切割之截面的一些金屬線(例如：金屬線714B及714D)。在第11A圖及第11B圖中，均以虛線顯示了形成於後側上的金屬線。第二單元104B亦包括形成在基板之前側上的用於字元線WL的金屬線714D2以及對應之接點特徵。
根據一些實施例建構第12A圖及第12B圖，第12A圖為積體電路結構100的俯視圖，而第12B圖為積體電路結構100沿著第12A圖之虛線AA’的截面圖。為使圖式清晰易懂，一些特徵並未顯示於第12B圖。可使用相似的非對稱配置來配置一系列的附加單元。特別地，相鄰之SRAM單元的電源線Vdd亦被不對稱地設計，例如在一個單元中的電源線Vdd被形成在前側，而相鄰單元中的電源線Vdd則被形成在基板的後側。
在第12A圖及第12B圖所示的所繪實施例中，積體電路結構100包括兩個SRAM位單元104A及104B。每個單元包括電源線(電源線Vss及Vdd)以及位元線(位元線BL及互補位元線BLB)。特別地，第一單元104A包括分別用於位元線BL及電源線Vss(與第二下拉裝置PD-2有關)的金屬線722A與722B，以及對應之接點特徵，且它們被形成在後側上。第一單元104A亦包括分別用於電源線Vdd、電源線Vss(與第一下拉裝置PD-1有關)及互補位元線BLB的金屬線714A、714B及714C，以及對應之接點特徵，且它們被形成在基板的前側上。第一單元104A亦包括形成在基板之前側上的用於字元線WL的金屬線714D以及對應之接點特徵。
第二單元104B被以各種方式不對稱地設計，包括金屬線在後側與前側之間的分佈；以及金屬線的位置、尺寸和形狀。第二單元104B包括用於位元線BL和電源線Vss(與第二下拉裝置PD-2有關)的金屬線(722A2及722B2)，以及對應之接點特徵。第二單元104B亦包括用於互補位元線BLB、電源線Vss(與第一下拉裝置PD-1有關)和電源線Vdd的金屬線(714B2、714A2及714C2)，以及對應之接點特徵。然而，用於互補位元線BLB、電源線Vdd及位元線BL的金屬線714C2、714A2及722A2被形成在後側上，而用於Vss(與第二下拉裝置PD-2有關)及電源線Vss(與第一下拉裝置PD-1有關)的金屬線722B2及714B2被形成在基板的前側上，如第12B圖所示。應注意的是，在第12B圖中以虛線顯示了未直接穿過虛線AA’所切割之截面的一些金屬線(例如：金屬線714B及714D)。在第12A圖及第12B圖中，均以虛線顯示了形成於後側上的金屬線。第二單元104B亦包括形成在基板之前側上的用於字元線WL的金屬線714D2以及對應之接點特徵。
根據一些實施例建構第13A圖及第13B圖，第13A圖為積體電路結構100的俯視圖，而第13B圖為積體電路結構100沿著第13A圖之虛線AA’的截面圖。為使圖式清晰易懂，一些特徵並未顯示於第13B圖。可使用相似的非對稱配置來配置一系列的附加單元。特別地，相鄰之SRAM單元的電源線Vdd亦被不對稱地設計，例如在一個單元中的電源線Vdd被形成在前側，而相鄰單元中的電源線Vdd則被形成在基板的後側。
在第13A圖及第13B圖所示的所繪實施例中，積體電路結構100包括兩個SRAM位單元104A及104B。每個單元包括電源線(電源線Vss及Vdd)以及位元線(位元線BL及互補位元線BLB)。特別地，第一單元104A包括分別用於位元線BL及互補位元線BLB的金屬線722A與714C，以及對應之接點特徵，且它們被形成在後側上。第一單元104A亦包括分別用於電源線Vss(與第一下拉裝置PD-1有關)、電源線Vdd及電源線Vss(與第二下拉裝置PD-2有關)的金屬線714B、714A及722B，以及對應之接點特徵，且它們被形成在基板的前側上。第一單元104A亦包括形成在基板之前側上的用於字元線WL的金屬線714D以及對應之接點特徵。
第二單元104B被以各種方式不對稱地設計，包括金屬線在後側與前側之間的分佈；以及金屬線的位置、尺寸和形狀。第二單元104B包括用於位元線BL和電源線Vss(與第二下拉裝置PD-2有關)的金屬線722A2及722B2，以及對應之接點特徵。第二單元104B亦包括用於互補位元線BLB、電源線Vss(與第一下拉裝置PD-1有關)和電源線Vdd的金屬線714B2、714A2及714C2，以及對應之接點特徵。然而，用於電源線Vss(與第二下拉裝置PD-2有關)、電源線Vdd及電源線Vss(與第一下拉裝置PD-1有關)的金屬線722B2、714A2及714B2被形成在後側上，而用於互補位元線BLB及位元線BL的金屬線714C2及722A2被形成在基板的前側上，如第13B圖所示。應注意的是，在第13B圖中以虛線顯示了未直接穿過虛線AA’所切割之截面的一些金屬線(例如：金屬線714B及714D)。在第13A圖及第13B圖中，均以虛線顯示了形成於後側上的金屬線。第二單元104B亦包括形成在基板之前側上的用於字元線WL的金屬線714D2以及對應之接點特徵。
本揭露亦考量了其他的非對稱佈局。下文詳細提供了一種產生積體電路結構的方法，該積體電路結構所具有的SRAM單元擁有非對稱的佈局(例如：那些第9A圖至第9B圖、第11A圖至第11B圖、第12A圖至第12B圖及第13A圖至第13B圖所示的佈局)。第14圖係根據一些實施例所建構之方法800的流程圖。
在方法800的操作802中，接收具有複數SRAM單元之積體電路的佈局作為初始佈局。在初始佈局中，各種位元線(位元線BL及互補位元線BLB)、字元線(字元線WL及互補字元線WLB)、以及電源線(電源線Vss及Vdd)被配置在基板的前側。在操作804中，於每個SRAM單元中識別與各種位元線(位元線BL及互補位元線BLB)、字元線(字元線WL及互補字元線WLB)、以及電源線(電源線Vss及Vdd)相關的接點特徵。在操作806中，根據相關參數(例如：接觸電阻及RC常數)與設計準則(例如：接點間隔、屏蔽效應(shielding effect)、RC常數(阻容常數)以及例如下文進一步詳細說明的其他相關因素)將SRAM單元中識別出來的接點特徵分為兩組：第一群組和第二群組。在操作808中，積體電路中的SRAM單元的佈局被修改，使得第一群組的接點與對應之導電特徵(即：通孔特徵及金屬線)被配置於基板的前側上，而第二群組的接點與對應之導電特徵被配置於基板的後側上。在操作810，該過程是根據各種因素(例如上述因素)的疊代(iterative)製程，直到SRAM單元中的佈局被最佳化為止。操作810亦對其他SRAM單元重複這種製程。舉例來說，在處理完第一SRAM單元之後，以相似的方式處理相鄰的SRAM單元，特別地，相鄰之SRAM單元是根據相同的因素以及額外根據相鄰之SRAM單元(根據相同的因素處理)之間的交互作用的效應來處理的，以達成非對稱的佈局。具體來說，對於第一SRAM單元，那些因素用於在單元間(intercell)進行評估，而對於第二(相鄰)SRAM單元，那些因素同時用於在單元間及單元內(intracell)進行評估。舉例來說，由於第一單元與第二單元中的互補位元線BLB相距甚遠以降低串擾(cross-talk)，因此根據單元間效應及單元內效應，第一SRAM單元所具有的互補位元線BLB被配置在後側，而第二SRAM單元所具有的互補位元線BLB則配置在前側。當該製程持續擴展到其他SRAM單元時，可能具有複數相鄰的單元，且需要對複數相鄰單元考慮單元內效應。方法800亦可包括操作812，在操作812中，根據修改後的佈局製造積體電路。舉例來說，根據修改後的佈局製造各種光罩，並使用光罩在半導體基板上製造積體電路。
回來參照操作806以將接點分類為第一群組及第二群組，並考慮各種因素。可根據那些因素的影響顯著性(impact significance)依序對那些因素進行評估。在第14圖所示的一個實施例中，各種因素根據操作820至826處的因素依序進行考量。在操作820中，首先考量諸如接點間隔的設計準則。那些間距過窄或違反設計準則的接點被考慮以分類成不同的群組(例如：一者在第一群組而另一者在第二群組)。因此，接點間隔得以增加、接點尺寸亦可增加、且接點電阻能夠降低。
在操作822中，考量屏蔽效應或串擾。串擾是指個別的線路之間不被期望的訊號傳輸。舉例來說，位元線BL與互補位元線BLB可攜帶不同的訊號，且這兩個訊號線之間的相互作用是不希望出現的。在此案例中，位元線BL與互補位元線BLB被分類到不同的群組。在本操作中，當分類到不同的群組的位元線BL與互補位元線BLB亦可能夠顯著減少接點間隔時，代替重新分配其他兩個接點特徵(例如：電源線Vss及Vdd)，位元線BL與互補位元線BLB會分別重新分配到後側與前側。
在操作824中，考量寄生電容及RC常數。導電特徵之間的寄生電容會影響RC常數與電路速度。在此操作中評估電路速度。可根據電路速度的需求進一步調整分組。舉例來說，若分組策略可在基本上不影響其他因素(例如：接點間隔及屏蔽效應)的情況下，根據電路規格(circuit specification)實質上提高電路速度或有效地調整局部速度(local speed)，則可以相應地修改佈局。
在操作826中，可將電源線的電壓位準作為一個效應進行考量，以形成用於在基板之前側與後側上進行重新分配的兩個群組。當分組仍具有進行進一步調整的自由時，具有不同電壓位準的電源線可成為進一步調整分組的一個因素。舉例來說，在相同單元或相鄰單元中的電源線Vss及Vdd可被分類到不同的群組。因此，可降低高壓電源線(電源線Vdd)與低(接地)電源線(電源線Vss)的交互作用。
上文根據一些實施例描述了方法800。不過，可使用不同的順序評估這些因素(例如：屏蔽效應，接著是接點間隔、RC常數及電源線)，或者，一些因素可被共同評估(例如：寄生電容及接點間隔)。可替代性地或附加地考量其他因素。舉例來說，共享字元線或疊對偏移。在該範例中更進一步，一些接點特徵或對應之導電特徵被以不同的光罩製造，疊對偏移是需要根據疊對偏移邊限評估的附加因素。
本揭露提供積體電路結構的各種實施例，上述積體電路結構所具有之SRAM陣列擁有非對稱的配置及連接。位元線BL、互補位元線BLB、電源線Vss及電源線Vdd的一個分組被形成在前側上，而位元線BL、互補位元線BLB、電源線Vss及電源線Vdd的另一個分組則被形成在基板的後側上。在一些實施例中，相鄰之SRAM位元單元被非對稱地配置以增強電路性能，例如感應的寄生電容、降低的電阻以及減少金屬線的位元線BL、互補位元線BLB、電源線Vss與電源線Vdd之間的耦合。
本揭露提供一種半導體結構及其製造方法。在一個態樣中，本揭露提供一種半導體結構。上述半導體結構包括具有一前側與一後側的基板；具有形成於基板之上述前側上的複數靜態隨機存取記憶體(SRAM)位元單元的SRAM電路，其中SRAM位元單元的每一者包括彼此交叉耦合的兩個反相器，以及包括耦接至兩個反相器的第一傳輸閘和第二傳輸閘；設置於基板的上述前側上，並連接至第一傳輸閘的第一位元線；以及設置於基板的上述後側上，並連接至第二傳輸閘的第二位元線。
在一或多個實施例中，上述半導體結構更包括設置於基板的上述前側上，並連接至兩個反相器之第一類型場效電晶體的第一電源線；以及設置於基板的上述後側上，並連接至兩個反相器之第二類型場效電晶體的第二電源線。
在一或多個實施例中，第一電源線為高功率電源線Vdd，且第一類型場效電晶體為p型場效電晶體；以及第二電源線為低功率電源線Vss，且第二類型場效電晶體為n型場效電晶體。
在一或多個實施例中，第三電源線設置於基板的上述前側上，並連接至兩個反相器的另一個n型場效電晶體；以及第三電源線為低功率電源線Vss。
在一或多個實施例中，SRAM位元單元的第二者相鄰於SRAM位元單元的第一者；SRAM位元單元之第二者的第一位元線設置於基板的上述後側上，並連接至SRAM位元單元之第二者的第二傳輸閘；以及SRAM位元單元之第二者的第二位元線設置於基板的上述前側上，並連接至SRAM位元單元之第二者的第一傳輸閘。
在一或多個實施例中，上述半導體結構更包括著陸於第一傳輸閘之源極/汲極特徵的頂部表面上的前側接點特徵；以及著陸於第二傳輸閘之源極/汲極特徵的底部表面上的後側接點特徵，其中第一電源線經由前側接點特徵連接至第一傳輸閘；以及第一電源線經由前側接點特徵連接至第一傳輸閘。
在一或多個實施例中，上述半導體結構更包括著陸於第一傳輸閘之源極/汲極特徵的頂部表面上的前側接點特徵；以及著陸於第二傳輸閘之源極/汲極特徵的底部表面上的後側接點特徵。
在一或多個實施例中，前側接點特徵更包括第一矽化特徵，設置於第一傳輸閘之源極/汲極特徵的頂部表面上；以及後側接點特徵更包括第二矽化特徵，設置於第二傳輸閘之源極/汲極特徵的底部表面上。
本揭露另一個態樣係有關於一種半導體結構。上述半導體結構包括具有一前側與一後側的基板；具有形成於基板之上述前側上之複數靜態隨機存取記憶體(SRAM)位元單元的SRAM電路，其中SRAM位元單元的每一者包括彼此交叉耦合的兩個反相器，以及包括耦接至兩個反相器的第一傳輸閘和第二傳輸閘；SRAM位元單元的第一單元，包括設置於基板之上述前側上並連接至第一傳輸閘的位元線，以及包括設置於基板之上述後側上並連接至第二傳輸閘的互補位元線；以及SRAM位元單元的第二單元，包括設置於基板之上述後側上並連接至第二單元之第一傳輸閘的位元線，以及包括設置於基板之上述前側上並連接至第二單元之第二傳輸閘的互補位元線。
在一或多個實施例中，第二單元從一側與第一單元相鄰。在一或多個實施例中，SRAM位元單元的第三單元從一相對側相鄰於第二單元；以及SRAM位元單元的第三單元包括設置於基板之上述前側上並連接至第三單元之第一傳輸閘的位元線，以及包括設置於基板之上述後側上並連接至第三單元之第二傳輸閘的互補位元線。
在一或多個實施例中，SRAM位元單元的第一單元更包括：第一電源線，設置於基板的上述前側上，並連接至兩個反相器的第一類型場效電晶體；以及第二電源線，設置於基板的上述後側上，並連接至兩個反相器的第二類型場效電晶體。
在一或多個實施例中，第一電源線為高功率電源線Vdd，且第一類型場效電晶體為p型場效電晶體；以及第二電源線為低功率電源線Vss，且第二類型場效電晶體為n型場效電晶體。在一或多個實施例中，SRAM位元單元的第一單元更包括第三電源線，設置於基板的上述前側上並連接至兩個反相器的另一個n型場效電晶體；以及第三電源線為低功率電源線Vss。
在一或多個實施例中，第三電源線設置於基板的上述前側上並連接至兩個反相器的另一個n型場效電晶體；以及第三電源線為低功率電源線Vss。
在一或多個實施例中，第一單元更包括：陸於第一傳輸閘之源極/汲極特徵的頂部表面上的前側接點特徵；以及著陸於第二傳輸閘之源極/汲極特徵的底部表面上的後側接點特徵，其中第一電源線經由前側接點特徵連接至第一傳輸閘；以及第一電源線經由前側接點特徵連接至第一傳輸閘。
在一或多個實施例中，前側接點特徵更包括第一矽化特徵，設置於第一傳輸閘之源極/汲極特徵的頂部表面上；以及後側接點特徵更包括第二矽化特徵，設置於第二傳輸閘之源極/汲極特徵的底部表面上。
本揭露又一種態樣係有關於一種半導體結構的製造方法。上述半導體結構的製造方法包括接收積體電路佈局，積體電路佈局具有複數靜態隨機存取記憶體(SRAM)單元；辨識SRAM單元中的複數電源線與複數訊號線的複數接點特徵；將接點特徵分類為一第一群組以及一第二群組；以及修改積體電路佈局，使得接點特徵的第一群組被配置於基板的一前側上，以及使得接點特徵的第二群組以不對稱結構被配置於基板的一後側上。
在一或多個實施例中，上述半導體結構的製造方法更包括根據修改後的積體電路佈局製造積體電路結構。在一或多個實施例中，將接點特徵分為第一群組以及第二群組的分類，更包括根據接點間隔、屏蔽效應、RC常數、以及電壓位準將上點特徵分類為上述第組以及第二群組。
前述內文概述多項實施例的特徵。本技術領域中具有通常知識者應當理解他們可輕易地以本揭露為基礎設計或修改其他製程及結構，以完成相同之目的及/或達到與本文介紹之實施例或範例相同之優點。本技術領域中具有通常知識者亦需理解，這些等效結構並未脫離本揭露之精神及範圍，且在不脫離本揭露之精神及範圍之情況下，可對本揭露進行各種改變、置換以及變更。
100:積體電路結構 102:SRAM陣列 104:SRAM位元單元 106:角落虛擬單元 108:WL邊緣條帶 110:WL邊緣單元 112:BL邊緣條帶 114:BL邊緣單元 PU-1:第一上拉裝置 PU-2:第二上拉裝置 PD-1:第一下拉裝置 PD-2:第二下拉裝置 PG-1:第一傳輸閘 PG-2:第二傳輸閘 BL:位元線 BLB:互補位元線 WL:字元線 WLB:互補字元線 Vdd:電源線 Vss:電源線 302:n井 304:p井 306:p井 308:主動區 310:閘極 AA’:虛線 402:半導體基板 404:隔離特徵 408:介電間隔物 406:源極與汲極 602:基板 604:通道 606:閘極 608:S/D特徵 610:內部間隔物 612:閘極間隔物 614:摻雜井 BB’:虛線 CC’:虛線 702:基板 704:前側互連結構 706:後側互連結構 710A~710D:接點特徵 712A~712D:通孔特徵 714A~714D:金屬線 720A~720C:通孔特徵 722A~722C:金屬線 104A:第一單元 104B:第二單元 620:對接接點 BCT:對接接點 714A2~714D2:金屬線 722A2, 722B2:金屬線 726:訊號 728:BL0攻擊者 730:BLB1攻擊者 732:訊號 734:訊號 740:前側接點特徵 742:矽化物特徵 744:前側ILD層 750:後側接點特徵 752:矽化物特徵 754:後側ILD層 756:金屬線 758:介電層 800:方法 802~826:操作
本揭露自後續實施方式及附圖可更佳理解。須強調的是，依據產業之標準作法，各種特徵並未按比例繪製。事實上，各種特徵之尺寸可能任意增加或減少以清楚論述。 第1圖係根據本揭露一些實施例之多種態樣所建構的，具有靜態隨機存取記憶體(SRAM)之積體電路的俯視圖。 第2圖係根據一些實施例所示，第1圖之積體電路中的SRAM位元單元的示意圖。 第3圖係根據一些實施例所示，第1圖之積體電路中的SRAM位元單元的俯視圖。 第4A圖係根據一些實施例所示，第3圖之SRAM位元單元的一部分沿著虛線AA’的截面圖。 第4B圖係根據一些實施例所示，第4A圖之SRAM位元單元的透視圖。 第5圖係根據一些實施例所示，第1圖之積體電路中的SRAM位元單元的俯視圖。 第6圖係根據一些實施例所示，第1圖之積體電路中的SRAM位元單元的截面圖。 第7圖係根據一些實施例所建構的，具有互連結構之第3圖的SRAM位元單元的俯視圖。 第8A圖、第8B圖及第8C圖係根據一些實施例所示，第7圖之SRAM單元位元沿著虛線AA’、BB’及CC’的截面圖。 第9A圖係根據一些實施例所建構的，具有兩個相鄰之SRAM位元單元的積體電路結構的俯視圖。 第9B圖係根據一些實施例所建構的，第9A圖之積體電路結構沿著虛線AA’的截面圖。 第9C圖及第9D圖係根據一些實施例所建構的圖解圖式，顯示第9A圖及第9B圖之積體電路結構的特性。 第10A圖係根據一些實施例所建構之積體電路結構的截面圖。 第10B圖係根據一些實施例所建構之積體電路結構的截面圖。 第11A圖係根據一些實施例所建構的，具有兩個相鄰之SRAM位元單元的積體電路結構的俯視圖。 第11B圖係根據一些實施例所建構的，第11A圖之積體電路結構沿著虛線AA’的截面圖。 第12A圖係根據一些實施例所建構的，具有兩個相鄰之SRAM位元單元的積體電路結構的俯視圖。 第12B圖係根據一些實施例所建構的，第12A圖之積體電路結構沿著虛線AA’的截面圖。 第13A圖係根據一些實施例所建構的，具有兩個相鄰之SRAM位元單元的積體電路結構的俯視圖。 第13B圖係根據一些實施例所建構的，第13A圖之積體電路結構沿著虛線AA’的截面圖。 第14圖係根據一些實施例所建構的流程圖，顯示產生具有複數SRAM單元之積體電路的非對稱佈局的方法。
100:積體電路結構
BL:位元線
BLB:互補位元線
WL:字元線
Vdd:電源線
Vss:電源線
702:基板
704:前側互連結構
706:後側互連結構
714A~714D:金屬線
722A~722B:金屬線
104A:第一單元
104B:第二單元
620:對接接點
BCT:對接接點
714A2~714D2:金屬線
722A2,722B2:金屬線

Claims (9)

  1. 一種半導體結構，包括：一基板，具有一前側以及一後側；一靜態隨機存取記憶體(SRAM)電路，具有形成於上述基板之上述前側上的複數SRAM位元單元，其中上述SRAM位元單元的每一者包括彼此交叉耦合的兩個反相器，以及包括耦接至上述兩個反相器的一第一傳輸閘和一第二傳輸閘；上述SRAM位元單元的一第一單元，包括：一第一位元線，設置於上述基板的上述前側上，並連接至上述第一傳輸閘；一第一互補位元線，設置於上述基板的上述後側上，並連接至上述第二傳輸閘；以及一第一電源線，設置於上述基板的上述前側上，並連接至上述兩個反相器的一第一類型場效電晶體，其中上述第一電源線為一高功率電源線，且上述第一類型場效電晶體為一p型場效電晶體；以及上述SRAM位元單元的一第二單元，包括：一第二位元線，設置於上述基板之上述後側上，並連接至上述第二單元的上述第一傳輸閘；以及一第二互補位元線，設置於上述基板之上述前側上，並連接至上述第二單元的上述第二傳輸閘。
  2. 如請求項1之半導體結構，其中上述第一單元更包括：一第二電源線，設置於上述基板的上述後側上，並連接至上述兩個反相器的一第二類型場效電晶體，其中上述第二電源線為一低功率電源線，且上述第二類型場效電晶體為一n型場效電晶體；以及 一第三電源線，設置於上述基板的上述前側上，並連接至上述兩個反相器的另一個n型場效電晶體，其中上述第三電源線為一低功率電源線。
  3. 一種半導體結構，包括：一基板，具有一前側以及一後側；一靜態隨機存取記憶體(SRAM)電路，具有形成於上述基板之上述前側上的複數SRAM位元單元，其中上述SRAM位元單元的每一者包括彼此交叉耦合的兩個反相器，以及包括耦接至上述兩個反相器的一第一傳輸閘和一第二傳輸閘；上述SRAM位元單元的一第一單元，包括設置於上述基板之上述前側上並連接至上述第一傳輸閘的一位元線，以及包括設置於上述基板之上述後側上並連接至上述第二傳輸閘的一互補位元線；以及上述SRAM位元單元的一第二單元，包括設置於上述基板之上述後側上並連接至上述第二單元之上述第一傳輸閘的一位元線，以及包括設置於上述基板之上述前側上並連接至上述第二單元之上述第二傳輸閘的一互補位元線。
  4. 如請求項3之半導體結構，其中：上述第二單元從一側與上述第一單元相鄰；上述SRAM位元單元的一第三單元從一相對側相鄰於上述第二單元；以及上述SRAM位元單元的上述第三單元包括設置於上述基板之上述前側上並連接至上述第三單元之上述第一傳輸閘的一位元線，以及包括設置於上述基板之上述後側上並連接至上述第三單元之上述第二傳輸閘的一互補位元線。
  5. 如請求項3之半導體結構，其中上述SRAM位元單元的上述第一單元更包括：一第一電源線，設置於上述基板的上述前側上，並連接至上述兩個反相器的 一第一類型場效電晶體；以及一第二電源線，設置於上述基板的上述後側上，並連接至上述兩個反相器的一第二類型場效電晶體。
  6. 如請求項5之半導體結構，其中上述第一單元更包括：一前側接點特徵，著陸於上述第一傳輸閘之一源極/汲極特徵的一頂部表面上；以及一後側接點特徵，著陸於上述第二傳輸閘之一源極/汲極特徵的一底部表面上；其中：上述第一電源線經由上述前側接點特徵連接至上述第一傳輸閘。
  7. 如請求項6之半導體結構，其中：上述前側接點特徵更包括一第一矽化特徵，設置於上述第一傳輸閘之上述源極/汲極特徵的上述頂部表面上；以及上述後側接點特徵更包括一第二矽化特徵，設置於上述第二傳輸閘之上述源極/汲極特徵的上述底部表面上。
  8. 一種半導體結構的製造方法，包括：接收一積體電路佈局，上述積體電路佈局具有複數靜態隨機存取記憶體(SRAM)單元，其中上述SRAM單元的每一者包括彼此交叉耦合的兩個反相器，以及包括耦接至上述兩個反相器的一第一傳輸閘和一第二傳輸閘；辨識上述SRAM單元中的複數電源線與複數訊號線的複數接點特徵；將上述接點特徵分類為一第一群組以及一第二群組；以及修改上述積體電路佈局，使得上述接點特徵的上述第一群組被配置於一基板的一前側上，以及使得上述接點特徵的上述第二群組以一不對稱結構被配置於 上述基板的一後側上，其中：上述SRAM單元的一第一單元包括連接至上述第一傳輸閘的一第一位元線，以及連接至上述第二傳輸閘的一第一互補位元線；上述SRAM單元的一第二單元包括連接至上述第二單元之上述第一傳輸閘的一第二位元線，以及連接至上述第二單元之上述第二傳輸閘的一第二互補位元線；以及上述第一位元線及上述第二互補位元線連接至配置於上述基板之上述前側上的上述第一群組，而上述第二位元線及上述第一互補位元線連接至配置於上述基板之上述後側上的上述第二群組。
  9. 如請求項8之半導體結構的製造方法，其中上述將接點特徵分為上述第一群組以及上述第二群組的分類，更包括根據接點間隔、屏蔽效應、RC常數、以及電壓位準將上述接點特徵分類為上述第一群組以及上述第二群組。
TW110115077A 2020-04-30 2021-04-27 半導體結構及其製造方法 TWI820418B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063017768P 2020-04-30 2020-04-30
US63/017,768 2020-04-30
US17/186,322 US11521676B2 (en) 2020-04-30 2021-02-26 SRAM structure with asymmetric interconnection
US17/186,322 2021-02-26

Publications (2)

Publication Number Publication Date
TW202209637A TW202209637A (zh) 2022-03-01
TWI820418B true TWI820418B (zh) 2023-11-01

Family

ID=78293309

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115077A TWI820418B (zh) 2020-04-30 2021-04-27 半導體結構及其製造方法

Country Status (5)

Country Link
US (3) US11521676B2 (zh)
KR (1) KR102494318B1 (zh)
CN (1) CN113594165B (zh)
DE (1) DE102021105451B4 (zh)
TW (1) TWI820418B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276581B1 (en) * 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit chip and manufacturing method thereof
US11527539B2 (en) * 2020-05-29 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Four-poly-pitch SRAM cell with backside metal tracks
US20230420371A1 (en) * 2022-06-27 2023-12-28 International Business Machines Corporation Stacked field effect transistor cell with cross-coupling
US20240172407A1 (en) * 2022-11-17 2024-05-23 Samsung Electronics Co., Ltd. Integrated circuit including cell array and backside power rail
CN115915749B (zh) * 2023-01-19 2023-06-02 合肥晶合集成电路股份有限公司 半导体结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090014798A1 (en) * 2007-07-11 2009-01-15 International Business Machines Corporation Finfet sram with asymmetric gate and method of manufacture thereof
TW201822343A (zh) * 2013-03-11 2018-06-16 台灣積體電路製造股份有限公司 靜態隨機存取記憶體裝置
US20190147928A1 (en) * 2010-06-25 2019-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Cell Structure for Dual-Port SRAM

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703392A (en) * 1995-06-02 1997-12-30 Utron Technology Inc Minimum size integrated circuit static memory cell
TW340975B (en) * 1996-08-30 1998-09-21 Toshiba Co Ltd Semiconductor memory
US6271542B1 (en) * 1997-12-08 2001-08-07 International Business Machines Corporation Merged logic and memory combining thin film and bulk Si transistors
JP4278338B2 (ja) * 2002-04-01 2009-06-10 株式会社ルネサステクノロジ 半導体記憶装置
JP2004022809A (ja) * 2002-06-17 2004-01-22 Renesas Technology Corp 半導体記憶装置
JP2004079897A (ja) * 2002-08-21 2004-03-11 Renesas Technology Corp スタティック型半導体記憶装置
US6864519B2 (en) * 2002-11-26 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS SRAM cell configured using multiple-gate transistors
US7183643B2 (en) * 2003-11-04 2007-02-27 Tessera, Inc. Stacked packages and systems incorporating the same
US7375402B2 (en) * 2004-07-07 2008-05-20 Semi Solutions, Llc Method and apparatus for increasing stability of MOS memory cells
JP4149969B2 (ja) * 2004-07-14 2008-09-17 株式会社東芝 半導体装置
US7402866B2 (en) 2006-06-27 2008-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contacts for MOS devices
US9099172B2 (en) * 2013-01-02 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-port SRAM connection structure
US7692954B2 (en) * 2007-03-12 2010-04-06 International Business Machines Corporation Apparatus and method for integrating nonvolatile memory capability within SRAM devices
US7915681B2 (en) * 2007-06-18 2011-03-29 Infineon Technologies Ag Transistor with reduced charge carrier mobility
US8687437B2 (en) 2010-11-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuitry
US8987137B2 (en) * 2010-12-16 2015-03-24 Lsi Corporation Method of fabrication of through-substrate vias
US8630132B2 (en) 2011-05-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM read and write assist apparatus
US8467233B2 (en) * 2011-06-06 2013-06-18 Texas Instruments Incorporated Asymmetric static random access memory cell with dual stress liner
JP5705053B2 (ja) * 2011-07-26 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
US8693235B2 (en) 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US8605523B2 (en) 2012-02-17 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking capacitive loads
US8976573B2 (en) * 2012-04-13 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for SRAM cells
US8901615B2 (en) * 2012-06-13 2014-12-02 Synopsys, Inc. N-channel and P-channel end-to-end finfet cell architecture
US8964492B2 (en) 2012-07-27 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking mechanism for writing to a memory cell
US8760948B2 (en) 2012-09-26 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple bitcells tracking scheme semiconductor memory array
US8982643B2 (en) 2012-12-20 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Shared tracking circuit
US9324413B2 (en) 2013-02-15 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuit, memory device and method
US8929160B2 (en) 2013-02-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking circuit
US9117510B2 (en) 2013-03-14 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit for memory write data operation
US9208854B2 (en) * 2013-12-06 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional dual-port bit cell and method of assembling same
US9245894B2 (en) * 2013-12-12 2016-01-26 Texas Instruments Incorporated Self aligned active trench contact
US9559040B2 (en) * 2013-12-30 2017-01-31 International Business Machines Corporation Double-sided segmented line architecture in 3D integration
US9257439B2 (en) 2014-02-27 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET SRAM
US9318564B2 (en) * 2014-05-19 2016-04-19 Qualcomm Incorporated High density static random access memory array having advanced metal patterning
KR102361386B1 (ko) * 2015-06-02 2022-02-10 인텔 코포레이션 후면 금속 층들을 이용한 고밀도 메모리 아키텍처
US9570156B1 (en) * 2015-08-21 2017-02-14 Globalfoundries Inc. Data aware write scheme for SRAM
US10332893B2 (en) 2015-09-25 2019-06-25 Intel Corporation Architecture to communicate signals for operating a static random access memory
FR3045869B1 (fr) * 2015-12-18 2020-02-07 Stmicroelectronics (Crolles 2) Sas Routage ameliore pour structure integree tridimensionnelle
US9799660B1 (en) * 2016-05-11 2017-10-24 Globalfoundries Inc. Stable and reliable FinFET SRAM with improved beta ratio
US11139241B2 (en) * 2016-12-07 2021-10-05 Intel Corporation Integrated circuit device with crenellated metal trace layout
US10083963B2 (en) * 2016-12-21 2018-09-25 Qualcomm Incorporated Logic circuit block layouts with dual-side processing
CN109545251B (zh) * 2017-09-22 2021-01-05 联华电子股份有限公司 由静态随机存取存储器组成的存储器元件的布局图案
WO2019066801A1 (en) * 2017-09-27 2019-04-04 Intel Corporation INTEGRATED CIRCUIT BOXES WITH PATTERNED PROTECTIVE MATERIAL
US10170484B1 (en) * 2017-10-18 2019-01-01 Globalfoundries Inc. Integrated circuit structure incorporating multiple gate-all-around field effect transistors having different drive currents and method
US10510385B2 (en) * 2018-02-23 2019-12-17 Globalfoundries U.S. Inc. Write scheme for a static random access memory (SRAM)
US10763863B2 (en) * 2018-09-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device for logic and memory co-optimization
US10756096B2 (en) * 2018-10-05 2020-08-25 Globalfoundries Inc. Integrated circuit structure with complementary field effect transistor and buried metal interconnect and method
US10892316B2 (en) * 2018-11-15 2021-01-12 Google Llc High density ball grid array (BGA) package capacitor design
US10797059B2 (en) * 2018-12-27 2020-10-06 United Microelectronics Corp. Method of designing a layout of a static random access memory pattern
US10825782B2 (en) * 2018-12-27 2020-11-03 Micron Technology, Inc. Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
US11437283B2 (en) * 2019-03-15 2022-09-06 Intel Corporation Backside contacts for semiconductor devices
US11139270B2 (en) * 2019-03-18 2021-10-05 Kepler Computing Inc. Artificial intelligence processor with three-dimensional stacked memory
US11018113B2 (en) * 2019-10-17 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory module, semiconductor package including the same, and manufacturing method thereof
US20210202472A1 (en) * 2019-12-27 2021-07-01 Intel Corporation Integrated circuit structures including backside vias
US10971505B1 (en) * 2020-02-10 2021-04-06 Taiwan Semiconductor Manufacturing Company Limited Memory devices and methods of manufacturing thereof
US20230274769A1 (en) * 2022-02-25 2023-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices with backside boost capacitor and methods for forming the same
US20230317146A1 (en) * 2022-04-01 2023-10-05 Intel Corporation Sram cells for low temperature integrated circuit operation
US20230345693A1 (en) * 2022-04-26 2023-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Cfet sram with butt connection on active area
US20230354570A1 (en) * 2022-04-28 2023-11-02 Samsung Electronics Co., Ltd. Integrated circuit devices including a power distribution network and methods of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090014798A1 (en) * 2007-07-11 2009-01-15 International Business Machines Corporation Finfet sram with asymmetric gate and method of manufacture thereof
US20190147928A1 (en) * 2010-06-25 2019-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Cell Structure for Dual-Port SRAM
TW201822343A (zh) * 2013-03-11 2018-06-16 台灣積體電路製造股份有限公司 靜態隨機存取記憶體裝置

Also Published As

Publication number Publication date
DE102021105451A1 (de) 2021-11-04
TW202209637A (zh) 2022-03-01
KR20210134513A (ko) 2021-11-10
DE102021105451B4 (de) 2024-06-06
US11996140B2 (en) 2024-05-28
CN113594165A (zh) 2021-11-02
CN113594165B (zh) 2024-04-09
US11521676B2 (en) 2022-12-06
US20230102877A1 (en) 2023-03-30
US20240321345A1 (en) 2024-09-26
US20210343332A1 (en) 2021-11-04
KR102494318B1 (ko) 2023-02-06

Similar Documents

Publication Publication Date Title
US11910586B2 (en) Integrated circuit and static random access memory thereof
TWI820418B (zh) 半導體結構及其製造方法
USRE49203E1 (en) Layout for multiple-fin SRAM cell
US20180012650A1 (en) Dual-Port SRAM Connection Structure
CN111106115B (zh) 半导体结构
US11587872B2 (en) Interconnect structure for improving memory performance and/or logic performance
US10170377B1 (en) Memory cell with recessed source/drain contacts to reduce capacitance
US20220231145A1 (en) Memory chip structure having gaa transistors with different threshold voltages and work functions for improving performances in multiple applications
US10522552B2 (en) Method of fabricating vertical transistor device
TWI801832B (zh) 記憶體電路、記憶體單元以及記憶體單元的操作方法
TW202316583A (zh) 靜態隨機存取記憶體單元結構
TWI843480B (zh) Sram單元
US20240064950A1 (en) Memory Device With Jogged Backside Metal Lines
US20230200039A1 (en) Integrated circuit and static random access memory (sram)
TW202240695A (zh) 半導體裝置