TWI801832B - 記憶體電路、記憶體單元以及記憶體單元的操作方法 - Google Patents

記憶體電路、記憶體單元以及記憶體單元的操作方法 Download PDF

Info

Publication number
TWI801832B
TWI801832B TW110111562A TW110111562A TWI801832B TW I801832 B TWI801832 B TW I801832B TW 110111562 A TW110111562 A TW 110111562A TW 110111562 A TW110111562 A TW 110111562A TW I801832 B TWI801832 B TW I801832B
Authority
TW
Taiwan
Prior art keywords
memory cells
bit line
row
memory
memory cell
Prior art date
Application number
TW110111562A
Other languages
English (en)
Other versions
TW202205287A (zh
Inventor
王屏薇
楊智銓
洪連嶸
張峰銘
徐國修
建隆 林
張瑞文
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/248,112 external-priority patent/US11552084B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202205287A publication Critical patent/TW202205287A/zh
Application granted granted Critical
Publication of TWI801832B publication Critical patent/TWI801832B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

記憶體電路包含複數個記憶體單元、第一位元線，第一位元線連接至該等記憶體單元的第一行記憶體單元、以及第二位元線，第二位元線連接至第一行記憶體單元。第一行記憶體單元與相鄰的第二行記憶體單元共用第一位元線。第一行記憶體單元與第三行記憶體單元共用第二位元線，第三行記憶體單元與第一行記憶體單元相鄰且與第二行記憶體單元對向。

Description

記憶體電路、記憶體單元以及記憶體單元的操作方法
本發明係有關於記憶體單元，特別是有關於共用位元線的記憶體單元以及其操作方法。
積體電路已進展至具有如7奈米、5奈米、以及3奈米小特徵尺寸之先進科技。在這些先進科技中，閘極間距(pitch)(間隔(spacing))持續地縮小，因此引發了接觸閘極橋接的疑慮。進一步而言，通常期望具有鰭片型主動區的三維電晶體，用於增強裝置效能。在鰭片型主動區上形成的三維場效電晶體(field effect transistors；FETs)亦稱為FinFETs。為了短通道控制，FinFETs需要狹小的鰭片寬度，而導致相對於平面FETs更小的源極/汲極區。這將減少對準的邊距(margin)，並且進一步縮小裝置間距以及增加封裝密度會產生問題。伴隨著縮小裝置尺寸，電源線形成在基板的背面。然而，現存的背面電源導軌仍面臨許多挑戰，包含路徑阻抗、對準邊距、佈局靈活性、以及封裝密度。因此，需要可應付此等疑慮的鰭式電晶體以及電源導軌的結構與方法，以增強電路的效能表現以及可靠性。
在此所述的實施例中，一種記憶體電路包含複數個記憶體單元以及第一位元線，第一位元線連接至該等記憶體單元的第一行記憶體單元、以及第二位元線，第二位元線連接至第一行記憶體單元。第一行記憶體單元與相鄰的第二行記憶體單元共用第一位元線。第一行記憶體單元與第三行記憶體單元共用第二位元線，第三行記憶體單元與第一行記憶體單元相鄰且與第二行記憶體單元對向。
在另一更廣泛的實施例中，一種記憶體單元包含第一傳輸閘電晶體、第二傳輸閘電晶體、第一字元線、以及第二字元線。第一傳輸閘電晶體連接至第一位元線。第一位元線被與記憶體單元在相同列的第一相鄰記憶體單元所共用。第二傳輸閘電晶體連接至第二位元線。第二位元線被與記憶體單元在相同列的第二相鄰記憶體單元所共用，以及第二相鄰記憶體單元設置在第一相鄰記憶體單元的對向側。第一字元線延伸通過記憶體單元且連接至第一傳輸閘電晶體以及第二傳輸閘電晶體。第二字元線延伸通過記憶體單元且連接至第一相鄰記憶體單元及第二相鄰記憶體單元。
在實施例中，一種記憶體單元的操作方法包含施加第一訊號至第一位元線，第一位元線相關於記憶體單元陣列中的第一行記憶體單元。第一位元線為記憶體單元陣列中的第二行記憶體單元所共用，且第二行記憶體單元與第一行記憶體單元相鄰。此操作方法包含施加第二訊號至相關於第一行記憶體單元的第二位元線，其中第二位元線為記憶體單元陣列中的第三行記憶體單元所共用，且第三行記憶體單元係與第一行記憶體單元相鄰，且與第二行記憶體單元對向設置。此操作方法亦包括施加第三訊號至通過記憶體單元陣列中的一列記憶體單元的兩字元線的其中之一者，從而選取位在該列記憶體單元以及第一行記憶體單元的交叉處之第一記憶體單元。
應該理解以下揭露內容提供了用於實施所提供標的的不同特徵的許多不同實施例或實例。以下描述了部件以及佈置等的特定實例以簡化本揭露內容。當然，該等僅僅是實例，而並不旨在為限制性的。另外，本揭露可以在各種實例中重複參考數字及/或字母。該重複是為了簡單和清楚的目的，並且本身並不代表所論述的各種實施例及/或配置之間的關係。除此之外，在以下描述中在第二特徵上方或之上形成第一特徵可以包括第一特徵和第二特徵形成為直接接觸的實施例，並且亦可以包括可以在第一特徵與第二特徵之間形成額外特徵，使得第一特徵和第二特徵可以不直接接觸的實施例。
半導體製程涉及各式各樣的電路的形成。其中一種電路類型係記憶體陣列。記憶體陣列通常包含複數個記憶體單元，該複數個記憶體單元排列為二維陣列。二維陣列的一個第一方向中，記憶體單元係沿著位元線連接。沿著垂直於第一方向的第二方向中，記憶體單元係沿著字元線連接。為了討論的目的，沿著第一方向的一串記憶體單元將稱作一行，而沿著第二方向的一串記憶體單元將稱作一列。一般而言，特定的列係有關於一數位字元，而各行對應於此字元當中的不同位元。
傳統而言，為存取記憶體陣列中的特定記憶體單元，會施加一個訊號(例如，電壓或電流)至連接到此記憶體單元的位元線以及字元線。存取特定的單元可能涉及讀取記憶體單元中所儲存的資料或寫入資料至記憶體單元中。各記憶體單元可基於記憶體單元中的電晶體的狀態而存入數位“1”或數位“0”。
記憶體陣列的一種類型為靜態隨機存取記憶體(static random access memory；SRAM)陣列。在一些記憶體單元設計中，各記憶體單元利用兩個不同的位元線，常稱為位元線(bit line；BL)以及互補位元線(bit line bar；BLB)。位元線以及互補位元線兩者皆沿著記憶體單元的行延伸。同樣沿著與位元線相同方向延伸的為電源導軌。電源導軌包含一個負電源(Vss)線以及一個正電源(Vdd)線。
在此等設計中，各記憶體單元具有兩條位元線，一條正電源線、以及兩條負電源線，且該等線段在相同方向延伸且穿過各記憶體單元。當記憶體陣列的尺寸縮小，製造如此小的金屬線變得更加困難。除此之外，較小的金屬線可能導電性更差且具較高的電容，而降低效能。
根據在此描述的原則，為容許較大的金屬線以及增進效能的空間，各位元線以及互補位元線都與相鄰記憶體單元共用。例如，在記憶體單元的特定行中，用於該行的位元線可與在一側的相鄰行共用。除此之外，用於該行的互補位元線可與在對向側的記憶體單元的另一行共用。藉由共用位元線以及互補位元線，此等線可比平常容許的還要大。更大的尺寸減少電阻以及電容，因而增進效能。由於位元線與相鄰單元共用，在一列當中形成兩字元線通過各單元(有別於傳統例子中只有一字元線延伸通過一列單元。各字元線可以交錯方式交替連接，以容許在特定的字元當中單獨選取位元。
除此之外，在一些實施例中，負電源線可以相似的方式共用。在一個範例中，負電源線可沿著晶圓的背面延伸，晶圓的背面上形成記憶體單元的電晶體，而位元線以及互補位元線形成在晶圓的正面(frontside)。或者，位元線以及互補位元線(以及正電源線)可形成在晶圓的背面(backside)，而負電源線形成在晶圓的正面。
藉由利用在此描述的原則，以及與相鄰記憶體單元共用線(位元線或電源線)，可實現改善的SRAM單元的效能，而不增加各記憶體單元的尺寸。具體而言，例如與相鄰行共用的較大尺寸的位元線容許縮減的阻抗以及電容。縮減的電容與阻抗實質上增進裝置的效能。具體而言，資料可以更高的速率從SRAM單元讀取以及寫入至SRAM單元。
第1圖係展示一組共用位元線的描繪性的記憶體單元的電路圖。根據本範例，第1圖描繪兩相鄰記憶體單元101、103的電路圖。第一記憶體單元101連接至第一位元線102以及第二位元線104。在一範例中，第一位元線為位元線以及第二位元線為互補位元線。除此之外，第一記憶體單元101連接至字元線108，但不連接至字元線110。因此，雖然字元線108、110兩者皆有關於記憶體單元101、103所位於的列，但第一記憶體單元101僅連接至兩字元線108、110的其中之一。
更詳細而言，第一記憶體單元101透過第一傳輸閘電晶體PG1的源極連接至第一位元線102。傳輸閘電晶體PG1的閘極連接至第一字元線108。傳輸閘電晶體PG1的汲極連接至第一上拉(pull-up)電晶體PU1的汲極、第一下拉(pull-down)電晶體PD1的源極、第二上拉電晶體PU2的閘極、以及第二下拉電晶體PD2的閘極。上拉電晶體PU1的源極連接至負電源線Vss，而下拉電晶體PD1的汲極連接至正電源線Vdd。相似地，上拉電晶體PU2的源極連接至負電源線Vss，而下拉電晶體PD2的汲極連接至正電源線Vdd。除此之外，上拉電晶體PU1的閘極、下拉電晶體PD1的閘極、上拉電晶體PU2的汲極、以及下拉電晶體PD2的源極皆連接至第二傳輸閘電晶體PG2的源極。第二傳輸閘電晶體PG2的閘極亦連接至字元線108。傳輸閘電晶體PG2的汲極連接至第二位元線104。
第二記憶體單元103連接至位元線104，位元線104與第一記憶體單元101共用。第二記憶體單元103亦連接至另一位元線106。在這範例中，位元線104為互補位元線且位元線106為位元線。除此之外，第二記憶體單元103連接至字元線110，但不連接至字元線108。因此，雖然字元線108、110兩者皆有關於記憶體單元101、103所位於的列，但第二記憶體單元103僅連接兩字元線108、110的其中之一。
更詳細而言，第二記憶體單元103透過第一傳輸閘電晶體PG1的源極連接至位元線104。傳輸閘電晶體PG1的閘極連接至第二字元線110。傳輸閘電晶體PG1的汲極連接至第一上拉(pull-up)電晶體PU1的汲極、第一下拉(pull-down)電晶體PD1的源極、第二上拉電晶體PU2的閘極、以及第二下拉電晶體PD2的閘極。上拉電晶體PU1的源極連接至負電源線Vss，而下拉電晶體PD1的汲極連接至正電源線Vdd。相似地，上拉電晶體PU2的源極連接至負電源線Vss，而下拉電晶體PD2的汲極連接至正電源線Vdd。除此之外，上拉電晶體PU1的閘極、下拉電晶體PD1的閘極、上拉電晶體PU2的汲極、以及下拉電晶體PD2的源極皆連接至第二傳輸閘電晶體PG2的源極。第二傳輸閘電晶體PG2的閘極亦連接至字元線110。傳輸閘電晶體PG2的汲極連接至位元線106。
第2圖展示共用位元線的描繪性的記憶體陣列的電路圖。第2圖描繪記憶體單元的二維陣列。雖然第2圖描繪4x4記憶體陣列，但應理解在此描述的原則適用於更大的記憶體陣列。
第2圖描繪佈置在一組行202a、202b、202c、202d、以及一組列204a、204b、204c、204d的記憶體單元。位元線(包含位元線206a、206b)展示在與行202a、202b、202c、以及202d平行延伸的虛線框之中。字元線(包含字元線208a、208b)展示在與列204a、204b、204c、以及204d平行延伸的虛線框之中。位元線與特定的記憶體單元的連接以實心點展示。字元線與特定的記憶體單元的連接以空的圓圈展示。位元線(包含位元線206a、206b)相較於字元線(包含字元線208a、208b)更寬。在一實施例中，字元線的寬度在大約20-30奈米之間。在一實施例中，位元線的寬度在大約50以及80奈米之間。在一實施例中，位元線至少比字元線寬大約50%。寬度可在俯視角度(例如，平行於在上方形成裝置的基板的上表面量測。位元線較寬的寬度係用以縮減阻抗。
請注意以記憶體單元210為例。記憶體單元210位於行202b以及列204a。記憶體單元210連接至第一位元線206a以及第二位元線206b。第一位元線206a由行202a中的記憶體單元所共用。換句話說，行202a以及202b共用位元線206a。除此之外，記憶體單元210連接至位元線206b。位元線206b由行202c中的記憶體單元所共用。換句話說，行202b以及202c共用位元線206b。
除此之外，各列的記憶體單元具有兩字元線通過其列。在記憶體單元210的範例中，字元線208a以及208b會通過記憶體單元210。然而，記憶體單元210僅連接至兩字元線208a、208b的其中之一。具體而言，記憶體單元210連接至字元線208a。在列204a中的相鄰記憶體單元連接至字元線208b而不連接至字元線208a。因此，對於特定的列，每隔一個記憶體單元則交替字元線之連接。例如，在列204a，行202a以及202c連接至字元線208b。以及，同樣在列204a，行202b以及行202d連接至字元線208a。
第3A圖以及第3B圖展示共用位元線的描繪性的記憶體單元的佈局圖。第3A圖描繪SRAM記憶體單元佈局圖的主動區以及閘極結構的佈局圖。特別是，第3A圖展示兩相鄰記憶體單元301、303。對於記憶體單元301而言，展示電晶體PG1、PD1、PU2、PU1、PD2、以及PG2的位置。這些電晶體在閘極結構橫跨主動區的位置形成。值得注意記憶體單元303與記憶體單元301對稱(反映於y軸)設置。各記憶體單元(301、303)自身對稱(反映於x軸與y軸)。主動區305展示為細長的長方形，在平行於位元線BL/BLB的第一方向延伸。相關於n型金氧半導體(NMOS)裝置的主動區的寬度可能與相關於p型金氧半導體(PMOS)裝置的主動區的寬度不同。如第3A圖以及第3B圖所述，圖式(figures)的頂部與底部的主動區相較於中間的兩主動區更寬(在y方向)。閘極結構307展示為細長的長方形，在垂直於第一方向的第二方向延伸。字元線(未圖示)在第二方向延伸。在一些實施例中，主動區為在第一方向延伸的鰭片結構。
這些主動區可包含在基板上形成的半導體材料(例如鰭片結構)且受摻雜以在閘極的兩側形成源極區/汲極區。可形成淺溝槽隔離(shallow trench isolation；STI)特徵以將主動區相互隔離。在本範例中，主動區可為從STI特徵上方伸出(extruded)的鰭片式主動區。在一些範例中，主動區另可為平面主動區或具複數個通道垂直堆疊的主動區(亦稱為閘極全環(gate-all-around；GAA)結構)。在閘極的任一側邊的主動區包含源極(亦稱為源極特徵)以及汲極(亦稱為汲極特徵)。源極特徵以及汲極特徵由相應的閘極堆疊插入以形成諸多場效電晶體(FETs)。在本實施例中，主動區沿著第一方向(X方向)具有一細長的形狀，且閘極堆疊沿著與第一方向垂直的第二方向(Y方向)具有細長的形狀。
第3A圖描述相應的基板的正面的佈局圖。在本範例中，位元線BL以及互補位元線BLB兩者皆形成在基板或晶圓的正面。第3A圖亦描述連接電晶體至上述的位元線BL或互補位元線BLB的導孔連結302、304的位置。特別是，導孔連結302展示所形成的連結是連接至位元線BL或是互補位元線BLB。導孔連結304展示所形成的連結是連結至字元線(未圖示)。在一些範例中，字元線可形成在位元線BL/互補位元線BLB之上的金屬化層中。
在一些範例中，導孔連結302、304可透過互連結構(未圖示)連接至上層金屬線。互連結構可包含許多接點特徵、導孔特徵以及金屬線以連接FETs以及其他裝置為功能性電路。互連結構可包含複數個金屬層，金屬層各具有複數個金屬線以及導孔特徵以在相鄰的金屬層中垂直地互連金屬線，如位元線BL/互補位元線BLB或字元線。
在一些範例中，接點310可為短路接點特徵(butted contact feature；BCT)。短路接點310可能落於(land)主動區以及閘極結構上。例如，短路接點310(第3A圖的左邊)連接至PU1以及PD2的共同閘極，以及PU2的源極/汲極特徵。其他短路接點310相似地連接閘極結構至相鄰電晶體的主動區(源極/汲極特徵)。短路接點之所以如此稱之因為短路接點包含延伸至閘極(VG)的第一接點部分以及延伸至主動區(VDR)的源極/汲極的第二接點部分，皆結合在同一結構。
第3B圖描繪相應於基板的背面的記憶體單元301、303的佈局圖。在本範例中，基板的背面經製程以形成電源線Vss以及Vdd。對於各記憶體單元，兩條負電源線Vss以及一正電源線Vdd設置在基板的背面。除此之外，類似共用的位元線，負電源線Vss亦為共用的。特別而言，記憶體單元301、303的兩側的負電源線Vss皆與相鄰行的相鄰記憶體單元共用。再次，記憶體單元301與記憶體單元303對稱(反映於y軸)。各記憶體單元(301、303)在自身單元對稱(反映於x軸與y軸)。
第3B圖描繪連接下方的電源線Vss/Vdd的導孔連結306的位置。導孔連結306實質上與所降落的主動區的寬度(例如，在y方向)相同。因此，在一些實施例中，與下拉電晶體PD1的主動區介接的導孔連結306相較於與上拉電晶體PU2的主動區介接的導孔連結306更大。相似地，與下拉電晶體PD2的主動區(源極/汲極特徵)介接的導孔連結306相較於與上拉電晶體PU1的主動區(源極/汲極特徵)介接的導孔連結306更大。
如此的導孔連結306可由在晶圓的背面執行的製程形成。此製程參考第7A-7G圖在以下更詳細的描述。
第4A圖以及第4B圖展示利用共用位元線以及共用負電源線Vss的記憶體單元401、403的描述性的佈局圖。記憶體單元401、403可與記憶體單元301、303共享相似特徵，而不同之處在此作描述。在本實施例的佈局圖中，負電源線Vss在基板的正面形成，而位元線BL/BLB以及正電源線Vdd在基板的背面形成。第4A圖描繪連接主動區(例如，源極/汲極)至字元線的導孔連結304，導孔連結304可在負電源線Vss上方的金屬化層中形成。第4A圖亦描繪從主動區至負電源線Vss的導孔連結402，導孔連結402在基板的正面形成。負電源線Vss可與相鄰記憶體單元共用。
第4B圖描繪記憶體單元401、403相應於基板的背面的佈局圖。在本範例中，基板的背面經製程以形成位元線BL以及互補位元線BLB，以及正電源線Vdd。位元線BL以及互補位元線BLB在相鄰單元之間共用。特別而言，記憶體單元401、403兩側的位元線BL以互補位元線及BLB線兩者與相鄰行的相鄰記憶體單元共用。基板的背面的主動區的接點404，如上面所述，可實質上與相應的接點404落於的主動區具相同寬度。例如，落於電晶體PG2以及PG1電晶體的主動區(源極/汲極特徵)的接點可大於落於上拉電晶體PU1以及PU2的主動區(源極/汲極特徵)的接點404。接點404參考第7A圖-第7G圖，如下所述，可在基板的背面形成。
在一些範例中，利用在此描述的原則，字元線的阻抗可增加大約40%，且字元線負載可為傳統結構的兩倍。在一些範例中，字元線的寬度可為大於大約50%。
第5A圖根據所描述的原則的範例，為第3A圖以及第3B圖的記憶體單元的佈局的剖面圖。特別而言，第5A圖描繪沿記憶體單元301以及303之間的邊界的剖面圖。虛線框501展示在特定行的剖面。虛線框501的左邊(展示為503)的部件為相鄰行的記憶體單元的部件。相似地，虛線框501的右邊(展示為505)的部件為在相鄰行且對向的記憶體單元的部件。
在本範例中，各電源導軌(包含負電源線Vss以及正電源線Vdd)位於晶圓的背面。並且，位元線BL以及互補位元線BLB位於晶圓的正面。主動區502a、502b、502c、502d、502e(例如鰭片結構)對應於第3A圖以及第3B圖的主動區305。值得注意主動區502c、502d、502e未圖示，因為不在平面上。在剖面的區域的主動區502c、502d、502e的半導體材料已為導電材料所取代，以容許與相關的電晶體端點形成接觸。在一些實施例中，主動區502a、502b、502d、以及502e的寬度(x方向)大於裝置中心的寬度。主動區具有形成於其中的磊晶(epitaxy)源極/汲極區(EPI)。在一些實施例中，鰭片結構502為塊狀矽所形成的鰭片在凹陷後以準備在其中形成源極/汲極特徵(EPI)的剩餘部分，塊狀矽所形成的鰭片的剩餘部分係經凹陷以準備在其中形成源極/汲極特徵(EPI)，如第5A圖的502a以及502b所描述。在一些實施例中，磊晶材料在鰭片結構中成長，並隨即為導電材料所取代，以形成自磊晶源極/汲極特徵至背面金屬化層(例如，背面M0)的導電通道，因此形成背面導孔接點504c、504d、504e。這可與以下所述的接點或導孔716實質上相似，參考第7A圖-第7G圖。
在本範例中，金屬接觸至擴散(MD)層的金屬接點連接相應的鰭片結構502a以及502b上的兩個源極/汲極特徵。可以看出，導孔504b將源極/汲極特徵(EPI)互連至位元線BL。位元線BL與相鄰記憶體單元503的電晶體共用，其共用為透過導孔504a互連電晶體的源極/汲極EPI至位元線BL。除此之外，導孔或接點504c連接主動區502c的源極/汲極EPI至正電源線Vdd。導孔504d連接有關於主動區502d的源極/汲極EPI至在基板的背面的負電源線Vss。負電源線Vss與相鄰記憶體單元505共用。特別而言，相鄰記憶體單元505的鰭片結構502e上的源極/汲極EPI，透過導孔504e連接至負電源線Vss。儘管導孔504a、504b、504c、504d、504e展示直接連接至電源導軌以及位元線，一些範例可包含額外的互連結構以連接導孔(從而電晶體裝置的端點(例如，源極/汲極磊晶特徵))至電源導軌以及位元線。
第5B圖為第4A圖以及第4B圖的的記憶體單元的佈局的剖面圖。在本範例中，電源導軌(例如負電源線Vss)位於晶圓的正面。並且，位元線BL、互補位元線BLB以及電源導軌(例如正電源線Vdd)位於晶圓的背面。鰭片結構502a、502b、502c、502d、502e對應於第4A圖以及第4A圖的主動區305。值得注意鰭片結構502a、502b、502c未圖示因為不在平面上。在剖面的區域的主動區502a、502b、502c的半導體材料已導電材料所取代，以容許與相關的電晶體端點形成接觸。可以看出，導孔504b將源極/汲極特徵(主動區502b的特徵)互連至位元線BL。位元線BL透過導孔504a與相鄰記憶體單元503的鰭片結構(主動區502a)上的源極/汲極特徵共用。除此之外，導孔504c連接(主動區502c的)源極/汲極特徵至正電源線Vdd。導孔504d連接(主動區502d的)源極/汲極磊晶區至在基板的背面的負電源線Vss。負電源線Vss與相鄰記憶體單元505共用。特別而言，相鄰記憶體單元505的(主動區502e的)源極/汲極區透過導孔504e連接至負電源線Vss。儘管導孔504a、504b、504c、504d、504e展示直接連接至電源導軌以及位元線，一些範例可包含額外的互連結構以連接導孔至電源導軌以及位元線。導孔504a、504b、以及504c可與以下所述的接點或導孔716實質上相似，參考第7A-7G圖。
第6圖展示操作具共用位元線的記憶體陣列的描繪性的流程圖。根據本範例，方法600包含操作602，操作602為施加第一訊號至第一位元線，第一位元線相關於記憶體單元陣列中的第一行記憶體單元，其中第一位元線為記憶體單元陣列中的第二行記憶體單元所共用，且第二行記憶體單元與第一行記憶體單元相鄰。施加訊號可涉及利用控制電路以施加電壓或電流至第一位元線。第一位元線可為，例如，位元線206a。記憶體單元的第一行可為202b。記憶體單元的第二行可為202a。
方法600進一步包含操作604。操作604為施加第二訊號至相關於第一行記憶體單元的第二位元線，其中第二位元線為記憶體單元陣列中的第三行記憶體單元所共用，且第三行記憶體單元係與第一行記憶體單元相鄰，且與第二行記憶體單元對向設置。施加訊號可涉及利用控制電路以施加電壓或電流至第一位元線。第二位元線可為，例如，位元線206b。記憶體單元的第一行可為202b。記憶體單元的第三行可為202c。
方法600進一步包含操作606。操作606為施加第三訊號至通過記憶體單元陣列中的一列記憶體單元的兩字元線的其中之一者，從而選取位在該列記憶體單元以及第一行記憶體單元的交叉處之第一記憶體單元。兩字元線可為，例如，208a以及208b。記憶體單元的列可為204a。
在一些範例中，第一行記憶體單元亦可與第二行記憶體單元共用電源線(例如負電源線Vss)。除此之外，第一行記憶體單元亦可與第三行記憶體單元共用另一負電源線Vss。在一些範例中，位元線以及負電源線Vss的尺寸可為實質上相似。在一些範例中，記憶體單元的列中的記憶體單元可交替連接至兩條不同的字元線，使得列當中每隔一個記憶體單元則交替字元線之連接。這容許共用位元線的相鄰記憶體單元為獨立選取。
第7A圖至第7G圖描繪在形成背面接點的製程的操作中的裝置700的剖面圖。裝置700以及背面接點的各方面可運用在上述的任何電晶體以及第3B圖、第4B圖、第5圖A、或第5B圖的任何背面導孔或接點。
在一個實施例中，如第7A圖所描繪，基板702包含基底部位702a、氧化層(如埋藏氧化層(buried oxide layer；BOX))702b、以及上層半導體層702c。基板702可為絕緣層上矽晶(silicon-on-insulator；SOI)基板。在一些實施例中，基底部位702a以及上層半導體層702c為矽。額外的半導體層704(例如，矽鍺(silicon germanium)以及706(例如，矽)在基板702上形成。可利用半導體層706以形成主動區一些部份。半導體層706為複數個堆疊的薄層，此薄層適合形成閘極全環(GAA)裝置的奈米線通道區。
從此基底結構，半導體裝置的特徵在基板的正面形成。第7B圖描繪複數個閘極結構708在主動區上形成。在第7B圖的階段，在一些實施例中，閘極結構708為虛設閘極結構。相鄰於閘極結構，凹陷半導體層706以形成源極/汲極凹槽710。源極/汲極凹槽710可在閘極結構708的兩側形成。在隨後的操作中，源極/汲極特徵可藉由如磊晶成長的方式在源極/汲極凹槽710中形成。
現在參考第7C圖，形成一圖案化材料或遮罩單元712以遮蔽基板702的特定區域，並在特定源極/汲極凹槽710上方提供開口，使得背面接點或導孔可經開口連接至此特徵部件。透過遮罩單元712的開口，藉由合適的選擇性蝕刻製程，延伸相應的源極/汲極區710，如第7C圖的源極面凹槽710a所示。
在一實施例中，如第7D圖所描繪，未經摻雜的矽磊晶材料712在所延伸的源極面凹槽710a中成長。未經摻雜的矽磊晶材料712可為隨後會移除之犧牲層，以提供背面接點或導孔。在其他實施例中，其他材料提供選擇性。
如第7E圖所描述，接著翻轉基板以進行背面製程。在一些實施例中，基板附著至載板以對基板的背面進行製程。值得注意的是進一步的製程通常在進行背面製程之前執行，包含在GAA結構的情況下以奈米線的形式釋放主動區、以閘極置換製程形成金屬閘極結構、源極/汲極特徵的成長、形成正面接點以及導孔、以及包含第3A圖、第4A圖、第5A圖、以及第5B圖所特別描述的特定正面金屬化層的正面多層相互連結(multi-layer interconnect；MLI)。源極/汲極磊晶特徵714描述為相鄰於閘極結構708(可為金屬閘極結構)。在一些實施例中，第7A圖至第7G圖的剖面圖與閘極結構偏移，因此閘極結構本身未圖示。因此，源極/汲極磊晶特徵714之間可具有絕緣結構，如淺溝槽隔離(shallow trench isolation；STI)特徵720。STI特徵720可實質上與插入主動區的區域相似，如第3A圖-第5B圖所描述。
在開始背面製程的範例中，施加移除製程以從背面薄化基板702。移除製程可包含研磨、化學機械研磨(chemical mechanical polishing；CMP)、以及蝕刻(如濕蝕刻)的組合以使薄化製程更有效率。半導體層704可為基板薄化提供終止蝕刻，使得製程的薄化製程可以適當地終止。在增強產出量的範例中，拋光製程包含較高拋光率的研磨製程以及較高拋光品質的CMP製程。
如第7E圖所描述，在裝置700的背面製程中，基板702經薄化以暴露矽磊晶材料712的背面。由於矽磊晶材料712以及半導體層704的周遭(例如矽鍺(SiGe))之間的蝕刻選擇性，可形成導電材料的接點或導孔716，以取代如第7E圖所示的矽磊晶材料712。接點716可包含夾設在接點716的導電材料(例如，鎢(W))以及源極/汲極特徵714之間的矽化物層。接點716可實質上與上述參考第3B圖、第4B圖、第5A圖、以及第5B圖的任何背面接點或導孔相似。接點716包含導電材料如鈦(Ti)、氮化鈦(TiN)、氮化鉭(TaN)、鈷(Co)、鎢(W)、鋁(Al)、銅(Cu)、或其組合。根據一些範例，背面接點特徵的形成包含沉積一個或多個導電材料以及CMP製程。沉積可透過適當的沉積技術，如化學氣相沉積(CVD)、原子層沉積(ALD)、電鍍(plating)、或其他合適的方法實施。形成的背面接點特徵具與下述的隔離層的厚度相似，如10奈米以及30奈米之間的範圍。
在一些實施例中，在直通背面的源極/汲極特徵714的接點或導孔716形成之前，移除半導體材料704並以隔離層722取代。參考第7E圖。隔離層可為介電材料且可包含氧化矽(silicon oxide)、氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、低k(low k)介電材料、其他合適的介電材料或前述的組合。隔離層可由合適的沉積技術形成，如CVD、ALD、流動性CVD(flowable CVD；FCVD)且可接著進行CMP製程。在一些實施例中，隔離層包含在10奈米至30奈米之間的厚度範圍。
如第7G圖所描繪，背面多層相互連結的額外薄層可在接點716上形成。額外背面多層相互連結(MLI)可包含在一些實施例所提供的金屬化層，如上述的負電源線Vss、正電源線Vdd、位元線BL、以及/或互補位元線BLB。背面訊號線或電源線可在任何合適的金屬化層(如M0、M1、或M2)上形成。可形成額外的介電層或背面ILD(BILD)層。在一些實施例中，BILD層的形成可包含沉積製程以及CMP製程。之後，可圖案化BILD以形成對應於如上所述，參考第3A圖以及第4A圖的背面導軌(例如Vss以及Vdd線)或訊號線的溝槽。導電線可包含鈦(Ti)、氮化鈦(TiN)、氮化鉭(TaN)、鈷(Co)、鎢(W)、鋁(Al)、銅(Cu)、或前述的組合、以及其他合適的材料。其他製程操作可在此所述的操作之前、之中、以及之後實施。
第8圖描繪形成如可實施為第3A圖-第7G圖任何一個或全部的電晶體(例如上拉電晶體PU、下拉電晶體PD、傳輸閘電晶體PG)的閘極全環電晶體的半導體裝置的剖面圖。第8圖描繪半導體裝置800的剖面圖，半導體裝置800具有接觸電晶體的一個端點的正面接點806、以及接觸電晶體的另一端點的背面接點716。正面接點或導孔806可實質上與第3A圖以及第4A圖中接觸電晶體的源極/汲極區以形成SRAM電晶體的任何正向接點相似。背面接點或導孔716可實質上與第3B圖以及第4B圖中接觸電晶體的源極/汲極區以形成SRAM電晶體的任何背面接點相似。在一些實施例中，背面接點716根據第7A圖至第7G圖的一個或多個操作形成。背面金屬層(M0)可提供任何一個背面金屬化層，包含第3A圖以及第3B圖的負電源線Vss或正電源線Vdd、或第4B圖的正電源線Vdd、位元線、互補位元線。閘極708上形成額外MLI金屬化層，金屬化層可提供位在第3A圖或第4A圖所述的裝置的正面的訊號線或電源線。不論金屬化層為在此所述的裝置的正面或背面形成，半導體裝置800包含在前述與相鄰單元共用一個或多個訊號線或電源線的記憶體單元中。
半導體裝置800提供閘極全環裝置或電晶體。如此一來，半導體裝置(GAA裝置)800包含複數個在磊晶源極/汲極區714之間延伸的通道區802。閘極結構708包含閘極介電層以及閘極電極層，且在各通道區802周圍延伸。通道區802可為奈米線、奈米桿、以及其他奈米尺寸的結構的形式。介電材料的內部間隔物804夾設在閘極結構708以及源極/汲極區714之間。
藉由利用在此所述的原則，記憶體陣列可呈現更加的效能而不增加記憶體單元的尺寸。特別而言，藉由共用相鄰記憶體單元的位元線，位元線的阻抗以及電容可實質上縮減。在一範例中，在傳統結構中的位元線的長度與阻抗的比值縮減了大約25-33%。進一步而言，位元線的負載可為傳統結構的大約一半。在一些範例中，電容值縮減大約37%。縮減的阻抗以及電容容許更快的操作速率。例如，操作速率可增加大約20%。因此，資料可從記憶體單元以更快的速率寫入或讀取。
在此所述的實施例中，一種記憶體電路包含複數個記憶體單元、第一位元線，第一位元線連接至該等記憶體單元的第一行記憶體單元、以及第二位元線，第二位元線連接至第一行記憶體單元。第一行記憶體單元與相鄰的第二行記憶體單元共用第一位元線。第一行記憶體單元與第三行記憶體單元共用第二位元線，第三行記憶體單元與第一行記憶體單元相鄰且與第二行記憶體單元對向。
進一步的實施例中，記憶體電路更包括兩字元線通過單元的各列。在一實施例中，每一該兩字元線以交錯的方式連接至各列中交替的記憶體單元。在一些實施例中，其中第一位元線以及第二位元線的寬度大於字元線的寬度。例如，第一位元線以及第二位元線的寬度大於字元線的寬度的大約50%。在裝置的實施例中，第一位元線以及第二位元線在基板的正面形成。在進一步的實施例中，負電源線以及正電源線形成在基板的背面，正面相反於背面。
在實施例中，通過第一行記憶體單元的第一負電源線，為第二行記憶體單元的記憶體單元所共用。在進一步的實施例中，通過第一行記憶體單元的第二負電源線，為第三行記憶體單元的記憶體單元所共用。在另一個實施例中，第一位元線、第二位元線、以及正電源線形成在基板的背面。在進一步的實施例中，負電源線在基板的背面相反的正面形成。
在另一更廣泛的實施例中，提供記憶體單元包含第一傳輸閘電晶體、第二傳輸閘電晶體、第一字元線、以及第二字元線。第一傳輸閘電晶體連接至第一位元線。第一位元線被與記憶體單元在相同列的第一相鄰記憶體單元所共用。第二傳輸閘電晶體連接至第二位元線。第二位元線被與記憶體單元在相同列的第二相鄰記憶體單元所共用，以及第二相鄰記憶體單元設置在第一相鄰記憶體單元的對向側。第一字元線延伸通過記憶體單元且連接至第一傳輸閘電晶體以及第二傳輸閘電晶體。第二字元線延伸通過記憶體單元且連接至第一相鄰記憶體單元及第二相鄰記憶體單元。
在記憶體單元的實施例中，對於一列記憶體單元中的各記憶體單元，只有第一字元線或第二字元線之一者連接至各記憶體單元。在一實施例中，第一位元線、第二位元線、以及正電源線形成在基板的背面，以及負電源線形成在基板的正面。在實施例中，第一位元線以及第二位元線形成在基板的正面，以及負電源線以及正電源線形成在基板的背面。在實施例中，第一位元線比字元線寬。在一些實施例中，第二位元線比字元線寬至少50%。
在實施例中，提供記憶體單元的操作方法包含施加第一訊號至第一位元線，第一位元線相關於記憶體單元陣列中的第一行記憶體單元。第一位元線為記憶體單元陣列中的第二行記憶體單元所共用，且第二行記憶體單元與第一行記憶體單元相鄰。操作方法包含施加第二訊號至相關於第一行記憶體單元的第二位元線，其中第二位元線為記憶體單元陣列中的第三行記憶體單元所共用，且第三行記憶體單元係與第一行記憶體單元相鄰，且與第二行記憶體單元對向設置。操作方法包含施加第三訊號至通過記憶體單元陣列中的一列記憶體單元的兩字元線的其中之一者，從而選取位在該列記憶體單元以及第一行記憶體單元的交叉處之第一記憶體單元。在實施例中，操作方法包含藉由施加第四訊號至兩字元線的另一者，以選取該列記憶體單元中的第二記憶體單元，第二記憶體單元相鄰第一記憶體單元。在實施例中，第一位元線以及第二位元線設置在與連接至第一行記憶體單元的電源線所設置在晶圓上的一面相反的另一面。
在實施例中，操作方法包含施加第一訊號至第一位元線，第一位元線相關於記憶體單元陣列中的第一行記憶體單元。第一位元線為記憶體單元陣列中的第二行記憶體單元所共用，且第二行記憶體單元與第一行記憶體單元相鄰。操作方法包含施加第二訊號至相關於第一行記憶體單元的第二位元線，其中第二位元線為記憶體單元陣列中的第三行記憶體單元所共用，且第三行記憶體單元係與第一行記憶體單元相鄰，且與第二行記憶體單元對向設置。操作方法包含施加第三訊號至通過記憶體單元陣列中的一列記憶體單元的兩字元線的其中之一者，從而選取位在該列記憶體單元以及第一行記憶體單元的交叉處之第一記憶體單元。
在進一步的實施例中，操作方法包含藉由施加第四訊號至兩字元線的另一者，以選取該列記憶體單元中的第二記憶體單元，第二記憶體單元相鄰第一記憶體單元。在實施例中，第一位元線以及第二位元線設置在與連接至第一行記憶體單元的電源線所設置在晶圓上的一面相反的另一面。
前述內容概述了幾個實施例的特徵使得本領域技術人員可更容易了解本揭露的各面向。 本領域技術人員應該理解，他們可以容易地將揭露用作設計或修改其他製程和結構的基礎，以實現與本文介紹的實施例相同的目的和/或實現相同的優點。 本領域技術人員還應該認知到，等效的構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，它們可以進行各種改變，替換和變更。
101:第一記憶體單元 102:第一位元線 103:第二記憶體單元 104:第二位元線 106、206a、206b:位元線 108、110、208a、208b:字元線 PG1、PG2、PD1、PD2、PU1、PU2:電晶體 202a、202b、202c、202d:行 204a、204b、204c、204d:列 210、301、303、401、403:記憶體單元 302、304:導孔連結 305:主動區 306、402:導孔連結 307:閘極結構 310:短路接點 BL:位元線 BLB:互補位元線 404:接點 Vdd:正電源線 Vss:負電源線 501:虛線框 502a、502b、502c、502d、502e:主動區 503、505:記憶體單元 504a、504b、504c、504d、504e:導孔 MD:擴散 EPI:磊晶 600:方法 602、604、606:操作 700:裝置 702:基板 702a:基底部位 702b:氧化層 702c:上層半導體層 704、706:半導體層 708:閘極結構 710:源極/汲極凹槽 710a:源極面凹槽 712:遮罩單元 714:源極/汲極磊晶特徵 716:接點或導孔 m0、m1、m2:金屬化層 800:半導體裝置 802:通道區 804:內部間隔物
本揭露的各項特徵在以下的實施方式搭配附帶的圖示一同閱讀會有最好的理解。需要強調的是，依據產業的標準慣例，許多特徵並沒有按比例描繪。事實上，為了討論的清晰度，許多特徵的尺寸可為任意的增加或縮減。 第1圖根據所描述的原則的範例，展示一組共用位元線的描繪性的記憶體單元的電路圖。 第2圖根據所描述的原則的範例，展示共用位元線的描繪性的記憶體陣列的電路圖。 第3A以及3B圖根據所描述的原則的範例，展示共用位元線的描繪性的記憶體單元的佈局圖。 第4A以及4B圖根據所描述的原則的範例，展示共用位元線的描繪性的記憶體單元的佈局圖。 第5A圖根據所描述的原則的範例，為第3A以及3B圖的的記憶體單元的佈局的剖面圖。 第5B圖根據所描述的原則的範例，為第4A以及4B圖的的記憶體單元的佈局的剖面圖。 第6圖根據所描述的原則的範例，展示操作具共用位元線的記憶體陣列的描繪性的流程圖。 第7A圖、第7B圖、第7C圖、第7D圖、第7E圖、第7F圖、以及第7G圖根據所描述的原則的範例，描繪在形成背面接點或通孔(via)的一個或多個操作中的半導體裝置的剖面圖。 第8圖根據所描述的原則的範例，可在記憶體單元實施的閘極全環(gate-all-around；GAA)電晶體的剖面圖。
無
101:第一記憶體單元
102:第一位元線
103:第二記憶體單元
104:第二位元線
106:位元線
108、110:字元線
Vss:負電源線
Vdd:正電源線
PG1、PG2、PD1、PD2、PU1、PU2:電晶體

Claims (8)

  1. 一種記憶體電路，包含：複數個記憶體單元；一第一位元線，該第一位元線連接至該等記憶體單元的一第一行記憶體單元，其中該第一行記憶體單元與相鄰的一第二行記憶體單元共用該第一位元線；一第二位元線，該第二位元線連接至該第一行記憶體單元，其中該第一行記憶體單元與一第三行記憶體單元共用該第二位元線，該第三行記憶體單元與該第一行記憶體單元相鄰且與該第二行記憶體單元對向；通過該等記憶體單元的各列的兩字元線；以及一第一記憶體單元，屬於該第一行記憶體單元，其中該第一記憶體單元包括連接至該第一位元線的一第一傳輸閘電晶體以及連接至該第二位元線的一第二傳輸閘電晶體，且該等字元線之一者連接至該第一傳輸閘電晶體與該第二傳輸閘電晶體，並且其中該第一位元線以及該第二位元線的寬度大於該等字元線的寬度。
  2. 如請求項1之記憶體電路，其中該第一位元線以及該第二位元線在一基板的一正面形成；其中一負電源線以及一正電源線形成在該基板的一背面，該正面相反於該背面。
  3. 一種記憶體單元，包含：一第一傳輸閘電晶體，該第一傳輸閘電晶體連接至一第一位元線，該第一位元線被與該記憶體單元在相同列的一第一相鄰記憶體單元所共用；一第二傳輸閘電晶體，該第二傳輸閘電晶體連接至一第二位元線，該第二位元線被與該記憶體單元在相同列的一第二相鄰記憶體單元所共用，以及該第二 相鄰記憶體單元設置在該第一相鄰記憶體單元的對向側；一第一字元線，該第一字元線延伸通過該記憶體單元且連接至該第一傳輸閘電晶體以及該第二傳輸閘電晶體；以及一第二字元線，該第二字元線延伸通過該記憶體單元且連接至該第一相鄰記憶體單元及該第二相鄰記憶體單元，其中該第一位元線比該第一字元線或該第二字元線中的一者寬。
  4. 如請求項3之記憶體單元，其中對於一列記憶體單元中的各記憶體單元，只有該第一字元線或該第二字元線之一者連接至該各記憶體單元。
  5. 如請求項3之記憶體單元，其中該第一位元線、該第二位元線、以及一正電源線形成在一基板的一背面，以及一負電源線形成在該基板的一正面。
  6. 如請求項3之記憶體單元，其中該第一位元線以及該第二位元線形成在一基板的一正面，以及一負電源線以及一正電源線形成在該基板的一背面。
  7. 一種記憶體單元的操作方法，包含：施加一第一訊號至一第一位元線，該第一位元線相關於一記憶體單元陣列中的一第一行記憶體單元，其中該第一位元線為該記憶體單元陣列中的一第二行記憶體單元所共用，且該第二行記憶體單元與該第一行記憶體單元相鄰；施加一第二訊號至相關於該第一行記憶體單元的一第二位元線，其中該第二位元線為該記憶體單元陣列中的一第三行記憶體單元所共用，且該第三行記憶體單元係與該第一行記憶體單元相鄰，且與該第二行記憶體單元對向設置；施加一第三訊號至通過該記憶體單元陣列中的一列記憶體單元的兩字元線 的其中之一者，從而選取位在該列記憶體單元以及該第一行記憶體單元的一交叉處之一第一記憶體單元，其中該第一位元線連接至該第一記憶體單元的一第一傳輸閘電晶體、該第二位元線連接至該第一記憶體單元的一第二傳輸閘電晶體、以及該兩字元線之該者連接至該第一傳輸閘電晶體與該第二傳輸閘電晶體，並且該第一位元線比該兩字元線之該者寬。
  8. 如請求項7之記憶體單元的操作方法，進一步包含藉由施加一第四訊號至該兩字元線的另一者，以選取該列記憶體單元中的一第二記憶體單元，該第二記憶體單元相鄰該第一記憶體單元；其中該第一位元線以及該第二位元線設置在與連接至該第一行記憶體單元的一電源線所設置在一晶圓上的一面相反的另一面。
TW110111562A 2020-03-31 2021-03-30 記憶體電路、記憶體單元以及記憶體單元的操作方法 TWI801832B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063002953P 2020-03-31 2020-03-31
US63/002,953 2020-03-31
US17/248,112 2021-01-08
US17/248,112 US11552084B2 (en) 2020-03-31 2021-01-08 Shared bit lines for memory cells

Publications (2)

Publication Number Publication Date
TW202205287A TW202205287A (zh) 2022-02-01
TWI801832B true TWI801832B (zh) 2023-05-11

Family

ID=77025868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110111562A TWI801832B (zh) 2020-03-31 2021-03-30 記憶體電路、記憶體單元以及記憶體單元的操作方法

Country Status (3)

Country Link
US (1) US20230164971A1 (zh)
CN (1) CN113205844A (zh)
TW (1) TWI801832B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI822049B (zh) * 2022-05-19 2023-11-11 大陸商北京集創北方科技股份有限公司 靜態隨機存取記憶體的佈局結構、電子電路、記憶裝置、以及資訊處理裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7092279B1 (en) * 2003-03-24 2006-08-15 Sheppard Douglas P Shared bit line memory device and method
US20090109758A1 (en) * 2007-10-30 2009-04-30 Spansion Llc Nonvolatile memory array partitioning architecture and method to utilize single level cells and multi level cells within said architecture
US20090207656A1 (en) * 2008-02-14 2009-08-20 Macronix International Co., Ltd. Operating method of memory
US20100027312A1 (en) * 2005-09-29 2010-02-04 Virage Logic Corp. Compact Virtual Ground Diffusion Programmable ROM Array Architecture, System and Method
US20150109847A1 (en) * 2013-10-23 2015-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for integrated circuit bit line sharing
TWI700701B (zh) * 2016-05-17 2020-08-01 韓商愛思開海力士有限公司 半導體記憶體裝置及其弱記憶胞檢測方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6021064A (en) * 1998-02-04 2000-02-01 Vlsi Technology, Inc. Layout for data storage circuit using shared bit line and method therefor
US6925015B2 (en) * 2002-11-26 2005-08-02 Intel Corporation Stacked memory device having shared bitlines and method of making the same
US7940546B2 (en) * 2009-01-30 2011-05-10 Arm Limited ROM array
US8976573B2 (en) * 2012-04-13 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for SRAM cells
US10008537B2 (en) * 2015-06-19 2018-06-26 Qualcomm Incorporated Complementary magnetic tunnel junction (MTJ) bit cell with shared bit line
US9704564B2 (en) * 2015-11-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with reduced capacitance and resistance
US10134739B1 (en) * 2017-07-27 2018-11-20 Globalfoundries Inc. Memory array with buried bitlines below vertical field effect transistors of memory cells and a method of forming the memory array
JP2019114764A (ja) * 2017-12-21 2019-07-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
JPWO2019142670A1 (ja) * 2018-01-19 2021-01-07 株式会社ソシオネクスト 半導体集積回路装置
WO2019159739A1 (ja) * 2018-02-15 2019-08-22 株式会社ソシオネクスト 半導体集積回路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7092279B1 (en) * 2003-03-24 2006-08-15 Sheppard Douglas P Shared bit line memory device and method
US20100027312A1 (en) * 2005-09-29 2010-02-04 Virage Logic Corp. Compact Virtual Ground Diffusion Programmable ROM Array Architecture, System and Method
US20090109758A1 (en) * 2007-10-30 2009-04-30 Spansion Llc Nonvolatile memory array partitioning architecture and method to utilize single level cells and multi level cells within said architecture
US20090207656A1 (en) * 2008-02-14 2009-08-20 Macronix International Co., Ltd. Operating method of memory
US20150109847A1 (en) * 2013-10-23 2015-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for integrated circuit bit line sharing
TWI700701B (zh) * 2016-05-17 2020-08-01 韓商愛思開海力士有限公司 半導體記憶體裝置及其弱記憶胞檢測方法

Also Published As

Publication number Publication date
US20230164971A1 (en) 2023-05-25
TW202205287A (zh) 2022-02-01
CN113205844A (zh) 2021-08-03

Similar Documents

Publication Publication Date Title
US9916893B2 (en) Dual-port SRAM connection structure
JP7486058B2 (ja) 後面電力供給における交換用埋設電力レール
US9831253B2 (en) FinFET memory device
US9824747B2 (en) Dual-port static random-access memory cell
US8436405B2 (en) ROM cell circuit for FinFET devices
US8675397B2 (en) Cell structure for dual-port SRAM
US11552084B2 (en) Shared bit lines for memory cells
US9892781B2 (en) Cell structure for dual-port static random access memory
KR102494318B1 (ko) 비대칭 상호연결을 가진 sram 구조물
US20220108992A1 (en) Semiconductor storage device
US20210202500A1 (en) Cfet sram bit cell with three stacked device decks
CN111106115B (zh) 半导体结构
US10720363B2 (en) Method of forming vertical transistor device
WO2019155559A1 (ja) 半導体集積回路装置
KR20210086459A (ko) 집적 회로의 게이트 올 어라운드 전계 효과 트랜지스터
TWI801832B (zh) 記憶體電路、記憶體單元以及記憶體單元的操作方法
US11996140B2 (en) SRAM structure with asymmetric interconnection
TW202240695A (zh) 半導體裝置