TWI803702B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI803702B
TWI803702B TW108136230A TW108136230A TWI803702B TW I803702 B TWI803702 B TW I803702B TW 108136230 A TW108136230 A TW 108136230A TW 108136230 A TW108136230 A TW 108136230A TW I803702 B TWI803702 B TW I803702B
Authority
TW
Taiwan
Prior art keywords
emitting element
light emitting
pixel
light
green light
Prior art date
Application number
TW108136230A
Other languages
English (en)
Other versions
TW202107430A (zh
Inventor
池田雅延
前出優次
金谷康弘
Original Assignee
日商日本顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本顯示器股份有限公司 filed Critical 日商日本顯示器股份有限公司
Publication of TW202107430A publication Critical patent/TW202107430A/zh
Application granted granted Critical
Publication of TWI803702B publication Critical patent/TWI803702B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

本發明之課題在於提供一種可良好地顯示圖像之顯示裝置。 本發明之顯示裝置具有：基板、設置於基板之複數個像素、設置於複數個像素各者之複數個紅色發光元件及複數個第1綠色發光元件，且第1綠色發光元件與紅色發光元件同時點亮，第1綠色發光元件之發光強度小於紅色發光元件之發光強度，且第1綠色發光元件之光之光譜之半高寬，大于紅色發光元件之光之光譜之半高寬。

Description

顯示裝置
本發明係關於一種顯示裝置。
業已知悉將無機發光二極體(微型LED(micro LED))用作顯示元件之顯示裝置。在此顯示裝置中，就顯示之每一色使用不同種類之LED。專利文獻1所記載之紅色LED將氮化鎵(GaN)之多重量子井構造用作發光層。又，在專利文獻2所記載之紅色LED中，將在氮化鎵(GaN)中添加有銪(Eu)之材料用作發光層。
[先前技術文獻]
[專利文獻]
[專利文獻1]美國專利申請案公開第2018/0097033號說明書
[專利文獻2]日本專利第5388041號公報
專利文獻1之紅色LED與藍色LED或綠色LED相比發光效率為低。因而，必須增大紅色LED之驅動電流，而消耗電力有可能增大。又，在專利 文獻2之紅色LED中，光之光譜之半高寬與藍色LED或綠色LED之光之光譜之半高寬相比為小。因而，有可能僅清晰地顯示紅色，而難以良好地顯示圖像。
本發明之目的在於提供一種可良好地顯示圖像之顯示裝置。
本發明之一態樣之顯示裝置具有：基板、設置於前述基板之複數個像素、以及設置於複數個前述像素各者之複數個紅色發光元件及複數個第1綠色發光元件，且前述第1綠色發光元件與前述紅色發光元件同時點亮，前述第1綠色發光元件之發光強度較前述紅色發光元件之發光強度為小，且前述第1綠色發光元件之光之光譜之半高寬較前述紅色發光元件之光之光譜之半高寬為大。
1:顯示裝置
2:陣列基板
3:發光元件
3a:側面
3B:藍色發光元件
3Ga:第1綠色發光元件
3Gb:第2綠色發光元件
3R:紅色發光元件
3Ra:紅色發光元件
3Rb:紅色發光元件
3Rc:紅色發光元件
3Rd:紅色發光元件
3Re:紅色發光元件
3s:部分發光元件
12:驅動電路
21:基板
22:陰極電極
22t:陰極端子
23:陽極電極
23a:載置面
23t:陽極端子
24:陽極連接電極
26:屏蔽電極
27:平坦化膜
31:透光性基板
32:緩衝器層
33:n型包層
33a:第1n型包層
33b:第2n型包層
34:發光層
34a:第1發光層
34b:第2發光層
35:p型包層
35a:第1p型包層
35b:第2p型包層
35c:第3p型包層
36:p型電極
37:p型電極
37a:Pt層
37b:厚膜Au層
38:n型電極
38A:n型電極
39:保護層
39A:凸塊
39B:凸塊
49:像素
49B:第4像素
49Ga:第2像素
49Gb:第3像素
49R:第1像素
60:陰極配線
61:半導體層
61a:第1部分半導體層
62:源極電極
64:閘極電極
65:半導體層
66:閘極電極
67:汲極電極
71:半導體層
71A:半導體層
72:源極電極
73:汲極電極
74:閘極電極
75:半導體層
77:汲極電極
78:閘極電極
79:半導體層
81:半導體層
82:源極電極
83:汲極電極
84:閘極電極
90:底塗層膜
91:第1絕緣膜
92:第2絕緣膜
93:第3絕緣膜
94:第4絕緣膜
97:絕緣膜
100:信號處理電路
100A:信號處理電路
110:第1處理電路
115:記憶體
120:第2處理電路
125:緩衝器
210:驅動IC
AA:顯示區域
AP1:第1配置模式
AP2:第2配置模式
AP3:第3配置模式
AP4:第4配置模式
AP5:第5配置模式
AP6:第6配置模式
BCT:輸出電晶體
BG:輸出控制信號
Cs1:第1電容
Cs2:第2電容
DRT:驅動電晶體
Dx:第1方向
Dy:第2方向
Dz:第3方向
GA:周邊區域
Hth:第2臨限值
IG:初始化控制信號
IST:初始化電晶體
L1:陽極電源線
L1a:陽極電源線連接部
L2:影像信號線
L2a:影像信號線連接部
L3:重置電源線
L3a:重置電源線連接部
L3b:重置電源線連接部
L3c:橋部
L4:初始化電源線
L4a:初始化電源線連接部
L5:重置控制信號線
L5a:分支信號線
L6:輸出控制信號線
L7:像素控制信號線
L7a:分支信號線
L8:初始化控制信號線
L8a:分支信號線
L9:連接配線
L10:陰極電源線
Lth:第1臨限值
m:最大灰階值
PICA:像素電路
Pix:像素
Pix1:第1像素群
Pix2:第2像素群
PVDD:陽極電源電位
PVSS:陰極電源電位
RG:重置控制信號
RST:重置電晶體
SG:像素控制信號
SiB:輸入灰階值
SiG:輸入灰階值
SioGa:灰階值
SiR:輸入灰階值
SoB:輸出灰階值
SoGa:輸出灰階值
SoGa1:輸出灰階值
SoGa2:輸出灰階值
SoGb:輸出灰階值
SoR:輸出灰階值
SorGa:保持灰階值
SotGa:基準灰階值
SPG-1:光譜
SPG-2:光譜
SPG-3:光譜
SPR:光譜
SST:像素選擇電晶體
Tr:電晶體
t1:厚度
t2:厚度
V-V’:線
VI-VI’:線
Vini:初始化電位
Vrst:重置電源電位
Vsig:影像信號
圖1係示意性顯示實施形態之顯示裝置之平面圖。
圖2係顯示複數個像素之平面圖。
圖3係顯示像素電路之電路圖。
圖4係將實施形態之顯示裝置之2個像素放大而顯示之平面圖。
圖5係沿圖4之V-V’線之剖視圖。
圖6係沿圖4之VI-VI’線之剖視圖。
圖7係顯示實施形態之紅色發光元件之剖視圖。
圖8係示意性顯示紅色發光元件及第1綠色發光元件之發光強度與波 長之關係的曲線圖。
圖9係示意性顯示信號處理電路之構成之方塊圖。
圖10係用於說明輸入灰階值與被驅動之發光元件之關係之說明圖。
圖11係用於說明第1變化例之各發光元件之輸出灰階值之設定方法的流程圖。
圖12係示意性顯示第2變化例之信號處理電路之構成之方塊圖。
圖13係用於說明第2變化例之各發光元件之輸出灰階值之設定方法的流程圖。
圖14係用於說明第3變化例之各發光元件之輸出灰階值之設定方法的流程圖。
圖15A係顯示第4變化例之1個像素群之各發光元件之第1配置模式的平面圖。
圖15B係顯示1個像素群之各發光元件之第2配置模式之平面圖。
圖15C係顯示1個像素群之各發光元件之第3配置模式之平面圖。
圖16A係顯示第5變化例之2個像素群之各發光元件之第4配置模式的平面圖。
圖16B係顯示2個像素群之各發光元件之第5配置模式之平面圖。
圖16C係顯示2個像素群之各發光元件之第6配置模式之平面圖。
圖17係顯示第6變化例之紅色發光元件之剖視圖。
圖18係顯示第7變化例之紅色發光元件之剖視圖。
圖19係顯示第8變化例之紅色發光元件之剖視圖。
圖20係顯示第9變化例之紅色發光元件之剖視圖。
圖21係顯示第10變化例之紅色發光元件之剖視圖。
針對用於實施本發明之形態(實施形態)，一面參照圖式一面詳細地說明。並非由以下之實施形態所記載之內容限定本發明。且，以下所記載之構成要素中包含熟悉此項技術者容易想到之要素、及實質上相同之要素。再者，以下所記載之構成要素可適宜組合。此外，本發明終極而言僅為一例，針對熟悉此項技術者可容易地想到之保持發明之主旨之適宜的變更，應包含于本發明之範圍內。又，圖式為使說明更加明確，與實際之態樣相較雖存在將各部分之寬度、厚度、形狀等示意性地顯示之情形，但其終極而言僅為一例，並非限定本發明之解釋者。又，在本說明書及各圖中，存在針對與已出現之圖中所描述之要素同樣之要素，賦予同一符號，且適宜省略詳細說明之情形。
(實施形態)
圖1係示意性顯示實施形態之顯示裝置之平面圖。如圖1所示，顯示裝置1包含：陣列基板2、像素Pix(像素群)、驅動電路12、驅動IC(Integrated Circuit，積體電路)210、及陰極配線60。陣列基板2係用於驅動各像素Pix之驅動電路基板，也被稱為底板或主動矩陣基板。陣列基板2具有：基板21、複數個電晶體、複數個電容、及各種配線等。
如圖1所示，顯示裝置1具有：顯示區域AA、及周邊區域GA。顯示區域AA係與複數個像素Pix重疊地配置，且顯示圖像之區域。周邊區域GA係不與複數個像素Pix重疊之區域，配置於顯示區域AA之外側。
複數個像素Pix在顯示區域AA中於第1方向Dx及第2方向Dy排列。此外，第1方向Dx及第2方向Dy係相對於基板21之表面平行之方向。第1方向Dx與第2方向Dy正交。惟，第1方向Dx也可與第2方向Dy交叉而非正交。第3方向Dz係與第1方向Dx及第2方向Dy正交之方向。第3方向Dz例如與基板21之法線方向對應。此外，以下，所謂俯視係顯示自第3方向Dz觀察時之位置關係。
驅動電路12係基於來自驅動IC 210之各種控制信號驅動複數條閘極線(例如，重置控制信號線L5、輸出控制信號線L6、像素控制信號線L7、初始化控制信號線L8(參照圖3))之電路。驅動電路12依次或同時選擇複數條閘極線，對所選擇之閘極線供給閘極驅動信號(例如像素控制信號SG)。藉此，驅動電路12選擇連接於閘極線之複數個像素Pix。
驅動IC 210係控制顯示裝置1之顯示之電路。驅動IC 210在基板21之周邊區域GA作為COG(Chip On Glass，玻璃上晶片)而安裝。並不限定於此，驅動IC 210也可在與基板21之周邊區域GA連接之配線基板之上作為COF(Chip On Film，薄膜上晶片)而安裝。配線基板例如係撓性印刷基板或剛性基板。
陰極配線60設置於基板21之周邊區域GA。陰極配線60包圍顯示區域AA之複數個像素Pix及周邊區域GA之驅動電路12而設置。換言之，陰極配線60配置于形成於基板10上之周邊電路與基板21之外緣之間。複數個 發光元件3之陰極(陰極端子22t(參照圖5))連接於共通之陰極配線60，而被供給固定電位(例如接地電位)。更具體而言，發光元件3之陰極端子22t(參照圖5)經由陰極電極22連接於陰極配線60。此外，陰極配線60並不限定於沿基板10之3邊連續形成之1條配線，可由在基板21上於任一邊具有狹槽之2條部分配線構成，只要係沿基板21之至少1個邊配置之配線即可。
圖2係顯示複數個像素之平面圖。如圖2所示，1個像素Pix包含複數個像素49。例如，像素Pix具有：第1像素49R、第2像素49Ga、第3像素49Gb、及第4像素49B。第1像素49R顯示作為第1色之原色之紅色。第2像素49Ga顯示作為第2色之原色之第1綠色。第3像素49Gb顯示作為第2色之原色之第2綠色。第4像素49B顯示作為第3色之原色之藍色。第1綠色與第2綠色均為綠色之光，但發光強度及光之光譜之極大發光波長之至少任一者不同。
如圖2所示，在1個像素Pix中，第1像素49R與第2像素49Ga在第2方向Dy排列。第1像素49R與第4像素49B在第1方向Dx排列。第2像素49Ga與第3像素49Gb在第1方向Dx排列。且，第3像素49Gb與第4像素49B在第2方向Dy排列。此外，第1色、第2色、第3色並不分別限定於紅色、綠色、藍色，可選擇補色等任意色。以下，在無需分別區別第1像素49R、第2像素49Ga、第3像素49Gb及第4像素49B之情形下，稱為像素49。
像素49分別具有發光元件3、及陽極電極23。具體而言，第1像素49R、第2像素49Ga、第3像素49Gb及第4像素49B分別具有：紅色發光元 件3R、第1綠色發光元件3Ga、第2綠色發光元件3Gb及藍色發光元件3B。即，紅色發光元件3R與第1綠色發光元件3Ga在第2方向Dy排列。紅色發光元件3R與藍色發光元件3B在第1方向Dx排列。第1綠色發光元件3Ga與第2綠色發光元件3Gb在第1方向Dx排列。且，第2綠色發光元件3Gb與藍色發光元件3B在第2方向Dy排列。紅色發光元件3R出射紅色之光。第1綠色發光元件3Ga出射第1綠色之光。第2綠色發光元件3Gb出射第2綠色之光。藍色發光元件3B出射藍色之光。此外，以下，在無需分別區別紅色發光元件3R、第1綠色發光元件3Ga、第2綠色發光元件3Gb及藍色發光元件3B之情形下，稱為發光元件3。
發光元件3在俯視下為具有3μm以上300μm以下左右之大小之無機發光二極體(LED：Light Emitting Diode)晶片，被稱為微型LED(micro LED)或迷你LED(mini LED)。也將於各像素具備微型LED之顯示裝置1稱為微型LED顯示裝置。此外，微型LED之微型並不限定發光元件3之大小。
此外，複數個發光元件3可出射4色以上之不同之光。此外，第1色、第2色、第3色並不分別限定於紅色、綠色、藍色，可選擇補色等任意色。又，配置於1個像素Pix之像素49之數目並不限定於4，可為5以上，可將互不相同之色與5個以上之像素49建立對應關係。再者，像素49之排列並不限定於此，第1像素49R、第2像素49Ga、第3像素49Gb及第4像素49B可以在第1方向Dx及第2方向Dy之任一方向排列之方式排列。
圖3係顯示像素電路之電路圖。圖3顯示設置於1個像素49之像素電路PICA，像素電路PICA設置於複數個像素49各者。如圖3所示，像素電路PICA包含：發光元件3、5個電晶體、及2個電容。具體而言，像素電路PICA包含：驅動電晶體DRT、輸出電晶體BCT、初始化電晶體IST、像素選擇電晶體SST及重置電晶體RST。驅動電晶體DRT、輸出電晶體BCT、初始化電晶體IST、像素選擇電晶體SST及重置電晶體RST分別由n型TFT(Thin Film Transistor，薄膜電晶體)構成。又，像素電路PICA包含第1電容Cs1及第2電容Cs2。
發光元件3之陰極(陰極端子22t)連接於陰極電源線L10。又，發光元件3之陽極(陽極端子23t)經由驅動電晶體DRT及輸出電晶體BCT連接於陽極電源線L1。於陽極電源線L1，供給有陽極電源電位PVDD。於陰極電源線L10與陰極配線60及陰極電極22對應地供給有陰極電源電位PVSS。陽極電源電位PVDD係高於陰極電源電位PVSS之電位。
陽極電源線L1對像素49供給作為驅動電位之陽極電源電位PVDD。具體而言，發光元件3理想而言藉由陽極電源電位PVDD與陰極電源電位PVSS之電位差(PVDD-PVSS)而被供給正向電流(驅動電流)從而發光。即，陽極電源電位PVDD相對於陰極電源電位PVSS具有使發光元件3發光之電位差。發光元件3之陽極端子23t連接於陽極電極23，在陽極電極23與陽極電源線L1間連接有第2電容Cs2。
驅動電晶體DRT之源極電極經由陽極電極23連接于發光元件3之陽極 端子23t，汲極電極連接於輸出電晶體BCT之源極電極。驅動電晶體DRT之閘極電極連接於第1電容Cs1、像素選擇電晶體SST之汲極電極及初始化電晶體IST之汲極電極。
輸出電晶體BCT之閘極電極連接於輸出控制信號線L6。於輸出控制信號線L6供給有輸出控制信號BG。輸出電晶體BCT之汲極電極連接於陽極電源線L1。
初始化電晶體IST之源極電極連接於初始化電源線L4。於初始化電源線L4供給有初始化電位Vini。初始化電晶體IST之閘極電極連接於初始化控制信號線L8。於初始化控制信號線L8供給有初始化控制信號IG。亦即，於驅動電晶體DRT之閘極電極，經由初始化電晶體IST連接有初始化電源線L4。
像素選擇電晶體SST之源極電極連接於影像信號線L2。於影像信號線L2供給有影像信號Vsig。在像素選擇電晶體SST之閘極電極連接有像素控制信號線L7。於像素控制信號線L7供給有像素控制信號SG。
重置電晶體RST之源極電極連接於重置電源線L3。於重置電源線L3供給有重置電源電位Vrst。重置電晶體RST之閘極電極連接有重置控制信號線L5。於重置控制信號線L5供給有重置控制信號RG。重置電晶體RST之汲極電極連接於陽極電極23(發光元件3之陽極端子23t)及驅動電晶體DRT之源極電極。利用重置電晶體RST之重置動作將由第1電容Cs1及第2 電容Cs2保持之電壓重置。
在重置電晶體RST之汲極電極與驅動電晶體DRT之閘極電極之間設置有第1電容Cs1。像素電路PICA可藉由第1電容Cs1及第2電容Cs2而抑制因驅動電晶體DRT之寄生電容與洩漏電流所致之閘極電壓之變動。
此外，在以下之說明中，有將陽極電源線L1及陰極電源線L10僅表示為電源線之情形。有將影像信號線L2、重置電源線L3及初始化電源線L4表示為信號線之情形。有將重置控制信號線L5、輸出控制信號線L6、像素控制信號線L7及初始化控制信號線L8表示為閘極線之情形。
於驅動電晶體DRT之閘極電極，供給有與影像信號Vsig(或灰階信號)相應之電位。即，驅動電晶體DRT基於經由輸出電晶體BCT而供給之陽極電源電位PVDD，將與影像信號Vsig相應之電流供給至發光元件3。如此，由於供給至陽極電源線L1之陽極電源電位PVDD因驅動電晶體DRT及輸出電晶體BCT而下降，故于發光元件3之陽極端子23t，供給有低於陽極電源電位PVDD之電位。
於第2電容Cs2之一個電極，經由陽極電源線L1供給有陽極電源電位PVDD，於第2電容Cs2之另一個電極，供給有低於陽極電源電位PVDD之電位。即，於第2電容Cs2之一個電極，供給有較第2電容Cs2之另一個電極為高之電位。第2電容Cs2之一個電極例如為陽極電源線L1，第2電容Cs2之另一個電極為連接於驅動電晶體DRT之源極之陽極電極23及連接於 其之陽極連接電極24。
在顯示裝置1中，驅動電路12(參照圖1)可自最前頭列(例如，在圖1中之顯示區域AA中位於最上部之像素列)依次選擇複數個像素列。驅動IC 210對所選擇之像素列之像素49寫入影像信號Vsig(影像寫入電位)，而使發光元件3發光。驅動IC 210就每一水平掃描期間，對影像信號線L2供給影像信號Vsig，對重置電源線L3供給重置電源電位Vrst，對初始化電源線L4供給初始化電位Vini。顯示裝置1就每一圖框之圖像重複該等動作。
其次，參照圖4至圖6，針對各電晶體及各配線之具體的構成例進行說明。圖4係將實施形態之顯示裝置之2個像素放大而顯示之平面圖。
圖4顯示在第1方向Dx相鄰之2個像素49(例如第2像素49Ga及第3像素49Gb)。如圖4所示，陽極電源線L1、影像信號線L2、重置電源線L3及初始化電源線L4在第2方向Dy延伸。重置控制信號線L5、輸出控制信號線L6、像素控制信號線L7、初始化控制信號線L8在第1方向Dx延伸，在俯視下，與陽極電源線L1、影像信號線L2、重置電源線L3及初始化電源線L4分別交叉。又，於在第1方向Dx相鄰之2個陽極電源線L1之間設置有連接配線L9。連接配線L9將驅動電晶體DRT、像素選擇電晶體SST及初始化電晶體IST連接。
在圖4中，為了對各配線及半導體層進行區別，而對陽極電源線L1、影像信號線L2、重置電源線L3及初始化電源線L4賦予斜線。以虛線表示 重置控制信號線L5、輸出控制信號線L6、像素控制信號線L7及初始化控制信號線L8。且，對於各半導體層61、65、71、75、79也賦予斜線。陽極連接電極24以兩點鏈線表示。
陽極電源線L1、影像信號線L2、重置電源線L3、初始化電源線L4及連接配線L9係由設置於與各閘極線(重置控制信號線L5、輸出控制信號線L6、像素控制信號線L7、初始化控制信號線L8)不同之層之金屬層形成。
作為各種配線之材料，使用鈦(Ti)、鉬(Mo)、鎢(W)、鉭(Ta)、鈮(Nb)、銦錫氧化物(ITO)、鋁(Al)、銀(Ag)、Ag合金、銅(Cu)、碳奈米管、石墨、石墨烯或碳奈米墊。此處，陽極電源線L1、影像信號線L2、重置電源線L3、初始化電源線L4及連接配線L9之片電阻值為各閘極線之片電阻值以下。又，陽極電源線L1之片電阻值為各信號線(影像信號線L2、重置電源線L3、初始化電源線L4)及連接配線L9之片電阻值以下。例如，陽極電源線L1之片電阻值為30mΩ/□以上120mΩ/□以下。各信號線及連接配線L9之片電阻值為120mΩ/□以上300mΩ/□以下。且，各閘極線之片電阻值為300mΩ/□以上3000mΩ/□以下。藉此，顯示裝置1抑制施加於陽極電源線L1之驅動電壓之壓降，而可抑制顯示性能之降低。
此外，各種配線各者並不限定于單層，可由積層膜構成。例如，各電源線及信號線既可為Ti/Al/Ti或Mo/Al/Mo之積層構造，也可為Al之單層膜。又，Ti、Al、Mo可為合金。
半導體層61、65、71、75、79例如由非晶矽、微晶氧化物半導體、非晶氧化物半導體、多晶矽、低溫多晶矽(LTPS：Low Temperature Polycrystalline Silicone)或氮化鎵(GaN)構成。作為氧化物半導體，例示有IGZO、氧化鋅(ZnO)、ITZO。IGZO係銦鎵鋅氧化物。ITZO係銦錫鋅氧化物。半導體層61、65、71、75、79均為相同之材料，例如可由多晶矽構成。
如圖4所示，重置電源線L3及初始化電源線L4由在第1方向Dx相鄰之2個像素49共有。即，在圖4之左側所示之第2像素49Ga中，不設置初始化電源線L4，而沿影像信號線L2設置有重置電源線L3。在圖4之右側所示之第3像素49Gb中，不設置重置電源線L3，而沿影像信號線L2設置有初始化電源線L4。藉此，與在各像素49設置重置電源線L3及初始化電源線L4之情形相比，可減少配線之數目而高效率地配置配線。
驅動電晶體DRT具有半導體層61、源極電極62及閘極電極64。半導體層61、源極電極62及閘極電極64在俯視下，至少一部分重疊地配置，設置於由在第1方向Dx相鄰之2條陽極電源線L1、輸出控制信號線L6、及像素控制信號線L7包圍之區域。在半導體層61中之與閘極電極64重疊之區域之一部分形成有通道區域。驅動電晶體DRT為與半導體層61重疊而設置有1個閘極電極64之單閘極構造。
半導體層61具有第1部分半導體層61a。第1部分半導體層61a與半導體層61為同一層，且使用相同之半導體材料。第1部分半導體層61a係自 半導體層61朝第1方向Dx突出之部分。第1部分半導體層61a之第1方向Dx之寬度大於半導體層61中之在與輸出電晶體BCT之半導體層65連接之部分的第1方向Dx之寬度。半導體層61經由第1部分半導體層61a與源極電極62連接。半導體層61及第1部分半導體層61a與第1絕緣膜91(參照圖5)及閘極電極64重疊地設置，在第1部分半導體層61a與閘極電極64之間形成有第1電容Cs1。此外，半導體層61與第1部分半導體層61a可分別形成為矩形狀且經由連接部電性連接。
輸出電晶體BCT具有半導體層65。半導體層65與驅動電晶體DRT之半導體層61連接，並與輸出控制信號線L6在俯視下交叉。於半導體層65中之與輸出控制信號線L6重疊之區域形成有通道區域。輸出控制信號線L6中之與半導體層65重疊之部分作為輸出電晶體BCT之閘極電極66而發揮功能。半導體層65之一端側與陽極電源線連接部L1a電性連接。陽極電源線連接部L1a係自陽極電源線L1朝第1方向Dx分支之部分。藉此，於驅動電晶體DRT及輸出電晶體BCT，自陽極電源線L1供給有陽極電源電位PVDD。
在圖4之右側所示之第3像素49Gb中，初始化電晶體IST具有半導體層71。在圖4之左側所示之第2像素49Ga中，初始化電晶體IST具有半導體層71A。半導體層71、71A分別與初始化控制信號線L8及分支信號線L8a在俯視下交叉。在半導體層71、71A中之與初始化控制信號線L8及分支信號線L8a重疊之區域形成有通道區域。分支信號線L8a自初始化控制信號線L8分支，並在第1方向Dx延伸。初始化控制信號線L8及分支信號線L8a 中之與半導體層71、71A重疊之部分，各自作為初始化電晶體IST之閘極電極74而發揮功能。即，初始化電晶體IST係設置有與半導體層71、71A各者重疊之2個閘極電極74之雙閘極構造。
在圖4之右側所示之第3像素49Gb中，半導體層71在第2方向Dy延伸，一端電性連接於連接配線L9，另一端連接於初始化電源線連接部L4a。初始化電源線連接部L4a係自初始化電源線L4朝第1方向Dx分支之部分。又，在圖4之左側所示之第2像素49Ga中，半導體層71A具有在第2方向Dy延伸之部分、及在第1方向Dx延伸之部分。半導體層71A中之在第2方向Dy延伸之部分之一端，電性連接於連接配線L9。半導體層71A中之在第1方向Dx延伸之部分，在俯視下與陽極電源線L1及影像信號線L2交叉並延伸至第3像素49Gb，且與初始化電源線連接部L4a電性連接。藉由如以上之構成，而1條初始化電源線L4電性連接於2個初始化電晶體IST，而由在第1方向Dx相鄰之2個像素49共有。
像素選擇電晶體SST具有半導體層75。半導體層75在第1方向Dx延伸，且與2條分支信號線L7a在俯視下交叉。在半導體層75中之與2條分支信號線L7a重疊之區域形成有通道區域。2條分支信號線L7a為自像素控制信號線L7朝第2方向Dy分支之部分。2條分支信號線L7a中之與半導體層75重疊之部分，各自作為像素選擇電晶體SST之閘極電極78而發揮功能。即，像素選擇電晶體SST為設置有與半導體層75重疊之2個閘極電極78之雙閘極構造。半導體層75之一端連接於影像信號線連接部L2a，另一端連接於連接配線L9。影像信號線連接部L2a係自影像信號線L2朝第1方向Dx 分支之部分。
重置電晶體RST具有半導體層79。半導體層79朝第2方向Dy延伸，且與重置控制信號線L5及分支信號線L5a在俯視下交叉。在半導體層79中之與重置控制信號線L5及分支信號線L5a重疊之區域形成有通道區域。分支信號線L5a自重置控制信號線L5分支，並朝第1方向Dx延伸。重置控制信號線L5及分支信號線L5a中之與半導體層79重疊之部分，各自作為重置電晶體RST之閘極電極而發揮功能。即，重置電晶體RST為雙閘極構造。
於重置電源線L3，連接有在第1方向Dx延伸之重置電源線連接部L3a、L3b及橋部L3c。重置電源線連接部L3a、L3b由與重置電源線L3為同層之金屬層形成，橋部L3c由與重置電源線連接部L3a、L3b不同之層，例如與各種閘極線為同層之金屬層形成。重置電源線連接部L3a設置於第2像素49Ga，重置電源線連接部L3b設置於第3像素49Gb。在重置電源線連接部L3a與重置電源線連接部L3b之間，設置有陽極電源線L1、影像信號線L2及初始化電源線L4。橋部L3c在俯視下與陽極電源線L1、影像信號線L2及初始化電源線L4交叉，而將重置電源線連接部L3a與重置電源線連接部L3b連接。
在第2像素49Ga中，半導體層79之一端連接於重置電源線連接部L3a。又，在第3像素49Gb中，半導體層79之一端連接於重置電源線連接部L3b。又，半導體層79之另一端電性分別電性連接於驅動電晶體DRT之半導體層61。即，重置電晶體RST之半導體層79之另一端，經由半導體層 61、源極電極62而電性連接于發光元件3之陽極端子23t。藉由如以上之構成，而1條重置電源線L3電性連接於2個重置電晶體RST，而由在第1方向Dx相鄰之2個像素49共有。
第1電容Cs1(參照圖3)形成於半導體層61(第1部分半導體層61a)與閘極電極64之間。陽極連接電極24與驅動電晶體DRT電性連接，至少與陽極電源線L1重疊地配置。在陽極連接電極24與陽極電源線L1及連接於陽極電源線L1之各種配線之間形成有第2電容Cs2(參照圖3)。由第2像素49Ga形成之第2電容Cs2為較由第3像素49Gb形成之第2電容Cs2為小之電容值。亦即，設置於第2像素49Ga之陽極連接電極24之面積小於設置於第3像素49Gb之陽極連接電極24之面積。在第2像素49Ga中，第2電容Cs2為例如150fF左右。又，在第3像素49Gb中，第2電容Cs2為例如250fF左右。
又，在本實施形態中，用於對發光元件3供給驅動電流之驅動電晶體DRT及輸出電晶體BCT為單閘極構造。初始化電晶體IST、像素選擇電晶體SST及重置電晶體RST為雙閘極構造。藉此，可抑制初始化電晶體IST、像素選擇電晶體SST及重置電晶體RST之洩漏電流。
其次，針對顯示裝置1之剖面構成進行說明。圖5係沿圖4之V-V’線之剖視圖。圖6係沿圖4之VI-VI’線之剖視圖。此外，在圖6中示意性顯示設置於周邊區域GA之陰極配線60及電晶體Tr。
如圖5所示，發光元件3設置於陣列基板2之上。陣列基板2具有基板21、各種電晶體、各種配線及各種絕緣膜。基板21為絕緣基板，例如使用玻璃基板、樹脂基板或樹脂膜等。
在本說明書中，在垂直於基板21之表面之方向中，將自基板21朝向平坦化膜27之方向設為“上側”。又，將自平坦化膜27朝向基板21之方向設為“下側”。
驅動電晶體DRT、輸出電晶體BCT、初始化電晶體IST、像素選擇電晶體SST及重置電晶體RST設置於基板21之一個面側。於基板21之一個面，底塗層膜90、各閘極線、第1絕緣膜91、半導體層61、65、71、75、第2絕緣膜92、各信號線及電源線、第3絕緣膜93、陽極連接電極24及屏蔽電極26、第4絕緣膜94依序積層。
在陽極連接電極24及屏蔽電極26之上，介隔著第4絕緣膜94設置有陽極電極23及發光元件3。
在顯示裝置1中，陣列基板2包含基板21至陽極電極23之各層。於陣列基板2，不包含平坦化膜27、陰極電極22及發光元件3。
底塗層膜90、第1絕緣膜91、第2絕緣膜92及第4絕緣膜94使用氧化矽膜(SiO)、氮化矽膜(SiN)或氮氧化矽膜(SiON)等之無機絕緣材料。又，各無機絕緣膜並不限定于單層，可為積層膜。又，也可不設置底塗層膜 90。第3絕緣膜93及平坦化膜27係有機絕緣膜或無機有機混合絕緣膜(於Si-O主鏈，鍵結有例如有機基團(甲基或苯基)之材料)。
閘極電極64、66、74、78介隔著底塗層膜90設置於基板21之上。第1絕緣膜91覆蓋閘極電極64、66、74、78而設置于底塗層膜90之上。半導體層61、65、71、75設置於第1絕緣膜91之上。第2絕緣膜92覆蓋半導體層61、65、71、75而設置於第1絕緣膜91之上。
在圖5所示之例中，各電晶體為所謂之底閘極構造。惟，各電晶體也可為在半導體層之上側設置有閘極電極之頂閘極構造，還可為在半導體層之上側及下側之兩者設置有閘極電極之雙閘極構造。
連接配線L9、源極電極62、72及汲極電極67設置於第2絕緣膜92之上。源極電極62經由設置於第2絕緣膜92之接觸孔與第1部分半導體層61a(半導體層61)電性連接。
汲極電極67經由設置於第2絕緣膜92之接觸孔與半導體層65電性連接。又，初始化電晶體IST之源極電極72經由設置於第2絕緣膜92之接觸孔與半導體層71電性連接。
連接配線L9之一端側經由設置於第2絕緣膜92之接觸孔與像素選擇電晶體SST之半導體層75電性連接。連接配線L9中之與半導體層75重疊之部分作為汲極電極77而發揮功能。又，連接配線L9之另一端側經由設置於 第2絕緣膜92之接觸孔與初始化電晶體IST之半導體層71電性連接。連接配線L9中之與半導體層71重疊之部分作為汲極電極73而發揮功能。藉由此構成，而像素選擇電晶體SST之汲極與初始化電晶體IST之汲極經由連接配線L9電性連接。
第3絕緣膜93覆蓋源極電極62、72及汲極電極67、73、77而設置於第2絕緣膜92之上。在第3絕緣膜93之上設置有陽極連接電極24及屏蔽電極26。陽極連接電極24經由設置於第3絕緣膜93之接觸孔與源極電極62連接。屏蔽電極26設置於陽極電極23及發光元件3之下。
第4絕緣膜94覆蓋陽極連接電極24及屏蔽電極26而設置於第3絕緣膜93之上。陽極電極23設置於第4絕緣膜94之上。陽極電極23經由設置於第4絕緣膜94之接觸孔與陽極連接電極24電性連接。
發光元件3設置於陽極電極23之上，且發光元件3之陽極端子23t與陽極電極23被連接。藉此，發光元件3之陽極端子23t與驅動電晶體DRT之源極電極62電性連接。
平坦化膜27覆蓋發光元件3之至少側面3a而設置於第4絕緣膜94之上。陰極電極22設置於平坦化膜27之上，與發光元件3之陰極端子22t連接。陰極電極22自顯示區域AA遍至周邊區域GA而設置，與複數個像素49之發光元件3電性連接。
如圖6所示，在基板21之周邊區域GA，作為複數個電晶體，設置有驅動電路12(參照圖1)所含之電晶體Tr及陰極配線60。陰極配線60與陽極電源線L1設置於同層，在周邊區域GA中設置於第2絕緣膜92之上。圖5所示之陰極電極22經由設置於第3絕緣膜93、第4絕緣膜94及平坦化膜27之接觸孔與陰極配線60電性連接。又，圖3所示之陰極電源線L10包含陰極配線60及陰極電極22。
電晶體Tr包含半導體層81、源極電極82、汲極電極83及閘極電極84。電晶體Tr具有與像素電路PICA所含之各電晶體同樣之層構成，且省略詳細之說明。半導體層81設置於第1絕緣膜91之上、亦即與各半導體層61、65、71、75、79設置於同層。惟，電晶體Tr可設置於與像素49之各電晶體不同之層。
如圖6所示，陽極電源線L1、影像信號線L2及重置電源線L3設置於第2絕緣膜92之上。陽極電源線L1之寬度大於影像信號線L2及重置電源線L3各者之寬度。又，陽極電源線L1之厚度t2厚於閘極電極64之厚度t1(參照圖5)。又，陽極電源線L1之厚度t2與影像信號線L2及重置電源線L3之厚度相等。藉此，可減小陽極電源線L1之電阻值。此外，陽極電源線L1之厚度t2可與影像信號線L2及重置電源線L3之厚度不同。
各配線之層構成可適宜變更。例如，陽極電源線L1與影像信號線L2及重置電源線L3等之各信號線可設置於不同之層。
形成於陽極電源線L1與各種閘極線之間之電容被用作去耦合電容。藉此，去耦合電容吸收陽極電源電位PVDD之變動，而可使驅動IC 210穩定地動作。又，去耦合電容可抑制在顯示裝置1產生之電磁雜訊洩漏至外部。
此外，上述之圖3所示之像素電路PICA之構成可適宜變更。例如在1個像素49中之配線之數目及電晶體之數目可不同。
圖7係顯示實施形態之紅色發光元件之剖視圖。在本實施形態之顯示裝置1中，紅色發光元件3R為將陽極端子23t設置於下側且將陰極端子22t設置於上側之所謂之面朝上構造。
如圖7所示，紅色發光元件3R具有：複數個部分發光元件3s、覆蓋複數個部分發光元件3s之保護層39、p型電極37、及n型電極38。複數個部分發光元件3s在p型電極37與n型電極38之間分別形成為柱狀。複數個部分發光元件3s具有：n型包層33、發光層34、及p型包層35。n型電極38電性連接于n型包層33。p型電極37電性連接于p型包層35。在p型電極37之上，依序積層有p型包層35、發光層34、及n型包層33。
n型包層33具有第1n型包層33a及第2n型包層33b。在發光層34之上依序積層有第2n型包層33b、及第1n型包層33a。第1n型包層33a為例如n型氮化鎵(n-GaN)，第2n型包層33b為例如n型氮化鋁鎵(n-AlGaN)。
p型包層35具有第1p型包層35a及第2p型包層35b。在p型電極37之上，依序積層有第1p型包層35a、及第2p型包層35b。亦即，發光層34設置於第2p型包層35b與第2n型包層33b之間。第1p型包層35a為例如p型氮化鎵(p-GaN)，第2p型包層35b為例如p型氮化鋁鎵(p-AlGaN)。
紅色發光元件3R之發光層34為添加有銪(Eu)之氮化鎵(GaN)。藉此，紅色發光元件3R可提高紅色之光之發光效率。
n型電極38為ITO(Indium Tin Oxide，銦錫氧化物)等之透光性之導電性材料。n型電極38為紅色發光元件3R之陰極端子22t，連接於陰極電極22。又，p型電極37為紅色發光元件3R之陽極端子23t，具有：Pt層37a、及藉由鍍敷而形成之厚膜Au層37b。厚膜Au層37b連接於陽極電極23之載置面23a。
保護層39為例如SOG(Spin on Glass，旋塗式玻璃)。保護層39之側面成為紅色發光元件3R之側面3a。平坦化膜27包圍保護層39之側面而設置。
在複數個部分發光元件3s各者設置有發光層34，可就複數個部分發光元件3s之每一者，使添加至氮化鎵(GaN)之銪(Eu)之狀態不同。具體而言，就複數個部分發光元件3s之每一者，而銪(Eu)之添加量不同。藉此，紅色發光元件3R可增大光之光譜SPR(參照圖8)之半高寬。
在圖7中針對紅色發光元件3R進行了說明，但第1綠色發光元件3Ga、第2綠色發光元件3Gb及藍色發光元件3B之剖面構造也同樣。在第1綠色發光元件3Ga、第2綠色發光元件3Gb及藍色發光元件3B中，作為n型包層33及p型包層35之材料，使用例如氮化銦鎵(InGaN)。又，發光層34為將氮化銦鎵(InxGa(1-x)N)與氮化鎵(GaN)重複積層複數層而構成之多重量子井構造(MQW構造)。
圖8係示意性顯示紅色發光元件及第1綠色發光元件之發光強度與波長之關係的曲線圖。在圖8中顯示自紅色發光元件3R出射之光之光譜SPR、及自第1綠色發光元件3Ga出射之光之光譜SPG-1、SPG-2、SPG-3。光譜SPG-1、SPG-2、SPG-3表示對第1綠色發光元件3Ga供給互不相同之大小之驅動電流時之光之光譜。驅動電流依光譜SPG-1、SPG-2、SPG-3之順序變小。
光譜SPR及光譜SPG-1之極大發光波長分別為620nm、520nm左右。在本實施形態中，由於作為紅色發光元件3R之發光層34，使用添加有銪(Eu)之氮化鎵(GaN)，故提高紅色發光元件3R之發光效率(發光強度)。且，光譜SPR之半高寬小於光譜SPG-1、SPG-2、SPG-3之半高寬。
又，隨著對第1綠色發光元件3Ga供給之驅動電流變小，亦即發光強度依光譜SPG-1、SPG-2、SPG-3之順序變小，而極大發光波長變長。亦即，第1綠色發光元件3Ga之光譜SPG-2、SPG-3之發光強度小於紅色發光元件3R之發光強度。又，極大發光波長依光譜SPG-1、SPG-2、SPG-3之 順序接近光譜SPR之極大發光波長。紅色之光之光譜SPR之波長區域與第1綠色之光之光譜SPG-1、SPG-2、SPG-3之波長區域之一部分重疊。
在圖8中顯示第1綠色發光元件3Ga之第1綠色之光之光譜SPG-1、SPG-2、SPG-3。惟，針對第2綠色發光元件3Gb亦然，可採用與第1綠色發光元件3Ga相同之構成，自第2綠色發光元件3Gb出射之第2綠色之光之光譜也與光譜SPG-1、SPG-2、SPG-3同樣。
在本實施形態中，在顯示紅色時，第1綠色發光元件3Ga被用作紅色發光元件3R之輔助光。亦即，像素Pix可使紅色發光元件3R及第1綠色發光元件3Ga同時點亮，使來自紅色發光元件3R之光與來自第1綠色發光元件3Ga之光混色而顯示紅色之光。對第1綠色發光元件3Ga供給較第2綠色發光元件3Gb及紅色發光元件3R為小之驅動電流。第1綠色發光元件3Ga出射如光譜SPG-2或光譜SPG-3所示之強度分佈之光。又，第2綠色發光元件3Gb與第1綠色發光元件3Ga獨立地被驅動，出射如光譜SPG-1所示之強度分佈之光。
亦即，第1綠色發光元件3Ga之發光強度小於紅色發光元件3R之發光強度，且第1綠色發光元件3Ga之光之光譜(例如光譜SPG-2或光譜SPG-3)之半高寬大于紅色發光元件3R之光之光譜SPR之半高寬。又，第2綠色發光元件3Gb之發光強度大於第1綠色發光元件3Ga之發光強度。第1綠色發光元件3Ga之光之光譜(例如光譜SPG-2或光譜SPG-3)之極大發光波長較第2綠色發光元件3Gb之光之光譜(例如光譜SPG-1)之極大發光波長為長， 且較紅色發光元件3R之光之光譜SPR之極大發光波長為短。
藉此，與僅以紅色發光元件3R顯示紅色之情形相比，紅色之光之波長之分佈實質上擴展。藉此，來自紅色發光元件3R及第1綠色發光元件3Ga之光混色而出射之紅色之光之半高寬與自第2綠色發光元件3Gb出射之綠色之光之半高寬及自藍色發光元件3B出射之藍色之光之半高寬之差變小。因而，顯示裝置1可根據圖像抑制僅清晰地顯示紅色，而良好地顯示圖像。
其次，參照圖9及圖10，針對各發光元件之驅動方法進行說明。圖9係示意性顯示信號處理電路之構成之方塊圖。圖10係用於說明輸入灰階值與被驅動之發光元件之關係之說明圖。
如圖9所示，信號處理電路100具有第1處理電路110、記憶體115、及緩衝器125。信號處理電路100基於影像信號Vsig對4個像素49各者之輸出灰階值SoR、SoGa、SoGb、SoB進行運算。影像信號Vsig包含每一像素Pix之輸入灰階值SiR、SiG、SiB。輸入灰階值SiR、SiG、SiB分別係紅色、綠色、藍色之灰階值。輸出灰階值SoR係與第1像素49R對應之灰階值。輸出灰階值SoGa係與第2像素49Ga對應之灰階值。輸出灰階值SoGb係與第3像素49Gb對應之灰階值。輸出灰階值SoB係與第4像素49B對應之灰階值。信號處理電路100既可包含於例如圖1所示之驅動IC 210，也可作為與驅動IC 210不同之電路晶片設置於基板21。以下，在無需分別區別輸出灰階值SoR、SoGa、SoGb、SoB之情形下，稱為輸出灰階值So。又， 在無需分別區別輸入灰階值SiR、SiG、SiB之情形下，稱為輸入灰階值Si。
緩衝器125係記憶輸入灰階值Si之電路。此外，緩衝器125既可記憶1圖框份額之影像信號Vsig中所含之輸入灰階值Si，也可擷取入1圖框份額之影像信號Vsig中一部分之影像信號Vsig中所含之輸入灰階值Si。
記憶體115包含顯示資訊之資料LUT，該資訊顯示輸入灰階值SiR、SiG、SiB與4個像素49各者之輸出灰階值SoR、SoGa、SoGb、SoB之關係。資料LUT例如為如查找表之表資料。
資料LUT中，在輸入灰階值SiR為0以上第1臨限值Lth(參照圖10)以下之範圍內與僅使紅色發光元件3R點亮的輸出灰階值SoR建立對應關係。亦即，在輸入灰階值SiR為0以上第1臨限值Lth以下之範圍內，輸出灰階值SoGa為0(灰階值0)。又，資料LUT中，在輸入灰階值SiR大於第1臨限值Lth且小於第2臨限值Hth(參照圖10)之範圍內，與使紅色發光元件3R及第1綠色發光元件3Ga之兩者點亮之輸出灰階值SoR、SoGa建立對應關係。第2臨限值Hth為大於第1臨限值Lth之灰階值。又，資料LUT中，在輸入灰階值SiR為第2臨限值Hth以上之範圍內，與僅使紅色發光元件3R點亮之輸出灰階值SoR、SoGa建立對應關係。亦即，在輸入灰階值SiR為第2臨限值Hth以上之範圍內，輸出灰階值SoGa為0(灰階值0)。此外，第2臨限值Hth為輸入灰階值SiR之最大灰階值m(例如m=255)以下之特定之數值。
第1處理電路110參照自記憶體115讀出之資料LUT，特定與輸入灰階值SiR、SiG、SiB對應之輸出灰階值SoR、SoGa、SoGb、SoB。第1處理電路110將輸出灰階值SoR、SoGa、SoGb、SoB輸出至像素Pix。各像素49基於輸出灰階值SoR、SoGa、SoGb、SoB而點亮。
如圖10所示，在輸入灰階值SiR為0以上第1臨限值Lth以下之範圍內，基於輸出灰階值SoR、SoGa，而紅色發光元件3R點亮，第1綠色發光元件3Ga未點亮。在輸入灰階值SiR大於第1臨限值Lth且小於第2臨限值Hth之範圍內，基於輸出灰階值SoR、SoGa，而紅色發光元件3R及第1綠色發光元件3Ga之兩者點亮。即便在未進行綠色之顯示及藍色之顯示時，亦即在輸入灰階值SiG、SiB為0時，在紅色之中間灰階下，第1綠色發光元件3Ga仍點亮。又，在輸入灰階值SiR為第2臨限值Hth以上之範圍內，僅紅色發光元件3R點亮，第1綠色發光元件3Ga未點亮。
如此，在本實施形態中，在低灰階及高灰階之顯示下，藉由僅使發光效率較高之紅色發光元件3R點亮，而可抑制驅動電流之增大，從而良好地進行顯示。又，在中間灰階之顯示下，藉由使紅色發光元件3R及第1綠色發光元件3Ga之兩者點亮，而可良好地進行顯示。又，由於可抑制對第1綠色發光元件3Ga供給之驅動電流之增大，故由第2像素49Ga形成之第2電容Cs2可小於由其他像素49形成之第2電容Cs2。
(第1變化例)
圖11係用於說明各發光元件之輸出灰階值之設定方法之流程圖。在第1實施形態中，信號處理電路100基於預設之資料LUT對輸出灰階值SoR、SoGa、SoGb、SoB進行運算，但並不限定於此。如圖11所示，首先，信號處理電路100擷取入1圖框圖像(步驟ST1)。具體而言，緩衝器125擷取入1圖框份額之影像信號Vsig，且記憶與紅色、綠色、藍色各者對應之輸入灰階值SiR、SiG、SiB。
第1處理電路110就每一像素Pix判斷輸入灰階值SiR是否大於0(步驟ST2)。換言之，就每一像素Pix判斷是否存在紅色之顯示。在輸入灰階值SiR為0時(步驟ST2、否)，第1處理電路110將灰階值0設定為輸出灰階值SoR、SoGa(步驟ST3)。此外，灰階值0係將像素Pix設為非點亮狀態之灰階值。所設定之輸出灰階值SoR、SoGa被輸出至像素Pix，而紅色發光元件3R及第1綠色發光元件3Ga成為非點亮狀態。另一方面，在輸入灰階值SiR大於0時(步驟ST2、是)，亦即在輸入灰階值SiR為1以上之值時，第1處理電路110將輸入灰階值SiR與第1臨限值Lth及第2臨限值Hth進行比較(步驟ST4)。
在輸入灰階值SiR大於0且為第1臨限值Lth以下時，或在輸入灰階值SiR為第2臨限值Hth以上時(步驟ST4、是)，第1處理電路110設定僅使紅色發光元件3R點亮之輸出灰階值SoR、SoGa(步驟ST5)。更具體而言，將基於輸入灰階值SiR之大於0之值(灰階值SioR)設定為輸出灰階值SoR，將灰階值0設定為輸出灰階值SoGa。所設定之輸出灰階值SoR、SoGa被輸出至像素Pix，而紅色發光元件3R點亮，第1綠色發光元件3Ga成為非點亮狀 態。
在輸入灰階值SiR大於第1臨限值Lth且小於第2臨限值Hth時(步驟ST4、否)，第1處理電路110設定使紅色發光元件3R及第1綠色發光元件3Ga點亮之輸出灰階值SoR、SoGa(步驟ST6)。更具體而言，將基於輸入灰階值SiR之大於0之值(灰階值SioRa)設定為輸出灰階值SoR，將基於輸入灰階值SiR之灰階值SioGa設定為輸出灰階值SoGa。灰階值SioGa具有大於0之值。所設定之輸出灰階值SoR、SoGa被輸出至像素Pix，而紅色發光元件3R及第1綠色發光元件3Ga點亮。
在步驟ST3、步驟ST5、或步驟ST6之處理完成時，第1處理電路110判斷輸入灰階值SiG是否大於0(步驟ST7)。換言之，第1處理電路110判斷是否存在綠色之顯示。在輸入灰階值SiG為0時(步驟ST7、否)，第1處理電路110將灰階值0設定為輸出灰階值SoGb(步驟ST8)。所設定之輸出灰階值SoGb被輸出至像素Pix，而第2綠色發光元件3Gb成為非點亮狀態。在輸入灰階值SiG大於0時(步驟ST7、是)，亦即在輸入灰階值SiG為1以上之值時，第1處理電路110將基於輸入灰階值SiG之灰階值(灰階值SioGb)設定為輸出灰階值SoG(步驟ST9)。所設定之輸出灰階值SoGb被輸出至像素Pix，而第2綠色發光元件3Gb點亮。
在步驟ST8或步驟ST9之處理完成後，第1處理電路110判斷輸入灰階值SiB是否大於0(步驟ST10)。換言之，第1處理電路110判斷是否存在藍色之顯示。在輸入灰階值SiB為0時(步驟ST10、否)，第1處理電路110將 灰階值0設定為輸出灰階值SoB(步驟ST11)。所設定之輸出灰階值SoB被輸出至像素Pix，而藍色發光元件3B成為非點亮狀態。在輸入灰階值SiB大於0時(步驟ST10、是)，亦即在輸入灰階值SiB為1以上之值時，第1處理電路110將基於輸入灰階值SiB之灰階值(灰階值SioB)，設定為輸出灰階值SoB。所設定之輸出灰階值SoB被輸出至像素Pix，而藍色發光元件3B點亮(步驟ST12)。
在步驟ST11或步驟ST12之處理完成後，第1處理電路110判斷是否已設定1圖框份額之所有像素Pix之輸出灰階值SoR、SoGa、SoGb、SoB(步驟ST13)。在未設定所有像素Pix之輸出灰階值So時(步驟ST13、否)，對於下一像素Pix執行自步驟ST2起之處理。在設定所有像素Pix之輸出灰階值So時(步驟ST13、是)，完成輸出灰階值So之設定處理。此外，在設定處理完成後將輸出灰階值SoR、SoGa、SoGb、SoB輸出至像素Pix，配置於各個像素Pix之發光元件3係基於所設定之輸出灰階值SoR、SoGa、SoGb、SoB被點亮控制。
此外，在輸出灰階值So被設定後輸出至像素Pix之時序，既可在1圖框之所有像素之輸出灰階值So之設定完成後，也可在連接於共通之閘極線之1列之像素群之設定完成之階段輸出至像素Pix。又，亦可依以像素Pix單位設定輸出灰階值So之順序，依序輸出至像素Pix。
(第2變化例)
圖12係示意性顯示第2變化例之信號處理電路之構成之方塊圖。圖13 係用於說明第2變化例之各發光元件之輸出灰階值之設定方法的流程圖。如圖12所示，信號處理電路100A進而具備第2處理電路120。在以下之說明中，將相鄰之2個像素Pix表示為第1像素群Pix1、第2像素群Pix2。信號處理電路100A基於第1像素群Pix1之輸入灰階值SiR、SiG、SiB，除第1像素群Pix1之各像素49以外，還使第2像素群Pix2之一部分之像素49點亮。
第1處理電路110進行與圖11所示之處理同樣之處理，朝第2處理電路120輸出輸出灰階值SoR、SoGa1、SoGb、SoB。第2處理電路120將與自第1處理電路110接收之輸出灰階值SoGa1對應之驅動電流和特定之臨限值電流進行比較，並設定基於比較結果之輸出灰階值SoGa2。信號處理電路100A將所設定之輸出灰階值SoGa2輸出至像素Pix。具體而言，第2處理電路120基於輸出灰階值SoGa1，演算供給至第1像素群Pix1之第1綠色發光元件3Ga1之驅動電流。而後，第2處理電路120設定輸出灰階值SoGa2，以使第1綠色發光元件3Ga之驅動電流不超過特定之臨限值電流。更具體而言，在驅動電流超過特定之臨限值電流時，將輸出灰階值SoGa1分為基準灰階值SotGa、及保持灰階值SorGa，並將基準灰階值SotGa設定為輸出灰階值SoGa2。基準灰階值SotGa為與臨限值電流或臨限值電流以下之驅動電流對應之灰階值，被設定為輸出灰階值SoGa2，並輸出至第1像素群Pix1之第1綠色發光元件3Ga1。又，保持灰階值SorGa被輸入至記憶體115。
第2處理電路120當在記憶體115中保持有保持灰階值SorGa時，基於 保持灰階值SorGa及基於第2像素群Pix2之輸入灰階值SiR之灰階值SioGa設定輸出灰階值SoGa2。此外，在將與第1像素群Pix1之輸入灰階值SiR對應之灰階值SioGa分為基準灰階值SotGa及保持灰階值SorGa時，設定為使第1綠色發光元件3Ga1以灰階值SioGa發光時之亮度與使第1綠色發光元件3Ga1、及第2像素群Pix2之第1綠色發光元件3Ga2分別以基準灰階值SotGa及保持灰階值SorGa發光時之亮度實質上相等。而且，基於灰階值SioGa、及保持灰階值SorGa設定針對第2像素群Pix2之第1綠色發光元件3Ga2之輸出灰階值SoGa2，前述灰階值SioGa為基於第2像素群Pix2之輸入灰階值SiR者，前述保持灰階值SorGa為分自基於第1像素群Pix1之輸入灰階值SiR之灰階值SioGa者。
圖13之步驟ST21至步驟ST26及步驟ST7至步驟ST13由於與圖11同樣，故省略詳細之說明。如圖13所示，在步驟ST23、步驟ST25之處理完成後，第2處理電路120自第1處理電路110接收輸出灰階值SoGa1，並判斷在記憶體115中是否保持有保持灰階值SorGa(步驟ST31)。當在記憶體115中保持有保持灰階值SorGa時(步驟ST31、是)，第2處理電路120將保持灰階值SorGa決定為輸出灰階值SoGa2(步驟ST32)。所設定之輸出灰階值SoGa2被輸出至像素Pix，而像素Pix所含之第1綠色發光元件3Ga點亮。又，當在記憶體115中未保持有保持灰階值SorGa時(步驟ST31、否)，第2處理電路120將輸出灰階值SoGa1(灰階值0)設定為輸出灰階值SoGa2(步驟ST33)。所設定之輸出灰階值SoGa2被輸出至像素Pix，而像素Pix所含之第1綠色發光元件3Ga成為非點亮狀態。
在步驟ST26之處理完成後，第2處理電路120自第1處理電路110接收輸出灰階值SoGa1，並判斷在記憶體115中是否保持有保持灰階值SorGa(步驟ST34)。當在記憶體115中保持有保持灰階值SorGa時(步驟ST34、是)，第2處理電路120將保持灰階值SorGa與輸出灰階值SoGa1(基於輸入灰階值SiR之灰階值SioGa)相加(步驟ST35)。當在記憶體115中未保持有保持灰階值SorGa時(步驟ST34、否)，第2處理電路120判斷與輸出灰階值SoGa1(灰階值SioGa)對應之驅動電流是否為臨限值電流以下(步驟ST36)。
在與輸出灰階值SoGa1對應之驅動電流為臨限值電流以下時(步驟ST36、是)，第2處理電路120將輸出灰階值SoGa1設定為輸出灰階值SoGa2(步驟ST37)。所設定之輸出灰階值SoGa2被輸出至像素Pix，而像素Pix所含之第1綠色發光元件3Ga點亮。
此外，在步驟ST35之處理完成時也同樣地，第2處理電路120判定與相加有保持灰階值SorGa之輸出灰階值SoGa1(灰階值SioGa+保持灰階值SorGa)對應之驅動電流是否為臨限值電流以下(步驟ST36)。在與輸出灰階值SoGa1對應之驅動電流為臨限值電流以下時(步驟ST36、是)，將相加有保持灰階值SorGa之輸出灰階值SoGa1設定為輸出灰階值SoGa2(步驟ST37)。所設定之輸出灰階值SoGa2被輸出至像素Pix，在與相加有保持灰階值SorGa之輸出灰階值SoGa1對應之灰階下，像素Pix所含之第1綠色發光元件3Ga點亮。
在與輸出灰階值SoGa1對應之驅動電流大於臨限值電流時(步驟ST36、否)，第2處理電路120將小於輸出灰階值SoGa1(灰階值SioGa)之基準灰階值SotGa設定為輸出灰階值SoGa2(步驟ST38)。更具體而言，第2處理電路120基於輸出灰階值SoGa1對基準灰階值SotGa與保持灰階值SorGa進行運算，將基準灰階值SotGa設定為輸出灰階值SoGa2。在步驟ST38之處理完成後，第2處理電路120將保持灰階值SorGa記錄於記憶體115(步驟ST39)。所設定之輸出灰階值SoGa2被輸出至像素Pix，而像素Pix所含之第1綠色發光元件3Ga點亮。
此外，在步驟ST35之處理完成時也同樣地，第2處理電路120在與相加有保持灰階值SorGa之輸出灰階值SoGa1(灰階值SioGa+保持灰階值SorGa)對應之驅動電流大於臨限值電流時(步驟ST36、否)，第2處理電路120將較相加有保持灰階值SorGa之輸出灰階值SoGa1為小之基準灰階值SotGa設定為輸出灰階值SoGa2(步驟ST38)。更具體而言，第2處理電路120基於相加有保持灰階值SorGa之輸出灰階值SoGa1對基準灰階值SotGa與保持灰階值SorGa進行運算，將基準灰階值SotGa設定為輸出灰階值SoGa2(步驟ST38)。在步驟ST38之處理完成後，第2處理電路120將保持灰階值SorGa記錄於記憶體115(步驟ST39)。所設定之輸出灰階值SoGa2被輸出至像素Pix，而像素Pix所含之第1綠色發光元件3Ga點亮。
在步驟ST32、步驟ST33、步驟ST37、或步驟ST39之處理完成後，與圖11同樣地，信號處理電路100A實施步驟ST7至步驟ST13之處理。此外，各步驟ST之實施順序可適宜變更，例如，步驟ST38及步驟ST39既可 同時實施，也可先於步驟ST38而實施步驟ST39。又，在步驟ST36中，將與輸出灰階值SoGa1對應之驅動電流與臨限值電流進行比較，但並不限定於此，可記錄與臨限值電流對應之基準灰階值SotGa，並判定輸出灰階值SoGa1是否為基準灰階值SotGa以下。此外，基準灰階值SotGa既可為就所有像素Pix共通之值，也可為具有就每一像素Pix不同之值。
在第2變化例中，在基於第1像素群Pix1之輸入灰階值Si而運算之對第1綠色發光元件3Ga供給之驅動電流大於臨限值電流時，第1像素群Pix1之第1綠色發光元件3Ga以較與輸入灰階值SiR對應之灰階值SioGa1為低之輸出灰階值(基準灰階值SotGa)點亮，並對保持灰階值SorGa予以保持。在設定相鄰之第2像素群Pix2之輸出灰階值So時，藉由將保持灰階值SorGa相加，而第1綠色發光元件3Ga以較與輸入灰階值SiR對應之灰階值SioGa2為高之輸出灰階值(灰階值SioGa2+保持灰階值SorGa)點亮。藉此，可利用相鄰之第1像素群Pix1、第2像素群Pix2之2個第1綠色發光元件3Ga維持合計之發光強度，且抑制在第1像素群Pix1之第1綠色發光元件3Ga中流動之驅動電流。藉此，可抑制例如圖8所示之第1綠色發光元件3Ga之光之光譜SPG-3之極大發光波長以偏離紅色發光元件3R之波長區域之方式移位。
(第3變化例)
圖14係用於說明第3變化例之各發光元件之輸出灰階值之設定方法的流程圖。在第2變化例中，第1處理電路110進行步驟ST22至步驟ST26之處理，第2處理電路120進行步驟ST31至步驟ST39之處理，但並不限定於 此。可調換第1處理電路110及第2處理電路120進行之處理。在第3變化例中，第1處理電路110判定在記憶體115中是否保持有保持灰階值SorGa。此外，在各步驟ST中，省略與第2變化例共通之記載。
第1處理電路110擷取入1圖框份額之輸入灰階值Si(步驟ST121)，並判斷保持灰階值SorGa是否被保持於記憶體115(步驟ST122)。在未保持有保持灰階值SorGa時(步驟ST122、否)，第1處理電路110進行與圖11之步驟ST2至步驟ST6同樣之處理。具體而言，在輸入灰階值SiR為0時(步驟ST123、否)，及在輸入灰階值SiR為第1臨限值Lth以下、或輸入灰階值SiR為第2臨限值Hth以上時(步驟ST125、是)，第1處理電路110在不經由第2處理電路120下，將灰階值0設定為輸出灰階值SoGa2(步驟ST124、步驟ST126)。又，在輸入灰階值SiR大於第1臨限值Lth且小於第2臨限值Hth時(步驟ST125、否)，第1處理電路110將基於輸入灰階值SiR之灰階值SioGa作為輸出灰階值SoGa1輸出至第2處理電路120(步驟ST127)。
在保持灰階值SorGa被保持於記憶體115時(步驟ST122、是)，第1處理電路110在將保持灰階值SorGa相加後，實施與步驟ST123至步驟ST127同樣之處理。具體而言，在輸入灰階值SiR為0時(步驟ST128、否)，及在輸入灰階值SiR為第1臨限值Lth以下、或輸入灰階值SiR為第2臨限值Hth以上時(步驟ST130、是)，第1處理電路110在不經由第2處理電路120下，將保持灰階值SorGa設定為輸出灰階值SoGa2(步驟ST129、步驟ST131)。又，在輸入灰階值SiR大於第1臨限值Lth且小於第2臨限值Hth時(步驟ST130、否)，第1處理電路110使將保持灰階值SorGa與基於輸入灰階值 SiR之灰階值SioGa相加之值作為輸出灰階值SoGa1輸出至第2處理電路120(步驟ST132)。
第2處理電路120若自第1處理電路110接收輸出灰階值SoGa1(步驟ST132、步驟ST127)，則實施與圖13之步驟ST36至步驟ST39同樣之處理。具體而言，第2處理電路120判斷與輸出灰階值SoGa1對應之驅動電流是否為臨限值電流以下(步驟ST133)。在與輸出灰階值SoGa1對應之驅動電流為臨限值電流以下時(步驟ST133、是)，第2處理電路120將輸出灰階值SoGa1設定為輸出灰階值SoGa2(步驟ST134)。在與輸出灰階值SoGa1對應之驅動電流大於臨限值電流時(步驟ST133、否)，第2處理電路120基於輸出灰階值SoGa1分為基準灰階值SotGa及保持灰階值SorGa，將基準灰階值SotGa設定為輸出灰階值SoGa2(步驟ST135)，將保持灰階值SorGa記錄於記憶體115(步驟ST136)。
在步驟ST124、步驟ST126、步驟ST129、步驟ST131、步驟ST134、或步驟ST136之處理完成後，與圖11同樣地，信號處理電路100A實施步驟ST7至步驟ST13之處理。
如此，藉由利用第1處理電路110處理保持灰階值SorGa是否被保持，而可以一部分之步驟ST(步驟ST124、步驟ST126、步驟ST129、步驟ST131)在不經由第2處理電路120下完成處理，可將處理簡單化。
(第4變化例)
圖15A至圖15C係顯示1個像素群之各發光元件之配置模式之變化例的平面圖。在實施形態中，於1像素Pix中，如圖2所示般配置有紅色發光元件3R、第1綠色發光元件3Ga、第2綠色發光元件3Gb及藍色發光元件3B，但各發光元件3之配置模式並不限定於此。圖15A係顯示第4變化例之1個像素群之各發光元件之第1配置模式的平面圖。如圖15A所示，在第1配置模式AP1中，紅色發光元件3R與第1綠色發光元件3Ga在第2方向Dy排列。紅色發光元件3R與第2綠色發光元件3Gb在第1方向Dx排列。第1綠色發光元件3Ga與藍色發光元件3B在第1方向Dx排列。且，第2綠色發光元件3Gb與藍色發光元件3B在第2方向Dy排列。
較佳為在與紅色發光元件3R在第1方向Dx或第2方向Dy相鄰之位置設置波長接近之第1綠色發光元件3Ga或第2綠色發光元件3Gb。此外，在第1配置模式AP1下，可調換紅色發光元件3R與第1綠色發光元件3Ga之配置，或可調換第2綠色發光元件3Gb與藍色發光元件3B之配置。又，可調換紅色發光元件3R與第1綠色發光元件3Ga之配置，且調換第2綠色發光元件3Gb與藍色發光元件3B之配置。
圖15B係顯示1個像素群之各發光元件之第2配置模式之平面圖。如圖15B所示，在第2配置模式AP2下，紅色發光元件3R與第1綠色發光元件3Ga在第1方向Dx排列。紅色發光元件3R與第2綠色發光元件3Gb在第2方向Dy排列。第1綠色發光元件3Ga與藍色發光元件3B在第2方向Dy排列。又，第2綠色發光元件3Gb與藍色發光元件3B在第1方向Dx排列。
此外，在第2配置模式AP2下，可調換紅色發光元件3R與第1綠色發光元件3Ga之配置，或可調換第2綠色發光元件3Gb與藍色發光元件3B之配置。又，可調換紅色發光元件3R與第1綠色發光元件3Ga之配置，且調換第2綠色發光元件3Gb與藍色發光元件3B之配置。較佳為在與紅色發光元件3R在第1方向Dx或第2方向Dy相鄰之位置設置波長接近之第1綠色發光元件3Ga或第2綠色發光元件3Gb。
圖15C係顯示1個像素群之各發光元件之第3配置模式之平面圖。如圖15C所示，在第3配置模式AP3下，紅色發光元件3R與藍色發光元件3B在第1方向Dx排列。紅色發光元件3R與第2綠色發光元件3Gb在第2方向Dy排列。藍色發光元件3B與第1綠色發光元件3Ga在第2方向Dy排列。又，第2綠色發光元件3Gb與第1綠色發光元件3Ga在第1方向Dx排列。換言之，紅色發光元件3R與第1綠色發光元件3Ga在與第1方向Dx及第2方向Dy之任一方向均交叉之斜向方向排列。
此外，在第3配置模式AP3下，可調換紅色發光元件3R與第1綠色發光元件3Ga之配置，或可調換第2綠色發光元件3Gb與藍色發光元件3B之配置。又，可調換紅色發光元件3R與第1綠色發光元件3Ga之配置，且調換第2綠色發光元件3Gb與藍色發光元件3B之配置。即，紅色發光元件3R與第2綠色發光元件3Gb或藍色發光元件3B之一者在第1方向Dx排列，紅色發光元件3R與第2綠色發光元件3Gb或藍色發光元件3B之另一者在第2方向Dy排列。
(第5變化例)
圖16A至圖16C係顯示2個像素群之各發光元件3之配置模式之變化例的平面圖。在實施形態及第4變化例中，針對各發光元件3之配置模式進行了記載，但在呈矩陣狀配置之像素Pix全部為該配置時，各紅色發光元件3R、第1綠色發光元件3Ga、第2綠色發光元件3Gb、藍色發光元件3B分別配置於一定之方向。此時，尤其是在如第1綠色發光元件3Ga之容易成為非點亮狀態之像素在一方向排列時，有可能被視認為條紋。因而，在第5變化例中，配置各發光元件3之配置模式不同之2種像素Pix。藉此，可抑制條紋之視認。
圖16A係顯示第5變化例之2個像素群之各發光元件之第4配置模式的平面圖。如圖16A所示，在第4配置模式AP4下，在第1方向Dx排列之2個第1像素群Pix1及第2像素群Pix2之發光元件3之配置不同。圖16A左側之第1像素群Pix1為與圖15A所示之第1配置模式AP1相同之發光元件3之配置，圖16A右側之第2像素群Pix2為調換第1像素群Pix1之紅色發光元件3R與第1綠色發光元件3Ga之構成。如此，發光元件3之配置可就複數個像素Pix之每一者不同。
圖16B係顯示2個像素群之各發光元件之第5配置模式之平面圖。如圖16B所示，在第5配置模式AP5下，第1像素群Pix1及第2像素群Pix2為與圖15B所示之第2配置模式AP2同樣之發光元件3之配置。圖16B左側之第1像素群Pix1為在圖15B所示之第2配置模式AP2下，調換紅色發光元件3R與第1綠色發光元件3Ga之配置且調換第2綠色發光元件3Gb與藍色發光元 件3B之配置之構成。圖16B右側之第2像素群Pix2為調換第1像素群Pix1之紅色發光元件3R與第1綠色發光元件3Ga之配置之構成。
圖16C係顯示2個像素群之各發光元件之第6配置模式之平面圖。如圖16C所示，在第6配置模式AP6下，左側之第1像素群Pix1為與圖15C所示之第3配置模式AP3同樣之發光元件3之配置。圖16C右側之第2像素群Pix2為調換第1像素群Pix1之紅色發光元件3R與第1綠色發光元件3Ga之配置之構成。
(第6變化例)
圖17係顯示第6變化例之紅色發光元件之剖視圖。在顯示裝置1中，發光元件3並不限定於面朝上構造，可為發光元件3之下部連接於陽極電極23及陰極電極22之所謂之面朝下構造。在圖17中，顯示發光元件3中之紅色發光元件3Ra之剖面構造。
如圖17所示，紅色發光元件3Ra在透光性基板31之上依序積層有緩衝器層32、n型包層33、發光層34、p型包層35、及p型電極36。紅色發光元件3Ra以透光性基板31成為上側且p型電極36成為下側之方式安裝。又，在n型包層33中，在與陰極電極22對向之面側設置有自發光層34露出之區域。在該區域設置有n型電極38A。
p型電極36係由反射來自發光層34之光之具有金屬光澤之材料形成。p型電極36經由凸塊39A連接於陽極電極23。n型電極38A經由凸塊39B連 接於陰極電極22。絕緣膜97覆蓋陰極電極22及陽極電極23，在絕緣膜97之開口部分處凸塊39A、39B分別與陽極電極23及陰極電極22連接。
在紅色發光元件3Ra中，于p型包層35(第2p型包層35b)與n型包層33(第2n型包層33b)不直接接合下，在其等之間導入其他之層(發光層34)。藉此，可使電子或電洞等載子集中于發光層34之中，而能夠高效率地再結合(發光)。在本變化例中亦然，在紅色發光元件3Ra中，將添加有銪(Eu)之氮化鎵(GaN)用作發光層34。再者，在紅色發光元件3Ra中，將使包含數原子層之井層與障壁層週期性積層之多重量子井構造(MQW構造)用作發光層34。
具體而言，發光層34在第2p型包層35b之上依序積層有添加有銪(Eu)之氮化鎵(GaN)、及MQW構造。MQW構造將例如氮化銦鎵(InxGa(1-x)N)與氮化鎵(GaN)重複積層複數層而構成。此外，添加有銪(Eu)之氮化鎵(GaN)與MQW構造之積層順序可相反。又，添加有銪(Eu)之氮化鎵(GaN)可包含於MQW構造中。亦即，MQW構造可將添加有銪(Eu)之氮化鎵(GaN)、氮化銦鎵(InxGa(1-x)N)、及氮化鎵(GaN)重複積層複數層而構成。
紅色發光元件3Ra由於具有添加有銪(Eu)之氮化鎵(GaN)，故可提高發光效率，且可利用MQW構造增大光之光譜SPR之半高寬。
(第7變化例)
圖18係顯示第7變化例之紅色發光元件之剖視圖。如圖18所示，在第 7變化例之紅色發光元件3Rb中，發光層34之第1發光層34a及第2發光層34b設置於同層。第1發光層34a及第2發光層34b在p型包層35之上鄰接地設置。第1發光層34a之上表面及第2發光層34b之上表面與n型包層33相接，第1發光層34a之下表面及第2發光層34b之下表面與p型包層35相接。
第1發光層34a係添加有銪(Eu)之氮化鎵(GaN)。又，第2發光層34b為將氮化銦鎵(InxGa(1-x)N)與氮化鎵(GaN)重複積層複數層而成之MQW構造。
(第8變化例)
圖19係顯示第8變化例之紅色發光元件之剖視圖。如圖19所示，在第8變化例之紅色發光元件3Rc中，p型包層35具有第3p型包層35c。第3p型包層35c設置於第1p型包層35a與p型電極36之間。第3p型包層35c係形成有高濃度雜質區域之氮化鎵(P+GaN)。
發光層34設置於第3p型包層35c、第1p型包層35a及第2p型包層35b與n型包層33之間。發光層34與第6變化例同樣地積層有添加有銪(Eu)之氮化鎵(GaN)、及MQW構造。
(第9變化例)
圖20係顯示第9變化例之紅色發光元件之剖視圖。如圖20所示，第9變化例之紅色發光元件3Rd與圖7同樣地具有複數個部分發光元件3s。紅色發光元件3Rd之p型包層35具有第3p型包層35c。第3p型包層35c係形成 有高濃度雜質區域之氮化鎵(P+GaN)。第3p型包層35c設置於第1p型包層35a與p型電極37之間。又，發光層34設置於第3p型包層35c、第1p型包層35a及第2p型包層35b與n型包層33之間。
(第10變化例)
圖21係顯示第10變化例之紅色發光元件之剖視圖。如圖21所示，在第10變化例之紅色發光元件3Re中，發光層34之第1發光層34a及第2發光層34b在p型包層35之上依此順序積層。第1發光層34a及第2發光層34b之積層之順序可相反。
第1發光層34a係添加有銪(Eu)之氮化鎵(GaN)。又，第2發光層34b係將氮化銦鎵(InxGa(1-x)N)與氮化鎵(GaN)重複積層複數層而成之MQW構造。此外，並不限定於在第1發光層34a之上積層有第2發光層34b之構成，例如，可與第6變化例同樣地，第2發光層34b包含于第1發光層34a中而構成MQW構造之一部分。
以上，說明了本發明之較佳之實施形態，但本發明並不限定於如此之實施形態。實施形態中所揭示之內容終極而言僅為一例，在不脫離本發明之旨趣之範圍內可進行各種變更。關於在不脫離本發明之旨趣之範圍內進行之適宜之變更當然屬本發明之技術範圍內。在不脫離上述之各實施形態及各變化例之要旨之範圍內，可進行構成要素之各種省略、置換及變更中之至少一個。
3:發光元件
3B:藍色發光元件
3Ga:第1綠色發光元件
3Gb:第2綠色發光元件
3R:紅色發光元件
23:陽極電極
49B:第4像素
49Ga:第2像素
49Gb:第3像素
49R:第1像素
Dx:第1方向
Dy:第2方向
Dz:第3方向
Pix:像素

Claims (9)

  1. 一種顯示裝置，其包含： 基板； 複數個像素，其等設置於前述基板；及 複數個紅色發光元件及複數個第1綠色發光元件，其等設置於複數個前述像素各者；且 前述第1綠色發光元件係與前述紅色發光元件同時點亮； 前述第1綠色發光元件之發光強度，小於前述紅色發光元件之發光強度，且前述第1綠色發光元件之光之光譜之半高寬，大於前述紅色發光元件之光之光譜之半高寬。
  2. 如請求項1之顯示裝置，其進而包含第2綠色發光元件；且 前述第2綠色發光元件之發光強度，大於前述第1綠色發光元件之發光強度。
  3. 如請求項2之顯示裝置，其中前述第1綠色發光元件之光之光譜之極大發光波長，較前述第2綠色發光元件之光之光譜之極大發光波長為長，且較前述紅色發光元件之光之光譜之極大發光波長短。
  4. 如請求項2之顯示裝置，其進而包含藍色發光元件；且 前述紅色發光元件與前述第1綠色發光元件在第1方向排列； 前述紅色發光元件，與前述第2綠色發光元件或前述藍色發光元件之一者，在與前述第1方向交叉之第2方向排列。
  5. 如請求項2之顯示裝置，其進而藍色發光元件；且 前述紅色發光元件，與前述第2綠色發光元件或前述藍色發光元件之一者，在第1方向排列； 前述紅色發光元件，與前述第2綠色發光元件或前述藍色發光元件之另一者，在與前述第1方向交叉之第2方向排列。
  6. 如請求項1至5中任一項之顯示裝置，其中在前述像素之輸入灰階值為第1臨限值以下時，前述紅色發光元件點亮；且 在前述像素之輸入灰階值大於前述第1臨限值且小於較前述第1臨限值為大之第2臨限值時，前述紅色發光元件及前述第1綠色發光元件點亮。
  7. 如請求項6之顯示裝置，其中在前述像素之輸入灰階值為前述第2臨限值以上時，前述紅色發光元件點亮。
  8. 如請求項1至5中任一項之顯示裝置，其包含第1像素群及第2像素群，該第1像素群及第2像素群各自包含前述紅色發光元件及前述第1綠色發光元件，且相鄰地排列；且 在基於前述第1像素群之輸入灰階值而運算之對前述第1綠色發光元件供給之驅動電流大於臨限值電流時，前述第1像素群之前述第1綠色發光元件，以較與前述第1像素群之輸入灰階值對應之灰階值低之輸出灰階值點亮，前述第2像素群之前述第1綠色發光元件，以較與前述第2像素群之輸入灰階值對應之灰階值高之輸出灰階值點亮。
  9. 如請求項1之顯示裝置，其中前述紅色發光元件之發光層，包含添加有銪(Eu)之氮化鎵(GaN)。
TW108136230A 2018-11-02 2019-10-07 顯示裝置 TWI803702B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018207672A JP7149164B2 (ja) 2018-11-02 2018-11-02 表示装置
JP2018-207672 2018-11-02

Publications (2)

Publication Number Publication Date
TW202107430A TW202107430A (zh) 2021-02-16
TWI803702B true TWI803702B (zh) 2023-06-01

Family

ID=70464419

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108136230A TWI803702B (zh) 2018-11-02 2019-10-07 顯示裝置

Country Status (4)

Country Link
US (1) US11362078B2 (zh)
JP (1) JP7149164B2 (zh)
TW (1) TWI803702B (zh)
WO (1) WO2020090185A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309351B2 (en) * 2019-02-20 2022-04-19 Sharp Kabushiki Kaisha Micro light-emitting diode and manufacturing method of micro light-emitting diode
TWI800271B (zh) * 2021-11-09 2023-04-21 友達光電股份有限公司 顯示裝置及其漏電流偵測方法
US12027107B2 (en) * 2022-07-15 2024-07-02 Samsung Electronics Co., Ltd. Display apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545395B2 (en) * 2003-07-29 2009-06-09 Seiko Epson Corporation Color filter, color image display device, and electronic apparatus
WO2009072428A1 (ja) * 2007-12-05 2009-06-11 Sony Corporation 表示装置
TW201614279A (en) * 2014-09-26 2016-04-16 Japan Display Inc Display device
CN106688028A (zh) * 2014-09-12 2017-05-17 株式会社半导体能源研究所 显示装置
WO2017191786A1 (ja) * 2016-05-02 2017-11-09 シャープ株式会社 表示装置およびその製造方法
TW201824221A (zh) * 2016-09-20 2018-07-01 半導體能源研究所股份有限公司 顯示裝置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3124208B2 (ja) * 1995-03-30 2001-01-15 株式会社東芝 Ｌｅｄ表示器及びｌｅｄ表示システム
US20020125821A1 (en) * 2001-03-12 2002-09-12 University Of Cincinnati Electroluminescent display formed on glass with a thick film dielectric layer
JP4019781B2 (ja) * 2002-04-25 2007-12-12 凸版印刷株式会社 液晶表示装置
US7259734B2 (en) * 2003-02-13 2007-08-21 Jae-Jin Lim Multi-scanning control process and LED displaying device
WO2006001254A1 (ja) * 2004-06-29 2006-01-05 Nikon Corporation イメージコンバイナ及び画像表示装置
KR101252089B1 (ko) * 2006-06-30 2013-04-12 엘지디스플레이 주식회사 액정 표시 장치
US7830428B2 (en) * 2007-04-12 2010-11-09 Aptina Imaging Corporation Method, apparatus and system providing green-green imbalance compensation
TW200931363A (en) * 2008-01-10 2009-07-16 Ind Tech Res Inst Flat display panel
WO2010128643A1 (ja) 2009-05-07 2010-11-11 国立大学法人大阪大学 赤色発光半導体素子および赤色発光半導体素子の製造方法
US8183561B2 (en) * 2009-06-24 2012-05-22 Au Optronics Corporation OLED panel with broadened color spectral components
JP2011023999A (ja) * 2009-07-16 2011-02-03 Fuji Xerox Co Ltd 画像読み取り装置
KR20130081530A (ko) * 2012-01-09 2013-07-17 삼성디스플레이 주식회사 표시 장치
JP6274771B2 (ja) * 2013-07-26 2018-02-07 株式会社ジャパンディスプレイ 発光素子表示装置
JP2015041633A (ja) * 2013-08-20 2015-03-02 船井電機株式会社 食品用照明装置および精肉用照明装置
JP5878579B2 (ja) * 2014-03-31 2016-03-08 シャープ株式会社 表示装置及びテレビ受信装置
KR20160065263A (ko) * 2014-11-28 2016-06-09 삼성디스플레이 주식회사 멀티-타임 프로그래머블 동작의 수행 방법 및 이를 채용한 유기 발광 표시 장치
WO2016152321A1 (ja) * 2015-03-20 2016-09-29 ソニーセミコンダクタソリューションズ株式会社 表示装置および照明装置ならびに発光素子および半導体デバイス
US20160313084A1 (en) * 2015-04-21 2016-10-27 Michael Hunter Torque Reducing Apparatus and Method
US9900957B2 (en) * 2015-06-11 2018-02-20 Cree, Inc. Lighting device including solid state emitters with adjustable control
US10380930B2 (en) * 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
CN109565916B (zh) * 2016-07-28 2021-02-05 夏普株式会社 显示装置的制造方法和显示装置
JP2018040875A (ja) * 2016-09-06 2018-03-15 株式会社半導体エネルギー研究所 ハイブリッド表示装置、およびその駆動方法
US10177195B2 (en) 2016-09-30 2019-01-08 Intel Corporation Micro-LED displays
US20190221719A1 (en) * 2018-01-17 2019-07-18 Huizhou China Star Optoelectronics Technology Co., Ltd. Backlight source
CN108596124B (zh) * 2018-04-28 2024-07-16 京东方科技集团股份有限公司 指纹识别面板、指纹识别方法及显示装置
CN109004092A (zh) * 2018-06-29 2018-12-14 云谷（固安）科技有限公司 有机电致发光器件和有机电致发光装置
US10854706B2 (en) * 2018-09-11 2020-12-01 Innolux Corporation Tiled electronic system and tiled electronic unit
US20200173645A1 (en) * 2018-11-30 2020-06-04 Johnson Controls Technology Company Multicolor led display of actuator function
JP7454854B2 (ja) * 2018-12-14 2024-03-25 国立大学法人大阪大学 表示装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545395B2 (en) * 2003-07-29 2009-06-09 Seiko Epson Corporation Color filter, color image display device, and electronic apparatus
WO2009072428A1 (ja) * 2007-12-05 2009-06-11 Sony Corporation 表示装置
CN106688028A (zh) * 2014-09-12 2017-05-17 株式会社半导体能源研究所 显示装置
TW201614279A (en) * 2014-09-26 2016-04-16 Japan Display Inc Display device
WO2017191786A1 (ja) * 2016-05-02 2017-11-09 シャープ株式会社 表示装置およびその製造方法
TW201824221A (zh) * 2016-09-20 2018-07-01 半導體能源研究所股份有限公司 顯示裝置

Also Published As

Publication number Publication date
WO2020090185A1 (ja) 2020-05-07
JP2020071456A (ja) 2020-05-07
JP7149164B2 (ja) 2022-10-06
US11362078B2 (en) 2022-06-14
US20210249394A1 (en) 2021-08-12
TW202107430A (zh) 2021-02-16

Similar Documents

Publication Publication Date Title
TWI808248B (zh) 顯示裝置
US11069726B2 (en) Method of manufacturing display device
TWI803702B (zh) 顯示裝置
US10115766B2 (en) Stretchable display apparatus
TWI738058B (zh) 顯示裝置及陣列基板
US11824150B2 (en) Display device and array substrate
JP2007316511A (ja) アクティブマトリクス型表示装置
JP7190740B2 (ja) エレクトロルミネセンス素子を有する表示装置
TWI719570B (zh) 顯示裝置
US20240258295A1 (en) Display device and array substrate
JP2021179571A (ja) 表示装置
JP7518928B2 (ja) 表示装置
KR20230092217A (ko) 유기발광표시장치 및 이의 제조방법
US20230155030A1 (en) Array substrate and display device including thereof
WO2023281626A1 (ja) 表示装置
US20220399320A1 (en) Display device
US20240258484A1 (en) Display Device and Method for Manufacturing the Same
TW202125800A (zh) 顯示裝置及顯示裝置之製造方法
CN118280274A (zh) 具有像素驱动电路的电致发光显示面板
TW202125667A (zh) 顯示裝置之修補方法及顯示裝置
JP2007115528A (ja) エージング条件設定方法、エージング方法、及び、表示装置