TWI799240B - 熔絲型一次編程記憶胞 - Google Patents

熔絲型一次編程記憶胞 Download PDF

Info

Publication number
TWI799240B
TWI799240B TW111115630A TW111115630A TWI799240B TW I799240 B TWI799240 B TW I799240B TW 111115630 A TW111115630 A TW 111115630A TW 111115630 A TW111115630 A TW 111115630A TW I799240 B TWI799240 B TW I799240B
Authority
TW
Taiwan
Prior art keywords
metal
fuse
region
memory cell
metal layer
Prior art date
Application number
TW111115630A
Other languages
English (en)
Other versions
TW202307858A (zh
Inventor
徐德訓
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW202307858A publication Critical patent/TW202307858A/zh
Application granted granted Critical
Publication of TWI799240B publication Critical patent/TWI799240B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本發明為一種熔絲型一次編程記憶胞，包括一半導體基板、一開關元件、一第一金屬層、一第二金屬層與一第三金屬層。該第一金屬層的一第一金屬區域與該開關元件的第一端之間連接W條金屬導線，該第一金屬層的一第二金屬區域與該開關元件的第二端之間連接X條金屬導線。再者，該第一金屬層的該第二金屬區域與第二金屬層的一金屬區域之間連接Y條金屬導線，並作為一熔絲元件。另外，該第二金屬層的該金屬區域與第三金屬層的一金屬區域之間連接Z條金屬導線。其中，該Y條金屬導線的總截面積最小。

Description

熔絲型一次編程記憶胞
本發明是有關於一種非揮發性記憶體的記憶胞(Non-volatile memory cell)，且特別是有關於一種熔絲型一次編程記憶胞(fuse-type one time programming memory cell)及相關記憶胞陣列。
眾所周知，非揮發性記憶體在斷電之後仍舊可以保存其資料內容。一般來說，當非揮發性記憶體製造完成並出廠後，使用者即可以編程(program)非揮發性記憶體，進而將資料記錄在非揮發性記憶體中。
而根據編程的次數，非揮發性記憶體可進一步區分為：多次編程的記憶體(multi-time programming memory，簡稱MTP記憶體)、一次編程的記憶體(one time programming memory，簡稱OTP記憶體)或者光罩式唯讀記憶體(Mask ROM記憶體)。
基本上，使用者可以對MTP記憶體進行多次的編程，用以多次修改儲存資料。而使用者僅可以編程(program)一次OTP記憶體，一旦OTP記憶體編程完成之後，其儲存資料將無法修改。而Mask ROM記憶體於出廠之後，所有的儲存資料已經記錄在其中，使用者僅能夠讀取Mask ROM記憶體中的儲存資料，而無法進行編程。
再者，OTP記憶體根據其特性可區分為熔絲型(fuse-type)OTP記憶體與反熔絲型(antifuse-type)OTP記憶體。熔絲型OTP記憶體的記憶胞(memory cell)尚未進行編程動作(program operation)時，其為低電阻值的儲存狀態；而進行編程動作後的記憶胞，其具備高電阻值的儲存狀態。相反地，反熔絲型OTP記憶體的記憶胞尚未進行編程動作時，其具備高電阻值的儲存狀態；而進行編程動作之後的記憶胞，其具備低電阻值的儲存狀態。
請參照第1A圖、第1B圖與第1C圖，其所繪示為習知熔絲型OTP記憶胞、熔絲型OTP記憶胞等效電路以及OTP記憶胞陣列示意圖。
如第1A圖所示，半導體基板110表面下方包括二個摻雜區120、130，且閘極結構形成於半導體基板110表面上二個摻雜區120、130之間。閘極結構包括一閘極氧化層142形成於半導體基板110表面，閘極層140覆蓋於閘極氧化層142。另外，間隙壁(spacer)146圍繞於閘極結構的側壁(sidewall)，亦即間隙壁(spacer)146圍繞於閘極層140與閘極氧化層142的側壁。半導體基板110、二個摻雜區120、130與閘極結構形成開關電晶體MS。再者，半導體基板110也可以是半導體基板上的井區(well region)，例如N型井區(n-well region)或者P型井區(p-well region)，而開關電晶體MS可為N型電晶體或者P型電晶體。
再者，於半導體基板110的上方有一金屬層(metal layer)，該金屬層區分為未互相接觸的三個金屬區域(metal area)152、154、156，第一金屬區域152作為源極線(source line)SL、第二金屬區域154作為位元線(bit line)BL、第三金屬區域156作為字元線(word line)WL。第一金屬區域152與第一摻雜區120之間有多個接觸洞(contact hole)，接觸洞中填入金屬材質形成多條金屬導線(metal line)122、124。亦即，多條金屬導線122、124連接於第一金屬區域152與第一摻 雜區120之間。相同地，第二金屬區域154與第二摻雜區130之間連接一金屬導線132。第三金屬區域156與閘極層140之間連接一金屬導線148。
如第1B圖所示，熔絲型OTP記憶胞100為一種三端點元件(three-terminal device)。熔絲型OTP記憶胞100包括一開關電晶體(switch transistor)MS與一熔絲元件(fuse element)RF。舉例來說，開關電晶體MS為N電晶體。開關電晶體MS的第一汲/源端(drain/source terminal)為熔絲型OTP記憶胞100的第一端a，連接至源極線SL。開關電晶體MS的閘極端為熔絲型OTP記憶胞100的控制端c，連接至字元線WL。開關電晶體MS的第二汲/源端連接至熔絲元件RF的第一端。再者，熔絲元件RF的第二端為熔絲型OTP記憶胞100的第二端b，連接至位元線BL。
另外，根據第1A圖之熔絲型OTP記憶胞，更可設計多個相同結構的熔絲型OTP記憶胞並形成OTP記憶胞陣列。舉例來說，如第1C圖所示，OTP記憶胞陣列170包括多個熔絲型OTP記憶胞c11~c24，組成2×4的OTP記憶胞陣列170。基本上，所有熔絲型OTP記憶胞c11~c24的結構相同於第1A圖與第1B圖的OTP記憶胞100，此處不再贅述其詳細結構。
在OTP記憶胞陣列170中，第一列的四個熔絲型OTP記憶胞c11~c14連接於字元線WL1~WL4、源極線SL1~SL2以及位元線BL1。在OTP記憶胞c11中，第一端連接至源極線SL1，控制端連接至字元線WL1，第二端連接至位元線BL1。在OTP記憶胞c12中，第一端連接至源極線SL1，控制端連接至字元線WL2，第二端連接至位元線BL1。在OTP記憶胞c13中，第一端連接至源極線SL2，控制端連接至字元線WL3，第二端連接至位元線BL1。在OTP記憶胞c14 中，第一端連接至源極線SL2，控制端連接至字元線WL4，第二端連接至位元線BL1。
同理，OTP記憶胞陣列170中，第二列的四個熔絲型OTP記憶胞c21~c24連接於字元線WL1~WL4、源極線SL1~SL2以及位元線BL2。此處不再贅述其連接關係。
另外，OTP記憶胞陣列170並不限定於2×4的記憶胞陣列，記憶胞陣列可為M×N的記憶胞陣列，且M、N為正整數。
當OTP記憶胞陣列170製造完成時，所有的熔絲型OTP記憶胞c11~c24皆為低電阻值的儲存狀態。而對OTP記憶胞陣列170提供適當的偏壓時，可對任意一個熔絲型OTP記憶胞進行編程動作(program operation)與讀取動作(read operation)。
請參照第2A圖，其所繪示為熔絲型OTP記憶胞進行編程動作的示意圖。於熔絲型OTP記憶胞100進行編程動作時，提供編程電壓Vpp至源極線SL，提供開啟電壓Von至字元線WL，提供接地電壓(0V)至位元線BL。因此，開關電晶體MS開啟，並產生一編程電流Ip由源極線SL經由開關電晶體MS、熔絲元件RF至位元線BL。舉例來說，編程電壓Vpp為3.3V，開啟電壓Von為1.5V。
如第2A圖所示，由於源極線SL與第一摻雜區120之間有較多的金屬導線122、124，位元線BL與第二摻雜區130之間僅有一條金屬導線132，並作為熔絲元件RF。在金屬導線122、124、132具有相同的截面積之下，流經金屬導線122、124的電流較小，流經金屬導線132的電流較大。
因此，當編程電流Ip流過金屬導線132時，金屬導線132上的電流密度(current density)最大，並使得金屬導線132被燒毀(burn-out)，亦即熔絲元件 RF被燒毀，造成位元線BL與第二摻雜區130之間形成高電阻值的開路狀態(open state)。也就是說，被編程的熔絲型OTP記憶胞會如第2A圖所示，呈現高電阻值的儲存狀態，而未被編程的熔絲型OTP記憶胞會如第1A圖所示，維持在低電阻值的儲存狀態。
請參照第2B圖與第2C圖，其為對未編程的熔絲型OTP記憶胞以及編程的熔絲型OTP記憶胞進行讀取動作的示意圖。於熔絲型OTP記憶胞100進行讀取動作時，提供讀取電壓Vr至源極線SL，提供開啟電壓Von至字元線WL，提供接地電壓(0V)至位元線BL。舉例來說，讀取電壓Vr為1.5V，開啟電壓Von為0.7V。
如第2B圖所示，熔絲型OTP記憶胞100為未編程的熔絲型OTP記憶胞100，金屬導線132未被燒毀，亦即熔絲元件RF連接於第二摻雜區130與位元線BL之間。於讀取至動作時，開關電晶體MS開啟，並產生一讀取電流Ir由源極線SL經由開關電晶體MS、熔絲元件RF至位元線BL。再者，由於讀取電流Ir小於編程電流Ip，所以在讀取動作時熔絲元件RF不會被燒毀。
如第2C圖所示，熔絲型OTP記憶胞100為編程的熔絲型OTP記憶胞100，金屬導線132已被燒毀，亦即熔絲元件RF未連接於第二摻雜區130與位元線BL之間。於讀取至動作時，將無法產生一讀取電流Ir。也就是說，讀取電流Ir幾乎為零。
換言之，在讀取動作時，可以根據讀取電流Ir來判斷熔絲型OTP記憶胞100的儲存狀態。當讀取電流Ir較高時，判定熔絲型OTP記憶胞100為低電阻值的儲存狀態。反之，當讀取電流Ir幾乎為零時，判定熔絲型OTP記憶胞100為高電阻值的儲存狀態。
然而，由於半導體製程的變異(variation)，於編程動作時，無法得知金屬導線132，亦即熔絲元件RF，燒毀的位置，可能傷害(damage)熔絲型OTP記憶胞或者記憶胞陣列失效(fail)。說明如下。
如第3圖所示，其為習知熔絲型OTP記憶胞中金屬導線可能的燒毀位置示意圖。於編程動作時，金屬導線132燒毀的位置可能接近第二摻雜區130的下方位置A，中段的位置B，或者接近金屬區域154的上方位置C。在較佳的情況下，金屬導線132在位置B燒毀時，可成功編程熔絲型OTP記憶胞100，不會造成熔絲型OTP記憶胞100損傷。
根據半導體的標準製程，開關電晶體MS的閘極結構與金屬導線132的距離L約在0.05μm~0.15μm之間。如第3圖所示，由於閘極結構與金屬導線132的距離L非常短，如果在編程動作時金屬導線132在位置A燒毀，則非常有可能破壞閘極結構的閘極氧化層142，造成閘極層140與半導體基板110之間產生大的漏電流(leakage current)。亦即，進行讀取動作時，字元線WL會產生大的漏電流，並誤判熔絲型OTP記憶胞100的儲存狀態。
為了改善此缺陷，可以設計特殊結構的開關電晶體MS，將閘極結構與金屬導線132的距離L延長至超過0.15μm，例如L為0.2μm。如此，將可改善金屬導線132在位置A燒毀時所造成的缺陷。然而，修改開關電晶體MS將造成熔絲型OTP記憶胞100的尺寸(size)變大。
另外，如第3圖所示，當金屬導線132在位置C燒毀時，可能破壞金屬區域154的結構，造成位元線BL斷裂。當位元線BL斷裂時，可能造成OTP記憶胞陣列中連接於該位元線BL的一列熔絲型OTP記憶胞無法被存取(access)。
本發明係有關於一種熔絲型一次編程記憶胞，包括：一半導體基板；一開關元件，該開關元件的一第一端與該開關元件的一第二端位於該半導體基板上；一第一金屬層，位於該半導體基板的上方，其中該第一金屬層包括一第一金屬區域、一第二金屬區域，該第一金屬層的該第一金屬區域與該第一開關元件的該第一端之間連接W條金屬導線，該第一金屬層的該第二金屬區域與該開關元件的該第二端之間連接X條金屬導線；一第二金屬層，位於該第一金屬層的上方，其中該第二金屬層包括一金屬區域，該第一金屬層的該第二金屬區域與該第二金屬層的該金屬區域之間連接Y條金屬導線，並作為一熔絲元件；一第三金屬層，位於該第二金屬層的上方，其中該第三金屬層包括一金屬區域，該第二金屬層的該金屬區域與該第三金屬層的該金屬區域之間連接Z條金屬導線；其中，該Y條金屬導線的總截面積小於該W條金屬導線的總截面積，該Y條金屬導線的總截面積小於該X條金屬導線的總截面積，該Y條金屬導線的總截面積小於該Z條金屬導線的總截面積，且W、X、Y、Z為正整數。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
100,400,600,700:熔絲型OTP記憶胞
110,410,710:半導體基板
120,130,420,430,730:摻雜區
122,124,132,148,422,424,432,434,448,462,472,474,622,624,626,632,634,636,648,662,664,672,676,722,724,732,734,762,772,774:金屬導線
140,440:閘極層
142,442:閘極氧化層
146,446:間隙壁
152,154,156,452,454,456,460,470,652,654,656,660,670,752,754,760,770:金屬區域
170,790:OTP記憶胞陣列
第1A圖、第1B圖與第1C圖為習知熔絲型OTP記憶胞、熔絲型OTP記憶胞等效電路以及OTP記憶胞陣列示意圖；第2A圖為熔絲型OTP記憶胞進行編程動作的示意圖； 第2B圖與第2C圖為對未編程的熔絲型OTP記憶胞以及編程的熔絲型OTP記憶胞進行讀取動作的示意圖；第3圖為習知熔絲型OTP記憶胞中金屬導線可能的燒毀位置示意圖；第4圖為本發明熔絲型OTP記憶胞的第一實施例；第5A圖為第一實施例熔絲型OTP記憶胞進行編程動作的示意圖；第5B圖為本發明熔絲型OTP記憶胞中金屬導線可能的燒毀位置示意圖；第6圖為本發明熔絲型OTP記憶胞的第二實施例；以及第7A圖至第7C圖為本發明第三實施例的熔絲型OTP記憶胞、熔絲型OTP記憶胞等效電路以及OTP記憶胞陣列示意圖。
在標準的半導體製程中，半導體基板上方會有複數個金屬層，作為電源以及信號的傳遞的用途。因此，本發明的熔絲型OTP記憶胞將熔絲元件設計在二個金屬層之間，用以確保熔絲型OTP記憶胞可以成功的被編程，不會傷害(damage)熔絲型OTP記憶胞或者造成記憶胞陣列失效(fail)。
請參照第4圖，其所繪示為本發明熔絲型OTP記憶胞的第一實施例。熔絲型OTP記憶胞400包括一開關電晶體MS以及一熔絲元件RF。
半導體基板410表面下方包括二個摻雜區420、430，且閘極結構形成於半導體基板410表面上二個摻雜區420、430之間。閘極結構包括閘極氧化層442形成於半導體基板410表面，閘極層440覆蓋於閘極氧化層442。另外，間隙壁446圍繞於閘極結構的側壁，亦即間隙壁446圍繞於閘極層440與閘極氧化層442的側壁。其中，半導體基板410、二個摻雜區420、430與閘極結構形成開關 電晶體MS。再者，半導體基板410也可以是半導體基板上的井區(well region)，例如N型井區(n-well region)或者P型井區(p-well region)，而開關電晶體MS可為N型電晶體或者P型電晶體。
再者，半導體基板410的上方有多個金屬層。在本實施例中有三個金屬層。
第一金屬層被區分為未互相接觸的三個金屬區域452、454、456，第一金屬區域452作為源極線(source line)SL、第二金屬區域454作為熔絲元件RF的第一端、第三金屬區域456作為字元線(word line)WL。
第一金屬區域452與第一摻雜區420之間具有多個接觸洞，接觸洞中填入金屬材質形成多條金屬導線422、424。亦即，多條金屬導線422、424連接於第一金屬區域452與第一摻雜區420之間。相同地，第二金屬區域454與第二摻雜區430之間連接多條金屬導線432、434。第三金屬區域456與閘極層440之間連接一金屬導線448。換言之，開關電晶體MS的第一汲/源端連接至源極線SL，開關電晶體MS的閘極端連接至字元線WL，開關電晶體MS的第二汲/源端連接至熔絲元件RF的第一端。
再者，半導體基板410上方的第二金屬層位於第一金屬層上方，且第二金屬層包括一金屬區域460，作為熔絲元件RF的第二端。根據本發明的第一實施例，第一金屬層的第二金屬區域454與第二金屬層的金屬區域460之間有一接觸洞，接觸洞中填入金屬材質形成金屬導線462，亦即第一金屬層的第二金屬區域454與第二金屬層的金屬區域460之間連接一金屬導線462，且金屬導線462可視為低電阻值的一熔絲元件RF。
另外，半導體基板410上方的第三金屬層位於第二金屬層上方，且第三金屬層包括一金屬區域470，作為位元線BL。相同地，第二金屬層的金屬區域460與第三金屬層的金屬區域470之間連接金屬導線472、474。換言之，熔絲元件RF的第二端連接至位元線BL。
再者，本發明第一實施例之熔絲型OTP記憶胞400之等效電路相同於第1B圖。也就是說，第一實施例的熔絲型OTP記憶胞400為一種三端點元件(three-terminal device)。開關電晶體MS的第一汲/源端為熔絲型OTP記憶胞400的第一端，連接至源極線SL。開關電晶體MS的閘極端為熔絲型OTP記憶胞400的控制端，連接至字元線WL。熔絲元件的第二端為熔絲型OTP記憶胞400的第二端，連接至位元線BL。同理，多個熔絲型OTP記憶胞400也可以組成OTP記憶胞陣列，此處不再贅述。
根據本發明的第一實施例，在源極線SL與位元線BL之間為編程電流Ip的電流路徑(current path)。在電流路徑中，第一金屬層的第二金屬區域454與第二金屬層的金屬區域460之間具有最少的金屬導線數目。以第一實施例熔絲型OTP記憶胞400為例，第一金屬層的第二金屬區域454與第二金屬層層的金屬區域460之間有一條金屬導線462，第一金屬層的第一金屬區域452與第一摻雜區420之間有二條金屬導線422、424，第一金屬層的第一金屬區域454與第二摻雜區430之間有二條金屬導線432、434，第二金屬層的金屬區域460與第三金屬層的金屬區域470之間有二條金屬導線472、474。
請參照第5A圖，其所繪示為第一實施例熔絲型OTP記憶胞進行編程動作的示意圖。於熔絲型OTP記憶胞400進行編程動作時，提供編程電壓Vpp至源極線SL，提供開啟電壓Von至字元線WL，提供接地電壓(0V)至位元線BL。 因此，開關電晶體MS開啟，並產生一編程電流Ip由源極線SL經由開關電晶體MS、熔絲元件RF至位元線BL。舉例來說，編程電壓Vpp為3.3V，開啟電壓Von為1.5V。
如第5A圖所示，由於第一金屬層的第二金屬區域454與第二金屬層的金屬區域460之間的金屬導線462數目最少，且金屬導線462作為熔絲元件RF。在金屬導線422、424、432、434、462、472、474具有相同的截面積之下，流經金屬導線462的電流最大。
因此，當編程電流Ip流過金屬導線462時，金屬導線462上的電流密度(current density)最大，並使得金屬導線462被燒毀(burn-out)，亦即熔絲元件RF被燒毀，所以第一金屬層的第二金屬區域454與第二金屬層的金屬區域460之間形成高電阻值的開路狀態(open state)。也就是說，被編程的熔絲型OTP記憶胞會如第5A圖所示，呈現高電阻值的儲存狀態，而未被編程的熔絲型OTP記憶胞會如第4圖所示，維持在低電阻值的儲存狀態。
相同於第2B圖與第2C圖的偏壓方式，對熔絲型OTP記憶胞400進行讀取動作時，可根據讀取電流Ir來判斷熔絲型OTP記憶胞400的儲存狀態。當讀取電流Ir較高時，判定熔絲型OTP記憶胞400為低電阻值的儲存狀態。反之，當讀取電流Ir幾乎為零時，判定熔絲型OTP記憶胞400為高電阻值的儲存狀態。
如第5B圖所示，其為本發明熔絲型OTP記憶胞中金屬導線可能的燒毀位置示意圖。在本發明第一實施例的熔絲型OTP記憶胞400中，將金屬導線462，亦即熔絲元件RF，設計在第一金屬層的第二金屬區域454與第二金屬層的金屬區域460之間。因此，於編程動作時，金屬導線462燒毀的位置可能在接近 第一金屬層的第二金屬區域454附近的下方位置A，中段的位置B，或者接近第二金屬層的金屬區域460附近的上方位置C。
由於位置A遠離開關電晶體MS的閘極結構，就算金屬導線462在位置A燒毀，也不會破壞閘極結構。同理，位置C遠離位元線BL，就算金屬導線462在位置C燒毀，也不會破壞位元線BL。換言之，不論金屬導線462燒毀的位置在何處，於編程動作後，皆不會危害到熔絲型OTP記憶胞400，也不會造成OTP記憶胞陣列的失效。
另外，在標準半導體製程中會規範每個接觸洞中金屬導線所能承載的電流上限，例如每條金屬導線承載的電流上限為30μA。為了防止熔絲元件RF在讀取動作時被燒毀，可以設計熔絲元件RF具有多條金屬導線。
請參照第6圖，其所繪示為本發明熔絲型OTP記憶胞的第二實施例。第二實施例的熔絲型OTP記憶胞600為一種三端點元件(three-terminal device)，其包括一開關電晶體MS以及一熔絲元件RF。第一實施例的熔絲型OTP記憶胞400與第二實施例的熔絲型OTP記憶胞600的差異在於金屬導線的數目，開關電晶體MS的構造完全相同。因此，不再贅述開關電晶體MS的詳細結構。
根據本發明的第二實施例，半導體基板410的上方有多個金屬層，在此實施例中有三個金屬層。
第一金屬層被區分為未互相接觸的三個金屬區域652、654、656，第一金屬區域652作為源極線(source line)SL、第二金屬區域654作為熔絲元件RF的第一端、第三金屬區域656作為字元線(word line)WL。
第一金屬區域652與第一摻雜區420之間具有多個接觸洞，接觸洞中填入金屬材質形成多條金屬導線622、624、626。亦即，多條金屬導線622、 624、626連接於第一金屬區域652與第一摻雜區420之間。相同地，第二金屬區域654與第二摻雜區430之間連接多條金屬導線632、634、636。第三金屬區域656與閘極層440之間連接一金屬導線648。
再者，半導體基板410上方的第二金屬層位於第一金屬層上方，且第二金屬層包括一金屬區域660，作為熔絲元件RF的第二端。根據本發明的第二實施例，第一金屬層的第二金屬區域654與第二金屬層的金屬區域660之間連接多條金屬導線662、664，而並聯的金屬導線662、664可視為低電阻值的一熔絲元件RF。
另外，半導體基板410上方的第三金屬層位於第二金屬層上方，且第三金屬層包括一金屬區域670，作為位元線BL。第二金屬層的金屬區域660與第三金屬層的金屬區域670之間連接多條金屬導線672、674、676。
根據本發明的第二實施例，在源極線SL與位元線BL之間的電流路徑(current path)中，第一金屬層的第二金屬區域654與第二金屬層的金屬區域660之間的金屬導線662、664數目最少。以第二實施例熔絲型OTP記憶胞600為例，第一金屬層的第二金屬區域654與第二金屬層的金屬區域660之間有二條金屬導線662、664，第一金屬層的第一金屬區域652與第一摻雜區420之間有三條金屬導線622、624、626，第一金屬層的第二金屬區域654與第二摻雜區430之間有三條金屬導線632、634、636，第二金屬層的金屬區域660與第三金屬層的金屬區域670之間有三條金屬導線672、674、676。
也就是說，在金屬導線622、624、626、632、634、636、662、664、672、674、676具有相同的截面積之下，進行編程動作時，流經金屬導線662、664的電流密度最大。因此，於編程動作後，金屬導線662、664會被燒毀 (burn-out)，亦即熔絲元件RF被燒毀，使得第一金屬層的第二金屬區域654與第二金屬層的金屬區域660之間形成高電阻值的開路狀態(open state)。
當然，本發明也可根據第二實施例的熔絲型OTP記憶胞600來進行修改。舉例來說，熔絲型OTP記憶胞600中，第一金屬層的第一金屬區域652與第一摻雜區420之間有W條金屬導線，第一金屬層的金屬區域654與第二摻雜區430之間有X條金屬導線，第一金屬層的第二金屬區域654與第二金屬層的金屬區域660之間有Y條金屬導線，第二金屬層的金屬區域660與第三數層的金屬區域670之間有Z條金屬導線。其中，所有金屬導線皆有相同的截面積，W、X、Y、Z為正整數，Y小於W，Y小於X，且Y小於Z。
另外，在此領域的技術人員也可以設計第二實施例熔絲型OTP記憶胞600，使其金屬導線有不同的截面積，此時W、X、Y、Z為任意正整數。而在熔絲型OTP記憶胞中，Y條金屬導線的總截面積最小。也就是說，Y條金屬導線的總截面積小於W條金屬導線的總截面積，Y條金屬導線的總截面積小於X條金屬導線的總截面積，Y條金屬導線的總截面積小於Z條金屬導線的總截面積。
當然，本發明也可以修改熔絲型OTP記憶胞，利用開關二極體(switch diode)來取代開關電晶體。請參照第7A圖至第7C圖，其所繪示為本發明第三實施例的熔絲型OTP記憶胞、熔絲型OTP記憶胞等效電路以及OTP記憶胞陣列示意圖。熔絲型OTP記憶胞700包括一開關二極體DS以及一熔絲元件RF。
半導體基板710表面下方包括一個摻雜區730，且半導體基板710與摻雜區730為不同態(type)的半導體。例如，摻雜區730為P型半導體，半導體基板710為N型半導體。也就是說，半導體基板710與摻雜區730形成一開關二極體DS。
再者，半導體基板710的上方有多個金屬層，在本實施例中有三個金屬層。
第一金屬層被區分為未互相接觸的二個金屬區域752、754，第一金屬區域752作為位元線BL、第二金屬區域754作為熔絲元件RF的第一端。
第一金屬區域752與半導體基板710之間具有多個接觸洞，接觸洞中填入金屬材質形成多條金屬導線722、724。亦即，多條金屬導線722、724連接於第一金屬區域752與半導體基板710之間。相同地，第二金屬區域754與摻雜區730之間連接多條金屬導線732、734。換言之，開關二極體DS的第一端連接至位元BL，開關二極體DS的第二端連接至熔絲元件RF的第一端。
再者，半導體基板710上方的第二金屬層位於第一金屬層上方，且第二金屬層包括一金屬區域760，作為熔絲元件RF的第二端。根據本發明的第三實施例，第一金屬層的第二金屬區域754與第二金屬層的金屬區域760之間有一接觸洞，接觸洞中填入金屬材質形成金屬導線762，亦即第一金屬層的第二金屬區域754與第二金屬層的金屬區域760之間連接一金屬導線762，且金屬導線762可視為低電阻值的一熔絲元件RF。
另外，半導體基板710上方的第三金屬層位於第二金屬層上方，且第三金屬層包括一金屬區域770，作為字元線WL。相同地，第二金屬層的金屬區域760與第三金屬層的金屬區域770之間連接金屬導線772、774。換言之，熔絲元件RF的第二端連接至字元線WL。
根據本發明的第三實施例，位元線BL與字元線WL之間的編程電流路徑中，第一金屬層的第二金屬區域754與第二金屬層的金屬區域760之間的金屬導線數目最少。在所有金屬導線722、724、732、734、762、772、774的截 面積皆相同的情況下，於編程動作時，流經金屬導線762的電流最大。因此，於編程動作後，金屬導線762，亦即熔絲元件RF，會被燒毀。使得熔絲型OTP記憶胞700呈現高電阻值的儲存狀態。
如第7B圖所示，熔絲型OTP記憶胞700為一種二端點元件(two-terminal device)。熔絲型OTP記憶胞700包括一開關二極體(switch diode)DS與一熔絲元件(fuse element)RF。開關二極體DS的第一端為熔絲型OTP記憶胞700的第一端a，連接至位元線BL。開關二極體DS的第二端連接至熔絲元件RF的第一端。再者，熔絲元件RF的第二端為熔絲型OTP記憶胞700的第二端b，連接至字元線WL。
另外，根據第7A圖之熔絲型OTP記憶胞，更可設計多個相同結構的熔絲型OTP記憶胞並形成OTP記憶胞陣列。舉例來說，如第7C圖所示，OTP記憶胞陣列790包括多個熔絲型OTP記憶胞c11~c22，組成2×2的OTP記憶胞陣列790。基本上，所有熔絲型OTP記憶胞c11~c22的結構相同於第7A圖與第7B圖的OTP記憶胞700，此處不再贅述其詳細結構。
在OTP記憶胞陣列790中，第一列的二個熔絲型OTP記憶胞c11~c12連接於字元線WL1以及位元線BL1~BL2。在OTP記憶胞c11中，第一端連接至位元線BL1，第二端連接至字元線WL1。在OTP記憶胞c12中，第一端連接至位元線BL2，第二端連接至字元線WL1。
同理，OTP記憶胞陣列790中，第二列的二個熔絲型OTP記憶胞c21~c22連接於字元線WL2以及位元線BL1~BL2。此處不再贅述其連接關係。另外，OTP記憶胞陣列790並不限定於2×2的記憶胞陣列，記憶胞陣列可為M×N的記憶胞陣列，且M、N為正整數。
當OTP記憶胞陣列790製造完成時，所有的熔絲型OTP記憶胞c11~c22皆為低電阻值的儲存狀態。而對OTP記憶胞陣列790提供適當的偏壓時，可對任意一個熔絲型OTP記憶胞進行編程動作(program operation)，並將編程的熔絲型OTP記憶胞轉換成高電阻值的儲存狀態。
再者，在此領域的技術人員也可以修改第三實施例的熔絲型OTP記憶胞。舉例來說，在熔絲型OTP記憶胞700中，第一金屬層的第一金屬區域752與半導體基板710之間有W條金屬導線，第一金屬層的第二金屬區域754與摻雜區730之間有X條金屬導線，第一金屬層的第二金屬區域754與第二金屬層的金屬區域760之間有Y條金屬導線，第二金屬層的金屬區域760與第三金屬層的金屬區域770之間有Z條金屬導線。其中，當所有金屬導線皆有相同的截面積時，Y小於W，Y小於X，且Y小於Z，且W、X、Y、Z為正整數。
另外，在此領域的技術人員也可以設計第三實施例熔絲型OTP記憶胞，使其金屬導線有不同的截面積。舉例來說，在熔絲型OTP記憶胞700中，第一金屬層的第一金屬區域752與半導體基板710之間有W條金屬導線，第一金屬層的第二金屬區域754與摻雜區730之間有X條金屬導線，第一金屬層的第二金屬區域754與第二金屬層的金屬區域760之間有Y條金屬導線，第二金屬層的金屬區域760與第三金屬層的金屬區域770之間有Z條金屬導線。其中，Y條金屬導線的總截面積小於W條金屬導線的總截面積，Y條金屬導線的總截面積小於X條金屬導線的總截面積，Y條金屬導線的總截面積小於Z條金屬導線的總截面積，而W、X、Y、Z為任意正整數。
由以上的說明可知，本發明提出一種熔絲型OTP記憶胞，熔絲型OTP記憶胞中包括一開關元件(switch element)與一熔絲元件。其中，開關元件可 為開關電晶體或者開關二極體。再者，於熔絲型OTP記憶胞中，將熔絲元件RF設計在半導體基板上方，二個金屬層之間，用以確保熔絲型OTP記憶胞可以成功的被編程，不會損傷熔絲型OTP記憶胞。另外，在編程電流Ip的電流路徑中，組成熔絲元件RF的金屬導線數目最少，或者組成熔絲元件RF的金屬導線之總截面積最少。因此，可確定進行編程動作後，熔絲元件RF可被燒毀，而不會損害熔絲元件RF之外的其他金屬導線。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
400:熔絲型OTP記憶胞
410:半導體基板
420,430:摻雜區
422,424,432,434,448,462,472,474:金屬導線
440:閘極層
442:閘極氧化層
446:間隙壁
452,454,456,460,470:金屬區域

Claims (9)

  1. 一種熔絲型一次編程記憶胞，包括：一半導體基板；一開關元件，該開關元件的一第一端與該開關元件的一第二端位於該半導體基板上；一第一金屬層，位於該半導體基板的上方，其中該第一金屬層包括一第一金屬區域及一第二金屬區域，該第一金屬層的該第一金屬區域與該第一開關元件的該第一端之間連接W條金屬導線，該第一金屬層的該第二金屬區域與該開關元件的該第二端之間連接X條金屬導線；一第二金屬層，位於該第一金屬層的上方，其中該第二金屬層包括一金屬區域，該第一金屬層的該第二金屬區域與該第二金屬層的該金屬區域之間連接Y條金屬導線，並作為一熔絲元件；及一第三金屬層，位於該第二金屬層的上方，其中該第三金屬層包括一金屬區域，該第二金屬層的該金屬區域與該第三金屬層的該金屬區域之間連接Z條金屬導線；其中，該Y條金屬導線的總截面積小於該W條金屬導線的總截面積，該Y條金屬導線的總截面積小於該X條金屬導線的總截面積，該Y條金屬導線的總截面積小於該Z條金屬導線的總截面積，且W、X、Y、Z為正整數。
  2. 如請求項1所述之熔絲型一次編程記憶胞，其中該W條金屬導線、該X條金屬導線、該Y條金屬導線與該Z條金屬導線皆具有相同的截面積時，Y小於W、Y小於X且Y小於Z。
  3. 如請求項1所述之熔絲型一次編程記憶胞，其中該半導體基板上更包括一摻雜區，使得該半導體基板作為該開關元件的該第一端，該摻雜區作為該開關元件的該第二端，且該開關元件為一開關二極體。
  4. 如請求項3所述之熔絲型一次編程記憶胞，其中該第一金屬層的該第一金屬區域作為一位元線，該第一金屬層的該第二金屬區域作為該熔絲元件的一第一端，該第二金屬層的該金屬區域作為該熔絲元件的一第二端，且該第三金屬層的該金屬區域作為一字元線。
  5. 如請求項3所述之熔絲型一次編程記憶胞，其中該開關二極體的一第一端連接至一位元線，該開關二極體的一第二端連接至該熔絲元件的一第一端，且該熔絲元件的一第二端連接至一字元線。
  6. 如請求項1所述之熔絲型一次編程記憶胞，其中該半導體基板上更包括一第一摻雜區、一第二摻雜區與一閘極結構；該第一摻雜區與該第二摻雜區形成於該半導體基板的一表面下方；該閘極結構形成於該半導體基板的該表面上方，且位於該第一摻雜區與該第二摻雜區之間；該閘極結構的一閘極氧化層接觸於該半導體基板的該表面上方，該閘極結構的一閘極層覆蓋於該閘極氧化層；該第一摻雜區作為該開關元件的該第一端，該第二摻雜區作為該開關元件的該第二端，且該開關元件為一開關電晶體。
  7. 如請求項6所述之熔絲型一次編程記憶胞，其中該第一金屬層更包括一第三金屬區域，該第一金屬層的該第一金屬區域作為一源極線，該第一金屬層的該第二金屬區域作為該熔絲元件的一第一端，該第一金屬層的該第三金屬區域作為一字元線。
  8. 如請求項7所述之熔絲型一次編程記憶胞，其中該第二金屬層的該金屬區域作為該熔絲元件的一第二端，該第三金屬層的該金屬區域作為一位元線。
  9. 如請求項6所述之熔絲型一次編程記憶胞，其中該開關電晶體的一第一汲/源端連接至一源極線，該開關電晶體的一閘極端連接至一字元線，該開關電晶體的一第二汲/源端連接至該熔絲元件的一第一端，且該熔絲元件的一第二端連接至一位元線。
TW111115630A 2021-08-13 2022-04-25 熔絲型一次編程記憶胞 TWI799240B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163232668P 2021-08-13 2021-08-13
US63/232,668 2021-08-13
US17/686,456 US20230047939A1 (en) 2021-08-13 2022-03-04 Fuse-type one time programming memory cell
US17/686,456 2022-03-04

Publications (2)

Publication Number Publication Date
TW202307858A TW202307858A (zh) 2023-02-16
TWI799240B true TWI799240B (zh) 2023-04-11

Family

ID=85176889

Family Applications (3)

Application Number Title Priority Date Filing Date
TW111115630A TWI799240B (zh) 2021-08-13 2022-04-25 熔絲型一次編程記憶胞
TW111124072A TWI816451B (zh) 2021-08-13 2022-06-28 用於物理不可複製技術的磁阻式隨機存取記憶體以及相關隨機碼產生方法
TW111129344A TWI811052B (zh) 2021-08-13 2022-08-04 運用於電阻式記憶胞陣列的形成控制方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW111124072A TWI816451B (zh) 2021-08-13 2022-06-28 用於物理不可複製技術的磁阻式隨機存取記憶體以及相關隨機碼產生方法
TW111129344A TWI811052B (zh) 2021-08-13 2022-08-04 運用於電阻式記憶胞陣列的形成控制方法

Country Status (3)

Country Link
US (3) US20230047939A1 (zh)
CN (1) CN115705877A (zh)
TW (3) TWI799240B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11915749B2 (en) * 2021-05-14 2024-02-27 Ememory Technology Inc. Resistive memory device and forming method thereof with improved forming time and improved forming uniformity

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI339440B (en) * 2006-09-07 2011-03-21 Alpha & Omega Semiconductor New configuration and method of manufacturing the one-time programmable (otp) memory cells
TWI578325B (zh) * 2015-08-18 2017-04-11 力旺電子股份有限公司 反熔絲型一次編程的記憶胞及其相關的陣列結構
TWI610309B (zh) * 2016-01-19 2018-01-01 力旺電子股份有限公司 用於物理不可複製技術的一次編程記憶胞與記憶體陣列以及相關隨機碼產生方法
TW202114160A (zh) * 2019-09-17 2021-04-01 台灣積體電路製造股份有限公司 具有更小面積的非揮發性記憶體裝置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321507B2 (en) * 2005-11-21 2008-01-22 Magic Technologies, Inc. Reference cell scheme for MRAM
JP4901899B2 (ja) * 2009-03-30 2012-03-21 株式会社東芝 磁気抵抗効果メモリ
WO2012042866A1 (ja) * 2010-09-28 2012-04-05 パナソニック株式会社 抵抗変化型不揮発性記憶素子のフォーミング方法
KR101194933B1 (ko) * 2010-12-08 2012-10-25 에스케이하이닉스 주식회사 비휘발성 메모리 장치
CN103003884B (zh) * 2011-07-21 2015-04-01 松下电器产业株式会社 非易失性半导体存储装置及其读出方法
JP2014211937A (ja) * 2013-04-03 2014-11-13 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
US9214214B2 (en) * 2013-09-09 2015-12-15 Qualcomm Incorporated Physically unclonable function based on the random logical state of magnetoresistive random-access memory
US20150071432A1 (en) * 2013-09-09 2015-03-12 Qualcomm Incorporated Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions
US10536281B2 (en) 2014-07-30 2020-01-14 University Of South Florida Magnetic memory physically unclonable functions
US9524776B2 (en) * 2015-04-28 2016-12-20 Panasonic Intellectual Property Management Co., Ltd. Forming method for variable-resistance nonvolatile memory element
CN106558335B (zh) * 2015-09-30 2020-04-24 华邦电子股份有限公司 存储器驱动装置以及方法
US10163503B2 (en) * 2015-11-16 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM array with current limiting element to enable efficient forming operation
TWI689933B (zh) 2016-01-08 2020-04-01 美商希諾皮斯股份有限公司 使用反熔絲記憶體陣列產生物理不可複製函數值的系統與方法
CN107919375B (zh) 2016-10-06 2020-08-21 财团法人工业技术研究院 可变电阻装置、物理性不可复制功能电路与控制方法
US9997244B1 (en) 2016-11-29 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM-based authentication circuit
JP2018186406A (ja) * 2017-04-26 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置、及び固有ｉｄ生成方法
US10374014B2 (en) * 2017-10-16 2019-08-06 Sandisk Technologies Llc Multi-state phase change memory device with vertical cross-point structure
TWI669714B (zh) * 2018-05-29 2019-08-21 力旺電子股份有限公司 電壓控制裝置及記憶體系統
US10574469B1 (en) 2019-04-10 2020-02-25 Nxp Usa, Inc. Physically unclonable function and method for generating a digital code
US11049557B2 (en) * 2019-07-19 2021-06-29 Macronix International Co., Ltd. Leakage current compensation in crossbar array
US11823739B2 (en) * 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI339440B (en) * 2006-09-07 2011-03-21 Alpha & Omega Semiconductor New configuration and method of manufacturing the one-time programmable (otp) memory cells
TWI578325B (zh) * 2015-08-18 2017-04-11 力旺電子股份有限公司 反熔絲型一次編程的記憶胞及其相關的陣列結構
TWI610309B (zh) * 2016-01-19 2018-01-01 力旺電子股份有限公司 用於物理不可複製技術的一次編程記憶胞與記憶體陣列以及相關隨機碼產生方法
TWI613663B (zh) * 2016-01-19 2018-02-01 力旺電子股份有限公司 反熔絲型一次編程記憶體胞的編程方法
TW202114160A (zh) * 2019-09-17 2021-04-01 台灣積體電路製造股份有限公司 具有更小面積的非揮發性記憶體裝置

Also Published As

Publication number Publication date
US11980026B2 (en) 2024-05-07
TWI811052B (zh) 2023-08-01
US20230047939A1 (en) 2023-02-16
TW202307849A (zh) 2023-02-16
US20230046230A1 (en) 2023-02-16
US20230052438A1 (en) 2023-02-16
CN115705877A (zh) 2023-02-17
TW202307843A (zh) 2023-02-16
TW202307858A (zh) 2023-02-16
TWI816451B (zh) 2023-09-21

Similar Documents

Publication Publication Date Title
TWI578325B (zh) 反熔絲型一次編程的記憶胞及其相關的陣列結構
TWI610309B (zh) 用於物理不可複製技術的一次編程記憶胞與記憶體陣列以及相關隨機碼產生方法
TWI578326B (zh) 一次編程的記憶胞及其陣列結構與操作方法
TWI732723B (zh) 電阻式記憶胞及其相關的陣列結構
JP4510057B2 (ja) 不揮発性半導体記憶装置
US6946702B2 (en) Resistance random access memory
US9047937B2 (en) Resistive random access memory device, method for manufacturing the same, and method for operating the same
JP6251769B2 (ja) アンチヒューズ型ワンタイムプログラミングメモリセル及び当該メモリセルを備えるアレイ構造
JP2009117461A (ja) アンチヒューズ素子、およびアンチヒューズ素子の設定方法
KR20010108118A (ko) 반도체 집적 회로 장치 및 그 제조 방법
JP2017041623A (ja) アンチヒューズ型ワンタイムプログラミングメモリセル及びそのアレイ構造
US7872898B2 (en) One time programmable read only memory and programming method thereof
JP6829733B2 (ja) 抵抗変化型ランダムアクセスメモリ
TWI799240B (zh) 熔絲型一次編程記憶胞
US6693481B1 (en) Fuse circuit utilizing high voltage transistors
TWI747528B (zh) 小面積低電壓反熔絲元件與陣列
US20240049460A1 (en) Manufacturing method of layout structure of storage cell
TW202312165A (zh) 記憶體測試電路及元件晶圓
TWI807693B (zh) 反熔絲型一次編程記憶胞及其相關的記憶胞陣列結構
JP3799332B2 (ja) オプションフェーズ回路
TWI785861B (zh) 電阻式記憶胞及其相關的記憶胞陣列結構
TWI836614B (zh) 一次性編程記憶單元及其記憶體
TWI769095B (zh) 高寫入效率的反熔絲陣列
TWI844261B (zh) 電阻式記憶胞及其相關的陣列結構
TWI846536B (zh) 用於物理不可複製技術的帶鰭式場效電晶體一次編程記憶胞