TWI769095B - 高寫入效率的反熔絲陣列 - Google Patents

高寫入效率的反熔絲陣列 Download PDF

Info

Publication number
TWI769095B
TWI769095B TW110137425A TW110137425A TWI769095B TW I769095 B TWI769095 B TW I769095B TW 110137425 A TW110137425 A TW 110137425A TW 110137425 A TW110137425 A TW 110137425A TW I769095 B TWI769095 B TW I769095B
Authority
TW
Taiwan
Prior art keywords
fuse
gate
gate dielectric
dielectric layer
line
Prior art date
Application number
TW110137425A
Other languages
English (en)
Other versions
TW202316610A (zh
Inventor
黃郁婷
吳其沛
Original Assignee
億而得微電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 億而得微電子股份有限公司 filed Critical 億而得微電子股份有限公司
Priority to TW110137425A priority Critical patent/TWI769095B/zh
Priority to CN202111229153.XA priority patent/CN115968198A/zh
Priority to US17/455,546 priority patent/US20230113604A1/en
Application granted granted Critical
Publication of TWI769095B publication Critical patent/TWI769095B/zh
Publication of TW202316610A publication Critical patent/TW202316610A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種高寫入效率的反熔絲陣列，其包含至少一子記憶體陣列，子記憶體陣列具有並排配置於相鄰的兩位元線之間的兩個反熔絲記憶晶胞，兩個反熔絲記憶晶胞之反熔絲電晶體皆包含具有一個以上的尖角重疊於第一閘極介電層上的反熔絲閘極，且兩個反熔絲記憶晶胞之選擇電晶體的第二閘極介電層彼此連接，使得兩個反熔絲記憶晶胞可連接到不同位元線，並連接到相同選擇線和相同字線。本發明利用源極接點共用及兩個選擇電晶體共用一個通道的配置方式，不但可穩固源極架構，同時可增大選擇電晶體的通道寬度，而增加寫入效率，且沒有增加整體佈局面積。

Description

高寫入效率的反熔絲陣列
本發明係有關一種反熔絲電晶體，特別是關於一種高寫入效率的反熔絲陣列。
反熔絲電晶體主要是以電容方式在兩個導體間加入介電層，寫入時在兩端導體各加一偏壓使該介電層崩潰而擊穿，寫入後反熔絲的電阻值會下降。隨著積體電路的高速發展，元件尺寸日益縮小，近年來已發展出使用MOS元件製作反熔絲電晶體，其寫入方式是以閘極介電層崩潰機制為主。由於反熔絲電晶體基於閘極介電層的破裂以形成永久的導電路徑，其侷限在於必須施加足以使閘極介電層崩潰的電壓。然而，傳統的反熔絲電晶體中，反熔絲閘極於閘極介電層上方的交界處多呈平坦表面，其電荷密度會均勻分佈，為了達成擊穿閘極介電層的目的，因此需要高電壓，相對也需要較高電流，且造成較大的元件面積。
本案申請人已提出一種低電壓反熔絲元件及陣列，即台灣專利申請號第109103372號。請參照第1圖，每一反熔絲記憶晶胞1的反熔絲閘極2設計成是由四個閘極介電層3所共用，使得反熔絲閘極2與閘極介電層3的交界處形成有尖角，藉以利用尖端放電原理而降低擊穿電壓，減少電流消耗，同時可縮小元件面積。當進行寫入操作時，將選擇線SL1或SL2接地，來選擇陣列中上排或下排的反熔絲記憶晶胞1，施加低壓於位元線BL1，並提供低壓於字線WL1或 WL2，來選擇陣列中一排中特定的一個反熔絲記憶晶胞1，以擊穿閘極介電層3。然而，此反熔絲陣列選取反熔絲記憶晶胞1來予以寫入時，其他未選取的反熔絲記憶晶胞容易受到選取偏壓影響，可能導致漏電流會經由位元線BL1流到未選取的反熔絲記憶晶胞，且這樣的源極架構不夠穩定，進而提高成本需求；同時，其寫入效率也有待提升。
鑒於以上的問題，本發明的主要目的在於提供一種高寫入效率的反熔絲陣列，其利用兩個選擇電晶體共用一個通道，增大了選擇電晶體的通道寬度，也增加了寫入效率，且利用源極接點共用的配置方式，來減少晶胞面積，穩固源極架構，進而降低成本；同時，本發明更可減少控制電壓種類，避免漏電流的發生。
因此，為達上述目的，本發明提供一種高寫入效率的反熔絲電晶體，包含複數條平行之位元線、字線、選擇線以及至少一子記憶體陣列。其中，位元線在第一方向上延伸，並包含相鄰的第一位元線和第二位元線；字線在不同於第一方向的第二方向上延伸，而與位元線互相垂直，並包含第一字線；選擇線在第二方向上延伸，而與字線互相平行，並包含第一選擇線；而子記憶體陣列包含第一和第二反熔絲記憶晶胞。第一反熔絲記憶晶胞包含第一反熔絲電晶體和第一選擇電晶體，第一反熔絲電晶體連接第一位元線，第一選擇電晶體串聯連接至第一反熔絲電晶體，並連接至第一字線及第一選擇線。第二反熔絲記憶晶胞包含第二反熔絲電晶體和第二選擇電晶體，第二反熔絲電晶體連接至第二位元線，第二選擇電晶體串聯連接至第二反熔絲電晶體，並連接至第一字線及第一選擇線。第一、第二反熔絲記憶晶胞在第二方向上彼此相鄰，且位於第一位元線和第二位元線之間。
其中，第一反熔絲電晶體與第二反熔絲電晶體皆包括第一閘極介電層和反熔絲閘極。反熔絲閘極具有一個以上的尖角重疊於第一閘極介電層上；在一實施例中，反熔絲閘極與每個第一閘極介電層的重疊部分形成至少一個尖角，進行操作時，是藉由電荷於尖端處的密度較高，以降低擊穿電壓，而可降低程式化反熔絲記憶晶胞的電流需求，同時可縮小元件面積。而第一選擇電晶體與第二選擇電晶體皆包括第二閘極介電層，每一第二閘極介電層彼此連接；在一實施例中，反熔絲閘極下方具有第一通道區，第一選擇電晶體與第二選擇電晶體共用第二通道區，第二通道區的寬度大於第一通道區的寬度。藉此，可以增大選擇電晶體的通道寬度，增加了寫入效率，且沒有增加整體佈局面積。
底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
1:反熔絲記憶晶胞
2:反熔絲閘極
3:閘極介電層
10:位元線
12:第一位元線
14:第二位元線
20:字線
22:第一字線
24:第二字線
26:第三字線
28:第四字線
30:選擇線
32:第一選擇線
40:子記憶體陣列
42:第一反熔絲記憶晶胞
44:第二反熔絲記憶晶胞
46:第三反熔絲記憶晶胞
48:第四反熔絲記憶晶胞
100:第一反熔絲電晶體
100’:第二反熔絲電晶體
100”:第三反熔絲電晶體
100''':第四反熔絲電晶體
102:基底
104、104’、104”、104''':第一閘極介電層
106、106’、106”、106''':反熔絲閘極
108、108’、108”、108''':尖角
110:側壁間隔物
112:第一離子摻雜區
114:第一通道區
116:LDD區
120:延伸部
124:井區
200:第一選擇電晶體
200’:第二選擇電晶體
200”:第三選擇電晶體
200''':第四選擇電晶體
204、204’、204”、204''':第二閘極介電層
206、206’、206”、206''':選擇閘極
210:側壁間隔物
212:第二離子摻雜區
214:第二通道區
216:LDD區
BL1~BL3:位元線
WL1~WL4:字線
SL1:選擇線
第1圖為先前技術之一種反熔絲陣列的平面佈局。
第2圖為本發明之第一實施例的高寫入效率的反熔絲陣列的平面佈局。
第3圖為本發明之第一實施例的子記憶體陣列的平面佈局。
第4圖為本發明之第二實施例的子記憶體陣列的平面佈局。
第5圖為本發明之第一實施例的反熔絲記憶晶胞於第一方向的結構剖視圖。
第6圖為本發明之第一實施例中反熔絲記憶晶胞的二選擇電晶體於第二方向的結構剖視圖。
請參閱第2圖，本發明之第一實施例所提供的高寫入效率的反熔 絲陣列包含複數條平行之位元線10，此些位元線10配置成在第一方向上延伸，其包含位元線BL1~BL3，其中位元線BL1定義為第一位元線12，位元線BL2定義為第二位元線14。另有與位元線10互相垂直的複數條平行之字線20，此些字線20配置成在不同於第一方向的第二方向上延伸，其包含字線WL1~WL4，其中字線WL1、WL2、WL3、WL4分別定義為第一字線22、第二字線24、第三字線26、第四字線28。與字線20互相平行的有複數條平行之選擇線30，此些選擇線30配置成在第二方向上延伸，其包含選擇線SL1，將選擇線SL1定義為第一選擇線32。本實施例是以垂直方向為第一方向，以水平方向為第二方向。上述位元線10、字線20與選擇線30會連接至少一子記憶體陣列40，如圖所示為2*2矩陣排列的4個子記憶體陣列40，每一子記憶體陣列40連接一字線20、一選擇線30與二位元線10。由於每一子記憶體陣列40與字線20、選擇線30、位元線10的連接關係極為相近，以下就相同處陳述之。
第3圖為兩個子記憶體陣列40的示意圖。其中，上方的子記憶體陣列40包含第一反熔絲記憶晶胞42和第二反熔絲記憶晶胞44，並位於第一位元線12與第二位元線14之間。第一反熔絲記憶晶胞42連接第一字線22、第一選擇線32與第一位元線12。第二反熔絲記憶晶胞44連接第一字線22、第一選擇線32與第二位元線14，第一、第二反熔絲記憶晶胞42、44在水平方向(即第二方向)上彼此相鄰，即，位於同一列。下方的子記憶體陣列40包含第三反熔絲記憶晶胞46和第四反熔絲記憶晶胞48，並位於第一位元線12與第二位元線14之間。第三反熔絲記憶晶胞46連接第三字線26、第一選擇線32與第一位元線12，第三、第一反熔絲記憶晶胞46、42在垂直方向(即第一方向)上彼此相鄰，即，位於同一行。第四反熔絲記憶晶胞48連接第三字線26、第一選擇線32與第二位元線14，第四反熔絲記憶晶胞48位於第三反熔絲記憶晶胞46的水平方向與第二反熔絲記憶晶胞44的垂直方向之交叉點，即，第四反熔絲記憶晶胞48與第三反熔絲 記憶晶胞46位於同一列，而與第二反熔絲記憶晶胞44位於同一行。
由於第一、第二反熔絲記憶晶胞42、44與第三、第四反熔絲記憶晶胞46、48沿著第一選擇線32對稱配置，又皆連接第一選擇線32，因此可於第一選擇線32共用源極接點，且彼此連接，相較於分別連接不同選擇線的配置方式，可達到穩固源極架構及縮小整體佈局面積。
進一步說明，第一反熔絲記憶晶胞42包含第一反熔絲電晶體100以及串聯於第一反熔絲電晶體100外側的第一選擇電晶體200。第一反熔絲電晶體100在基底102上設置有第一閘極介電層104，反熔絲閘極106具有一個尖角重疊於第一閘極介電層104上，反熔絲閘極106連接至第一位元線12，第一離子摻雜區(圖中未示)連接至第一選擇線32。第一選擇電晶體200的選擇閘極206連接至第一字線22，第二閘極介電層204設置在基底102上，且第二離子摻雜區(圖中未示)連接至第一選擇線32。
第二反熔絲記憶晶胞44包含第二反熔絲電晶體100’以及串聯於第二反熔絲電晶體100’外側的第二選擇電晶體200’。第二反熔絲電晶體100’在基底102上設置有第一閘極介電層104’，反熔絲閘極106’具有一個尖角108’重疊於第一閘極介電層104’上，且第一閘極介電層104’和其他第一閘極介電層共用一個反熔絲閘極106’(見第2圖)，反熔絲閘極106’連接至第二位元線14，第一離子摻雜區(圖中未示)連接至第一選擇線32。第二選擇電晶體200’的選擇閘極206’連接至第一字線22，第二閘極介電層204’設置在基底102上，且第二離子摻雜區(圖中未示)連接至第一選擇線32。其中，第一選擇電晶體200的第二閘極介電層204和第二選擇電晶體200’的第二閘極介電層204’彼此連接。
第三反熔絲記憶晶胞46包含第三反熔絲電晶體100”以及串聯於第三反熔絲電晶體100”外側的第三選擇電晶體200”。第三反熔絲電晶體100”在基底102上設置有第一閘極介電層104”，反熔絲閘極106”具有一個尖角108”重 疊於第一閘極介電層104”上，反熔絲閘極106”連接至第一位元線12，第一離子摻雜區(圖中未示)連接至第一選擇線32。選擇電晶體200”的選擇閘極206”連接至第三字線26，第二閘極介電層204”設置在基底102上，且第二離子摻雜區(圖中未示)連接至第一選擇線32。
第四反熔絲記憶晶胞48包含第四反熔絲電晶體100'''以及串聯於第四反熔絲電晶體100'''外側的第四選擇電晶體200'''。第四反熔絲電晶體100'''在基底102上設置有第一閘極介電層104'''，反熔絲閘極106'''具有一個尖角108'''重疊於第一閘極介電層104'''上，且第一閘極介電層104'''和其他第一閘極介電層共用一個反熔絲閘極106'''(見第2圖)，反熔絲閘極106'''連接至第二位元線14，第一離子摻雜區(圖中未示)連接至第一選擇線32。第四選擇電晶體200'''的選擇閘極206'''連接至第三字線26，且第二離子摻雜區(圖中未示)連接至第一選擇線32。其中，第三選擇電晶體200”的第二閘極介電層204”和第四選擇電晶體200'''的第二閘極介電層204'''彼此連接。
本實施例中，第一、第二、第三、第四反熔絲記憶晶胞42、44、46、48的反熔絲閘極106、106’、106”和106'''分別具有一個尖角108與第一閘極介電層104、104’、104”和104'''重疊。其中，反熔絲閘極106’和106'''左右兩端的兩個尖角108’和108'''分別與二個不同的第一閘極介電層重疊，也就是由左右相鄰的二個反熔絲記憶晶胞(在本發明的定義中，二個反熔絲記憶晶胞44、48分別屬於不同的子記憶體陣列40)來共用一個反熔絲閘極。進一步而言，第一閘極介電層104與反熔絲閘極106的重疊部分之形狀為三角形，而形成一個尖角108，尖角108的角度較佳小於或等於90度；在實務上，每個尖角108的數量至少為一個，較佳的數量為一個，亦可設計為多個尖角，且尖角108的尺寸不予以限制，可根據預設寫入電壓與第一閘極介電層的厚度而適當地選擇。另如第4圖所示，第二實施例具有另一種實施態樣的反熔絲閘極106、106’、106”和106'''， 反熔絲閘極106、106’、106”、106'''除了具有一個以上的尖角108、108’、108”、108'''重疊於第一閘極介電層104、104’、104”、104'''上，還往第一閘極介電層104、104’、104”、104'''內延伸一段距離。第二實施例中，第一閘極介電層104、104’、104”、104'''與反熔絲閘極106、106’、106”、106'''的重疊部分為五邊形，此五邊形包括二平行對邊與從二平行對邊延伸且相交之二斜邊，二斜邊相交形成一個尖角108、108’、108”、108'''。本發明利用共用反熔絲閘極的配置方式，可減少反熔絲閘極面積，達到縮小元件尺寸的效果，並可達成降低電流消耗的目的。
接著說明第一、第二、第三、第四反熔絲記憶晶胞42、44、46、48的詳細構造，由於每一反熔絲記憶晶胞的剖視結構大致相同，在此僅以第一反熔絲記憶晶胞42為代表。如第5圖所示，第一反熔絲電晶體100及與其串聯的第一選擇電晶體200具有設置在基底102上之井區124。第一反熔絲電晶體100包括第一閘極介電層104、反熔絲閘極106、側壁間隔物110、第一離子摻雜區112以及第一通道區114。其中，第一閘極介電層104形成於井區124上，反熔絲閘極106設置於第一閘極介電層104的一個角落上，第一通道區114形成於反熔絲閘極106的下方，側壁間隔物110形成於反熔絲閘極106的外側，第一離子摻雜區112形成於第一閘極介電層104之一側的井區124中，並可具有鄰近第一閘極介電層104之垂直邊緣的輕微摻雜(LDD)區116。第一選擇電晶體200包括第二閘極介電層204、選擇閘極206、側壁間隔物210、第二離子摻雜區212以及第二通道區214。其中，第二閘極介電層204設置於井區124上，且第二閘極介電層204與第一閘極介電層104連接，選擇閘極206覆蓋第二閘極介電層204，其下方形成有第二通道區214，其兩側具有側壁間隔物210，第一離子摻雜區112形成於第二閘極介電層204之一側，第二離子摻雜區212形成於第二閘極介電層204之另一側，也就是位於第二閘極介電層204遠離第一離子摻雜區112之一側的井區124中。第二 離子摻雜區212可具有鄰近於第二閘極介電層204之垂直邊緣的輕微摻雜(LDD)區216。第一離子摻雜區112和第二離子摻雜區212可摻雜同型之離子，第一離子摻雜區112和井區124摻雜不同型之離子，且可為不同摻雜濃度，取決於所欲操作電壓。
本實施例中，基底102可為P型半導體基底或N型半導體基底；當基底102為P型半導體基底，則第一離子摻雜區112和第二離子摻雜區212為N型摻雜區，井區124為P型摻雜區，當基底102為N型半導體基底，則第一離子摻雜區112和第二離子摻雜區212為P型摻雜區，井區124為N型摻雜區。第一閘極介電層104為具有在反熔絲閘極106之下相對較薄且大致上為均勻厚度的閘極氧化物，其材料可選自氧化物層、氮化物層、氧氮化物層、金屬氧化物層及其組合。上述實施例之每一反熔絲記憶晶胞可以任何標準CMOS程序製造，諸如側壁間隔物之形成、輕微摻雜(LDD)與閘極矽化。第二閘極介電層204係於形成第一閘極介電層104的相同時間形成，因此，第二閘極介電層204及第一閘極介電層104具有實質上相同之組成，且可具有相同或不同厚度。
同時如第6圖所示，第一反熔絲記憶晶胞42和第二反熔絲記憶晶胞44具有共用的第二通道區214。第一選擇電晶體200的第二閘極介電層204和第二選擇電晶體200’的第二閘極介電層204’彼此連接，使得第一選擇電晶體200與第二選擇電晶體200’可以共用第二通道區214，且第二通道區214的寬度會大於第一通道區114的寬度。本發明利用兩個選擇電晶體共用一個通道的配置方式，可以增大選擇電晶體的通道寬度，而增加寫入效率，且沒有增加整體佈局面積。
當進行寫入操作時，將第一選擇線32接地，施加低壓於第一位元線12或第二位元線14，來選取子記憶體陣列中右列的反熔絲記憶晶胞44、48或左列的反熔絲記憶晶胞42、46，並提供低壓於第一字線22或第三字線26，來選取子記憶體陣列40中一列中特定的一個反熔絲記憶晶胞，以達到擊穿第一閘極 介電層104。舉例來說，將第一選擇線32接地，施加低壓於第一位元線12，並施加低壓於第一字線22，則第一反熔絲記憶晶胞42係作為選取記憶晶胞來被寫入。
本發明利用字線取代選擇線來選取寫入的反熔絲記憶晶胞，使得其他反熔絲記憶晶胞不受選取偏壓影響，而減少漏電流的發生。同時，本發明藉由尖端放電的原理，反熔絲閘極具有至少一個角和第一閘極介電層重疊，由於電荷會大量集中於角處，其電場較強，使得角處下方所對應的第一閘極介電層之一部分崩潰所需的寫入電壓降低，更容易被擊穿，並能縮短寫入時間。
綜上所述，根據本發明所提供之高寫入效率的反熔絲陣列，是基於共用反熔絲閘極的架構下，之反熔絲電晶體皆包含具有一個以上的尖角重疊於第一閘極介電層上的反熔絲閘極，且兩個反熔絲記憶晶胞之選擇電晶體的第二閘極介電層彼此連接，使得兩個反熔絲記憶晶胞可連接到不同位元線，並連接相同選擇線和相同字線。本發明利用兩個選擇電晶體共用一個通道，增大了選擇電晶體的通道寬度，使擊穿當下的流通電流可達到最大化，提高擊穿的成功率及穩健性，也增加了寫入效率，且利用源極接點共用的配置方式，可實現穩固的源極架構，並縮小整體佈局面積；同時，可使用最少的控制電壓提供最大電流，減少漏電流發生，達到降低製造成本。
以上所述係藉由實施例說明本發明之特點，其目的在使熟習該技術者能暸解本發明之內容並據以實施，而非限定本發明之專利範圍，故，凡其他未脫離本發明所揭示之精神所完成之等效修飾或修改，仍應包含在以下所述之申請專利範圍中。
10:位元線
12:第一位元線
14:第二位元線
20:字線
22:第一字線
24:第二字線
26:第三字線
28:第四字線
30:選擇線
32:第一選擇線
40:子記憶體陣列
102:基底
106’、106''':反熔絲閘極
BL1~BL3:位元線
WL1~WL4:字線
SL1:選擇線

Claims (8)

  1. 一種高寫入效率的反熔絲陣列，包含：複數條平行之位元線，在一第一方向上延伸，並包含相鄰的一第一位元線和一第二位元線；複數條平行之字線，在不同於該第一方向之一第二方向上延伸，且與該些位元線互相垂直，並包含一第一字線；複數條平行之選擇線，在該第二方向上延伸，而與該些字線互相平行，並包含一第一選擇線；以及至少一子記憶體陣列，該子記憶體陣列包含一第一反熔絲記憶晶胞和一第二反熔絲記憶晶胞，該第一反熔絲記憶晶胞包含：一第一反熔絲電晶體，係連接該第一位元線；及一第一選擇電晶體，係串聯連接至該第一反熔絲電晶體，並連接至該第一字線以及該第一選擇線；該第二反熔絲記憶晶胞包含：一第二反熔絲電晶體，係連接至該第二位元線；及一第二選擇電晶體，係串聯連接至該第二反熔絲電晶體，並連接至該第一字線以及該第一選擇線；該第一、第二反熔絲記憶晶胞係在該第二方向上彼此相鄰，且位於該第一位元線和該第二位元線之間；其中，該第一反熔絲電晶體與該第二反熔絲電晶體皆包括一第一閘極介電層和一反熔絲閘極，該反熔絲閘極具有一個以上的尖角重疊於該第一閘極介電層上，該第一選擇電晶體與該第二選擇電晶體皆包括一第二閘極介電層，每一該第二閘極介電層彼此連接。
  2. 如請求項1所述之高寫入效率的反熔絲陣列，其中該反熔絲閘極下方具有一第一通道區，該第一選擇電晶體與該第二選擇電晶體共用一第二通道區，該第二通道區的寬度大於該第一通道區的寬度。
  3. 如請求項1所述之高寫入效率的反熔絲陣列，其中該第一閘極介電層與該反熔絲閘極的重疊部分之形狀為三角形。
  4. 如請求項1所述之高寫入效率的反熔絲陣列，其中該第一閘極介電層與該反熔絲閘極的重疊部分為五邊形，該五邊形包括二平行對邊與從該二平行對邊延伸且相交之二斜邊。
  5. 如請求項1所述之高寫入效率的反熔絲陣列，其中該第一反熔絲電晶體包含：該反熔絲閘極，設置於一基底上，並連接至該第一位元線；該第一閘極介電層，設置於該反熔絲閘極和該基底之間；及一第一離子摻雜區，設置在該第一閘極介電層一側的該基底中，並連接至該第一選擇線；該第一選擇電晶體包含：一選擇閘極，設置於該基底上，並連接至該第一字線；一第二閘極介電層，設置於該選擇閘極和該基底之間；及一第二離子摻雜區，設置在該第二閘極介電層遠離該第一離子摻雜區之一側的該基底中，並連接至該第一選擇線，該第二離子摻雜區係與該第一離子摻雜區摻雜同型之離子。
  6. 如請求項1所述之高寫入效率的反熔絲陣列，其中該第二反熔絲電晶體包含：該反熔絲閘極，設置於一基底上，並連接至該第二位元線；該第一閘極介電層，設置於該反熔絲閘極和該基底之間；及一第一離子摻雜區，設置在該第一閘極介電層一側的該基底中，並連接至該第一選擇線；該第二選擇電晶體包含： 一選擇閘極，設置於該基底上，並連接至該第一字線；一第二閘極介電層，設置於該選擇閘極和該基底之間；及一第二離子摻雜區，設置在該第二閘極介電層遠離該第一離子摻雜區之一側的該基底中，並連接至該第一選擇線，該第二離子摻雜區係與該第一離子摻雜區摻雜同型之離子。
  7. 如請求項5或6所述之高寫入效率的反熔絲陣列，其中該基底為P型半導體基底，則該第二離子摻雜區係與該第一離子摻雜區為N型摻雜區。
  8. 如請求項5或6所述之高寫入效率的反熔絲陣列，其中該基底為N型半導體基底，則該第二離子摻雜區係與該第一離子摻雜區為P型摻雜區。
TW110137425A 2021-10-08 2021-10-08 高寫入效率的反熔絲陣列 TWI769095B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110137425A TWI769095B (zh) 2021-10-08 2021-10-08 高寫入效率的反熔絲陣列
CN202111229153.XA CN115968198A (zh) 2021-10-08 2021-10-21 高写入效率的反熔丝阵列
US17/455,546 US20230113604A1 (en) 2021-10-08 2021-11-18 High writing rate antifuse array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110137425A TWI769095B (zh) 2021-10-08 2021-10-08 高寫入效率的反熔絲陣列

Publications (2)

Publication Number Publication Date
TWI769095B true TWI769095B (zh) 2022-06-21
TW202316610A TW202316610A (zh) 2023-04-16

Family

ID=83104138

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110137425A TWI769095B (zh) 2021-10-08 2021-10-08 高寫入效率的反熔絲陣列

Country Status (3)

Country Link
US (1) US20230113604A1 (zh)
CN (1) CN115968198A (zh)
TW (1) TWI769095B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105849861A (zh) * 2014-04-03 2016-08-10 赛鼎矽公司 反熔丝存储器单元
TW201635302A (zh) * 2015-02-25 2016-10-01 芙洛提亞股份有限公司 半導體記憶裝置
US20200235106A1 (en) * 2019-01-18 2020-07-23 Globalfoundries Singapore Pte. Ltd. Anti-fuse memory cell and a method for forming the anti-fuse memory cell
US20210173995A1 (en) * 2018-02-13 2021-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure
TW202123417A (zh) * 2019-12-13 2021-06-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105849861A (zh) * 2014-04-03 2016-08-10 赛鼎矽公司 反熔丝存储器单元
TW201635302A (zh) * 2015-02-25 2016-10-01 芙洛提亞股份有限公司 半導體記憶裝置
US20210173995A1 (en) * 2018-02-13 2021-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure
US20200235106A1 (en) * 2019-01-18 2020-07-23 Globalfoundries Singapore Pte. Ltd. Anti-fuse memory cell and a method for forming the anti-fuse memory cell
TW202123417A (zh) * 2019-12-13 2021-06-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
TW202316610A (zh) 2023-04-16
CN115968198A (zh) 2023-04-14
US20230113604A1 (en) 2023-04-13

Similar Documents

Publication Publication Date Title
US10347646B2 (en) Anti-fuse cell structure including reading and programming devices with different gate dielectric thickness
TWI441329B (zh) 反熔絲記憶格
JP4981661B2 (ja) 分割チャネルアンチヒューズアレイ構造
TWI747528B (zh) 小面積低電壓反熔絲元件與陣列
TWI732723B (zh) 電阻式記憶胞及其相關的陣列結構
JP2009117461A (ja) アンチヒューズ素子、およびアンチヒューズ素子の設定方法
TWI502722B (zh) 改善讀取特性的反熔絲單次可程式記憶胞及記憶體的操作方法
CN108336058B (zh) 半导体存储器装置
US20240071536A1 (en) One-time programmable memory bit cell
TW201735047A (zh) 採用橫向雙極性接面電晶體作爲選擇電晶體的反熔絲非揮發性記憶體裝置
US20150206595A1 (en) Antifuse array architecture
TWI744130B (zh) 低成本低電壓反熔絲陣列
CN219628265U (zh) 记忆体装置
JP3474758B2 (ja) 不揮発性半導体記憶装置
TWI769095B (zh) 高寫入效率的反熔絲陣列
KR20080061764A (ko) 비휘발성 메모리 소자 및 그 제조 방법
TWI845279B (zh) 記憶體裝置及其操作方法
TWI835199B (zh) 反熔絲結構、反熔絲陣列及記憶體
TWI718861B (zh) 低電壓反熔絲元件
TWI845240B (zh) 具有環繞式閘極電晶體的反熔絲型一次編程記憶胞
TWI836614B (zh) 一次性編程記憶單元及其記憶體
US10181496B1 (en) Programmable impedance memory device and related methods
KR102682003B1 (ko) 반도체 메모리 장치
JP2024524780A (ja) アンチヒューズ構造、アンチヒューズアレイ及びメモリ
JP2014165444A (ja) 半導体装置およびその製造方法