TWI835199B - 反熔絲結構、反熔絲陣列及記憶體 - Google Patents

反熔絲結構、反熔絲陣列及記憶體 Download PDF

Info

Publication number
TWI835199B
TWI835199B TW111125975A TW111125975A TWI835199B TW I835199 B TWI835199 B TW I835199B TW 111125975 A TW111125975 A TW 111125975A TW 111125975 A TW111125975 A TW 111125975A TW I835199 B TWI835199 B TW I835199B
Authority
TW
Taiwan
Prior art keywords
gate structure
antifuse
unit
extension part
region
Prior art date
Application number
TW111125975A
Other languages
English (en)
Other versions
TW202347341A (zh
Inventor
侯闖明
Original Assignee
大陸商長鑫存儲技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長鑫存儲技術有限公司 filed Critical 大陸商長鑫存儲技術有限公司
Publication of TW202347341A publication Critical patent/TW202347341A/zh
Application granted granted Critical
Publication of TWI835199B publication Critical patent/TWI835199B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申請實施例一種反熔絲結構，其包括：第一單元，包括第一選擇電晶體、第一反熔絲單元及第二反熔絲單元；第二單元，包括第二選擇電晶體、第三反熔絲單元及第四反熔絲單元；其中，所述第一單元與所述第二單元共用有源區，且所述有源區的第一側延伸有彼此獨立的第一延伸部及第二延伸部，所述有源區的第二側延伸有彼此獨立的第三延伸部及第四延伸部，所述第一側與所述第二側相對設置，所述第一反熔絲單元設置在所述第一延伸部，所述第二反熔絲單元設置在所述第二延伸部，所述第三反熔絲單元設置在所述第三延伸部，所述第四反熔絲單元設置在所述第四延伸部。所述反熔絲結構能夠提高反熔絲單元的分佈密度，滿足了小型化的需求。

Description

反熔絲結構、反熔絲陣列及記憶體
本申請涉及積體電路領域，尤其涉及一種反熔絲結構、反熔絲陣列及記憶體。
在半導體工業中，熔絲元件由於具有多種用途而被廣泛使用在積體電路中。例如，在積體電路中設計多個具有相同功能的電路模組作為備份，當發現其中一個電路模組失效時，通過熔絲元件將電路模組和積體電路中的其它功能電路燒斷，而使用具有相同功能的另一個電路模組取代失效的電路模組。
隨著半導體技術的不斷發展，反熔絲(Anti-fuse)技術已經吸引了很多發明者和製造商的關注。反熔絲元件通過從絕緣狀態變為導電狀態來存儲信息。通過施加高壓導致的介質擊穿來執行向反熔絲元件寫入訊息。反熔絲存儲單元在編程前呈電容特性，無導通溝道形成；當發生編程擊穿後，在單元兩端會形成導通溝道，可以通過電流，導通電流的大小與編程效果相關。
例如，反熔絲結構中通常包含反熔絲單元(AF cell)和選擇電晶體(XADD)。寫入時，對反熔絲單元施加高壓(約5.5~6V)，在對應的 位元線(BL)端置0V，並開啟選擇電晶體，以此使得反熔絲單元的薄閘氧化物在高壓下被擊穿而電阻顯著下降，達到寫入的目的。
隨著晶片尺寸的縮小，反熔絲陣列的面積也必須隨之減小為存儲陣列節約出寶貴的空間，但是，受限於反熔絲結構的設計規則及可製造性的要求，在保證反熔絲單元數量不變的情況下，反熔絲陣列的面積無法縮小，無法滿足晶片小型化的需求。
本申請提供一種反熔絲結構、反熔絲陣列及記憶體，其能夠在保證反熔絲單元數量不變的情況下，縮小反熔絲陣列的面積。
本申請提供了一種反熔絲結構，其包括：第一單元，包括第一選擇電晶體、第一反熔絲單元及第二反熔絲單元第二單元，包括第二選擇電晶體、第三反熔絲單元及第四反熔絲單元；其中，所述第一單元與所述第二單元共用有源區，且所述有源區的第一側延伸有彼此獨立的第一延伸部及第二延伸部，所述有源區的第二側延伸有彼此獨立的第三延伸部及第四延伸部，所述第一側與所述第二側相對設置，所述第一反熔絲單元設置在所述第一延伸部，所述第二反熔絲單元設置在所述第二延伸部，所述第三反熔絲單元設置在所述第三延伸部，所述第四反熔絲單元設置在所述第四延伸部。
在一實施例中，還包括：第一閘極結構，設置在所述有源區表面；第二閘極結構，設置在所述有源區表面，且與所述第一閘極結構間隔設置；第三閘極結構，設置在所述第一延伸部表面；第四閘極結構，設置在所述第二延伸部表面；第五閘極結構，設置在所述第三延伸部表面；第六閘極結構，設置在所述第四延伸部表面；第一摻雜區，設置在所述第一閘極結 構與所述第二閘極結構之間的有源區內；第二摻雜區，設置在所述第一閘極結構遠離所述第二閘極結構一側的有源區內及所述第一延伸部與第二延伸部內；第三摻雜區，設置在所述第二閘極結構遠離所述第一閘極結構的一側的有源區內及第三延伸部與第四延伸部內；其中，所述第一閘極結構與所述第一摻雜區、第二摻雜區構成所述第一選擇電晶體，所述第三閘極結構與所述第一延伸部內的第二摻雜區構成所述第一反熔絲單元，所述第四閘極結構與所述第二延伸部內的第二摻雜區構成所述第二反熔絲單元，所述第二閘極結構與所述第一摻雜區、第三摻雜區構成第二選擇電晶體，所述第五閘極結構與所述第三延伸部內的第三摻雜區構成第三反熔絲單元，所述第六閘極結構與所述第四延伸部內的第三摻雜區構成第四反熔絲單元。
在一實施例中，所述第一側及所述第二側沿第一方向相對設置，且所述第一閘極結構及所述第二閘極結構沿所述第一方向排布。
在一實施例中，所述第三閘極結構及所述第四閘極結構沿第二方向排布，所述第二方向與所述第一方向垂直或具有銳角夾角。
在一實施例中，所述第五閘極結構及所述第六閘極結構沿所述第二方向排布，所述第二方向與所述第一方向垂直或具有銳角夾角。
在一實施例中，還包括：位元線連接結構，與位於所述第一閘極結構及所述第二閘極結構之間的第一摻雜區連接，且所述第一摻雜區能夠通過所述位元線連接結構與位元線連接。
在一實施例中，還包括：第一連接結構，與所述第三閘極結構連接，且所述第三閘極結構能夠通過所述第一連接結構與一編程線連接，所述第一連接結構設置在所述第一延伸部遠離所述第二延伸部的一側；第二連接結構，與所述第四閘極結構連接，且所述第四閘極結構能夠通過所述 第二連接結構與另一編程線連接，所述第四連接結構設置在所述第二延伸部區遠離所述第一延伸部的一側。
在一實施例中，所述第三閘極結構包括與所述第一延伸部對應設置的第三主區域及向遠離所述第二延伸部的方向突出的第三次區域，所述第一連接結構與所述第三次區域連接，所述第四閘極結構包括與所述第二延伸部對應設置的第四主區域及向遠離所述第一延伸部的方向突出的第四次區域，所述第二連接結構與所述第四次區域連接。
在一實施例中，還包括：第三連接結構，與所述第五閘極結構連接，且所述第五閘極結構能夠通過所述第三連接結構與一編程線連接，所述第三連接結構設置在所述第三延伸部遠離所述第四延伸部的一側；第四連接結構，與所述第六閘極結構連接，且所述第六閘極結構能夠通過所述第四連接結構與另一編程線連接，所述第四連接結構設置在所述第四延伸部遠離所述第三延伸部的一側。
在一實施例中，所述第五閘極結構包括與所述第三延伸部對應設置的第五主區域及向遠離所述第四延伸部的方向突出的第五次區域，所述第三連接結構與所述第五次區域連接，所述第六閘極結構包括與所述第四延伸部對應設置的第六主區域及向遠離所述第三延伸部的方向突出的第六次區域，所述第四連接結構與所述第六次區域連接。
在一實施例中，所述第一選擇電晶體與所述第二選擇電晶體以第一軸為對稱軸對稱設置，所述第一反熔絲單元與所述第三反熔絲單元以所述第一軸為對稱軸對稱設置，所述第二反熔絲單元與所述第三反熔絲單元以所述第一軸為對稱軸對稱設置。
基於本申請實施例，還提供一種反熔絲陣列，其包括多個如上所述的反熔絲結構，多個所述反熔絲結構沿第一方向及第二方向陣列排布，所述第一方向與所述第二方向垂直或具有銳角夾角。
在一實施例中，在所述第二方向上，相鄰反熔絲結構的相鄰反熔絲單元共用同一閘極結構。
在一實施例中，沿所述第二方向排布的反熔絲結構的第一選擇電晶體共用同一閘極結構，第二選擇電晶體共用同一閘極結構。
基於本申請實施例，還提供一種記憶體，其包括如上所述的反熔絲陣列。
在一實施例中，還包括多條沿所述第一方向排布且沿所述第二方向延伸的編程線，沿所述第二方向排布的一行反熔絲結構對應四條所述編程線，四條所述編程線分別與所述反熔絲結構的所述第一反熔絲單元、所述第二反熔絲單元、所述第三反熔絲單元及所述第四反熔絲單元連接。
在一實施例中，還包括多條沿第二方向排布且沿第一方向延伸的位元線，沿所述第一方向排布的一列反熔絲結構共用同一所述位元線。
在本申請實施例提供的反熔絲結構反熔絲結構中，第一單元與第二單元共用同一有源區，則可消除第一單元與第二單元採用不同有源區而帶來的有源區之間的間隔空隙，縮小了反熔絲結構的面積，同時，每一單元包含兩個反熔絲單元，且分別設置在獨立的延伸部，則可在相同面積下，增加一倍數量的反熔絲單元，也就是說，在反熔絲單元的設計數量相同時，本申請反熔絲結構僅需佔用約一半的面積，滿足了小型化的需求。
10:反熔絲結構
101:第一單元
102:第二單元
20A、20B、20C、20D、20E、20F:反熔絲結構
21、22、23、24、25、26、27、28:閘極結構
30A、30B、30C、30D、30E、30F、30G:反熔絲結構
31A、31B、31C、31D:編程線
32A、32B、32C、32D、32E、32F、32G、32H、32I、32J、32K、32L、32M、32N:連接結構
AA:有源區
AA1:第一延伸部
AA2:第二延伸部
AA3:第三延伸部
AA4:第四延伸部
BLC:位元線連接結構
D1:第一摻雜區
D2:第二摻雜區
D3:第三摻雜區
G1:第一閘極結構
G2:第二閘極結構
G3:第三閘極結構
G31:第三主區域
G32:第三次區域
G4:第四閘極結構
G41:第四主區域
G42:第四次區域
G5:第五閘極結構
G51:第五主區域
G52:第五次區域
G6:第六閘極結構
G61:第六主區域
G62:第六次區域
O:第一軸
T1:第一字線連接結構
T2:第二字線連接結構
T3:第一連接結構
T4:第二連接結構
T5:第三連接結構
T6:第四連接結構
圖1A是本申請一些實施例提供的反熔絲結構的示意圖；圖1B是本申請一些實施例提供的有源區的示意圖；圖2是本申請一些實施例提供的反熔絲陣列的示意圖；圖3是本申請一些實施例提供的記憶體的示意圖。
下面結合附圖對本申請提供的反熔絲結構、反熔絲陣列及記憶體的具體實施方式做詳細說明。
圖1A是本申請一些實施例提供的反熔絲結構的示意圖，1B是本申請一些實施例提供的有源區的示意圖，請參閱圖1A及圖1B，所述反熔絲結構10包括第一單元101及第二單元102。
所述第一單元101包括第一選擇電晶體、第一反熔絲單元及第二反熔絲單元，所述第二單元102包括第二選擇電晶體、第三反熔絲單元及第四反熔絲單元。
其中，所述第一單元101與所述第二單元102共用有源區AA，且所述有源區AA的第一側延伸有彼此獨立的第一延伸部AA1及第二延伸部AA2，所述有源區AA的第二側延伸有彼此獨立的第三延伸部AA3及第四延伸部AA4，所述第一側與所述第二側相對設置，所述第一反熔絲單元設置在所述第一延伸部AA1，所述第二反熔絲單元設置在所述第二延伸部AA2，所述第三反熔絲單元設置在所述第三延伸部AA3，所述第四反熔絲單元設置在所述第四延伸部AA4。
本申請實施例提供的反熔絲結構中，第一單元101的與第二單元102共用同一有源區AA，則可消除第一單元101與第二單元102採用不同有源區AA而帶來的有源區AA之間的間隔空隙，縮小了反熔絲結構的面 積，同時，每一單元包含兩個反熔絲單元，且分別設置在獨立的延伸部，則可在相同面積下，增加一倍數量的反熔絲單元，也就是說，在反熔絲單元的設計數量相同時，本申請反熔絲結構僅需佔用約一半的面積，滿足了小型化的需求。
請繼續參閱圖1A及圖1B，下面具體描述所述第一選擇電晶體、第一反熔絲單元、第二反熔絲單元、第二選擇電晶體、第三反熔絲單元及第四反熔絲單元的結構。
所述有源區AA的第一側延伸有彼此獨立的第一延伸部AA1及第二延伸部AA2，所述有源區AA的第二側延伸有彼此獨立的第三延伸部AA3及第四延伸部AA4。所述第一側及所述第二側沿第一方向(如圖中Y方向)相對設置，例如，在本實施例中，所述第一側為所述有源區AA的上端，所述第二側為所述有源區AA的下端。
所述反熔絲結構包括第一閘極結構G1。所述第一閘極結構G1設置在所述有源區AA表面。在一些實施例中，所述第一閘極結構G1沿第二方向延伸。在本實施中，所述第二方向為水平方向X方向。
在一些實施例中，所述反熔絲結構還包括第一字線連接結構T1，所述第一閘極結構G1通過所述第一字線連接結構T1與外圍控制電路電連接，即所述第一字線連接結構T1作為導電插塞實現所述第一閘極結構G1與外圍控制電路的電連接。
所述反熔絲結構還包括第二閘極結構G2。所述第二閘極結構G2設置在所述有源區AA表面，且與所述第一閘極結構G1間隔設置。在一些實施例中，所述第一閘極結構G1與所述第二閘極結構G2連接至不同的字線，以實現第一單元101與第二單元102的單獨控制。
在本實施例中，所述第一閘極結構G1和所述第二閘極結構G2均沿第二方向延伸，且所述第二閘極結構G2與所述第一閘極結構G1沿第一方向間隔設置，所述第一方向與所述第二方向垂直或者具有銳角夾角。具體地說，在本實施例中，所述第一方向與所述第二方向垂直，例如，所述第二方向為水平方向X方向，所述第一方向為豎直方向Y方向。在另一些實施例中，所述第一方向與所述第二方向具有銳角夾角，例如，所述第二方向為水平方向X方向，所述第一方向為與水平方向呈銳角夾角的方向。
在一些實施例中，所述反熔絲結構還包括第二字線連接結構T2，所述第二閘極結構G2通過所述第二字線連接結構T2與外圍控制的電路電連接，即所述第二字線連接結構T2作為導電插塞實現所述第二閘極結構G2與外圍控制電路的電連接。
所述反熔絲結構還包括第三閘極結構G3，所述第三閘極結構G3設置在所述第一延伸部AA1表面，並能夠連接至編程線。在一些實施例中，所述第三閘極結構G3沿第二方向延伸，即所述第三閘極結構G3與所述第一閘極結構G1的延伸方向一致。在所述第一方向上，所述第三閘極結構G3與所述第一閘極結構G1間隔設置，並且所述第三閘極結構G3設置在所述第一閘極結構G1遠離所述第二閘極結構G2的一側。所述第三閘極結構G3僅設置在所述第一延伸部AA1表面，而並未設置在第二延伸部AA2的表面。
在本實施例中，所述反熔絲結構還包括第一連接結構T3。所述第一連接結構T3與所述第三閘極結構G3連接，且所述第三閘極結構G3能夠通過所述第一連接結構T3與位於其上層的編程線連接。即所述第一連接結構T3作為導電插塞實現所述第三閘極結構G3與其上層編程線的電連接。
在本實施例中，所述第一連接結構T3設置在所述第一延伸部AA1遠離所述第二延伸部AA2的一側。具體地說，所述第三閘極結構G3包括與所述第一延伸部AA1對應設置的第三主區域G31及向遠離所述第二延伸部AA2的方向突出的第三次區域G32，即所述第三主區域G31與所述第一延伸部AA1正對設置，所述第三次區域G32與所述第一延伸部AA1交錯設置，所述第一連接結構T3與遠離所述第二延伸部AA2的所述第三次區域G32連接。
所述反熔絲結構還包括第四閘極結構G4。所述第四閘極結構G4設置在所述第二延伸部AA2表面，並能夠連接至編程線。在一些實施例中，所述第四閘極結構G4沿第二方向延伸，即所述第四閘極結構G4與所述第一閘極結構G1的延伸方向一致。在所述第一方向上，所述第四閘極結構G4與所述第一閘極結構G1間隔設置，並且所述第四閘極結構G4設置在所述第一閘極結構G1遠離所述第二閘極結構G2的一側；在第二方向上，所述第四閘極結構G4與所述第三閘極結構G3間隔設置，所述第四閘極結構G4僅設置在所述第二延伸部AA2表面，而並未設置在第一延伸部AA1的表面。可以理解的是，在一些實施例中，所述第三閘極結構G3與所述第四閘極結構G4沿第二方向的長度均小於所述第一閘極結構G1沿第二方向的長度。
在本實施例中，所述反熔絲結構還包括第二連接結構T4。所述第二連接結構T4與所述第四閘極結構G4連接，且所述第四閘極結構G4能夠通過所述第二連接結構T4與位於其上層的編程線連接。即所述第二連接結構T4作為導電插塞實現所述第四閘極結構G4與其上層的編程線的電連接。在一些實施例中，所述第三閘極結構G3與所述第四閘極結構G4連接至不同編程線，以實現第一反熔絲單元與第二反熔絲單元的單獨控制。
在本實施例中，所述第二連接結構T4設置在所述第二延伸部AA2遠離所述第一延伸部AA1的一側。具體地說，所述第四閘極結構G4包括與所述第二延伸部AA2對應設置的第四主區域G41及向遠離所述第一延伸部AA1的方向突出的第四次區域G42，即所述第四主區域G41與所述第二延伸部AA2正對設置，所述第四次區域G42與所述第二延伸部AA2交錯設置，所述第二連接結構T4與遠離所述第一延伸部AA1的所述第四次區域G42連接。
所述反熔絲結構還包括第五閘極結構G5。所述第五閘極結構G5設置在所述第三延伸部AA3表面，並能夠連接至編程線。在一些實施例中，所述第五閘極結構G5沿第二方向延伸，即所述第五閘極結構G5與所述第二閘極結構G2的延伸方向一致。在所述第一方向上，所述第五閘極結構G5與所述第二閘極結構G2間隔設置，並且所述第五閘極結構G5設置在所述第二閘極結構G2遠離所述第一閘極結構G1的一側。所述第五閘極結構G5僅設置在所述第三延伸部AA3表面，而並未設置在第四延伸部AA4的表面。
在本實施例中，所述反熔絲結構還包括第三連接結構T5。所述第三連接結構T5與所述第五閘極結構G5連接，且所述第五閘極結構G5能夠通過所述第三連接結構T5與位於其上層的編程線連接。即所述第三連接結構T5作為導電插塞實現所述第五閘極結構G5與其上層編程線的電連接。
在本實施例中，所述第三連接結構T5設置在所述第三延伸部AA3遠離所述第四延伸部AA4的一側。具體地說，所述第五閘極結構G5包括與所述第三延伸部AA3對應設置的第五主區域G51及向遠離所述第四延伸部AA4的方向突出的第五次區域G52。即所述第五主區域G51與所述第三 延伸部AA3正對設置，所述第五次區域G52與所述第三延伸部AA3交錯設置，所述第三連接結構T5與遠離所述第三延伸部AA3的所述第五次區域G52連接。
所述反熔絲結構還包括第六閘極結構G6。所述第六閘極結構G6設置在所述第四延伸部AA4表面，並能夠連接至編程線。在一些實施例中，所述第六閘極結構G6沿第二方向延伸，即所述第六閘極結構G6與所述第二閘極結構G2的延伸方向一致。在所述第一方向上，所述第六閘極結構G6與所述第二閘極結構G2間隔設置，並且所述第六閘極結構G6設置在所述第二閘極結構G2遠離所述第一閘極結構G1的一側；在第二方向上，所述第六閘極結構G6與所述第五閘極結構G5間隔設置，所述第六閘極結構G6僅設置在所述第四延伸部AA4表面，而並未設置在第三延伸部AA3的表面。可以理解的是，在一些實施例中，所述第五閘極結構G5與所述第六閘極結構G6沿第二方向的長度均小於所述第二閘極結構G2沿第二方向的長度。
在本實施例中，所述反熔絲結構還包括第四連接結構T6。所述第四連接結構T6與所述第六閘極結構G6連接，且所述第六閘極結構G6能夠通過所述第四連接結構T6與位於其上層的另一編程線連接。即所述第四連接結構T6作為導電插塞實現所述第六閘極結構G6與其上層的編程線的電連接。在一些實施例中，所述第五閘極結構G5與所述第六閘極結構G6連接至不同編程線，以實現第三反熔絲單元與第四反熔絲單元的單獨控制。
在本實施例中，所述第四連接結構T6設置在所述第四延伸部AA4遠離所述第三延伸部AA3的一側。具體地說，所述第六閘極結構G6包括與所述第四延伸部AA4對應設置的第六主區域G61及向遠離所述第三延伸部AA3的方向突出的第六次區域G62，即所述第六主區域G61與所述第四 延伸部AA4正對設置，所述第六次區域G62與所述第四延伸部AA4交錯設置，所述第四連接結構T6與所述第六次區域G62連接。
所述反熔絲結構還包括第一摻雜區D1。所述第一摻雜區D1設置在所述第一閘極結構G1與所述第二閘極結構G2之間的有源區AA內。在本實施例中，所述有源區AA為P型阱區，則所述第一摻雜區D1為N型摻雜區。而在其他實施例中，若所述有源區AA為N型阱區，則所述第一摻雜區D1為P型摻雜區。
所述反熔絲結構還包括位元線連接結構BLC。所述位元線連接結構BLC與位於所述第一閘極結構G1及所述第二閘極結構之間的第一摻雜區D1連接，且所述第一摻雜區D1能夠通過所述位元線連接結構BLC與位元線連接。即所述位元線連接結構BLC作為所述第一摻雜區D1與位元線連接的導電插塞，實現所述位元線與所述第一摻雜區D1的電連接。
所述反熔絲結構還包括第二摻雜區D2。所述第二摻雜區D2設置在所述第一閘極結構G1遠離所述第二閘極結構G2一側的有源區AA內及所述第一延伸部AA1與所述第二延伸部AA2內。在本實施例中，所述第二摻雜區D2與所述第一摻雜區D1的摻雜類型相同，且與所述有源區AA的摻雜類型相反，若所述有源區AA為P型阱區，則所述第二摻雜區D2為N型摻雜區。而在其他實施例中，若所述有源區AA為N型阱區，則所述第二摻雜區D2為P型摻雜區。
所述反熔絲結構還包括第三摻雜區D3。所述第三摻雜區D3設置在所述第二閘極結構G2遠離所述第一閘極結構G1的一側的有源區AA內及第三延伸部AA3與第四延伸部AA4內。在本實施例中，所述第三摻雜區D3與所述第一摻雜區D1的摻雜類型相同，且與所述有源區AA的摻雜類型相反，若所述有源區AA為P型阱區，則所述第三摻雜區D3為N型 摻雜區。而在其他實施例中，若所述有源區AA為N型阱區，則所述第三摻雜區D3為P型摻雜區。
其中，所述第一閘極結構G1與其下方的有源區AA及所述第一摻雜區D1、所述第二摻雜區D2構成所述第一選擇電晶體。所述第二摻雜區D2位於所述第一延伸部AA1內，則所述第三閘極結構G3與位於其下方的第二摻雜區D2構成第一反熔絲單元。所述第二摻雜區D2還位於所述第二延伸部AA2內，則所述第四閘極結構G4與位於其下方的第二摻雜區D2構成第二反熔絲單元。
在本實施例中，所述第三閘極結構G3的第三主區域G31作為有效區域與所述第二摻雜區D2成所述第一反熔絲單元，所述第四閘極結構G4的第四主區域G41作為有效區域與所述第二摻雜區D2成所述第二反熔絲單元。
所述第二閘極結構G2與其下方的有源區AA及所述第一摻雜區D1、第三摻雜區D3構成第二選擇電晶體。所述第三摻雜區D3位於所述第三延伸部AA3內，則所述第五閘極結構G5與位於其下方的第三摻雜區D3構成第三反熔絲單元。所述第三摻雜區D3還位於所述第四延伸部AA4內，則所述第六閘極結構G6與位於其下方的第三摻雜區D3構成第四反熔絲單元。
在本實施例中，所述第五閘極結構G5的第五主區域G51作為有效區域與所述第三摻雜區D3成所述第三反熔絲單元，所述第六閘極結構G6的第六主區域G61作為有效區域與所述第三摻雜區D3成所述第三反熔絲單元。
在本實施例中，所述第一選擇電晶體與所述第二選擇電晶體以第一軸O為對稱軸對稱設置，所述第一反熔絲單元與所述第三反熔絲單元以 所述第一軸O為對稱軸對稱設置，所述第二反熔絲單元與所述第四反熔絲單元以所述第一軸O為對稱軸對稱設置，有利於簡化反熔絲結構的版圖設計，提高利用率。
可以理解的是，在本申請實施例中，所述第一閘極結構G1、第二閘極結構G2、第三閘極結構G3、第四閘極結構G4、第五閘極結構G5及第六閘極結構G6均包括閘極(附圖中未標示)及位於閘極與有源區AA之間的閘介質層(附圖中未標示)，以實現閘極結構的基本功能。其中，所述閘極的材料可為多晶矽(poly)，所述閘介質層的材料可為氧化矽、高K介質材料等。
本申請一些實施例提供的反熔絲結構中，第一單元101與第二單元102共用同一有源區AA，則可消除第一單元101與第二單元102採用不同有源區AA而帶來的有源區AA之間的間隔空隙，縮小了反熔絲結構的面積，同時，每一單元包含兩個反熔絲單元，且分別設置在獨立的延伸部，則可在相同面積下，增加一倍數量的反熔絲單元，也就是說，在反熔絲單元的設計數量相同時，本申請反熔絲結構僅需佔用約一半的面積，滿足了小型化的需求。
本申請一些實施例還提供一種反熔絲陣列，請參閱圖2，其為反熔絲陣列的示意圖，所述反熔絲陣列包括多個如上所述的反熔絲結構。多個所述反熔絲結構沿第一方向及第二方向陣列排布，所述第一方向與所述第二方向垂直或具有銳角夾角。在本實施例中，所述第一方向為豎直方向Y方向，所述第二方向為水平方向X方向。在圖2中示意性地繪示六個反熔絲結構，分別為反熔絲結構20A、20B、20C、20D、20E及20F，其中，三個反熔絲結構為一組沿第二方向排布，形成一行，不同行的反熔絲單元沿第一方向排布，形成一列。例如，反熔絲結構20A、20B及20C沿第二 方向排布，形成第一行；反熔絲結構20D、20E及20F沿第二方向排布，形成第二行；反熔絲結構20A及20D沿第一方向排布，形成第一列；反熔絲結構20B及20E沿第一方向排布，形成第二列；反熔絲結構20C及20F沿第一方向排布，形成第三列。
本申請實施例提供的反熔絲陣列中，反熔絲結構的第一單元101(請參閱圖1A)與第二單元102(請參閱圖1A)共用同一有源區AA(請參閱圖1A及圖1B)，則可消除第一單元101與第二單元102採用不同有源區AA而帶來的有源區AA之間的間隔空隙，縮小了反熔絲結構的面積，同時，每一單元包含兩個反熔絲單元，且分別設置在獨立的延伸部，則可在相同面積下，增加一倍數量的反熔絲單元，也就是說，在反熔絲單元的設計數量相同時，本申請反熔絲陣列僅需佔用約一半的面積，滿足了小型化的需求。
在本實施例中，在所述第二方向(即水平方向X方向)上，相鄰反熔絲結構的相鄰反熔絲單元共用同一閘極結構(至少共用同一閘極結構的閘極)，去除了採用兩個閘極結構而必須存在的空隙，縮小了相鄰反熔絲結構之間的距離，進一步減小了反熔絲陣列佔用空間。
例如，請參閱圖2，在所述第二方向(即水平方向X方向)上，反熔絲結構20A與反熔絲結構20B相鄰，且反熔絲結構20A的第二反熔絲單元與反熔絲結構20B的第一反熔絲單元相鄰，反熔絲結構20A的第四反熔絲單元與反熔絲結構20B的第三反熔絲單元相鄰；則反熔絲結構20A的第二反熔絲單元與反熔絲結構20B的第一反熔絲單元共用同一閘極結構21，即所述閘極結構21自所述反熔絲結構20A的第二延伸部AA2(請參閱圖1A)上方延伸至所述反熔絲結構20B的第一延伸部AA1(請參閱圖1A)上方；反熔絲結構20A的第四反熔絲單元與反熔絲結構20B的第三反 熔絲單元共用同一閘極結構22，即所述閘極結構22自所述反熔絲結構20A的第四延伸部AA4(請參閱圖1A)上方延伸至所述反熔絲結構20B的第三延伸部AA3(請參閱圖1A)上方。
再例如，請參閱圖2，在所述第二方向(即水平方向X方向)上，反熔絲結構20B與反熔絲結構20C相鄰，且反熔絲結構20B的第二反熔絲單元與反熔絲結構20C的第一反熔絲單元相鄰，反熔絲結構20B的第四反熔絲單元與反熔絲結構20C的第三反熔絲單元相鄰；則反熔絲結構20B的第二反熔絲單元與反熔絲結構20C的第一反熔絲單元共用同一閘極結構23，即所述閘極結構23自所述反熔絲結構20B的第二延伸部AA2(請參閱圖1A)上方延伸至所述反熔絲結構20C的第一延伸部AA1(請參閱圖1A)上方；反熔絲結構20B的第四反熔絲單元與反熔絲結構20C的第三反熔絲單元共用同一閘極結構24，即所述閘極結構24自所述反熔絲結構20B的第四延伸部AA4(請參閱圖1A)上方延伸至所述反熔絲結構20C的第三延伸部AA3(請參閱圖1A)上方。
在本實施例中，由於所述反熔絲結構20A的第二反熔絲單元與反熔絲結構20B的第一反熔絲單元共用同一閘極結構21，則可僅設置一個連接結構將所述閘極結構與其對應的編程線電連接，以減少連接結構的數量。同樣地，也可僅設置一個連接結構將所述閘極結構22與其對應的編程線電連接，將所述閘極結構與23其對應的編程線電連接及將所述閘極結構24與其對應的編程線電連接。
在本實施例中，沿所述第二方向排布的反熔絲結構的第一選擇電晶體共用同一閘極結構，第二選擇電晶體共用同一閘極結構，去除了採用兩個閘極結構而必須存在的空隙，縮小了相鄰反熔絲結構之間的距離，進一步減小了反熔絲陣列佔用的空間。
例如，請參閱圖2，第一行的反熔絲結構20A、20B、20C的第一選擇電晶體共用同一閘極結構25(至少共用同一閘極結構25的閘極)，第二選擇電晶體共用同一閘極結構26(至少共用同一閘極結構26的閘極)；位於第二行的反熔絲結構20D、20E、20F的第一選擇電晶體共用同一閘極結構27(至少共用同一閘極結構27的閘極)，第二選擇電晶體共用同一閘極結構28(至少共用同一閘極結構28的閘極)。可以理解的是，所述閘極結構25、26、27、28中的閘極均為字線(即將字線的一部分作為選擇電晶體的閘極)，字線受到外圍控制電路的控制，以使所述第一選擇電晶體及第二選擇電晶體導通或關斷。
在本實施例中，由於沿所述第二方向排布的反熔絲結構的第一選擇電晶體共用同一閘極結構，則可僅設置一個字線連接結構將所述閘極結構與外圍控制電路對應連接；同樣地，由於沿所述第二方向排布的反熔絲結構的第二選擇電晶體共用同一閘極結構，也可僅設置一個字線連接結構將所述閘極結構與外圍控制電路對應連接。
本申請實施例還提供一種記憶體，請參閱圖3，其為本公開一些實施例提供的記憶體的結構示意圖。所述記憶體包括如上所述的反熔絲陣列。
所述記憶體還包括多條沿所述第一方向(如圖中Y方向)排布且沿所述第二方向(如圖中X方向)延伸的編程線。其中，沿所述第二方向排布的一行反熔絲結構對應四條所述編程線，四條所述編程線分別與所述反熔絲結構的所述第一反熔絲單元、所述第二反熔絲單元、所述第三反熔絲單元及所述第四反熔絲單元連接。需要說明的是，同一反熔絲結構的第一反熔絲單元、第二反熔絲單元、第三反熔絲單元及第四反熔絲單元分別連接至不同的編程線，以實現分別控制。在圖3中為了清楚顯示本申請實 施例提供的記憶體的結構，所述編程線採用虛線繪示。可以理解的是，所述編程線與所述反熔絲結構可位於不同的結構層。
例如，沿所述第二方向(如圖中X方向)排布的一行反熔絲結構包括反熔絲結構30A、30B、30C、30D、30E及30F。該行反熔絲結構對應四條所述編程線，分別為編程線31A、編程線31B、編程線31C及編程線31D。
所述編程線31A通過連接結構32A與反熔絲結構30A的第一反熔絲單元連接，通過連接結構32B與反熔絲結構30B的第二反熔絲單元及反熔絲結構30C的第一反熔絲單元連接，通過連接結構32C與反熔絲結構30D的第二反熔絲單元及反熔絲結構30E的第一反熔絲單元連接，通過連接結構32D與反熔絲結構30F的第二反熔絲單元連接。
所述編程線31B通過連接結構32E與反熔絲結構30A的第二反熔絲單元及反熔絲單元30B的第一反熔絲單元連接，通過連接結構32F與反熔絲結構30C的第二反熔絲單元及反熔絲結構30D的第一反熔絲單元連接，通過連接結構32G與反熔絲結構30E的第二反熔絲單元及反熔絲結構30F的第一反熔絲單元連接。
所述編程線31C通過連接結構32H與反熔絲結構30A的第四反熔絲單元及反熔絲單元30B的第三反熔絲單元連接，通過連接結構321與反熔絲結構30C的第四反熔絲單元及反熔絲結構30D的第三反熔絲單元連接，通過連接結構32J與反熔絲結構30E的第四反熔絲單元及反熔絲結構30F的第三反熔絲單元連接。
所述編程線31D通過連接結構32K與反熔絲結構30A的第三反熔絲單元連接，通過連接結構32L與反熔絲結構30B的第四反熔絲單元及反熔絲結構30C的第三反熔絲單元連接，通過連接結構32M與反熔絲結構 30D的第四反熔絲單元及反熔絲結構30E的第三反熔絲單元連接，通過連接結構32N與反熔絲結構30F的第四反熔絲單元連接。
在本實施例中，所述記憶體還包括多條沿第二方向排布且沿第一方向延伸的位元線，沿所述第一方向排布的一列反熔絲結構共用同一所述位元線。所述位元線通過位元線連接結構BLC與所述反熔絲結構連接。
具體地說，如圖3所示，所述記憶體包括多條沿第二方向(如圖中的X方向)排布且沿第一方向(如圖中Y方向)延伸的位元線BL1、BL2、BL3、BL4、BL5及BL6。同一列的反熔絲結構共用同一條位元線，例如，沿第一方向排布的反熔絲結構30A及30G構成一列，則反熔絲結構30A及30G共用同一位元線BL1。所述位元線BL1分別通過位元線連接結構BLC與所述反熔絲結構30A及30G電連接。在圖3中為了清楚顯示本申請實施例提供的記憶體的結構，所述位元線採用虛線繪示。可以理解的是，所述位元線與所述反熔絲結構可位於不同的結構層，所述位元線與所述編程線也可位於不同的結構層。本申請實施例提供的記憶體在反熔絲單元的設計數量相同時，反熔絲陣列僅需佔用約一半的面積，滿足了小型化的需求。
以上所述僅是本申請的優選實施方式，應當指出，對於本發明所屬技術領域具有通常知識者，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本申請的保護範圍。
10:反熔絲結構
101:第一單元
102:第二單元
BLC:位元線連接結構
D1:第一摻雜區
D2:第二摻雜區
D3:第三摻雜區
G1:第一閘極結構
G2:第二閘極結構
G3:第三閘極結構
G31:第三主區域
G32:第三次區域
G4:第四閘極結構
G41:第四主區域
G42:第四次區域
G5:第五閘極結構
G51:第五主區域
G52:第五次區域
G6:第六閘極結構
G61:第六主區域
G62:第六次區域
O:第一軸
T1:第一字線連接結構
T2:第二字線連接結構
T3:第一連接結構
T4:第二連接結構
T5:第三連接結構
T6:第四連接結構

Claims (12)

  1. 一種反熔絲結構，包括：第一單元，包括第一選擇電晶體、第一反熔絲單元及第二反熔絲單元；第二單元，包括第二選擇電晶體、第三反熔絲單元及第四反熔絲單元；其中，所述第一單元與所述第二單元共用有源區，且所述有源區的第一側延伸有彼此獨立的第一延伸部及第二延伸部，所述有源區的第二側延伸有彼此獨立的第三延伸部及第四延伸部，所述第一側與所述第二側相對設置，所述第一反熔絲單元設置在所述第一延伸部，所述第二反熔絲單元設置在所述第二延伸部，所述第三反熔絲單元設置在所述第三延伸部，所述第四反熔絲單元設置在所述第四延伸部；所述第一選擇電晶體與所述第二選擇電晶體以第一軸為對稱軸對稱設置，所述第一反熔絲單元與所述第三反熔絲單元以所述第一軸為對稱軸對稱設置，所述第二反熔絲單元與所述第三反熔絲單元以所述第一軸為對稱軸對稱設置。
  2. 如請求項1所述的反熔絲結構，還包括：第一閘極結構，設置在所述有源區表面；第二閘極結構，設置在所述有源區表面，且與所述第一閘極結構間隔設置；第三閘極結構，設置在所述第一延伸部表面；第四閘極結構，設置在所述第二延伸部表面；第五閘極結構，設置在所述第三延伸部表面；第六閘極結構，設置在所述第四延伸部表面； 第一摻雜區，設置在所述第一閘極結構與所述第二閘極結構之間的有源區內；第二摻雜區，設置在所述第一閘極結構遠離所述第二閘極結構一側的有源區內及所述第一延伸部與第二延伸部內；第三摻雜區，設置在所述第二閘極結構遠離所述第一閘極結構的一側的有源區內及第三延伸部與第四延伸部內；其中，所述第一閘極結構與所述第一摻雜區、第二摻雜區構成所述第一選擇電晶體，所述第三閘極結構與所述第一延伸部內的第二摻雜區構成所述第一反熔絲單元，所述第四閘極結構與所述第二延伸部內的第二摻雜區構成所述第二反熔絲單元，所述第二閘極結構與所述第一摻雜區、第三摻雜區構成第二選擇電晶體，所述第五閘極結構與所述第三延伸部內的第三摻雜區構成第三反熔絲單元，所述第六閘極結構與所述第四延伸部內的第三摻雜區構成第四反熔絲單元。
  3. 如請求項2所述的反熔絲結構，其中所述第一側及所述第二側沿第一方向相對設置，且所述第一閘極結構及所述第二閘極結構沿所述第一方向排布，其中所述第三閘極結構及所述第四閘極結構沿第二方向排布，所述第二方向與所述第一方向垂直或具有銳角夾角，其中所述第五閘極結構及所述第六閘極結構沿所述第二方向排布，所述第二方向與所述第一方向垂直或具有銳角夾角。
  4. 如請求項2所述的反熔絲結構，還包括： 位元線連接結構，與位於所述第一閘極結構及所述第二閘極結構之間的第一摻雜區連接，且所述第一摻雜區能夠通過所述位元線連接結構與位元線連接。
  5. 如請求項2所述的反熔絲結構，還包括：第一連接結構，與所述第三閘極結構連接，且所述第三閘極結構能夠通過所述第一連接結構與一編程線連接，所述第一連接結構設置在所述第一延伸部遠離所述第二延伸部的一側；第二連接結構，與所述第四閘極結構連接，且所述第四閘極結構能夠通過所述第二連接結構與另一編程線連接，所述第四連接結構設置在所述第二延伸部區遠離所述第一延伸部的一側。
  6. 如請求項5所述的反熔絲結構，其中所述第三閘極結構包括與所述第一延伸部對應設置的第三主區域及向遠離所述第二延伸部的方向突出的第三次區域，所述第一連接結構與所述第三次區域連接，所述第四閘極結構包括與所述第二延伸部對應設置的第四主區域及向遠離所述第一延伸部的方向突出的第四次區域，所述第二連接結構與所述第四次區域連接。
  7. 如請求項2所述的反熔絲結構，還包括：第三連接結構，與所述第五閘極結構連接，且所述第五閘極結構能夠通過所述第三連接結構與一編程線連接，所述第三連接結構設置在所述第三延伸部遠離所述第四延伸部的一側；第四連接結構，與所述第六閘極結構連接，且所述第六閘極結構能夠通過所述第四連接結構與另一編程線連接，所述第四連接結構設置在所述第四延伸部遠離所述第三延伸部的一側， 其中所述第五閘極結構包括與所述第三延伸部對應設置的第五主區域及向遠離所述第四延伸部的方向突出的第五次區域，所述第三連接結構與所述第五次區域連接，所述第六閘極結構包括與所述第四延伸部對應設置的第六主區域及向遠離所述第三延伸部的方向突出的第六次區域，所述第四連接結構與所述第六次區域連接。
  8. 一種反熔絲陣列，包括多個如請求項1~7中任意一項所述的反熔絲結構，多個所述反熔絲結構沿第一方向及第二方向陣列排布，所述第一方向與所述第二方向垂直或具有銳角夾角。
  9. 如請求項8所述的反熔絲陣列，其中在所述第二方向上，相鄰反熔絲結構的相鄰反熔絲單元共用同一閘極結構，其中沿所述第二方向排布的反熔絲結構的第一選擇電晶體共用同一閘極結構，第二選擇電晶體共用同一閘極結構。
  10. 一種記憶體，包括如請求項8~9中任意一項所述的反熔絲陣列。
  11. 如請求項10所述的記憶體，還包括多條沿所述第一方向排布且沿所述第二方向延伸的編程線，沿所述第二方向排布的一行反熔絲結構對應四條所述編程線，四條所述編程線分別與所述反熔絲結構的所述第一反熔絲單元、所述第二反熔絲單元、所述第三反熔絲單元及所述第四反熔絲單元連接。
  12. 如請求項11所述的記憶體，還包括多條沿第二方向排布且沿第一方向延伸的位元線，沿所述第一方向排布的一列反熔絲結構共用同一所述位元線。
TW111125975A 2022-05-25 2022-07-11 反熔絲結構、反熔絲陣列及記憶體 TWI835199B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210577084.XA CN117174685A (zh) 2022-05-25 2022-05-25 反熔丝结构、反熔丝阵列及存储器
CN202210577084.X 2022-05-25

Publications (2)

Publication Number Publication Date
TW202347341A TW202347341A (zh) 2023-12-01
TWI835199B true TWI835199B (zh) 2024-03-11

Family

ID=84901276

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111125975A TWI835199B (zh) 2022-05-25 2022-07-11 反熔絲結構、反熔絲陣列及記憶體

Country Status (3)

Country Link
CN (1) CN117174685A (zh)
TW (1) TWI835199B (zh)
WO (1) WO2023226077A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609485A (zh) * 2015-12-22 2016-05-25 格科微电子（上海）有限公司 反熔丝单次可编程存储器及实现方法
TWI643197B (zh) * 2014-09-16 2018-12-01 南韓商愛思開海力士有限公司 反熔絲型單次可編程記憶胞及反熔絲型單次可編程記憶胞陣列
TWI660357B (zh) * 2014-11-18 2019-05-21 南韓商愛思開海力士有限公司 反熔絲式單次可編程記憶胞陣列以及操作其之方法
US20210173995A1 (en) * 2018-02-13 2021-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102248308B1 (ko) * 2015-04-06 2021-05-04 에스케이하이닉스 주식회사 안티-퓨즈 메모리셀 및 안티-퓨즈 메모리 셀어레이
EP3288037B1 (en) * 2016-08-25 2023-11-08 eMemory Technology Inc. Memory array having a small chip area
CN107910316B (zh) * 2017-12-04 2024-08-02 长鑫存储技术有限公司 半导体器件反熔丝结构及其写入和读取方法
CN208655628U (zh) * 2018-09-10 2019-03-26 长鑫存储技术有限公司 反熔丝结构
US11437386B2 (en) * 2020-02-10 2022-09-06 Taiwan Semiconductor Manufacturing Company Limited System and method for reducing cell area and current leakage in anti-fuse cell array
TWI747528B (zh) * 2020-09-28 2021-11-21 億而得微電子股份有限公司 小面積低電壓反熔絲元件與陣列

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643197B (zh) * 2014-09-16 2018-12-01 南韓商愛思開海力士有限公司 反熔絲型單次可編程記憶胞及反熔絲型單次可編程記憶胞陣列
TWI660357B (zh) * 2014-11-18 2019-05-21 南韓商愛思開海力士有限公司 反熔絲式單次可編程記憶胞陣列以及操作其之方法
CN105609485A (zh) * 2015-12-22 2016-05-25 格科微电子（上海）有限公司 反熔丝单次可编程存储器及实现方法
US20210173995A1 (en) * 2018-02-13 2021-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure

Also Published As

Publication number Publication date
TW202347341A (zh) 2023-12-01
WO2023226077A1 (zh) 2023-11-30
CN117174685A (zh) 2023-12-05

Similar Documents

Publication Publication Date Title
US10347646B2 (en) Anti-fuse cell structure including reading and programming devices with different gate dielectric thickness
US10832776B2 (en) Semiconductor device and semiconductor memory device
US8169030B2 (en) Semiconductor memory device and production method thereof
US20090115021A1 (en) Antifuse element in which more than two values of information can be written
CN111987101B (zh) 反熔丝存储器
TWI747528B (zh) 小面積低電壓反熔絲元件與陣列
US20240049461A1 (en) Anti-fuse array and memory
WO2023040362A1 (zh) 反熔丝阵列结构及存储器
CN101315928A (zh) 具有单元金氧半组件的集成电路的布局方法
US20160078920A1 (en) Semiconductor memory device
TWI835199B (zh) 反熔絲結構、反熔絲陣列及記憶體
TW202349677A (zh) 記憶體裝置及其操作方法
TWI744130B (zh) 低成本低電壓反熔絲陣列
EP4303921A1 (en) Anti-fuse structure, anti-fuse array, and memory
US20200321346A1 (en) Semiconductor device
TWI769095B (zh) 高寫入效率的反熔絲陣列
US6864518B1 (en) Bit cells having offset contacts in a memory array
KR101095008B1 (ko) 로우 제어 셀을 구비한 상변화 메모리 장치
JP3319872B2 (ja) 半導体記憶装置
WO2023115967A1 (zh) 反熔丝阵列结构和存储器
CN118398059A (zh) efuse存储器
JP2023119368A (ja) 半導体記憶装置
CN118632527A (zh) efuse单元结构及efuse存储阵列结构
CN118522327A (zh) 双端口静态随机存取存储器单元电路
KR100192556B1 (ko) 비휘발성 메모리 소자 및 제조방법