CN117174685A - 反熔丝结构、反熔丝阵列及存储器 - Google Patents
反熔丝结构、反熔丝阵列及存储器 Download PDFInfo
- Publication number
- CN117174685A CN117174685A CN202210577084.XA CN202210577084A CN117174685A CN 117174685 A CN117174685 A CN 117174685A CN 202210577084 A CN202210577084 A CN 202210577084A CN 117174685 A CN117174685 A CN 117174685A
- Authority
- CN
- China
- Prior art keywords
- antifuse
- gate structure
- unit
- region
- extension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001154 acute effect Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
- H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请实施例一种反熔丝结构，其包括：第一单元，包括第一选择晶体管、第一反熔丝单元及第二反熔丝单元；第二单元，包括第二选择晶体管、第三反熔丝单元及第四反熔丝单元；其中，所述第一单元与所述第二单元共用有源区，且所述有源区的第一侧延伸有彼此独立的第一延伸部及第二延伸部，所述有源区的第二侧延伸有彼此独立的第三延伸部及第四延伸部，所述第一侧与所述第二侧相对设置，所述第一反熔丝单元设置在所述第一延伸部，所述第二反熔丝单元设置在所述第二延伸部，所述第三反熔丝单元设置在所述第三延伸部，所述第四反熔丝单元设置在所述第四延伸部。所述反熔丝结构能够提高反熔丝单元的分布密度，满足了小型化的需求。
Description
技术领域
本申请涉及集成电路领域，尤其涉及一种反熔丝结构、反熔丝阵列及存储器。
背景技术
在半导体工业中，熔丝元件由于具有多种用途而被广泛使用在集成电路中。例如，在集成电路中设计多个具有相同功能的电路模块作为备份，当发现其中一个电路模块失效时，通过熔丝元件将电路模块和集成电路中的其它功能电路烧断，而使用具有相同功能的另一个电路模块取代失效的电路模块。
随着半导体技术的不断发展，反熔丝(Anti-fuse)技术已经吸引了很多发明者和制造商的关注。反熔丝元件通过从绝缘状态变为导电状态来存储信息。通过施加高压导致的介质击穿来执行向反熔丝元件写入信息。反熔丝存储单元在编程前呈电容特性，无导通沟道形成；当发生编程击穿后，在单元两端会形成导通沟道，可以通过电流，导通电流的大小与编程效果相关。
例如，反熔丝结构中通常包含反熔丝单元(AF cell)和选择晶体管(XADD)。写入时，对反熔丝单元施加高压(约5.5～6V)，在对应的位线(BL)端置0V，并开启选择晶体管，以此使得反熔丝单元的薄栅氧化物在高压下被击穿而电阻显著下降，达到写入的目的。
随着芯片尺寸的缩小，反熔丝阵列的面积也必须随之减小为存储阵列节约出宝贵的空间，但是，受限于反熔丝结构的设计规则及可制造性的要求，在保证反熔丝单元数量不变的情况下，反熔丝阵列的面积无法缩小，无法满足芯片小型化的需求。
发明内容
本申请提供一种反熔丝结构、反熔丝阵列及存储器，其能够在保证反熔丝单元数量不变的情况下，缩小反熔丝阵列的面积。
本申请提供了一种反熔丝结构，其包括：第一单元，包括第一选择晶体管、第一反熔丝单元及第二反熔丝单元第二单元，包括第二选择晶体管、第三反熔丝单元及第四反熔丝单元；其中，所述第一单元与所述第二单元共用有源区，且所述有源区的第一侧延伸有彼此独立的第一延伸部及第二延伸部，所述有源区的第二侧延伸有彼此独立的第三延伸部及第四延伸部，所述第一侧与所述第二侧相对设置，所述第一反熔丝单元设置在所述第一延伸部，所述第二反熔丝单元设置在所述第二延伸部，所述第三反熔丝单元设置在所述第三延伸部，所述第四反熔丝单元设置在所述第四延伸部。
在一实施例中，还包括：第一栅极结构，设置在所述有源区表面；第二栅极结构，设置在所述有源区表面，且与所述第一栅极结构间隔设置；第三栅极结构，设置在所述第一延伸部表面；第四栅极结构，设置在所述第二延伸部表面；第五栅极结构，设置在所述第三延伸部表面；第六栅极结构，设置在所述第四延伸部表面；第一掺杂区，设置在所述第一栅极结构与所述第二栅极结构之间的有源区内；第二掺杂区，设置在所述第一栅极结构远离所述第二栅极结构一侧的有源区内及所述第一延伸部与第二延伸部内；第三掺杂区，设置在所述第二栅极结构远离所述第一栅极结构的一侧的有源区内及第三延伸部与第四延伸部内；其中，所述第一栅极结构与所述第一掺杂区、第二掺杂区构成所述第一选择晶体管，所述第三栅极结构与所述第一延伸部内的第二掺杂区构成所述第一反熔丝单元，所述第四栅极结构与所述第二延伸部内的第二掺杂区构成所述第二反熔丝单元，所述第二栅极结构与所述第一掺杂区、第三掺杂区构成第二选择晶体管，所述第五栅极结构与所述第三延伸部内的第三掺杂区构成第三反熔丝单元，所述第六栅极结构与所述第四延伸部内的第三掺杂区构成第四反熔丝单元。
在一实施例中，所述第一侧及所述第二侧沿第一方向相对设置，且所述第一栅极结构及所述第二栅极结构沿所述第一方向排布。
在一实施例中，所述第三栅极结构及所述第四栅极结构沿第二方向排布，所述第二方向与所述第一方向垂直或具有锐角夹角。
在一实施例中，所述第五栅极结构及所述第六栅极结构沿所述第二方向排布，所述第二方向与所述第一方向垂直或具有锐角夹角。
在一实施例中，还包括：位线连接结构，与位于所述第一栅极结构及所述第二栅极结构之间的第一掺杂区连接，且所述第一掺杂区能够通过所述位线连接结构与位线连接。
在一实施例中，还包括：第一连接结构，与所述第三栅极结构连接，且所述第三栅极结构能够通过所述第一连接结构与一编程线连接，所述第一连接结构设置在所述第一延伸部远离所述第第二延伸部的一侧；第二连接结构，与所述第四栅极结构连接，且所述第四栅极结构能够通过所述第二连接结构与另一编程线连接，所述第四连接结构设置在所述第二延伸部区远离所述第第一延伸部的一侧。
在一实施例中，所述第三栅极结构包括与所述第一延伸部对应设置的第三主区域及向远离所述第第二延伸部的方向突出的第三次区域，所述第一连接结构与所述第三次区域连接，所述第四栅极结构包括与所述第二延伸部对应设置的第四主区域及向远离所述第一延伸部的方向突出的第四次区域，所述第二连接结构与所述第四次区域连接。
在一实施例中，还包括：第三连接结构，与所述第五栅极结构连接，且所述第五栅极结构能够通过所述第三连接结构与一编程线连接，所述第三连接结构设置在所述第三延伸部远离所述第四延伸部的一侧；第四连接结构，与所述第六栅极结构连接，且所述第六栅极结构能够通过所述第四连接结构与另一编程线连接，所述第四连接结构设置在所述第四延伸部远离所述第三延伸部的一侧。
在一实施例中，所述第五栅极结构包括与所述第三延伸部对应设置的第五主区域及向远离所述第四延伸部的方向突出的第五次区域，所述第三连接结构与所述第五次区域连接，所述第六栅极结构包括与所述第四延伸部对应设置的第六主区域及向远离所述第三延伸部的方向突出的第六次区域，所述第四连接结构与所述第六次区域连接。
在一实施例中，所述第一选择晶体管与所述第二选择晶体管以第一轴为对称轴对称设置，所述第一反熔丝单元与所述第三反熔丝单元以所述第一轴为对称轴对称设置，所述第二反熔丝单元与所述第三反熔丝单元以所述第一轴为对称轴对称设置。
基于本申请实施例，还提供一种反熔丝阵列，其包括多个如上所述的反熔丝结构，多个所述反熔丝结构沿第一方向及第二方向阵列排布，所述第一方向与所述第二方向垂直或具有锐角夹角。
在一实施例中，在所述第二方向上，相邻反熔丝结构的相邻反熔丝单元共用同一栅极结构。
在一实施例中，沿所述第二方向排布的反熔丝结构的第一选择晶体管共用同一栅极结构，第二选择晶体管共用同一栅极结构。
基于本申请实施例，还提供一种存储器，其包括如上所述的反熔丝阵列。
在一实施例中，还包括多条沿所述第一方向排布且沿所述第二方向延伸的编程线，沿所述第二方向排布的一行反熔丝结构对应四条所述编程线，四条所述编程线分别与所述反熔丝结构的所述第一反熔丝单元、所述第二反熔丝单元、所述第三反熔丝单元及所述第四反熔丝单元连接。
在一实施例中，还包括多条沿第二方向排布且沿第一方向延伸的位线，沿所述第一方向排布的一列反熔丝结构共用同一所述位线。
在本申请实施例提供的反熔丝结构反熔丝结构中，第一单元与第二单元共用同一有源区，则可消除第一单元与第二单元采用不同有源区而带来的有源区之间的间隔空隙，缩小了反熔丝结构的面积，同时，每一单元包含两个反熔丝单元，且分别设置在独立的延伸部，则可在相同面积下，增加一倍数量的反熔丝单元，也就是说，在反熔丝单元的设计数量相同时，本申请反熔丝结构仅需占用约一半的面积，满足了小型化的需求。
附图说明
图1A是本申请一些实施例提供的反熔丝结构的示意图；
图1B是本申请一些实施例提供的有源区的示意图；
图2是本申请一些实施例提供的反熔丝阵列的示意图；
图3是本申请一些实施例提供的存储器的示意图。
具体实施方式
下面结合附图对本申请提供的反熔丝结构、反熔丝阵列及存储器的具体实施方式做详细说明。
图1A是本申请一些实施例提供的反熔丝结构的示意图，1B是本申请一些实施例提供的有源区的示意图，请参阅图1A及图1B，所述反熔丝结构10包括第一单元101及第二单元102。
所述第一单元101包括第一选择晶体管、第一反熔丝单元及第二反熔丝单元，所述第二单元102包括第二选择晶体管、第三反熔丝单元及第四反熔丝单元。
其中，所述第一单元101与所述第二单元102共用有源区AA，且所述有源区AA的第一侧延伸有彼此独立的第一延伸部AA1及第二延伸部AA2，所述有源区AA的第二侧延伸有彼此独立的第三延伸部AA3及第四延伸部AA4，所述第一侧与所述第二侧相对设置，所述第一反熔丝单元设置在所述第一延伸部AA1，所述第二反熔丝单元设置在所述第二延伸部AA2，所述第三反熔丝单元设置在所述第三延伸部AA3，所述第四反熔丝单元设置在所述第四延伸部AA4。
本申请实施例提供的反熔丝结构中，第一单元101的与第二单元102共用同一有源区AA，则可消除第一单元101与第二单元102采用不同有源区AA而带来的有源区AA之间的间隔空隙，缩小了反熔丝结构的面积，同时，每一单元包含两个反熔丝单元，且分别设置在独立的延伸部，则可在相同面积下，增加一倍数量的反熔丝单元，也就是说，在反熔丝单元的设计数量相同时，本申请反熔丝结构仅需占用约一半的面积，满足了小型化的需求。
请继续参阅图1A及图1B，下面具体描述所述第一选择晶体管、第一反熔丝单元、第二反熔丝单元、第二选择晶体管、第三反熔丝单元及第四反熔丝单元的结构。
所述有源区AA的第一侧延伸有彼此独立的第一延伸部AA1及第二延伸部AA2，所述有源区AA的第二侧延伸有彼此独立的第三延伸部AA3及第四延伸部AA4。所述第一侧及所述第二侧沿第一方向(如图中Y方向)相对设置，例如，在本实施例中，所述第一侧为所述有源区AA的上端，所述第二侧为所述有源区AA的下端。
所述反熔丝结构包括第一栅极结构G1。所述第一栅极结构G1设置在所述有源区AA表面。在一些实施例中，所述第一栅极结构G1沿第二方向延伸。在本实施中，所述第二方向为水平方向X方向。
在一些实施例中，所述反熔丝结构还包括第一字线连接结构T1，所述第一栅极结构G1通过所述第一字线连接结构T1与外围控制电路电连接，即所述第一字线连接结构T1作为导电插塞实现所述第一栅极结构G1与外围控制电路的电连接。
所述反熔丝结构还包括第二栅极结构G2。所述第二栅极结构G2设置在所述有源区AA表面，且与所述第一栅极结构G1间隔设置。在一些实施例中，所述第一栅极结构G1与所述第二栅极结构G2连接至不同的字线，以实现第一单元101与第二单元102的单独控制。
在本实施例中，所述第一栅极结构G1和所述第二栅极结构G2均沿第二方向延伸，且所述第二栅极结构G2与所述第一栅极结构G1沿第一方向间隔设置，所述第一方向与所述第二方向垂直或者具有锐角夹角。具体地说，在本实施例中，所述第一方向与所述第二方向垂直，例如，所述第二方向为水平方向X方向，所述第一方向为竖直方向Y方向。在另一些实施例中，所述第一方向与所述第二方向具有锐角夹角，例如，所述第二方向为水平方向X方向，所述第一方向为与水平方向呈锐角夹角的方向。
在一些实施例中，所述反熔丝结构还包括第二字线连接结构T2，所述第二栅极结构G2通过所述第二字线连接结构T2与外围控制的电路电连接，即所述第二字线连接结构T2作为导电插塞实现所述第二栅极结构G2与外围控制电路的电连接。
所述反熔丝结构还包括第三栅极结构G3，所述第三栅极结构G3设置在所述第一延伸部AA1表面，并能够连接至编程线。在一些实施例中，所述第三栅极结构G3沿第二方向延伸，即所述第三栅极结构G3与所述第一栅极结构G1的延伸方向一致。在所述第一方向上，所述第三栅极结构G3与所述第一栅极结构G1间隔设置，并且所述第三栅极结构G3设置在所述第一栅极结构G1远离所述第二栅极结构G2的一侧。所述第三栅极结构G3仅设置在所述第一延伸部AA1表面，而并未设置在第二延伸部AA2的表面。
在本实施例中，所述反熔丝结构还包括第一连接结构T3。所述第一连接结构T3与所述第三栅极结构G3连接，且所述第三栅极结构G3能够通过所述第一连接结构T3与位于其上层的编程线连接。即所述第一连接结构T3作为导电插塞实现所述第三栅极结构G3与其上层编程线的电连接。
在本实施例中，所述第一连接结构T3设置在所述第一延伸部AA1远离所述第二延伸部AA2的一侧。具体地说，所述第三栅极结构G3包括与所述第一延伸部AA1对应设置的第三主区域G31及向远离所述第二延伸部AA2的方向突出的第三次区域G32，即所述第三主区域G31与所述第一延伸部AA1正对设置，所述第三次区域G32与所述第一延伸部AA1交错设置，所述第一连接结构T3与远离所述第二延伸部AA2的所述第三次区域G32连接。
所述反熔丝结构还包括第四栅极结构G4。所述第四栅极结构G4设置在所述第二延伸部AA2表面，并能够连接至编程线。在一些实施例中，所述第四栅极结构G4沿第二方向延伸，即所述第四栅极结构G4与所述第一栅极结构G1的延伸方向一致。在所述第一方向上，所述第四栅极结构G4与所述第一栅极结构G1间隔设置，并且所述第四栅极结构G4设置在所述第一栅极结构G1远离所述第二栅极结构G2的一侧；在第二方向上，所述第四栅极结构G4与所述第三栅极结构G3间隔设置，所述第四栅极结构G4仅设置在所述第二延伸部AA2表面，而并未设置在第一延伸部AA1的表面。可以理解的是，在一些实施例中，所述第三栅极结构G3与所述第四栅极结构G4沿第二方向的长度均小于所述第一栅极结构G1沿第二方向的长度。
在本实施例中，所述反熔丝结构还包括第二连接结构T4。所述第二连接结构T4与所述第四栅极结构G4连接，且所述第四栅极结构G4能够通过所述第二连接结构T4与位于其上层的编程线连接。即所述第二连接结构T4作为导电插塞实现所述第四栅极结构G4与其上层的编程线的电连接。在一些实施例中，所述第三栅极结构G3与所述第四栅极结构G4连接至不同编程线，以实现第一反熔丝单元与第二反熔丝单元的单独控制。
在本实施例中，所述第二连接结构T4设置在所述第二延伸部AA2远离所述第一延伸部AA1的一侧。具体地说，所述第四栅极结构G4包括与所述第二延伸部AA2对应设置的第四主区域G41及向远离所述第一延伸部AA1的方向突出的第四次区域G42，即所述第四主区域G41与所述第二延伸部AA2正对设置，所述第四次区域G42与所述第二延伸部AA2交错设置，所述第二连接结构T4与远离所述第一延伸部AA1的所述第四次区域G42连接。
所述反熔丝结构还包括第五栅极结构G5。所述第五栅极结构G5设置在所述第三延伸部AA3表面，并能够连接至编程线。在一些实施例中，所述第五栅极结构G5沿第二方向延伸，即所述第五栅极结构G5与所述第二栅极结构G2的延伸方向一致。在所述第一方向上，所述第五栅极结构G5与所述第二栅极结构G2间隔设置，并且所述第五栅极结构G5设置在所述第二栅极结构G2远离所述第一栅极结构G1的一侧。所述第五栅极结构G5仅设置在所述第三延伸部AA3表面，而并未设置在第四延伸部AA4的表面。
在本实施例中，所述反熔丝结构还包括第三连接结构T5。所述第三连接结构T5与所述第五栅极结构G5连接，且所述第五栅极结构G5能够通过所述第三连接结构T5与位于其上层的编程线连接。即所述第三连接结构T5作为导电插塞实现所述第五栅极结构G5与其上层编程线的电连接。
在本实施例中，所述第三连接结构T5设置在所述第三延伸部AA3远离所述第四延伸部AA4的一侧。具体地说，所述第五栅极结构G5包括与所述第三延伸部AA3对应设置的第五主区域G51及向远离所述第四延伸部AA4的方向突出的第五次区域G52。即所述第五主区域G51与所述第三延伸部AA3正对设置，所述第五次区域G52与所述第三延伸部AA3交错设置，所述第三连接结构T5与远离所述第三延伸部AA3的所述第五次区域G52连接。
所述反熔丝结构还包括第六栅极结构G6。所述第六栅极结构G6设置在所述第四延伸部AA4表面，并能够连接至编程线。在一些实施例中，所述第六栅极结构G6沿第二方向延伸，即所述第六栅极结构G6与所述第二栅极结构G2的延伸方向一致。在所述第一方向上，所述第六栅极结构G6与所述第二栅极结构G2间隔设置，并且所述第六栅极结构G6设置在所述第二栅极结构G2远离所述第一栅极结构G1的一侧；在第二方向上，所述第六栅极结构G6与所述第五栅极结构G5间隔设置，所述第六栅极结构G6仅设置在所述第四延伸部AA4表面，而并未设置在第三延伸部AA3的表面。可以理解的是，在一些实施例中，所述第五栅极结构G5与所述第六栅极结构G6沿第二方向的长度均小于所述第二栅极结构G2沿第二方向的长度。
在本实施例中，所述反熔丝结构还包括第四连接结构T6。所述第四连接结构T6与所述第六栅极结构G6连接，且所述第六栅极结构G6能够通过所述第四连接结构T6与位于其上层的另一编程线连接。即所述第四连接结构T6作为导电插塞实现所述第六栅极结构G6与其上层的编程线的电连接。在一些实施例中，所述第五栅极结构G5与所述第六栅极结构G6连接至不同编程线，以实现第三反熔丝单元与第四反熔丝单元的单独控制。
在本实施例中，所述第四连接结构T6设置在所述第四延伸部AA4远离所述第三延伸部AA3的一侧。具体地说，所述第六栅极结构G6包括与所述第四延伸部AA4对应设置的第六主区域G61及向远离所述第三延伸部AA3的方向突出的第六次区域G62，即所述第六主区域G61与所述第四延伸部AA4正对设置，所述第六次区域G62与所述第四延伸部AA4交错设置，所述第四连接结构T6与所述第六次区域G62连接。
所述反熔丝结构还包括第一掺杂区D1。所述第一掺杂区D1设置在所述第一栅极结构G1与所述第二栅极结构G2之间的有源区AA内。在本实施例中，所述有源区AA为P型阱区，则所述第一掺杂区D1为N型掺杂区。而在其他实施例中，若所述有源区AA为N型阱区，则所述第一掺杂区D1为P型掺杂区。
所述反熔丝结构还包括位线连接结构BLC。所述位线连接结构BLC与位于所述第一栅极结构G1及所述第二栅极结构之间的第一掺杂区D1连接，且所述第一掺杂区D1能够通过所述位线连接结构BLC与位线连接。即所述位线连接结构BLC作为所述第一掺杂区D1与位线连接的导电插塞，实现所述位线与所述第一掺杂区D1的电连接。
所述反熔丝结构还包括第二掺杂区D2。所述第二掺杂区D2设置在所述第一栅极结构G1远离所述第二栅极结构G2一侧的有源区AA内及所述第一延伸部AA1与所述第二延伸部AA2内。在本实施例中，所述第二掺杂区D2与所述第一掺杂区D1的掺杂类型相同，且与所述有源区AA的掺杂类型相反，若所述有源区AA为P型阱区，则所述第二掺杂区D2为N型掺杂区。而在其他实施例中，若所述有源区AA为N型阱区，则所述第二掺杂区D2为P型掺杂区。
所述反熔丝结构还包括第三掺杂区D3。所述第三掺杂区D3设置在所述第二栅极结构G2远离所述第一栅极结构G1的一侧的有源区AA内及第三延伸部AA3与第四延伸部AA4内。在本实施例中，所述第三掺杂区D3与所述第一掺杂区D1的掺杂类型相同，且与所述有源区AA的掺杂类型相反，若所述有源区AA为P型阱区，则所述第三掺杂区D3为N型掺杂区。而在其他实施例中，若所述有源区AA为N型阱区，则所述第三掺杂区D3为P型掺杂区。
其中，所述第一栅极结构G1与其下方的有源区AA及所述第一掺杂区D1、所述第二掺杂区D2构成所述第一选择晶体管。所述第二掺杂区D2位于所述第一延伸部AA1内，则所述第三栅极结构G3与位于其下方的第二掺杂区D2构成第一反熔丝单元。所述第二掺杂区D2还位于所述第二延伸部AA2内，则所述第四栅极结构G4与位于其下方的第二掺杂区D2构成第二反熔丝单元。
在本实施例中，所述第三栅极结构G3的第三主区域G31作为有效区域与所述第二掺杂区D2成所述第一反熔丝单元，所述第四栅极结构G4的第四主区域G41作为有效区域与所述第二掺杂区D2成所述第二反熔丝单元。
所述第二栅极结构G2与其下方的有源区AA及所述第一掺杂区D1、第三掺杂区D3构成第二选择晶体管。所述第三掺杂区D3位于所述第三延伸部AA3内，则所述第五栅极结构G5与位于其下方的第三掺杂区D3构成第三反熔丝单元。所述第三掺杂区D3还位于所述第四延伸部AA4内，则所述第六栅极结构G6与位于其下方的第三掺杂区D3构成第四反熔丝单元。
在本实施例中，所述第五栅极结构G5的第五主区域G51作为有效区域与所述第三掺杂区D3成所述第三反熔丝单元，所述第六栅极结构G6的第六主区域G61作为有效区域与所述第三掺杂区D3成所述第三反熔丝单元。
在本实施例中，所述第一选择晶体管与所述第二选择晶体管以第一轴O为对称轴对称设置，所述第一反熔丝单元与所述第三反熔丝单元以所述第一轴O为对称轴对称设置，所述第二反熔丝单元与所述第四反熔丝单元以所述第一轴O为对称轴对称设置，有利于简化反熔丝结构的版图设计，提高利用率。
可以理解的是，在本申请实施例中，所述第一栅极结构G1、第二栅极结构G2、第三栅极结构G3、第四栅极结构G4、第五栅极结构G5及第六栅极结构G6均包括栅极(附图中未标示)及位于栅极与有源区AA之间的栅介质层(附图中未标示)，以实现栅极结构的基本功能。其中，所述栅极的材料可为多晶硅(poly)，所述栅介质层的材料可为氧化硅、高K介质材料等。
本申请一些实施例提供的反熔丝结构中，第一单元101与第二单元102共用同一有源区AA，则可消除第一单元101与第二单元102采用不同有源区AA而带来的有源区AA之间的间隔空隙，缩小了反熔丝结构的面积，同时，每一单元包含两个反熔丝单元，且分别设置在独立的延伸部，则可在相同面积下，增加一倍数量的反熔丝单元，也就是说，在反熔丝单元的设计数量相同时，本申请反熔丝结构仅需占用约一半的面积，满足了小型化的需求。
本申请一些实施例还提供一种反熔丝阵列，请参阅图2，其为反熔丝阵列的示意图，所述反熔丝阵列包括多个如上所述的反熔丝结构。多个所述反熔丝结构沿第一方向及第二方向阵列排布，所述第一方向与所述第二方向垂直或具有锐角夹角。在本实施例中，所述第一方向为竖直方向Y方向，所述第二方向为水平方向X方向。在图2中示意性地绘示六个反熔丝结构，分别为反熔丝结构20A、20B、20C、20D、20E及20F，其中，三个反熔丝结构为一组沿第二方向排布，形成一行，不同行的反熔丝单元沿第一方向排布，形成一列。例如，反熔丝结构20A、20B及20C沿第二方向排布，形成第一行；反熔丝结构20D、20E及20F沿第二方向排布，形成第二行；反熔丝结构20A及20D沿第一方向排布，形成第一列；反熔丝结构20B及20E沿第一方向排布，形成第二列；反熔丝结构20C及20F沿第一方向排布，形成第三列。
本申请实施例提供的反熔丝阵列中，反熔丝结构的第一单元101(请参阅图1A)与第二单元102(请参阅图1A)共用同一有源区AA(请参阅图1A及图1B)，则可消除第一单元101与第二单元102采用不同有源区AA而带来的有源区AA之间的间隔空隙，缩小了反熔丝结构的面积，同时，每一单元包含两个反熔丝单元，且分别设置在独立的延伸部，则可在相同面积下，增加一倍数量的反熔丝单元，也就是说，在反熔丝单元的设计数量相同时，本申请反熔丝阵列仅需占用约一半的面积，满足了小型化的需求。
在本实施例中，在所述第二方向(即水平方向X方向)上，相邻反熔丝结构的相邻反熔丝单元共用同一栅极结构(至少共用同一栅极结构的栅极)，去除了采用两个栅极结构而必须存在的空隙，缩小了相邻反熔丝结构之间的距离，进一步减小了反熔丝阵列占用空间。
例如，请参阅图2，在所述第二方向(即水平方向X方向)上，反熔丝结构20A与反熔丝结构20B相邻，且反熔丝结构20A的第二反熔丝单元与反熔丝结构20B的第一反熔丝单元相邻，反熔丝结构20A的第四反熔丝单元与反熔丝结构20B的第三反熔丝单元相邻；则反熔丝结构20A的第二反熔丝单元与反熔丝结构20B的第一反熔丝单元共用同一栅极结构21，即所述栅极结构21自所述反熔丝结构20A的第二延伸部AA2(请参阅图1A)上方延伸至所述反熔丝结构20B的第一延伸部AA1(请参阅图1A)上方；反熔丝结构20A的第四反熔丝单元与反熔丝结构20B的第三反熔丝单元共用同一栅极结构22，即所述栅极结构22自所述反熔丝结构20A的第四延伸部AA4(请参阅图1A)上方延伸至所述反熔丝结构20B的第三延伸部AA3(请参阅图1A)上方。
再例如，请参阅图2，在所述第二方向(即水平方向X方向)上，反熔丝结构20B与反熔丝结构20C相邻，且反熔丝结构20B的第二反熔丝单元与反熔丝结构20C的第一反熔丝单元相邻，反熔丝结构20B的第四反熔丝单元与反熔丝结构20C的第三反熔丝单元相邻；则反熔丝结构20B的第二反熔丝单元与反熔丝结构20C的第一反熔丝单元共用同一栅极结构23，即所述栅极结构23自所述反熔丝结构20B的第二延伸部AA2(请参阅图1A)上方延伸至所述反熔丝结构20C的第一延伸部AA1(请参阅图1A)上方；反熔丝结构20B的第四反熔丝单元与反熔丝结构20C的第三反熔丝单元共用同一栅极结构24，即所述栅极结构24自所述反熔丝结构20B的第四延伸部AA4(请参阅图1A)上方延伸至所述反熔丝结构20C的第三延伸部AA3(请参阅图1A)上方。
在本实施例中，由于所述反熔丝结构20A的第二反熔丝单元与反熔丝结构20B的第一反熔丝单元共用同一栅极结构21，则可仅设置一个连接结构将所述栅极结构与其对应的编程线电连接，以减少连接结构的数量。同样地，也可仅设置一个连接结构将所述栅极结构22与其对应的编程线电连接，将所述栅极结构与23其对应的编程线电连接及将所述栅极结构24与其对应的编程线电连接。
在本实施例中，沿所述第二方向排布的反熔丝结构的第一选择晶体管共用同一栅极结构，第二选择晶体管共用同一栅极结构，去除了采用两个栅极结构而必须存在的空隙，缩小了相邻反熔丝结构之间的距离，进一步减小了反熔丝阵列占用的空间。
例如，请参阅图2，第一行的反熔丝结构20A、20B、20C的第一选择晶体管共用同一栅极结构25(至少共用同一栅极结构25的栅极)，第二选择晶体管共用同一栅极结构26(至少共用同一栅极结构26的栅极)；位于第二行的反熔丝结构20D、20E、20F的第一选择晶体管共用同一栅极结构27(至少共用同一栅极结构27的栅极)，第二选择晶体管共用同一栅极结构28(至少共用同一栅极结构28的栅极)。可以理解的是，所述栅极结构25、26、27、28中的栅极均为字线(即将字线的一部分作为选择晶体管的栅极)，字线受到外围控制电路的控制，以使所述第一选择晶体管及第二选择晶体管导通或关断。
在本实施例中，由于沿所述第二方向排布的反熔丝结构的第一选择晶体管共用同一栅极结构，则可仅设置一个字线连接结构将所述栅极结构与外围控制电路对应连接；同样地，由于沿所述第二方向排布的反熔丝结构的第二选择晶体管共用同一栅极结构，也可仅设置一个字线连接结构将所述栅极结构与外围控制电路对应连接。
本申请实施例还提供一种存储器，请参阅图3，其为本公开一些实施例提供的存储器的结构示意图。所述存储器包括如上所述的反熔丝阵列。
所述存储器还包括多条沿所述第一方向(如图中Y方向)排布且沿所述第二方向(如图中X方向)延伸的编程线。其中，沿所述第二方向排布的一行反熔丝结构对应四条所述编程线，四条所述编程线分别与所述反熔丝结构的所述第一反熔丝单元、所述第二反熔丝单元、所述第三反熔丝单元及所述第四反熔丝单元连接。需要说明的是，同一反熔丝结构的第一反熔丝单元、第二反熔丝单元、第三反熔丝单元及第四反熔丝单元分别连接至不同的编程线，以实现分别控制。在图3中为了清楚显示本申请实施例提供的存储器的结构，所述编程线采用虚线绘示。可以理解的是，所述编程线与所述反熔丝结构可位于不同的结构层。
例如，沿所述第二方向(如图中X方向)排布的一行反熔丝结构包括反熔丝结构30A、30B、30C、30D、30E及30F。该行反熔丝结构对应四条所述编程线，分别为编程线31A、编程线31B、编程线31C及编程线31D。
所述编程线30A通过连接结构32A与反熔丝结构30A的第一反熔丝单元连接，通过连接结构32B与反熔丝结构30B的第二反熔丝单元及反熔丝结构30C的第一反熔丝单元连接，通过连接结构32C与反熔丝结构30D的第二反熔丝单元及反熔丝结构30E的第一反熔丝单元连接，通过连接结构32D与反熔丝结构30F的第二反熔丝单元连接。
所述编程线30B通过连接结构32E与反熔丝结构30A的第二反熔丝单元及反熔丝单元30B的第一反熔丝单元连接，通过连接结构32F与反熔丝结构30C的第二反熔丝单元及反熔丝结构30D的第一反熔丝单元连接，通过连接结构32G与反熔丝结构30E的第二反熔丝单元及反熔丝结构30F的第一反熔丝单元连接。
所述编程线30C通过连接结构32H与反熔丝结构30A的第四反熔丝单元及反熔丝单元30B的第三反熔丝单元连接，通过连接结构32I与反熔丝结构30C的第四反熔丝单元及反熔丝结构30D的第三反熔丝单元连接，通过连接结构32J与反熔丝结构30E的第四反熔丝单元及反熔丝结构30F的第三反熔丝单元连接。
所述编程线30D通过连接结构32K与反熔丝结构30A的第三反熔丝单元连接，通过连接结构32L与反熔丝结构30B的第四反熔丝单元及反熔丝结构30C的第三反熔丝单元连接，通过连接结构32M与反熔丝结构30D的第四反熔丝单元及反熔丝结构30E的第三反熔丝单元连接，通过连接结构32N与反熔丝结构30F的第四反熔丝单元连接。
在本实施例中，所述存储器还包括多条沿第二方向排布且沿第一方向延伸的位线，沿所述第一方向排布的一列反熔丝结构共用同一所述位线。所述位线通过位线连接结构BLC与所述反熔丝结构连接。
具体地说，如图3所示，所述存储器包括多条沿第二方向(如图中的X方向)排布且沿第一方向(如图中Y方向)延伸的位线BL1、BL2、BL3、BL4、BL5及BL6。同一列的反熔丝结构共用同一条位线，例如，沿第一方向排布的反熔丝结构30A及30G构成一列，则反熔丝结构30A及30G共用同一位线BL1。所述位线BL1分别通过位线连接结构BLC与所述反熔丝结构30A及30G电连接。在图3中为了清楚显示本申请实施例提供的存储器的结构，所述位线采用虚线绘示。可以理解的是，所述位线与所述反熔丝结构可位于不同的结构层，所述位线与所述编程线也可位于不同的结构层。本申请实施例提供的存储器在反熔丝单元的设计数量相同时，反熔丝阵列仅需占用约一半的面积，满足了小型化的需求。
以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (17)
1.一种反熔丝结构，其特征在于，包括：
第一单元，包括第一选择晶体管、第一反熔丝单元及第二反熔丝单元；
第二单元，包括第二选择晶体管、第三反熔丝单元及第四反熔丝单元；
其中，所述第一单元与所述第二单元共用有源区，且所述有源区的第一侧延伸有彼此独立的第一延伸部及第二延伸部，所述有源区的第二侧延伸有彼此独立的第三延伸部及第四延伸部，所述第一侧与所述第二侧相对设置，所述第一反熔丝单元设置在所述第一延伸部，所述第二反熔丝单元设置在所述第二延伸部，所述第三反熔丝单元设置在所述第三延伸部，所述第四反熔丝单元设置在所述第四延伸部。
2.根据权利要求1所述的反熔丝结构，其特征在于，还包括：
第一栅极结构，设置在所述有源区表面；
第二栅极结构，设置在所述有源区表面，且与所述第一栅极结构间隔设置；
第三栅极结构，设置在所述第一延伸部表面；
第四栅极结构，设置在所述第二延伸部表面；
第五栅极结构，设置在所述第三延伸部表面；
第六栅极结构，设置在所述第四延伸部表面；
第一掺杂区，设置在所述第一栅极结构与所述第二栅极结构之间的有源区内；
第二掺杂区，设置在所述第一栅极结构远离所述第二栅极结构一侧的有源区内及所述第一延伸部与第二延伸部内；
第三掺杂区，设置在所述第二栅极结构远离所述第一栅极结构的一侧的有源区内及第三延伸部与第四延伸部内；其中，
所述第一栅极结构与所述第一掺杂区、第二掺杂区构成所述第一选择晶体管，所述第三栅极结构与所述第一延伸部内的第二掺杂区构成所述第一反熔丝单元，所述第四栅极结构与所述第二延伸部内的第二掺杂区构成所述第二反熔丝单元，所述第二栅极结构与所述第一掺杂区、第三掺杂区构成第二选择晶体管，所述第五栅极结构与所述第三延伸部内的第三掺杂区构成第三反熔丝单元，所述第六栅极结构与所述第四延伸部内的第三掺杂区构成第四反熔丝单元。
3.根据权利要求2所述的反熔丝结构，其特征在于，所述第一侧及所述第二侧沿第一方向相对设置，且所述第一栅极结构及所述第二栅极结构沿所述第一方向排布。
4.根据权利要求3所述的反熔丝结构，其特征在于，所述第三栅极结构及所述第四栅极结构沿第二方向排布，所述第二方向与所述第一方向垂直或具有锐角夹角。
5.根据权利要求3所述的反熔丝结构，其特征在于，所述第五栅极结构及所述第六栅极结构沿所述第二方向排布，所述第二方向与所述第一方向垂直或具有锐角夹角。
6.根据权利要求2所述的反熔丝结构，其特征在于，还包括：
位线连接结构，与位于所述第一栅极结构及所述第二栅极结构之间的第一掺杂区连接，且所述第一掺杂区能够通过所述位线连接结构与位线连接。
7.根据权利要求2所述的反熔丝结构，其特征在于，还包括：
第一连接结构，与所述第三栅极结构连接，且所述第三栅极结构能够通过所述第一连接结构与一编程线连接，所述第一连接结构设置在所述第一延伸部远离所述第第二延伸部的一侧；
第二连接结构，与所述第四栅极结构连接，且所述第四栅极结构能够通过所述第二连接结构与另一编程线连接，所述第四连接结构设置在所述第二延伸部区远离所述第第一延伸部的一侧。
8.根据权利要求7所述的反熔丝结构，其特征在于，所述第三栅极结构包括与所述第一延伸部对应设置的第三主区域及向远离所述第第二延伸部的方向突出的第三次区域，所述第一连接结构与所述第三次区域连接，所述第四栅极结构包括与所述第二延伸部对应设置的第四主区域及向远离所述第一延伸部的方向突出的第四次区域，所述第二连接结构与所述第四次区域连接。
9.根据权利要求2所述的反熔丝结构，其特征在于，还包括：
第三连接结构，与所述第五栅极结构连接，且所述第五栅极结构能够通过所述第三连接结构与一编程线连接，所述第三连接结构设置在所述第三延伸部远离所述第四延伸部的一侧；
第四连接结构，与所述第六栅极结构连接，且所述第六栅极结构能够通过所述第四连接结构与另一编程线连接，所述第四连接结构设置在所述第四延伸部远离所述第三延伸部的一侧。
10.根据权利要求9所述的反熔丝结构，其特征在于，所述第五栅极结构包括与所述第三延伸部对应设置的第五主区域及向远离所述第四延伸部的方向突出的第五次区域，所述第三连接结构与所述第五次区域连接，所述第六栅极结构包括与所述第四延伸部对应设置的第六主区域及向远离所述第三延伸部的方向突出的第六次区域，所述第四连接结构与所述第六次区域连接。
11.根据权利要求1所述的反熔丝结构，其特征在于，所述第一选择晶体管与所述第二选择晶体管以第一轴为对称轴对称设置，所述第一反熔丝单元与所述第三反熔丝单元以所述第一轴为对称轴对称设置，所述第二反熔丝单元与所述第三反熔丝单元以所述第一轴为对称轴对称设置。
12.一种反熔丝阵列，其特征在于，包括多个如权利要求1～11中任意一项所述的反熔丝结构，多个所述反熔丝结构沿第一方向及第二方向阵列排布，所述第一方向与所述第二方向垂直或具有锐角夹角。
13.根据权利要求12所述的反熔丝阵列，其特征在于，在所述第二方向上，相邻反熔丝结构的相邻反熔丝单元共用同一栅极结构。
14.根据权利要求12所述的反熔丝阵列，其特征在于，沿所述第二方向排布的反熔丝结构的第一选择晶体管共用同一栅极结构，第二选择晶体管共用同一栅极结构。
15.一种存储器，其特征在于，包括如权利要求12～14中任意一项所述的反熔丝阵列。
16.根据权利要求15所述的存储器，其特征在于，还包括多条沿所述第一方向排布且沿所述第二方向延伸的编程线，沿所述第二方向排布的一行反熔丝结构对应四条所述编程线，四条所述编程线分别与所述反熔丝结构的所述第一反熔丝单元、所述第二反熔丝单元、所述第三反熔丝单元及所述第四反熔丝单元连接。
17.根据权利要求15所述的存储器，其特征在于，还包括多条沿第二方向排布且沿第一方向延伸的位线，沿所述第一方向排布的一列反熔丝结构共用同一所述位线。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210577084.XA CN117174685A (zh) | 2022-05-25 | 2022-05-25 | 反熔丝结构、反熔丝阵列及存储器 |
| EP22760861.9A EP4303921A1 (en) | 2022-05-25 | 2022-06-02 | Anti-fuse structure, anti-fuse array, and memory |
| KR1020227031205A KR20220130243A (ko) | 2022-05-25 | 2022-06-02 | 안티퓨즈 구조, 안티퓨즈 어레이 및 메모리 |
| PCT/CN2022/096906 WO2023226077A1 (zh) | 2022-05-25 | 2022-06-02 | 反熔丝结构、反熔丝阵列及存储器 |
| TW111125975A TWI835199B (zh) | 2022-05-25 | 2022-07-11 | 反熔絲結構、反熔絲陣列及記憶體 |
| US17/929,747 US20230386589A1 (en) | 2022-05-25 | 2022-09-05 | Anti-fuse structure, anti-fuse array and memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210577084.XA CN117174685A (zh) | 2022-05-25 | 2022-05-25 | 反熔丝结构、反熔丝阵列及存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117174685A true CN117174685A (zh) | 2023-12-05 |
Family
ID=84901276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210577084.XA Pending CN117174685A (zh) | 2022-05-25 | 2022-05-25 | 反熔丝结构、反熔丝阵列及存储器 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN117174685A (zh) |
| TW (1) | TWI835199B (zh) |
| WO (1) | WO2023226077A1 (zh) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102169197B1 (ko) * | 2014-09-16 | 2020-10-22 | 에스케이하이닉스 주식회사 | 향상된 프로그램 효율을 갖는 안티퓨즈 오티피 메모리 셀 및 셀 어레이 |
| KR102227554B1 (ko) * | 2014-11-18 | 2021-03-16 | 에스케이하이닉스 주식회사 | 안티퓨즈 오티피 셀어레이 및 그 동작방법 |
| KR102248308B1 (ko) * | 2015-04-06 | 2021-05-04 | 에스케이하이닉스 주식회사 | 안티-퓨즈 메모리셀 및 안티-퓨즈 메모리 셀어레이 |
| CN105609485B (zh) * | 2015-12-22 | 2020-06-02 | 格科微电子（上海）有限公司 | 反熔丝单次可编程存储器及实现方法 |
| EP3288037B1 (en) * | 2016-08-25 | 2023-11-08 | eMemory Technology Inc. | Memory array having a small chip area |
| CN107910316A (zh) * | 2017-12-04 | 2018-04-13 | 睿力集成电路有限公司 | 半导体器件反熔丝结构及其写入和读取方法 |
| US10929588B2 (en) * | 2018-02-13 | 2021-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit layout, structure, system, and methods |
| CN208655628U (zh) * | 2018-09-10 | 2019-03-26 | 长鑫存储技术有限公司 | 反熔丝结构 |
| US11437386B2 (en) * | 2020-02-10 | 2022-09-06 | Taiwan Semiconductor Manufacturing Company Limited | System and method for reducing cell area and current leakage in anti-fuse cell array |
| TWI747528B (zh) * | 2020-09-28 | 2021-11-21 | 億而得微電子股份有限公司 | 小面積低電壓反熔絲元件與陣列 |
-
2022
- 2022-05-25 CN CN202210577084.XA patent/CN117174685A/zh active Pending
- 2022-06-02 WO PCT/CN2022/096906 patent/WO2023226077A1/zh unknown
- 2022-07-11 TW TW111125975A patent/TWI835199B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW202347341A (zh) | 2023-12-01 |
| TWI835199B (zh) | 2024-03-11 |
| WO2023226077A1 (zh) | 2023-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10347646B2 (en) | Anti-fuse cell structure including reading and programming devices with different gate dielectric thickness | |
| US20090115021A1 (en) | Antifuse element in which more than two values of information can be written | |
| JP2009130238A (ja) | 半導体装置 | |
| CN114284272A (zh) | 小面积低电压反熔丝元件与阵列 | |
| JP2007335717A (ja) | 不揮発性メモリ及びその製造方法 | |
| CN219628265U (zh) | 记忆体装置 | |
| TWI835199B (zh) | 反熔絲結構、反熔絲陣列及記憶體 | |
| US7227232B2 (en) | Contactless mask programmable ROM | |
| EP4303921A1 (en) | Anti-fuse structure, anti-fuse array, and memory | |
| TWI744130B (zh) | 低成本低電壓反熔絲陣列 | |
| JP2024524780A (ja) | アンチヒューズ構造、アンチヒューズアレイ及びメモリ | |
| US20200321346A1 (en) | Semiconductor device | |
| US10727222B2 (en) | Memory system and memory cell having dense layouts | |
| KR20070097358A (ko) | 메모리 및 그 제조 방법 | |
| JP2006237454A (ja) | 半導体集積回路装置 | |
| US6864518B1 (en) | Bit cells having offset contacts in a memory array | |
| TWI769095B (zh) | 高寫入效率的反熔絲陣列 | |
| US7015553B2 (en) | Compact mask programmable ROM | |
| US11515312B2 (en) | Memory cell and method for reading out data therefrom | |
| US20220328504A1 (en) | Bit cell structure for one-time-programming | |
| US20240049461A1 (en) | Anti-fuse array and memory | |
| US7355875B2 (en) | Nonvolatile semiconductor memory device having capacitor arranged between power supplies to prevent voltage fluctuation | |
| KR20220077830A (ko) | 반도체 장치 | |
| KR20230045924A (ko) | 반도체 집적 회로 장치 및 이에 바이어스 파워를 공급하는 방법 | |
| CN118265290A (zh) | 闪存存储器版图、闪存存储器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |